DE19737836C2

DE19737836C2 - Sofort nach dem Einschalten des Stroms mit verkleinertem Stromverbrauch betreibbare Halbleiterspeichereinrichtung

Info

Publication number: DE19737836C2
Application number: DE19737836A
Authority: DE
Inventors: Takashi Itou
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1997-02-14
Filing date: 1997-08-29
Publication date: 2002-10-31
Anticipated expiration: 2017-08-30
Also published as: KR100266118B1; CN1190784A; DE19737836A1; CN1158667C; US5894446A; KR19980069916A; TW338156B; JPH10228768A

Description

Die vorliegende Erfindung betrifft eine Halbleiterspeicher einrichtung und insbesondere eine dynamische Halbleiterspei chereinrichtung, die in einem Selbstauffrischmodus zum in ternen und periodischen Auffrischen der Daten von Speicher zellen betreibbar ist. Insbesondere betrifft die Erfindung eine Struktur zum Verkleinern des Stromverbrauchs einer Halbleiterspeichereinrichtung sofort nach der Lieferung einer Versorgungsspannung, d. h. nach dem Einschalten des Stroms.

Fig. 23 stellt die Gesamtstruktur einer herkömmlichen dyna mischen Halbleiterspeichereinrichtung schematisch dar. In Fig. 23 enthält die herkömmliche Halbleiterspeichereinrich tung ein Speicherzellfeld 1 mit einer Mehrzahl von in Matrixform angeordneten Speicherzellen MC, einen Adressen puffer 2 zum Aufnehmen eines von außen gelieferten Adressen signals Ad und Erzeugen eines internen Zeilenadressensignals und eines internen Spaltenadressensignals, eine Zeilenwahl schaltung 4, die das interne Zeilenadressensignal aus dem Adressenpuffer 2 decodiert, wenn sie aktiviert ist, und eine entsprechende Zeile in dem Speicherzellfeld 1 in einen ge wählten Zustand gemäß dem Ergebnis des Decodierens treibt, ein Leseverstärkerband 6, das die Daten der Speicherzell spalten (Bitleitungspaare BL und /BL) im Speicherzellfeld 1 liest, verstärkt und verriegelt, wenn es aktiviert ist, und eine Spaltenwahlschaltung 8, die das Spaltenadressensignal aus dem Adressenpuffer 2 decodiert, wenn sie aktiviert ist, und eine adressierte Spalte in dem Speicherzellfeld 1 wählt, so daß sie dieselbe mit einem internen Datenbus verbindet.

In dem Speicherzellfeld 1 sind entsprechend den Zeilen der Speicherzellen Wortleitungen WL und entsprechend den Spalten der Speicherzellen Bitleitungspaare BL und /BL entsprechend angeordnet. Fig. 23 stellt eine Wortleitung WL und eine Bitleitung BL repräsentativ dar. Die Speicherzelle MC ent hält einen Kondensator C zum Speichern von Informationen und einen Zugriffstransistor T, der den Kondensator C mit der entsprechenden Bitleitung BL (oder der Bitleitung /BL) ver bindet, wenn die entsprechende Wortleitung gewählt ist.

Die Zeilenwahlschaltung 4 enthält eine Zeilendecodierschal tung, die das interne Zeilenadressensignal aus dem Adressen puffer 2 decodiert, und eine Wortleitungstreiberschaltung, die die Wortleitung WL, die entsprechend der gemäß dem Aus gangssignal der Zeilendecodierschaltung adressierten Zeile angeordnet ist, in den gewählten Zustand treibt.

Das Leseverstärkerband 6 enthält Leseverstärkerschaltungen, die entsprechend den Bitleitungspaaren entsprechend ange ordnet sind. Im allgemeinen sind die Bitleitungen BL und /BL während der Bereitschaft vorgeladen, d. h. auf einem Zwi schenspannungspegel, und werden auf einer der paarweisen Bitleitungen BL und /BL in einem Aktivzyklus die Daten der Speicherzelle gelesen. Die Leseverstärkerschaltung verstärkt die Potentiale auf dem entsprechenden Bitleitungspaar diffe renzmäßig und verriegelt dieselben.

Die Spaltenwahlschaltung 8 enthält eine Spaltendecodier schaltung, die das interne Spaltenadressensignal aus dem Adressenpuffer 2 decodiert, und ein I/O-Gatter, das eine entsprechende Spalte in dem Speicherzellfeld 1 mit einer internen Datenleitung gemäß dem Spaltenwahlsignal aus der Spaltendecodierschaltung verbindet.

Die Halbleiterspeichereinrichtung enthält ferner eine in terne Steuersignalerzeugungsschaltung 10, die die benötigten internen Steuersignale gemäß einem von außen angelegten Zei lenadressenstrobesignal /RAS, einem von außen angelegten Spaltenadressenstrobesignal /CAS und einem von außen ange legten Schreibberechtigungssignal /WE erzeugt, und eine I/O- (Eingangs-/Ausgangs-)Schaltung 12, die eine externe Eingabe von Daten in die mittels der Spaltenwahlschaltung 8 gewählte Speicherzelle und eine externe Ausgabe von Daten aus der selben unter der Steuerung der internen Steuersignalerzeu gungsschaltung 10 ausführt.

Das Zeilenadressenstrobesignal /RAS ist ein Signal, das einen Speicherzyklus festlegt, und insbesondere legt es einen Bereitschaftszyklus und einen Aktivzyklus fest. Wenn dieses Zeilenadressenstrobesignal /RAS aktiviert ist, so daß es einen L-Pegel erreicht, dann beginnt die Halbleiterspei chereinrichtung den Speicherzellwahlbetrieb. Das Spalten adressenstrobesignal /CAS ist ein Signal, das ein Start timing des Spaltenwahlbetriebs vorsieht. Das Schreibberech tigungssignal /WE ist ein Signal, das die Datenschreib-/Da tenlesemodi bestimmt. Das Timing des Datenlesens wird durch das Spaltenadressenstrobesignal /CAS bestimmt, und das Timing des Schreibens von Daten in die gewählte Speicher zelle wird durch eine Aktivierung sowohl des Spaltenadres senstrobesignals /CAS als auch des Schreibberechtigungssignals /WE bestimmt. Nun wird nachstehend unter Bezugnahme auf die Betriebswellenformdarstellung der Fig. 24 der Be trieb der in Fig. 23 gezeigten Halbleiterspeichereinrich tung beschrieben.

Wenn das Zeilenadressenstrobesignal /RAS auf einem H-Pegel ist, dann ist diese Halbleiterspeichereinrichtung in einem Bereitschaftszyklus und jede der internen Schaltungen vor geladen worden. In diesem Bereitschaftszyklus sind die Pegel der vorgeladenen Potentiale der internen Schaltungen vorbe stimmt.

Wenn das Zeilenadressenstrobesignal /RAS auf einen L-Pegel abnimmt, dann beginnt ein Aktivzyklus, und der Speicher zellwahlbetrieb beginnt. Als Reaktion auf diese Abnahme des Zeilenadressenstrobesignals /RAS nimmt der Adressenpuffer 2 das von außen angelegte Adressensignal Ad auf und bildet das interne Zeilenadressensignal, so daß er dasselbe an die Zei lenwahlschaltung 4 anlegt. Die Zeilenwahlschaltung 4 treibt die Wortleitung, die einer adressierten Zeile im Speicher zellfeld 1 entspricht, in einen gewählten Zustand gemäß dem angelegten internen Zeilenadressensignal. Das Potential auf der somit gewählten Wortleitung WL nimmt auf einen H-Pegel zu. In der mit der gewählten Wortleitung WL verbundenen Speicherzelle MC wird der Zugriffstransistor T eingeschaltet und werden auf die eine entsprechende Bitleitung BL oder /BL die im Kondensator C gespeicherten Ladungen gelesen. Die andere der paarweisen Bitleitungen hält den Pegel des vorge ladenen Potentials. Fig. 24 zeigt die Potentialschwankungen auf den Bitleitungen BL und /BL in dem Fall, daß in der Speicherzelle Daten mit einem L-Pegel gespeichert werden. Wenn die Wortleitung in den gewählten Zustand getrieben wird und der Potentialunterschied auf dem Bitleitungspaar zu nimmt, wird das Leseverstärkerband 6 aktiviert und werden die Potentiale auf jedem Bitleitungspaar differenzmäßig verstärkt und verriegelt.

Wenn das Spaltenadressenstrobesignal /CAS von einem H-Pegel auf einen L-Pegel abnimmt, dann erzeugt gemäß dem von außen angelegten Adressensignal Ad der Adressenpuffer 2 das in terne Spaltenadressensignal und legt er es an die Spalten wahlschaltung 8 an. Die Spaltenwahlschaltung 8 wählt ein Bitleitungspaar entsprechend der somit adressierten Spalte und verbindet dasselbe mit dem internen Datenbus. Wenn die I/O-Schaltung 12 in einem Lesemodus ist, werden als Aus gangsdaten Q die Daten der Speicherzelle auf der mittels der Spaltenwahlschaltung 8 gewählten Spalte ausgegeben.

Wenn der Speicherzyklus beendet ist, nehmen das Zeilen adressenstrobesignal /RAS und das Spaltenadressenstrobe signal /CAS auf den H-Pegel zu und kehren die internen Schaltungen in vorbestimmte Anfangszustände entsprechend zurück. Somit nimmt der Potentialpegel der gewählten Wort leitung WL auf einen Massepotentialpegel ab, wobei sie den nichtgewählten Zustand erreicht, und werden die Bitleitungen BL und /BL auf den vorbestimmten Zwischenpotentialpegel vor geladen.

Bei der dynamischen Halbleiterspeichereinrichtung, wie vor stehend beschrieben, beginnt der Aktivzyklus in einem der artigen Zustand, in dem die internen Signalleitungen und die internen Knoten schon auf die vorbestimmten Potentialpegel entsprechend vorgeladen sind. In einem Normalbetriebsmodus wird das Zeilenadressenstrobesignal /RAS auf einen L-Pegel verkleinert und danach das Spaltenadressenstrobesignal /CAS auf einen L-Pegel verkleinert. Wenn vor dem Verkleinern des Zeilenadressenstrobesignals /RAS das Spaltenadressenstrobe signal /CAS auf den L-Pegel verkleinert wird, dann wird ein besonderer Modus wie beispielsweise ein Selbstauffrischmodus ausgeführt, wie es später beschrieben wird.

Fig. 25 stellt die Struktur eines Abschnitts, der in Bezie hung zu dem Zeilenadressenstrobesignal /RAS steht und in der in Fig. 23 gezeigten internen Steuersignalerzeugungsschal tung 10 enthalten ist, schematisch dar. In Fig. 25 enthält die interne Steuersignalerzeugungsschaltung 10 einen RAS- Puffer 10a, der das Zeilenadressenstrobesignal /RAS und ein Stromeinschaltermittlungssignal /POR empfängt und ein in ternes Zeilenadressenstrobesignal gemäß dem Zeilenadressen strobesignal /RAS erzeugt, wenn das Stromeinschaltermitt lungssignal /POR aktiv (auf einem H-Pegel) ist, und eine RAS-bezogene Steuerschaltung 10b, die Steuersignale zum Steuern des Betriebs von in Beziehung zu dem Zeilenadressen strobesignal /RAS stehenden Schaltungsabschnitten (d. h. RAS- bezogenen Schaltungen) gemäß dem internen Zeilenadressen strobesignal aus dem RAS-Puffer 10a erzeugt.

Der RAS-Puffer 10a enthält eine Gatterschaltung 10aa, die das interne Zeilenadressenstrobesignal in den Aktivzustand des L-Pegels treibt, wenn das Stromeinschaltermittlungssi gnal /POR im Aktivzustand des H-Pegels und das Zeilenadres senstrobesignal /RÄS auf einem L-Pegel ist. Das Stromein schaltermittlungssignal /POR erreicht den Aktivzustand des H-Pegels, wenn die von außen angelegte Stromversorgungsspan nung auf einem vorbestimmten Spannungspegel oder in einem stationären Zustand stabilisiert ist.

Die RAS-bezogene Steuerschaltung 10b erzeugt die Steuersi gnale zum Steuern der in Beziehung zu dem Zeilenadressen strobesignal /RAS stehenden Schaltungsabschnitte, d. h. der Schaltungen in den in Beziehung zur Zeilenwahl stehenden Abschnitten. Fig. 25 stellt ein Zeilenadressenverriege lungsanweisungssignal RAL, das als Zeilenadressensignal ein an den Zeilenadressenpuffer angelegtes externes Adressen signal verriegelt, ein Wortleitungstreibersignal RX, das ein Timing vorsieht, mit dem eine gewählte Wortleitung in den gewählten Zustand in dem Speicherzellfeld getrieben wird, und ein Leseverstärkeraktivierungssignal SA zum Aktivieren des Leseverstärkerbandes repräsentativ dar.

Die RAS-bezogene Steuerschaltung 10b erzeugt ferner andere Signale wie beispielsweise ein Bitleitungsausgleichs-/Bit leitungsvorladesignal zum Vorladen/Ausgleichen der Bitleitungen auf ein vorbestimmtes Potential und ein Zeilendeco diererbetriebsberechtigungssignal zum Aktivieren des in der Zeilenwahlschaltung enthaltenen Zeilendecodierers. Unter der Steuerung der RAS-bezogenen Steuerschaltung 10b arbeiten die Zeilenwahlschaltung 4 und das Leseverstärkerband 6 so, daß sie Operationen ausführen, die das Lesen, das Verstärken und das Verriegeln der Daten der mit der gewählten Wortleitung verbundenen Speicherzellen enthalten, wenn das interne Zei lenadressenstrobesignal aktiv ist. Die Operationen der in Fig. 25 gezeigten internen Steuersignalerzeugungsschaltung werden nachstehend unter Bezugnahme auf die Fig. 26 und 27 beschrieben.

Zunächst wird auf Fig. 26 Bezug genommen, wobei nun eine Beschreibung derjenigen Operation gegeben wird, welche aus geführt wird, wenn die Halbleiterspeichereinrichtung einge schaltet wird, während das Zeilenadressenstrobesignal /RAS auf einem H-Pegel ist. Zu einer Zeit t1 ist das Zeilenadres senstrobesignal /RAS auf dem H-Pegel und wird der Strom ein geschaltet, so daß der Potentialpegel einer externen Strom versorgungsspannung EXTVcc zunimmt. Zur Zeit des Einschal tens des Stroms ist das Stromeinschaltermittlungssignal /POR noch auf einem L-Pegel und das interne Zeilenadressenstrobe signal aus dem RAS-Puffer 10a auf einem H-Pegel.

In diesem Zustand ist jede der internen Schaltungen in der Halbleiterspeichereinrichtung in den Anfangszustand gesetzt und wird zum Vorladen jeder internen Signalleitung in den Anfangszustand ein etwas großer Strom Ic verbraucht. Nachdem jede der internen Signalleitungen und jeder der internen Knoten in den Anfangszustand gesetzt ist, wird jede interne Signalleitung auf einen vorbestimmten Potentialpegel gemäß der Zunahme des Potentialpegels der externen Stromversor gungsspannung EXTVcc getrieben. In diesem Zustand fließt nur ein kleiner Bereitschaftsstrom.

Zu einer Zeit t2 erreicht die externe Stromversorgungsspan nung EXTVcc einen vorbestimmten Spannungspegel (oder einen stationären Zustand mit dem vorbestimmten Spannungspegel), und als Reaktion darauf erreicht das Stromeinschaltermitt lungssignal /POR einen H-Pegel. In dem RAS-Puffer 10a ist das Zeilenadressenstrobesignal /RAS auf dem H-Pegel, und daher ist das interne Zeilenadressenstrobesignal aus der Gattetschaltung 10aa in einem Inaktivzustand des H-Pegels und behalten die internen Schaltungen den Bereitschaftszu stand bei.

Zu einer Zeit t3 wird zum Ausführen z. B. eines Blindzyklus das Zeilenadressenstrobesignal /RAS auf einen L-Pegel ver kleinert. Dadurch nimmt das interne Zeilenadressenstrobesi gnal aus dem RAS-Puffer 10a auf einen L-Pegel ab und wird ein Steuersignal aus der RAS-bezogenen Steuerschaltung 10b in einen Aktivzustand getrieben. In Fig. 26 ist als Signal zum Steuern der in Beziehung zu dem Zeilenadressenstrobesi gnal /RAS stehenden RAS-bezogenen Schaltungen ein RAS-be zogenes Steuersignal ΦRAS repräsentativ dargestellt. Gemäß der Aktivierung des RAS-bezogenen Steuersignals ΦRAS arbei tet die interne Schaltung und fließt ein großer Strom Ic, und das Leseverstärkerband 6 (siehe Fig. 23) arbeitet so, daß es die Speicherzelldaten liest und verstärkt. Danach wird der Strom Ic auf einem konstanten Strompegel stabili siert.

Wenn daher in einem derartigen Zustand, in dem unter der Steuerung eines Speicher-Controllers (beziehungsweise einer Speichersteuereinrichtung) das von außen angelegte Zeilen adressenstrobesignal /RAS auf den H-Pegel gesetzt ist, die Halbleiterspeichereinrichtung eingeschaltet wird, dann kann mit einem kleinen Stromverbrauch jeder interne Knoten vorge laden werden, wobei die interne Schaltung im Anfangszustand behalten wird.

Das Stromeinschaltermittlungssignal /POR wird nur in den RAS-Puffer 10a geliefert. Ein das Spaltenadressenstrobesi gnal /CAS empfangender CAS-Puffer wird mit dem Stromein schaltermittlungssignal /POR nicht versorgt. Dies beruht darauf, daß nach der Aktivierung des internen Zeilenadres senstrobesignals die Aktivierung des internen Spaltenadres senstrobesignals ausgeführt wird.

Wenn die Halbleiterspeichereinrichtung eingeschaltet wird, wobei das Zeilenadressenstrobesignal /RAS auf den H-Pegel gesetzt ist, dann ist in der Halbleiterspeichereinrichtung das interne Zeilenadressenstrobesignal aus dem RAS-Puffer inaktiv und werden die internen Schaltungen mit Strom ver sorgt, während sie den Bereitschaftszustand beibehalten, und in den Anfangszustand gesetzt. Daher nimmt nur unmittelbar nach dem Einschalten des Stroms der Stromversorgungsbetrag zur Zeit des Einschaltens ein wenig zu und kann er genügend klein sein. Im allgemeinen beträgt der durch die Halbleiter speichereinrichtung hindurch fließende Strom im Bereit schaftszustand einige zehn Mikroampere bis meherere Mikro ampere.

Es gibt jedoch einige Fälle, in denen der Speicher-Control ler z. B. während einer Zunahme des Systemstroms nicht rich tig funktionieren kann und in die Halbleiterspeichereinrich tung Strom geliefert wird, während das Zeilenadressenstrobe signal /RAS auf dem L-Pegel ist. Dieser Zustand wird nach stehend unter Bezugnahme auf Fig. 27 beschrieben.

Zu einer Zeit t1 ist das Zeilenadressenstrobesignal /RAS auf einem L-Pegel und die Einrichtung eingeschaltet. Zur Zeit t1 beginnt der Spannungspegel der externen Stromversorgungs spannung EXTVcc zuzunehmen. Zu dieser Zeit ist das Strom einschaltermittlungssignal /POR noch auf einem L-Pegel, ist das interne Zeilenadressenstrobesignal aus dem RAS-Puffer 10a inaktiv und werden die internen Schaltungen im Bereit schaftszustand mit Strom versorgt und die internen Knoten und Signalleitungen auf ein vorbestimmtes Potential vorge laden. Während dieser Periode fließt daher zum Laden der internen Signalleitungen und der internen Knoten zur Zeit t1, d. h. nur zur Zeit des Einschaltens, ein etwas großer Strom, und anschließend wird ein stationärer Zustand erreicht, so daß die internen Signalleitungen und die internen Knoten auf die vorbestimmten Potentiale entsprechend vorge laden werden.

Zu einer Zeit t2 erreicht die externe Stromversorgungs spannung ExTVcc den vorbestimmten Spannungspegel oder wird sie auf dem konstanten Spannungspegel stabilisiert und nimmt das Stromeinschaltermittlungssignal /POR auf einen H-Pegel zu. Als Reaktion auf die Zunahme des Einschaltermittlungssi gnals /POR erreicht das interne Zeilenadressenstrobesignal aus der Gatterschaltung 10aa einen L-Pegel und wird die RAS- bezogene Steuerschaltung 10b aktiviert. Dadurch wird das RAS-bezogene Steuersignal ΦRAS aktiviert und arbeitet die interne Schaltung, so daß ein großer Strom fließt.

Anschließend beendet der Leseverstärker seinen Betrieb und wird eine Stabilisierung erreicht, wobei ein relativ großer Strom fließt.

Wenn der Strom eingeschaltet wird, während das Zeilenadres senstrobesignal /RAS auf den L-Pegel gesetzt ist, dann arbeitet als Reaktion auf die Zunahme des Stromeinschalter mittlungssignals /POR die interne Schaltung und fließt ein großer Betriebsstrom. Dann wird ein stabilisierter Zustand der internen Schaltung erreicht, wobei ein relativ großer Strom fließt. Dies ergibt eine nachteilige Zunahme des Stromverbrauchs unmittelbar nach dem Einschalten des Stroms.

Aus der US 5,477,491 ist eine Halbleiterspeichereinrichtung mit einer Mehrzahl von Speicherzellen bekannt. Die Halblei terspeichereinrichtung umfaßt eine Selbstauffrischsteuer schaltung, die ein Steuersignal zum Auffrischen von Speicher daten erzeugt, wenn sie aktiviert ist, und eine Initialisie rungsschaltung, die die Selbstauffrischsteuerschaltung als Reaktion auf den Beginn der externen Lieferung einer Stromer zeugungsspannung in die Halbleiterspeichereinrichtung akti viert.

Es ist Aufgabe der vorliegenden Erfindung, eine Halbleiter speichereinrichtung vorzusehen, die den Stromverbrauch unmit telbar nach dem Einschalten des Stroms ohne Rücksicht auf den Logikpegel des Zeilenadressenstrobesignals, das ein Betriebs zyklusbestimmungssignal ist, verkleinern kann.

Die Aufgabe wird durch die Halbleiterspeichereinrichtung des Anspruches 1 gelöst.

Weiterbildungen der Erfindung sind in den Unteransprüchen an gegeben.

Mit der Halbleiterspeichereinrichtung ist es möglich, den Stromverbrauch während eines Zeitabschnittes vom Einschalten des Stroms bis zum Beginn des Betriebs der internen Schaltung gemäß dem Zeilenadressenstrobesignal, das ein Betriebszyklus bestimmungssignal ist, zu verkleinern.

Wenn der Strom eingeschaltet wird, wird die Halbleiterspei chereinrichtung des Anspruches 1 in einen Selbstauffrischmo dus gesetzt, wodurch die Halbleiterspeichereinrichtung das Selbstauffrischen in den vorbestimmten Zeitabständen gemäß dem Zeitgeber intern ausführt. Daher sind die internen Schal tungen, insbesondere die RAS-bezogenen Schaltungen, im Be reitschaftszustand oder arbeiten sie nur intermittierend und sind nicht in einen kontinuierlich arbeitenden Zustand ge setzt, so daß der durchschnittliche Stromverbrauch nach dem Einschalten des Stromes verkleinert werden kann.

Durch das Eintreten der Einrichtung in den Selbstauffrischmo dus können die internen Schaltungen der Halbleiterspeicher einrichtung in den Anfangszustand gesetzt werden, und somit arbeiten sie so lange nicht, bis das Selbstauffrischen ausge führt ist, so daß der Stromverbrauch verkleinert werden kann.

Weitere Merkmale und Zweckmäßigkeiten ergeben sich aus der folgenden Beschreibung von Ausführungsformen anhand der Figu ren.

Von den Figuren zeigt:

Fig. 1 eine schematische Darstellung der Gesamt struktur einer Halbleiterspeichereinrichtung gemäß einer ersten Ausführungsform der vor liegenden Erfindung;

Fig. 2 eine Wellenformdarstellung, die den Betrieb unmittelbar nach dem Einschalten des Stroms der Halbleiterspeichereinrichtung gemäß der ersten Ausführungsform darstellt;

Fig. 3 eine Wellenformdarstellung, die den Betrieb unmittelbar nach dem Einschalten des Stroms der Halbleiterspeichereinrichtung gemäß der ersten Ausführungsform darstellt;

Fig. 4 eine schematische Darstellung der Struktur einer Modifikation der ersten Ausführungsform der vorliegenden Erfindung;

Fig. 5 eine Signalwellenformdarstellung, die den Be trieb der in Fig. 4 gezeigten Halbleiter speichereinrichtung darstellt;

Fig. 6A ein Beispiel der Struktur einer in Fig. 1 gezeigten Stromeinschaltermittlungsschaltung;

Fig. 6B eine Wellenformdarstellung, die den Betrieb der in Fig. 6A gezeigten Stromeinschalter mittlungsschaltung darstellt;

Fig. 7 ein Beispiel der Struktur einer in Fig. 1 gezeigten Blindzyklusermittlungsschaltung;

Fig. 8 eine schematische Darstellung der Struktur einer in Fig. 1 gezeigten Selbstauffrisch steuersignalerzeugungsschaltung;

Fig. 9 eine Wellenformdarstellung, die den Betrieb der in Fig. 8 gezeigten Selbstauffrischsteu ersignalerzeugungsschaltung darstellt;

Fig. 10 die Darstellung einer anderen Struktur der in Fig. 1 gezeigten Selbstauffrischsteuersi gnalerzeugungsschaltung;

Fig. 11 eine schematische Darstellung der Struktur des Hauptabschnitts einer Halbleiterspeicher einrichtung gemäß einer zweiten Ausführungs form der vorliegenden Erfindung;

Fig. 12 eine Signalwellenformdarstellung, die den Betrieb einer in Fig. 11 gezeigten Initialisierungsschaltung darstellt;

Fig. 13 eine schematische Darstellung der Struktur des Hauptabschnitts einer Halbleiterspeicher einrichtung gemäß einer dritten Ausführungs form der vorliegenden Erfindung;

Fig. 14 eine Signalwellenformdarstellung, die den Betrieb einer in Fig. 13 gezeigten Initialisierungsschaltung darstellt;

Fig. 15 eine Signalwellenformdarstellung, die den Be trieb der in Fig. 13 gezeigten Initialisie rungsschaltung unmittelbar nach dem Einschal ten des Stroms darstellt;

Fig. 16 eine schematische Darstellung der Struktur des Hauptabschnitts einer Halbleiterspeicher einrichtung gemäß einer vierten Ausführungs form der vorliegenden Erfindung;

Fig. 17 eine schematische Darstellung der Struktur einer in Fig. 16 gezeigten CBR-Selbstauf frischsteuerschaltung;

Fig. 18 eine Signalwellenformdarstellung, die den Betrieb der in Fig. 17 gezeigten CBR-Selbst auffrischsteuerschaltung darstellt;

Fig. 19 eine Signalwellenformdarstellung, die den Betrieb der in Fig. 16 gezeigten Schaltung darstellt;

Fig. 20 eine schematische Darstellung der Struktur einer internen Spannungsverkleinerungsschal tung in einer fünften Ausführungsform der vorliegenden Erfindung;

Fig. 21 die Darstellung einer Timingbeziehung zwi schen einem Aktivierungssteuersignal und einem internen Zeilenadressenstrobesignal, welche in Fig. 20 gezeigt sind;

Fig. 22 eine schematische Darstellung der Struktur einer in Fig. 20 gezeigten Aktivierungssteu ersignalerzeugungsschaltung;

Fig. 23 eine schematische Darstellung der Gesamt struktur einer Halbleiterspeichereinrichtung des Standes der Technik;

Fig. 24 eine Signalwellenformdarstellung, die den Betrieb der in Fig. 23 gezeigten Halbleiter speichereinrichtung darstellt;

Fig. 25 eine schematische Darstellung der Struktur einer in Fig. 23 gezeigten internen Steuer signalerzeugungsschaltung;

Fig. 26 eine Wellenformdarstellung, die den Betrieb der in Fig. 25 gezeigten Schaltung unmit telbar nach dem Einschalten des Stroms dar stellt; und

Fig. 27 eine Wellenformdarstellung, die den Betrieb der in Fig. 25 gezeigten Schaltung unmittel bar nach dem Einschalten des Stroms dar stellt.

Die erste Ausführungsform

Fig. 1 stellt die Gesamtstruktur einer Halbleiterspeicher einrichtung gemäß einer ersten Ausführungsform der vorlie genden Erfindung schematisch dar. Ähnlich wie die Einrich tung des Standes der Technik enthält in Fig. 1 die Halblei terspeichereinrichtung ein Speicherzellfeld 1 mit einer Mehrzahl von Speicherzellen MC, einen Adressenpuffer 2, der ein von außen geliefertes Adressensignal empfängt und ein internes Adressensignal erzeugt, eine Zeilenwahlschaltung 4, die eine adressierte Zeile in den gewählten Zustand gemäß dem empfangenen Adressensignal treibt, ein Leseverstärker band 6, das die Daten der gewählten Speicherzelle in dem Speicherzellfeld 1 liest, verstärkt und verriegelt, eine Spaltenwahlschaltung 8 zum Wählen einer Spalte in dem Spei cherzellfeld 1 und eine Eingangs-/Ausgangsschaltung 12 zum Ausführen einer externen Eingabe/Ausgabe von Daten in die und aus der Einrichtung.

Diese Halbleiterspeichereinrichtung enthält ferner einen RAS-Puffer 15, der ein von außen geliefertes Zeilenadressen strobesignal /RAS empfängt und ein internes Zeilenadressen strobesignal erzeugt, eine Initialisierungsschaltung 20, die die Halbleiterspeichereinrichtung in einen Selbstauffrisch modus nach dem Einschalten des Stroms, d. h. nach dem Beginn der Stromversorgung, setzt, und eine Selbstauffrischsteuer signalerzeugungsschaltung 30, die für den Selbstauffrischbetrieb benötigte Steuersignale unter der Steuerung der Initialisierungsschaltung 20 erzeugt.

Der RAS-Puffer 15 enthält zwei in Kaskade geschaltete In verter 15a und 15b und empfängt das von außen angelegte Zei lenadtessenstrobesignal /RAS. Die Initialisierungsschaltung 20 enthält eine Stromeinschaltermittlungsschaltung 22, die mit einem Stromversorgungsknoten 21 verbunden ist und ein Stromeinschaltermittlungssignal /POR in einen Aktivzustand treibt, wenn sie das Anlegen einer Stromversorgungsspannung Vcc an diesen Stromversorgungsknoten ermittelt, und eine Blindzyklusermittlungsschaltung 24, die gemäß einem Aus gangssignal der Stromeinschaltermittlungsschaltung 22 initialisiert und aktiviert wird.

Die so aktivierte Blindzyklusermittlungsschaltung 24 treibt ein Blindzyklusermittlungssignal /POR8 in einen Aktivzu stand, wenn sie eine Bestimmung des Blindzyklus gemäß dem von außen angelegten Zeilenadressenstrobesignal /RAS ermit telt. Die Initialisierungsschaltung 20 enthält ferner eine Gatterschaltung 26, die ein Selbstauffrischanweisungssignal SELF gemäß dem Stromeinschaltermittlungssignal /POR und dem Blindzyklusermittlungssignal /POR8 erzeugt.

Die Stromeinschaltermittlungsschaltung 22 treibt das Strom einschaltermittlungssignal /POR in den Aktivzustand, wenn die Stromversorgungsspannung Vcc auf dem Stromversorgungs knoten 21 einen vorbestimmten Spannungspegel erreicht oder auf dem konstanten Spannungspegel stabilisiert ist. Wenn die Blindzyklusermittlungsschaltung 24 eine Bestimmung des Blindzyklus ermittelt, dann aktiviert sie das Blindzykluser mittlungssignal /POR8, falls das Stromeinschaltermittlungs signal /POR aktiv und das Zeilenadressenstrobesignal /RAS aktiviert ist. Dieser Blindzyklus wird zum zuverlässigen Setzen der internen Schaltungen in der Halbleiterspeicher einrichtung in den Anfangszustand ausgeführt.

Die Gatterschaltung 26 ist aus einer Exklusiv-ODER-Schaltung gebildet. Wenn das Stromeinschaltermittlungssignal /POR und das Blindzyklusermittlungssignal /POR8 auf demselben Logik pegel sind, hält die Gatterschaltung 26 das Selbstauffrisch anweisungssignal SELF inaktiv. Somit wird das Selbstauf frischanweisungssignal SELF aktiv gehalten, während das Stromeinschaltermittlungssignal /POR aktiv und der Blind zyklus noch nicht bestimmt ist.

Die Selbstauffrischsteuersignalerzeugungsschaltung 30 ent hält eine Zeitgeberschaltung 32, die ein Selbstauffrisch forderungssignal in vorbestimmten Zeitabständen aktiviert (erzeugt), wenn sie aktiviert ist, eine Selbstauffrischsteu erschaltung 34, die die Zeitgeberschaltung 32 als Reaktion auf eine Aktivierung des Selbstauffrischanweisungssignals SELF aus der Initialisierungsschaltung 20 aktiviert und ein Auffrischaktivierungssignal RRAS gemäß dem Selbstauffrisch forderungssignal aus der Zeitgeberschaltung 32 erzeugt, eine ODER-Schaltung 36, die das interne Zeilenadressenstrobe signal aus dem RAS-Puffer 15 und das Selbstauffrischanwei sungssignal SELF empfängt, und eine UND-Schaltung 38, die ein Ausgangssignal der ODER-Schaltung 36 und das Auffrisch aktivierungssignal RRAS empfängt.

Ein Ausgangssignal der UND-Schaltung 38 ist an eine RAS-be zogene Steuerschaltung 10b angelegt. Die RAS-bezogene Steu erschaltung 10b enthält eine Struktur, die derjenigen bei der Einrichtung des Standes der Technik ähnlich ist, und steuert die Operationen der in Beziehung zu dem Signal /RAS stehenden Schaltungseinrichtung, d. h. die Operationen der in Beziehung zur Zeilenwahl stehenden Abschnitte. Als Ausgangs signale der RAS-bezogenen Steuerschaltung 10b zeigt Fig. 1 repräsentativ ein an die Zeilenwahlschaltung 4 angelegtes Wortleitungsaktivierungstimingsignal RX und ein an das Leseverstärkerband 6 angelegtes Leseverstärkeraktivierungs signal SA.

Die Halbleiterspeichereinrichtung enthält ferner einen Auf frischadressenzähler 40, der unter der Steuerung der Selbst auffrischsteuerschaltung 34 aktiviert wird, so daß er sein Zählergebnis immer dann um eins vergrößert oder verkleinert, wenn das Selbstauffrischen ausgeführt wird, und eine Schalt schaltung 42, die eine der Adressen aus dem Auffrischadres senzähler 40 und dem Adressenpuffer 2 wählt und dieselbe an die Zeilenwahlschaltung gemäß einem Schaltsteuersignal MX aus der Selbstauffrischsteuerschaltung 34 anlegt. Im Selbst auffrischmodus wählt die Schaltschaltung 42 die Auffrisch adresse aus dem Auffrischadressenzähler 40 und legt dieselbe an die Zeilenwahlschaltung 4 gemäß dem Schaltsteuersignal MX an. Der Betrieb der Halbleiterspeichereinrichtung gemäß der vorstehenden ersten Ausführungsform wird nachstehend unter Bezugnahme auf die Wellenformdarstellungen in den Fig. 2 und 3 beschrieben.

Zunächst wird auf Fig. 2 Bezug genommen, wobei eine Be schreibung des Betriebs in demjenigen Fall gegeben wird, in dem der Strom eingeschaltet wird, während das Zeilenadres senstrobesignal /RAS auf einen H-Pegel gesetzt ist. Zu einer Zeit t0 ist das Zeilenadressenstrobesignal /RAS auf dem H- Pegel und der Strom eingeschaltet, so daß der Spannungspegel der Stromversorgungsspannung Vcc allmählich zunimmt. In diesem Zustand ist das interne Zeilenadressenstrobesignal aus dem RAS-Puffer 15 auf einem H-Pegel und daher die Halb leiterspeichereinrichtung im Bereitschaftszustand, so daß sofort nach dem Einschalten des Stroms ein Strom mit einem kleinen Maximum fließt und anschließend eine Stabilisierung erreicht wird, bei der ein sehr kleiner Strom fließt.

Zu einer Zeit t1 erreicht der Spannungspegel der Stromver sorgungsspannung Vcc einen vorbestimmten Spannungspegel oder wird er auf dem konstanten Spannungspegel stabilisiert, so daß das Stromeinschaltermittlungssignal /POR aus der Strom einschaltermittlungsschaltung 22 auf einen H-Pegel zunimmt. Da der Blindzyklus noch nicht bestimmt ist, ist das Blind zyklusermittlungssignal /PORB noch auf dem L-Pegel. Daher nimmt das Selbstauffrischanweisungssignal SELF aus der Gat terschaltung 26 auf einen H-Pegel zu und wird die Selbst auffrischsteuerschaltung 34 aktiviert. Als Reaktion auf die Zunahme des Selbstauffrischanweisungssignals SELF auf den H- Pegel erreicht das Ausgangssignal der ODER-Schaltung 36 einen H-Pegel, so daß die RAS-bezogene Steuerschaltung 10b nicht länger gemäß dem von außen gelieferten Zeilenadressen strobesignal /RAS, sondern unter der Steuerung der Selbst auffrischsteuerschaltung 34 gesteuert wird.

Als Reaktion auf den Aktivzustand des Selbstauffrischanwei sungssignals SELF für eine vorbestimmte Zeit (z. B. 100 µs) wird das Selbstauffrischen ausgeführt und das Selbstauf frischaktivierungssignal RRAS in den Aktivzustand des L-Pe gels in vorbestimmten Zeitabständen gesetzt. Fig. 2 zeigt die Betriebswellenformen in dem Zustand, in dem das interne Selbstauffrischen nicht tatsächlich ausgeführt wird, wenn das Selbstauffrischanweisungssignal SELF aktiviert ist. Dieses Selbstauffrischen wird später beschrieben. Während dieser Periode ist die Halbleiterspeichereinrichtung im Bereitschaftszustand und wird nur ein sehr kleiner Strom (von etwa mehreren Mikroampere) Ic verbraucht.

Zu einer Zeit t2 wird das Zeilenadressenstrobesignal /RAS auf einen L-Pegel verkleinert. Dadurch ermittelt die Blind zyklusermittlungsschaltung 24 eine Bestimmung des Blind zyklus und vergrößert sie das Blindzyklusermittlungssignal /POR8 auf einen H-Pegel. Da sowohl das Stromeinschaltermitt lungssignal /POR als auch das Blindzyklusermittlungssignal /POR8 einen H-Pegel erreichen, setzt die Gatterschaltung 26 das Selbstauffrischanweisungssignal SELF in den Inaktivzu stand des L-Pegels. Dadurch stoppt die Selbstauffrischsteu erschaltung 34 das Selbstauffrischen. Die ODER-Schaltung 36 läßt das interne Zeilenadressenstrobesignal aus dem RAS-Puf fer 15 durch sich hindurchgehen. Dadurch wird gemäß der Ak tivierung des von außen gelieferten Zeilenadressenstrobe signals /RAS die RAS-bezogene Steuerschaltung 10b aktiviert und fließt in dem Blindzyklus ein großer Betriebsstrom (von z. B. einigen zehn Mikroampere). Dieser Blindzyklus wird im allgemeinen achtmal ausgeführt (d. h., das Zeilenadressen strobesignal /RAS wird achtmal in den Aktivzustand des L- Pegels gesetzt). Durch abwechselndes Wiederholen des Aktiv zustandes und des vorgeladenen Zustandes der internen Schal tungen kann jede der internen Signalleitungen und jeder der internen Knoten in den Anfangszustand gesetzt werden.

Wenn daher der Strom eingeschaltet wird, während das Zeilen adressenstrobesignal /RAS auf dem H-Pegel ist, dann ver braucht die Einrichtung nur einen Strom, dessen Größe der jenigen bei der Einrichtung des Standes der Technik ähnlich ist.

Unter Bezugnahme auf Fig. 3 wird eine Beschreibung des Be triebs gegeben, der in einem derartigen Fall ausgeführt wird, in dem der Strom eingeschaltet wird, während das Zeilenadressenstrobesignal /RAS auf dem L-Pegel ist.

Zu einer Zeit t0 wird der Strom eingeschaltet, während das Zeilenadressenstrobesignal /RAS auf dem L-Pegel ist. Gemäß diesem Einschalten des Stroms nimmt der Spannungspegel der Stromversorgungsspannung Vcc zu. Zu dieser Zeit ist das in terne Zeilenadressenstrobesignal aus dem RAS-Puffer 15 auf einem L-Pegel und folglich das Ausgangssignal der ODER- Schaltung 36 auf einem L-Pegel, so daß mittels der UND- Schaltung 38 die RAS-bezogene Steuerschaltung 10b aktiviert wird. Während die Halbleiterspeichereinrichtung aktiv ist, nimmt daher sofort nach dem Einschalten des Stroms der Pegel ihrer internen Stromversorgungsspannung zu und nimmt gemäß dieser Spannungszunahme auch der Betriebsstrom Ic zu (da die aktiven Schaltungen, d. h. die Zeilenwahlschaltung und das Leseverstärkerband, im Aktivzustand Strom verbrauchen).

Wenn zu einer Zeit t1 die Stromversorgungsspannung Vcc einen vorbestimmten Spannungspegel erreicht oder auf dem konstan ten Spannungspegel stabilisiert wird, wird das Stromein schaltermittlungssignal /POR aktiviert und erreicht es einen H-Pegel. Als Reaktion auf die Aktivierung des Stromein schaltermittlungssignals /POR wird das Selbstauffrischanwei sungssignal SELF aus der Gatterschaltung 26 aktiviert und erreicht es einen H-Pegel und erreicht das Ausgangssignal der ODER-Schaltung 36 einen H-Pegel, so daß die RAS-bezogene Steuerschaltung 10b die Schaltung in dem gewählten oder aktiven Zustand in den Bereitschaftszustand zurückbringt. Dadurch erreicht die Halbleiterspeichereinrichtung intern einen Zustand, in dem ein Strom mit dem Bereitschaftspegel verbraucht wird.

Zu einer Zeit t3 wird zum Ausführen des Blindzyklus das Zei lenadressenstrobesignal /RAS einmal auf den H-Pegel vergrö ßert. Danach wird zur Zeit t2 das Zeilenadressenstrobesignal /RAS auf den L-Pegel verkleinert. Als Reaktion auf die Ab nahme des Zeilenadressenstrobesignals /RAS ermittelt die Blindzyklusermittlungsschaltung 24 eine Bestimmung des Blindzyklus und setzt sie das Blindzyklusermittlungssignal /POR8 in den Aktivzustand des H-Pegels. Da sowohl das Strom einschaltermittlungssignal /POR als auch das Blindzyklus ermittlungssignal /POR8 einen H-Pegel erreichen, setzt die Gatterschaltung 26 das Selbstauffrischanweisungssignal SELF in den Inaktivzustand des L-Pegels. Dadurch wird die Selbst auffrischsteuerschaltung 34 aus dem Selbstauffrischmodus freigegeben und kehrt sie in den Bereitschaftszustand zu rück. Die RAS-bezogene Steuerschaltung 10b aktiviert die in Beziehung zur Zeilenwahl stehenden Schaltungsabschnitte, d. h. die RAS-bezogenen Schaltungen, gemäß dem internen zei lenadressenstrobesignal aus dem RAS-Puffer 15 mittels der ODER-Schaltung 36 und der UND-Schaltung 38. Dadurch fließt ein großer Betriebsstrom.

Wie aus Fig. 3 zu ersehen ist, fließt sofort nach dem Ein schalten des Betriebsstroms ein großer Strom, wenn der Be triebsstrom eingeschaltet wird, während das Zeilenadressen strobesignal /RAS auf den L-Pegel gesetzt ist. Während eines Zeitabschnitts von der Zeit t1 bis zur Zeit t2 ist die Halb leiterspeichereinrichtung jedoch (unter der Voraussetzung, daß das Auffrischen nicht ausgeführt wird) im Bereitschafts zustand und verbraucht die Halbleiterspeichereinrichtung einen sehr kleinen Strom von z. B. mehreren Mikroampere. Da her kann der Stromverbrauch in dem Zeitabschnitt vor dem Blindzyklus bedeutsam kleiner als derjenige bei der Einrich tung des Standes der Technik sein. Es kann ein Fall vorkom men, in dem aufgund des relativ großen Stroms, der sofort nach dem Einschalten des Stroms fließt, die internen Signal leitungen nicht auf den vorbestimmten Pegel vorgeladen wer den. Zur Zeit t1 wird die Halbleiterspeichereinrichtung je doch in den Bereitschaftszustand gemäß der Aktivierung des Selbstauffrischanweisungssignals SELF gesetzt. Dadurch wird jede der internen Signalleitungen und jeder der internen Knoten vorgeladen, um den vorbestimmten Bereitschaftszustand zu erreichen. Infolge des nachfolgenden Blindzyklus werden jede der Signalleitungen und jeder der internen Knoten auf den vorbestimmten Potentialpegel zuverlässig vorgeladen.

Die Modifikation

Fig. 4 zeigt die Struktur einer Modifikation der ersten Ausführungsform der vorliegenden Erfindung. Fig. 4 zeigt nur die Struktur des Auffrischsteuerabschnitts. Die in Fig. 4 dargestellte Struktur unterscheidet sich von der in Fig. 1 gezeigten Struktur nur durch die Struktur des RAS-Puffers 15. Der RAS-Puffer 15 enthält eine Gatterschaltung 15c, die das Zeilenadressenstrobesignal /RAS und das Stromeinschalt ermittlungssignal /POR empfängt. Das Ausgangssignal der Gat terschaltung 15c wird in den einen Eingang der ODER-Schal tung 36 geliefert. Die anderen Strukturen sind dieselben wie die in Fig. 1 gezeigten, und die entsprechenden Abschnitte tragen dieselben Bezugszeichen und werden nachstehend nicht beschrieben.

Die Gatterschaltung 15c erzeugt ein Signal mit einem L-Pe gel, wenn das Stromeinschaltermittlungssignal /POR auf einem H-Pegel und das Zeilenadressenstrobesignal /PAS auf einem L- Pegel ist. Daher erzeugt der RAS-Puffer 15 ähnlich wie bei der Einrichtung des Standes der Technik ein internes Zeilen adressenstrobesignal gemäß dem von außen gelieferten Zeilen adressenstrobesignal /RAS, nachdem nach dem Einschalten des Stroms die Stromversorgungsspannung Vcc stabilisiert ist. Der Betrieb der in Fig. 4 gezeigten Struktur wird nachste hend unter Bezugnahme auf die Wellenformdarstellung in Fig. 5 beschrieben.

Zu einer Zeit t0 wird der Strom eingeschaltet und nimmt der Spannungspegel der Stromversorgungsspannung Vcc zu. Ohne Rücksicht darauf, ob das Zeilenadressenstrobesignal /RAS auf einem H-Pegel oder einem L-Pegel ist, ist das Stromein schaltermittlungssignal /POR auf einem L-Pegel, so daß das Ausgangssignal des RAS-Puffers 15 auf einem H-Pegel ist und die internen Schaltungen der Halbleiterspeichereinrichtung im Bereitschaftszustand sind. Daher fließt nur ein sehr kleiner Bereitschaftsstrom Ic, nachdem zum Vorladen der in ternen Knoten auf ein vorbestimmtes Potential zur Zeit t0 ein Strom mit einem Maximum floß.

Zu einer Zeit t1 erreicht die Stromversorgungsspannung Vcc einen vorbestimmten Spannungspegel oder wird sie auf dem vorbestimmten Spannungspegel stabilisiert. Dadurch nimmt das Stromeinschaltermittlungssignal /POR auf einen H-Pegel zu, so daß das Selbstauffrischanweisungssignal SELF in den Ak tivzustand des H-Pegels gesetzt wird. Wenn das Zeilenadres senstrobesignal /RAS auf dem L-Pegel ist, nimmt als Reaktion auf die Zunahme des Stromeinschaltermittlungssignals /POR auf den H-Pegel das Ausgangssignal des RAS-Puffers 15 auf einen L-Pegel ab. Die ODER-Schaltung 36 hält jedoch gemäß dem Selbstauffrischanweisungssignal SELF ihr Ausgangssignal schon auf dem H-Pegel, und daher behält die Halbleiterspei chereinrichtung den Bereitschaftszustand bei.

Wenn zu einer Zeit t2 ein Blindzyklus ausgeführt wird, dann nimmt das Blindzyklusermittlungssignal /POR8 auf einen H- Pegel zu und erreicht folglich das Selbstauffrischanwei sungssignal SELF einen L-Pegel, so daß gemäß dem von außen gelieferten Zeilenadressenstrobesignal /RAS die RAS-bezogene Steuerschaltung 10b arbeitet und die RAS-bezogenen Schaltun gen zum Ausführen des Blindzyklus aktiviert/deaktiviert und die internen Signalleitungen und die internen Knoten auf die vorbestimmten Potentialpegel entsprechend vorgeladen werden.

Wie aus der Wellenformdarstellung der Fig. 5 zu ersehen ist, wird die Gatterschaltung 15c, die das Stromeinschalter mittlungssignal /POR und das Zeilenadressenstrobesignal /RAS empfängt, als RAS-Puffer verwendet. Infolgedessen ist es möglich, den Strom für den Zeitabschnitt unmittelbar nach dem Einschalten des Stroms und vor der Zunahme des Stromein schaltermittlungssignals /POR auf den H-Pegel ohne Rücksicht auf die Spannungspegel (d. h. die H- und die L-Pegel) des Zeilenadressenstrobesignals /RAS zu verkleinern, und daher ist es möglich, den Stromverbrauch während des Zeitab schnitts vom Einschalten des Stroms bis zum Blindzyklus zu verkleinern. Nun werden nachstehend die Strukturen der je weiligen Teile beschrieben.

Die Stromeinschaltermittlungsschaltung

Fig. 6A zeigt ein Beispiel der Struktur der in den Fig. 1 und 4 dargestellten Stromeinschaltermittlungsschaltung 22. In Fig. 6A enthält die Stromeinschaltermittlungsschaltung 22 ein Widerstandselement 22a, das zwischen einem Stromver sorgungsknoten 21 und einem internen Knoten 22b geschaltet ist, ein Kapazitätselement 22c, das zwischen dem internen Knoten 22b und einem Masseknoten geschaltet ist, einen In verter 22d zum Invertieren eines Spannungssignals auf dem internen Knoten 22b und einen Inverter 22e zum Invertieren eines Ausgangssignals des Inverters 22d. Der Inverter 22e liefert das Stromeinschaltermittlungssignal /POR. Der Be trieb der in Fig. 6A gezeigten Stromeinschaltermittlungs schaltung wird nachstehend unter Bezugnahme auf die Be triebswellenformdarstellung der Fig. 6B beschrieben.

Zu einer Zeit T0 wird der Strom eingeschaltet und nimmt der Spannungspegel der Stromversorgungsspannung Vcc auf dem Stromversorgungsknoten 21 zu. Gemäß dem Einschalten des Stroms nimmt mit einer vom Widerstandswert des Widerstands elements 22a und vom Kapazitätswert des Kapazitätselements 22c abhängenden Zeitkonstante das Potential auf dem internen Knoten 22b langsam zu. Zu einer Zeit T1 überschreitet das Potential auf dem Knoten 22b die Eingangslogikschwelle des Inverters 22d. Dadurch erreicht das Ausgangssignal des In verters 22d einen L-Pegel und nimmt das Stromeinschalter mittlungssignal /POR aus dem Inverter 22e auf einen H-Pegel zu.

Wenn die durch den Widerstandswert des Widerstandselements 22a und den Kapazitätswert des Kapazitätselements 22c be stimmte Zeitkonstante groß ist, überschreitet der Potential pegel auf dem Knoten 22b zu einer Zeit T2 die Eingangslogik schwelle des Inverters 22d, wie durch die strichlierte Linie in Fig. 6B dargestellt, und nimmt das Stromeinschaltermitt lungssignal /POR auf einen H-Pegel zu. In dem Fall, in dem das Stromeinschaltermittlungssignal /POR zur Zeit T2 auf den H-Pegel vergrößert wird, wird das Stromeinschaltermittlungs signal /POR aktiviert, wenn der Spannungspegel der Stromver sorgungsspannung Vcc einen vorbestimmten Spannungspegel er reicht oder auf diesem vorbestimmten Spannungspegel stabili siert wird. Das Stromeinschaltermittlungssignal /POR kann mit einem beliebigen Timing aktiviert werden.

Die Blindzyklusermittlungsschaltung

Fig. 7 zeigt ein Beispiel der Struktur der Blindzykluser mittlungsschaltung 24. In Fig. 7 enthält die Blindzyklus ermittlungsschaltung 24 eine Einzelimpulserzeugungsschaltung 24a, die ein Impulssignal mit einem Einzelimpuls als Reak tion auf eine Zunahme des Stromeinschaltermittlungssignals /POR erzeugt, eine Einzelimpulserzeugungsschaltung 24b, die als Reaktion auf eine Deaktivierung des Blindzyklusermitt lungssignals /POR8 aktiviert wird und ein Impulssignal mit einem Einzelimpuls als Reaktion auf eine Abnahme des Zeilen adressenstrobesignals /RAS erzeugt, eine UND-Schaltung 24c, die das Stromeinschaltermittlungssignal /POR und ein Aus gangssignal der Einzelimpulserzeugungsschaltung 24b emp fängt, und ein Setz-/Rücksetzflipflop 24d, das gemäß einem Ausgangssignal der UND-Schaltung 24c gesetzt und gemäß einem Ausgangssignal der Einzelimpulserzeugungsschaltung 24a zu rückgesetzt wird. Das Blindzyklusermittlungssignal /POR8 wird aus einem Ausgang Q des Setz-/Rücksetzflipflops 24d erzeugt.

Die Einzelimpulserzeugungsschaltung 24a enthält drei in Kas kade geschaltete Inverter 24aa, 24ab und 24ac, die das Stromeinschaltermittlungssignal /POR empfangen, und auch eine UND-Schaltung 24ad, die das Stromeinschaltermittlungs signal /POR und ein Ausgangssignal des Inverters 24ac emp fängt. Die Anzahl der Inverter 24aa, 24ab und 24ac ist nicht beschränkt, solange eine ungerade Anzahl von Stufen vorge sehen ist.

Die Einzelimpulserzeugungsschaltung 24b enthält eine NAND- Schaltung 24ba, die das Zeilenadressenstrobesignal /RAS und das Blindzyklusermittlungssignal /POR8 mittels eines Inver ters 24e empfängt, einen Inverter 24bb, der ein Ausgangssi gnal der NAND-Schaltung 24ba empfängt, einen Inverter 24bc, der ein Ausgangssignal des Inverters 24bb empfängt, und eine NOR-Schaltung 24bd, die das Zeilenadressenstrobesignal /RAS und ein Ausgangssignal des Inverters 24bc empfängt. Der Be trieb wird nachstehend beschrieben.

Wenn das Stromeinschaltermittlungssignal /POR auf einem L- Pegel ist, dann ist das Ausgangssignal der UND-Schaltung 24ad auf einem L-Pegel. Zu dieser Zeit ist das Ausgangssi gnal des Inverters 24ac auf einem H-Pegel. Wenn das Strom einschaltermittlungssignal /POR auf einen H-Pegel zunimmt, dann ist das Ausgangssignal des Inverters 24ac noch auf dem H-Pegel und nimmt das Ausgangssignal der UND-Schaltung 24ad auf einen H-Pegel zu. Wenn die Verzögerungszeit der Inverter 24aa, 24ab und 24ac verstrichen ist, erreicht das Ausgangs signal des Inverters 24ac einen L-Pegel und das Ausgangssi gnal der UND-Schaltung 24ad einen L-Pegel. Als Reaktion auf das Impulssignal aus der Einzelimpulserzeugungsschaltung 24a wird das Setz-/Rücksetzflipflop 24d zurückgesetzt und das Blindzyklusermittlungssignal /POR8 auf den L-Pegel zurückge setzt. Wenn das Stromeinschaltermittlungssignal /POR auf einen H-Pegel zunimmt, wird die UND-Schaltung 24c dazu be fähigt, das Ausgangssignal der Einzelimpulserzeugungsschal tung 24b durch sich hindurch zu lassen.

Vor einer Ausführung des Blindzyklus ist das Blindzykluser mittlungssignal /POR8 auf dem L-Pegel und das Ausgangssignal des Inverters 24e auf dem H-Pegel. Wenn das Zeilenadressen strobesignal /RAS auf dem L-Pegel ist, dann ist das Aus gangssignal der NAND-Schaltung 24ba auf dem H-Pegel, so daß das Ausgangssignal des Inverters 24bc auf einem H-Pegel und das Ausgangssignal der NOR-Schaltung 24bd auf einem L-Pegel ist. Wenn das Zeilenadressenstrobesignal /RAS auf den H-Pe gel gesetzt ist, dann ist das Ausgangssignal der NCR-Schal tung 24bd auf dem L-Pegel. Die NAND-Schaltung 24ba arbeitet als Inverter, während das Ausgangssignal der Inverterschal tung 24e auf dem H-Pegel ist.

Wenn das Zeilenadressenstrobesignal /RAS vom H-Pegel auf den L-Pegel abnimmt, dann ist das Ausgangssignal des Inverters 24bc noch auf dem L-Pegel und nimmt das Ausgangssignal der NCR-Schaltung 24bd auf einen H-Pegel zu. Wenn die Verzöge rungszeit der NAND-Schaltung 24ba und der Inverter 24bb und 24bc verstrichen ist, nimmt das Ausgangssignal des Inverters 24bc auf einen H-Pegel zu, und als Reaktion darauf nimmt das Ausgangssignal der NCR-Schaltung 24bd auf einen L-Pegel ab. Die Impulsbreite des Impulssignals der Einzelimpulserzeu gungsschaltung 24a wird durch die Verzögerungszeit der In verter 24aa, 24ab und 24ac bestimmt. Auch die Impulsbreite des Einzelimpulses aus der Einzelimpulserzeugungsschaltung 24b wird durch die Verzögerungszeiten der NAND-Schaltung 24ba und der Inverter 24bb und 24bc bestimmt.

Wenn das Ausgangssignal der Einzelimpulserzeugungsschaltung 24b auf einen H-Pegel zunimmt, dann nimmt das Ausgangssignal der UND-Schaltung 24c auf einen H-Pegel zu, wobei das Setz-/Rücksetzflipflop 24d gesetzt wird und das Blindzyklus ermittlungssignal /POR8 auf einen H-Pegel zunimmt. Wenn das Blindzyklusermittlungssignal /POR8 auf den H-Pegel zunimmt, wird das Ausgangssignal des Inverters 24e auf einen L-Pegel getrieben, so daß das Ausgangssignal der NAND-Schaltung 24ba auf einen H-Pegel festgelegt wird. Wenn daher die Verzöge rungszeit des Inverters 24e, der NAND-Schaltung 24ba und der Inverter 24bb und 24bc verstrichen ist, nachdem das Blind zyklusermittlungssignal /PORB den Aktivzustand des H-Pegels erreicht hat, ist das Ausgangssignal der NOR-Schaltung 24bd auf einen L-Pegel festgelegt. Dadurch stoppt die Einzel impulserzeugungsschaltung 24b ihren Betrieb während der nachfolgenden Blindzyklen und der nachfolgenden gewöhnlichen Zugriffe, und ihr Stromverbrauch wird verkleinert.

Selbstauffrischsteuersignalerzeugungsschaltung

Fig. 8 stellt eine Struktur der Selbstauffrischsteuer signalerzeugungsschaltung 30 schematisch dar. In Fig. 8 enthält eine Zeitgeberschaltung 32 einen Zeitgeber 32a, der als Reaktion auf eine Aktivierung des Selbstauffrischanwei sungssignals SELF aktiviert ist und eine Periode von z. B. 100 µs zählt, und einen Zeitgeber 32b, der als Reaktion auf ein Vorwärtszählsignal aus dem Zeitgeber 32a aktiviert ist, wobei er das Zählen einer vorbestimmten Auffrischperiode von z. B. 16 µs ausführt und ein Vorwärtszählsignal bei seinem Vorwärtszählen erzeugt.

Der Zeitgeber 32a ist aktiv, so daß er nach der Beendigung seines Vorwärtszählens sein Ausgangssignal im Aktivzustand hält, während das Selbstauffrischanweisungssignal SELF aktiv ist. Der Zeitgeber 32b ist aktiv, so daß er den Vorwärts zälbetrieb wiederholt, um ein Vorwärtszählanzeigesignal bei jedem Vorwärtszählen zu erzeugen, während das Ausgangssignal des Zeitgebers 32a aktiv ist.

Die Selbstauffrischsteuerschaltung 34 enthält eine Einzelim pulserzeugungsschaltung 34a, die ein Impulssignal eines Ein zelimpulses mit einer vorbestimmten Impulsbreite als Reak tion auf eine Aktivierung des Ausgangssignals des Zeitgebers 32a erzeugt, eine Einzelimpulserzeugungsschaltung 34b, die ein Impulssignal eines Einzelimpulses mit einer vorbestimm ten Impulsbreite als Reaktion auf eine Zunahme des Ausgangs signals des Zeitgebers 32b erzeugt, eine ODER-Schaltung 34c, die die Ausgangssignale der Einzelimpulserzeugungsschal tungen 34a und 34b empfängt, und einen Inverter 34d, der ein Ausgangssignal der ODER-Schaltung 34c empfängt. Jede der Schaltungen 34a und 34b erzeugt ein Impulssignal, das wäh rend eines Zeitabschnitts von der Wahl einer Wortleitung im Speicherzellfeld 1 bis zum Abschluß des Lesens, des Verstär kens und des Verriegelns der Daten der mit der gewählten Wortleitung verbundenen Speicherzellen aktiv auf einem H- Pegel ist.

Die Einzelimpulserzeugungsschaltungen 34a und 34b werden ak tiviert, so daß sie Einzelimpulse erzeugen, wenn das Selbst auffrischanweisungssignal SELF aktiv ist. Die Einzelimpuls erzeugungsschaltungen 34a und 34b können die Struktur der in Fig. 7 gezeigten Einzelimpulserzeugungsschaltung 24a oder 24b enthalten. Alternativ kann jede der Einzelimpulserzeu gungsschaltungen 34a und 34b eine aus einem Setz-/Rücksetz flipflop und einer Verzögerungsschaltung gebildete Struktur haben. Bei dieser Struktur wird als Reaktion auf eine Akti vierung des Ausgangssignals des Zeitgebers 32a oder 32b das Flipflop gesetzt und nach Verstreichen einer Verzögerungs zeit der Verzögerungsschaltung zurückgesetzt.

Der Betrieb der in Fig. 8 gezeigten Selbstauffrischsteuer signalerzeugungsschaltung wird nachstehend unter Bezugnahme auf die Wellenformdarstellung in Fig. 9 beschrieben. Zu einer Zeit T nimmt das Selbstauffrischanweisungssignal SELF auf einen den Aktivzustand darstellenden H-Pegel zu, so daß der Zeitgeber 32a so aktiviert wird, daß er ein Zählen aus führt. Der Zeitgeber 32a erzeugt ein Vorwärtszählsignal, nachdem das Selbstauffrischanweisungssignal SELF für eine vorbestimmte Periode von z. B. 100 µs im Aktivzustand gehal ten wurde. Als Reaktion darauf erzeugt die Einzelimpulser zeugungsschaltung 34a das Impulssignal mit einem Einzelim puls, so daß für eine vorbestimmte Periode das Auffrischak tivierungssignal RRAS auf dem L-Pegel gehalten und intern eine Zeilenwahl ausgeführt wird. Dann wird der Zeitgeber 32b so aktiviert, daß er ein Vorwärtszählsignal mit vorbestimm ten Perioden von 16 µs erzeugt, so daß das Auffrischaktivie rungssignal RRAS aktiviert wird und einen L-Pegel erreicht.

Zur Zeit T wird das Selbstauffrischanweisungssignal SELF in den Aktivzustand des H-Pegels getrieben, und die Halbleiter speichereinrichtung behält den Bereitschaftszustand solange intern bei, bis eine vorbestimmte Zeit von 100 µs verstri chen ist. Nach dem Verstreichen der 100 µs beginnt der Selbstauffrischzyklus und wird in vorbestimmten Perioden das Auffrischen der Speicherzelldaten ausgeführt.

Daher kann für einen Zeitabschnitt von 100 µs, nachdem das Stromeinschaltermittlungssignal /POR aktiviert wurde und den H-Pegel erreicht hat, die Halbleiterspeichereinrichtung den Bereitschaftszustand beibehalten, wenn nicht der Blindzyklus ausgeführt wird. In dem Fall, daß nach dem Eintreten in den Selbstauffrischzyklus der Blindzyklus ausgeführt wird, wird das Selbstauffrischen intern ausgeführt. Dieses Selbstauf frischen wird jedoch in einem relativ langen Zyklus von 16 µs ausgeführt.

Selbst wenn es daher eine lange Zeit von der Aktivierung des Stromeinschaltermittlungssignals /POR bis zur Ausführung des Blindzyklus dauert, kann während dieses Zeitabschnitts der durchschnittliche Stromverbrauch klein sein, obwohl das Selbstauffrischen einen Betriebsstrom verbraucht. Wenn das Zeilenadressenstrobesignal /RAS auf den L-Pegel festgelegt ist, sind die internen Schaltungen in der Halbleiterspei chereinrichtung im Aktivzustand stabilisiert und fließt ein viel größerer Strom als während des Bereitschaftszustands. Daher kann ein zeitlicher Durchschnittswert des durch den Selbstauffrischbetrieb verbrauchten Betriebsstroms kleiner als der gesamte stabilisierte Strom während des Aktivzu stands sein. Dadurch kann der zeitliche Durchschnittswert des Stromverbrauchs vom Einschalten des Stroms bis zur Aus führung des Blindzyklus verkleinert werden.

Die andere Struktur der Selbstauffrischsteuersignal erzeugungsschaltung 30

Fig. 10 zeigt eine andere Struktur der Selbstauffrischsteu ersignalerzeugungsschaltung 30. In Fig. 10 enthält die Selbstauffrischsteuersignalerzeugungsschaltung 30 außer der Struktur der in Fig. 8 gezeigten Selbstauffrischsteuersi gnalerzeugungsschaltung 30 die folgende Struktur. Die Selbstauffrischsteuersignalerzeugungsschaltung 30 enthält eine CBR-Ermittlungsschaltung 34e, die die Befriedigung einer CBR-(CAS-vor-RAS-)Bedingung gemäß einem internen Zei lenadressenstrobesignal /RASi aus dem RAS-Puffer 15 und einem internen Spaltenadressenstrobesignal /CASi aus dem CAS-Puffer (nicht dargestellt) ermittelt, ein Setz-/Rück setzflipflop 34f, das als Reaktion auf eine CBR-Ermittlung mittels der CBR-Ermittlungsschaltung 34e gesetzt und als Reaktion auf eine Zunahme des internen Zeilenadressenstrobe signals /RASi zurückgesetzt wird, eine Einzelimpulserzeu gungsschaltung 34g, die einen Impuls als Einzelimpuls als Reaktion auf eine Zunahme des Ausgangssignals des Setz-/Rücksetzflipflops 34f erzeugt, und eine ODER-Schaltung 34h, die das Ausgangssignal des Setz-/Rücksetzflipflops 34f und das Selbstauffrischanweisungssignal SELF empfängt.

Wenn das Ausgangssignal der ODER-Schaltung 34h aktiv ist, wird der Zeitgeber 32a aktiviert und zählt er eine vorbe stimmte Zeit. Der Zeitgeber 32a führt das Zählen aus und hält nach Abschluß des Zählens das Vorwärtszählsignal aktiv, während das Ausgangssignal der ODER-Schaltung 34h aktiv ist. Das Ausgangssignal des Zeitgebers 32a ist an die Einzelim pulserzeugungsschaltung 34a und den Zeitgeber 32b angelegt. Der Zeitgeber 32b führt das Zählen aus und erzeugt Vorwärts zählsignale in vorbestimmten Zeitabständen, während das Aus gangssignal des Zeitgebers 32a aktiv ist.

Die Ausgangssignale der Einzelimpulserzeugungsschaltungen 34a, 34b und 34g sind an die ODER-Schaltung 34c angelegt.

Zum Zweck des Ungültigmachens eines von außen gelieferten Zeilenadressenstrobesignals empfängt die ODER-Schaltung 36 das interne Zeilenadressenstrobesignal /RASi aus dem RAS- Puffer 15 und das Ausgangssignal der ODER-Schaltung 34h und legt sie ihr Ausgangssignal an den einen Eingang der UND- Schaltung 38 an. Die UND-Schaltung 38 empfängt an dem ande ren Eingang das Auffrischaktivierungssignal RRAS aus dem In verter 34d, der das Ausgangssignal der ODER-Schaltung 34c empfängt. Das Ausgangssignal der UND-Schaltung 38 ist an die RAS-bezogene Steuerschaltung angelegt.

Die in Fig. 10 gezeigte Selbstauffrischsteuersignalerzeu gungsschaltung ist aus der Auffrischsteuersignalerzeugungs schaltung einer Halbleiterspeichereinrichtung, die im her kömmlichen CBR-Auffrischmodus arbeiten kann, gebildet. Wenn im gewöhnlichen Betriebsmodus vor der Abnahme des Zeilen adressenstrobesignals /RAS das Spaltenadressenstrobesignal /CAS auf einen L-Pegel abnimmt, dann nimmt das Ausgangssi gnal der CBR-Ermittlungsschaltung 34e auf einen H-Pegel zu und wird das Setz-/Rücksetzflipflop 34f gesetzt. Dadurch wird gemäß der CBR-Ermittlung zunächst das CBR-Auffrischen und dann das gewöhnliche Selbstauffrischen, das schon be schrieben worden ist, ausgeführt.

Gemäß der in Fig. 10 gezeigten Struktur wird die Struktur einer herkömmlichen CBR-Selbstauffrischsteuerschaltung ver wendet und ist an die das Ausgangssignal des Setz-/Rücksetz flipflops 34f empfangende ODER-Schaltung 34h das Selbstauffrischanweisungssignal SELF angelegt. Somit kann die Halb leiterspeichereinrichtung solange im Selbstauffrischmodus gehalten werden, bis nach dem Einschalten des Stroms ohne Vorsehen einer zusätzlich vorgesehenen Selbstauffrischsteu erschaltung ein Blindzyklus ausgeführt ist.

Diese Selbstauffrischsteuersignalerzeugungsschaltung enthält auch sowohl einen Schaltungsabschnitt, der den Betrieb des Auffrischadressenzählers steuert, als auch einen Abschnitt, der ein Schaltsteuersignal zum Wählen der Auffrischadresse erzeugt. Diese Abschnitte sind jedoch in der Figur nicht dargestellt. Diese Abschnitte sind nur vorhanden, um Struk turen zu haben, in denen als Reaktion auf eine Zunahme des Auffrischaktivierungssignals das Zählergebnis des Auffrisch adressenzählers auf den neuesten Stand gebracht und mittels der Schaltschaltung gemäß dem Ausgangssignal der ODER-Schal tung 34h das Ausgangssignal des Auffrischadressenzählers ge wählt wird.

Gemäß der ersten Ausführungsform der Erfindung, wie vorste hend beschrieben, wird die Halbleiterspeichereinrichtung so lange im Selbstauffrischmodus gehalten, bis nach dem Ein schalten des Stroms ein Blindzyklus ausgeführt ist. Daher kann ohne Rücksicht auf den Logikpegel des Zeilenadressen strobesignals /RAS der Stromverbrauch unmittelbar nach dem Einschalten des Stroms und vor der Ausführung des Blind zyklus verkleinert werden.

Die zweite Ausführungsform

Fig. 11 zeigt die Struktur des Hauptabschnitts einer Halb leiterspeichereinrichtung gemäß einer zweiten Ausführungs form der vorliegenden Erfindung. Fig. 11 stellt eine Struk tur der Initialisierungsschaltung 20 dar. In Fig. 11 ent hält die Initialisierungsschaltung 20 eine Stromeinschalter mittlungsschaltung 22, die mit einem Stromversorgungsknoten 21 verbunden ist und das Einschalten des Stroms gemäß dem Spannungspegel einer Stromversorgungsspannung Vcc ermittelt, eine Blindzyklusermittlungsschaltung 24, die gemäß einem Stromeinschaltermittlungssignal /POR aus der Stromeinschalt ermittlungsschaltung 22 initialisiert wird und eine Bestim mung des Blindzyklus gemäß einem von außen gelieferten Zei lenadressenstrobesignal /RAS ermittelt, eine Verzögerungs schaltung 43, die das Stromeinschaltermittlungssignal /POR um eine vorbestimmte Zeit verzögert, und eine Ermittlungs schaltung 44, die ein verzögertes Stromeinschaltermittlungs signal /PORD aus der Verzögerungsschaltung 43 und ein Blind zyklusermittlungssignal /POR8 aus der Blindzyklusermitt lungsschaltung 24 empfängt.

Die Gatterschaltung 44 erzeugt ein Selbstauffrischanwei sungssignal SELF und gibt es in die Selbstauffrischsteuer signalerzeugungsschaltung aus. Die Selbstauffrischsteuersi gnalerzeugungsschaltung kann eine beliebige der in den Fig. 8 und 10 dargestellten Strukturen enthalten. Die Gat terschaltung 44 treibt das Selbstauffrischanweisungssignal SELF in den Aktivzustand des H-Pegels, wenn das verzögerte Stromeinschaltermittlungssignal /PORD auf einem H-Pegel und das Blindzyklusermittlungssignal /POR8 auf einem L-Pegel ist. Der Betrieb der in Fig. 11 gezeigten Initialisierungs schaltung 11 wird nachstehend unter Bezugnahme auf die Wel lenformdarstellung der Fig. 12 beschrieben.

Zu einer Zeit t0 wird der Strom eingeschaltet und nimmt der Spannungspegel der Stromversorgungsspannung Vcc zu. Wenn die Stromversorgungsspannung Vcc einen vorbestimmten Spannungs pegel erreicht oder auf dem konstanten Spannungspegel stabi lisiert ist, wird zu einer Zeit t1 das Stromeinschaltermitt lungssignal /POR in den Aktivzustand des H-Pegels gesetzt. Das verzögerte Stromeinschaltermittlungssignal /PORD aus der Verzögerungsschaltung 43 behält den L-Pegel.

Wenn eine Verzögerungszeit Td der Verzögerungsschaltung 43 verstrichen ist, nimmt zu einer Zeit t2 das verzögerte Stromeinschaltermittlungssignal /PORD auf einen H-Pegel zu. Wenn der Blindzyklus noch nicht ausgeführt ist, ist das Blindzyklusermittlungssignal /POR8 auf dem L-Pegel und nimmt das Selbstauffrischanweisungssignal SELF aus der Gatter schaltung 44 auf den H-Pegel des Aktivzustands zu.

Wenn zu einer Zeit t3 der Blindzyklus ausgeführt wird, nimmt das Blindzyklusermittlungssignal /POR8 auf einen H-Pegel zu und das Selbstauffrischanweisungssignal SELF auf einen L- Pegel ab.

Wenn der Strom eingeschaltet wird, während das Zeilenadres senstrobesignal /RAS auf einem L-Pegel ist, dann wird für einen Zeitabschnitt von der Zeit t0 des Einschaltens des Stroms bis zu der Zeit t2 der Zunahme des verzögerten Strom einschaltermittlungssignals /PORD Strom verbraucht. Wenn je doch vor der Zeit t2 der Blindzyklus nicht ausgeführt ist, wird das Selbstauffrischanweisungssignal SELF aktiviert und erreicht es den H-Pegel gemäß dem verzögerten Stromein schaltermittlungssignal /PORD und wird die Halbleiterspei chereinrichtung intern in den Anfangszustand gesetzt. Für einen Zeitabschnitt von der Zeit t2 bis zu der Zeit t3 kann daher der Stromverbrauch der Halbleiterspeichereinrichtung auf einen Bereitschaftsstrom von z. B. mehreren Mikroampere verkleinert und somit der Stromverbrauch kleiner als der jenige bei der Einrichtung des Standes der Technik sein. Im Zeitabschnitt von der Zeit t2 bis zur Zeit t3 kann das Selbstauffrischen ausgeführt werden. Dieses Selbstauf frischen wird jedoch in Abständen von z. B. 16 µs ausgeführt. Daher kann der Durchschnittsstrom klein und der Stromver brauch von der Zeit t2 bis zur Zeit t3 kleiner als der bei der Einrichtung des Standes der Technik sein.

Wenn vor dem Verstreichen der Verzögerungszeit der Verzöge rungsschaltung 43 der Blindzyklus ausgeführt wird, dann wird der Selbstauffrischmodus nicht eingenommen. Der Stromver brauch kann jedoch gemäß der zweiten Ausführungsform ver kleinert werden, wenn die Ausführung des Blindzyklus um eine Zeit, die länger als die Verzögerungszeit Td der Verzöge rungsschaltung 34 ist, verzögert ist.

Gemäß der zweiten Ausführungsform der Erfindung, wie vorste hend beschrieben, wird die Halbleiterspeichereinrichtung in den Selbstauffrischmodus gesetzt, wenn die Ausführung des Blindzyklus um eine Zeit, die länger als eine vorbestimmte Zeit ist, verzögert ist. Daher kann der Stromverbrauch der Halbleiterspeichereinrichtung verkleinert werden.

Die dritte Ausführungsform

Fig. 13 zeigt die Struktur des Hauptabschnitts einer Halb leiterspeichereinrichtung gemäß einer dritten Ausführungs form der vorliegenden Erfindung. Insbesondere stellt Fig. 13 eine Struktur der Initialisierungsschaltung 20 dar. In Fig. 13 enthält die Initialisierungsschaltung 20 eine NOR- Schaltung 46, die ein Blindzyklusermittlungssignal /POR8 und ein von außen geliefertes Zeilenadressenstrobesignal /RAS empfängt. Die NOR-Schaltung 46 erzeugt ein Selbstauffrisch anweisungssignal SELF. Ein Stromeinschaltermittlungssignal /POR wird zum Steuern des Selbstauffrischbetriebs nicht verwendet. Das Stromeinschaltermittlungssignal /POR wird nur zur Initialisierung und Aktivierung einer Blindzyklusermitt lungsschaltung 24 verwendet. Nun wird der Betrieb der in Fig. 13 gezeigten Initialisierungsschaltung nachstehend unter Bezugnahme auf die Fig. 14 und 15 beschrieben.

Zunächst wird zu einer Zeit t0 in Fig. 14 der Strom einge schaltet, während das Zeilenadressenstrobesignal /RAS auf einen H-Pegel gesetzt ist, und nimmt der Spannungspegel der Stromversorgungsspannung Vcc zu. Wenn der Spannungspegel der Stromversorgungsspannung Vcc auf einen vorbestimmten Span nungspegel oder über diesen hinaus zunimmt oder auf einem konstanten Pegel stabilisiert ist, nimmt zu einer Zeit t1 das Stromeinschaltermittlungssignal /POR auf einen H-Pegel zu. Da das Zeilenadressenstrobesignal /RAS auf dem H-Pegel gehalten wird, ist das Selbstauffrischanweisungssignal SELF aus der NOR-Schaltung 46 auf einen L-Pegel festgelegt.

Zu einer Zeit t2 nimmt das Zeilenadressenstrobesignal /RAS auf einen L-Pegel ab und beginnt ein Blindzyklus. Gemäß der Ausführung des Blindzyklus nimmt das Blindzyklusermittlungs signal /POR8 aus der Blindzyklusermittlungsschaltung 24 auf einen H-Pegel zu. Selbst in diesem Zustand behält das Selbstauffrischanweisungssignal SELF den L-Pegel bei.

Bei der Struktur der in Fig. 13 gezeigten Initialisierungs schaltung wird das Setzen der Halbleiterspeichereinrichtung in den Selbstauffrischmodus nicht ausgeführt, wenn der Strom eingeschaltet wird, während das Zeilenadressenstrobesignal /RAS auf dem H-Pegel ist. Das Zeilenadressenstrobesignal /RAS ist auf dem H-Pegel, und die internen Schaltungen der Halbleiterspeichereinrichtung sind im Anfangszustand, so daß während fast der ganzen Perioden nur ein Bereitschaftsstrom, d. h. ein sehr kleiner Strom, fließt, obwohl ein Strom mit einem kleinen Maximum unmittelbar nach dem Einschalten des Stroms fließt.

Wie in Fig. 15 dargestellt, wird nun der Strom eingeschal tet, während das Zeilenadressenstrobesignal /RAS auf dem L- Pegel ist. Wenn gemäß diesem Einschalten des Stroms die Be triebsstromversorgungsspannung der ODER-Schaltung 46 zu nimmt, erreicht das Selbstauffrischanweisungssignal SELF einen H-Pegel und nimmt gemäß der Zunahme der Stromversor gungsspannung Vcc sein Spannungspegel zu, da das Blindzyk lusermittlungssignal /POR8 und das Zeilenadressenstrobesi gnal /RAS beide auf einem L-Pegel sind.

Zu einer Zeit t1 nimmt das Stromeinschaltermittlungssignal /POR auf einen H-Pegel zu. In diesem Zustand ist das Selbst auffrischanweisungssignal SELF auf dem H-Pegel und die Halb leiterspeichereinrichtung im Auffrischmodus. Gemäß dieser Struktur wird daher nach dem Einschalten des Stroms zur Zeit t0 das interne Zeilenadressenstrobesignal im Inaktivzustand des H-Pegels gehalten, so daß die internen Schaltungen nur im Bereitschaftszustand gehalten werden. Daher kann der Stromverbrauch dieser Halbleiterspeichereinrichtung selbst unmittelbar nach dem Einschalten des Stroms verkleinert werden.

Zu einer Zeit t2 nimmt das Zeilenadressenstrobesignal /RAS, das einmal auf den H-Pegel vergrößert wurde, auf den L-Pegel ab, so daß ein Blindzyklus beginnt. Gemäß der Ausführung des Blindzyklus wird das Blindzyklusermittlungssignal /POR8 so aktiviert, daß es den H-Pegel erreicht, und nimmt das Selbstauffrischanweisungssignal SELF auf den L-Pegel des Inaktivzustands ab. Dadurch arbeitet gemäß dem von außen ge lieferten Zeilenadressenstrobesignal /RAS die RAS-bezogene Steuerschaltung und werden die internen Schaltungen initialisiert.

Bei der Einrichtung des Standes der Technik nimmt sofort nach dem Einschalten des Stroms in einem derartigen Fall, daß der Strom eingeschaltet wird, während das Zeilenadres senstrobesignal /RAS auf den L-Pegel gesetzt ist, der Strom verbrauch zu. Daher kann durch das Setzen der Halbleiter speichereinrichtung in den Selbstauffrischmodus, wenn der Strom eingeschaltet wird, während das Zeilenadressenstrobe signal /RAS auf den L-Pegel gesetzt ist, das an die RAS- bezogene Steuerschaltung angelegte interne Zeilenadressen strobesignal in den Inaktivzustand des H-Pegels gesetzt wer den und die internen Schaltungen im Anfangszustand gehalten werden. Selbst wenn daher der Strom eingeschaltet wird, wäh rend das Zeilenadressenstrobesignal /RAS auf den L-Pegel ge setzt ist, kann der Stromverbrauch bis zu einem Betrag ver kleinert werden, der demjenigen in dem Fall des Einschalten des Stroms, während das Zeilenadressenstrobesignal /RAS auf den H-Pegel gesetzt ist (wenn das Selbstauffrischen nicht ausgeführt wird), ähnlich ist.

Selbst wenn während des Zeitabschnitts von der Zeit t1 bis zu der Zeit t2 das Selbstauffrischen intern ausgeführt wird, wird in Abständen von z. B. 16 µs das Selbstauffrischen aus geführt. Daher ist der Durchschnittsstrom während dieses Zeitabschnitts klein, so daß im Vergleich zu dem Fall, in dem die internen Schaltungen immer aktiv gehalten werden und ein stationärer Strom im Aktivzustand fließt, der Stromver brauch verkleinert werden kann.

Wie vorstehend beschrieben, verwendet die dritte Ausfüh rungsform der Erfindung eine Struktur, bei der zur Zeit des Einschaltens des Stroms, wenn das Zeilenadressenstrobesignal /RAS auf dem L-Pegel ist, der Selbstauffrischmodus gesetzt wird. Daher können für einen Zeitabschnitt, der unmittelbar nach dem Einschalten des Stroms beginnt und bis zur Ausfüh rung des Blindzyklus reicht, die internen Schaltungen ohne Rücksicht auf den Logikpegel des Zeilenadressenstrobesignals /RAS im Bereitschaftszustand gehalten werden und kann der Stromverbrauch verkleinert werden. Selbst wenn das Selbst auffrischen ausgeführt wird, ist der durchschnittliche Stromverbrauch klein und kann eine ähnliche Wirkung der Verkleinerung des Stromverbrauchs erreicht werden.

Die vierte Ausführungsform

Fig. 16 stellt die Struktur des Hauptabschnitts einer Halb leiterspeichereinrichtung gemäß einer vierten Ausführungs form der vorliegenden Erfindung schematisch dar. In Fig. 16 enthält die Halbleiterspeichereinrichtung einen RAS-Puffer 15, der ein Stromeinschaltermittlungssignal /POR aus einer Stromeinschaltermittlungsschaltung 22 und ein von außen ge liefertes Zeilenadressenstrobesignal /RAS empfängt und ein internes Zeilenadressenstrobesignal /RASi erzeugt, eine CAS- Pufferschaltung 48, die ein Blindzyklusermittlungssignal /POR8 aus einer Blindzyklusermittlungsschaltung 24 und ein von außen geliefertes Spaltenadressenstrobesignal /CAS emp fängt und ein internes Spaltenadressenstrobesignal /CASi er zeugt, und eine CBR-Selbstauffrischsteuerschaltung 50, die das interne Zeilenadressenstrobesignal /RASi und das interne Spaltenadressenstrobesignal /CASi empfängt und an eine RAS- bezogene Steuerschaltung ein zum Selbstauffrischen benötig tes Steuersignal anlegt, wenn der Selbstauffrischmodus be stimmt ist.

Die Stromeinschaltermittlungsschaltung 22 und die Blindzyk lusermittlungsschaltung 24 haben dieselbe Struktur wie bei der vorstehenden ersten bis dritten Ausführungsform. Der RAS-Puffer 15 enthält eine Gatterschaltung 15c, die das in terne Zeilenadressenstrobesignal /RASi auf einen L-Pegel treibt, wenn das Stromeinschaltermittlungssignal /POR auf einem H-Pegel und das von außen gelieferte Zeilenadressen strobesignal /RAS auf einem L-Pegel ist. Der CAS-Puffer 48 enthält eine UND-Schaltung 48a, die das interne Spalten adressenstrobesignal /CASi auf einen H-Pegel setzt, wenn das von außen gelieferte Spaltenadressenstrobesignal /CAS und das Blindzyklusermittlungssignal /POR8 auf einem H-Pegel sind.

Die CBR-Selbstauffrischsteuerschaltung 50 setzt fest, daß der Selbstauffrischmodus bestimmt ist, wenn vor der Abnahme des internen Zeilenadressenstrobesignals /RASi das interne Spaltenadressenstrobesignal /CASi auf einen L-Pegel verklei nert wird, und sie erzeugt das zum Selbstauffrischen benö tigte Steuersignal und legt es an die RAS-bezogene Steuer schaltung an.

Fig. 17 stellt die Struktur der in Fig. 16 gezeigten CBR- Selbstauffrischsteuerschaltung 50 schematisch dar. In Fig. 17 enthält die Selbstauffrischsteuerschaltung 50 eine CBR- Ermittlungsschaltung 50a, die ein internes Zeilenadressen strobesignal /RASi und ein internes Spaltenadressenstrobe signal /CASi empfängt und die Tatsache ermittelt, daß die CBR-Bedingung befriedigt ist, ein Setz-/Rücksetzflipflop 50b, das als Reaktion auf ein CBR-Bedingungsermittlungs anweisungssignal aus der CBR-Ermittlungsschaltung 50a ge setzt und als Reaktion auf eine Zunahme des internen Zei lenadressenstrobesignals /RASi zurückgesetzt wird, eine Auf frischsteuerschaltung 50d, die so aktiviert wird, daß sie eine Zeitgeberschaltung 50c startet, wenn ein Selbstauf frischanweisungssignal ΦCBR aus dem Setz-/Rücksetzflipflop 50b aktiv ist, und ein Auffrischaktivierungssignal RRAS in vorbestimmten Zeitabständen erzeugt, eine ODER-Schaltung 50e, die das Selbstauffrischanweisungssignal ΦCBR und das interne Zeilenadressenstrobesignal /RASi empfängt, und eine UND-Schaltung 50f, die das Auffrischaktivierungssignal RRAS aus der Auffrischsteuerschaltung 50d und ein Ausgangssignal der ODER-Schaltung 50e empfängt. Die UND-Schaltung 50f legt das interne Betriebsaktivierungssignal an eine RAS-bezogene Steuerschaltung an.

Die Strukturen der CBR-Ermittlungsschaltung 50a und des Setz-/Rücksetzflipflops 50b werden zum Beispiel in der Japanischen Offenlegungsschrift Nr. 3-272088 (1991) offen bart und sind hinlänglich bekannt. Gemäß diesen Strukturen wird das Selbstauffrischanweisungssignal ΦCBR aktiviert und erreicht es einen H-Pegel, wenn mit einem Timing, das im Vergleich zu dem des internen Zeilenadressenstrobesignals /RASi vorgeschoben ist, das interne Spaltenadressenstrobe signal /CASi abnimmt. Die Zeitgeberschaltung 50c und die Auffrischsteuerschaltung 50d haben Strukturen, die den in Fig. 10 dargestellten ähnlich sind, außer daß die ODER- Schaltung 30h eliminiert und das Ausgangssignal des Setz-/Rücksetzflipflops 34f direkt an den Zeitgeber 32a angelegt ist. Unter Bezugnahme auf Fig. 18 wird nachstehend der Betrieb der CBR-Selbstauffrischsteuerschaltung bei einem gewöhnlichen Betrieb beschrieben.

In Fig. 18 nimmt zu einer Zeit t10 das externe Spalten adressenstrobesignal /CAS auf einen L-Pegel ab und nimmt zu einer Zeit t11 das externe Zeilenadressenstrobesignal /RAS auf einen L-Pegel ab. Da diese Reihenfolge die CBR-Bedingung befriedigt, erzeugt die CBR-Ermittlungsschaltung 50a das CBR-Ermittlungsanweisungssignal, so daß das Setz-/Rücksetz flipflop 50b gesetzt wird und das Selbstauffrischanweisungs signal ΦCBR aktiviert wird und einen H-Pegel erreicht.

Als Reaktion auf die Zunahme des Selbstauffrischanweisungs signals ΦCBR erzeugt die Auffrischsteuerschaltung 50d das Auffrischaktivierungssignal RRAS mit einer vorbestimmten Zeitbreite. Der Selbstauffrischbetrieb, der als Reaktion auf die Zunahme des Selbstauffrischanweisungssignals ΦCBR aus geführt wird, wird im allgemeinen "CBR-Auffrischung" ge nannt. Wenn für eine vorbestimmte Zeit (z. B. 100 µs) ein derariger Zustand, in dem das Zeilenadressenstrobesignal /RAS und das externe Spaltenadressenstrobesignal /CAS beide auf einem L-Pegel gehalten werden, andauert, dann wird der Selbstauffrischzyklus eingenommen, so daß zu einer Zeit t12 eine Abnahme des Auffrischaktivierungssignals RRAS auf einen L-Pegel beginnt und in vorbestimmten Zeitabständen von z. B. 16 µs sowohl zum Ausführen der Zeilenwahl als auch zum Lesen, Verstärken und Umschreiben der Speicherzelldaten ausgeführt wird. Fig. 18 zeigt die zu den Zeiten t12 und t13 ausgeführten Auffrischoperationen. Das Auffrischen wird jedoch solange intern und periodisch wiederholt, bis zu einer Zeit t14 das externe Zeilenadressenstrobesignal /RAS auf den H-Pegel zunimmt.

Wenn zu der Zeit t14 das Zeilenadressenstrobesignal /RAS auf den H-Pegel zunimmt, wird das Setz-/Rücksetzflipflop 50b zu rückgesetzt und das Selbstauffrischanweisungssignal ΦCBR so deaktiviert, daß es den L-Pegel erreicht, so daß das Auf frischen beendet wird.

Im CBR-Selbstauffrischmodus, wie in Fig. 18 dargestellt, ist für einen Zeitabschnitt von der Beendigung des in Syn chronisation mit der Abnahme des externen Zeilenadressen strobesignals /RAS ausgeführten CBR-Auffrischens bis zu der Zeit t12 die Halbleiterspeichereinrichtung im Bereitschafts zustand.

Nun wird unter Bezugnahme auf Fig. 19 nachstehend der Be trieb der in Fig. 16 gezeigten Initialisierungsschaltung beschrieben.

Zu einer Zeit t0 wird der Strom eingeschaltet, während das externe Zeilenadressenstrobesignal /RAS auf einen L-Pegel gesetzt ist, und nimmt der Spannungspegel der Stromversorgungsspannung Vcc zu. Zur Zeit des Einschaltens des Stroms ist das Blindzyklusermittlungssignal /POR8 auf dem L- Pegel, ohne Rücksicht darauf, ob der Logikpegel des Spalten adressenstrobesignals /CAS ein H-Pegel oder ein L-Pegel ist, so daß das interne Spaltenadressenstrobesignal /CASi auf dem L-Pegel gehalten wird (siehe den CAS-Puffer 48 in Fig. 16).

Wenn, wie in Fig. 16 dargestellt, das Zeilenadressenstrobe signal /RAS auf dem L-Pegel ist, dann ist das interne Zei lenadressenstrobesignal /RASi aus dem RAS-Puffer 15 auf einem H-Pegel, da das Stromeinschaltermittlungssignal /POR auf dem L-Pegel ist, wenn der Strom eingeschaltet wird. Da her nimmt gemäß dem Einschalten des Stroms der Spannungs pegel des internen Zeilenadressenstrobesignals /RASi zu. Wenn die Stromversorgungsspannung Vcc einen vorbestimmten Spannungspegel erreicht oder auf einem konstanten Spannungs pegel stabilsiert ist, nimmt das Stromeinschaltermittlungs signal /POR auf einen H-Pegel zu. Zu dieser Zeit hat das interne Zeilenadressenstrobesignal /RASi schon einen vorbe stimmten H-Pegel erreicht. Wenn das Stromeinschaltermitt lungssignal /POR auf den H-Pegel zunimmt, nimmt das interne Zeilenadressenstrobesignal /RASi aus dem RAS-Puffer 15 auf den L-Pegel ab, wie in Fig. 16 gezeigt. Die CBR-Selbstauf frischsteuerschaltung 50 wird daher mit dem internen Zeilen adressenstrobesignal /RASi und dem internen Spaltenadressen strobesignal /CASi unter der CBR-Bedingung versorgt. Dadurch erreicht das Selbstauffrischanweisungssignal ΦCBR einen H- Pegel und nimmt die Halbleiterspeichereinrichtung den Selbstauffrischmodus ein.

Zu einer Zeit t3 wird das externe Zeilenadressenstrobesignal /RAS auf den H-Pegel vergrößert, wobei es sich auf einen Blindzyklus vorbereitet. Als Reaktion auf die Vergrößerung des externen Zeilenadressenstrobesignals /RAS nimmt das in terne Zeilenadressenstrobesignal /RASi auf einen H-Pegel zu und gibt die CBR-Selbstauffrischsteuerschaltung 50 den Selbstauffrischmodus frei. Infolge des Freigebens des Selbstauffrischmodus ist die Halbleiterspeichereinrichtung im Bereitschaftszustand (das interne Zeilenadressenstrobe signal /RASi auf dem H-Pegel).

Zu einer Zeit t2 wird zum Ausführen des Blindzyklus das ex terne Zeilenadressenstrobesignal /RAS auf den L-Pegel ver kleinert, wobei das Blindzyklusermittlungssignal /POR8 aus der Blindzyklusermittlungsschaltung 24 auf einen H-Pegel zunimmt. Dadurch erzeugt der CAS-Puffer 48 das interne Spaltenadressenstrobesignal /CASi gemäß dem von außen ge lieferten Spaltenadressenstrobesignal /CAS (Fig. 19 zeigt den Zustand, in dem das interne Spaltenadressenstrobesignal /CASi auf den H-Pegel gesetzt ist.). Der Schaltungsab schnitt, der in Beziehung zu dem internen Spaltenadressen strobesignal /CASi arbeitet, kann arbeiten, wenn das interne Zeilenadressenstrobesignal /RASi aktiv ist. Für einen Zeit abschnitt von der Zeit t3 bis zur Zeit t2 ergibt sich daher kein Problem, selbst wenn das interne Zeilenadressenstrobe signal /RASi auf dem H-Pegel und das interne Spaltenadres senstrobesignal /CASi auf dem L-Pegel ist, und ist die in terne Schaltung im Bereitschaftszustand. Dies ist für die Operationen der CAS-bezogenen Schaltungen zur Zeit des Ein schaltens des Stroms richtig. Selbst wenn daher das externe Zeilenadressenstrobesignal /RAS auf dem L-Pegel ist, wenn der Strom eingeschaltet wird, wird dieses Einschalten des Stroms ausgeführt, während die Halbleiterspeichereinrichtung im Bereitschaftszustand ist, so daß der Anfangsstromver brauch sehr klein ist.

Zur Zeit t1 nimmt das Selbstauffrischanweisungssignal ΦCBR auf einen H-Pegel zu und wird die CBR-Auffrischung intern ausgeführt, so daß ein großer Betriebsstrom fließt. Die Größe dieses Betriebsstroms ist der Größe desjenigen Be triebsstroms ähnlich, welcher in der Einrichtung des Standes der Technik fließt, wenn der Strom eingeschaltet wird, wäh rend das externe Zeilenadressenstrobesignal /RAS auf einen L-Pegel gesetzt ist. Die Halbleiterspeichereinrichtung kehrt jedoch in den Bereitschaftszustand zurück, wenn diese CBR- Auffrischung beendet ist, so daß solange nur ein kleiner Bereitschaftsstrom fließt, bis das nächste Selbstauffrischen beginnt. Umgekehrt wird bei der Einrichtung des Standes der Technik das interne Zeilenadressenstrobesignal /RASi auf einem L-Pegel aktiv gehalten, so daß ein großer stabiler Strom fließt. Im Durchschnitt kann daher der Stromverbrauch in der Ausführungsform kleiner als jener bei der Einrichtung des Standes der Technik sein, wenn die Einrichtung intern im Selbstauffrischmodus ist.

Eine derartige Struktur kann dazu verwendet werden, daß die CBR-Auffrischung verhindert wird, während das Blindzyklus ermittlungssignal /POR8 auf dem L-Pegel ist. Dies kann den Stromverbrauch weiter verkleinern. Die Struktur zum Verhin dern der CBR-Auffrischung, während das Blindzyklusermitt lungssignal /POR8 auf dem L-Pegel ist, kann gebildet werden durch Abändern der Schaltung, die einen Einzelimpuls als Re aktion auf die Zunahme des Selbstauffrischanweisungssignals ΦCBR erzeugt (siehe 34g in Fig. 12), in eine Struktur, die den Einzelimpuls nur dann erzeugt, wenn das Blindzykluser mittlungssignal /POR8 auf dem H-Pegel ist.

Wenn der Zeitabschnitt von der Zeit t1 bis zu der Zeit t3 lang ist, wird das Selbstauffrischen intern ausgeführt. Die ses Selbstauffrischen wird in vorbestimmten Zeitabständen ausgeführt. Selbst wenn daher zur Zeit des Auffrischens ein relativ großer Strom fließt, kann der Stromverbrauch durch schnittlich kleiner sein als der Gesamtwert des herkömmli chen stationären Stroms in dem Zustand, in dem der Aktivzu stand gehalten wird, und somit kann der Stromverbrauch ver kleinert werden.

Falls das externe Zeilenadressenstrobesignal /RAS auf dem H- Pegel ist, wenn der Strom eingeschaltet wird, ist das in terne Zeilenadressenstrobesignal 10681 00070 552 001000280000000200012000285911057000040 0002019737836 00004 10562/RASi auch auf einem H-Pe gel. Wie durch die strichlierte Linie in Fig. 19 angezeigt, ist daher die CBR-Bedingung nicht befriedigt, so daß das Selbstauffrischanweisungssignal ΦCBR auf dem L-Pegel ist. Daher ist die Halbleiterspeichereinrichtung immer im Bereitschaftszustand und wird nur ein kleiner Bereitschaftsstrom verbraucht.

Wenn der Blindzyklus beginnt, nimmt das interne Zeilenadres senstrobesignal /RASi auf einen L-Pegel gemäß dem externen Zeilenadressenstrobesignal /RAS ab. Zu dieser Zeit wurde je doch das interne Spaltenadressenstrobesignal /CASi schon auf den H-Pegel vergrößert und wird in diesem Anfangsblindzyklus die CBR-Bedingung nicht befriedigt, so daß gemäß dem von außen gelieferten Zeilenadressenstrobesignal /RAS der Blind zyklus zuverlässig ausgeführt wird.

Gemäß der vierten Ausführungsform der Erfindung, wie vorste hend beschrieben, tritt die Halbleiterspeichereinrichtung in den Selbstauffrischmodus intern ein, wenn der Strom einge schaltet wird, während das von außen gelieferte Zeilenadres senstrobesignal /RAS auf dem L-Pegel ist, so daß der Strom verbrauch der Halbleiterspeichereinrichtung vor dem Blind zyklus kleiner als derjenige bei der Einrichtung des Standes der Technik sein kann.

Die fünfte Ausführungsform

Fig. 20 zeigt die Struktur des Hauptabschnitts einer Halb leiterspeichereinrichtung gemäß einer fünften Ausführungs form der vorliegenden Erfindung. Fig. 20 stellt einen durch die RAS-bezogene Steuerschaltung gesteuerten Schaltungsab schnitt dar. In Fig. 20 enthält die Halbleiterspeicherein richtung eine Vergleichseinrichtung 70, die unter Verwendung einer Spannung auf einem externen Stromversorgungsknoten 61a als eine Betriebsstromversorgungsspannung arbeitet und einen Vergleich zwischen einer Referenzspannung Vref und einer in ternen Stromversorgungsspannung InVcc auf einer internen Stromversorgungsleitung 74 ausführt, und einen Treibertran sistor 72, der aus einem p-Kanal-MOS-Transistor gebildet ist und aus einem externen Stromversorgungsknoten 61b in die in terne Stromversorgungsleitung 74 gemäß einem Ausgangssignal der Vergleichseinrichtung 70 einen Strom liefert.

Die Vergleichseinrichtung 70 enthält eine Vergleichsschal tung 70a, die einen Vergleich zwischen der Referenzspannung Vref und der internen Stromversorgungsspannung InVcc auf der internen Stromversorgungsleitung 74 ausführt, wenn sie aktiv ist, und einen Stromquellentransistor 70b, der einen Strom pfad für die Vergleichsschaltung 70a bildet, wenn ein Akti vierungssteuersignal ACT aktiv ist. Dieses Aktivierungssteu ersignal ACT wird aus der in der ersten bis vierten Ausfüh rungsform gezeigten RAS-bezogenen Steuerschaltung 10b in Synchronisation mit dem internen Zeilenadressenstrobesignal erzeugt.

Die interne Stromversorgungsleitung 74 ist mit einer in ternen Schaltungseinrichtung 76 verbunden, die als eine Betriebsstromversorgungsspannung die interne Stromversor gungsspannung InVcc auf der internen Stromversorgungsleitung 74 verwendet. Die interne Schaltungseinrichtung 76 enthält RAS-bezogene Schaltungen, die in Synchronisation mit dem Zeilenadressenstrobesignal /RAS arbeiten, und enthält insbe sondere zum Beispiel eine Zeilenwahlschaltung und ein Lese verstärkerband.

Wenn das Aktivierungssteuersignal ACT inaktiv und auf einem L-Pegel ist, dann ist die Vergleichseinrichtung deaktiviert und vergrößert sie ihr Ausgangssignal auf den Pegel der ex ternen Stromversorgungsspannung ExVcc, so daß sie den Trei bertransistor 72 ausgeschaltet hält. Wenn das Aktivierungs steuersignal ACT so aktiviert wird, daß es einen H-Pegel er reicht, wird die Vergleichseinrichtung 70 aktiviert und führt die Vergleichsschaltung 70a einen Vergleich zwischen der Referenzspannung Vref und der internen Stromversorgungs spannung InVcc aus. Wenn die interne Stromversorgungsspan nung InVcc größer als die Referenzspannung Vref ist, dann ist das Ausgangssignal der Vergleichsschaltung 70a auf einem H-Pegel und der Treibertransistor 72 ausgeschaltet. Wenn die interne Stromversorgungsspannung InVcc kleiner als die Refe renzspannung Vref ist, nimmt das Ausgangssignal der Vergleichsschaltung 70a vom H-Pegel ab und liefert der Treiber transistor 72 einen Strom aus dem Stromversorgungsknoten 61b in die interne Stromversorgungsleitung 74 gemäß seiner Leit fähigkeit, so daß der Spannungspegel der internen Stromver sorgungsspannung InVcc zunimmt. Daher wird die interne Stromversorgungsspannung InVcc auf dem Pegel der Referenz spannung Vref behalten.

Eine Abnahme der internen Stromversorgungsspannung InVcc kann vorkommen, wenn durch die interne Stromversorgungs leitung 74 hindurch aufgrund des Betriebs der internen Schaltungseinrichtung 76 ein großer Betriebsstrom fließt. Das Aktivierungssteuersignal ACT wird in Synchronisation mit dem Betrieb der internen Schaltungseinrichtung 76 aktiviert. Dies kompensiert die Abnahme der internen Stromversorgungs spannung InVcc aufgrund eines großen Betriebsstroms während des Betriebs der internen Schaltungseinrichtung 76. Wenn die interne Schaltungseinrichtung 76 im Bereitschaftszustand ist, fließt durch die interne Stromversorgungsleitung 74 hindurch nur ein sehr kleiner Strom. Daher ist in diesem Zu stand das Aktivierungssteuersignal ACT inaktiv und auf einem L-Pegel und wird der Stromverbrauch in der Vergleichsein richtung 70 verkleinert.

Um mittels der Vergleichseinrichtung 70 den großen Betriebs strom während des Betriebs der internen Schaltungseinrich tung 76 zu kompensieren, wird eine relativ schnelle Reak tionsfähigkeit benötigt und hat der Treibertransistor 72 eine große Stromtreibfähigkeit. Daher verbraucht die Ver gleichseinrichtung 70 einen relativ großen Betriebsstrom von z. B. mehreren Mikroampere.

Fig. 21 zeigt die Reihenfolge der Erzeugung des Aktivie rungssteuersignals ACT. Im Normalmodus, wie in Fig. 21 dar gestellt, wird in Synchronisation mit der Abnahme und der Zunahme des internen Zeilenadressenstrobesignals /RASi das Aktivierungssteuersignal ACT aktiviert/deaktiviert. Im Selbstauffrischmodus wird in Synchronisation mit der Aktivierung des Auffrischaktivierungssignals RRAS das Aktivie rungssteuersignal ACT aktiviert. Daher kann die Struktur der ersten bis vierten Ausführungsform verwendet werden bei der Struktur einer internen Spannungsverkleinerungsschaltung, die aus der Vergleichseinrichtung 70 und dem Treibertransi stor 72, die in Fig. 20 gezeigt sind, gebildet ist. Selbst wenn dadurch das externe Zeilenadressenstrobesignal /RAS auf dem L-Pegel ist, wenn der Strom eingeschaltet wird, ist das Aktivierungssteuersignal ACT im Bereitschaftszustand des L- Pegels und ist es möglich, den Dauerfluß eines Stroms von mehreren Mikroampere durch die Vergleichseinrichtung 70 hin durch zu verhindern, so daß der Stromverbrauch sofort nach dem Einschalten des Stroms verkleinert werden kann. Dies be ruht darauf, daß in Synchronisation mit dem Auffrischakti vierungssignal RRAS das Aktivierungssteuersignal akti viert/deaktiviert wird, wenn die Halbleiterspeicherein richtung den Selbstauffrischmodus sofort nach dem Einschal ten des Stroms einnimmt. Wenn der Strom eingeschaltet wird, während das Zeilenadressenstrobesignal /RAS auf den H-Pegel gesetzt ist, behält das Aktivierungssteuersignal ACT den In aktivzustand des L-Pegels bei, wie es aus der Beschreibung der ersten bis vierten Ausführungsform augenscheinlich wird.

Fig. 22 stellt ein Beispiel einer Struktur zum Erzeugen eines Aktivierungssteuersignals ACT schematisch dar.

In Fig. 22 wird aus einer RAS-bezogenen Steuerschaltung das Aktivierungssteuersignal ACT erzeugt. Der Aktivierungssteu ersignalerzeugungsabschnitt enthält eine UND-Schaltung 80, die an ihrem einen Eingang ein Auffrischaktivierungssignal RRAS empfängt, und einen Inverter 82, der ein Ausgangssignal der UND-Schaltung 80 invertiert. Die UND-Schaltung 80 wird mit dem Ausgangssignal einer ODER-Schaltung, die ein Selbst auffrischanweisungssignal (SELF oder ΦCBR) und ein internes Zeilenadressenstrobesignal aus dem RAS-Puffer empfängt, ver sorgt. Die UND-Schaltung 80 entspricht daher der in Fig. 4 gezeigten UND-Schaltung 38 oder der in Fig. 7 dargestellten UND-Schaltung 50f. Der Inverter 82 ist in den RAS-bezogenen Schaltungen enthalten und aktiviert das Aktivierungssteuer signal ACT, wenn die internen RAS-bezogenen Schaltungen ak tiviert sind.

Gemäß der fünften Ausführungsform der Erfindung, wie vorste hend beschrieben, wird die interne Spannungsverkleinerungs schaltung, die die interne Stromversorgungsspannung aus der externen Stromversorgungsspannung erzeugt, in Synchronisa tion mit dem internen Zeilenadressenstrobesignal akti viert/deaktiviert und kann ohne Rücksicht auf den Logikpegel des Zeilenadressenstrobesignals /RAS der Stromverbrauch die ser internen Spannungsverkleinerungsschaltung sofort nach dem Einschalten des Stroms verkleinert werden.

In der vorstehenden ersten bis fünften Ausführungsform wer den als in Beziehung zu dem Signal /RAS stehende Schaltungen die Zeilenwahlschaltung, das Leseverstärkerband, die Bitlei tungsausgleichsschaltung und die interne Spannungsverkleine rungsschaltung beschrieben. Alle Schaltungen, die als Reak tion auf das Signal /RAS arbeiten und Strom verbrauchen, werden jedoch mittels dieser RAS-bezogenen Steuerschaltung geseuert.

Gemäß der Erfindung, wie vorstehend beschrieben, wird die Halbleiterspeichereinrichtung sofort nach dem Einschalten des Stroms in den Selbstauffrischmodus gesetzt, so daß die Halbleiterspeichereinrichtung sofort nach dem Einschalten des Stroms für eine lange Zeit im Bereitschaftszustand bleiben und daher der Stromverbrauch verkleinert werden kann.

Claims

1. Halbleiterspeichereinrichtung mit einer Mehrzahl von Speicherzellen, welche umfaßt:
eine einen Zeitgeber (32; 50c) enthaltende Selbstauffrisch steuerschaltung (19b, 30; 50), die ein Steuersignal zum Auf frischen von Speicherdaten der Mehrzahl von Speicherzellen in vorbestimmten Zeitabständen gemäß einem Ausgangssignal des Zeitgebers erzeugt, wenn sie aktiviert ist, wobei die vorbe stimmten Zeitabstände durch das Ausgangssignal des Zeitgebers (32; 50c) bestimmt sind; und
eine Initialisierungsschaltung (20), die den Zeitgeber (32; 50c) enthält und die die Selbstauffrischsteuerschaltung als Reaktion auf den Beginn der externen Lieferung einer Strom versorgungsspannung in die Halbleiterspeichereinrichtung aktiviert.

2. Halbleiterspeichereinrichtung nach Anspruch 1, bei wel cher die Initialisierungsschaltung (20) enthält:
eine Blindzyklusermittlungsschaltung (24), die die Bestim mung eines Blindzyklus zur Initialisierung einer internen Schaltung (4, 6) der Halbleiterspeichereinrichtung gemäß einem von außen gelieferten Betriebszyklusbestimmungssignal ermittelt, und
eine Schaltung (26; 44; 46), die als Reaktion auf die Akti vierung eines aus der Blindzyklusermittlungsschaltung er zeugten Blindzyklusermittlungssignals die Selbstauffrisch steuerschaltung deaktiviert.

3. Halbleiterspeichereinrichtung nach Anspruch 1 oder 2, bei wel cher die Initialisierungsschaltung enthält: eine Stromeinschaltermittlungsschaltung (22), die mit einem die von außen gelieferte Stromversorgungsspannung empfangen den externen Stromversorgungsknoten (21) verbunden ist, so daß sie eine Lieferung der Stromversorgungsspannung in die Halbleiterspeichereinrichtung gemäß der Stromversorgungs spannung auf dem externen Stromversorgungsknoten ermittelt und bei Ermittlung des Beginns der Lieferung der Stromver sorgungsspannung die Selbstauffrischsteuerschaltung akti viert.

4. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 3, bei welcher die Initialisierungsschaltung (20) enthält:
eine Stromeinschaltermittlungsschaltung (22), die mit einem eine von außen gelieferte Stromversorgungsspannung empfan genden externen Stromversorgungsknoten (21) verbunden ist, so daß sie den Beginn einer Lieferung der Stromversorgungs spannung in die Halbleiterspeichereinrichtung gemäß der Stromversorgungsspannung auf dem externen Stromversorgungs knoten ermittelt und bei Ermittlung des Beginns der Liefe rung der Stromversorgungsspannung ein Stromeinschaltermitt lungssignal aktiviert, und
eine Verzögerungsschaltung (43), die das aus der Stromein schaltermittlungsschaltung erzeugte Stromeinschaltermitt lungssignal verzögert und an die Selbstauffrischsteuer schaltung anlegt, um die Selbstauffrischsteuerschaltung zu aktivieren.

5. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 4, bei welcher die Initialisierungsschaltung (20) eine Schaltung (46) enthält, die als Reaktion auf eine Aktivierung eines von außen gelieferten Betriebszyklusfestlegungssignals betriebsberechtigt ist, so daß sie als Reaktion auf den Be ginn der Lieferung der Stromversorgungsspannung die Selbst auffrischsteuerschaltung aktiviert.

6. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 5, bei welcher die Initialisierungsschaltung (20) enthält:
eine erste Gatterschaltung (15c), die dazu befähigt ist, ein von außen geliefertes erstes Betriebszyklusfestlegungssignal als Reaktion auf den Beginn der Lieferung der Stromversor gungsspannung durchzulassen,
eine Blindzyklusermittlungseinrichtung (24), die als Reak tion auf das erste Betriebszyklusfestlegungssignal die Be stimmung eines Blindzyklus zum Setzen einer internen Schal tung in der Halbleiterspeichereinrichtung in einen Anfangs zustand ermittelt und bei Ermittlung der Bestimmung des Blindzyklus ein Blindzyklusermittlungssignal aktiviert,
eine zweite Gatterschaltung (48a), die als Reaktion auf den Inaktivzustand des Blindzyklusermittlungssignals aus der Blindzyklusermittlungseinrichtung ein zweites Betriebs zyklusfestlegungssignal in einem Inaktivzustand hält und als Reaktion auf den Aktivzustand des Blindzyklusermittlungssi gnals das zweite Betriebszyklusfestlegungssignal durchläßt, und
eine Timing-Ermittlungsschaltung (50a), die Ausgangssignale der ersten und der zweiten Gatterschaltung empfängt, so daß sie die Selbstauffrischsteuerschaltung aktiviert, wenn die empfangenen Ausgangssignale eine vorbestimmte Timingbedin gung befriedigen.

7. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 6, welche ferner
eine interne Spannungsverkleinerungsschaltung (70) umfaßt, die die von außen gelieferte Stromversorgungsspannung ver kleinert, so daß sie eine interne Stromversorgungsspannung erzeugt, wenn sie aktiviert ist, und bei welcher in einer Matrixform die Mehrzahl von Speicherzellen ange ordnet ist,
die Selbstauffrischsteuerschaltung (30, 10b) eine Einrich tung (36, 38, 10b) enthält, die ein Zeilenwahlanweisungs signal zum Treiben einer Zeile der Mehrzahl von Speicherzel len in einen gewählten Zustand erzeugt, wenn sie aktiviert ist, und
die interne Spannungsverkleinerungsschaltung aktiviert ist, wenn das Zeilenwahlanweisungssignal aktiv ist.

8. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 7, bei welcher der Zeitgeber (32) eine Zeitgeberschaltung (32a, 32b) enthält, die als Reaktion auf ein Ausgangssignal aus der Initialisierungsschaltung (20) eine vorbestimmte Zeit bemißt, um das Steuersignal zu erzeugen, wenn die vorbestimm te Zeit verstrichen ist.

9. Halbleiterspeichereinrichtung nach Anspruch 6, bei wel cher die Selbstauffrischsteuerschaltung (10b, 30; 50) eine Einrichtung (50b-50d) enthält, die als Reaktion auf ein aus der Timing-Ermittlungsschaltung (50a) ausgegebenes Aktivie rungssignal zunächst das Steuersignal erzeugt und dann das Steuersignal gemäß einem Ausgangssignal des Zeitgebers (32) erzeugt.

10. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 9, bei welcher die Initialisierungsschaltung (20) enthält:
eine Blindzyklusermittlungsschaltung (24), die als Reaktion auf ein Betriebszyklusfestlegungssignal ermittelt, ob ein Blindzyklusmodus des Betriebs bestimmt ist, wobei das Be triebszyklusfestlegungssignal einen Betriebszyklus der Halb leiterspeichereinrichtung festlegt und zur Initialisierung der Halbleiterspeichereinrichtung der Blindzyklus ausgeführt wird, und
ein Gatter, das als Reaktion auf das Betriebszyklusfestle gungssignal, das aktiv ist, und ein aus der Blindzykluser mittlungsschaltung ausgegebenes inaktives Signal, das an zeigt, daß kein Blindzyklus bestimmt ist, die Auffrischsteu erschaltung (30, 50) aktiviert.