DE3102799A1 - Halbleiter-speichervorrichtung - Google Patents

Halbleiter-speichervorrichtung

Info

Publication number
DE3102799A1
DE3102799A1 DE19813102799 DE3102799A DE3102799A1 DE 3102799 A1 DE3102799 A1 DE 3102799A1 DE 19813102799 DE19813102799 DE 19813102799 DE 3102799 A DE3102799 A DE 3102799A DE 3102799 A1 DE3102799 A1 DE 3102799A1
Authority
DE
Germany
Prior art keywords
data lines
state
precharge
data line
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813102799
Other languages
English (en)
Other versions
DE3102799C2 (de
Inventor
Kiyofumi Yokohama Ochii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP55010259A external-priority patent/JPS5856194B2/ja
Priority claimed from JP6994380A external-priority patent/JPS56165983A/ja
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE3102799A1 publication Critical patent/DE3102799A1/de
Application granted granted Critical
Publication of DE3102799C2 publication Critical patent/DE3102799C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/061—Sense amplifier enabled by a address transition detection related control signal

Description

Die Erfindung betrifft eine Halbleiter-Direktzugriff- bzw. -Randomspeichervorrichtung unter Verwendung von MOS-Transistoren.
Randomspeicher unter Verwendung von MOS-Transistoren lassen sich in dynamische und statische Randomspeicher einteilen. Dynamische Randomspeicher verwenden Speicherzellen, welche Daten über in Speicherknotenkondensatoren gespeicherte Ladungen speichern. Statische Randomspeicher verwenden andererseits als Speicherzellen Flip-Flopkreise, in denen Daten statisch gespeichert werden. Derzeit lassen sich Randomspeicher aus Eintransistor-Speicherzellen bilden, so daß sie für Großintegration sehr gut geeignet sind. Die statischen Randomspeicher sind wegen ihrer Fähigkeit zur statischen Datenspeicherung einfach zu benutzen und für Hochgeschwindigkeitsbe-
130061/0393
trieb geeignet, weil ein Signal mit vergleichsweise großem Spannungshub (voltage swing) ausgelesen wird. In jüngster Zeit richteten sich Entwicklungsbemühungen auf die Herabsetzung des Strombedarfs in der Einschreib-, Lese- und Speicherbetriebsart sowohl bei dynamischen als auch bei statischen Randomspeichern. Unter diesem Gesichtspunkt werden von statischen Randomspeichern Eigenschaften, wie Einfachheit (leichte Bedienbarkeit) des Speichersystems vom Standpunkt des Benutzers, Hochgeschwindigkeitseignung und niedriger Strombedarf, gefordert.
Bezüglich der Betriebsart kann zwischen synchronen und asynchronen statischen Randomspeichern unterschieden werden. Bei synchronen Randomspeichern muß dabei ein Synchronisiersignal erzeugt werden, das für die Synchronsteuerung der verschiedenen Teile in jedem Speicherzyklus bzw. -takt benutzt wird. Dementsprechend führen diese Randomspeicher hauptsächlich dynamische Operationen, wie Aufladen und Entladen elektrischer Ladungen durch. Hierdurch wird ein Schaltungsaufbau mit weggelassenen oder reduzierten Gleichstromwegen möglich, so daß die Arbeitsgeschwindigkeit bei verringertem Strombedarf verbessert wird. Andererseits wird durch die Notwendigkeit für das Synchronisiersignal die Einfachheit (leichte Bedienbarkeit) des Speichersystems beeinträchtigt.
Asynchrone Randomspeicher sind so ausgelegt, daß ein Speicherzyklus bzw. -takt in Abhängigkeit von einer Änderung des Adressensignals automatisch auf den nächsten Speichertakt weitergeschaltet wird, ohne daß ein Synchronisiersignal für jeden Spei-
130061/0393
chertakt erzeugt wird. Asynchrone Randomspeicher sind daher bezüglich der Einfachheit des Speichersysteins den synchronen Randomspeichern überlegen. Aufgrund des Fehlens des Synchronisiersignals benötigen asychrone Randomspeicher jedoch Gleichstromwege oder -pfade, um die an die Speicherzellen angeschlossenen Datenleitungen über Widerstände mit einer Strombzw. Spannungsquelle zu verbinden, wodurch sich der Strombedarf erhöht.
Fig. 1 veranschaulicht eine sychrone oder asynchrone Ein-bit-Speicherzelle bei einem statischen Randomspeicher, während Fig. 2 Spannung/Strom-Kennlinien zur Verdeutlichung der Arbeitsweise der Speicherzelle zeigt. Gemäß Fig. 1 sind p-Kanal-MOS-Transistoren 1 und 2 unter Bildung von komplementären bzw. CMOS-Umsetzern 5 und 6 mit n-Kanal-MOS-Transistoren 3 und 4 kombiniert. Die CMOS-Umsetzer 5 und 6 sind auf die dargestellte Weise zur Bildung eines Flip-Flopkreises kreuzweise gekoppelt. N-Kanal-MOS-Transistoren 7 und 8, deren Gate-Elektroden gemeinsam an eine Wortleitung W angeschlossen sind, sind zwischen einen Ausgangsknotenpunkt (Verzweigung) a des Umsetzers 5 und einer Datenleitung D bzw. zwischen einen Ausgangsknotenpunkt B des Umsetzers 6 und einer Datenleitung D geschaltet. Bei einem synchronen Randomspeicher sind im allgemeinen die Datenleitungen D und D mit einer Stromquelle VDD über Schalt-MOS-Transistoren verbunden, deren Gate-Elektroden mit einem gemeinsamen Taktimpuls beaufschlagt werden. Bei einem asychronen Randomspeicher sir.d andererseits die Datenleitungen D und D über Widerstände zur Verbindung mit positivem Pol (pull-up resistors) mit der Stromquelle VDD verbunden.
130061/0393
In Fig. 2 sind auf Abszisse und Ordinate die Spannung V am Knotenpunkt A bzw. der Strom I aufgetragen. Die ausgezogene Kurve entspricht einem vom Knotenpunkt A zum Umsetzer 5 fließenden Strom, wobei sie die Rückkopplungs-Kennlinie des Flip-Flopkreises darstellt. Die gestrichelten Kurven stehen für die tJbergangskennlinie des Transistors 7, wenn der über den Transistor 7 zum Knotenpunkt A fließende Strom als positiver Strom vorausgesetzt wird. Die Speicherzelle ist an den Schnittpunkten zwischen der ausgezogenen Linie und den gestrichelten Linien stabilisiert. Außerdem ist der linksschraffierte Bereich ein Datenausleseberexch bzw. ein bistabiler Bereich, in welchem sich die ausgezogenen und gestrichelten Kurven an zwei oder mehr Stellen schneiden. Der rechtsschraffierte Bereich (nach rechts abfallende Schraffurlinien) stellt einen Dateneinschreibbereich bzw. monostabilen Bereich dar, in welchem sich die ausgezogenen und gestrichelten Kurven nur an einer Stelle schneiden.
Im folgenden ist anhand von Fig. 2 die Arbeitsweise beim Einschreiben von Daten in die Speicherzelle gemäß Fig. 1 erläutert. Zum Einschreiben einer Dateneinheit eines logischen Pegels "O" (niedriger Pegel) in den Knotenpunkt A wird ein Zugriffs signal an die Wortleitung W angelegt, wobei die Potentiale auf den Datenleitungen D und D unter bzw. über einer kritischen Spannung Vcri gehalten werden und damit die Transistoren 7 und 8 durchschalten können. Zu diesem Zeitpunkt befindet sich die Datenleitung D im "O^-Einschreibbereich, während sich die Datenleitung D nicht im Einschreibbereich befindet, so daß sich der Knotenpunkt A auf dem logischen Pegel "O" stabilisiert. Dies bedeutet, daß die Dateneinheit "O" in den Knotenpunkt (node) A eingeschrieben wird. Bei Umkehrung der Beziehung der
130061/0393
Potentiale auf den Datenleitungen D und D werden andererseits Daten eines logischen Pegels 1 (hoher Pegel) in den Knotenpunkt A und Daten O in den Knotenpunkt B eingeschrieben.
Zum Auslesen von Daten aus der Speicherzelle ist es darüberhinaus notwendig, die Potentiale beider Datenleitungen D und D höher als die kritische Spannung Vcri einzustellen. Wenn in diesem Zustand das Zugriffssignal an die Wortleitung W angelegt wird, verschieben sich die jeweiligen Arbeitspunkte der Knotenpunkte A und B sowie der Datenleitungen D und D auf ihre entsprechenden Schnittpunkte im Auslesebereich entsprechend den gespeicherten Daten. Wenn die Spannungen der Datenleitungen D und D so gesetzt sind, daß sie während der Ausleseperiode an den Schnittpunkten im Auslesebereich verbleiben, können die Daten ohne Zerstörung bzw. Löschung ausgelesen werden, so daß unmittelbar darauf der nächste Speichertakt eingeleitet werden kann.
Falls jedoch die Ausleseoperation in der Weise durchgeführt wird, daß eine der Datenleitungen D und D am Ende der Ausleseperiode im Einschreibbereich verbleibt, muß der Arbeitspunkt der Datenleitung zur Durchführung des nächsten Speicherzyklus bzw. -takts schnell in den Auslesebereich verlagert werden. Zu diesem Zweck ist der asynchrone statische Randomspeicher so ausgelegt, daß die Datenleitungen D und D über Widerstände zur Verbindung mit positivem Pol an die Stromquelle VDD angeschlossen sind, um die Spannungen an den Datenleitungen D und D jederzeit über der kritischen Spannung Vcri zu halten. Obgleich sich dabei der Strombedarf vergrößert, kann der Speicherzyklus augenblicklich weitergeführt werden, so daß
130061/0393
die Arbeitsweise bzw. der Betrieb des Speichersystems vereinfacht wird.
Beim synchronen statischen Randomspexcher werden andererseits die Arbeitspunkte der Datenleitungen D und D durch Voraufladung derselben nur zu Beginn der Ausleseperiode in den Auslesebereich verlagert. Beim Auslesen von Daten werden die Ladungen auf der einen Dätenleitung D oder D in die Speicherzelle entladen, wobei der Arbeitspunkt dieser einen Datenleitung in den Einschreibbereich verlagert wird. Da beim synchronen statischen Randomspeicher nur ein Aufladen und Entladen von elektrischen Ladungen auftritt, läßt sich ein niedriger Strombedarf bzw. -verbrauch realisieren. Dieser statische Randomspeicher benötigt jedoch ein Taktsignal für das Voraufladen der Datenleitung D und D, wodurch die Einfachheit des Speichersystems beeinträchtigt wird.
Kurz gesagt, ist der synchrone statische Randomspeicher bezüglich des Stromverbrauchs vorteilhaft, während der asynchrone statische Randomspeicher Vorteile bezüglich der Einfachheit des Speichersystems bietet. Bezüglich der Arbeitsgeschwindigkeit besteht kaum ein Unterschied zwischen diesen beiden Randomspeicherarten.
In jüngster Zeit sind statische Randomspeicher verwendet worden, die den niedrigen Strombedarf bzw. -verbrauch des synchronen statischen Randomspeichers und die Einfachheit des asychronen statischen Randomspeichers in sich vereinigen. Ein Randomspeicher dieser Art ist mit einem Adressensignal-Übergangsdetektor versehen, welcher die Änderung des Spei-
130061/0393
eherzyklus bzw. -takts auf der Grundlage einer Änderung des Adresseneingangssignals feststellt. Ein Ausgangssignal dieses Detektors wird einem synchronen statischen Randomspeicher zugeführt, um die Datenleitungen D und D voraufzuladen und dadurch den synchronen statischen Randomspeicher zu veranlassen, sich wie ein asynchroner statischer Randomspeicher zu verhalten.
Bei einem solchen statischen Randomspeicher hängt die Vorauf ladezeitspanne von der Dauer des Ausgangssignals des Adressensignal-Übergangsdetektors ab. Die Dauer des genannten Ausgangssignals ändert sich von Randomspeicher zu Randomspeicher aufgrund von Fertigungsabweichungen eines Last-MOS-Transistors, wie er beispielsweise in integrierten Schaltkreises verwendet wird, wie dies später noch näher erläutert werden wird. Infolgedessen muß die Voraufladeperiode übermäßig lang sein, damit die Datenleitungen D und D eine vollständige Voraufladung erfahren können. Hierdurch wird jedoch der Betrieb des Randomspeichers mit hoher Geschwindigkeit erschwert.
Aufgabe der Erfindung ist damit insbesondere die Schaffung einer Halbleiter-Speichervorrichtung, welche den niedrigen Strombedarf eines synchronen statischen Randomspeichers mit der Einfachheit eines asynchronen statischen Randomspeichers in sich vereinigt und welche für Hochgeschwindigkeitsbedrieb geeignet ist.
Im Zuge dieser Aufgabe bezweckt die Erfindung auch die Schaffung einer Halbleiter-Speichervorrichtung solcher Anordnung, daß
die Datenleitungen in Abhängigkeit von einem Zustandsübergang bzw. -sprung eines Adressensignals voraufgeladen werden, der Spannungspegel der Datenleitungen während der Vorauf ladeperiode überwacht wird und die Voraufladung der Datenleitungen beendet wird, wenn diese Datenleitungen auf einen vorbestimmten Spannungspegel voraufgeladen (vorgespannt) worden sind.
Die genannte Aufgabe wird durch die in den beigefügten Patentansprüchen gekennzeichneten Merkmale gelöst.
Die erfindungsgemäße Halbleiter-Speichervorrichtung kennzeichnet sich insbesondere durch einen Adressensignal-Zustandssprungdetektor zur Feststellung eines Zustands-Übergangs bzw. -sprungs eines Adressensignals und eine Voraufladeschaltung zur Voraufladung der Datenleitungen, die jeweils mit mehreren Speicherzellen verbunden sind, in Abhängigkeit von der Feststellung des Zustandssprungs des Adressensignals, mit einer Meßschaltung zur Feststellung bzw. Messung des Spannungspegels der Datenleitungen und einer an den genannten Detektor und die Meßschaltung anschlossenen Steuerschaltung, die bei Feststellung eines Zustandssprungs des Adressensignals einen ersten Zustand einnimmt und dabei die Voraufladeschaltung die Datenleitungen voraufladen läßt und dann, wenn die Datenleitungen auf einen vorbestimmten Spannungspegel voraufgeladen worden sind, in einen zweiten Zustand übergeht, in welchem sich eine Voraufladung der Datenleitungen durch die Voraufladeschaltung verhindert.
130061/0393
In spezieller Ausführungsform der Erfindung umfaßt die Spannungspegel- MBßschaltung eine Blind-Datenleitung mit im wesentlichen derselben Lastkapazität wie jede der an die Speicherzellen angeschlossenen Datenleitungen, eine durch die Steuerschaltung gesteuerte Blind-Datenleitung-Voraufladeschaltung und einem Blind-Datenleitung-Spannungspegeldetektor, der mit der Blinddatenleitung verbunden ist und die Steuerschaltung in den zweiten Zustand übergehen läßt, wenn die Blind-Datenleitung auf dem vorbestimmten Spannungspegel· aufgeladen (vorgespannt) worden ist.
In abgewandelter Ausführungsform der Erfindung umfaßt die Spannungspegel-Meßschaltung einai Datenleitung-Spannungspegeldetektor, der mit zwei an die Speicherzellen angeschlossenen Datenleitungen verbunden ist und die Steuerschaltung in den zweiten Zustand übergehen läßt, wenn die Datenleitung auf den vorbestimmten Spannungspegel aufgeladen (vorgespannt) worden ist.
Im folgenden sind bevorzugte Ausführungsformen der Erfindung im Vergleich zum Stand der Technik anhand der beigefügten Zeichnung näher erläutert. Es zeigen:
Fig. 1 ein Schaltbild einer bisherigen statischen Speicherzelle,
Fig. 2 Spannungs/Strom-Kennlinien zur Verdeutlichung der Arbeitsweise der Speicherzelle gemäß Fig. T,
Fig. 3 ein Schaltbild einer Halbleiter-Speichervorrichtung gemäß einer speziellen Ausführungsform der Erfindung,
Fig. 4 ein Zeitdiagramm zur Verdeutlichung der Arbeitsweise
130061/0393
"13~ 31Q2799
der Speichervorrichtung gemäß Fig. 3 und
Fig. 5 ein Schaltbild einer Halbleiter-Speichervorrichtung gemäß einer anderen Ausführungsform der Erfindung.
Die Fig. 1 und 2 sind eingangs bereits erläutert worden.
Der in Fig. 3 dargestellte asynchrone statische Randomspeicher gemäß der Erfindung enthält eine Anzahl von Datenleitungen, die typischerweise mit Da, Da, Db und Db bezeichnet sind, sowie eine Blinkdatenleitung DD. Die Datenleitungen Da und Da sind mit einer Anzahl von Speicherzellen, typischerweis ^ durch eine Speicherzelle MCa dargestellt, und einem Leseverstärker 21a verbunden. Auf ähnliche Weise sind die Datenleitungen Db und Db mit einer repräsentativen Speicherzelle MCb und einem Leseverstärker 21b verbunden. Auf ähnliche Weise ist die Blind-Datenleitung DD mit einer repräsentativen Blindspeicherzelle DMC und einem Leseverstärker 21D verbunden.
Die Speicherzellen MCa und MCb sind mit derselben Konfiguration wie die Speicherzelle gemäß Fig. 1 durch MOS-Transistoren 1a bis 8a bzw. 1b bis 8b gebildet. Die Blindspeicherzelle DMC enthält komplementäre MOS-Transistoren 1D und 3D, die einen CMOS-Umsetzer 5D bilden, sowie einen Übertrag-MOS-Transistor 7D, welcher den Ausgangsknotenpunkt des Umsetzers 5D mit der Blinddatenleitung DD verbindet. Die Gate-Elektroden der MOS-Transistoren 1D und 3D sind gemeinsam an eine Stromquelle VDD (hoher Pegel von z.B. +5V) angeschlossen. Der Ausgangsknotenpunkt des Um-
130061/0393
setzers 5D ist außerdem über Kondensatoren 36 und 37 mit der Stromquelle VDD und einer Stromquelle VSg (niedriger Pegel von z.B. OV) verbunden.
Die Datenleitungen Da und Da sind über p-Kanal-Vorauflade-MOS-Transistoren 18a bzw. 19a mit der Stromquelle YDD verbunden. Auf entsprechende Weise sind die Datenleitungen Db und Db über p-Kanal-Vorauflade-MOS-Transistoren 18b bzw. 19b an die Stromquelle V^q angeschlossen. Die Blind-Datenleitung DD ist mit der Stromquelle Vpp über einen Vorauflade-MOS-Transistor 18D verbunden. Weiterhin ist die Datenleitung Da über parallel geschaltete p- und n-Kanal-MOS-Transistören 22a und 25a mit einer Eingangs/Ausgangsleitung I/O verbunden, während die Datenleitung Da über parallel geschaltete p- und n-MOS-Transistoren 23a und 26a mit einer anderen Eingangs/Ausgangsleitung I/O verbunden ist. Auf ähnliche Weise ist die Datenleitung Db über MOS-Transistoren 22b und 25b mit der Eingangs/Ausgangsleitung I/O verbunden, während die Datenleitung Db über MOS-Transistoren 23b und 26b an der Eingangs/Ausgangsleitung I/O liegt. Die Blind-Datenleitung DD ist mit der einen Seite einer Parallelschaltung aus komplementären MOS-Transistoren 38 und 39 verbunden, deren andere Seite über Kondensatoren 40 und 41 an die Stromquellen Vss bzw. VDD angeschlossen ist.
Ein Ausgang eines Spaltendekodierers ist unmittelbar mit den Gate-Elektroden der p-Kanal-Transistoren 22a und 23a verbunden, die ihrerseits an den Datenleitungen Da bzw. Da liegen, und außerdem über einen Umsetzer 24a an die Gate-Elektroden von n-Kanal-MOS-Transistoren 25a und 26a angeschlossen. Ein anderer Ausgang des Spaltendekodierers liegt unmittelbar an
130061/0393
den Gate-Elektroden von p-Kanal-Transistoren 22b und 23b, die ihrerseits mit den Datenleitungen Db bzw. DB verbunden sind, und außerdem über einen Umsetzer 24b an den Gate-Elektroden von n-Kanal-Transistoren 25b und 26b.
Die Blind-Datenleitung DD ist so ausgelegt, daß sie im wesentlichen dieselbe Lastkapazität besitzt wie jede der Datenleitungen Da, Dei, Db und Db, weil die der Blind-Datenleitung DD zugeordneten MOS-Transistoren mit denselben Abmessungen wie die'entsprechenden, den Datenleitungen Da und Db zugeordneten MOS-Transistoren ausgelegt sind und zudem Kondensatoren 36, 37, 40 und 41 vorgesehen sind.
In der Blindspeicherzelle DMC ist der n-Kanal-Transistor 3D, dessen Gate-Elektrode an der Spannung VDD liegt, ständig durchgeschaltet. Wenn der Transistor 7D durch einen Anstieg auf eine Wortleitung W durchgeschaltet wird, wird auf der Blind-Datenleitung DD eine Dateneinheit "0" entsprechend dem Pegel Vgg ausgelesen. Sooft nämlich ein Zugriff zur Blindspeicherzelle DMC in Verbindung mit einem Zugriff zu den Speicherzellen MCa und MCb erfolgt, wenn die Blind-Datenleitung DD auf die Spannung VDD voraufgeladen ist, wird die Blind-Datenleitung DD entladen .
Im folgenden ist nun ein Zugriffsignal-übergangs- bzw. -sprungdetektor 10 erläutert. Der Detektor 10 umfaßt Signalverzögerungsschaltungen 11q bis 11n» welche Adressensignale A0 bis An abnehmen. Gemäß Fig. 3 bestehen diese Verζögerungsschaltungen jeweils aus Umsetzern und NAND-Gliedern. Eine Signalverzögerungs-
130061/0333
schaltung 11i (i = O, 1, ... n) erzeugt Ausgangssignale t>^ sowie (J)?, die während einer vorgegebenen Zeitspanne auf den hohen Pegel übergehen, in Abhängigkeit von negativen und positiven Übergängen bzw. Sprüngen eines Adressensignals Ai.
Ausgangssignale φ^, φ§, ... φ^ und φΗ der Signalverzögerungsschaltungen 11q bis 11n werden an die Gate-Elektroden von n-Kanal-MOS-Transistören 12q, 12-|, ... 122η und 12(2ri+l) angelegt, deren Source-Elektroden gemeinsam an die Stromquelle V"ss angeschlossen sind. Die Drain-Elektroden der Transistoren 12g bis 12(2n+l) sind gemeinsam an die Drain-Elektrode eines p-Last-MOS-Transistor 13 angeschlossen, dessen Source- und Gate-Elektroden mit den Stromquellen VDD bzw. V55 verbunden sind. Da der Transistor 13 stets durchgeschaltet ist, besitzt ein Ausgangssignal φτ an der Drain-Elektrode des Transistors 13 normalerweise den hohen Pegel, und es geht auf den niedrigen Pegel über, wenn einer der Transistoren 120 bis 12(2 +1) in Abhängigkeit vom Übergang bzw. Sprung des Adressensignals durchschaltet.
Das Ausgangssignal φτ wird an den Setzeingang S eines RS-Plip-Flops 32 aus kreuzweise gekoppelten NAND-Gliedern 30 und 31 angekoppelt. Ein Ausgangssignal des Flip-Flops 32 bzw. ein Ausgangssignal des NAND-Glieds 30 geht auf den hohen Pegel über, wenn das Ausgangssignal φ-ρ auf den niedrigen Pegel übergeht. Das Ausgangssignal des Flip-Flops 32 wird zur Lieferung eines Ausgangssignals φ an in Kaskadenschaltung vorliegende Umsetzer 33 und 34 angekoppelt. Das Ausgangssignal φ wird an den einen Eingang eines NOR-Glieds 20 angelegt, dessen Ausgang mit der Wortleitung W verbunden ist, während sein ande-
130061/0393
rer Eingang an den einen Ausgang eines Zeilendekodierers angeschlossen ist. Außerdem wird das Ausgangssignal φ zur Lieferung eines Ausgangssignals φ' einem Umsetzer 35 eingespeist.
Das Ausgangssignal φ1 wird an die Gate-Elektroden von Vorauflade-Transistoren 18a, 19a, 18b, 19b und 18D angelegt, so daß diese Transistoren in Abhängigkeit vom Setzen des Flip-Flops 32 durchschalten und dabei die Voraufladung der Datenleitungen Da, Da, Db und Db sowie Blind-Datenleitung DD einleiten. Weiterhin wird das Ausgangssignal φ1 zusammen mit einem invertierten Einschreibfreigabesignal WE einem NOR-Glied 45 zugeführt, dessen Ausgangssignal einem Umsetzer 46 zugeliefert wird, um ein Auslese-Steuersignal φ'-WE zu liefern, das an Leseverstärker 21a, 21b und 21D angelegt wird. Wenn das Lesesteuersignal φ1»WE auf den hohen Pegel übergeht, werden die Leseverstärker 21a, 21b und 21D zum Abgreifen der in den Speicherzellen gespeicherten Daten aktiviert.
Die Blind-Datenleitung DD ist über eine Kaskadenschaltung aus drei Umsetzern 42, 43 und 44 an den Rückstelleingang R des Flip-Flops 32 angeschlossen. Das Flip-Flop 32 wird somit rückgestellt, wenn die Spannung der Blind-Datenleitung DD aufgrund der Voraufladung (Vorspannung) einen vorbestimmten Pegel erreicht.
Im folgenden ist anhand von Fig. 4 die Arbeitsweise des statischen Randomspeichers gemäß Fig. 3 erläutert.
Wenn mindestens eines (Ai) der Adressensignale Aq bis An auf den niedrigen oder hohen Pegel übergeht, geht das Signal pi
130081/0393
für eine vorgegebene Zeit auf den hohen Pegel über. In Abhängigkeit hiervon geht einer (1 22^ oder 12 ,-.,-,i) der Transistoren 1 2q bis 12(2n+l) -*-n ^en Durchschaltzustand, so daß das Signal φιρ zum Setzen des Flip-Flops 32 auf den niedrigen Pegel übergeht. In Abhängigkeit vom Setzen des Flip-Flops 32 erreicht das Signal φ zum Zeitpunkt t0 den hohen Pegel. Beim Übergang des Signals φ auf den hohen Pegel geht das Signal ψ1 auf den niedrigen Pegel über, um die Voraufladetransistoren 18a, 19a, 18b, 19b und 18D durchzuschalten. Hierauf beginnt die Voraufladung der Datenleitungen und der Blind-Datenleitung DD. Es ist zu beachten, daß die Datenleitungen und die Blinddatenleitung mit gleicher Geschwindigkeit voraufgeladen werden, weil sie, wie erwähnt, jeweils dieselbe Lastkapazität besitzen. Von zwei Datenleitungen wird eine, auf welcher im vorhergehenden Auslesezyklus die Dateneinheit "O" ausgelesen worden ist, voraufgeladen. Fig. 4 veranschaulicht den Fall, in welchem die Datenleitung Da voraufgeladen wird bzw. ist und die Datenleitung Da am niedrigen Pegel VDD liegt.
Wenn der Spannungspegel der Blind-Datenleitung DD nach Beginn der Voraufladung eine vorbestimmte Größe erreicht, die genügend dicht bei VDD liegt, greift der Umsetzer 42 diesen vorbestimmten Pegel ab, um sein Ausgangssignal auf den niedrigen Pegel übergehen zu lassen. Der negative Übergang bzw. Sprung des Ausgangssignals des Umsetzers 42 wird über die Umsetzer 43 und 44 zum Rückstelleingang R des Flip-Flops 32 übertragen, so daß letzteres zum Zeitpunkt t^ rückgestellt wird. Das Signal φ geht zu einem kurz hinter dem Zeitpunkt t·^ liegenden Zeitpunkt t]_i auf den niedrigen Pegel über. Wenn das Signal φ1 in Abhängigkeit vom Abfall des Signals φ auf den hohen Pegel
130061/0393
übergeht, werden die Vorauflade-Transistoren 18a, 19a, 18b, 19b und 18D sämtlich durchgeschaltet, um die Voraufladeoperation zu beenden.
Die Voraufladeperiode (der Impulsdauer von φ1 Äquivalent) kann somit durch Feststellung des Voraufladezustands der Blind-Datenleitung bestimmt werden, welche dieselbe Lastkapazität besitzt wie jede Datenleitung. Infolgedessen kann die Voraufladeperiode des Randomspeichers weitgehend verkürzt werden.
Es ist zu bemerken, daß die Voraufladeperiode des bisherigen Randomspeichers wesentlich langer eingestellt sein muß, da sie von der Impulsdauer des Signals φιρ abhängt, das mit der Lastcharacteristik des MOS-Transistors 13 variiert.
Wenn ein an das NOR-Glied 20 anzulegendes Ausgangssignal des Zeilendekodierers nach Abschluß der Voraufladung auf den niedrigen Pegel übergeht, geht das Potential der Wortleitung W zum Durchschalten der Transistoren 7a, 8a, 7b, 8b und 7D auf den hohen Pegel über. Demzufolge werden Daten aus den Speicherzellen MCa und MCb ausgelesen. Nach Ablauf einer vorgegebenen Zeitspanne nach dem Anstieg des Signals φ1 bzw. dem Zeitpunkt t2 geht außerdem das Lese-Steuersignal φ' «WE auf den hohen Pegel über, um die Leseverstärker 21a, 21b und 21D zu aktivieren. Wenn diese Leseverstärker aktiviert sind, wird der Potentialunterschied zwischen den Datenleitungen Da und Da gemäß Fig. 4 schnell verstärkt. Danach werden die aus einer durch den Spaltendekodierer gewählten Speicherzelle
130061/0393
3102793
ausgelesenen Daten schnell zu den Eingangs/Ausgangsleitungen I/O und I/O übertragen.
Nachstehend ist eine zweite Ausfuhrungsform der Erfindung anhand von Fig. 5 erläutert, in welcher den Teilen von Fig. 3 entsprechende Teile mit denselben Bezugsziffern wie vorher bezeichnet und daher nicht mehr im einzelnen erläutert sind. Diese abgewandelte Ausführungsform ist nicht r.iit der Blind-Datenleitung versehen, vielmehr ist sie so ausgelegt, daß der Voraufladezustand der eigentlichen Datenleitungen einer einzigen Speicherspalte festgestellt werden kann. Beispielsweise werden Datenleitungen Dc und Dc abgegriffen, die mit der Stromquelle VDD über Vorauflade-Transistoren 18c bzw. 19c verbunden und an eine repräsentativ dargestellte Speicherzelle MCc und einen Leseverstärker 21c angeschlossen sind.
Zu diesem Zweck sind die Datenleitungen Dc und Dc mit den Eingängen von Umsetzern 47 bzw. 48 verbunden, deren Ausgänge an ein NOR-Glied 49 angeschlossen sind. Der Ausgang des NOR-Glieds 49 ist mit dem Eingang eines Umsetzers 50 verbunden, dessen Ausgang am Rückstelleingang R des Flip-Flops 32 liegt.
Wenn der Spannungspegel einer voraufzuladenden Datenleitung Dc oder Dc während der Voraufladeperiode eine vorbestimmte Größe erreicht, geht das Ausgangssignal des Umsetzers 50 auf den niedrigen Pegel über. Infolgedessen wird das Flip-Flop 32 rückgestellt, so daß der Voraufladevorgang auf dieselbe Weise
130061/0393
wie bei der vorher beschriebenen Ausfuhrungsform beendet wird.
Es ist darauf hinzuweisen, daß eine Erhöhung der Lastkapazität der Datenleitungen Dc und Dc aufgrund der Hinzufügung einer Voraufladungs-Meßschaltung mit Umsetzern 47, 48 und 50 und dem NOR-Glied 49 vernachlässigbar ist, weil die Datenleitungen Dc und Dc mit einer großen Zahl von Speicherzellen verbunden sind. Infolgedessen sind die Voraufladegeschwindigkeiten der Datenleitungen für die jeweiligen Spalten einander praktisch gleich.
Selbstverständlich ist die Erfindung keineswegs auf die vorstehend dargestellten und beschriebenen Ausführungsformen beschränkt. Während beispielsweise bei den beschriebenen Randomspeichern komplementäre MOS-Transistoren verwendet werden, kann die erfindungsgemäße Speichervorrichtung auch unter Verwendung von ausschließlich p-oder n-Kanal-MOS-Transistoren geformt sein.
130061/0393

Claims (5)

  1. Patentansprüche
    /1 Λ Halbleiter-Speichervorrichtung mit einer Anzahl von Datenleitungen (Da, Da, Db, Db), die jeweils mit einer Anzahl von Speicherzellen (MCa, MCb) verbunden sind, einer an die Datenleitungen angeschlossenen Vorrichtung (18a, 19a, 18b, 19b) zum Voraufladen bzw. Vorspannen (precharging) der Datenleitungen und einem Adressensignal-Zustandssprungdetektor (10), der zur Abnahme eines Adressensignals für die Feststellung eines ZustandsSprungs oder -Übergangs desselben geschaltet ist und die Datenleitung-Voraufladevorrichtung die Datenleitungen in Abhängigkeit von einer Zustandsänderung des Adressensignals voraufladen läßt, gekennzeichnet durch eine Vorauflade-Meßschaltung (DD, DMC, 18D, 42 - 48) zur Bestimmung oder Feststellung des Voraufladezustands der Datenleitungen und durch eine an den
    130081/0393
    Adressensignal-Zustandssprungdetektor und die Vorauflade-Meßschaltung angeschlossene Steuerschaltung (32), die so ausgelegt ist, daß sie in Abhängigkeit von einem Zustandssprung des Adressensignals von einem ersten Zustand auf einen zweiten Zustand übergeht und dabei die Voraufladevorrichtung die Datenleitungen voraufladen läßt, während sie in Abhängigkeit von einer Voraufladung der Datenleitungen auf einen vorbestimmten Spannungspegel vom zweiten Zustand in den ersten Zustand übergeht und dabei die Vorauf ladevorrichtung für die Voraufladung der Datenleitungen deaktiviert.
  2. 2. Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Vorauflade-Meßschaltung eine Blinddatenleitung (DD) mit im wesentlichen derselben Laskapazität wie jede an die Speicherzellen angeschlossene Datenleitung, eine auf die Steuerschaltung (32) ansprechende Blinddatenleitung-Voraufladevorrichtung (18D) zum Voraufladen bzw. Vorspannen (precharging) der Blinddatenleitung und eine an letztere angeschlossene Schaltung (42, 43, 44) aufweist, welche die Steuerschaltung veranlaßt, in Abhängigkeit von der Voraufladung der Blinddatenleitung auf den vorbestimmten Spannungspegel aus dem zweiten Zustand in den ersten Zustand überzugehen.
  3. 3. Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Vorauflade-Meßschaltung eine mit bestimmten, an Speicherzellen angeschlossenen Datenleitungen (Dc, Dc) verbundene Schaltung aufweist, um die Steuerschaltung in Abhängigkeit von der Voraufladung der bestimmten Datenleitungen auf den vorbestimmten Spannungspegel aus dem
    130061/0393
    zweiten Zustand in den ersten Zustand übergehen zu lassen.
  4. 4. Speichervorrichtung nach einem der Ansprüche 1 bis 3t dadurch gekennzeichnet, daß die Speicherzellen jeweils ein Flip-Flop enthalten.
  5. 5. Speichervorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Steuerschaltung kreuzweise gekoppelte NAND-Glieder (30, 31) aufweist.
    13 EH)SIf 03
DE3102799A 1980-01-31 1981-01-28 Halbleiter-Speichervorrichtung Expired DE3102799C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP55010259A JPS5856194B2 (ja) 1980-01-31 1980-01-31 半導体記憶装置
JP6994380A JPS56165983A (en) 1980-05-26 1980-05-26 Semiconductor storage device

Publications (2)

Publication Number Publication Date
DE3102799A1 true DE3102799A1 (de) 1982-01-07
DE3102799C2 DE3102799C2 (de) 1982-10-21

Family

ID=26345512

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3102799A Expired DE3102799C2 (de) 1980-01-31 1981-01-28 Halbleiter-Speichervorrichtung

Country Status (3)

Country Link
US (1) US4417328A (de)
DE (1) DE3102799C2 (de)
GB (1) GB2070372B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4229543A1 (de) * 1991-09-05 1993-03-11 Samsung Electronics Co Ltd Vorrichtung zur automatischen ueberpruefung einer speicher-datenleistung auf vorladung
DE102012111414A1 (de) * 2012-11-26 2014-05-28 Infineon Technologies Ag Speicherschaltung

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5119332A (en) * 1981-05-13 1992-06-02 Hitachi, Ltd. Semiconductor memory
JPS57186289A (en) * 1981-05-13 1982-11-16 Hitachi Ltd Semiconductor memory
US4556961A (en) * 1981-05-26 1985-12-03 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor memory with delay means to reduce peak currents
JPS58139399A (ja) * 1982-02-15 1983-08-18 Hitachi Ltd 半導体記憶装置
US4583193A (en) * 1982-02-22 1986-04-15 International Business Machines Corp. Integrated circuit mechanism for coupling multiple programmable logic arrays to a common bus
JPS5958688A (ja) * 1982-09-29 1984-04-04 Fujitsu Ltd デコ−ダ回路
JPS5963091A (ja) * 1982-09-30 1984-04-10 Fujitsu Ltd スタテイツクメモリ回路
JPS5968889A (ja) * 1982-10-08 1984-04-18 Toshiba Corp 半導体記憶装置
JPS59121688A (ja) * 1982-12-28 1984-07-13 Toshiba Corp スタテイツクランダムアクセスメモリ−
JPS59178685A (ja) * 1983-03-30 1984-10-09 Toshiba Corp 半導体記憶回路
JPS59181829A (ja) * 1983-03-31 1984-10-16 Toshiba Corp 半導体素子の出力バツフア回路
JPS6043296A (ja) * 1983-08-17 1985-03-07 Mitsubishi Electric Corp 半導体記憶装置
JPS6043295A (ja) * 1983-08-17 1985-03-07 Mitsubishi Electric Corp 半導体記憶装置
US4685087A (en) * 1983-08-31 1987-08-04 Texas Instruments Incorporated SRAM with constant pulse width
JPS6061985A (ja) * 1983-09-14 1985-04-09 Mitsubishi Electric Corp 半導体記憶装置
US4627032A (en) * 1983-11-25 1986-12-02 At&T Bell Laboratories Glitch lockout circuit for memory array
US4614883A (en) * 1983-12-01 1986-09-30 Motorola, Inc. Address transition pulse circuit
US4727515A (en) * 1983-12-14 1988-02-23 General Electric Co. High density programmable memory array
JPS60182096A (ja) * 1984-02-29 1985-09-17 Fujitsu Ltd 半導体記憶装置
JPS6154098A (ja) * 1984-08-23 1986-03-18 Fujitsu Ltd パルス発生回路
US4633442A (en) * 1985-02-04 1986-12-30 Raytheon Company Protective circuitry for a read only memory
JPH0616360B2 (ja) * 1985-08-02 1994-03-02 沖電気工業株式会社 Ｍｏｓ型リ−ドオンリ−メモリ装置
US4661931A (en) * 1985-08-05 1987-04-28 Motorola, Inc. Asynchronous row and column control
US4727519A (en) * 1985-11-25 1988-02-23 Motorola, Inc. Memory device including a clock generator with process tracking
FR2592539B1 (fr) * 1985-12-31 1988-02-12 Philips Ind Commerciale Reseau programmable en logique dynamique et son application.
JPH0640439B2 (ja) * 1986-02-17 1994-05-25 日本電気株式会社 半導体記憶装置
FR2603414B1 (fr) * 1986-08-29 1988-10-28 Bull Sa Amplificateur de lecture
US4924442A (en) * 1988-09-30 1990-05-08 Micron Technology, Inc. Pull up circuit for digit lines in a semiconductor memory
JPH0373495A (ja) * 1989-02-15 1991-03-28 Ricoh Co Ltd 半導体メモリ装置
US5235548A (en) * 1989-04-13 1993-08-10 Dallas Semiconductor Corp. Memory with power supply intercept in redundancy logic
JPH0814996B2 (ja) * 1989-06-27 1996-02-14 株式会社東芝 半導体記憶装置
FR2652672B1 (fr) * 1989-10-02 1991-12-20 Sgs Thomson Microelectronics Memoire a temps de lecture ameliore.
FR2656455B1 (fr) * 1989-12-21 1992-03-13 Bull Sa Circuit de precharge d'un bus de memoire.
JP2558904B2 (ja) * 1990-01-19 1996-11-27 株式会社東芝 半導体集積回路
JP2781651B2 (ja) * 1990-10-15 1998-07-30 日本電気アイシーマイコンシステム株式会社 Ｉｃメモリ回路
US5361232A (en) * 1992-11-18 1994-11-01 Unisys Corporation CMOS static RAM testability
KR970001699B1 (ko) * 1994-03-03 1997-02-13 삼성전자 주식회사 자동프리차아지기능을 가진 동기식 반도체메모리장치
US5511164A (en) * 1995-03-01 1996-04-23 Unisys Corporation Method and apparatus for determining the source and nature of an error within a computer system
USRE36532E (en) * 1995-03-02 2000-01-25 Samsung Electronics Co., Ltd. Synchronous semiconductor memory device having an auto-precharge function
US6658544B2 (en) * 2000-12-27 2003-12-02 Koninklijke Philips Electronics N.V. Techniques to asynchronously operate a synchronous memory
US6646954B2 (en) * 2001-02-02 2003-11-11 Broadcom Corporation Synchronous controlled, self-timed local SRAM block
US6714467B2 (en) * 2002-03-19 2004-03-30 Broadcom Corporation Block redundancy implementation in heirarchical RAM's

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4044341A (en) * 1976-03-22 1977-08-23 Rca Corporation Memory array

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS-ERMITTELT *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4229543A1 (de) * 1991-09-05 1993-03-11 Samsung Electronics Co Ltd Vorrichtung zur automatischen ueberpruefung einer speicher-datenleistung auf vorladung
DE102012111414A1 (de) * 2012-11-26 2014-05-28 Infineon Technologies Ag Speicherschaltung
US8901979B2 (en) 2012-11-26 2014-12-02 Infineon Technologies Ag Storage circuit
DE102012111414B4 (de) * 2012-11-26 2018-10-04 Infineon Technologies Ag Master-Slave-Speicherschaltung

Also Published As

Publication number Publication date
GB2070372B (en) 1983-09-28
DE3102799C2 (de) 1982-10-21
US4417328A (en) 1983-11-22
GB2070372A (en) 1981-09-03

Similar Documents

Publication Publication Date Title
DE3102799C2 (de) Halbleiter-Speichervorrichtung
DE2650479C2 (de) Speicheranordnung mit Ladungsspeicherzellen
EP0393435B1 (de) Statische Speicherzelle
DE3908723C2 (de)
DE4128918C2 (de) Leseverstärker für nichtflüchtige Halbleiterspeichereinrichtungen
DE3347306C2 (de)
DE2659248B2 (de)
DE2946803A1 (de) Speicherschaltung
DE2548564A1 (de) Halbleiterspeicher mit wahlfreiem zugriff
DE2634089B2 (de) Schaltungsanordnung zum erfassen schwacher signale
DE3705875C2 (de)
DE3533870C2 (de)
DE4108996C2 (de) Halbleiterspeichereinrichtung
DE2528066A1 (de) Digitale datenverarbeitungsschaltung
DE19580583C2 (de) Cache-Speicher mit pseudo-statischer Vier-Transistor-Speicherzelle
DE3514252A1 (de) Halbleiterspeichervorrichtung
DE3939849A1 (de) Halbleiterspeichereinrichtung mit einem geteilten leseverstaerker und verfahren zu deren betrieb
DE2347229C3 (de) Schaltung zum Steuern des Adressier-, Lese-, Schreib- und Regeneriervorganges bei einem dynamischen Speicher
DE19525572C2 (de) Abfrageschaltung zum Verfolgen des Ladungstransfers duch Zugriffstransistoren in einem dynamischen Schreib-/Lese-Speicher
DE3740314A1 (de) Eingabe/ausgabe-schaltung fuer einen halbleiterspeicher
DE19651340C2 (de) Halbleiterspeichervorrichtung
DE10154613A1 (de) Verfahren zum Vorladen von Speicherzellen eines dynamischen Halbleiterspeichers beim Power Up sowie Halbleiterspeicher
DE19531021C2 (de) Datenleseschaltung
DE19501227B4 (de) DRAM-Auffrisch-Steuerungsschaltung
DE10107314C2 (de) Verfahren zum Lesen einer Speicherzelle eines Halbleiterspeichers und Halbleiterspeicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8328 Change in the person/name/address of the agent

Free format text: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZEL, W., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN

8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8339 Ceased/non-payment of the annual fee