DE4023640C2

DE4023640C2 - Leseverstärkertreiberschaltung für einen Halbleiterspeicher

Info

Publication number: DE4023640C2
Application number: DE4023640A
Authority: DE
Inventors: Dong-Sun Min; Hong-Sun Hwang; Soo-In Cho; Dae-Je Chin
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1990-05-23
Filing date: 1990-07-25
Publication date: 2000-02-17
Anticipated expiration: 2010-07-26
Also published as: IT9048510A0; GB2246005A; CN1023623C; GB9110880D0; US5130580A; IT9048510A1; JP2607309B2; CN1056763A; IT1246334B; JPH0430389A; FR2662536A1; KR910020727A; KR920010346B1; GB2246005B; DE4023640A1

Description

Die Erfindung betrifft eine Leseverstärkertreiberschal tung zum Verstärken der in den Speicherelementen eines Speichers mit hoher Dichte gespeicherten Daten, bei der insbesondere der während des Betriebes des Leseverstärkers des Speichers auftretende Spitzenstrom herabgesetzt wird, so daß die Stabilität des Leseverstärkers zunimmt, die Signale zum Betreiben oder Ansteuern des Leseverstärkers Doppelflan ken haben und die am Halteknotenpunkt eines P-MOS Lesever stärkers liegende aktive Neuspeicherspannung an einen internen Spannungspegel geklemmt ist.

In der jüngsten Zeit sind verschiedenartige Halbleiter speicher entwickelt worden, bei denen jeweils Leseverstärker zum Verstärken der in den Speicherelementen gespeicherten Daten vorgesehen sind. Mit steigender Dichte des Halbleiter speichers treten jedoch Schwierigkeiten insoweit auf, als der Spitzenstrom der Treibersignale des Leseverstärkers auf einen hohen Pegel ansteigt und die Stabilität des Leseverstärkers während seines Betriebes oder seiner Ansteuerung beeinträch tigt ist. Es ist daher versucht worden, den Spitzenstrom der Treibersignale des Leseverstärkers herabzusetzen, um das dadurch verursachte Rauschen zu verringern und die Stabilität des Leseverstärkers zu erhöhen.

Fig. 1 der zugehörigen Zeichnung zeigt einen herkömm lichen Leseverstärker und seine Treiberschaltung, die normalerweise benutzt werden. Wie es in Fig. 1 dargestellt ist, umfaßt der herkömmliche Leseverstärker zwei P-MOS Transistoren, die mit einem Halteknotenpunkt LA_P verbunden sind, zwei N-MOS Transistoren, die mit einem Halteknotenpunkt LA_N verbunden sind, und Bitleitungen BL_L, BL_R, die mit den Gateanschlüssen der MOS Transistoren verbunden sind, wobei mehrere derartige Schaltungsanordnungen eine Vielzahl von Leseverstärkern SA₁-SA_n bilden.

Die Leseverstärkertreiberschaltung umfaßt einen großformatigen P-MOS Transistor Q1 und einen großformatigen N-MOS Transistor Q2 zum Betreiben oder Ansteuern der Leseverstärker, die jeweils mit den Halteknotenpunkten LA_P und LA_N verbunden sind und gleichfalls an einem externen Spannungsanschluß Vcc und an einem Masseanschluß Vss liegen, sowie Inverter INV1, INV2, die jeweils mit den Gateanschlüs sen der MOS Transistoren Q1, Q2 verbunden sind.

Im folgenden wird anhand von Fig. 2 die Arbeitsweise der herkömmlichen Leseverstärkertreiberschaltung mit dem oben erwähnten Aufbau beschrieben. Wenn während der aktiven Neuspeicherung des Leseverstärkers das Zeilenadressentastsig nal RAS auf einen niedrigen Pegel kommt, dann kommt das Freigabesignal ϕ_SP für die aktive Neuspeicherung auf einen hohen Pegel. Dieses Signal wird durch den Inverter INV1 auf einen niedrigen Pegel umgekehrt und liegt dann am Gatean schluß des Steuertransistors Q1, um diesen durchzuschalten.

Wenn in ähnlicher Weise während des Lesevorgangs des N- MOS Leseverstärkers das Zeilenadressentastsignal RAS auf einen niedrigen Pegel kommt, dann kommt das Lesefreigabesig nal ϕ_SN auf einen niedrigen Pegel, wobei dieses Signal anschließend durch den Inverter INV2 auf einen hohen Pegel umgekehrt wird und am Gateanschluß des Transistors Q2 liegt, um diesen durchzuschalten.

Die herkömmlichen Leseverstärker werden daher über das Durchschalten und Sperren der MOS Transistoren Q1 und Q2 gesteuert. Wenn daher die MOS Transistoren Q1 und Q2 durchgeschaltet sind, dann werden Spitzenströme Iccp und Issp erzeugt, die plötzlich ansteigen, wodurch energiereiche Störsignale erzeugt werden. Weiterhin ändern sich die Potentiale der gemeinsamen Halteknotenpunkte LA_P, LA_N für die Leseverstärker in steiler Form, wie es durch die Wellenform der Steuersignale ϕLA_P, ϕLA_N in Fig. 2 dargestellt ist, so daß die Stabilität der kleinformatigen Leseverstärker weiter beeinträchtigt wird.

Um die Stabilität des Leseverstärkers zu erhöhen, kann die herkömmliche Leseverstärkertreiberschaltung so ausgebil det sein, daß über eine sequentielle Arbeit von zwei oder mehr Transistoren Doppelleseflanken gebildet werden. Da in diesem Fall jedoch eine große Anzahl von Transistoren gesteuert werden muß, wird der Steuervorgang sehr kompliziert und schwierig.

Um diesen Nachteil zu überwinden, werden die MOS Transistoren Q1, Q2 zum Betreiben oder Ansteuern der Leseverstärker SA₁-SA_n der Größe nach geteilt und werden die geteilten MOS Transistoren mit den jeweiligen Lesever stärkern verbunden, was in Fig. 1B dargestellt ist.

Bei einer derartigen Leseverstärkertreiberschaltung nimmt jedoch die parasitäre Kapazität der Knotenpunkte LA_P, LA_N aufgrund der großen Anzahl von Leseverstärkern zu, so daß folglich die Lesegeschwindigkeit abnimmt und gleichfalls die Auslegung der Schaltung und die Ausbildung der Doppellese flanken schwierig wird. Die in Fig. 1B dargestellte Lesever stärkertreiberschaltung ist der in Fig. 1A dargestellten Schaltung mit der Ausnahme ähnlich, daß mehrere Treibertran sistoren Q1₁-Q1_n, Q2₁-Q2_n jeweils mit den Leseverstärkern SA₁ bis SA_n verbunden sind. Das heißt, daß die P-MOS Leseverstärkertreibertransistoren Q1₁-Q1_n und die N-MOS Leseverstärkertreibertransistoren Q2₁-Q2_n, die verteilt angeordnet sind, zwischen die gemeinsamen Knotenpunkte LA_P, LA_N und die Anschlüsse Vcc, Vss jeweils geschaltet sind.

Wenn somit beim Ansteuern der Leseverstärker das Zeilenadressentastsignal RAS in Fig. 2 auf einen niedrigen Pegel kommt, dann werden die P-MOS Transistoren Q1₁-Q1_n und die N-MOS Transistoren Q2₁-Q2_n durch die Freigabesignale ϕ_SP für die aktive Neuspeicherung und durch die Lesefreiga besignale ϕ_SN durchgeschaltet und gesperrt, die durch die Inverter INV1 und INV2 umgekehrt sind, wodurch die Arbeit der Leseverstärker gesteuert wird.

Beim Ansteuern der Leseverstärker werden somit die Transistoren Q1₁-Q1_n oder Q2₁-Q2_n gleichzeitig durchge schaltet, so daß plötzlich ansteigende Spitzenströme erzeugt werden und die Potentiale der Halteknotenpunkte LA_P, LA_N sich plötzlich ändern, was die Stabilität der kleinformatigen Leseverstärker beeinträchtigt.

Da weiterhin die Leseverstärkertreibertransistoren in verteilter Weise innerhalb der Gruppierung der Speicherele mente angeordnet sind, ist es mit diesem System schwierig, das Leseschema zu verwenden, das den Leseverstärker mit einem Treibersignal mit Doppelflanke ansteuert, da es schwierig ist, die Schaltung auszulegen und den Chipflächenbereich zu erhöhen. Wie es in dem Zeitdiagramm einer herkömmlichen Leseverstärkertreiberschaltung in Fig. 2 dargestellt ist, sind die Spitzenwerte der Treibersignalströme Icc und Iss sehr groß und verlaufen die Spannungsänderungen der Treibersignale ϕ LA_P und ϕLA_N sehr steil.

Wie es oben beschrieben wurde, hat die herkömmliche Lese verstärkertreiberschaltung den Nachteil, daß während des Betrie bes oder der Ansteuerung der Leseverstärker insbesondere auf das Durchschalten der Treibertransistoren die Spitzenstromwerte der Treibersignale ϕLA_P und ϕLA_N sehr groß sind, die Änderungen der Treiberspannungen sehr stark sind, die Lesegeschwindigkeit auf grund der Zunahme der parasitären Kapazität sehr klein wird, die Auslegung der Schaltung schwierig wird und die Bildung der Dop pelleseflanke gleichfalls schwierig wird.

Die der Erfindung zugrunde liegende Aufgabe besteht darin, eine Leseverstärkertreiberschaltung zu schaffen, die so ausge bildet ist, daß die Treibersignale jeweils linear abfallende oder ansteigende Flanken und niedrigere Spitzenstromwerte haben.

Durch die Erfindung soll weiterhin eine Leseverstärkertrei berschaltung geschaffen werden, bei der während des aktiven Neuspeicherbetriebs der Leseverstärker die externe Spannung Vcc für die Anordnung der Speicherelemente an einen internen Pegel (etwa 4 V) geklemmt ist, so daß Beeinträchtigungen der Charak teristik des Speichers vermieden werden können.

Durch die Erfindung soll weiterhin eine Leseverstärkertrei berschaltung geschaffen werden, die nur während des aktiven Neuspeicherbetriebes arbeiten kann, um dadurch den zusätzlichen Bereitschaftsstrom zu vermeiden, der bei dem herkömmlichen Aufbau aufgrund der Verwendung einer eine interne Spannung erzeugenden Schaltung auftreten könnte.

Durch die Erfindung soll schließlich eine Leseverstär kertreiberschaltung geschaffen werden, bei der zwei Strom spiegelschaltungen gebildet sind, die der Reihe nach so angesteuert und betrieben werden, daß die Leseverstärkertrei bersignale lineare Doppelflanken haben, wodurch es möglich wird, die Leseverstärker schnell und stabil zu betreiben und anzusteuern.

Dazu ist eine erfindungsgemäße Leseverstärkertreiber schaltung zum Betreiben und Ansteuern einer Vielzahl von Leseverstärkern, von denen jeder aus zwei P-MOS Transistoren und zwei N-MOS Transistoren besteht, mit einer Treiberschal tung für die aktive Neuspeicherung, die Freigabesignale ϕ_SP für die aktive Neuspeicherung an ihrem Eingang empfängt und Treibersignale ϕLA_P für die aktive Neuspeicherung erzeugt, wobei die Treiberschaltung für die aktive Neuspeicherung zwischen die Leseverstärker und den Energiequellenanschluß Vcc geschaltet ist, und mit einer Lesetreiberschaltung, die Lesefreigabesignal ϕ_SN an ihrem Eingang empfängt und ein Lesetreibersignal ϕ_LAN erzeugt, wobei die Lesetreiberschal tung zwischen die Leseverstärker und die Masseanschlüsse Vss geschaltet ist, dadurch gekennzeichnet, daß die Treiberschal tung für die aktive Neuspeicherung
eine Stromspiegelschaltung mit einem oder mehreren P-MOS Treibertransistoren und einem weiteren P-MOS Transistor zum Einstellen der Stromstärke der Treibertransistoren,
eine Inverterschaltung zum Steuern der Arbeit der Stromspiegelschaltung nach Maßgabe von Freigabesignalen ϕ_SP für die aktive Neuspeicherung, wobei die Inverterschaltung einen P-MOS Transistor und einen N-MOS Transistor ein schließt, und
einen N-MOS Transistor umfaßt, der als Konstantstrom quelle für die Stromspiegelschaltung arbeitet und eine Vorspannung Vbias an seinem Gateanschluß empfängt, wobei sein Drainanschluß mit dem Sourceanschluß des N-MOS Transistor der Inverterschaltung verbunden ist und sein Sourceanschluß am Masseanschluß Vss liegt, so daß das Potential der Treibersig nale ϕLA_P für die aktive Neuspeicherung so gesteuert wird, daß die Wellenform des Signals ϕLA_P eine linear ansteigende Flanke hat, und
die Lesetreiberschaltung
eine Stromspiegelschaltung mit einem oder mehreren N-MOS Treibertransistoren und einem weiteren N-MOS Transistor zum Einstellen der Stromstärke der Treibertransistoren,
eine Inverterschaltung zum Steuern der Arbeit der Stromspiegelschaltung nach Maßgabe von Lesefreigabesignalen ϕ_SN, wobei die Inverterschaltung einen N-MOS Transistor und einen P-MOS Transistor einschließt, und
einen P-MOS Transistor umfaßt, der als Konstantstrom quelle für die Stromspiegelschaltung arbeitet und der eine Vorspannung Vbias an seinem Gateanschluß empfängt, wobei sein Sourceanschluß mit dem Drainanschluß des P-MOS Transistors der Inverterschaltung verbunden ist und sein Drainanschluß an dem externen Energiequellenanschluß Vcc liegt, so daß das Potential der Lesetreibersignale ϕLA_N so gesteuert wird, daß die Wellenform des Signals ϕLA_N eine linear abfallende Flanke hat.

Eine weitere erfindungsgemäße Leseverstärkertreiber schaltung zum Betreiben und Ansteuern einer Vielzahl von Leseverstärkern mit einer Treiberschaltung für die aktive Neuspeicherung, die mit einem oder mehreren P-MOS Treiber transistoren versehen ist, die zwischen die Leseverstärker und einen äußeren Energiequellenanschluß Vcc geschaltet sind, ist gekennzeichnet durch
eine Vorspannungsschaltung zum Einstellen der Stromstär ke des P-MOS Treibertransistors, die aus einem P-MOS Transistor, der zusammen mit dem P-MOS Treibertransistor eine Stromspiegelschaltung bildet, wobei der P-MOS Transistor mit dem Gateanschluß des P-MOS Treibertransistors verbunden ist, aus einer Inverterschaltung, die die Arbeit der Stromspiegel schaltung nach Maßgabe eines Freigabesignals ϕ_SP für die aktive Neuspeicherung steuert, wobei die Inverterschaltung einen P-MOS Transistor und einen N-MOS Transistor enthält, und aus einem N-MOS Transistor besteht, der als Konstant stromquelle für die Stromspiegelschaltung arbeitet und eine Vorspannung Vbias an seinem Gateanschluß empfängt, wobei sein Drainanschluß mit dem Sourceanschluß des N-MOS Transistors der Inverterschaltung verbunden ist und sein Sourceanschluß am Masseanschluß liegt,
eine Komparatorschaltung, die die Spannung VLA_P der Halteknotenpunkte der Leseverstärker erfaßt, und mit einer Bezugsspannung V_REF vergleicht, wobei die Komparatorschaltung aus einer Differentialverstärkerschaltung und einer Konstant stromquelle besteht, und
eine Triggerschaltung, die auf die Ausgangssignale der Komparatorschaltung die Vorspannungsschaltung in den Zustand hoher oder niedriger Vorspannung bringt, um die Vorspannungs schaltung zu aktivieren oder zu inaktivieren,
so daß die aktive Neuspeicherspannung an eine interne Spannung mit einem konstanten Pegel (annähernd 4 V) unabhän gig von der von außen zugeführten Spannung geklemmt wird.

Eine weitere erfindungsgemäße Leseverstärkertreiber schaltung zum Betreiben und Ansteuern mehrerer Leseverstärker mit einer Treiberschaltung für die aktive Neuspeicherung, die mit einer Vielzahl von P-MOS Treibertransistoren versehen ist, die zwischen einen externen Spannungsanschluß Vcc und die Leseverstärker geschaltet sind, ist gekennzeichnet durch
einen ersten P-MOS Transistor, der zusammen mit dem Treibertransistor eine erste Stromspiegelschaltung bildet, um die Stromstärke des Treibertransistors einzustellen, wobei sein Gate- und sein Sourceanschluß mit dem Gateanschluß des Treibertransistors verbunden sind,
einen ersten MOS Transistor, dessen Drainanschluß mit dem Gateanschluß des Treibertransistors und mit dem Source anschluß des ersten P-MOS Transistors verbunden ist und der an seinem Gateanschluß ein erstes Freigabetaktsignal ϕ_SP1 für die aktive Neuspeicherung empfängt,
eine erste Konstantstromquelle, die als Konstantstrom quelle für die erste Stromspiegelschaltung arbeitet, wobei die erste Konstantstromquelle aus einem dritten N-MOS Transistor besteht, der eine Vorspannung Vbias an seinem Gateanschluß empfängt und dessen Drainanschluß mit dem Sourceanschluß des ersten N-MOS Transistors verbunden ist,
einen zweiten P-MOS Transistor, der zusammen mit dem Treibertransistor eine zweite Stromspiegelschaltung bildet und dessen Gate- und Sourceanschlüsse mit dem Gateanschluß des Treibertransistors verbunden sind,
einen zweiten N-MOS Transistor, dessen Drainanschluß mit dem Gateanschluß des Treibertransistors und mit dem Source anschluß des P-MOS Transistors verbunden ist und der an seinem Gateanschluß ein zweites Freigabetaktsignal ϕ_SP2 für die aktive Neuspeicherung empfängt,
eine zweite Konstantstromquelle, die als Konstantstrom quelle für die zweite Stromspiegelschaltung arbeitet, wobei die zweite Konstantstromquelle aus einem vierten MOS Transistor besteht, der an seinem Gateanschluß eine Vorspan nung Vbias empfängt und dessen Drainanschluß mit dem Sourceanschluß des zweiten N-MOS Transistors verbunden ist, und
ein ODER-Glied, an dem das erste und das zweite Freigabesignal ϕ_SP1, ϕ_SP2 für die aktive Neuspeicherung liegen und das ein Treibersteuertaktsignal ϕ_EN ausgibt, wobei das ODER-Glied über einen dritten P-MOS Transistor mit dem Gateanschluß des Treibertransistors verbunden ist, so daß die erste und die zweite Stromspiegelschaltung der Reihe nach aktiviert werden und somit das Treibersignal ϕLA_P für die aktive Neuspeicherung eine lineare Doppelflanke hat.

Eine weitere erfindungsgemäße Leseverstärkertreiber schaltung zum Betreiben und Ansteuern einer Vielzahl von Leseverstärkern mit einer Lesetreiberschaltung, die mit einem oder mehreren N-MOS Transistoren versehen ist, die zwischen die Leseverstärker und einen Masseanschluß Vss geschaltet sind, ist gekennzeichnet durch
einen ersten N-MOS Transistor, der zusammen mit dem Treibertransistor eine erste Stromspiegelschaltung bildet, um die Stromstärke des Treibertransistors einzustellen, und dessen Gate- und Drainanschlüsse mit dem Gateanschluß des N- MOS Treibertransistors verbunden sind,
einen ersten P-MOS Transistor, dessen Sourceanschluß mit dem Gateanschluß des Treibertransistors und mit dem Drainan schluß des ersten N-MOS Transistors verbunden ist, und der über seinen Gateanschluß ein erstes Lesefreigabesignal ϕ_SN1 empfängt,
eine erste Konstantstromquelle, die als Konstantstrom quelle für die erste Stromspiegelschaltung arbeitet, wobei die erste Konstantstromquelle aus einem dritten P-MOS Transistor besteht, an dem eine Vorspannung liegt und dessen Sourceanschluß mit dem Drainanschluß des P-MOS Transistors verbunden ist,
einen zweiten N-MOS Transistor, der zusammen mit dem Treibertransistor eine zweite Stromspiegelschaltung bildet und dessen Gate- und Drainanschlüsse mit dem Gateanschluß des N-MOS Treibertransistors verbunden sind,
einen zweiten P-MOS Transistor, dessen Sourceanschluß mit dem Gateanschluß des Treibertransistors und mit dem Drainanschluß des zweiten N-MOS Transistors verbunden ist und der ein zweites Lesefreigabetaktsignal ϕ_SN2 empfängt,
eine zweite Konstantstromquelle, die als Konstantstrom quelle für die zweite Stromspiegelschaltung arbeitet, wobei die zweite Konstantstromquelle aus einem vierten P-MOS Transistor besteht, der an seinem Gateanschluß eine Vorspan nung Vbias empfängt und dessen Sourceanschluß mit dem Drainanschluß des zweiten P-MOS Transistor verbunden ist, und
einen dritten MOS Transistor, an dem ein Treibersteuer taktsignal ϕ_EN liegt und dessen Sourceanschluß an Masse liegt, während sein Drainanschluß mit dem Gateanschluß des Treibertransistors verbunden ist, so daß die erste und die zweite Stromspiegelschaltung der Reihe nach aktiviert werden und somit die Lesetreibersignale ϕLA_N eine lineare Doppel flanke haben.

Im folgenden werden anhand der zugehörigen Zeichnung besonders bevorzugte Ausführungsbeispiele der Erfindung näher beschrieben. Es zeigen

Fig. 1 das Schaltbild einer herkömmlichen Leseverstär kertreiberschaltung,

Fig. 2 in einem Zeitdiagramm die Treibersignale, die in der herkömmlichen Leseverstärkertreiberschaltung von Fig. 1 erzeugt werden,

Fig. 3 das Schaltbild eines ersten Ausführungsbeispiels der erfindungsgemäßen Leseverstärkertreiberschaltung,

Fig. 4 in einem Zeitdiagramm die Treibersignale, die in der Leseverstärkertreiberschaltung von Fig. 3 erzeugt werden,

Fig. 5 in einem schematischen Blockschaltbild ein zweites Ausführungsbeispiel der erfindungsgemäßen Lesever stärkertreiberschaltung, bei der die Treibersignale für die aktive Neuspeicherung festgeklemmt sind,

Fig. 6 im einzelnen das Schaltbild des zweiten Ausfüh rungsbeispiels der erfindungsgemäßen Leseverstärkertreiber schaltung, die in Fig. 5 dargestellt ist,

Fig. 7 eine Schaltung im einzelnen, die dem in Fig. 6 dargestellten zweiten Ausführungsbeispiel der erfindungsge mäßen Schaltung entspricht, jedoch etwas abgewandelt ist,

Fig. 8 in einem Zeitdiagramm die Treibersignale, die beim zweiten Ausführungsbeispiel der Erfindung erzeugt werden,

Fig. 9 das Schaltbild und das Zeitdiagramm eines dritten Ausführungsbeispiels der erfindungsgemäßen Leseverstärker treiberschaltung, bei der eine Doppelflanke während des Betriebes der aktiven Neuspeicherung erzeugt wird, und

Fig. 10 das Schaltbild und das Zeitdiagramm eines vierten Ausführungsbeispiels der erfindungsgemäßen Lesever stärkertreiberschaltung, bei der eine Doppelleseflanke gebildet wird.

Im folgenden wird anhand der Fig. 3A und 3B ein erstes Ausführungsbeispiel der erfindungsgemäßen Leseverstärkertrei berschaltung beschrieben.

Wie es in Fig. 3A dargestellt ist, sind ein großfor matiger P-MOS Transistor Q10 und ein großformatiger N-MOS Transistor Q20 jeweils mit den Halteknotenpunkten LA_P, LA_N von N Leseverstärkern SA₁-SA_N verbunden. Die in Fig. 3B dargestellte Schaltung ist gleich der in Fig. 3A darge stellten Schaltung, allerdings mit der Ausnahme, daß mehrere P-MOS Transistoren Q10_1-Q10_n und mehrere N-MOS Transistoren Q20₁-Q20_n, d. h. insgesamt jeweils N Transistoren statt eines einzelnen P-MOS Transistors und eines einzelnen N-MOS Transistors in Fig. 3A in verteilter Weise über die Haltekno tenpunkte LA_P, LA_N mit den N Leseverstärkern SA₁-SA_N jeweils verbunden sind.

Bei den in den Fig. 3A und 3B dargestellten Schaltungen besteht jeder Leseverstärker SA₁-SA_N aus zwei P-MOS Transistoren und zwei N-MOS Transistoren. Die Halteknoten punkte LA_P, LA_N der Leseverstärker sind jeweils über den P- MOS Treibertransistor oder den Transistor Q10 oder die Transistoren Q10₁-Q10_n und den N-MOS Transistor oder den Transistor Q20 oder die Transistoren Q20₁-Q20_n mit Vcc und Vss verbunden.

Es ist weiterhin ein P-MOS Transistor Q11 vorgesehen, dessen Gate- und Sourceanschlüsse mit den Gateanschlüssen der P-MOS Treibertransistoren Q10 oder Q10₁-Q10_n verbunden sind, und der zusammen mit dem P-MOS Treibertransistor eine Stromspiegelschaltung bildet, um dadurch die Stromstärke des Treibertransistors oder der Transistoren Q10 oder Q10₁-Q10_n während der aktiven Neuspeicherung der Leseverstärker einzustellen.

Die Gate- und Sourceanschlüsse des Transistors Q11 sind mit dem Ausgangsanschluß einer Inverterschaltung verbunden, die aus einem P-MOS Transistor Q12 und einem N-MOS Transistor Q13 besteht, so daß die genannte Stromspiegelschaltung in ihrer Funktion durch ein Freigabesignal ϕ_SP für die aktive Neuspeicherung gesteuert wird. Der Sourceanschluß des MOS Transistors Q13 ist mit einem N-MOS Transistor Q14 verbunden, der als Konstantstromquelle für die Stromspiegelschaltung arbeitet.

Der N-MOS Transistor Q14 empfängt eine Vorspannung Vbias über seinen Gateanschluß, während sein Sourceanschluß mit einem Masseanschluß Vss verbunden ist und die Drainanschlüsse der P-MOS Transistoren Q11, Q12 mit einem Energiequel lenanschluß Vcc verbunden sind.

Die Stromspiegelschaltung benötigt eine Konstantstrom quelle, die gemäß der Erfindung so ausgebildet ist, daß die Gatespannung Vbias eines MOS Transistors Q14 einen mittleren Pegel zwischen Vcc und Vss hat und zu Vcc proportional ist.

Im folgenden wird die Arbeitsweise der Leseverstärker treiberschaltung mit dem obigen Aufbau beschrieben.

Wenn während der aktiven Neuspeicherung der Leseverstär ker ein Zeilenadressentastsignal RAS auf einen niedrigen Pegel kommt, so daß ein aktiver Zyklus erreicht ist, dann kommt das Freigabesignal ϕ_SP für die aktive Neuspeicherung, das an der Inverterschaltung liegt, auf einen hohen Pegel, so daß der P-MOS Transistor Q12 gesperrt wird, während der MOS Transistor Q13 durchschaltet.

Dementsprechend kommt das Ausgangssignal der Inverter schaltung auf einen niedrigen Pegel, was zur Folge hat, daß der P-MOS Transistor Q11 der Stromspiegelschaltung durchge schaltet wird und auch der Treibertransistor Q10 oder die Transistoren Q10₁-Q10_n gleichfalls durchgeschaltet werden, wodurch der Strom I_P des Transistors Q11 zur Konstantstrom quelle Q14 geleitet wird.

Das Signal o LA_PG am Knotenpunkt LA_PG kommt somit auf den Zwischenspannungspegel zwischen dem hohen und dem niedrigen Pegel, der kleiner als (Vcc - Vth) ist, so daß der Treibertransistor Q10 oder die Transistoren Q10₁-Q10_n langsam durchschalten, wobei Vth die Schwellenspannung des Treibertransistors ist.

Das heißt, daß die Treibertransistoren Q10 oder Q10₁- Q10_n, die auf der Seite des Knotenpunktes LA_P angeordnet sind, zusammen mit dem P-MOS Transistor Q11 eine Stromspiegelschal tung bilden, so daß die Ströme der Treibertransistoren Q10 oder Q10₁-Q10_n in einer Stärke fließen werden, die proportional zur Stromstärke des P-MOS Transistors Q11 ist.

Während der aktiven Neuspeicherung ist daher der Spitzenstrom des Treibersignals ϕLA_P für die aktive Neuspeicherung entsprechend mit der Größe der jeweiligen Transistoren einstellbar und ändert sich das Potential des Knotenpunktes LA_P in linearer Form, so daß die Stabilität der stark kleinformatigen Leseverstärker erhöht ist.

Während des Lesevorgangs der Leseverstärker wird in ähnlicher Weise die Stromstärke der Treibertransistoren dadurch eingestellt, daß der N-MOS Transistor Q15, dessen Gate- und Sourcanschlüsse mit den Gateanschlüssen der N-MOS Leseverstärkertreibertransistoren Q20 oder Q20₁-Q20_n verbunden sind, so angeordnet und ausgebildet wird, daß er zusammen mit den N-MOS Treibertransistoren eine Stromspiegel schaltung bildet.

Die Gate- und Drainanschlüsse des Transistors Q15 sind weiterhin mit dem Ausgangsanschluß einer Inverterschaltung verbunden, die aus einem N-MOS Transistor Q16 und einem P-MOS Transistor Q17 besteht, derart, daß die Arbeit der Stromspie gelschaltung nach Maßgabe des Lesefreigabesignals ϕ_SN gesteuert wird.

Der Drainanschluß des P-MOS Transistors Q17 ist mit einem P-MOS Transistor Q18 verbunden, der als Konstantstrom quelle für die Stromspiegelschaltung arbeitet. Am Gatean schluß des P-MOS Transistors Q18 liegt eine Vorspannung mit einem Zwischenpegel zwischen Vcc und Vss und der Drainan schluß des Transistors Q18 liegt am externen Energieversor gungsanschluß Vcc, während der Sourceanschluß der N-MOS Transistoren Q15, Q16 an einem Masseanschluß Vss liegt.

Im folgenden wird der Lesetreiberbetrieb der obigen Schaltung beschrieben. Wenn gemäß Fig. 4 das Zeilenadressen tastsignal RAS auf einen niedrigen Pegel kommt, was einen aktiven Zyklus anzeigt, dann kommt das Lesefreigabesignal ϕ_SN, das an der Inverterschaltung liegt, gleichfalls auf einen niedrigen Pegel, was dazu führt, daß der N-MOS Transistor Q16 sperrt und der P-MOS Transistor Q17 durch schaltet. Das Ausgangssignal der Inverterschaltung hat daher einen hohen Pegel, so daß der MOS Transistor Q15 der Stromspiegelschaltung durchschaltet und auch die Treibertran sistoren Q20 oder Q20₁-Q20_n durchschalten.

In dieser Weise kann der Strom der Treibertransistoren Q20 oder Q20₁-Q20_n in einem Maß fließen, das proportional zum Strom des Transistors Q15 ist, so daß die Treibertran sistoren langsam durchgeschaltet werden.

Die Treibertransistoren Q20 oder Q20₁-Q20_n bilden zusammen mit dem N-MOS Transistor Q15 eine Stromspiegelschal tung, derart, daß die Ströme der Treibertransistoren Q20 oder Q20₁-Q20_n in einer Stärke fließen, die proportional zur Stromstärke des N-MOS Transistors Q15 ist.

Während des Lesebetriebes wird dementsprechend der Spitzenstrom des Lesetreibersignals ϕLA_N nach Maßgabe der Größenverhältnisse der jeweiligen Transistoren eingestellt und ändert sich das Potential am Knotenpunkt LA_N in linearer Form, so daß die Stabilität des kleinformatigen Halbleiter speichers mit hoher Dichte erhöht ist.

Wenn die jeweiligen Kanalbreiten/längenverhältnisse der Transistoren Q10, Q10₁-Q10_n, Q20, Q20₁-Q20_n, Q11 und Q15, die die Stromspiegelschaltungen in Fig. 3A und 3B bilden, mit W10/Lp, W10₁/Lp-W10_n/Lp, W20/Ln, W20₁/Ln-W20_n/Ln, W11/Lp und W15/Ln bezeichnet werden und die durch die Transistoren Q11 und Q15 während der Arbeit der Stromspiegelschaltung fließenden Ströme mit I_P, I_N bezeichnet werden, dann sind die Ströme Icca, Issa der Treibersignale ϕLA_P, ϕLA_N für die aktive Neuspeicherung und für den Lesebetrieb durch die folgenden Gleichungen gegeben:

Aus den Gleichungen 1 und 2 ist ersichtlich, daß die Spitzenströme Iccap und Issap der Treibersignale für die aktive Neuspeicherung und den Lesebetrieb durch die Größen verhältnisse der jeweiligen Transistoren bestimmt sind.

Das hat zur Folge, daß die Ströme der Treibertran sistoren Q10 oder Q10₁-Q10_n und Q20 oder Q20₁-Q20_n in einer Stärke fließen werden, die proportional zu der Stromstärke der Transistoren Q11, Q15 ist, die gemeinsam die Stromspiegelschaltung bilden.

Wie es in Fig. 4 dargestellt ist, ist die Folge der Steuertaktsignale für den Leseverstärker bei der erfindungs gemäßen Leseverstärkertreiberschaltung die gleiche wie bei der herkömmlichen Schaltung, jedoch mit der Ausnahme, daß die Spitzenströme der Treibersignale ϕLA_P, ϕLA_N für die aktive Neuspeicherung und den Lesebetrieb an den Halteknotenpunkten verglichen mit der herkömmlichen Schaltung in Fig. 2 annähernd halbiert sind und sich die Potentiale der Treiber signale ϕLA_P, ϕLA_N für die aktive Neuspeicherung und den Lesebetrieb gemäß der Erfindung linear ändern.

Die Fig. 5 bis 8 zeigen in Schaltbildern und Zeitdia grammen ein zweites Ausführungsbeispiel der erfindungsgemäßen Leseverstärkertreiberschaltung, bei der die Treibersignale für die aktive Neuspeicherung an einen internen Spannungs pegel (annähernd 4 V) geklemmt sind.

Bei einem Halbleiterspeicher mit hoher Dichte ist es notwendig, daß die Umspeicherspannung für die Speicherele mente unabhängig von der externen Spannung an eine interne Spannung geklemmt wird. Um diesem Erfordernis zu genügen, ist gemäß der Erfindung eine Komparatorschaltung vorgesehen, die aus einem Differentialverstärker besteht, der zusammen mit der Stromspiegelschaltung betrieben wird.

Wie es in den Fig. 5 und 6 dargestellt ist, hat das zweite Ausführungsbeispiel der erfindungsgemäßen Leseverstär kertreiberschaltung den folgenden Aufbau.

Mehrere P-MOS Transistoren des Leseverstärkers SA₁-SA_N sind mit einem Halteknotenpunkt LA_P verbunden, an dem auch ein Treibertransistor Q10 liegt, wobei der Drainanschluß des Treibertransistors Q10 mit einem externen Energiequel lenanschluß Vcc verbunden ist.

Dieses Ausführungsbeispiel der erfindungsgemäßen Leseverstärkertreiberschaltung umfaßt weiterhin eine Vorspannungsschaltung 10, eine Triggerschaltung 20 und eine Komparatorschaltung 30.

Wie es im einzelnen in Fig. 6 dargestellt ist, ist insbesondere der Gateanschluß des Treibertransistors Q10 mit der Vorspannungsschaltung 10 so verbunden, daß die Gatespan nung des Treibertransistors Q10 derart gesteuert wird, daß das Treibersignal o LA_P für die aktive Neuspeicherung eine linear ansteigende Flanke hat.

Die Vorspannungsschaltung 10 zum Einstellen der Stromstärke des Treibertransistors Q10 umfaßt einen P-MOS Transistor Q11, der mit dem Gateanschluß des Treibertran sistors Q10 verbunden ist, so daß er mit dem Treibertran sistor Q10 eine Stromspiegelschaltung bildet, eine Inverter schaltung zum Steuern der Arbeit der Stromspiegelschaltung, die aus einem P-MOS Transistor Q12 und einem N-MOS Transistor Q13 besteht, wobei die Inverterschaltung mit den Source- und Gateanschlüssen des Transistors Q11 verbunden ist, und einen N-MOS Transistor Q14, der als Konstantstromquelle für die Stromspiegelschaltung arbeitet, wobei dieser Transistor mit dem Sourceanschluß des N-MOS Transistors Q13 der Inverter schaltung verbunden ist.

Die Drainanschlüsse der Transistoren Q11 und Q12 sind mit dem externen Energiequellenanschluß Vcc verbunden und am Gateanschluß des Transistors Q14 liegt eine Vorspannung Vbias, während sein Sourceanschluß an Masse Vss liegt.

Die Triggerschaltung 20, die die Vorspannungsschaltung 10 auf einen hohen oder niedrigen Spannungszustand triggert, um diese nach Maßgabe der Ausgangssignale der Komparator schaltung an- und auszuschalten, umfaßt einen P-MOS Tran sistor Q21, an dessen Drainanschluß die externe Spannung Vcc liegt, einen N-MOS Transistor Q22, dessen Gate- und Drainan schlüsse jeweils mit den Gate- und Drainanschlüssen des Transistors Q21 verbunden sind, einen N-MOS Transistor Q23, dessen Drainanschluß mit dem Sourceanschluß des N-MOS Tran sistors Q22 verbunden ist, und dessen Sourceanschluß an Masse Vss liegt, ein NAND-Glied NAND, dessen einer Eingang mit dem Sourceanschluß des Transistors Q21 und mit dem Drainanschluß des Transistors Q22 verbunden ist, während an seinem anderen Eingang das Freigabetaktsignal ϕ_S liegt, und einen Inverter INV3, der mit dem Ausgang des NAND-Gliedes verbunden ist.

Die Komparatorschaltung 30, die die Spannung V_LAP des Halteknotenpunktes der Leseverstärker erfaßt, mit einer Bezugsspannung V_REF vergleicht und das Vergleichsergebnis ausgibt, umfaßt eine Konstantstromquelle Q35 und eine Differentialverstärkerschaltung aus zwei P-MOS Transistoren Q31, Q33 und zwei N-MOS Transistoren Q32, Q34. Die Bezugs spannung V_REF liegt am Gateanschluß des Transistors Q32, während die Spannung V_LAP des Halteknotenpunktes am Gatean schluß des Transistors Q34 liegt.

Im folgenden wird anhand der in Fig. 8 dargestellten Wellenformen die Arbeitsweise des zweiten Ausführungsbei spiels der erfindungsgemäßen Leseverstärker beschrieben, die die Funktion des Anklemmens der aktiven Neuspeicherspannung hat.

Wenn das Freigabetaktsignal ϕ_S für die Leseverstärker treiberschaltung einen hohen Pegel hat, dann gibt die Komparatorschaltung 30 ein Signal mit niedrigem Pegel aus, das beim Durchgang durch die Triggerschaltung 20 auf einen hohen Pegel verschoben wird. Das Signal mit hohem Pegel liegt somit an der Vorspannungsschaltung 10, um den Treibertran sistor Q10 in derselben Weise, wie es anhand von Fig. 3 beschrieben wurde, langsam durchzuschalten, und dadurch letztendlich die Leseverstärker SA₁-SA_N anzuschalten.

Unter diesen Umständen steigt die Spannung des Treiber signals ϕLA_P für die aktive Neuspeicherung linear an, wobei dann, wenn diese Spannung einen Pegel erreicht, der mit dem Pegel der Bezugsspannung V_REF identisch ist, die Komparator schaltung 30 aus den Transistoren Q31, Q33, Q32, Q34 und Q35 ein Signal mit hohem Pegel ausgibt und die Triggerschaltung 20 ein Signal mit niedrigem Pegel ausgibt. Das führt dazu, daß das Freigabesignal ϕ_SP für die aktive Neuspeicherung abfällt und somit der Treibertransistor sperrt.

In dieser Weise wird die Spannung des Signals o LA_P über eine Aufnahmeleitung erfaßt und werden die Spannung am Punkt LA_P und die Bezugsspannung V_REF mit einem internen Potential V_INT miteinander verglichen. Wenn die Spannung am Knotenpunkt LA_P unter der Bezugsspannung V_REF liegt, dann wird das Freigabesignal ϕ_SP für die aktive Neuspeicherung angeschal tet, um langsam den Leseverstärkertreibertransistor durchzu schalten, während dann, wenn die Spannung am Knotenpunkt LA_P gleich der Bezugsspannung V_REF ist oder über dieser Bezugs spannung V_REF liegt, die Komparatorschaltung 30 ein Signal mit hohem Pegel ausgibt, das beim Durchgang durch die Triggerschaltung auf einen niedrigen Pegel verschoben wird. Das Freigabesignal ϕ_SP für die aktive Neuspeicherung fällt daher ab, so daß der Treibertransistor sperrt und somit die Spannung des Treibersignals ϕLA_P für die aktive Neuspeiche rung an den internen Spannungspegel geklemmt ist, wie es in der Wellenform von Fig. 8 dargestellt ist. Das heißt, daß die Spannung des Treibersignals ϕLA_P für die aktive Neuspeiche rung auf dem Pegel der Bezugsspannung V_REF gehalten wird.

Fig. 7 zeigt ein Beispiel einer Schaltung, die dazu dient, die aktive Umspeicherspannung gemäß der Erfindung anzuklemmen und stellt eine leicht abgewandelte Form der in den Fig. 5 und 6 dargestellten Leseverstärkertreiberschaltung dar.

In Fig. 7 sind eine Komparatorschaltung 30, eine Triggerschaltung 40, eine Vorspannungsschaltung 50 und ein Pegelschieber 60 dargestellt.

Die Komparatorschaltung 30 ist in der selben Weise wie die entsprechende Schaltung in Fig. 6 aufgebaut, während die Triggerschaltung 40 einen Inverter aus zwei Transistoren Q41, Q42 enthält.

Die Vorspannungsschaltung 50 enthält zwei Transistoren Q51, Q52, die eine Stromquelle bilden, und gleichfalls eine Stromspiegelschaltung, die aus diesen beiden Transistoren Q51, Q52 und dem Treibertransistor Q50 besteht, was sich von der in Fig. 6 dargestellten Schaltung unterscheidet, bei der die Vorspannungsschaltung 10 eine Stromspiegelschaltung aus dem Treibertransistor Q10 und dem Transistor Q11 enthielt. Abgesehen von der oben erwähnten Ausnahme, sind alle Bauelemente der Schaltung von Fig. 7 mit denen der Schaltung von Fig. 6 identisch.

Die in Fig. 7 dargestellte Leseverstärkertreiberschal tung arbeitet dementsprechend nahezu in der gleichen Weise wie die in Fig. 6 dargestellte Schaltung. Das heißt, daß dann, wenn das Freigabetaktsignal ϕ_S der Leseverstärkertrei berschaltung einen hohen Pegel hat, der Spannungspegel dieses Signals mit dem Pegel der internen Spannung identisch ist und dieses Signal durch den Pegelschieber 60 auf den externen Spannungspegel Vcc hochgezogen wird, so daß der Transistor Q61 nahezu gleichzeitig sperrt.

Das Freigabetaktsignal ϕ_S der Leseverstärkertreiber schaltung liegt am Transistor Q35, der eine Konstantstrom quelle für die Komparatorschaltung 30 bildet, so daß das Ausgangssignal der Komparatorschaltung 30 auf einen niedrigen Pegel kommt. Das Ausgangssignal mit niedrigem Pegel der Komparatorschaltung 30 liegt am Inverter der Triggerschaltung 40 und wird auf ein Signal mit hohem Pegel umgestellt, das an der Vorspannungsschaltung 50 liegt, um diese zu triggern.

Das Potential am Knotenpunkt LA_PG hat somit einen Zwischenpegel, wie es in Fig. 8 dargestellt ist, so daß der Treibertransistor Q50 langsam auf die Bezugsspannung V_REF ansteigen wird. Das heißt, daß die Stromstärke durch die Transistoren Q51, Q52 so gesteuert wird, daß ein konstanter Strom durch den Transistor Q50 für die Leseverstärker fließt.

Wie bei der in Fig. 3 dargestellten Schaltung ist auch bei dieser Schaltung die Konstantstromquelle so aufgebaut, daß die Gatespannung Vbias des MOS Transistors Q55 als Konstantstromquelle einen Zwischenpegel hat, der proportional zum Pegel von Vcc ist und zwischen Vcc und Vss liegt, so daß ein konstanter Strom durch die Stromspiegelschaltung fließt.

Bei dem herkömmlichen Schaltungsaufbau ist es jedoch schwierig, Lese- und Neuspeicherbetriebe mit Doppelflanke zu verwirklichen und dadurch die Stabilität der Leseverstärker und die Empfindlichkeit zu erhöhen, d. h. sind die Lesever stärkertreibertransistoren innerhalb der Speicheranordnung in verteilter Weise so angeordnet, daß die Verwendung des Doppelflankenverfahrens im Hinblick auf die Auslegung der Schaltung und die Chipgröße schwierig wird.

Um diese Schwierigkeit zu beseitigen, sind gemäß der Erfindung zwei oder mehr Stromspiegelschaltungen so vorge sehen, daß diese Stromspiegelschaltungen der Reihe nach aktiviert werden, um es dadurch zu ermöglichen, ein Doppel flankenverfahren anzuwenden.

Die Fig. 9 und 10 zeigen das Schaltbild und ein Zeitdiagramm eines Ausführungsbeispiels der erfindungsgemäßen Leseverstärkertreiberschaltung, bei der beim Lesen und aktiven Umspeichern eine Doppelflanke vorgesehen ist.

Wie es in Fig. 9 dargestellt ist, ist ein P-MOS Transistor Q111 vorgesehen, der zusammen mit dem P-MOS Treibertransistor Q110 eine erste Stromspiegelschaltung bildet, um die Stromstärke des Treibertransistors Q110 einzustellen, wobei der Gate- und der Sourceanschluß des Transistors Q111 mit dem Gateanschluß des Treibertransistors Q110 verbunden sind.

Es ist ein weiterer P-MOS Transistor Q114 vorgesehen, der mit dem Gateanschluß des Treibertransistors Q110 und mit den Gate- und Sourceanschlüssen des Transistors Q111 so verbunden ist, daß der Transistor Q114 zusammen mit dem Treibertransistor Q110 eine zweite Stromspiegelschaltung bildet.

Ein erster N-MOS Transistor Q112 ist weiterhin mit dem Gateanschluß des Treibertransistors Q110 und mit den Gate- und Sourceanschlüssen des Transistors Q111 der ersten Stromspiegelschaltung verbunden, wobei ein erstes Freigabe taktsignal ϕ_SP für die aktive Neuspeicherung am Gateanschluß des Transistors Q112 liegt. Der Sourceanschluß des ersten N-MOS Transistors Q112 ist mit einem weiteren N-MOS Tran sistor Q113 verbunden, der eine Konstantstromquelle bildet, und an dessen Gateanschluß eine Vorspannung mit mittlerem Pegel zwischen Vcc und Vss liegt.

Ein zweiter N-MOS Transistor Q115 ist mit dem Gatean schluß des Treibertransistors und mit den Gate- und Source anschlüssen des Transistors Q114 der zweiten Stromspiegel schaltung verbunden, wobei ein zweites Freigabetaktsignal ϕ_SP2 für die aktive Neuspeicherung am Gateanschluß des Transistors Q115 liegt. Der Sourceanschluß des zweiten N-MOS Transistors Q115 ist mit einem N-MOS Transistor Q116 verbunden, an dessen Gateanschluß eine Vorspannung mit einem Zwischenpegel zwischen Vcc und Vss liegt und der eine Konstantstromquelle bildet.

Zwischen dem Gateanschluß des Treibertransistors Q110 und den Gate- und Sourceanschlüssen des P-MOS Transistors Q111 liegt ein Transistor Q117, dessen Drainanschluß mit dem äußeren Engergiequellenanschluß Vcc verbunden ist, während am Gateanschluß des Transistors Q117 ein Treibersteuertaktsignal ϕ_EN liegt, das von einem ODER-Glied OR ausgegeben wird. An den beiden Eingängen des ODER-Gliedes OR liegen jeweils das erste und das zweite Freigabetaktsignal ϕ_SP1, ϕ_SP2 für die aktive Neuspeicherung.

Wenn während der aktiven Neuspeicherung das Zeilenadres sentastsignal RAS einen niedrigen Pegel hat, so daß ein aktiver Arbeitszyklus besteht, dann wird in dieser Weise das erste Freigabetaktsignal ϕ_SP1 für die aktive Neuspeicherung auf einen hohen Pegel gesetzt. Dementsprechend sperrt der Transistor Q117 und werden die Transistoren Q114, Q112 und Q111 der ersten Stromspiegelschaltung durchgeschaltet, wodurch der Treibertransistor Q110 durchgeschaltet wird.

Unter diesen Umständen beginnt das Potential am Knotenpunkt LA_P langsam anzusteigen, wobei nach Ablauf eines gegebenen Zeitintervalls, wenn das zweite Freigabetaktsignal ϕ_SP2 für die aktive Neuspeicherung auf einen hohen Pegel kommt, der Transistor Q115 durchschaltet, der zusammen mit dem Transistor Q114 die zweite Stromspiegelschaltung bildet, so daß das Maß an Stromfluß durch den Treibertransistor Q110 zunimmt, wodurch die Leseverstärker stabil und schnell angesteuert werden. Die Lesetreiberschaltung von Fig. 10, bei der eine Doppelleseflanke vorgesehen ist, ist ähnlich wie die in Fig. 9 dargestellte Schaltung aufgebaut.

Das heißt, daß ein weiterer N-MOS Transistor Q121 so vorgesehen ist, daß er zusammen mit dem N-MOS Treibertran sistor Q120 eine erste Stromspiegelschaltung bildet, so daß das Maß an Stromfluß durch den Leseverstärkertreibertran sistor Q120 eingestellt wird, wobei für den gleichen Zweck die Gate- und Drainanschlüsse des Transistors Q121 mit dem Gateanschluß des Treibertransistors Q120 verbunden sind.

Es ist weiterhin ein N-MOS Transistor Q124 vorgesehen, der mit dem Gateanschluß des Treibertransistors und mit den Gate- und Drainanschlüssen des Transistors Q121 verbunden ist, so daß der Transistor Q124 zusammen mit dem Treibertran sistor eine zweite Stromspiegelschaltung bildet.

Ein erster P-MOS Transistor Q122 ist weiterhin mit dem Gateanschluß des Treibertransistors und mit den Gate- und Drainanschlüssen des Transistors Q121 der ersten Stromspie gelschaltung verbunden, wobei ein erstes Lesefreigabe taktsignal ϕ_SN1 am Gate des Transistors Q122 liegt.

Ein zweiter P-MOS Transistor Q125 ist weiterhin mit dem Gateanschluß des Treibertransistors und mit den Gate- und Drainanschlüssen des Transistors Q124 der zweiten Stromspie gelschaltung verbunden, wobei ein zweites Lesefreigabetakt signal ϕ_SN2 am Gateanschluß des Transistors Q125 liegt.

Der Drainanschluß des zweiten P-MOS Transistors Q125 ist weiterhin mit einem P-MOS Transistor Q126 verbunden, an dessen Gateanschluß eine Vorspannung mit einem Zwischenpegel zwischen der externen Spannung Vcc und dem Massepotential Vss liegt. Der Gateanschluß des Treibertransistors Q120 und die Gate- und Drainanschlüsse der N-MOS Transistoren Q121, Q124 sind mit einem Transistor Q127 verbunden, dessen Source anschluß an Masse Vss liegt und an dessen Gateanschluß ein Treibersteuertaktsignal ϕ_EN liegt.

Wenn während des Lesevorganges das Zeilenadressentast signal RAS einen niedrigen Pegel hat, so daß es im aktiven Zyklus liegt, dann kommt in dieser Weise das erste Lesefrei gabetaktsignal ϕ_SN1 auf einen niedrigen Pegel und kommt auch das Treibersteuertaktsignal ϕ_EN auf einen niedrigen Pegel, so daß der Transistor Q127 sperrt und der Transistor Q122 durchschaltet.

Es liegen dementsprechend Signale mit hohem Pegel am Gateanschluß des Treibertransistors Q120, des Transistors Q124 und des Transistors Q121 der ersten Stromspiegelschal tung, was zur Folge hat, daß die Transistoren Q121, Q120 durchschalten und das Potential des Signals ϕLA_N zunächst langsam abzufallen beginnt. Nach Ablauf eines gegebenen Zeitintervalls, wenn das zweite Lesefreigabesignal ϕ_SN2 auf einen niedrigen Pegel kommt, dann schaltet der Transistor Q124 durch, der zusammen mit dem Transistor Q125 die zweite Stromspiegelschaltung bildet, was eine Zunahme der Stromstär ke des Treibertransistors Q120 zur Folge hat, wodurch es möglich wird, die Leseverstärker schnell und stabil anzu steuern.

Wenn die Kanalbreiten der Transistoren Q110, Q111, Q114, Q120, Q121 und Q124, die die Stromspiegelschaltungen in den Fig. 9 und 10 bilden, jeweils mit W110, W111, W114, W120, W121 und W124 bezeichnet werden, und wenn die durch die Transistoren Q111, Q114, Q121 und Q124 während der Arbeit der Stromspiegelschaltungen fließenden Ströme jeweils mit I_P1, I_P2, I_N1 und I_N2 bezeichnet werden, dann lassen sich die Ströme des Treibersignals für die aktive Neuspeicherung und der Lesetreibersignale ϕLA_P und ϕLA_N, die beim aktiven Umspeichern und beim Lesen erzeugt werden, durch die folgenden Gleichungen darstellen:

Aus den Gleichungen (3) und (4) ist ersichtlich, daß die Spitzenstromwerte der Treibersignale, die während der aktiven Neuspeicherung und während des Lesevorganges erzeugt werden, auf der Grundlage der Größenverhältnisse der Transistoren und der Stromstärke der ersten Stromspiegelschaltung bestimmt sind. Die erste Stromspiegelschaltung wird zuerst aktiviert und ist kleiner als die zweite Stromspiegelschaltung ausge legt, die später aktiviert wird. In dieser Weise werden die erste und die zweite Stromspiegelschaltung nacheinander aktiviert, so daß die Potentiale des Treibersignals ϕLA_P für die aktive Neuspeicherung und des Lesetreibersignals ϕLA_N eine lineare Doppelflanke haben und es dadurch möglich ist, die Leseverstärker schnell und stabil anzusteuern.

Wie es oben beschrieben wurde, wird gemäß der Erfindung während der Arbeit des Treibertransistors für die Lesever stärker des Halbleiterspeichers die Gatespannung des Treibertransistors durch die Vorspannungsschaltung gesteuert, die einen MOS Transistor einschließt, der zusammen mit dem Treibertransistor eine Stromspiegelschaltung bildet.

Das hat zur Folge, daß der Treibertransistor langsam durchgeschaltet wird, so daß die Treibersignale für die aktive Neuspeicherung und für den Lesebetrieb jeweils eine linear ansteigende oder abfallende Flanke haben. Das führt dazu, daß der Spitzenstrom der Treibersignale herabgesetzt ist, so daß sich eine Leseverstärkertreiberschaltung ergibt, die die Stabilität der kleinformatigen Leseverstärker erhöht.

Die Leseverstärkertreiberschaltung ist weiterhin mit zwei Stromspiegelschaltungen versehen, die nacheinander aktiviert werden, so daß Leseverstärkertreibersignale mit linearen Doppelflanken erhalten werden können.

Die Vorspannungsschaltung ist weiterhin mit einer Klemmschaltung versehen, die eine Komparatorschaltung einschließt, so daß es möglich ist, das Treibersignal für die aktive Neuspeicherung an einen internen Spannungspegel (annähernd 4 V) zu klemmen und dadurch eine Beeinträchtigung der Charakteristik des Speichers zu verhindern.

Gemäß der Erfindung erfolgt eine Freigabe nur für die aktive Neuspeicherung, so daß sich eine Leseverstärkertrei berschaltung ergibt, die einen zusätzlichen Bereitschafts strom vermeidet, der bei einer herkömmlichen eine interne Spannung erzeugenden Schaltung auftritt.

Claims

1. Leseverstärkertreiberschaltung zum Betreiben und Ansteuern einer Vielzahl von Leseverstärkern, von denen jeder aus zwei P-MOS Transistoren und zwei N-MOS Transistoren besteht, mit einer Treiberschaltung für die aktive Neuspei cherung, an deren Eingang Freigabesignale (ϕ_SP) für die aktive Neuspeicherung liegen und die Treibersignale (LA_P) für die aktive Neuspeicherung erzeugt, wobei die Treiberschaltung für die aktive Neuspeicherung zwischen die Leseverstärker und den Energiequellenanschluß (Vcc) geschaltet ist, und mit einer Lesetreiberschaltung, die an ihrem Eingang Lesefreigabesig nale (ϕ_SN) empfängt und Lesetreibersignale (ϕLA_N) erzeugt, wobei die Lesetreiberschaltung zwischen die Leseverstärker und den Masseanschluß (Vss) geschaltet ist, dadurch gekenn zeichnet, daß die Treiberschaltung für die aktive Neuspeiche rung
eine Stromspiegelschaltung mit einem oder mehreren P-MOS Treibertransistoren (Q10) und mit einem P-MOS Transistor (Q11) zum Einstellen der Stromstärke des Treibertransistors (Q10),
eine Inverterschaltung zum Steuern der Arbeit der Stromspiegelschaltung nach Maßgabe der Freigabesignale (ϕ_SP) für die aktive Neuspeicherung, wobei die Inverterschaltung einen P-MOS Transistor (Q12) und einen N-MOS Transistor (Q13) enthält, und
einen N-MOS Transistor (Q14) umfaßt, der als Konstant stromquelle für die Stromspiegelschaltung arbeitet und an dessen Gateanschluß eine Vorspannung (Vbias) liegt, wobei sein Drainanschluß mit dem Sourceanschluß des N-MOS Transistors (Q13) der Inverterschaltung verbunden ist und sein Sourcean schluß an Masse (Vss) liegt, so daß das Potential der Treiber signale (ϕLA_P) für die aktive Neuspeicherung so gesteuert wird, daß die Wellenform des Signals (ϕLA_P) eine linear ansteigende Flanke hat, und
die Lesetreiberschaltung
eine Stromspiegelschaltung mit einem oder mehreren N-MOS Treibertransistoren (Q20) und einem weiteren N-MOS Transistor (Q15) zum Einstellen der Stromstärke der Treibertransistoren (Q20)
eine Inverterschaltung zum Steuern der Arbeit der Stromspiegelschaltung nach Maßgabe von Lesefreigabesignalen ϕ_SN, wobei die Inverterschaltung einen N-MOS Transistor (Q16) und einen P-MOS Transistor (Q17) enthält, und
einen P-MOS Transistor (Q18) umfaßt, der als Konstant stromquelle für die Stromspiegelschaltung arbeitet und an dessen Gateanschluß eine Vorspannung (Vbias) liegt, wobei sein Sourceanschluß mit dem Drainanschluß des P-MOS Transistors (Q17) der Inverterschaltung verbunden ist, während sein Drainanschluß an einem externen Energiequellenanschluß (Vcc) liegt, so daß das Potential der Lesetreibersignale (ϕLA_N) so gesteuert wird, daß die Wellenform des Signals (ϕLA_N) eine linear abfallende Flanke hat.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Vorspannung (Vbias), die am Gateanschluß der MOS Transistoren (Q14, Q18) liegt, die als Konstantstromquelle für die Stromspiegelschaltung arbeiten, auf einer konstanten Spannung mit einem mittleren Pegel zwischen der externen Energiequellenspannung (Vcc) und dem Massepotential (Vss) gehalten wird.

3. Leseverstärkertreiberschaltung zum Betreiben und Ansteuern einer Vielzahl von Leseverstärkern mit einem Treibersignal für die aktive Neuspeicherung, die mit einem oder mehreren P-MOS Treibertransistoren versehen ist, die zwischen die Leseverstärker und einen externen Energiequel lenanschluß (Vcc) geschaltet sind, gekennzeichnet durch
eine Vorspannungsschaltung (10) zum Steuern der Gatespannung (V_LAPG) des P-MOS Treibertransistors (Q10) nach Maßgabe eines Freigabesignals (ϕ_SP) für die aktive Neuspeiche rung, um die Stromstärke des Treibertransistors (Q10) einzustellen, wobei die Vorspannungsschaltung (10) eine Stromspiegelschaltung enthält, die zusammen mit dem P-MOS Treibertransistor (Q10) gebildet ist,
eine Komparatorschaltung (30), die die Spannung (V_LAP) von Halteknotenpunkten der Leseverstärker erfaßt und die erfaßte Spannung mit einer Bezugsspannung (V_REF) vergleicht, wobei die Komparatorschaltung (30) aus einer Differentialverstär kerschaltung und einer Konstantstromquelle besteht, und
eine Triggerschaltung (20) zum Triggern der Vorspan nungsschaltung (10) auf einen hohen oder niedrigen Spannungs zustand, um die Vorspannungsschaltung (10) auf die Ausgangs signale der Komparatorschaltung (30) zu aktivieren oder zu deaktivieren, so daß die Spannung für die aktive Neuspeiche rung an eine interne Spannung mit einem konstanten Pegel (annähernd 4 V) unabhängig von der von außen kommenden Spannung geklemmt wird.

4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Vorspannungsschaltung (10) aus
einem P-MOS Transistor (Q11), der zusammen mit dem P-MOS Treibertransistor (Q10) eine Stromspiegelschaltung bildet, wobei der P-MOS Transistor (Q11) mit dem Gateanschluß des P- MOS Treibertransistor (Q10) verbunden ist,
einer Inverterschaltung zum Steuern der Arbeit der Stromspiegelschaltung nach Maßgabe des Freigabesignals (ϕ_SP) für die aktive Neuspeicherung, wobei die Inverterschaltung einen P-MOS Transistor (Q12) und einen N-MOS Transistor (Q13) enthält, und
einem N-MOS Transistor (Q14) besteht, der als Konstant stromquelle für die Stromspiegelschaltung arbeitet und an dessen Gateanschluß eine Vorspannung (Vbias) liegt, während sein Drainanschluß mit dem Sourceanschluß des N-MOS Tran sistors (Q13) der Inverterschaltung verbunden ist, und sein Sourceanschluß an Masse liegt.

5. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Vorspannungsschaltung (10) aus
einem N-MOS Transistor (Q51), an dessen Gate- und Drainanschlüssen eine externe Spannung (Vcc) liegt,
einem P-MOS Transistor (Q52), dessen Drainanschluß mit dem Sourceanschluß des N-MOS Transistors (Q51) verbunden ist, dessen Gateanschluß an Masse (Vss) liegt und dessen Source anschluß mit dem Gateanschluß des Treibertransistors (Q50) verbunden ist, wobei der N-MOS Transistor und der P-MOS Transistor (Q51, Q52) zusammen mit dem P-MOS Treibertran sistor (Q50) eine Stromspiegelschaltung bilden,
einer Inverterschaltung aus einem P-MOS Transistor (Q53) und einem N-MOS Transistor (Q54) und
einem N-MOS Transistor (Q55) besteht, der als Konstant stromquelle für die Stromspiegelschaltung arbeitet und and dessen Gateanschlüssen eine Vorspannung (Vbias) liegt, dessen Drainanschluß mit dem Sourceanschluß des N-MOS Transistors (Q54) der Inverterschaltung verbunden ist und dessen Source anschluß an Masse liegt.

6. Schaltung nach einem der Ansprüche 3, 4 und 5, dadurch gekennzeichnet, daß die Vorspannung (Vbias), die an den Gateanschlüssen der MOS Transistoren (Q14, Q55) liegt, die als Konstantstromquelle für die Stromspiegelschaltung arbeiten, auf einem Zwischenpegel zwischen der externen Spannung (Vcc) und dem Massepotential (Vss) gehalten wird.

7. Schaltung nach einem der Ansprüche 3, 4 und 5, dadurch gekennzeichnet, daß die Gatespannungen der Treiber transistoren (Q10, Q50) während der Ansteuerung der Lesever stärker auf einen Zwischenpegel zwischen der externen Spannung (Vcc) und dem Massepotential (Vss) verschoben werden.

8. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Triggerschaltung (20) aus
einem ersten P-MOS Transistor (Q21), an dessen Drainan schluß die externe Spannung Vcc liegt,
einem ersten N-MOS Transistor (Q22), dessen Gate- und Drainanschlüsse jeweils mit den Gate- und Sourceanschlüssen des ersten P-MOS Transistors (Q21) verbunden sind,
einem zweiten N-MOS Transistor (Q23), dessen Drainan schluß mit dem Sourceanschluß des ersten N-MOS Transistors (Q22) verbunden ist und dessen Sourceanschluß an Masse (Vss) liegt,
einem NAND-Glied (NAND), dessen einer Eingang mit dem Sourceanschluß des ersten P-MOS Transistors (Q21) und mit dem Drainanschluß des ersten N-MOS Transistors (Q22) verbunden ist, während an seinem anderen Eingang die Lesetaktsignale (ϕ_S) zum Aktivieren der Leseverstärkertreiberschaltung liegen, und
einem Inverter (INV3) besteht, der mit dem Ausgang des NAND-Gliedes (NAND) verbunden ist.

9. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Triggerschaltung (40) aus einem Inverter mit einem P- MOS Transistor (Q41) und einem MOS Transistor (Q42) besteht.

10. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Komparatorschaltung (30) eine Differentialverstärkerschaltung aus zwei P-MOS Transistoren (Q31, Q33) und zwei N-MOS Transistoren (Q32, Q34) und eine Konstantstromquelle (Q35) umfaßt, die mit den Sourceanschlüssen der N-MOS Transistoren (Q32, Q34) der Differentialverstärkerschaltung verbunden ist und an deren Gateanschluß ein Treibersteuertaktsignal (ϕ_S) liegt, wobei die Komparatorschaltung (30) eine Bezugsspannung (V_REF), die am Gateanschluß eines der N-MOS Transistoren (Q32) liegt, mit der Spannung (V_LAP) eines Knotenpunktes (LA_P) vergleicht, die am Gateanschluß des anderen N-MOS Transistors (Q34) liegt.

11. Schaltung nach einem der Ansprüche 3, 4, 5, 8, 9 und 10, dadurch gekennzeichnet, daß die Bezugsspannung (V_REF) und die Spannung (V_LAP) des Halteknotenpunktes (LA_P) der Leseverstär ker bei der aktiven Neuspeicherung miteinander verglichen werden, wobei dann, wenn die Spannung (V_LAP) gleich der Bezugsspannung oder größer als diese Bezugsspannung ist, die Arbeit der Stromspiegelschaltung unterbrochen wird, um die Spannung für die aktive Neuspeicherung auf einen konstanten Pegel zu klemmen.

12. Leseverstärkertreiberschaltung zum Betreiben und Ansteuern einer Vielzahl von Leseverstärkern mit einer Treiberschaltung für die aktive Neuspeicherung, die mit einer Vielzahl von P-MOS Treibertransistoren versehen ist, die zwischen einen externen Spannungsanschluß (Vcc) und die Leseverstärker geschaltet sind, gekennzeichnet durch
einen ersten P-MOS Transistor (Q111), der zusammen mit dem Treibertransistor (Q110) eine erste Stromspiegelschaltung bildet, um die Stromstärke des Treibertransistors (Q110) einzustellen, und dessen Gate- und Sourceanschlüsse mit dem Gateanschluß des Treibertransistors (Q110) verbunden sind,
einen ersten N-MOS Transistor (Q112), dessen Drainan schluß am Gateanschluß des Treibertransistors (110) und am Sourceanschluß des ersten P-MOS Transistors (Q111) liegt, und an dessen Gateanschluß ein erstes Freigabetaktsignal (ϕ_SP1) für die aktive Neuspeicherung liegt,
eine erste Konstantstromquelle, die als Konstantstrom quelle für die erste Stromspiegelschaltung arbeitet, wobei die Konstantstromquelle aus einem dritten N-MOS Transistor (Q113) besteht, an dessen Gateanschluß eine Vorspannung (Vbias) liegt und dessen Drainanschluß mit dem Sourceanschluß des ersten MOS Transistors (Q112) verbunden ist,
einen zweiten P-MOS Transistor (Q114), der zusammen mit dem Treibertransistor (Q110) eine zweite Stromspiegelschal tung bildet und dessen Gate- und Sourceanschlüsse mit dem Gateanschluß des Treibertransistors (Q110) verbunden sind,
einen zweiten MOS Transistor (Q115), dessen Drainan schluß mit dem Gateanschluß des Treibertransistors (Q110) und mit dem Sourceanschluß des P-MOS Transistors (Q114) verbunden ist und an dessen Gateanschluß ein zweites Freigabetaktsignal (ϕ_SP2) für die aktive Neuspeicherung liegt,
eine zweite Konstantstromquelle, die als Konstantstrom quelle für die zweite Stromspiegelschaltung arbeitet, wobei die zweite Konstantstromquelle aus einem vierten N-MOS Transistor (Q116) besteht, an dessen Gateanschluß die Vorspannung (Vbias) liegt und desen Drainanschluß mit dem Sourceanschluß des zweiten N-MOS Transistors (Q115) verbunden ist, und
ein ODER-Glied (OR) umfaßt, an dem das erste und das zweite Freigabesignal (ϕ_SP1, ϕ_SP2) für die aktive Neuspeiche rung liegen und das ein Treibersteuertaktsignal (ϕ_EN) ausgibt, wobei das ODER-Glied (OR) über einen dritten P-MOS Transistor (Q117) mit dem Gateanschluß des Treibertransistors (Q110) verbunden ist, so daß die erste und die zweite Stromspiegel schaltung nacheinander aktiviert werden und somit das Treibersignal (ϕLA_P) für die aktive Neuspeicherung eine lineare Doppelflanke hat.

13. Schaltung nach Anspruch 12, dadurch gekennzeichnet, daß die Vorspannungen, die an den Gateanschlüssen des dritten und des vierten N-MOS Transistors (Q113, Q116) liegen, die als Konstantstromquellen für die erste und die zweite Stromspiegelschaltung arbeiten, auf einer konstanten Spannung mit einem mittleren Pegel zwischen der externen Spannung und dem Massepotential gehalten werden.

14. Schaltung nach einem der Ansprüche 12 und 13, dadurch gekennzeichnet, daß der Strom der ersten Stromspie gelschaltung so festgelegt ist, daß seine Stromstärke kleiner als die der zweiten Stromspiegelschaltung ist.

15. Leseverstärkertreiberschaltung zum Betreiben und Ansteuern einer Vielzahl von Leseverstärkern mit einer Lesetreiberschaltung, die mit einem oder mehreren N-MOS Treibertransistoren versehen ist, die zwischen die Lesever stärker und Masse (Vss) geschaltet sind, gekennzeichnet durch
einen ersten N-MOS Transistor (Q121), der zusammen mit dem Treibertransistor (Q120) eine erste Stromspiegelschaltung bildet, um die Stromstärke des Treibertransistors (Q120) einzustellen, und dessen Gate- und Drainanschlüsse mit dem Gateanschluß des N-MOS Treibertransistor (Q120) verbunden sind,
einen ersten P-MOS Transistor (Q122), dessen Source anschluß mit dem Gateanschluß des Treibertransistors (120) und mit dem Drainanschluß des ersten N-MOS Transistors (Q121) verbunden ist und an dessen Gateanschluß ein erstes Lesefrei gabesignal (ϕ_SN1) liegt,
eine ersten Konstantstromquelle, die als Konstantstrom quelle für die erste Stromspiegelschaltung arbeitet, wobei die erste Konstantstromquelle aus einem dritten P-MOS Transistor (Q123) besteht, an dem eine Vorspannung liegt und dessen Sourceanschluß mit dem Drainanschluß des ersten P-MOS Transistors (Q122) verbunden ist,
einen zweiten N-MOS Transistor (Q124), der zusammen mit dem Treibertransistor (Q120) eine zweite Stromspiegelschal tung bildet und dessen Gate- und Drainanschlüsse mit dem Gateanschluß des N-MOS Treibertransistors (Q120) verbunden sind,
einen zweiten P-MOS Transistor (Q125), dessen Source anschluß mit dem Gateanschluß des Treibertransistors (Q120) und mit dem Drainanschluß des zweiten N-MOS Transistors (Q124) verbunden ist und an dem ein zweites Lesefreigabetakt signal (ϕ_SN2) liegt,
eine zweite Konstantstromquelle, die als Konstantstrom quelle für die zweite Stromspiegelschaltung arbeitet, wobei die zweite Konstantstromquelle aus einem vierten P-MOS Transistor (Q126) besteht, an desen Gateanschluß eine Vorspannung (Vbias) liegt und dessen Sourceanschluß mit dem Drainanschluß des zweiten P-MOS Transistors (Q125) verbunden ist, und
einen dritten N-MOS Transistor (Q127) umfaßt, an dem ein Treibersteuertaktsignal (ϕ_EN) liegt und dessen Sourceanschluß an Masse liegt, während sein Drainanschluß mit dem Gatean schluß des Treibertransistors (Q120) verbunden ist, so daß die erste und die zweite Stromspiegelschaltung nacheinander aktiviert werden und somit die Lesetreibersignale (ϕLA_N) eine lineare Doppelflanke haben.

16. Schaltung nach Anspruch 15, dadurch gekennzeichnet, daß die Vorspannung, die an den Gateanschlüssen des dritten und vierten P-MOS Transistors (Q123, Q126) liegt, die als Konstantstromquellen für die erste und die zweite Stromspie gelschaltung arbeiten, auf einer konstanten Spannung mit einem mittleren Pegel zwischen der externen Spannung (Vcc) und dem Massepotential (Vss) gehalten wird.

17. Schaltung nach einem der Ansprüche 15 und 16, dadurch gekennzeichnet, daß der Strom der ersten Stromspie gelschaltung so festgelegt ist, daß er mit einer Stärke fließt, die kleiner als die der zweiten Stromspiegelschaltung ist.