JP2014532351A - 負荷に依存しないバッファを改善するための方法及び装置 - Google Patents
負荷に依存しないバッファを改善するための方法及び装置 Download PDFInfo
- Publication number
- JP2014532351A JP2014532351A JP2014533258A JP2014533258A JP2014532351A JP 2014532351 A JP2014532351 A JP 2014532351A JP 2014533258 A JP2014533258 A JP 2014533258A JP 2014533258 A JP2014533258 A JP 2014533258A JP 2014532351 A JP2014532351 A JP 2014532351A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- feedback capacitor
- coupled
- switch
- switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 111
- 238000000034 method Methods 0.000 title claims abstract description 13
- 239000003990 capacitor Substances 0.000 claims abstract description 102
- 230000004044 response Effects 0.000 claims abstract description 14
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000007704 transition Effects 0.000 description 9
- 238000004891 communication Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 230000035882 stress Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 230000032683 aging Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018557—Coupling arrangements; Impedance matching circuits
- H03K19/018571—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS
- H03K19/018578—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS with at least one differential stage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018557—Coupling arrangements; Impedance matching circuits
- H03K19/018571—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
- H03K19/09482—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors using a combination of enhancement and depletion transistors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
Description
Claims (20)
- バッファの入力端子及び出力端子の間に電気的に結合されるフィードバックキャパシタと、
前記フィードバックキャパシタと電気的に並列であり、制御信号に応答して前記フィードバックキャパシタを電気的に短絡するよう動作するスイッチと
を有し、
前記スイッチは、前記入力端子で決定的電圧レベルを引き起こす、
装置。 - 前記フィードバックキャパシタは、前記バッファのプルアップデバイスのゲートへ結合されるP型トランジスタへ結合され、
前記フィードバックキャパシタは、前記バッファのプルダウンデバイスのゲートへ結合されるN型トランジスタへ結合され、
前記入力端子は、前記P型トランジスタ及び前記N型トランジスタのソース又はドレイン端子へ結合し、
前記出力端子は負荷へ結合する、
請求項1に記載の装置。 - 前記バッファは、入出力トランスミッタの複数のドライバを有し、前記フィードバックキャパシタは、前記バッファの前記入力端子及び前記出力端子の間に結合される複数のフィードバックキャパシタを有する、
請求項1に記載の装置。 - 前記スイッチは複数のスイッチを有し、該複数のスイッチの夫々は、前記複数のフィードバックキャパシタの中の対応するフィードバックキャパシタと電気的に並列であり、前記制御信号は複数の制御信号を有し、該複数の制御信号の夫々は、前記複数のスイッチの中の対応するスイッチを当該制御信号の信号レベルに従ってオン又はオフさせる、
請求項3に記載の装置。 - 前記制御信号を生成するよう動作するロジックユニット
を更に有する請求項1に記載の装置。 - 前記スイッチは複数のスイッチを有し、該複数のスイッチの夫々は、複数のフィードバックキャパシタの中の対応するフィードバックキャパシタと電気的に並列であり、前記複数のフィードバックキャパシタの夫々は、前記バッファのプルアップ及びプルダウンデバイスへ結合され、前記ロジックユニットは、オン又はオフされる前記プルアップ及びプルダウンデバイスの数の差の決定に応答して前記複数のスイッチの中のスイッチをオン又はオフするよう動作する、
請求項5に記載の装置。 - 前記ロジックユニットは、前記バッファが前記出力端子でデータを駆動しているかどうか、又は前記バッファへ結合されるレシーバが前記出力端子からデータを受信するよう有効にされるかどうかの決定に応答して、前記制御信号の信号レベルに従って、前記スイッチに前記フィードバックキャパシタを電気的に短絡させるよう動作する、
請求項5に記載の装置。 - 前記ロジックユニットは、前記バッファがそのスリューレートを前記出力端子で増大させるよう動作する場合に、前記制御信号の信号レベルに従って、前記スイッチに前記フィードバックキャパシタを電気的に短絡させるよう動作する、
請求項5に記載の装置。 - 前記ロジックユニットは、前記バッファがトライステートにされる場合、又は前記バッファへ結合されるレシーバが受信モードにある場合に、前記制御信号によって、前記スイッチに前記フィードバックキャパシタを電気的に短絡させるよう動作する、
請求項5に記載の装置。 - 埋込型マルチメディアカードユニットと、
前記埋込型マルチメディアカードユニットへ結合される入出力インターフェースを備えるプロセッサと
を有し、
前記入出力インターフェースは、
バッファの入力端子及び出力端子の間に電気的に結合されるフィードバックキャパシタと、
前記フィードバックキャパシタと電気的に並列であり、制御信号に応答して前記フィードバックキャパシタを電気的に短絡するよう動作するスイッチと
を有し、
前記スイッチは、前記入力端子で決定的電圧レベルを引き起こす、
システム。 - 前記埋込型マルチメディアカードユニット及び前記プロセッサは、タブレット型コンピュータ装置又はスマートフォンの中に配置される、
請求項10に記載のシステム。 - 前記フィードバックキャパシタは、前記バッファのプルアップデバイスのゲートへ結合されるP型トランジスタへ結合され、
前記フィードバックキャパシタは、前記バッファのプルダウンデバイスのゲートへ結合されるN型トランジスタへ結合され、
前記入力端子は、前記P型トランジスタ及び前記N型トランジスタのソース又はドレイン端子へ結合し、
前記出力端子は負荷へ結合する、
請求項10に記載のシステム。 - 前記バッファは、入出力トランスミッタの複数のドライバを有し、前記フィードバックキャパシタは、前記バッファの前記入力端子及び前記出力端子の間に結合される複数のフィードバックキャパシタを有する、
請求項10に記載のシステム。 - 前記プロセッサは、前記制御信号を生成するよう動作するロジックユニットを更に有する、
請求項10に記載のシステム。 - 前記スイッチは複数のスイッチを有し、該複数のスイッチの夫々は、複数のフィードバックキャパシタの中の対応するフィードバックキャパシタと電気的に並列であり、前記制御信号は、前記ロジックユニットによって生成される複数の制御信号を有し、該複数の制御信号の夫々は、前記複数のスイッチの中の対応するスイッチを当該制御信号の信号レベルに従ってオン又はオフさせる、
請求項14に記載のシステム。 - 前記スイッチは複数のスイッチを有し、該複数のスイッチの夫々は、複数のフィードバックキャパシタの中の対応するフィードバックキャパシタと電気的に並列であり、前記複数のフィードバックキャパシタの夫々は、前記バッファのプルアップ及びプルダウンデバイスへ結合され、前記ロジックユニットは、オン又はオフされる前記プルアップ及びプルダウンデバイスの数の差の決定に応答して前記複数のスイッチの中のスイッチをオン又はオフするよう動作する、
請求項14に記載のシステム。 - 前記ロジックユニットは、前記バッファが前記出力端子でデータを駆動しているかどうか、又は前記バッファへ結合されるレシーバが前記出力端子からデータを受信するよう有効にされるかどうかの決定に応答して、前記制御信号の信号レベルに従って、前記スイッチに前記フィードバックキャパシタを電気的に短絡させるよう動作する、
請求項14に記載のシステム。 - 前記ロジックユニットは、前記バッファがトライステートにされる場合、又は前記バッファへ結合されるレシーバが受信モードにある場合に、前記制御信号によって、前記スイッチに前記フィードバックキャパシタを電気的に短絡させるよう動作する、
請求項14に記載のシステム。 - フィードバックキャパシタをバッファの入力端子及び出力端子の間に電気的に結合するステップと、
前記フィードバックキャパシタと電気的に並列であり且つ前記入力端子で決定的電圧レベルを引き起こすスイッチによって、制御信号に応答して電気的に短絡するステップと
を有する方法。 - 前記制御信号を生成するステップを有し、前記スイッチは複数のスイッチを有し、該複数のスイッチの夫々は、複数のフィードバックキャパシタの中の対応するフィードバックキャパシタと電気的に並列であり、該複数のフィードバックキャパシタの夫々は、前記バッファのプルアップ及びプルダウンデバイスへ結合され、
オン又はオフされる前記プルアップ及びプルダウンデバイスの数の差の決定に応答して前記複数のスイッチの中のスイッチをオン又はオフするステップを有する、
請求項19に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2011/053990 WO2013048410A1 (en) | 2011-09-29 | 2011-09-29 | Method and apparatus for improving a load independent buffer |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016059516A Division JP6273308B2 (ja) | 2016-03-24 | 2016-03-24 | 負荷に依存しないバッファを改善するための方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014532351A true JP2014532351A (ja) | 2014-12-04 |
JP5908593B2 JP5908593B2 (ja) | 2016-04-26 |
Family
ID=47996153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014533258A Active JP5908593B2 (ja) | 2011-09-29 | 2011-09-29 | 負荷に依存しないバッファを改善するための方法及び装置 |
Country Status (6)
Country | Link |
---|---|
US (2) | US9509292B2 (ja) |
JP (1) | JP5908593B2 (ja) |
KR (4) | KR20170086712A (ja) |
CN (1) | CN203313151U (ja) |
TW (2) | TWI652901B (ja) |
WO (1) | WO2013048410A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106898285B (zh) * | 2015-12-18 | 2021-08-17 | 硅工厂股份有限公司 | 输出缓冲器及包括输出缓冲器的源极驱动电路 |
US9882555B2 (en) * | 2016-06-24 | 2018-01-30 | Infineon Technologies Ag | Switch device |
KR102423987B1 (ko) * | 2017-09-21 | 2022-07-22 | 삼성전자주식회사 | 터미네이션 회로 및 인터페이스 장치 |
US10911060B1 (en) * | 2019-11-14 | 2021-02-02 | Xilinx, Inc. | Low power device for high-speed time-interleaved sampling |
US11476776B1 (en) * | 2021-04-28 | 2022-10-18 | Realtek Semiconductor Corp. | Voltage-controlled delay buffer of wide tuning range |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02166915A (ja) * | 1988-11-09 | 1990-06-27 | Ncr Corp | 負荷反応遷移制御付バツフア回路 |
JPH06296129A (ja) * | 1991-10-03 | 1994-10-21 | Natl Semiconductor Corp <Ns> | エッジ速度を選択できるcmos出力バッファ回路 |
JPH0793441A (ja) * | 1993-09-20 | 1995-04-07 | Takayama:Kk | 逐次演算回路 |
JP2001508635A (ja) * | 1997-11-19 | 2001-06-26 | アトメル・コーポレイション | ゼロ遅延の、スルーレートが制御された出力バッファ |
JP2005057744A (ja) * | 2003-07-23 | 2005-03-03 | Nec Corp | 差動増幅器及びデータドライバと表示装置 |
JP2007081907A (ja) * | 2005-09-15 | 2007-03-29 | Renesas Technology Corp | 出力バッファ回路 |
JP2009290439A (ja) * | 2008-05-28 | 2009-12-10 | Asahi Kasei Electronics Co Ltd | 相関二重サンプリング回路 |
US20120212260A1 (en) * | 2011-02-23 | 2012-08-23 | Qualcomm Incorporated | Dynamic Feedback-Controlled Output Driver with Minimum Slew Rate Variation from Process, Temperature and Supply |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5841957A (en) * | 1996-05-23 | 1998-11-24 | Acti Technology Corp. | Programmable I/O remapper for partially defective memory devices |
US5808481A (en) * | 1996-06-28 | 1998-09-15 | Intel Corporation | Output swing clamp for USB differential buffer |
JP2003504912A (ja) * | 1999-07-01 | 2003-02-04 | バー−ブラウン コーポレイション | キャパシタアレイ |
US7149242B1 (en) * | 2000-05-31 | 2006-12-12 | Bitrage, Inc. | Communications system for improving transmission rates and transmission distances of data signals across communications links |
KR100429870B1 (ko) | 2001-02-14 | 2004-05-03 | 삼성전자주식회사 | Pvt 변화와 출력단자의 부하 커패시턴스의 변화에 의한슬루율 변화를 최소화할 수 있는 출력버퍼 회로 |
GB0105629D0 (en) | 2001-03-07 | 2001-04-25 | Marconi Comm Ltd | A transmitter system |
US6606271B2 (en) * | 2001-05-23 | 2003-08-12 | Mircron Technology, Inc. | Circuit having a controllable slew rate |
DE10148338B4 (de) * | 2001-09-29 | 2005-11-10 | Infineon Technologies Ag | Skalierbare Treibervorrichtung sowie zugehörige integrierte Schaltung |
US6731164B2 (en) | 2002-01-03 | 2004-05-04 | Intel Corporation | Capacitor current multiplier capacitive feedback circuit |
US6961862B2 (en) * | 2004-03-17 | 2005-11-01 | Rambus, Inc. | Drift tracking feedback for communication channels |
US7221605B2 (en) * | 2004-08-31 | 2007-05-22 | Micron Technology, Inc. | Switched capacitor DRAM sense amplifier with immunity to mismatch and offsets |
US7292075B2 (en) | 2005-01-04 | 2007-11-06 | Ahmed Kamal Abdel-Hamid | Rail-to-rail pad driver with load independent rise and fall times |
JP4769108B2 (ja) | 2006-03-29 | 2011-09-07 | 川崎マイクロエレクトロニクス株式会社 | 出力バッファ回路 |
JP4439491B2 (ja) * | 2006-05-24 | 2010-03-24 | 株式会社ソニー・コンピュータエンタテインメント | マルチグラフィックスプロセッサシステム、グラフィックスプロセッサおよびデータ転送方法 |
WO2008026228A1 (en) | 2006-08-28 | 2008-03-06 | Stmicroelectronics S.R.L. | Differential to single-ended conversion circuit and comparator using the circuit |
US7652511B2 (en) | 2008-01-16 | 2010-01-26 | Amazing Microelectronic Corp. | Slew-rate control circuitry with output buffer and feedback |
US8281169B2 (en) * | 2008-08-27 | 2012-10-02 | Wireless Silicon Group, Inc. | Method and system for power management for a handheld mobile electronic device executing-in-place an application kernel from execute-in-place non-volatile memory (XIP NVM) |
US7924066B2 (en) * | 2009-03-25 | 2011-04-12 | Fairchild Semiconductor Corporation | Low speed, load independent, slew rate controlled output buffer with no DC power consumption |
US7795902B1 (en) | 2009-07-28 | 2010-09-14 | Xilinx, Inc. | Integrated circuit device with slew rate controlled output buffer |
KR101579838B1 (ko) * | 2009-10-21 | 2015-12-24 | 삼성전자주식회사 | 안정화된 구동전압을 이용하는 장치 및 디스플레이 시스템 |
KR20120013084A (ko) * | 2010-08-04 | 2012-02-14 | 주식회사 하이닉스반도체 | 멀티 칩 패키지 장치 |
KR20130071791A (ko) | 2011-12-21 | 2013-07-01 | 삼성전자주식회사 | 슬루율 제어가 가능한 게이트 라인 드라이버 |
-
2011
- 2011-09-29 WO PCT/US2011/053990 patent/WO2013048410A1/en active Application Filing
- 2011-09-29 KR KR1020177020275A patent/KR20170086712A/ko active Application Filing
- 2011-09-29 KR KR1020167017777A patent/KR20160083966A/ko active Application Filing
- 2011-09-29 US US13/991,881 patent/US9509292B2/en active Active
- 2011-09-29 JP JP2014533258A patent/JP5908593B2/ja active Active
- 2011-09-29 KR KR1020147008363A patent/KR101638264B1/ko active IP Right Grant
- 2011-09-29 KR KR1020187029776A patent/KR102022818B1/ko active IP Right Grant
-
2012
- 2012-08-24 TW TW104134897A patent/TWI652901B/zh active
- 2012-08-24 TW TW101130837A patent/TWI517576B/zh active
- 2012-09-29 CN CN2012205099306U patent/CN203313151U/zh not_active Expired - Fee Related
-
2016
- 2016-04-21 US US15/135,482 patent/US20160241244A1/en not_active Abandoned
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02166915A (ja) * | 1988-11-09 | 1990-06-27 | Ncr Corp | 負荷反応遷移制御付バツフア回路 |
JPH06296129A (ja) * | 1991-10-03 | 1994-10-21 | Natl Semiconductor Corp <Ns> | エッジ速度を選択できるcmos出力バッファ回路 |
JPH0793441A (ja) * | 1993-09-20 | 1995-04-07 | Takayama:Kk | 逐次演算回路 |
JP2001508635A (ja) * | 1997-11-19 | 2001-06-26 | アトメル・コーポレイション | ゼロ遅延の、スルーレートが制御された出力バッファ |
JP2005057744A (ja) * | 2003-07-23 | 2005-03-03 | Nec Corp | 差動増幅器及びデータドライバと表示装置 |
JP2007081907A (ja) * | 2005-09-15 | 2007-03-29 | Renesas Technology Corp | 出力バッファ回路 |
JP2009290439A (ja) * | 2008-05-28 | 2009-12-10 | Asahi Kasei Electronics Co Ltd | 相関二重サンプリング回路 |
US20120212260A1 (en) * | 2011-02-23 | 2012-08-23 | Qualcomm Incorporated | Dynamic Feedback-Controlled Output Driver with Minimum Slew Rate Variation from Process, Temperature and Supply |
Also Published As
Publication number | Publication date |
---|---|
KR20170086712A (ko) | 2017-07-26 |
US9509292B2 (en) | 2016-11-29 |
KR20160083966A (ko) | 2016-07-12 |
KR20140053394A (ko) | 2014-05-07 |
TWI517576B (zh) | 2016-01-11 |
US20160241244A1 (en) | 2016-08-18 |
JP5908593B2 (ja) | 2016-04-26 |
WO2013048410A1 (en) | 2013-04-04 |
KR20180115811A (ko) | 2018-10-23 |
KR101638264B1 (ko) | 2016-07-08 |
CN203313151U (zh) | 2013-11-27 |
TW201620253A (zh) | 2016-06-01 |
TWI652901B (zh) | 2019-03-01 |
US20130249603A1 (en) | 2013-09-26 |
KR102022818B1 (ko) | 2019-09-18 |
TW201334411A (zh) | 2013-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8542046B2 (en) | Apparatus, system, and method for voltage swing and duty cycle adjustment | |
US20160241244A1 (en) | Method and apparatus for improving a load independent buffer | |
US7755393B1 (en) | Output driver for use in semiconductor device | |
KR20130030277A (ko) | 동적 메모리 종단을 위한 방법 및 장치 | |
US9118315B2 (en) | Scheme to improve the performance and reliability in high voltage IO circuits designed using low voltage devices | |
US9317052B1 (en) | Semiconductor apparatus with calibration circuit and system including the same | |
US20140055163A1 (en) | Low voltage transmitter with variable output swing | |
CN107919148B (zh) | 使用校准电路的输出电路以及包括其的半导体器件和系统 | |
CN105099438B (zh) | 半导体器件 | |
WO2013026065A1 (en) | A supply collapse detection circuit | |
US8912823B2 (en) | Voltage compensated level-shifter | |
JP6273308B2 (ja) | 負荷に依存しないバッファを改善するための方法及び装置 | |
KR102445814B1 (ko) | 반도체 장치 | |
US9705490B2 (en) | Driver circuit for single wire protocol slave unit | |
US10348276B2 (en) | Loop delay optimization for multi-voltage self-synchronous systems | |
US11955963B2 (en) | Output driving circuit for generating output voltage based on plurality of bias voltages and operating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150721 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160223 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160323 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5908593 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |