JP2005057744A - 差動増幅器及びデータドライバと表示装置 - Google Patents

差動増幅器及びデータドライバと表示装置 Download PDF

Info

Publication number
JP2005057744A
JP2005057744A JP2004209037A JP2004209037A JP2005057744A JP 2005057744 A JP2005057744 A JP 2005057744A JP 2004209037 A JP2004209037 A JP 2004209037A JP 2004209037 A JP2004209037 A JP 2004209037A JP 2005057744 A JP2005057744 A JP 2005057744A
Authority
JP
Japan
Prior art keywords
output
terminal
differential
output terminal
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004209037A
Other languages
English (en)
Other versions
JP4614704B2 (ja
Inventor
Hiroshi Tsuchi
弘 土
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Electronics Corp
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, NEC Corp filed Critical NEC Electronics Corp
Priority to JP2004209037A priority Critical patent/JP4614704B2/ja
Priority to US10/893,980 priority patent/US7154332B2/en
Priority to CNB2004100589722A priority patent/CN100468961C/zh
Publication of JP2005057744A publication Critical patent/JP2005057744A/ja
Application granted granted Critical
Publication of JP4614704B2 publication Critical patent/JP4614704B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H03F3/3028—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage
    • H03F3/303—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage using opamps as driving stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled

Abstract

【課題】
消費電力を抑えたままで高速化を実現する差動増幅器の提供。
【解決手段】
差動増幅段４と、高位側電源VDDと出力端子３間に接続され、制御端子１０に差動第１出力が接続される、プルアップ用の第１のトランジスタ１０１と、出力端子３と低位側電源VSS間に接続され、制御端子２０に差動第２出力が接続される、プルダウン用の第２のトランジスタ１０２と、容量素子１１０と、容量素子１１０を出力端子３と第１トランジスタ１０１の制御端子１０間、又は、出力端子３と第２のトランジスタ１０２の制御端子２０間に、切替自在に接続するスイッチ１１１、１１２と、を有する出力増幅段５を備えている。
【選択図】
図１

Description

本発明は、差動増幅器及びそれを用いた表示装置に関する。
近年、表示装置は薄型、軽量、低消費電力を特長とする液晶表示装置（ＬＣＤ;Liquid Crystal Device）が幅広く普及し、携帯電話やＰＤＡ（Personal Digital Assistant）、ノートＰＣ(Personal Computer)等のモバイル機器の表示部に多く利用されてきた。しかし最近では表示装置の大画面化や動画対応の技術も高まり、モバイル用途だけでなく据置型の大画面表示装置や大画面液晶テレビも実現可能になってきている。
これらの液晶表示装置は高精細表示が可能なアクティブマトリクス駆動方式の液晶表示装置が利用されている。
図２８は、液晶表示装置を説明するための図である。なお、図２８には、表示部の１画素に接続される主要な構成の等価回路のみが示されている。以下、図２８を参照して、アクティブマトリクス駆動方式の液晶表示装置について、簡単に説明する。一般に、アクティブマトリクス駆動方式の液晶表示装置の表示部９６０は、透明な画素電極９６４及び薄膜トランジスタ（Thin Film Transistor；「ＴＦＴ」という）９６３をマトリックス状に配置した半導体基板（例えばカラーＳＸＧＡパネルの場合、１２８０×３画素列、１０２４画素行で構成）と、面全体に１つの透明な電極９６６を形成した対向基板と、これら２枚の基板を対向させて間に液晶を封入した構造からなる。そして、スイッチング機能を持つＴＦＴ９６３を走査信号により制御し、ＴＦＴ９６３がオンとなるときに映像信号に対応した階調電圧を画素電極９６４に印加し、各画素電極９６４と対向基板電極９６６との間の電位差により、液晶の透過率を変化させ、その電位差を、液晶容量９６５で一定期間保持し、これにより、画像が表示される。半導体基板上には、各画素電極９６４へ印加する複数のレベル電圧（階調電圧）を送るデータ線９６２と、走査信号を送る走査線９６１とが格子状に配線され（上記カラーＳＸＧＡパネルの場合、データ線は１２８０×３本、走査線は１０２４本）、走査線９６１及びデータ線９６２は、互いの交差部に生じる容量や対向基板電極との間に挟まれる液晶容量などにより大きな容量性負荷となっている。
なお、走査信号は、ゲートドライバ９７０より走査線９６１に供給され、また各画素電極９６４への階調電圧の供給はデータドライバ９８０よりデータ線９６２を介して行われる。１画面分のデータの書き換えは１フレーム期間（１／６０・秒）で行われ、各走査線で１画素行毎順次選択され、その選択期間内に各データ線より階調電圧が供給される。なおゲートドライバ９７０は少なくとも２値の走査信号を供給すればよいのに対し、データドライバ９８０は大きな容量性負荷であるデータ線を高い電圧精度の階調電圧で高速に駆動しなければならないため、データドライバ９８０のバッファ部には、駆動能力の高い差動増幅器が多く用いられている。また、このような差動増幅器は、低消費電力化のため、電源電圧範囲とダイナミックレンジ（駆動電圧範囲）とがほぼ一致する、Ｒａｉｌ−ｔｏ−ｒａｉｌ差動増幅器が多く用いられる（例えば下記特許文献１、２、下記非特許文献１参照）。
次に、従来のＲａｉｌ−ｔｏ−ｒａｉｌ差動増幅器について説明する。図２９は、例えば下記特許文献１に開示されている差動増幅器である。また下記特許文献２においても、下記特許文献１が引用されている。図２９に示した差動増幅器は、下記非特許文献１にも詳しく紹介されている。以下、図２９に示した差動増幅器について簡単に説明する。
図２９を参照すると、この差動増幅器は、差動増幅段が、電流源７１０で駆動されるＮチャネル差動対７１１、７１２と、電流源７２０で駆動されるＰチャネル差動対７２１、７２２と、トランジスタ対７１３、７１４とトランジスタ対７１５、７１６を２段縦積して構成されるカスコード型のカレントミラー回路７１と、トランジスタ対７２３、７２４とトランジスタ対７２５、７２６を２段縦積して構成されるカスコード型のカレントミラー回路７２と、トランジスタ７３１、７３２、及び７４１、７４２でそれぞれ構成される浮遊電流源７３、７４とを備え、出力増幅段は、トランジスタ１０１、１０２で構成されるプッシュプル出力段よりなる。ＶＤＤは高電位側電源、ＶＳＳは低電位側電源である。
Ｎチャネル差動対７１１、７１２の出力は、カレントミラー回路７１（トランジスタ対７１３、７１４と、トランジスタ対７１５、７１６の接続点）に入力され、Ｐチャネル差動対７２１、７２２の出力は、カレントミラー回路７２（トランジスタ対７２３、７２４とトランジスタ対７２５、７２６の接続点）に入力されている。カレントミラー回路７１、７２は、浮遊電流源７３、７４により結合されている。出力増幅段のトランジスタ１０１の制御端は、第１差動出力端子であるトランジスタ７１６のドレインと浮遊電流源７４の接続点（端子１０）に接続され、トランジスタ１０２の制御端は、第２差動出力端子であるトランジスタ７２６のドレインと浮遊電流源７４の接続点（端子２０）に接続されている。浮遊電流源をなすトランジスタ７３１、７３２、７４１、７４２のゲートには、バイアス電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４がそれぞれ与えられている。トランジスタ７１２、７２２のゲートは、入力端子１に接続されて非反転入力端子をなし、トランジスタ７１１、７２１のゲートは、入力端子２に接続されて反転入力端子をなす。非反転入力端子１及び反転入力端子２には、電圧ＶｉｎＰ、ＶｉｎＮがそれぞれ与えられる。
図２９に示した差動増幅器の動作について説明する。非反転入力端子の電圧ＶｉｎＰと反転入力端子の電圧ＶｉｎＮが等しいときに定常状態となっている。定常状態では、同極性の差動トランジスタ対にそれぞれ流れる電流は等しい。またカレントミラー回路７１から浮遊電流源７３、７４を介してカレントミラー回路７２に流れる２系統の電流パスは、浮遊電流源７３、７４によりそれぞれ一定の電流に制御されている。
非反転入力端子の電圧ＶｉｎＰが反転入力端子の電圧ＶｉｎＮより高くなると、Ｎチャネル差動対７１１、７１２のそれぞれに流れる電流は、トランジスタ７１１に流れる電流が減少し、トランジスタ７１２に流れる電流は増加する。トランジスタ７１１に流れる電流の減少により、トランジスタ７１３に流れる電流も減少し、カレントミラー回路７１によりトランジスタ７１４、７１６に流れる電流も減少する。このとき浮遊電流源７４は、トランジスタ７１６との接続点（端子１０）側からトランジスタ７２６との接続点側へ定常状態と同じ一定の電流を流そうとするため、トランジスタ１０１のゲート電圧は引き下げられ、トランジスタ１０１によって電源ＶＤＤから出力端子３への充電電流が増加する。一方、Ｐチャネル差動対７２１、７２２のそれぞれに流れる電流は、非反転入力端子の電圧ＶｉｎＰが反転入力端子の電圧ＶｉｎＮより高くなると、トランジスタ７２１に流れる電流が増加し、トランジスタ７２２に流れる電流は減少する。トランジスタ７２１に流れる電流の増加により、トランジスタ７２３に流れる電流も増加し、カレントミラー回路７２により、トランジスタ７２４、７２６に流れる電流も増加する。このとき、浮遊電流源７４は、トランジスタ７１６との接続点側から、トランジスタ７２６との接続点側へ、定常状態と同じ一定の電流を流そうとするため、トランジスタ１０２のゲート電圧は引き下げられ、トランジスタ１０２により、出力端子３から電源ＶＳＳへの放電電流が減少する。したがって、出力電圧Ｖｏｕｔは上昇する。
非反転入力端子の電圧ＶｉｎＰが反転入力端子の電圧ＶｉｎＮよりも低くなると、Ｎチャネル差動対７１１、７１２のそれぞれに流れる電流は、トランジスタ７１１に流れる電流が増加し、トランジスタ７１２に流れる電流は減少する。トランジスタ７１１に流れる電流の増加により、トランジスタ７１３に流れる電流も増加し、カレントミラー回路７１によりトランジスタ７１４、７１６に流れる電流も増加する。このとき浮遊電流源７４は、トランジスタ７１６との接続点側からトランジスタ７２６との接続点側へ、定常状態と同じ一定の電流を流そうとするため、トランジスタ１０１のゲート電圧は引き上げられ、トランジスタ１０１によって電源ＶＤＤから出力端子３への充電電流が減少する。一方、Ｐチャネル差動対７２１、７２２のそれぞれに流れる電流は、非反転入力端子の電圧ＶｉｎＰが反転入力端子の電圧ＶｉｎＮよりも低くなると、トランジスタ７２１に流れる電流が減少し、トランジスタ７２２に流れる電流は増加する。トランジスタ７２１に流れる電流の減少により、トランジスタ７２３に流れる電流も減少し、カレントミラー回路７２により、トランジスタ７２４、７２６に流れる電流も減少する。このとき、浮遊電流源７４は、トランジスタ７１６との接続点側からトランジスタ７２６との接続点側へ、定常状態と同じ一定の電流を流そうとするため、トランジスタ１０２のゲート電圧は引き上げられ、トランジスタ１０２により出力端子３から電源ＶＳＳへの放電電流が増加する。よって、出力電圧Ｖｏｕｔは低下する。
図２９に示した差動増幅器をデータドライバのバッファ部として用いる場合には、反転入力端子２と出力端子３とが共通接続されたボルテージフォロワ構成で用いられる。そして、映像信号に対応した階調電圧が差動増幅器の非反転入力端子１に入力され、その階調電圧が電流増幅されて出力端子３から出力されてデータ線を駆動する。
また、下記特許文献２では、図２９に示す差動増幅器を用いた高スルーレート差動増幅回路として、図３０に示すような構成が提案されている。図３０は消費電力の増加をできるだけ抑えて高速化を実現しようとする差動増幅器である。
図３０を参照すると、高スルーレート差動増幅回路には、差動段の電流源７１０、７２０とそれぞれ並列に副電流源回路７５、７６が設けられている、ことが特徴である。副電流源回路７５は、電流源７５０とトランジスタ７５１が直列形態で接続され、トランジスタ７５１のゲートは、プッシュプル出力段のトランジスタ１０２のゲートと共通接続されている。副電流源回路７６は、電流源７６０とトランジスタ７６１が直列形態で接続され、トランジスタ７６１のゲートはプッシュプル出力段のトランジスタ１０１のゲートと共通接続されている。副電流源回路７５、７６の作用は、プッシュプル出力段のトランジスタ１０１、１０２の充電動作時や放電動作時に、それぞれのゲート電圧が変化し、そのときに、トランジスタ７５１、７６１がオンとなり、差動段に流れる電流を電流源７５０や７６０の分だけ増やすことができる。したがって、出力が一定の定常状態での消費電流を抑えたまま、充電動作や放電動作時にのみ、差動段に流れる電流を増やすことで、高速動作させることができる。
特開平６−３２６５２９号公報（第１図） 特開２００１−１５６５５９号公報（第１図） 「アナログ・ディジタル混載システムＬＳＩ（低電圧・低消費電力回路技術）」（培風館)、第２５３頁
前述したように、近年、液晶表示装置は高精細化、大型化が進み、データ線の負荷容量も高精細化、大型化に伴って増大している。据置型の大画面表示装置ではバッテリー寿命の心配がなく、データドライバのバッファ部に用いられる差動増幅器は消費電力の抑制よりも精細度の増加や画面サイズ拡大に応じた高速動作が求められている。したがって、本発明が解決しようとする課題は、少なくとも、表示装置の高精細化、大型化による大容量のデータ線負荷に対して、十分な高速動作を実現する差動増幅器を提供することにある。またノートＰＣなどのモバイル用途の大画面表示装置では、バッテリー寿命も重要な性能となるため、データドライバのバッファ部に用いられる差動増幅器は消費電力を抑えたままでの高速化が求められている。しかし従来の差動増幅器は、安定動作を維持して高速化を実現しようとすると消費電力が増加するという課題がある。それは、上記特許文献２で説明されているように、大きなダイナミックレンジを必要とする差動増幅器において、外部負荷を駆動するときのスルーレートは、差動入力部の電流値に比例し、位相補償容量の容量値に逆比例するという特性があるためである。
このため、スルーレートを向上するには、差動入力部に流す電流を増加させるか、位相補償容量を小さくする必要があるが、差動入力部の電流を増加させると消費電流が増大し、位相補償容量を小さくすると安定性が失われる、という課題がある。
これに対して、図３０に示した構成（上記特許文献２）では、差動入力部に流す電流を増加させる期間を充電動作及び放電動作時に限定させることにより、消費電力の増加を最小限に抑えて、高スルーレート化を実現している。
しかしながら、図３０に示した差動増幅器においても、充電動作及び放電動作が頻繁に行われると、消費電流の平均値が上昇し、消費電力が増加する。特に、液晶表示装置の高精細化、大型化においては、データ線の負荷容量の増大だけでなく、データ線の駆動周波数も増加するため、結果的に、充電動作及び放電動作が頻繁となり、消費電力が増加する、という課題がある。
したがって、本発明が解決しようとするもう一つの課題は、液晶表示装置の高精細化、大型化による大容量のデータ線負荷に対して、消費電力を抑えたままで高速化を実現する差動増幅器を提供することにある。さらに、充電動作及び放電動作が頻繁に行われても、消費電力を抑えたままで高速化を実現する差動増幅器を提供することも、本発明が解決しようとする課題の一つである。
また、本発明が解決しようとする他の課題は、データ線負荷容量や駆動周波数があまり大きくない中小型の液晶表示装置に対して、所定の駆動速度を保ったまま消費電力を低減する差動増幅器を提供することにある。
上記課題の少なくとも１つを解決するための手段を提供する本発明の１つのアスペクトに係る増幅回路は、非反転入力端子、反転入力端子、第１差動出力端子及び第２差動出力端子を備えた差動増幅段と、出力端子と第１電源との間に接続され制御端が前記第１差動出力端子に接続された第１のトランジスタと、前記出力端子と第２電源との間に接続され制御端が前記第２差動出力端子に接続された第２のトランジスタと、容量素子を含む容量接続制御回路と、を備えた出力増幅段よりなる差動増幅器において、前記容量接続制御回路は、少なくとも、前記容量素子が前記出力端子と前記第１のトランジスタの制御端との間に接続された第１の接続状態と、前記容量素子が前記出力端子と前記第２のトランジスタの制御端との間に接続された第２の接続状態と、に切り替え制御する、ことを特徴とする。
本発明に係る差動増幅器は、差動増幅段の差動出力の変更時、第１、第２のトランジスタの制御端での差動増幅段からの差動出力が確定する前に、容量素子の接続を切り替えることで、第１、第２のトランジスタのうち、オフからオンへ切替えられることになる一のトランジスタの制御端の電圧を、前記一のトランジスタがオンする向きへ変化させ、前記一のトランジスタによる前記出力端子の充電又は放電を速めている。
かかる構成の本発明によれば、差動増幅器のプッシュプル出力段の２つのトランジスタの一方の制御端と出力端子との間に容量素子を接続した状態と、他方の制御端と前記出力端子との間に前記容量素子を接続した状態とを切り替えることにより、ブートストラップ作用を生じさせ、消費電力を増やすことなく、高速駆動を実現できる。
本発明においては、前記容量接続制御回路は、前記容量素子の第１端子が、前記第１のトランジスタの制御端に接続され、前記容量素子の第２端子が、前記出力端子に接続された第１の接続状態と、前記容量素子の第１端子が、前記第２のトランジスタの制御端に接続され、前記容量素子の第２端子が前記出力端子に接続された第２の接続状態と、に切り替え制御する手段を備えている。
あるいは、本発明においては、前記容量接続制御回路は、前記容量素子の第１端子が、前記第１のトランジスタの制御端に接続され、前記容量素子の第２端子が、前記出力端子に接続された第１の接続状態と、前記容量素子の前記第１端子が、前記出力端子に接続され、前記容量素子の前記第２端子が、前記第２のトランジスタの制御端に接続された第２の接続状態と、に切り替え制御する手段を備えている。
本発明においては、前記容量素子は、位相補償およびブートストラップ作用をなす容量素子である。
本発明において、前記容量接続制御回路は、以下に好適な実施形態として説明されるように、第１の容量素子（１１０）と、前記第１の容量素子の第１端子と前記第１のトランジスタ（１０１）の制御端（１０）との間に挿入されている第１のスイッチ（１１１）と、前記第１の容量素子（１１０）の第１端子と前記第２のトランジスタ（１０２）の制御端（２０）との間に挿入されている第２のスイッチ（１１２）と、を備え、前記容量端子の第２端子は前記出力端子に接続され、前記出力端子の充電期間には、前記第１のスイッチがオンとされ、前記第２のスイッチはオフとされ、前記出力端子の放電期間には、前記第１のスイッチがオフとされ、前記第２のスイッチはオンとされる構成としてもよい。
本発明において、前記容量接続制御回路は、以下に好適な実施形態として説明されるように、第１の容量素子（２１０）と、前記第１の容量素子の第１端子と第１のトランジスタ（１０１）の制御端（１０）との間に挿入されている第１のスイッチ（２１１）と、第１の容量素子の第２端子と第２のトランジスタ（１０２）の制御端（２０）との間に挿入されている第２のスイッチ（２１２）と、第１の容量素子（２１０）の第１端子と出力端子（３）との間に挿入されている第３のスイッチ（２１３）と、前記第１の容量素子の第２端子と出力端子（３）との間に挿入されている第４のスイッチ（２１４）と、を備え、前記出力端子の充電期間には、前記第１及び第４のスイッチがオンとされ、前記第２及び第３のスイッチがオフとされ、前記出力端子の放電期間には、前記第１及び第４のスイッチがオフとされ、前記第２及び第３のスイッチがオンとされる構成としてもよい。
本発明において、前記容量接続制御回路は、以下に好適な実施形態として説明されるように、第１の容量素子（２１０）と、前記第１の容量素子の第１端子と第１のトランジスタ（１０１）の制御端（１０）との間に挿入されている第１のスイッチ（２１１）と、第１の容量素子の第２端子と第２のトランジスタ（１０２）の制御端（２０）との間に挿入されている第２のスイッチ（２１２）と、第１の容量素子（２１０）の第１端子と出力端子（３）との間に挿入されている第３のスイッチ（２１３）と、前記第１の容量素子の第２端子と出力端子（３）との間に挿入されている第４のスイッチ（２１４）と、を備え、前記出力端子の充電期間には、前記第１及び第４のスイッチがオフとされ、前記第２及び第３のスイッチがオンとされ、前記出力端子の放電期間には、前記第１及び第４のスイッチがオンとされ、前記第２及び第３のスイッチがオフとされる構成としてもよい。
本発明において、前記差動増幅段は、高位側電源に接続されている第１の定電流源と、前記第１の定電流源で駆動され、前記非反転入力端子と前記反転入力端子をなす入力対から電圧を差動入力する、第１導電型のトランジスタ対よりなる第１の差動対と、前記第１の差動対の出力対に接続されている第１の負荷回路と、低位側電源に接続されている第２の定電流源と、前記第２の定電流源で駆動され、前記非反転入力端子と前記反転入力端子をなす入力対から電圧を差動入力する、第２導電型のトランジスタ対よりなる第２の差動対と、前記第２の差動対の出力対に接続されている第２の負荷回路を備え、前記第１及び第２の負荷回路のそれぞれの出力端が、前記差動増幅段の前記第２及び第１差動出力端子とされている構成としてもよい。そして前記第１及び第２の負荷回路のそれぞれの出力端間を結合する浮遊電流源等の結合手段を備えていてもよい。具体的には、前記第１及び第２の負荷回路は、第２、第１導電型のトランジスタよりなる第１、第２のカレントミラー回路よりなる。あるいは、前記第１の負荷回路が、第２導電型のトランジスタよりなる第１のカスコード型カレントミラー回路よりなり、前記第２の負荷回路が、第１導電型のトランジスタよりなる第２のカスコード型カレントミラー回路よりなり、前記第１及び第２のカスコード型カレントミラー回路の入力側は第１の浮遊電流源を介して結合され、前記第１及び第２のカスコード型カレントミラー回路の出力側は第２の浮遊電流源を介して結合され、前記出力増幅段の前記第２及び第１のトランジスタの制御端が、前記第１カスコード型カレントミラー回路の出力端と前記第２の浮遊電流源との接続点と、前記第２カスコード型カレントミラー回路の出力端と前記第２の浮遊電流源との接続点と、にそれぞれ接続されている構成としてもよい。
また本発明においては、前記第１の容量素子とは別に容量素子を備えていてもよく、一端が、前記出力端子に接続され、他端が、前記第１及び第２のトランジスタの制御端にそれぞれ接続されている第２及び第３の容量素子を含む構成としてもよい。もしくは、一端が、前記出力端子に接続され、他端が、前記第２及び第１の差動対の出力対の一方にそれぞれ接続されている第２及び第３の容量素子を含む構成としてもよい。
前記課題を解決する手段を提供する本発明の他のアスペクトに係る表示装置のデータドライバは、上記した本発明に係る差動増幅器をバッファ部として備えている。
本発明の他のアスペクトに係る表示装置のデータドライバは、上記した本発明に係る差動増幅器をバッファ部として備え、前記第１の接続状態と前記第２の接続状態との切り替え制御を極性信号に応じて行う。
さらに、本発明の他のアスペクトに係る表示装置は、上記した本発明に係る差動増幅器をデータ線を駆動する回路として備えている。
本発明の別のアスペクトの差動増幅器によれば、非反転入力端子、反転入力端子、第１差動出力端子及び第２差動出力端子を備えた差動増幅段と、出力端子と第１電源との間に接続され、前記第１の差動出力端子からの信号に基づき、前記出力端子を充電する第１のトランジスタと、前記出力端子と第２電源との間に接続され、前記第２の差動出力端子からの信号に基づき、前記出力端子を放電する第２のトランジスタと、容量素子を含む容量接続制御回路と、を備えた出力増幅段よりなる差動増幅器において、前記容量接続制御回路は、少なくとも、前記容量素子が前記出力端子と前記第１差動出力端子との間に接続された第１の接続状態と、前記容量素子が前記出力端子と前記第２差動出力端子の間に接続された第２の接続状態と、に切り替え制御する構成としてもよい。
あるいは、本発明の別のアスペクトの差動増幅器によれば、高位側電源に接続されている第１の電流源と、前記第１の電流源で駆動され、前記非反転入力端子と前記反転入力端子をなす入力対から電圧を差動入力する、第１導電型のトランジスタ対よりなる第１の差動対と、前記第１の差動対の出力対に接続されている第１の負荷回路と、低位側電源に接続されている第２の定電流源と、前記第２の電流源で駆動され、前記非反転入力端子と前記反転入力端子をなす入力対から電圧を差動入力する、第２導電型のトランジスタ対よりなる第２の差動対と、前記第２の差動対の出力対に接続されている第２の負荷回路を備え、前記第１の負荷回路が第１のカスコード型カレントミラー回路よりなり、前記第２の負荷回路が第２のカスコード型カレントミラー回路よりなる差動増幅段と、前記出力端子と第１電源との間に接続され、前記第２の負荷回路の出力に基づき、前記出力端子を充電する第１のトランジスタと、前記出力端子と第２電源との間に接続され、前記第１の負荷回路の出力に基づき、前記出力端子を放電する第２のトランジスタと、を備えた出力段と、容量素子と、を備え、さらに、前記容量素子が、前記出力端子と、前記第２のカスコード型カレントミラー回路の複数段のカレントミラー回路の接続点の１つに接続された第１の接続状態と、前記容量素子が前記出力端子と前記第１のカスコード型カレントミラー回路の複数段のカレントミラー回路の接続点の１つに接続された第２の接続状態と、に切り替え制御する容量接続制御回路と、を備えている構成としてもよい。
以上説明したように、本発明によれば、差動増幅器のプッシュプル出力段の２つのトランジスタの一方の制御端と出力端子との間に容量素子を接続した状態と、他方の制御端と前記出力端子との間に前記容量素子を接続した状態とを切り替えることにより、ブートストラップ作用を生じさせて消費電力を増やすことなく高速駆動を実現できる、という効果を奏する。
また、本発明によれば、一定の駆動能力を備えた差動増幅器において、消費電力を削減することができる。
さらに、本発明によれば、充電動作及び放電動作が頻繁に行われても、消費電力を抑えたままで高速化を実現することができる。
本発明を実施するための最良の形態について説明する。本発明に係る差動増幅器は、好適な一実施形態において、差動増幅段４が、非反転入力端子１、反転入力端子２、第１差動出力端子１０及び第２差動出力端子２０を備え、出力増幅段５が、出力端子３と高電位側電源ＶＤＤとの間に接続され制御端が第１差動出力端子１０に接続されたＰチャネル型トランジスタ１０１と、出力端子３と低電位側電源ＶＳＳとの間に接続され制御端が第２差動出力端子２０に接続されたＮチャネル型トランジスタ１０２と、一端が出力端子３に接続され他端がスイッチ１１１、１１２を介して端子１０及び端子２０にそれぞれ接続された容量素子１１０とを備えて構成される。差動増幅段４は、入力端子１、２に入力された信号電圧を差動で受け、差動増幅した出力を差動出力端子１０、２０に出力し、出力増幅段５は、差動出力端子１０、２０の電圧変化に基づいて、トランジスタ１０１、１０２により出力端子３を充電又は放電させることができる。なおここで容量素子１１０及びスイッチ１１１、１１２は容量接続制御回路をなしている。また出力端子３には、図示されていない外部負荷が接続される。
上記差動増幅器において、容量素子１１０は端子１０と出力端子３との間に接続された接続状態と、端子２０と出力端子３との間に接続された接続状態とに切り替え可能に制御される。すなわちスイッチ１１１、１１２は一方がオンのとき他方はオフとなるように少なくとも制御される。具体的には充電動作を行うあるデータ出力期間Ｔ１において、出力期間の開始時にスイッチ１１１、１１２をそれぞれオン、オフとし、放電動作を行うあるデータ出力期間Ｔ２において、出力期間の開始時にスイッチ１１１、１１２をそれぞれオフ、オンとする。
これにより、データ出力期間Ｔ１では、容量素子１１０の接続切り替えと同時に端子１０が低電位側に引っ張られ、トランジスタ１０１が瞬間的に動作して、データ出力期間Ｔ１の開始直後にある一定量の充電動作が行われる。
またデータ出力期間Ｔ２でも、容量素子１１０の接続切り替えと同時に、端子２０が高電位側に引っ張られ、トランジスタ１０２が瞬間的に動作して、データ出力期間Ｔ２の開始直後にある一定量の放電動作が行われる。なお、開始直後の瞬時の充電動作または放電動作の後は、どちらの場合も差動増幅段４の出力に応じてトランジスタ１０１、１０２が動作し、通常の差動増幅器の動作となる。このような作用は、ブートストラップの一種である。
すなわち、本発明は、出力段におけるブートストラップを利用して差動増幅器の高速化を実現している。出力期間の開始時に、ブートストラップを利用して、強制的にある一定量の充電動作または放電動作を行うことで、大きなダイナミックレンジに対しても高速駆動を行うことができる。そして、これは、消費電流を増やさずとも、高速化を実現することもできる。
なお、容量素子１１０は、ブートストラップによる高速化の作用を及ぼすだけでなく、位相補償容量としても作用し、出力の安定化も可能にしている。
また、本発明に係る差動増幅器は、その好ましい別の一実施の形態において、差動増幅段４が、非反転入力端子１、反転入力端子２、第１差動出力端子１０及び第２差動出力端子２０を備え、出力増幅段６が出力端子３と高電位側電源ＶＤＤとの間に接続され制御端が第１差動出力端子１０に接続されたＰチャネル型トランジスタ１０１と、出力端子３と低電位側電源ＶＳＳとの間に接続され制御端が第２差動出力端子２０に接続されたＮチャネル型トランジスタ１０２と、一端がスイッチ２１１、２１３を介して端子１０及び出力端子３にそれぞれ接続され、他端がスイッチ２１２、２１４を介して端子２０及び出力端子３にそれぞれ接続された容量素子２１０を備えて構成される。差動増幅段４は、入力端子１、２に入力された信号電圧を差動で受け、差動増幅した出力を差動出力端子１０、２０に出力し、出力増幅段６は、差動出力端子１０、２０の電圧変化に基づいて、トランジスタ１０１、１０２により出力端子３を充電又は放電させることができる。なお、容量素子２１０及びスイッチ２１１、２１２、２１３、２１４は、容量接続制御回路をなしている。また出力端子３には、図示されない外部負荷が接続されている。
上記差動増幅器において、容量素子２１０は、端子１０と出力端子３との間に接続された接続状態と、端子２０と出力端子３との間に接続された接続状態とに切り替え可能に制御される。すなわちスイッチ２１１、２１４の組とスイッチ２１２、２１３の組は一方の組がオンのとき、他方の組はオフとなるように少なくとも制御される。具体的には、充電動作を行うあるデータ出力期間Ｔ１において、出力期間の開始時に、スイッチ２１１、２１４をオン、スイッチ２１２、２１３をオフとし、放電動作を行うあるデータ出力期間Ｔ２において、出力期間の開始時にスイッチ２１１、２１４をオフ、スイッチ２１２、２１３をオンとする。これによりデータ出力期間Ｔ１では容量素子２１０の接続切り替えと同時に端子１０が低電位側に引っ張られ、トランジスタ１０１が瞬間的に動作してデータ出力期間Ｔ１の開始直後にある一定量の充電動作が行われる。またデータ出力期間Ｔ２でも容量素子２１０の接続切り替えと同時に端子２０が高電位側に引っ張られ、トランジスタ１０２が瞬間的に動作してデータ出力期間Ｔ２の開始直後にある一定量の放電動作が行われる。なお、開始直後の瞬時の充電動作または放電動作の後は、どちらの場合も差動増幅段４の出力に応じてトランジスタ１０１、１０２が動作して通常の差動増幅器の動作となる。このような作用はブートストラップの一種である。すなわち本発明はブートストラップを利用した差動増幅器の高速化手段である。出力期間の開始時にブートストラップを利用して強制的にある程度の充電動作または放電動作を行うことで、大きなダイナミックレンジに対しても高速駆動を行うことができる。そしてこれは消費電流を増やさずとも高速化を実現することもできる。なお本実施の形態では、スイッチ２１１、２１４の組とスイッチ２１２、２１３の組の制御を入れ替えても同様の効果を得ることができる。また容量素子２１０はブートストラップによる高速化の作用を及ぼすだけでなく、位相補償容量としても作用し出力の安定化も可能にしている。
なお、外部負荷の駆動において、大きな電圧変化を伴う駆動には時間がかかるが小さな電圧変化を伴う駆動は元々時間がかからない。したがって上記それぞれの実施の形態において、大きな電圧変化を伴う駆動時には容量素子１１０または２１０の接続状態を変化させて、ブートストラップを利用した高速化を実施し、小さな電圧変化を伴う駆動時には容量素子１１０または２１０の接続状態を変化させずに駆動を行うこともできる。
また、上記各実施の形態では、充電動作及び放電動作に伴って消費電流を増やす必要がないため、充電動作及び放電動作が頻繁に行われても、消費電力を抑えたままで高速化を実現することができる。
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して説明する。なお各図面において、同じ構成の素子または同じ機能の機能ブロックには、同一の参照番号が付されている。また各図面では、トランジスタは、絶縁ゲート型トランジスタで構成したものを示しており、絶縁ゲート型以外の構成の場合には、その旨記述する。
図１は、本発明の第１の実施例の差動増幅器の構成を示す図である。図１を参照すると、本発明の一実施例をなす差動増幅器は、差動増幅段４が非反転入力端子１、反転入力端子２、第１差動出力端子１０及び第２差動出力端子２０を備え、出力増幅段（出力駆動段）５が、出力端子３と高電位側電源ＶＤＤとの間に接続されゲートが第１差動出力端子１０に接続されたＰチャネル型トランジスタ１０１と、出力端子３と低電位側電源ＶＳＳとの間に接続されゲートが第２差動出力端子２０に接続されたＮチャネル型トランジスタ１０２と、一端が出力端子３に接続され他端がスイッチ１１１、１１２を介して端子１０及び端子２０にそれぞれ接続された容量素子１１０を備えて構成される。差動増幅段４は、入力端子１、２に入力された信号電圧を差動で受け、差動増幅した出力を差動出力端子１０、２０に出力し、出力増幅段５は、差動出力端子１０、２０の電圧変化に基づいて、トランジスタ１０１、１０２により出力端子３を充電又は放電させることができる。なおここで容量素子１１０及びスイッチ１１１、１１２は容量接続制御回路をなしている。また、出力端子３には、図示されない外部負荷（データ線負荷）が接続されている。なお容量素子１１０は、メタル容量（配線容量）、ゲート容量の他、容量性要素を具備したものであれば任意である。
図２は、上記差動増幅器の制御方法を説明するための図である。図２に示すように、充電動作を行う、あるデータ出力期間Ｔ１において、出力期間の開始時に、スイッチ１１１、１１２をそれぞれオン、オフとし、放電動作を行う、あるデータ出力期間Ｔ２において、出力期間の開始時に、スイッチ１１１、１１２をそれぞれオフ、オンとなるように制御する。
上記制御による作用を説明する。まず、出力期間Ｔ２からＴ１へ替わる場合について説明する。
出力期間Ｔ２では、容量素子１１０は端子２０と出力端子３との間に接続されている。出力期間Ｔ２の終了間際では、出力安定状態に達しているものとすると、トランジスタ１０１、１０２のゲート・ソース間電圧は、それぞれ閾値電圧に近い値で安定しており、このときの端子１０、２０の電位を、それぞれＶ１０、Ｖ２０とする。また、出力期間Ｔ２では、放電動作が行われているため、出力電圧Ｖｏｕｔ＝Ｖｏｕｔ２は低電位であるとし、容量素子１１０には、電圧Ｖｏｕｔ２と電圧Ｖ２０の電位差を保つ電荷が蓄えられている。
この状態から、出力期間Ｔ１に切り替わると、出力期間Ｔ１の開始時に、端子２０に接続されていた容量素子１１０の一端は、瞬時に端子１０に接続され、容量素子１１０は、端子１０と出力端子３との間に接続された状態に、切り替えられる。接続切り替え直後、容量素子１１０は、電位差を保持しようとし、大容量負荷（データ線）が接続された出力端子３も、電圧Ｖｏｕｔ２を保持しようとするため、電位保持能力の弱い端子１０の電位は、接続切り替え直前の容量素子１１０の一端の電圧Ｖ２０まで引き下げようとする降圧作用を受ける。したがって、接続切り替えにより、端子１０の電位は、瞬間的に引き下げられ、これにより、トランジスタ１０１のゲート・ソース間電圧が拡大して、出力端子３に対する一時的な充電動作が生じる。これが、容量素子１１０の接続切り替えによるブートストラップ作用である。なお端子１０の電位の降圧作用は、差動増幅段４から端子１０側への電荷の供給や端子１０の変動による出力電圧Ｖｏｕｔの上昇などにより、次第に緩和されていく。
一方、差動増幅段４は、出力期間Ｔ１の開始とともに、非反転入力端子電圧及び反転入力端子電圧ＶｉｎＰ、ＶｉｎＮの差電圧に応じて動作し始めるが、その出力が差動出力端子１０、２０に伝達されるまでに応答遅延がある。そのため、差動増幅段４の出力に基づく出力増幅段５の動作は、期間Ｔ１の開始とともに瞬時に動作するブートストラップ充電作用よりも動作開始のタイミングが遅れ、ブートストラップ充電作用の途中から、差動増幅段４の出力による充電動作に切り替わる。したがって、図１の差動増幅器の出力期間Ｔ２からＴ１への動作は、出力期間Ｔ１の開始とともに、ブートストラップ作用により、瞬間的に出力端子３の充電動作が行われ、出力電圧Ｖｏｕｔを一定量引き上げ、その後、非反転入力端子電圧及び反転入力端子電圧ＶｉｎＰ、ＶｉｎＮの差電圧に応じた充電動作が行われる。
次に、出力期間Ｔ１からＴ２へ替わる場合について説明する。出力期間Ｔ１では、容量素子１１０は端子１０と出力端子３との間に接続されている。出力期間Ｔ１の終了間際では出力安定状態に達しているものとすると、トランジスタ１０１、１０２のゲート・ソース間電圧は、それぞれ閾値電圧に近い値で安定しており、このときの端子１０、２０の電位もそれぞれＶ１０、Ｖ２０である。また、出力期間Ｔ１では充電動作が行われていることから、出力電圧Ｖｏｕｔ＝Ｖｏｕｔ１は高電位であるとし、容量素子１１０には、出力電圧Ｖｏｕｔ１と電圧Ｖ１０の電位差を保つ電荷が蓄えられている。
この状態から出力期間Ｔ２に切り替わると、出力期間Ｔ２の開始時に、端子１０に接続されていた容量素子の一端は、瞬時に端子２０に接続され、容量素子１１０は、端子２０と出力端子３との間に接続された状態に切り替えられる。接続切り替え直後、容量素子１１０は電位差を保持しようとし、大容量負荷（データ線）が接続された出力端子３も電圧Ｖｏｕｔ１を保持しようとする。このため、電位保持能力の弱い端子２０の電位は、接続切り替え直前の容量素子１１０の一端の電圧Ｖ１０まで引き上げようとする昇圧作用を受ける。
したがって、接続切り替えにより端子２０の電位は、瞬間的に引き上げられ、これにより、トランジスタ１０２のゲート・ソース間電圧が拡大し、出力端子３に対する一時的な放電動作が生じる。これが、容量素子１１０の接続切り替えによるブートストラップ作用である。なお、端子２０の電位を引き上げる作用は、差動増幅段４から端子２０側への電荷の供給や端子２０の変動による出力電圧Ｖｏｕｔの低下などにより、次第に緩和されていく。
一方、差動増幅段４は、出力期間Ｔ２の開始とともに非反転入力端子電圧及び反転入力端子電圧ＶｉｎＰ、ＶｉｎＮの差電圧に応じて動作し始めるが、その出力が差動出力端子１０、２０に伝達されるまでに応答遅延がある。そのため、差動増幅段４の出力に基づく出力増幅段５の動作は、期間Ｔ２の開始とともに瞬時に動作するブートストラップ放電作用よりも動作開始のタイミングが遅れ、ブートストラップ放電作用の途中から、差動増幅段４の出力変化による放電動作に切り替わる。したがって、図１の差動増幅器の出力期間Ｔ１からＴ２への動作は、出力期間Ｔ２の開始とともにブートストラップ作用により、瞬間的に出力端子３の放電動作が行われ、出力電圧Ｖｏｕｔを一定量引き下げ、その後、非反転入力端子電圧及び反転入力端子電圧ＶｉｎＰ、ＶｉｎＮの差電圧に応じた放電動作が行われる。
以上のように、図１の差動増幅器は、図２のスイッチ制御により、ブートストラップ作用を生じさせ、従来よりも、高速な充電動作及び放電動作を実現できる。また消費電流を増やすことなく高速動作が可能である。なお、ブートストラップ作用による高速化は、大振幅（充放電切替前後での出力端子電圧の電圧変化が大きい）の駆動において効果的であり、小振幅（出力端子電圧の電圧変化が小さい）の駆動では行わなくてもよい。その場合には、スイッチ状態を変えず、容量素子１１０の接続状態を保持したままにすれば、ブートストラップ作用は生じず、通常の差動増幅器の動作で、小振幅の駆動を行うことができる。
また、図１の差動増幅器は、充電動作及び放電動作が頻繁に行われても、消費電力を抑えたままで高速化を実現することができる。
以下、位相補償容量を固定接続した回路構成を比較例として、本発明の原理を詳細に説明する。図３２は、出力端子３とトランジスタ１０１のゲートの間に容量６１１が接続され、出力端子３とトランジスタ１０２のゲートの間に容量６１２が接続された回路構成において、出力端子３の出力電圧Ｖｏｕｔを１Ｖから９Ｖに充電する場合の動作を説明する図であり、図３２（Ａ）は出力端子電圧が１Ｖ、図３２（Ｂ）は充電後の出力端子電圧Ｖｏｕｔ＝９Ｖのときの各ノード電圧の一例を示している。図３２（Ａ）に示すように、充電切替直前の放電動作安定状態において、出力電圧Ｖｏｕｔは低電位状態とされ、Ｖ１０は９Ｖ、Ｖ２０は１Ｖとされ、出力端子電圧Ｖｏｕｔ＝１Ｖであるため、容量６１１、６１２の端子間電圧ΔＶ１、ΔＶ２は、それぞれ８Ｖ、０Ｖとされる。
放電期間からの切替後の充電期間において、差動増幅段（例えば図１の４）が動作し、その出力の変化により、端子１０の電圧Ｖ１０が引き下げられて、トランジスタ１０１がオンし、出力端子電圧Ｖｏｕｔは上昇する。そして図３２（Ｂ）に示すような充電動作安定状態に到達する。この充電動作安定状態では、出力端子電圧Ｖｏｕｔが９Ｖに変化し、端子１０の電圧Ｖ１０も９Ｖに戻り、容量６１１、６１２の端子間電圧ΔＶ１、ΔＶ２は、それぞれ０Ｖ、８Ｖとなる。容量６１１、６１２はともに、０Ｖから８Ｖへまたは８Ｖから０Ｖへと端子間電圧の変化が大きく、その電荷は、差動増幅段（例えば図１の４）から、端子１０、２０を介して供給される。容量６１１、６１２の容量値が大きいほど、差動増幅段からの電荷供給量も大となり時間を要する。すなわち、差動増幅段の電荷供給能力がスルーレートを決めている。
容量６１１、６１２が、多段カスコード型のカレントミラーの中間接続点と出力端子３間に接続される場合も、上記と同様である。
図３３（Ａ）は、比較例の入出力波形を示す図である。なお出力波形は、出力端子電圧Ｖｏｕｔを反転入力端子電圧ＶｉｎＮとして帰還入力したときの、入力信号ＶｉｎＰに対する出力波形である。入力信号ＶｉｎＰの立ち上がり及び立ち下がりに対して、差動増幅段の出力の変化により、出力信号Ｖｏｕｔは一定のスルーレートで上昇し、また下降する。位相容量を固定接続した比較例では、差動増幅段からの出力を受けて、徐々に位相容量の充放電と出力端子電圧Ｖｏｕｔの変化が行われるため、時間がかかる。図３３（Ｂ）は、図３２に示した位相容量を固定接続した比較例における、プッシュプル出力段の制御端１０、２０の電圧波形Ｖ１０、Ｖ２０を示す図である。出力期間Ｔ１（充電期間）の開始後、Ｖ１０は９Ｖから下がりトランジスタ１０１をオンさせ、安定状態で再び９Ｖに戻り（Ｖ２０は１Ｖのまま）、出力期間Ｔ２（放電期間）への切替後、Ｖ２０が１Ｖから上昇しトランジスタ１０２をオンさせ安定状態で再び１Ｖに戻る（Ｖ１０は９Ｖのまま）。
次に、上記比較例と対比して、本発明の動作を説明する。図３４および図３５は、図１において、図２に示したスイッチ制御を行った場合の作用を説明するための図である。すなわち、本実施例において、出力端子電圧Ｖｏｕｔを１Ｖから９Ｖに充電する場合の作用を説明するための図である。充電期間への切替直前の放電動作安定状態においては、図３４（Ａ）に示すように、スイッチ１１１がオフ（開）、スイッチ１１２がオン（閉）状態であり、出力端子電圧Ｖｏｕｔが１Ｖ、端子２０の電圧Ｖ２０が１Ｖであることから、容量１１０の端子間電圧ΔＶは０Ｖとされる。また端子１０の電圧Ｖ１０は９Ｖとされる。
この状態から、図３４（Ｂ）に示すように、充電期間への切替直後では、スイッチ１１１がオンし、スイッチ１１２がオフし、端子１０の電圧Ｖ１０（９Ｖ）は、容量素子１１０による降圧作用により、低電圧側に変化し（図の矢印「降圧作用」参照）、端子電圧Ｖ１０の低電圧化を受け、出力端子電圧Ｖｏｕｔがトランジスタ１０１による急速な充電で、出力端子電圧Ｖｏｕｔは一気に上昇する。そして図３５に示すような充電動作安定状態に到達する。この充電動作安定状態では、出力端子電圧Ｖｏｕｔが９Ｖに変化し、端子１０の電圧Ｖ１０も９Ｖに戻り、容量１１０の端子間電圧ΔＶは０Ｖとなる。なお切替直後から充電動作安定状態への変化の過程では、容量１１０の端子間電圧ΔＶは、端子電圧Ｖ１０や出力端子電圧Ｖｏｕｔの変化で、多少の電位差変化があるものの、それほど大きな電位差変化はない。またこの容量１１０の端子間電圧ΔＶの電位差変化を充電動作安定状態のΔＶ＝０Ｖに戻す作用は、出力端子電圧Ｖｏｕｔの立ち上がりの途中から動作する差動増幅段（図１の４）の出力により行われ、端子１０を介して容量１１０に電荷が送られることにより安定状態に向かう。また端子電圧Ｖ２０は、出力端子電圧Ｖｏｕｔの急速な上昇により、スイッチ１１２やトランジスタ１０２の寄生容量を介して、わずかな昇圧作用を受け、この結果、トランジスタ１０２がオンし、一時的な、貫通電流を生じる場合もあるが、通常は、十分小さく消費電力への影響は小さい。
以上のように本発明の高速動作のメカニズムは、図１の差動増幅段４からの出力の変化を受ける前に、容量素子１１０の接続状態の切替を行うことにより、出力端子電圧Ｖｏｕｔの変化後の安定状態に、瞬時に近づけることで、容量素子１１０の端子間電圧ΔＶをほとんど変えずに、出力端子電圧Ｖｏｕｔだけを変化させることができる。かかる構成により、高速動作を実現している。
また、放電期間からの切替後の充電期間において、充電動作の安定状態では、容量１１０の端子間電圧ΔＶは再び０Ｖとなって安定状態となるため、図１の差動増幅段４から容量１１０に供給される電荷は少なくてよい。このため、本発明によれば、差動増幅段４の消費電流を増やすことなく高速な動作が実現できる。
次に、図１に示した本実施例をより詳細に説明するため、その具体例について説明する。図３は、図１に示した実施形態の一具体例を示す図である。図３を参照すると、出力増幅段５において、スイッチ１１１、１１２は、それぞれＰチャネルトランジスタ及びＮチャネルトランジスタで構成され、それぞれのゲートには外部信号Ｓ１の反転信号が入力される。そして、外部信号Ｓ１は、図４に示すように、制御される。
図４を参照すると、外部信号Ｓ１は、充電動作を行うあるデータ出力期間Ｔ１において出力期間の開始時にローレベルからハイレベルに変化させ、放電動作を行うあるデータ出力期間Ｔ２において、出力期間の開始時にハイレベルからローレベルに変化させる。これにより、出力期間Ｔ１で、スイッチ１１１、１１２がそれぞれオン、オフし、出力期間Ｔ２で、スイッチ１１１、１１２がそれぞれオフ、オンし、図１及び図２と同じ作用及び効果を実現することができる。
図５は、本発明の第２の実施例の差動増幅器の構成を示す図である。図５を参照すると、本発明の第２の実施例をなす差動増幅器は、差動増幅段４が非反転入力端子１、反転入力端子２、第１差動出力端子１０及び第２差動出力端子２０を備え、出力増幅段６が出力端子３と高電位側電源ＶＤＤとの間に接続されゲートが第１差動出力端子１０に接続されたＰチャネル型トランジスタ１０１と、出力端子３と低電位側電源ＶＳＳとの間に接続されゲートが第２差動出力端子２０に接続されたＮチャネル型トランジスタ１０２と、一端がスイッチ２１１、２１３を介して端子１０及び出力端子３にそれぞれ接続され、他端がスイッチ２１２、２１４を介して端子２０及び出力端子３にそれぞれ接続された容量素子２１０を備えて構成される。差動増幅段４は、入力端子１、２に入力された信号電圧を差動で受け、差動増幅した出力を差動出力端子１０、２０に出力し、出力増幅段６は、差動出力端子１０、２０の電圧変化に基づいて、トランジスタ１０１、１０２により出力端子３を充電又は放電させることができる。なおここで容量素子２１０及びスイッチ２１１、２１２、２１３、２１４は容量接続制御回路をなしている。なおスイッチ２１１、２１２をトランジスタ等で構成した場合にはスイッチの両端間に寄生容量をもつが、この寄生容量をそれぞれＣ２１１、Ｃ２１２とする。出力端子３には、図示されない外部負荷（データ線負荷）が接続されている。また容量素子２１０は、メタル容量（配線容量）、ゲート容量の他、容量性要素を具備したものであれば任意である。またＣ２１１、Ｃ２１２は通常の容量素子であってもよい。
図６は、図５に示した差動増幅器の第１の制御方法を説明するための図である。図６に示すように、充電動作を行うあるデータ出力期間Ｔ１において、出力期間の開始時にスイッチ２１１、２１４をオン、スイッチ２１２、２１３をオフとし、放電動作を行うあるデータ出力期間Ｔ２において、出力期間の開始時にスイッチ２１１、２１４をオフ、スイッチ２１２、２１３をオンとなるように制御する。
上記切替制御による作用を次に説明する。まず、出力期間Ｔ２からＴ１へ替わる場合について説明する。
出力期間Ｔ２では、容量素子２１０は端子２０と出力端子３との間に接続されている。出力期間Ｔ２の終了間際では、出力安定状態に達しているものとすると、トランジスタ１０１、１０２のゲート・ソース間電圧はそれぞれ閾値電圧に近い値で安定しており、このときの端子１０、２０の電位は、図１の説明と同様にＶ１０、Ｖ２０である。また出力期間Ｔ２では、放電動作が行われているので、出力電圧Ｖｏｕｔ＝Ｖｏｕｔ２は低電位であるとし、容量素子２１０には、電圧Ｖｏｕｔ２と電圧Ｖ２０の電位差（Ｖｏｕｔ２−Ｖ２０）を保つ電荷が蓄えられている。
この状態から、出力期間Ｔ１に切り替わると、出力期間Ｔ１の開始時に、出力端子３に接続されていた容量素子２１０の一端は、瞬時に端子１０に接続され、端子２０に接続されていた容量素子２１０の他端は、瞬時に出力端子３に接続され、容量素子２１０は、端子１０と出力端子３との間に接続された状態に切り替えられる。接続切り替え直後、容量素子２１０は、電位差を保持しようとし、大容量負荷（データ線）が接続された出力端子３も電圧Ｖｏｕｔ２を保持しようとするため、電位保持能力の弱い端子１０の電位は、電圧Ｖｏｕｔ２に、容量素子２１０の電位差（Ｖｏｕｔ２−Ｖ２０）が加算された電圧（２Ｖｏｕｔ２−Ｖ２０）まで引き下げようとする降圧作用を受ける。したがって、接続切り替えにより、端子１０の電位は、電圧Ｖｏｕｔ２に依存した作用で瞬間的に引き下げられ、これにより、トランジスタ１０１のゲート・ソース間電圧が拡大し、出力端子３に対する一時的な充電動作が生じる。これが、容量素子２１０の接続切り替えによるブートストラップ作用である。次に、寄生容量Ｃ２１１、Ｃ２１２について説明しておく。寄生容量Ｃ２１１は、容量素子２１０の接続切り替え直後、両端がショートされるため作用を生じることはない。また寄生容量Ｃ２１２は、容量素子２１０の接続切り替え直後、両端間の電位差ゼロの状態から端子２０と出力端子３との間に接続された状態に変化するが、電圧Ｖ２０と電圧Ｖｏｕｔ２との電位差が小さいため、端子２０の電位を大きく変動させるほどの作用は生じない。したがって、図６のスイッチ制御では、容量素子２１０のＣ２１１、Ｃ２１２による作用は十分小さい。なお、容量素子２１０の接続切り替え直後の端子１０の電位に対する降圧作用は、差動増幅段４から端子１０側への電荷の供給や、端子１０の変動による出力電圧Ｖｏｕｔの上昇などにより、次第に緩和されていく。
一方、差動増幅段４は、出力期間Ｔ１の開始とともに、非反転入力端子電圧及び反転入力端子電圧ＶｉｎＰ、ＶｉｎＮの差電圧に応じて動作し始めるが、その出力が差動出力端子１０、２０に伝達されるまでに応答遅延がある。そのため、差動増幅段４の出力に基づく出力増幅段６の動作は、期間Ｔ１の開始とともに瞬時に動作するブートストラップ充電作用よりも動作開始のタイミングが遅れ、ブートストラップ充電作用の途中から、差動増幅段４の出力変化による充電動作に切り替わる。したがって、図５の差動増幅器の出力期間Ｔ２からＴ１への動作は、出力期間Ｔ１の開始とともに、ブートストラップ作用により、瞬間的に、出力端子３の充電動作が行われ、出力端子電圧Ｖｏｕｔを、一定量引き上げ、その後、非反転入力端子電圧及び反転入力端子電圧ＶｉｎＰ、ＶｉｎＮの差電圧に応じた充電動作が行われる。
次に、出力期間Ｔ１からＴ２へ替わる場合について説明する。出力期間Ｔ１では容量素子２１０は端子１０と出力端子３との間に接続されている。出力期間Ｔ１の終了間際では出力安定状態に達しているものとすると、トランジスタ１０１、１０２のゲート・ソース間電圧はそれぞれ閾値電圧に近い値で安定しており、このときの端子１０、２０の電位も、それぞれＶ１０、Ｖ２０である。また出力期間Ｔ１では充電動作が行われているので、出力電圧Ｖｏｕｔ＝Ｖｏｕｔ１は高電位であるとし、容量素子２１０には電圧Ｖｏｕｔ１と電圧Ｖ１０の電位差（Ｖ１０−Ｖｏｕｔ１）を保つ電荷が蓄えられている。この状態から出力期間Ｔ２に切り替わると、出力期間Ｔ２の開始時に出力端子３に接続されていた容量素子２１０の一端は瞬時に端子２０に接続され、端子１０に接続されていた容量素子２１０の他端は瞬時に出力端子３に接続され、容量素子２１０は端子２０と出力端子３との間に接続された状態に切り替えられる。接続切り替え直後、容量素子２１０は電位差を保持しようとし、大容量負荷（データ線）が接続された出力端子３も電圧Ｖｏｕｔ１を保持しようとするため、電位保持能力の弱い端子２０の電位は、電圧Ｖｏｕｔ１から、容量素子２１０の電位差（端子間電圧）（＝Ｖ１０−Ｖｏｕｔ１）を減算した電圧（＝２Ｖｏｕｔ１−Ｖ１０）まで引き上げようとする昇圧作用を受ける。したがって、接続切り替えにより端子２０の電位は電圧Ｖｏｕｔ１に依存した作用で瞬間的に引き上げられ、これにより、トランジスタ１０２のゲート・ソース間電圧が拡大して、出力端子３に対する一時的な放電動作が生じる。これが、容量素子２１０の接続切り替えによるブートストラップ作用である。なお、寄生容量Ｃ２１１、Ｃ２１２について説明すると、寄生容量Ｃ２１２は容量素子２１０の接続切り替え直後、両端がショートされるため作用を生じることはない。また寄生容量Ｃ２１１は、容量素子２１０の接続切り替え直後、両端間の電位差ゼロの状態から端子１０と出力端子３との間に接続された状態に変化するが、電圧Ｖ１０と電圧Ｖｏｕｔ１との電位差が小さいため、端子１０の電位を大きく変動させるほどの作用は生じない。したがって、図６のスイッチ制御では容量素子２１０のＣ２１１、Ｃ２１２による作用は十分小さい。なお容量素子２１０の接続切り替え直後の端子２０の電位に対する降圧作用は、差動増幅段４から端子２０側への電荷の供給や端子２０の変動による出力電圧Ｖｏｕｔの低下などにより次第に緩和されていく。一方差動増幅段４は、出力期間Ｔ２の開始とともに非反転入力端子電圧及び反転入力端子電圧ＶｉｎＰ、ＶｉｎＮの差電圧に応じて動作し始めるが、その出力が差動出力端子１０、２０に伝達されるまでに応答遅延がある。そのため、差動増幅段４の出力に基づく出力増幅段６の動作は、期間Ｔ２の開始とともに瞬時に動作するブートストラップ放電作用よりも動作開始のタイミングが遅れ、ブートストラップ放電作用の途中から差動増幅段４の出力変化による放電動作に切り替わる。したがって図５の差動増幅器の出力期間Ｔ１からＴ２への動作は、出力期間Ｔ２の開始とともにブートストラップ作用により瞬間的に出力端子３の放電動作が行われて出力電圧Ｖｏｕｔを一定量引き下げ、その後、非反転入力端子電圧及び反転入力端子電圧ＶｉｎＰ、ＶｉｎＮの差電圧に応じた放電動作が行われる。
図３７および図３８は、図６に示したスイッチ制御による図５の差動増幅器の作用を説明するための図であり、出力端子電圧Ｖｏｕｔを１Ｖから９Ｖに充電する場合の作用を説明するための図である。図３７（Ａ）は、充電期間への切替直前の放電動作安定状態を示している。図３７（Ａ）に示すように、出力端子電圧Ｖｏｕｔは低電位状態であり、スイッチ２１１はオフ、スイッチ２１２がオンとされ、容量２１０の端子間電圧ΔＶは０Ｖとされる。図３７（Ｂ）に示すように、切替直後（充電期間開始時）において、電圧Ｖ１０は、容量２１０により降圧作用を受けて、低電圧側に変化し、これにより出力端子電圧Ｖｏｕｔがトランジスタ１０１の急速な充電作用で一気に上昇する。そして図３８に示すような充電動作安定状態に到達する。この充電動作安定状態では、出力端子電圧Ｖｏｕｔが９Ｖに変化し、端子１０の電圧Ｖ１０も９Ｖに戻り、容量２１０の端子間電圧ΔＶは０Ｖとなる。なお切替直後から充電動作安定状態への変化の過程では、容量２１０の端子間電圧ΔＶは、端子電圧Ｖ１０や出力端子電圧Ｖｏｕｔの変化で、多少の電位差変化があるものの、それほど大きな電位差変化はない。またこの容量２１０の端子間電圧ΔＶの電位差変化を充電動作安定状態のΔＶ＝０Ｖに戻す作用は、出力端子電圧Ｖｏｕｔの立ち上がりの途中から動作する差動増幅段（図５の４）の出力により行われ、端子１０を介して容量２１０に電荷が送られることにより安定状態に向かう。また端子電圧Ｖ２０は、出力端子電圧Ｖｏｕｔの急速な上昇で、補助容量Ｃ２１２やトランジスタ１０２の寄生容量を介してわずかな昇圧作用を受け、一時的な貫通電流を生じる場合があるが、通常は十分小さく消費電力への影響は小さい。
以上のように本発明の高速動作のメカニズムは、図５の差動増幅段４からの出力の変化を受ける前に、容量２１０の接続を切替えることにより、出力変化後の安定状態に瞬時に近づけること（すなわち、容量２１０の端子間電圧をほとんど変えずに、出力端子電圧Ｖｏｕｔだけ変化させること）ができるため高速な動作が実現できる。
また、放電期間からの切替後の充電期間において、充電動作の安定状態では、容量２１０の端子間電圧ΔＶは、再びΔＶ＝０Ｖで安定状態となるため、図５の差動増幅段４から容量２１０に供給される電荷は少なくてよい。このため、本発明によれば、差動増幅段４の消費電流を増やすことなく高速な動作が実現できる。
次に、図５に示した差動増幅器における別の制御方法について説明する。図７は、図５に示した差動増幅器の第２の制御方法を示す図である。図７に示すように、充電動作を行うあるデータ出力期間Ｔ１において、出力期間の開始時にスイッチ２１１、２１４をオフ、スイッチ２１２、２１３をオンとし、放電動作を行うあるデータ出力期間Ｔ２において、出力期間の開始時にスイッチ２１１、２１４をオン、スイッチ２１２、２１３をオフとなるように制御する。すなわち、図７は、図６とは逆のスイッチ制御を行う。このようなスイッチ制御においても図６の場合とほぼ同様の効果を得ることができる。ただし、この制御方法の作用は、図６のスイッチ制御の場合とは、やや異なる。
図７に示した制御方法による作用を次に説明する。まず、出力期間Ｔ２からＴ１へ替わる場合について説明する。
出力期間Ｔ２では、容量素子２１０は端子１０と出力端子３との間に接続されている。出力期間Ｔ２の終了間際では出力安定状態に達しているものとすると、トランジスタ１０１、１０２のゲート・ソース間電圧はそれぞれ閾値電圧に近い値で安定しており、このときの端子１０、２０の電位は、図１の説明と同様にＶ１０、Ｖ２０である。また出力期間Ｔ２では放電動作が行われているので出力電圧Ｖｏｕｔ＝Ｖｏｕｔ２は低電位であるとし、容量素子２１０には、電圧Ｖ１０と電圧Ｖｏｕｔ２の電位差（Ｖ１０−Ｖｏｕｔ２）を保つ電荷が蓄えられている。また、スイッチ２１１はオン状態で、その寄生容量Ｃ２１１は、両端間の電位差ゼロの状態になっている。
この状態から、出力期間Ｔ１に切り替わると、出力期間Ｔ１の開始時に、端子１０に接続されていた容量素子２１０の一端は、瞬時に出力端子３に接続され、出力端子３に接続されていた容量素子２１０の他端は、瞬時に端子２０に接続され、容量素子２１０は端子２０と出力端子３との間に接続された状態に切り替えられる。また、スイッチ２１１はオフ状態となり、その寄生容量Ｃ２１１の一端は電圧Ｖ１０、他端には電圧Ｖｏｕｔ２が瞬時に印加される。接続切り替え直後、寄生容量Ｃ２１１、容量素子２１０は電位差を保持しようとし、大容量負荷（データ線）が接続された出力端子３も電圧Ｖｏｕｔ２を保持しようとするため、電位保持能力の弱い端子１０の電位は、寄生容量Ｃ２１１を介して、電圧Ｖｏｕｔ２まで引き下げようとする降圧作用を受け、端子２０の電位は電圧Ｖｏｕｔ２から容量素子２１０の電位差（Ｖ１０−Ｖｏｕｔ２）が減算された電圧（２Ｖｏｕｔ２−Ｖ１０）まで引き下げようとする降圧作用を受ける。
したがって、接続切り替えにより端子１０の電位は電圧Ｖｏｕｔ２に依存した作用で瞬間的に引き下げられ、これにより、トランジスタ１０１のゲート・ソース間電圧が拡大して、出力端子３に対する一時的な充電動作が生じる。一方、端子２０の電位も引き下げられるが、これにより、トランジスタ１０２はオフ状態になるだけであり、出力電圧に影響を及ぼさない。これが、本実施例における、容量素子２１０の接続切り替えによるブートストラップ作用である。なお、寄生容量Ｃ２１２は、容量素子２１０の接続切り替え直後、両端がショートされるため作用を生じることはない。また、容量素子２１０の接続切り替え直後の端子１０の電位に対する降圧作用は、差動増幅段４から端子１０側への電荷の供給や端子１０の電位の変動による出力電圧Ｖｏｕｔの上昇などにより次第に緩和されていく。
一方、差動増幅段４は、出力期間Ｔ１の開始とともに、非反転入力端子電圧及び反転入力端子電圧ＶｉｎＰ、ＶｉｎＮの差電圧に応じて動作し始めるが、その出力が差動出力端子１０、２０に伝達されるまでに応答遅延がある。そのため、差動増幅段４の出力に基づく出力増幅段６の動作は、期間Ｔ１の開始とともに瞬時に動作するブートストラップ充電作用よりも動作開始のタイミングが遅れ、ブートストラップ充電作用の途中から、差動増幅段４の出力変化による充電動作に切り替わる。したがって、図５の差動増幅器の出力期間Ｔ２からＴ１への動作は、出力期間Ｔ１の開始とともにブートストラップ作用により、瞬間的に出力端子３の充電動作が行われて出力電圧Ｖｏｕｔを一定量引き上げ、その後、非反転入力端子電圧及び反転入力端子電圧ＶｉｎＰ、ＶｉｎＮの差電圧に応じた充電動作が行われる。
次に、出力期間Ｔ１からＴ２へ替わる場合について説明する。出力期間Ｔ１では容量素子２１０は端子２０と出力端子３との間に接続されている。出力期間Ｔ１の終了間際では出力安定状態に達しているものとすると、トランジスタ１０１、１０２のゲート・ソース間電圧はそれぞれ閾値電圧に近い値で安定しており、このときの端子１０、２０の電位もそれぞれＶ１０、Ｖ２０である。また出力期間Ｔ１では充電動作が行われているので出力電圧Ｖｏｕｔ＝Ｖｏｕｔ１は高電位であるとし、容量素子２１０には電圧Ｖｏｕｔ１と電圧Ｖ２０の電位差（Ｖｏｕｔ１−Ｖ２０）を保つ電荷が蓄えられている。またスイッチ２１２はオン状態で、その寄生容量Ｃ２１２は両端間の電位差ゼロの状態になっている。
この状態から出力期間Ｔ２に切り替わると、出力期間Ｔ２の開始時に端子２０に接続されていた容量素子２１０の一端は瞬時に出力端子３に接続され、出力端子３に接続されていた容量素子２１０の他端は瞬時に端子１０に接続され、容量素子２１０は端子１０と出力端子３との間に接続された状態に切り替えられる。またスイッチ２１２はオフ状態となり、その寄生容量Ｃ２１２の一端は電圧Ｖ２０、他端には電圧Ｖｏｕｔ１が瞬時に印加される。接続切り替え直後、寄生容量Ｃ２１２、容量素子２１０は電位差を保持しようとし、大容量負荷（データ線）が接続された出力端子３も電圧Ｖｏｕｔ１を保持しようとするため、電位保持能力の弱い端子２０の電位は寄生容量Ｃ２１２を介して電圧Ｖｏｕｔ１まで引き上げようとする昇圧作用を受け、端子１０の電位は電圧Ｖｏｕｔ１に容量素子２１０の電位差（Ｖｏｕｔ１−Ｖ２０）が加算された電圧（２Ｖｏｕｔ１−Ｖ２０）まで引き上げようとする昇圧作用を受ける。
したがって、接続切り替えにより端子２０の電位は電圧Ｖｏｕｔ１に依存した作用で瞬間的に引き上げられ、これによりトランジスタ１０２のゲート・ソース間電圧が拡大して、出力端子３に対する一時的な放電動作が生じる。一方、端子１０の電位も引き上げられるが、これによりトランジスタ１０１はオフ状態になるだけで出力電圧に影響を及ぼさない。これは、容量素子２１０の接続切り替えによるブートストラップ作用である。なお寄生容量Ｃ２１１は容量素子２１０の接続切り替え直後、両端がショートされるため作用を生じることはない。また、容量素子２１０の接続切り替え直後の端子２０の電位に対する昇圧作用は、差動増幅段４から端子２０側への電荷の供給や端子２０の電位の変動による出力電圧Ｖｏｕｔの低下などにより次第に緩和されていく。
一方、差動増幅段４は、出力期間Ｔ２の開始とともに非反転入力端子電圧及び反転入力端子電圧ＶｉｎＰ、ＶｉｎＮの差電圧に応じて動作し始めるが、その出力が差動出力端子１０、２０に伝達されるまでに応答遅延がある。そのため、差動増幅段４の出力に基づく出力増幅段６の動作は、期間Ｔ２の開始とともに瞬時に動作するブートストラップ放電作用よりも動作開始のタイミングが遅れ、ブートストラップ放電作用の途中から差動増幅段４の出力変化による放電動作に切り替わる。したがって、図５の差動増幅器の出力期間Ｔ１からＴ２への動作は、出力期間Ｔ２の開始とともにブートストラップ作用により瞬間的に出力端子３の放電動作が行われて出力電圧Ｖｏｕｔを一定量引き下げ、その後、非反転入力端子電圧及び反転入力端子電圧ＶｉｎＰ、ＶｉｎＮの差電圧に応じた放電動作が行われる。
図４０および図４１は、図７に示したスイッチ制御による図５の差動増幅器の作用を説明するための図であり、出力端子電圧Ｖｏｕｔを１Ｖから９Ｖに充電する場合の作用を説明するための図である。図４０（Ａ）に示すように、充電期間への切替直前の放電動作安定状態では、出力端子電圧Ｖｏｕｔは低電位状態とされ、スイッチ２１１はオン、スイッチ２１２はオフとされ、容量２１０の端子間電圧ΔＶの電圧は８Ｖとされ、寄生容量Ｃ２１１の端子間電圧ΔＶ１は０Ｖとされる。そして、図４０（Ｂ）に示すように、充電期間への切替直後において、端子電圧Ｖ１０が寄生容量Ｃ２１１により降圧作用を受けて低電圧側に変化し、これにより出力端子電圧Ｖｏｕｔがトランジスタ１０１の急速な充電作用で一気に上昇する。一方、端子電圧Ｖ２０は、容量２１０により降圧作用を受けるが、出力端子電圧Ｖｏｕｔの変化には影響を与えない。そして図４１に示すような充電動作安定状態に到達する。この充電動作安定状態では、出力端子電圧Ｖｏｕｔが９Ｖに変化し、端子１０、２０の電圧Ｖ１０、Ｖ２０もそれぞれ９Ｖ、１Ｖに戻り、容量２１０の端子間電圧ΔＶは８Ｖとなり、寄生容量Ｃ２１１の端子間電圧ΔＶ１も０Ｖとなる。なお切替直後から充電動作安定状態への変化の過程では、容量２１０や寄生容量Ｃ２１１の端子間電圧ΔＶ、ΔＶ１は、端子電圧Ｖ１０、Ｖ２０や出力端子電圧Ｖｏｕｔの変化で、多少の電位差変化があるものの、それほど大きな電位差変化はない。また容量２１０や寄生容量Ｃ２１１の端子間電圧ΔＶ、ΔＶ１の電位差変化を充電動作安定状態のΔＶ＝８ＶやΔＶ１＝０Ｖに戻す作用は、出力端子電圧Ｖｏｕｔの立ち上がりの途中から動作する差動増幅段（図５の４）の出力により行われ、端子１０、２０を介して容量２１０や寄生容量Ｃ２１１に電荷が送られることにより安定状態に向かう。また端子電圧Ｖ２０は、出力端子電圧Ｖｏｕｔの急速な上昇があっても、容量２１０による降圧作用を受けているため、貫通電流は生じない。
以上のように本発明の高速動作のメカニズムは、図５の差動増幅段４からの出力の変化を受けるとる前に、容量２１０の接続切替により、出力変化後の安定状態に瞬時に近づけること（すなわち容量２１０の電位差をほとんど変えずに出力端子電圧Ｖｏｕｔだけ変化させること）ができるため高速な動作が実現できる。
また、放電期間からの切替後の充電期間において、充電動作の安定状態では、容量２１０の端子間電圧ΔＶは、再びΔＶ＝８Ｖで安定状態となるため、図５の差動増幅段４から容量２１０に供給される電荷は少なくてよい。また寄生容量Ｃ２１１は容量値が小さいため、差動増幅段４から容量Ｃ２１１に供給される電荷は非常に少なくてよい。このため、本発明によれば、差動増幅段４の消費電流を増やすことなく高速な動作が実現できる。
以上のように、図５の差動増幅器は、図６又は図７に示したスイッチ制御により、ブートストラップ作用を生じさせることで、従来よりも、高速な充電動作、及び放電動作を実現することができる。また、消費電流を増やさずとも、高速動作が可能である。なお、ブートストラップ作用による高速化は、大振幅の駆動において効果的であり、小振幅の駆動では行わなくてもよい。その場合には、スイッチ状態を変えず、容量素子２１０の接続状態を保持したままにすれば、ブートストラップ作用は生じず、通常の差動増幅器の動作で小振幅の駆動を行うことができる。
また、図５に示した差動増幅器は、充電動作及び放電動作が頻繁に行われても、消費電力を抑えたままで、高速化を実現することができる。
なお、図５に示した差動増幅器が、図１と異なる点は、ブートストラップによって変化する端子１０、２０の電位への作用が、図１では出力電圧に依存しない一定の作用であるのに対して、図５では、接続切り替え直前の出力電圧（Ｖｏｕｔ１やＶｏｕｔ２）に依存している点である。
図１に示した差動増幅器では、小振幅の駆動において、接続切り替えを行った場合、ブートストラップ作用により出力電圧が大きく変化し、オーバーシュートやアンダーシュートが発生する場合がある。
これに対して、図５に示した差動増幅器では、小振幅の駆動の場合でも、ブートストラップ作用によるオーバーシュートやアンダーシュートを、小さく抑えることができる。
この理由について、図６のスイッチ制御による図５の差動増幅器のブートストラップ作用において、端子１０の電位が受ける降圧作用を例に挙げて以下に説明する。出力期間Ｔ２から出力期間Ｔ１への変化における接続切り替え直後の端子１０の電位は、上記に説明したように、電圧（２Ｖｏｕｔ２−Ｖ２０）への降圧作用を受ける。
この降圧作用は、接続切り替え直前（出力期間Ｔ２）の出力電圧Ｖｏｕｔ２に依存しており、例えば電圧Ｖｏｕｔ２がＶ２０と同電位のときは、接続切り替え直後の端子１０の電位は電圧Ｖ２０への降圧作用を受ける。
また、接続切り替え直前の電圧Ｖｏｕｔ２が低電位側電源ＶＳＳ付近でＶｏｕｔ２＜Ｖ２０のときは、接続切り替え直後の端子１０の電位は電圧Ｖ２０よりも更に低い電位への強い降圧作用を受ける。また電圧Ｖｏｕｔ２がやや高くＶｏｕｔ２＞Ｖ２０のときは、接続切り替え直後の端子１０の電位は電圧Ｖ２０よりも高い電位への弱い降圧作用を受ける。すなわち接続切り替え直前の出力電圧Ｖｏｕｔ２が低いほど接続切り替え直後の端子１０の電位が受ける降圧作用は強く、電圧Ｖｏｕｔ２が高くなるにつれ接続切り替え直後の端子１０の電位が受ける降圧作用は弱くなる。
したがって、接続切り替え直後のブートストラップによる充電作用は、接続切り替え直前の出力電圧Ｖｏｕｔ（＝Ｖｏｕｔ２）が低いほど強く、高くなるにつれて弱くなる。このような作用は、端子２０の電位が受ける昇圧作用についても同様で、容量素子２１０の接続切り替え直後のブートストラップによる放電作用は、接続切り替え直前の出力電圧Ｖｏｕｔ（＝Ｖｏｕｔ１）が高いほど強く、低くなるにつれて弱くなる。
同様に、図５に示した差動増幅器に対して、図７に示したスイッチ制御を行う場合においても、接続切り替え直後のブートストラップによる充電作用は、接続切り替え直前の出力電圧Ｖｏｕｔ（＝Ｖｏｕｔ２）が低いほど強く、高くなるにつれて弱くなり、接続切り替え直後のブートストラップによる放電作用は、接続切り替え直前の出力電圧Ｖｏｕｔ（＝Ｖｏｕｔ１）が高いほど強く、低くなるにつれて弱くなる。
このため、図５に示した差動増幅器は、大振幅の駆動では強いブートストラップ作用で高速な駆動が可能であり、中間電圧付近の小振幅の駆動では弱いブートストラップ作用でオーバーシュートやアンダーシュートを抑えた駆動が可能である。
図８は、図５に示した実施例の一具体例を示す図である。図８を参照すると、この実施例において、スイッチ２１１、２１２はそれぞれＰチャネルトランジスタ及びＮチャネルトランジスタで構成され、それぞれのゲートには外部信号Ｓ１が入力される。また、スイッチ２１３、２１４はそれぞれトランスファーゲートスイッチで構成され、それぞれ外部信号Ｓ１及びＳ１の反転信号が入力される。なおスイッチ２１１、２１２の寄生容量Ｃ２１１、Ｃ２１２は図示していないが、トランジスタ２１１、２１２のドレイン・ソース間の寄生容量として内在している。そして、図８において外部信号Ｓ１を図９及び図１０のように制御する。
図９を参照すると、外部信号Ｓ１は充電動作を行うあるデータ出力期間Ｔ１において出力期間の開始時にハイレベルからローレベルに変化させ、放電動作を行うあるデータ出力期間Ｔ２において出力期間の開始時にローレベルからハイレベルに変化させる。これにより出力期間Ｔ１でスイッチ２１１、２１４がオン、スイッチ２１２、２１３がオフし、出力期間Ｔ２でスイッチ２１１、２１４がオフ、スイッチ２１２、２１３がオンし、図６のスイッチ制御による図５の差動増幅器と同じ作用及び効果を実現することができる。
また図１０を参照すると、外部信号Ｓ１は充電動作を行うあるデータ出力期間Ｔ１において出力期間の開始時にローレベルからハイレベルに変化させ、放電動作を行うあるデータ出力期間Ｔ２において出力期間の開始時にハイレベルからローレベルに変化させる。これにより出力期間Ｔ１でスイッチ２１１、２１４がオフ、スイッチ２１２、２１３がオンし、出力期間Ｔ２でスイッチ２１１、２１４がオン、スイッチ２１２、２１３がオフし、図７のスイッチ制御による図５の差動増幅器と同じ作用及び効果を実現することができる。
図１１は、本発明の第３の実施例の差動増幅器の構成を示す図である。図１１は、図３の差動増幅段４として、図２９に示した差動増幅器を適用した実施例である。図１１を参照して、差動増幅段の構成を以下に説明する。図１１を参照すると、差動増幅段は、電流源７１０で駆動されるＮチャネル差動対７１１、７１２と、電流源７２０で駆動されるＰチャネル差動対７２１、７２２と、トランジスタ７１３、７１４、７１５、７１６で構成されるカスコード型のカレントミラー回路７１と、トランジスタ７２３、７２４、７２５、７２６で構成されるカスコード型のカレントミラー回路７２と、浮遊電流源７３、７４とで構成される。浮遊電流源７３、７４の具体構成は、省略しているが、図２９と同一の構成、もしくは同等の機能をもつ。ＶＤＤは高電位側電源、ＶＳＳは低電位側電源である。Ｎチャネル差動対７１１、７１２の出力はカレントミラー回路７１に入力され、Ｐチャネル差動対７２１、７２２の出力はカレントミラー回路７２に入力されている。カレントミラー回路７１、７２は浮遊電流源７３、７４により結合されている。またトランジスタ７１６と浮遊電流源７４の接続点は差動増幅段の差動第１出力端子１０をなし、トランジスタ７２６と浮遊電流源７４の接続点は差動増幅段の差動第２出力端子２０をなしている。またトランジスタ７１２、７２２は入力端子１に接続されて非反転入力端子をなし、トランジスタ７１１、７２１は入力端子２に接続されて反転入力端子をなす。非反転入力端子１及び反転入力端子２には電圧ＶｉｎＰ、ＶｉｎＮがそれぞれ与えられている。なお差動増幅段の詳細な動作は図２９において説明したのと同様である。
また、図１１の出力増幅段５の構成は、図３に示した構成と同一であり、出力端子３と高電位側電源ＶＤＤとの間に接続されゲートが第１差動出力端子１０に接続されたＰチャネル型トランジスタ１０１と、出力端子３と低電位側電源ＶＳＳとの間に接続されゲートが第２差動出力端子２０に接続されたＮチャネル型トランジスタ１０２と、一端が出力端子３に接続され他端がＰチャネルトランジスタスイッチ１１１、Ｎチャネルトランジスタスイッチ１１２を介して端子１０及び端子２０にそれぞれ接続された容量素子１１０とで構成される。トランジスタスイッチ１１１、１１２のそれぞれのゲートには外部信号Ｓ１の反転信号が入力される。なお、出力端子３には、図示されない外部負荷（データ線負荷）が接続されている。
図１１の差動増幅器の構成は、差動増幅段及びプッシュプル出力段（トランジスタ１０１、１０２）が、図２９の差動増幅器と同じ構成となっている。図１１の差動増幅器の動作を以下に説明する。なお、以下の説明では反転入力端子２と出力端子３とが共通接続されたボルテージフォロワ構成の動作について説明する。ボルテージフォロワ構成においては、出力電圧Ｖｏｕｔを反転入力端子の電圧ＶｉｎＮとして帰還入力することで、出力電圧Ｖｏｕｔを非反転入力端子の電圧ＶｉｎＰと等しい電圧に駆動することができる。
まず、外部信号Ｓ１が充電動作及び放電動作に関係なくハイレベルまたはローレベルに固定された状態の図１１の差動増幅器の動作について説明する。このとき、容量素子１１０は、端子１０と出力端子３との間に接続された状態または端子２０と出力端子３との間に接続された状態のいずれかとなるが、接続状態が固定されているため、容量素子１１０は、単に位相補償容量として作用する。したがって、図１１の差動増幅器の動作は、図２９の差動増幅器と同様に、入力信号ＶｉｎＰの変化に対して一定のスルーレートで出力電圧Ｖｏｕｔが変化する。
以下に、容量素子１１０の接続状態が固定されたボルテージフォロワ構成の図１１の差動増幅器の動作を説明する。このときの図１１の差動増幅器の動作は、非反転入力端子の電圧ＶｉｎＰと出力電圧Ｖｏｕｔが等しいときに定常状態となる。定常状態では同極性の差動トランジスタ対にそれぞれ流れる電流は等しい。またカレントミラー回路７１から浮遊電流源７３、７４を介してカレントミラー回路７２に流れる２系統の電流パスは、浮遊電流源７３、７４によりそれぞれ一定の電流に制御されている。
充電動作を行うデータ出力期間において、非反転入力端子の電圧ＶｉｎＰを高電位側のある電圧に変化させると、Ｎチャネル差動対７１１、７１２のそれぞれに流れる電流は、トランジスタ７１１に流れる電流が減少し、トランジスタ７１２に流れる電流は増加する。トランジスタ７１１に流れる電流の減少により、トランジスタ７１３に流れる電流も減少し、カレントミラー回路７１によりトランジスタ７１４、７１６に流れる電流も減少する。このとき、浮遊電流源７４は、トランジスタ７１６との接続点（端子１０）側からトランジスタ７２６との接続点（端子２０）側へ定常状態と同じ一定の電流を流そうとするため、端子１０の電位は引き下げられ、トランジスタ１０１のゲート・ソース間電圧が拡大して電源ＶＤＤから出力端子３への充電電流が増加する。一方、Ｐチャネル差動対７２１、７２２のそれぞれに流れる電流は、非反転入力端子の電圧ＶｉｎＰを高電位側のある電圧に変化させると、トランジスタ７２１に流れる電流が増加し、トランジスタ７２２に流れる電流は減少する。トランジスタ７２１に流れる電流の増加により、トランジスタ７２３に流れる電流も増加し、カレントミラー回路７２によりトランジスタ７２４、７２６に流れる電流も増加する。このとき浮遊電流源７４は、トランジスタ７１６との接続点（端子１０）側からトランジスタ７２６との接続点（端子２０）側へ定常状態と同じ一定の電流を流そうとするため、端子２０の電位は引き下げられ、トランジスタ１０２のゲート・ソース間電圧が縮小して出力端子３から電源ＶＳＳへの放電電流が減少する。このような作用により、出力電圧Ｖｏｕｔは電圧ＶｉｎＰまで上昇したところで安定し、定常状態となる。
また放電動作を行うデータ出力期間では、非反転入力端子の電圧ＶｉｎＰを低電位側のある電圧に変化させると、Ｎチャネル差動対７１１、７１２のそれぞれに流れる電流は、トランジスタ７１１に流れる電流が増加し、トランジスタ７１２に流れる電流は減少する。トランジスタ７１１に流れる電流の増加により、トランジスタ７１３に流れる電流も増加し、カレントミラー回路７１によりトランジスタ７１４、７１６に流れる電流も増加する。このとき、浮遊電流源７４は、トランジスタ７１６との接続点（端子１０）側からトランジスタ７２６との接続点（端子２０）側へ定常状態と同じ一定の電流を流そうとするため、端子１０の電位は引き上げられ、トランジスタ１０１のゲート・ソース間電圧が縮小して電源ＶＤＤから出力端子３への充電電流が減少する。一方、Ｐチャネル差動対７２１、７２２のそれぞれに流れる電流は、非反転入力端子の電圧ＶｉｎＰを低電位側のある電圧に変化させると、トランジスタ７２１に流れる電流が減少し、トランジスタ７２２に流れる電流は増加する。トランジスタ７２１に流れる電流の減少により、トランジスタ７２３に流れる電流も減少し、カレントミラー回路７２によりトランジスタ７２４、７２６に流れる電流も減少する。このとき浮遊電流源７４は、トランジスタ７１６との接続点（端子１０）側からトランジスタ７２６との接続点（端子２０）側へ定常状態と同じ一定の電流を流そうとするため、端子２０の電位は引き上げられ、トランジスタ１０２のゲート・ソース間電圧が拡大して出力端子３から電源ＶＳＳへの放電電流が増加する。このような作用により出力電圧Ｖｏｕｔは電圧ＶｉｎＰまで低下したところで安定し、定常状態となる。
次に図１１の差動増幅器において、外部信号Ｓ１が、図４と同様に制御される場合のボルテージフォロワ構成の動作を説明する。図４と同様に、外部信号Ｓ１を充電動作を行う、あるデータ出力期間Ｔ１において、出力期間の開始時に、ローレベルからハイレベルに変化させ、放電動作を行うあるデータ出力期間Ｔ２において、出力期間の開始時に、ハイレベルからローレベルに変化させる。これにより、出力期間Ｔ１でスイッチ１１１、１１２がそれぞれオン、オフに制御され、出力期間Ｔ２でスイッチ１１１、１１２がそれぞれオフ、オンに制御される。上記スイッチ制御による作用は、図１の差動増幅器と同様である。
出力期間Ｔ２から出力期間Ｔ１へ替わる場合では、非反転入力端子の電圧ＶｉｎＰが高電位側のある電圧に変化するとともに、出力期間Ｔ１の開始時に容量素子１１０は端子２０と出力端子３との間に接続された状態から端子１０と出力端子３との間に接続された状態に切り替えられる。接続切り替え直後、端子１０の電位はブートストラップ作用により瞬間的に引き下げられ、これにより、トランジスタ１０１のゲート・ソース間電圧が拡大して、出力端子３に対して一時的な充電動作が生じる。
一方差動増幅段は、出力期間Ｔ１の開始とともに電圧ＶｉｎＰの高電位側へ電圧変化に応じて動作し始めるが、その出力が差動出力端子１０、２０に伝達されるまでに応答遅延がある。そのため、差動増幅段の出力に基づく出力増幅段５の動作は、期間Ｔ１の開始とともに瞬時に動作するブートストラップ充電作用よりも動作開始のタイミングが遅れ、ブートストラップ充電作用の途中から差動増幅段の出力による充電動作に切り替わる。したがって、図１１の差動増幅器の出力期間Ｔ２からＴ１への動作は、出力期間Ｔ１の開始とともに瞬間的に出力端子３の充電動作が行われて出力電圧Ｖｏｕｔを一定量引き上げ、その後、一定のスルーレートでの充電動作が行われ、出力電圧Ｖｏｕｔが電圧ＶｉｎＰと等しい電圧まで到達したところで安定して定常状態となる。
出力期間Ｔ１から出力期間Ｔ２へ替わる場合では、非反転入力端子の電圧ＶｉｎＰが低電位側のある電圧に変化するとともに、出力期間Ｔ２の開始時に容量素子１１０は端子１０と出力端子３との間に接続された状態から端子２０と出力端子３との間に接続された状態に切り替えられる。接続切り替え直後、端子２０の電位はブートストラップ作用により瞬間的に引き上げられ、これによりトランジスタ１０２のゲート・ソース間電圧が拡大して、出力端子３に対して一時的な放電動作が生じる。
一方差動増幅段は、出力期間Ｔ２の開始とともに電圧ＶｉｎＰの低電位側へ電圧変化に応じて動作し始めるが、その出力が差動出力端子１０、２０に伝達されるまでに応答遅延がある。そのため、差動増幅段の出力に基づく出力増幅段５の動作は、期間Ｔ２の開始とともに瞬時に動作するブートストラップ放電作用よりも動作開始のタイミングが遅れ、ブートストラップ放電作用の途中から差動増幅段の出力による放電動作に切り替わる。したがって、図１１の差動増幅器の出力期間Ｔ１からＴ２への動作は、出力期間Ｔ２の開始とともに瞬間的に出力端子３の放電動作が行われて出力電圧Ｖｏｕｔを一定量引き下げ、その後、一定のスルーレートでの放電動作が行われ、出力電圧Ｖｏｕｔが電圧ＶｉｎＰと等しい電圧まで到達したところで安定して定常状態となる。
以上のように、図１１の差動増幅器は外部信号Ｓ１の制御により、図１や図３の差動増幅器で説明した作用及び効果を実現できる。すなわち充電動作及び放電動作を行うあるデータ出力期間の開始時にブートストラップ作用を生じさせ、従来よりも高速な充電動作及び放電動作を実現できる。また、消費電流を増やさずとも高速動作が可能である。なお、ブートストラップ作用による高速化は大振幅の駆動において効果的であり、小振幅の駆動では行わなくてもよい。その場合には、スイッチ状態を変えず、容量素子１１０の接続状態を保持したままにすれば、ブートストラップ作用は生じず、通常の差動増幅器の動作で小振幅の駆動を行うことができる。また、図１１の差動増幅器は、充電動作及び放電動作が頻繁に行われても、消費電力を抑えたままで、高速化を実現することができる。
図１２は、本発明の第４の実施例の差動増幅器の構成を示す図である。図１２も、図２９の差動増幅器に対して、本発明を適用した実施例であり、図８の差動増幅段４の一具体例でもある。図１２の差動増幅段の構成は図１１と同一であるため、説明は省略する。また図１２の出力増幅段６の構成は、図８と同一であり、出力端子３と高電位側電源ＶＤＤとの間に接続されゲートが第１差動出力端子１０に接続されたＰチャネル型トランジスタ１０１と、出力端子３と低電位側電源ＶＳＳとの間に接続されゲートが第２差動出力端子２０に接続されたＮチャネル型トランジスタ１０２と、一端がＰチャネルトランジスタスイッチ２１１、トランスファーゲートスイッチ２１３を介して端子１０及び出力端子３にそれぞれ接続され、他端がＮチャネルトランジスタスイッチ２１２、トランスファーゲートスイッチ２１４を介して端子２０及び出力端子３にそれぞれ接続された容量素子２１０とで構成される。トランジスタスイッチ２１１、２１２のそれぞれのゲートには外部信号Ｓ１が入力され、トランスファーゲートスイッチ２１３、２１４には外部信号Ｓ１とその反転信号が入力される。トランジスタスイッチ２１１、２１２は両端間にドレイン・ソース間の寄生容量（不図示）をもち、この寄生容量をそれぞれＣ２１１、Ｃ２１２とする。また出力端子３には外部負荷（データ線負荷）が接続されている。
図１２の差動増幅器の構成も図１１と同様に、上記差動増幅段及びトランジスタ１０１、１０２よりなるプッシュプル出力段の部分が図２９の差動増幅器と同じ構成となっている。図１２の差動増幅器の動作についてもボルテージフォロワ構成の場合について説明する。外部信号Ｓ１が充電動作及び放電動作に関係なくハイレベルまたはローレベルに固定された状態では、容量素子２１０は端子１０と出力端子３との間に接続された状態または端子２０と出力端子３との間に接続された状態のいずれかとなり、このとき容量素子２１０は単に位相補償容量として作用する。したがって、このときの図１２の差動増幅器の動作は図２９の差動増幅器と同様の動作となり、入力信号ＶｉｎＰの変化に対して一定のスルーレートで出力電圧Ｖｏｕｔが変化する。
次に外部信号Ｓ１が図９及び図１０に示した様に制御される場合のボルテージフォロワ構成の図１２の差動増幅器の動作を説明する。図９の制御では、外部信号Ｓ１を、充電動作を行うあるデータ出力期間Ｔ１及び放電動作を行うあるデータ出力期間Ｔ２において、それぞれの出力期間の開始時に、ハイレベルからローレベルおよびローレベルからハイレベルに変化させる。また図１０の制御では、外部信号Ｓ１を、充電動作を行うあるデータ出力期間Ｔ１及び放電動作を行うあるデータ出力期間Ｔ２において、それぞれの出力期間の開始時に、ローレベルからハイレベルおよびハイレベルからローレベルに変化させる。これにより、図９及び図１０のそれぞれの制御において、出力期間Ｔ１及びＴ２で、スイッチ２１１、２１２、２１３、２１４のオン、オフ状態が制御され、図５や図８の差動増幅器で説明したのと同様の作用となる。すなわち、出力期間Ｔ２からＴ１へ替わる場合では、非反転入力端子の電圧ＶｉｎＰが高電位側のある電圧に変化するとともに、出力期間Ｔ１の開始時に容量素子２１０の接続状態が切り替えられる。接続切り替え直後、端子１０の電位はブートストラップ作用により瞬間的に引き下げられ、これにより、トランジスタ１０１のゲート・ソース間電圧が拡大して、出力端子３に対する一時的な充電動作が生じる。
このとき差動増幅段は、出力期間Ｔ１の開始とともに電圧ＶｉｎＰの高電位側へ電圧変化に応じて動作し始めるが、その出力が差動出力端子１０、２０に伝達されるまでに応答遅延がある。そのため、差動増幅段の出力に基づく出力増幅段６の動作は、期間Ｔ１の開始とともに瞬時に動作するブートストラップ充電作用よりも動作開始のタイミングが遅れ、ブートストラップ充電作用の途中から差動増幅段の出力による充電動作に切り替わる。したがって、図１２の差動増幅器の出力期間Ｔ２から出力期間Ｔ１への動作は、出力期間Ｔ１の開始とともに瞬間的に出力端子３の充電動作が行われて出力電圧Ｖｏｕｔを一定量引き上げ、その後、一定のスルーレートでの充電動作が行われ、出力電圧Ｖｏｕｔが電圧ＶｉｎＰと等しい電圧に到達したところで安定して定常状態となる。
また、出力期間Ｔ１から出力期間Ｔ２へ替わる場合では、非反転入力端子の電圧ＶｉｎＰが低電位側のある電圧に変化するとともに、出力期間Ｔ２の開始時に、容量素子２１０の接続状態が切り替えられる。接続切り替え直後、端子２０の電位はブートストラップ作用により、瞬間的に引き上げられ、これにより、トランジスタ１０２のゲート・ソース間電圧が拡大して、一時的な放電動作が生じる。
このとき差動増幅段は、出力期間Ｔ２の開始とともに、電圧ＶｉｎＰの低電位側へ電圧変化に応じて動作し始めるが、その出力が差動出力端子１０、２０に伝達されるまでに応答遅延がある。そのため、差動増幅段の出力に基づく出力増幅段６の動作は、期間Ｔ２の開始とともに瞬時に動作するブートストラップ放電作用よりも動作開始のタイミングが遅れ、差動増幅段に応答遅延があるため、出力期間Ｔ２の開始とともに瞬時に動作するブートストラップ放電作用よりも動作開始が遅れ、ブートストラップ放電作用の途中から差動増幅段の出力による放電動作に切り替わる。したがって、図１２の差動増幅器の出力期間Ｔ１から出力期間Ｔ２への動作は、出力期間Ｔ２の開始とともに、瞬間的に出力端子３の放電動作が行われ、出力電圧Ｖｏｕｔを一定量引き下げ、その後、一定のスルーレートでの放電動作が行われ、出力電圧Ｖｏｕｔが電圧ＶｉｎＰと等しい電圧に駆動されたところで安定して定常状態となる。
以上のように、図１２の差動増幅器は外部信号Ｓ１の制御により、図５や図８の差動増幅器で説明した作用及び効果を実現できる。すなわち、充電動作及び放電動作を行うあるデータ出力期間の開始時に、ブートストラップ作用を生じさせ、従来技術よりも、高速な充電動作及び放電動作を実現できる。また消費電流を増やすことなく、高速動作を可能としている。なお、ブートストラップ作用による高速化は大振幅の駆動において効果的であり、小振幅の駆動では行わなくてもよい。その場合にはスイッチ状態を変えず、容量素子２１０の接続状態を保持したままにすれば、ブートストラップ作用は生じず、通常の差動増幅器の動作で小振幅の駆動を行うことができる。また図１２の差動増幅器は、充電動作及び放電動作が頻繁に行われても、消費電力を抑えたままで高速化を実現することができる。
図１３及び図１４は、それぞれ、図１１の応用例を示す図である。図１３に示す回路構成では、端子１０と出力端子３との間に、容量素子１２１を設け、端子２０と出力端子３との間に容量素子１２２が設けられている。また図１４に示す回路構成では、トランジスタ７１４と７１６との接続点と出力端子３との間に容量素子１２３を設け、トランジスタ７２４と７２６との接続点と出力端子３との間に容量素子１２４が設けられている。容量素子１２１、１２２及び１２３、１２４による作用を以下に説明する。
図１１の差動増幅器では、容量素子１１０がブートストラップ容量として機能するとともに、位相補償容量としても機能する。しかし、容量素子１１０は、端子１０と出力端子３との間に接続された状態、または端子２０と出力端子３との間に接続された状態になっており、端子１０又は２０の少なくとも一方は容量素子１１０と接続されない状態となる。例えば、あるデータ出力期間において、電圧ＶｉｎＰ、ＶｉｎＮの差電圧の変化に応じて出力電圧Ｖｏｕｔが高速に変化する場合、出力電圧Ｖｏｕｔが速やかに安定状態に到達するためにはトランジスタ１０１の充電能力とトランジスタ１０２の放電能力が速やかに釣り合わなければならない。このためには、トランジスタ１０１、１０２のそれぞれのゲートに接続されている端子１０及び２０の電位も、速やかに安定しなければならない。
図１１の差動増幅器において、端子１０及び２０のうち、容量素子１１０が接続されている側は、容量素子１１０が位相補償を行うため容易に安定するが、容量素子１１０が接続されていない側は、他に位相補償を行うものがないと、不安定になり易い。したがって、出力電圧Ｖｏｕｔが電圧ＶｉｎＰに到達直後、出力電圧Ｖｏｕｔが多少の振動を生じる場合がある。
これに対して、図１３及び図１４では、端子１０及び２０のうち、容量素子１１０が接続されない側も、容易に安定するように、容量素子１２１、１２２及び容量素子１２３、１２４が設けられている。なお、図１４の容量素子１２３、１２４は、端子１０、２０に直接接続されていないが、容量素子１２３は、トランジスタ７１６が端子１０に供給する電流の変化を安定させ、容量素子１２４は、トランジスタ７２６が端子２０から引き抜く電流の変化を安定させるため、容量素子１２３、１２４は、端子１０、２０を安定させる作用がある。
すなわち図１３及び図１４は、出力波形の振動を抑えて波形整形を行うことのできる構成である。なお、容量素子１２１、１２２及び１２３、１２４は、容量素子１１０よりも、比較的小さい容量値で形成することが好ましい。これは、容量素子１２１、１２２及び１２３、１２４の容量値が大きくなると、ブートストラップ動作時の端子１０及び２０の変動が抑制されるためである。一方、このことを利用して、容量素子１１０と容量素子１２１、１２２または容量素子１１０と容量素子１２３、１２４の容量値の比率を考慮して設計すれば、ブートストラップ動作時の出力電圧Ｖｏｕｔの昇圧レベルや降圧レベルを制御することも可能である。なお図１３及び図１４は、図１１の差動増幅器の駆動安定性を高めるための補助容量素子（１２１、１２２、１２３、１２４）の代表的な接続例を示したもので、これ以外の接続方法も可能である。例えば、端子１０と高電位側電源ＶＤＤとの間、端子２０と低電位側電源ＶＳＳとの間にそれぞれ補助容量素子を設けてもよい。また容量素子１１０の接続切替に応じて、端子１０及び２０の容量素子１１０が接続されない側に接続されるような、接続切替可能な補助容量素子を設けてもよい。
以下に図１４の差動増幅器の作用について電圧波形を参照して説明する。なお図１４に示すように、補助容量１２３、１２４を２段カスコードカレントミラーの１、２段目の接続点と出力端子３に接続されている。図３６（Ａ）は、図４のスイッチ制御（信号Ｓ１の制御）による、図１４のボルテージフォロワ構成の入出力波形（ＶｉｎＰ、Ｖｏｕｔ）を示す図である。図３６（Ａ）において、１出力期間Ｔ１（充電）のはじめに、前述したように、容量１１０のブートストラップ作用により、入力端子電圧ＶｉｎＰの上昇（立ち上がり）に対して出力端子電圧Ｖｏｕｔは、瞬時に（高スルーレート）、ある電圧（図では４．５Ｖ近辺）まで上昇し、その後、差動増幅段の出力に応じて、トランジスタ１０１による充電作用が行われ、すなわち、スルーレートを緩和させて（傾きを鈍らせて）、１０Ｖまで上昇する。１出力期間Ｔ２（放電）への切替時、容量１１０のブートストラップ作用により、入力端子電圧ＶｉｎＰの下降（立ち下がり）に対して出力端子電圧Ｖｏｕｔは、瞬時にある電圧（図では５．５Ｖ近辺）まで下降し、その後、差動増幅段の出力に応じてトランジスタ１０２による放電作用が行われ、スルーレートを緩和させて（傾きを鈍らせて）、低電圧側に下降する。なお、緩和されたスルーレート（傾き）は、容量１１０の接続が固定された状態のスルーレートにほぼ等しい。図３６（Ｂ）は、図３６（Ａ）の出力端子電圧の変化に対応して、図１４におけるプッシュプル出力段の制御端１０、２０の電圧波形Ｖ１０、Ｖ２０を示す図である。電圧波形Ｖ１０、Ｖ２０の様子から、ブートストラップ作用により図１４の差動増幅器のプッシュプル出力段に余計な貫通電流（ＶＤＤからトランジスタ１０１、１０２を通してＶＳＳに流れる電流であり、「Short Circuit Current」ともいう）が発生するかどうかを確認することができる。出力期間開始直後のブートストラップ作用時に、電圧Ｖ１０、Ｖ２０が安定状態における電位よりもそれぞれ低電位側及び高電位側に同時に変化すれば貫通電流が発生する。図３６（Ｂ）より、丸印で囲んで示す位置にわずかな貫通電流が発生するが、電流値は小さく消費電力への影響も小さい。
図１５及び図１６は、それぞれ、図１２の応用例を示す図である。図１５に示す構成では、端子１０と出力端子３との間に容量素子２２１を設け、端子２０と出力端子３との間に容量素子２２２が設けられている。
また図１６に示す構成では、トランジスタ７１４と７１６との接続点と出力端子３との間に容量素子２２３が設けられ、トランジスタ７２４と７２６との接続点と出力端子３との間に容量素子２２４が設けられている。容量素子２２１、２２２及び２２３、２２４による作用は、図１３、図１４に示した構成の場合と同様であり、以下に簡単に説明する。図１２の差動増幅器でも容量素子２１０がブートストラップ容量として機能するとともに位相補償容量としても機能する。あるデータ出力期間において、電圧ＶｉｎＰ、ＶｉｎＮの差電圧の変化に応じて出力電圧Ｖｏｕｔが高速に変化したときに、出力電圧Ｖｏｕｔが速やかに安定状態に到達するためには、トランジスタ１０１、１０２のそれぞれのゲートに接続されている端子１０及び２０の電位も速やかに安定しなければならない。しかし、端子１０又は２０の少なくとも一方は容量素子２１０と接続されない状態になっている。
そこで、図１５及び図１６に示す構成においても、端子１０及び２０のうち、容量素子２１０が接続されない側でも容易に安定するように、容量素子２２１、２２２及び２２３、２２４が設けられている。なお、図１６の容量素子２２３、２２４は端子１０、２０に直接接続されていないが、図１４の容量素子１２３、１２４と同様の作用により、容量素子２２３、２２４は、端子１０、２０を安定させることができる。
すなわち、図１５及び図１６は、図１３及び図１４と同様に出力波形の振動を抑えて波形整形を行うことのできる構成である。なお、容量素子２２１、２２２及び２２３、２２４は、容量素子２１０よりも比較的小さい容量値で形成することが好ましい。これは、容量素子２２１、２２２及び２２３、２２４の容量値が大きくなると、ブートストラップ動作時の端子１０及び２０の変動が抑制されるためである。一方、このことを利用して、容量素子２１０と容量素子２２１、２２２または容量素子２１０と容量素子２２３、２２４の容量値の比率を考慮して設計すれば、ブートストラップ動作時の出力電圧Ｖｏｕｔの昇圧レベルや降圧レベルを制御することも可能である。なお図１５及び図１６も、図１２の差動増幅器の駆動安定性を高めるための補助容量素子（２２１、２２２、２２３、２２４）の代表的な接続例を示したもので、これ以外の接続方法も可能である。
以下に図１６の差動増幅器の作用を電圧波形を参照して説明する。なお図１６に示すように、補助容量２２３、２２４を２段カスコードカレントミラーの１、２段目の接続点と出力端子３間に接続されている。図３９（Ａ）は、図９に示したスイッチ制御（信号Ｓ１の制御）による図１６のボルテージフォロワ構成の入出力波形（ＶｉｎＰ、Ｖｏｕｔ）を示す図である。図３９（Ａ）に示すように、入力端子電圧ＶｉｎＰの上昇（立ち上がり）に際して、出力端子電圧Ｖｏｕｔは容量素子２１０のブートストラップ作用により瞬時に上昇し、そのあと、差動増幅段の出力に基づき、トランジスタ１０１による充電作用によりスルーレートを緩和させて上昇する。また入力端子電圧ＶｉｎＰの下降（立ち下がり）に際して、出力端子電圧Ｖｏｕｔは容量素子２１０のブートストラップ作用により瞬時に下降し、そのあと、差動増幅段の出力に基づき、トランジスタ１０２による放電作用により、スルーレートを緩和させて下降する。なお、緩和されたスルーレート（傾き）は、容量２１０の接続が固定された状態のスルーレートにほぼ等しい。図３９（Ｂ）は、図３９（Ａ）の出力端子電圧に変化に対応して、図１６におけるプッシュプル出力段の制御端１０、２０の電圧波形Ｖ１０、Ｖ２０を示す図である。図３６（Ｂ）と同様に電圧波形Ｖ１０、Ｖ２０の様子から、ブートストラップ作用により図１６の差動増幅器のプッシュプル出力段に余計な貫通電流が発生するかどうかを確認することができる。図３９（Ｂ）より、丸印で囲んで示す位置にわずかな貫通電流が発生するが、電流値は小さく消費電力への影響も小さい。
図４２（Ａ）は、図１０に示したスイッチ制御（信号Ｓ１の制御）による図１６のボルテージフォロワ構成の入出力波形（ＶｉｎＰ、Ｖｏｕｔ）を示す図である。図４２（Ａ）に示すように、入力端子電圧ＶｉｎＰの上昇（立ち上がり）に際して、出力端子電圧Ｖｏｕｔは容量素子２１０のブートストラップ作用により瞬時に上昇し、そのあと、差動増幅段の出力に基づき、トランジスタ１０１による充電作用により上昇する。また入力端子電圧ＶｉｎＰの下降（立ち下がり）に際して、出力端子電圧Ｖｏｕｔは容量素子２１０のブートストラップ作用により瞬時に下降し、そのあと、差動増幅段の出力に基づき、トランジスタ１０２による放電作用によりスルーレートを緩和させて下降する。なお、緩和されたスルーレート（傾き）は、容量２１０の接続が固定された状態のスルーレートにほぼ等しい。図４２（Ｂ）は、図４２（Ａ）の出力端子電圧に変化に対応して、図１６におけるプッシュプル出力段の制御端１０、２０の電圧波形Ｖ１０、Ｖ２０を示す図である。図４２（Ｂ）より、ブートストラップ作用による貫通電流はほとんど発生せず、消費電力への影響はほとんどない。
次に、本発明の別の実施例の差動増幅器について説明する。図１７は、本発明の第５の実施例の差動増幅器の構成を示す図である。図１７は、図３１の差動増幅器に本発明を適用したもので、図３の実施例である。図３１の差動増幅器は、Ｒａｉｌ−ｔｏ−ｒａｉｌ差動増幅器ではないが、一般によく知られた単純な差動増幅器であり、本実施例は、本発明が、図２９の差動増幅器以外の差動増幅器に対しても適用可能であることを示すものでもある。
図３１の差動増幅器について、以下に簡単に説明しておく。図３１を参照すると、差動増幅段は、電流源８１０で駆動されるＮチャネル差動対８１１、８１２と、電流源８２０で駆動されるＰチャネル差動対８２１、８２２と、Ｎチャネル差動対８１１、８１２の出力対に接続され負荷回路をなすカレントミラー回路８１３、８１４と、Ｐチャネル差動対８２１、８２２の出力対に接続され負荷回路をなすカレントミラー回路８２３、８２４とで構成される。ＶＤＤは高電位側電源、ＶＳＳは低電位側電源である。カレントミラー回路８１３、８１４の入力端（トランジスタ８１３のドレイン）と、Ｎチャネル差動対の出力端（トランジスタ８１１のドレイン）の接続点は、差動増幅段の第１差動出力端子１０をなし、カレントミラー回路８２３、８２４の入力端（トランジスタ８２３のドレイン）とＰチャネル差動対の出力端（トランジスタ８２１のドレイン）の接続点は、差動増幅段の第２差動出力端子２０をなしている。
また、トランジスタ８１１、８２１のそれぞれのゲートは共通接続され非反転入力端子１をなし、トランジスタ８１２、８２２のそれぞれのゲートは共通接続され反転入力端子２をなす。非反転入力端子１及び反転入力端子２には電圧ＶｉｎＰ、ＶｉｎＮがそれぞれ与えられている。
出力増幅段は、トランジスタ１０１、１０２よりなるプッシュプル出力段で、トランジスタ１０１、１０２のそれぞれのソースは電源ＶＤＤ、ＶＳＳに接続され、それぞれのドレインは出力端子３に共通接続され、それぞれのゲートは第１差動出力端子１０及び第２差動出力端子２０に接続される。
図３１の差動増幅器の動作は、非反転入力端子の電圧ＶｉｎＰと反転入力端子の電圧ＶｉｎＮが等しいときに定常状態となり、同極性の差動トランジスタ対にそれぞれ流れる電流は等しい。非反転入力端子の電圧ＶｉｎＰが反転入力端子の電圧ＶｉｎＮより高くなると、Ｎチャネル差動対８１１、８１２のトランジスタ８１１に流れる電流が増加し、トランジスタ８１２に流れる電流が減少する。そしてカレントミラー回路８１３、８１４はトランジスタ８１４に流れる電流のミラー電流をトランジスタ８１３に流すため、トランジスタ８１３に流れる電流は減少する。これにより第１差動出力端子１０すなわちトランジスタ１０１のゲート電圧が引き下げられ、トランジスタ１０１によって電源ＶＤＤから出力端子３への充電電流が増加する。一方、Ｐチャネル差動対８２１、８２２のそれぞれに流れる電流は、非反転入力端子の電圧ＶｉｎＰが反転入力端子の電圧ＶｉｎＮより高くなると、トランジスタ８２１に流れる電流が減少し、トランジスタ８２２に流れる電流は増加し、そしてカレントミラー回路８２３、８２４のトランジスタ８２３に流れる電流は増加する。これにより第２差動出力端子２０すなわちトランジスタ１０２のゲート電圧も引き下げられ、トランジスタ１０２により出力端子３から電源ＶＳＳへの放電電流が減少する。したがって出力電圧Ｖｏｕｔは上昇する。
非反転入力端子の電圧ＶｉｎＰが反転入力端子の電圧ＶｉｎＮより低くなると、Ｎチャネル差動対８１１、８１２のトランジスタ８１１に流れる電流が減少し、トランジスタ８１２に流れる電流が増加し、そしてカレントミラー回路８１３、８１４に流れる電流は増加する。これにより第１差動出力端子１０すなわちトランジスタ１０１のゲート電圧が引き上げられ、トランジスタ１０１によって電源ＶＤＤから出力端子３への充電電流が減少する。一方、Ｐチャネル差動対８２１、８２２のそれぞれに流れる電流は、非反転入力端子の電圧ＶｉｎＰが反転入力端子の電圧ＶｉｎＮより低くなると、トランジスタ８２１に流れる電流が増加し、トランジスタ８２２に流れる電流は減少し、そしてカレントミラー回路８２３、８２４のトランジスタ８２３に流れる電流は減少する。これにより第２差動出力端子２０すなわちトランジスタ１０２のゲート電圧も引き上げられ、トランジスタ１０２により出力端子３から電源ＶＳＳへの放電電流が増加する。したがって出力電圧Ｖｏｕｔは低下する。
なお、図３１に示した差動増幅器では、低位側電源ＶＳＳから高位側電源ＶＤＤまでの電源電圧範囲に対して、ＶＳＳからＮチャネル差動対８１１、８１２のトランジスタ閾値電圧範囲、及びＶＤＤからＰチャネル差動対８２１、８２２のトランジスタ閾値電圧範囲では、それぞれの差動対が動作できないため、ダイナミックレンジ（入出力電圧範囲）はやや狭い。
図１７は、上記に説明した図３１の差動増幅器に対して本発明を適用した構成で、図１７の出力増幅段５の構成は図３と同一であり、出力端子３と高電位側電源ＶＤＤとの間に接続されゲートが第１差動出力端子１０に接続されたＰチャネル型トランジスタ１０１と、出力端子３と低電位側電源ＶＳＳとの間に接続されゲートが第２差動出力端子２０に接続されたＮチャネル型トランジスタ１０２と、一端が出力端子３に接続され他端がＰチャネルトランジスタスイッチ１１１、Ｎチャネルトランジスタスイッチ１１２を介して端子１０及び端子２０にそれぞれ接続された容量素子１１０とで構成される。トランジスタスイッチ１１１、１１２のそれぞれのゲートには外部信号Ｓ１の反転信号が入力される。また図１７では波形整形のため、図１３と同様に端子１０と出力端子３との間に容量素子１２１を設け、端子２０と出力端子３との間に容量素子１２２を設けた構成を示す。補助容量１２１、１２２は図１７と異なる接続方法も可能である。例えば、端子１０と高電位側電源ＶＤＤとの間、端子２０と低電位側電源ＶＳＳとの間にそれぞれ補助容量を設けてもよい。また容量素子１１０の接続切替に応じて、端子１０及び２０の容量素子１１０が接続されない側に接続されるような、接続切替可能な追加容量素子を設けてもよい。なお図面に記載していないが出力端子３には外部負荷（データ線負荷）が接続されている。
図１７の差動増幅器の動作を以下に説明する。外部信号Ｓ１が充電動作及び放電動作に関係なくハイレベルまたはローレベルに固定された状態の場合、容量素子１１０は端子１０と出力端子３との間に接続された状態または端子２０と出力端子３との間に接続された状態のいずれかとなるが、接続状態が固定されているため容量素子１１０は単に位相補償容量として作用する。したがって、このときの図１７の差動増幅器の動作は、図３１の差動増幅器と同様に、入力信号電圧ＶｉｎＰ、ＶｉｎＮの差電圧の変化に対して一定のスルーレートで出力電圧Ｖｏｕｔが変化する。外部信号Ｓ１が図４と同様に制御される場合の図１７の差動増幅器の動作は、図１や図３の差動増幅器の動作の説明と同様である。すなわち外部信号Ｓ１の制御により充電動作及び放電動作を行うあるデータ出力期間の開始時にブートストラップ作用を生じさせ、従来よりも高速な充電動作及び放電動作を実現できる。また後述する補助容量の最適な接続方法を考慮すれば、消費電流を増やさずとも高速動作が可能である。なお、ブートストラップ作用による高速化は大振幅の駆動において効果的であり、小振幅の駆動では行わなくてもよい。その場合にはスイッチ状態を変えず、容量素子１１０の接続状態を保持したままにすれば、ブートストラップ作用は生じず、通常の差動増幅器の動作で小振幅の駆動を行うことができる。
次に、本発明の第６の実施例の差動増幅器について説明する。図１８は、本発明の第６の実施例の差動増幅器の構成を示す図である。図１８も、図３１の差動増幅器に本発明を適用したもので、図８の実施例の一つである。図１８の出力増幅段６の構成は、図８に示した構成と同一であり、出力端子３と高電位側電源ＶＤＤとの間に接続されゲートが第１差動出力端子１０に接続されたＰチャネル型トランジスタ１０１と、出力端子３と低電位側電源ＶＳＳとの間に接続されゲートが第２差動出力端子２０に接続されたＮチャネル型トランジスタ１０２と、一端がＰチャネルトランジスタスイッチ２１１、トランスファーゲートスイッチ２１３を介して端子１０及び出力端子３にそれぞれ接続され、他端がＮチャネルトランジスタスイッチ２１２、トランスファーゲートスイッチ２１４を介して端子２０及び出力端子３にそれぞれ接続された容量素子２１０とで構成される。トランジスタスイッチ２１１、２１２のそれぞれのゲートには外部信号Ｓ１が入力され、トランスファーゲートスイッチ２１３、２１４には外部信号Ｓ１とその反転信号が入力される。
また図１８では、波形整形のため、図１５と同様に端子１０と出力端子３との間に容量素子２２１を設け、端子２０と出力端子３との間に容量素子２２２を設けた構成を示す。補助容量２２１、２２２は図１８と異なる接続方法も可能である。なお図面に記載していないがトランジスタスイッチ２１１、２１２は両端間にドレイン・ソース間の寄生容量をもち、この寄生容量をそれぞれＣ２１１、Ｃ２１２とする。また出力端子３には外部負荷（データ線負荷）が接続されている。
図１８を参照して、本実施例の差動増幅器の動作について以下に説明する。外部信号Ｓ１が充電動作及び放電動作に関係なくハイレベルまたはローレベルに固定された状態の場合、容量素子２１０は端子１０と出力端子３との間に接続された状態または端子２０と出力端子３との間に接続された状態のいずれかとなるが、接続状態が固定されているため容量素子２１０は単に位相補償容量として作用する。したがって、このときの図１８の差動増幅器の動作は、図３１の差動増幅器と同様に、入力信号電圧ＶｉｎＰ、ＶｉｎＮの差電圧の変化に対して一定のスルーレートで出力電圧Ｖｏｕｔが変化する。
外部信号Ｓ１が図９や図１０と同様に制御される場合の図１８の差動増幅器の動作は、図５や図８の差動増幅器の動作の説明と同様である。
すなわち外部信号Ｓ１の制御により充電動作及び放電動作を行うあるデータ出力期間の開始時にブートストラップ作用を生じさせ、従来よりも、高速な充電動作及び放電動作を実現できる。また後述する補助容量の最適な接続方法を考慮すれば、消費電流を増やさずとも高速動作が可能である。なお、ブートストラップ作用による高速化は、大振幅の駆動（充放電切替前後での出力端子電圧の電圧変化が大きい駆動）において効果的であり、小振幅の駆動（充放電切替前後での出力端子電圧の電圧変化が小さい駆動）の駆動では行わなくてもよい。その場合には、スイッチ状態を変えず、容量素子２１０の接続状態を保持したままにすれば、ブートストラップ作用は生じず、通常の差動増幅器の動作で小振幅の駆動を行うことができる。また、図１８の差動増幅器は、充電動作及び放電動作が頻繁に行われても、消費電力を抑えたままで高速化を実現することができる。なお、図１８において、負荷回路をなすカレントミラー回路の出力トランジスタ８１３、８２３のドレイン間に浮遊電流源（図１６の７４参照）を備えた構成としてもよい。
以上のように、本発明が適用できる差動増幅器は、図２９及び図３１に示した差動増幅器にとどまらず、それ以外の様々な差動増幅器に対しても適用することができる。すなわち図１、図３、図５、図８の各構成において好適な差動増幅段４を構成すれば、本発明と同様の効果を実現することができる。
図１９は、図１２の構成を更に具体的に示したものである。電流源７１０、７２０はそれぞれＮチャネルトランジスタ及びＰチャネルトランジスタで構成でき、それぞれのゲートにバイアス電圧ＢＩＡＳＮ、ＢＩＡＳＰを与えることにより差動対に流す電流を制御することができる。図１２以外の構成でも同様に適用できることは勿論である。
図１９の変形例として、ガラスやプラスチックなど絶縁性基板上に形成したバックゲートのないトランジスタで差動増幅器を構成してもよい。
図１から図１８までの差動増幅器も、ガラスやプラスチックなど絶縁性基板上に形成したバックゲートのないトランジスタに置き換えた構成が可能であり、図１から図１８までに説明したのと同様の作用と効果を実現することができる。
図２０は、図１９の変形例を示す図であり、バイポーラトランジスタなどの接合型トランジスタで構成した差動増幅器を示す。この場合、図１９のトランジスタのドレイン、ソース、ゲートは、それぞれ、接合型トランジスタのコレクタ、エミッタ、ベースに対応する。図１から図１８までの差動増幅器も、接合型トランジスタに置き換えた構成が可能である。
図２０では、トランジスタ全てを、接合型トランジスタに置き換えた構成を示したが、絶縁ゲート型トランジスタと組み合わせて構成してもよい。なお接合型トランジスタでは、ベース・エミッタ間に電流が流れるが、絶縁ゲート型トランジスタで構成した差動増幅器と、作用はほとんど変わらない。その理由を、出力段増幅段のトランジスタ１０１が、ＰＮＰ型の接合型トランジスタ、トランジスタ１０２がＮＰＮ型の接合型トランジスタで構成された場合について簡単に説明する。
トランジスタ１０１のベース（端子１０）の電位及びトランジスタ１０２のベース（端子２０）の電位がデータ出力期間の開始時にブートストラップ作用により瞬時に変化すると、ベース電流が一時的に増加し、ベース電流の増加に伴ってコレクタ・エミッタ間に流れる電流も増加する。したがって、ブートストラップ作用による高速動作を実現することができる。以上のように、図２０の差動増幅器も、図１から図１８までに説明したのと同様の効果を実現することができる。
次に、本発明の実施例に係るシミュレーション結果について説明する。図２１は、シミュレーションに用いたデータ線負荷の等価回路である。液晶表示装置のデータ線負荷は、大画面パネルでは配線総容量が約１００ｐＦ、配線抵抗も数十ｋΩになる場合がある。シミュレーションでは、本発明の差動増幅器の出力端子３を、図２１の等価回路の一端（端子３）に接続し、大画面パネルでのデータ線負荷に対してシミュレーションを行った。
また、本発明と、従来技術を比較するための比較例では、図２９の差動増幅器、本発明として、図１６の差動増幅器を用いて、比較し、それぞれボルテージフォロワ構成でシミュレーションを行った。
なお図２９と図１６において、差動増幅段の各トランジスタ及びプッシュプル出力段のトランジスタ１０１、１０２は同じ素子サイズで構成し、図２９と図１６の消費電流をほぼ同じにした。
また図２９において、位相補償容量を図１６の容量素子２２３、２２４と同じ配置で設け、図２９の位相補償容量の合計値と図１６の容量素子２１０、２２３、２２４の合計容量値がほぼ同程度になるようにし、位相余裕も同程度となるような条件でシミュレーションを行った。
また駆動条件は、図２９、図１６ともに、電源電圧１０Ｖ、１データ出力期間２０μｓとし、非反転入力端子１の入力電圧ＶｉｎＰに０．２Ｖと９．８Ｖを交互に入力した。また図１６では、１データ出力期間毎に、容量素子２１０の接続状態を切り替えるように、外部信号Ｓ１を制御している。
図２２は、図２９と図１６の差動増幅器において、図２１のデータ線負荷を駆動したときの入出力電圧波形の比較結果を示す図である。図２２において、ＶｉｎＰ（点線）は共通の入力電圧波形、ＶｏｕｔＡ（破線）は、図２９の出力電圧の波形（比較例）、ＶｏｕｔＢ（実線）は、図１６の出力電圧波形（本発明）である。
出力電圧波形は、出力端子３の電圧（出力端子電圧）の波形であり、データ線負荷近端の電圧変化の様子である。データ線負荷遠端（端子９）の電圧変化は、データ線負荷近端の電圧変化に対して負荷をなす抵抗と容量の時定数で決まるため、差動増幅器の駆動速度の比較は、データ線負荷近端の電圧変化の様子の比較を行えば、十分である。
図２２を参照すると、図２９の差動増幅器の出力電圧波形ＶｏｕｔＡはデータ出力期間の開始とともに、一定のスルーレートで上昇または低下をする。一方、図１６の差動増幅器の出力電圧波形ＶｏｕｔＢは、データ出力期間の開始直後、瞬時に電圧振幅の半分以上のレベルまで変化し、その後ＶｏｕｔＡとほぼ同程度のスルーレートで上昇または低下をしている。
データ出力期間の開始直後の瞬時の電圧変化は、容量素子２１０の接続切り替えによるブートストラップ作用によるものである。このためＶｏｕｔＢの方が、ＶｏｕｔＡよりも高速であることは明らかである。この作用は、プッシュプル出力段のトランジスタ１０１、１０２のそれぞれのゲート端子電圧の変化の様子からも確認することができる。
図２３は、図２２に示す入出力電圧波形の駆動を行ったときの、図２９と図１６のプッシュプル出力段のトランジスタ１０１、１０２のそれぞれのゲート端子電圧の変化の様子を比較したものである。図２９のトランジスタ１０１、１０２のゲート端子電圧波形をＶ１０Ａ、Ｖ２０Ａ（破線）、図１６のトランジスタ１０１、１０２のゲート端子電圧波形をＶ１０Ｂ、Ｖ２０Ｂ（実線）で示す。なお出力安定状態で、Ｖ１０Ａ、Ｖ１０Ｂは９Ｖ付近、Ｖ２０Ａ、Ｖ２０Ｂは１Ｖ付近の値をとり、充電動作時には、Ｖ１０Ａ、Ｖ１０Ｂは低下し、変化する電圧レベルが低いほど、それぞれのトランジスタ１０１の充電能力は高くなり、放電動作時には、Ｖ２０Ａ、Ｖ２０Ｂは上昇し、変化する電圧レベルが高いほど、それぞれのトランジスタ１０２の放電能力は高くなる。
図２３を参照すると、Ｖ１０Ａ、Ｖ２０Ａは、充電動作及び放電動作それぞれのデータ出力期間開始から４．８μｓ付近で１つのピーク値をとるのに対して、Ｖ１０Ｂ、Ｖ２０Ｂは、充電動作及び放電動作それぞれのデータ出力期間開始直後とデータ出力期間開始から２．４μｓ付近の２箇所でピーク値をとっている。それぞれのピークは充電能力または放電能力が極大となるところである。Ｖ１０Ｂ、Ｖ２０Ｂのデータ出力期間開始直後のピークは、容量素子２１０の接続切り替えによるブートストラップ作用によるものである。またＶ１０Ｂ、Ｖ２０Ｂの２つ目のピークは、ブートストラップ作用から通常の差動増幅器の動作に切り替わった後の充電能力または放電能力のピークである。なお、このＶ１０Ｂ、Ｖ２０Ｂの２つ目のピークのデータ出力期間開始からの発生時間は、Ｖ１０Ａ、Ｖ２０Ａのピークの発生時間の約半分であり、ブートストラップ作用を行ったことにより通常の差動増幅器の動作に切り替わった後の充電能力または放電能力が最大に到達するまでの時間も早くなっていることがわかる。したがって、Ｖ１０Ｂ、Ｖ２０Ｂの電圧変化の様子からも、図１６の差動増幅器（本発明）の方が、図２９の差動増幅器（比較例）よりも、高速動作であることが確認できる。
以上のように、図２２、図２３に示したシミュレーション結果から、消費電流がほぼ同じ図２９と、図１６の差動増幅器において、容量素子２１０の接続切り替えによるブートストラップ作用により高速駆動が実現できることが確認できた。また図２２に示した出力波形の比較から、図２９の差動増幅器で図１６と同等の駆動速度を実現するためには、図２９の回路のスルーレートを約２倍に向上する必要があり、そのためには、図２９の差動増幅段に流す電流を数倍に上げなければならず、消費電力が増大する。逆に、図１６の差動増幅器を、図２９と同程度の駆動速度とする場合には、図１６の差動増幅段に流す電流を減らすことができ、このため、消費電力を減らすことができる。なお、図２２、図２３では、図１６に示した実施例の回路構成での回路シミュレーションの結果を示したが、本発明の他の実施例でも、図１６とほぼ同様の出力電圧波形となる。なお既に前述した図３６、図３９、図４２も上記シミュレーションによる電圧波形であり、消費電力を増やすことなく高速動作を実現できることは既に説明した通りである。
次に、本実施例における、波形整形用の補助容量（図１３の第２、第３の容量１２１、１２２、図１４の第２、第３の容量１２３、１２４）の接続形態による影響について説明する。なお、これらの補助容量についても、メタル容量（配線容量）、ゲート容量の他、容量性要素を具備したものであれば任意である。
本実施例においては、補助容量の有無に関係なく、ブートストラップ作用による高速化を実現できる。
本実施例においては、補助容量の接続の仕方により、貫通電流が発生する場合があり、消費電力に影響する。
本実施例の図１３、図１５、図１７及び図１８に示すように、補助容量を出力端子３と制御端１０、２０との間に設けた場合、ブートストラップ作用により、出力端子電圧Ｖｏｕｔが急速に変化すると、大きな貫通電流が一時的に発生する。ただし、後述されるように、図１５及び図１８の差動増幅器において、図１０のスイッチ制御が行われる場合には、貫通電流を抑えられる。
また、本実施例の図１４及び図１６に示すように、補助容量を出力端子３と制御端１０、２０以外の端子との間に設けた場合、ブートストラップ作用により出力端子電圧Ｖｏｕｔが急速に変化しても、貫通電流は十分小さく抑えられる。
図４３（Ａ）、図４３（Ｂ）は、第２、第３の位相容量の接続による作用について説明するための図で、図４３（Ａ）は図１３の１２１、１２２の場合、図４３（Ｂ）は図１４の１２３、１２４の場合をそれぞれ代表例として示している。図４３（Ａ）、図４３（Ｂ）は、それぞれ放電動作を行う出力期間から充電動作を行う出力期間への切替直後の作用を示している。
図４３（Ａ）に示すように、切替直後（充電期間）において、ブートストラップ作用により端子１０の電圧Ｖ１０が降圧作用を受けてＶｏｕｔが急速に上昇する。補助容量１２１、１２２を出力端子と制御端１０、２０の間に設けた場合、Ｖｏｕｔが急速に上昇すると、容量１２２を介してＶ２０が昇圧作用を受けるため、プッシュプル出力段（トランジスタ１０１、１０２）において、高位側電源ＶＤＤから低位側電源ＶＳＳへ貫通電流が一時的に発生する。そのため低消費電力の差動増幅器として使用する場合には、補助容量の接続としては好ましくない。一方、図４３（Ｂ）に示すように、補助容量１２３、１２４を出力端子と多段カスコード型カレントミラーの接続点との間に設けた場合、Ｖｏｕｔが急速に上昇しても、端子２０の電圧Ｖ２０は容量１２４を介して変動することはない。Ｖｏｕｔが急速に上昇するときに、トランジスタ１０２のゲート・ソース間の寄生容量を介して電圧Ｖ２０がわずかに変動する場合があるが、その作用は小さく、したがって貫通電流が生じにくい。そのため、低消費電力の差動増幅器として使用する場合の補助容量の接続としては好ましい。以上、図１３及び図１４の補助容量の接続による作用を説明したが、他の実施例についても図１３及び図１４と同様の補助容量の接続では、それぞれ上記と同様の作用を生じる。
ただし、２つの補助容量を出力端子と制御端１０、２０の間に設けた構成でも、図８の差動増幅器において図１０のスイッチ制御（信号Ｓ１の制御）を行う場合には、貫通電流を小さく抑えることができる。これは、図４０を参照して説明した作用と同様に、ブートストラップ充電作用では、端子電圧Ｖ２０が降圧作用を受けるので、補助容量によるＶ２０の昇圧作用が生じても相殺されるためである。したがって図８の差動増幅器の具体例である図１５や図１８では、図１０のスイッチ制御（信号Ｓ１の制御）を行う場合には貫通電流を小さく抑えることができる。また、他の補助容量の接続例として、補助容量の一端を端子１０及び２０に接続し、他端を任意の固定電源（例えばＶＤＤやＶＳＳ）端子との間に設けた構成でもよい。この場合、ブートストラップ作用によりＶｏｕｔが急速に変動しても、電圧Ｖ１０やＶ２０の変動を小さく抑える作用があり、貫通電流が生じにくい。
以下に、二つの補助容量を出力端子と制御端１０、２０の間に設けた本発明の差動増幅器の作用について、入出力電圧波形（シミュレーション）を参照して説明する。図４４（Ａ）は、図４のスイッチ制御（信号Ｓ１の制御）による、図１３の差動増幅器をボルテージフォロワ構成とした入出力波形（ＶｉｎＰ、Ｖｏｕｔ）を示す図である。図４４（Ａ）において、１出力期間Ｔ１（充電）のはじめに、容量１１０のブートストラップ作用により、入力端子電圧ＶｉｎＰの上昇（立ち上がり）に対して出力端子電圧Ｖｏｕｔは、瞬時に上昇し、その後、トランジスタ１０１により１０Ｖまで上昇する。１出力期間Ｔ２（放電）への切替時、容量１１０のブートストラップ作用により、入力端子電圧ＶｉｎＰの下降（立ち下がり）に対して出力端子電圧Ｖｏｕｔは、瞬時に下降し、その後、トランジスタ１０２により低電圧側に下降する。したがってブートストラップ作用による高速動作は実現されている。一方、図４４（Ｂ）は、図４４（Ａ）の出力端子電圧Ｖｏｕｔの変化に対応して、図１３におけるプッシュプル出力段の制御端１０、２０の電圧波形Ｖ１０、Ｖ２０を示す図である。電圧波形Ｖ１０、Ｖ２０の様子から、ブートストラップ作用により、図１３の差動増幅器のプッシュプル出力段に余計な貫通電流が発生するかどうかを確認することができる。図４４（Ｂ）より、丸印で囲んで示す位置に大きな貫通電流が発生している。したがって、図１３の差動増幅器では、消費電力は抑制することができない。
図４５（Ａ）は、図９に示したスイッチ制御（信号Ｓ１の制御）による、図１５の差動増幅器をボルテージフォロワ構成とした入出力波形（ＶｉｎＰ、Ｖｏｕｔ）を示す図である。図４５（Ａ）において、１出力期間Ｔ１（充電）のはじめに、容量２１０のブートストラップ作用により、入力端子電圧ＶｉｎＰの上昇（立ち上がり）に対して出力端子電圧Ｖｏｕｔは、瞬時に上昇し、その後、トランジスタ１０１により１０Ｖまで上昇する。１出力期間Ｔ２（放電）への切替時、容量２１０のブートストラップ作用により、入力端子電圧ＶｉｎＰの下降（立ち下がり）に対して出力端子電圧Ｖｏｕｔは、瞬時に下降し、その後、トランジスタ１０２により低電圧側に下降する。したがってブートストラップ作用による高速動作は実現されている。一方、図４５（Ｂ）は、図４５（Ａ）の出力端子電圧Ｖｏｕｔの変化に対応して、図１５におけるプッシュプル出力段の制御端１０、２０の電圧波形Ｖ１０、Ｖ２０を示す図である。図４４（Ｂ）と同様に、電圧波形Ｖ１０、Ｖ２０の様子から、ブートストラップ作用により、図１５の差動増幅器のプッシュプル出力段に余計な貫通電流が発生するかどうかを確認することができる。図４５（Ｂ）より、丸印で囲んで示す位置に大きな貫通電流が発生している。したがって、図９に示したスイッチ制御（信号Ｓ１の制御）による図１５の差動増幅器では、消費電力を抑制することができない。
図４６（Ａ）は、図１０のスイッチ制御（信号Ｓ１の制御）による、図１５の差動増幅器をボルテージフォロワ構成とした入出力波形（ＶｉｎＰ、Ｖｏｕｔ）を示す図である。図４６（Ａ）において、１出力期間Ｔ１（充電）のはじめに、容量２１０のブートストラップ作用により、入力端子電圧ＶｉｎＰの上昇（立ち上がり）に対して出力端子電圧Ｖｏｕｔは、瞬時に上昇し、その後、トランジスタ１０１により１０Ｖまで上昇する。１出力期間Ｔ２（放電）への切替時、容量２１０のブートストラップ作用により、入力端子電圧ＶｉｎＰの下降（立ち下がり）に対して出力端子電圧Ｖｏｕｔは、瞬時に下降し、その後、トランジスタ１０２により低電圧側に下降する。したがってブートストラップ作用による高速動作は実現されている。一方、図４６（Ｂ）は、図４６（Ａ）の出力端子電圧Ｖｏｕｔの変化に対応して、図１５におけるプッシュプル出力段の制御端１０、２０の電圧波形Ｖ１０、Ｖ２０を示す図である。図４４（Ｂ）と同様に、電圧波形Ｖ１０、Ｖ２０の様子から、ブートストラップ作用により、図１５の差動増幅器のプッシュプル出力段に余計な貫通電流が発生するかどうかを確認することができる。図４６（Ｂ）より、丸印で囲んで示す位置に貫通電流はほとんど発生しない。これは、充電期間（Ｔ１）開始時では、ブートストラップ作用による端子電圧Ｖ２０の降圧作用が、補助容量２２２を介したＶ２０の昇圧作用を制御し、放電期間（Ｔ２）開始時では、ブートストラップ作用による端子電圧Ｖ１０の昇圧作用が、補助容量２２１を介したＶ１０の降圧作用を抑制するためである。したがって、図１０に示したスイッチ制御（信号Ｓ１の制御）による図１５の差動増幅器では、消費電力を増やすことなく高速動作を実現することができる。なお、２つの補助容量を出力端子と制御端１０、２０の間に設けた図１７及び図１８の差動増幅器についても、いずれも高速動作を実現することはできるが、消費電力を抑える場合には、図１０のスイッチ制御（信号Ｓ１の制御）による図１８の差動増幅器が好ましい。
次に、位相容量と波形整形の補助容量（第２、第３の容量）の容量比による作用について説明する。図４７は、図１０に示したスイッチ制御（信号Ｓ１の制御）による、図１６の差動増幅器をボルテージフォロワ構成とした入出力波形を示す図である。図４７において、
・出力端子電圧ＶｏｕｔＣ１は、位相容量２１０と補助容量２２３、２２４の容量比が１０対３、
・出力端子電圧ＶｏｕｔＣ２は、位相容量２１０と補助容量２２３、２２４の容量比が６対５、
・出力端子電圧ＶｏｕｔＣ３は、位相容量２１０と補助容量２２３、２２４の容量比が２対７、
にそれぞれ対応している。
位相容量（１１０または２１０）と補助容量の容量比は、位相容量の比率が大きいほど、出力期間開始時の瞬時に変化するＶｏｕｔの電圧変化量も大きくなる。したがってブートストラップ作用による瞬時の電圧変化量の制御を、位相容量（１１０または２１０）と補助容量の容量比の調整によって行うことができる。
次に、本発明の実施例に係る表示装置について説明する。図２４及び図２５は、本発明に係る差動増幅器を液晶表示装置のデータドライバのバッファ回路５１０として用いた場合の実施例を説明するための図である。図２４、図２５について説明するにあたり、まず、液晶表示装置の駆動方法について、簡単に説明しておく。以下では、代表的な駆動方法のドット反転駆動とコモン反転駆動の２つについて簡単に説明する。液晶表示装置の駆動方法では、液晶の劣化を防ぐため、液晶の両端電極（画素電極と対向基板電極）に印加する電圧の極性を、通常１フレーム毎に反転させた交流駆動が行われる。ドット反転駆動では、対向基板電極電圧Ｖｃｏｍを一定とし、Ｖｃｏｍよりも高電位側（正極性）の階調電圧と、Ｖｃｏｍよりも低電位側（負極性）の階調電圧と、を交互に、画素電極に印加する。そのため、液晶に印加する最大電圧の約２倍の電源電圧が必要となる。また、表示品質を高めるため、隣り合う画素電極に印加する電圧極性も、できるだけ異なるように駆動する。したがって、ドット反転駆動を行うデータドライバは、一般に、隣り合うバッファ回路から出力される階調電圧の極性は異なる。また、１つのバッファ回路から出力される階調電圧の極性も、ｍデータ出力期間毎に、極性反転を行い、自然数ｍが小さいほど、表示品質も高くなる。
一方、コモン反転駆動では、コモン電極（対向基板電極）電圧Ｖｃｏｍを、高電位と低電位の２つの電圧レベルに交互に駆動することで、極性反転を行い、液晶に印加する最大電圧とほぼ同じ電源電圧範囲の階調電圧を用いることができる。ただし、コモン反転駆動では、少なくとも同一画素行の極性は等しくなるため、ドット反転駆動よりも表示品質は劣る。したがって、コモン反転駆動を行うデータドライバは、一般に、隣り合うバッファ回路から出力される階調電圧の極性は等しい。また、１つのバッファ回路から出力される階調電圧の極性も、ｍデータ出力期間毎極性反転を行い、自然数ｍが小さいほど表示品質は高くなる。
以上、ドット反転駆動とコモン反転駆動の２つについて簡単に説明したが、それぞれの駆動方法は、その特徴に応じて用いられている。例えば、ドット反転駆動は、高画質が要求される大画面の液晶表示装置等に広く適用され、コモン反転駆動は、低電力が要求される小型携帯機器用の液晶表示装置等に広く適用されている。なお、以下の説明では、それぞれの駆動方法が適用された各液晶表示装置に対して、本発明を適用する場合の構成例とその作用効果を説明する。
図２４は、本発明の差動増幅器をドット反転駆動の液晶表示装置のデータドライバのバッファ回路５１０として用いた場合の構成を説明するための図である。なお、バッファ回路５１０に適用する本発明の差動増幅器は、ボルテージフォロワ構成（すなわち非反転入力端子に入力信号を供給し、出力端子を反転入力端子に帰還接続する構成）で用いる。
図２４を参照すると、このデータドライバは、階調電圧発生回路５２０と、デコーダ５３０（選択回路）と、バッファ回路５１０と、を少なくとも備えて構成される。階調電圧発生回路５２０は、電源ＶＡと電源ＶＢ間に接続された抵抗ストリングで構成され、抵抗ストリングの各端子（タップ）から複数の階調電圧を出力する。デコーダ５３０は、複数の階調電圧及び映像デジタル信号を入力し、映像デジタル信号に対応した階調電圧を選択してバッファ回路５１０へ出力する。バッファ回路５１０は、極性信号ＰＯＬまたはその反転信号ＰＯＬＢのいずれか一方と、デコーダ５３０から出力された階調電圧とを入力し、入力階調電圧（ＶｉｎＰ）を電流増幅して出力端子に出力する。各バッファ回路５１０の出力端子は、表示部のデータ線に接続される。デコーダ５３０及びバッファ回路５１０は出力ごとに設けられ、階調電圧発生回路５２０は、全出力で共有することができる。また、デコーダ５３０に入力される映像信号は、好ましくは、図示されないデータレジスタやラッチ、レベルシフタ等で処理された映像デジタル信号を用いられる。
バッファ回路５１０について更に詳しく説明すると、ドット反転駆動では、隣り合うバッファ回路５１０から出力される階調電圧の極性は異なり、例えばあるデータ出力期間において、図２４の奇数番目のバッファ回路の出力は正極性、偶数番目のバッファ回路の出力は負極性となる。また、ｍデータ出力期間毎に、それぞれの極性は反転される。ドット反転駆動において、駆動速度が遅くなるのは、バッファ回路５１０の出力電圧が大振幅の場合であり、極性反転のときに生じる。なお、連続する出力期間で極性が同じ場合には、出力電圧の変化は小さいため、駆動速度は比較的早い。
したがって、図２４に示す例では、バッファ回路５１０の出力電圧が大振幅の場合に高速駆動を行うため、極性信号ＰＯＬまたはその反転信号ＰＯＬＢを本発明の差動増幅器の外部信号Ｓ１として用いる。このときの外部信号Ｓ１と、バッファ回路５１０の出力電圧波形について、図２６、図２７を参照して説明する。
図２６及び図２７の電圧波形は、図２２のシミュレーション結果を参考にしたバッファ回路５１０の出力電圧波形を、模式的に示した図であり、ＶｏｕｔＡは従来の差動増幅器、ＶｏｕｔＢは、本発明の差動増幅器の場合をそれぞれ表している。また、それぞれ図中の電圧ＶＭは、対向基板電極電圧Ｖｃｏｍに対応する。
図２６は、ｍ＝１の１データ出力期間毎に、極性反転を行う場合の実施例における電圧波形であり、正極性で電圧ＶＨ１、負極性で電圧ＶＬ１を駆動するときの出力電圧波形である。極性反転を１データ出力期間毎に行うため、充電動作と放電動作とが交互に行われる。
従来の差動増幅器の出力電圧波形ＶｏｕｔＡは、データ出力期間の開始とともに一定のスルーレートで変化する。これに対して、本発明の差動増幅器の出力電圧波形ＶｏｕｔＢは、データ出力期間の開始時に、ブートストラップ作用により、瞬時に、一定量の電圧レベルまで変化した後、ＶｏｕｔＡと同程度のスルーレートで変化する。したがって、本発明の差動増幅器を用いたバッファ回路５１０は、従来の回路よりも高速駆動を実現できる。
図２７は、ｍ＝２の２データ出力期間毎に極性反転を行う場合の実施例における電圧波形を示す波形図であり、正極性で電圧ＶＨ１、ＶＨ２を連続で駆動し、負極性で電圧ＶＬ１、ＶＬ２を駆動するときの出力電圧波形である。
時間ｔ０では、負極性から正極性に変わるため充電動作が行われ、時間ｔ２では、正極性から負極性に変わるため放電動作が行われ、ＶｏｕｔＡ、ＶｏｕｔＢそれぞれの場合とも電圧振幅（電圧変動量）が大きくなる。一方、時間ｔ１、時間ｔ３では、極性は変わらず、ＶｏｕｔＡ、ＶｏｕｔＢとも電圧振幅（電圧変動量）は小さい。
図２７に示すように、従来の差動増幅器の出力電圧波形ＶｏｕｔＡは、各データ出力期間開始とともに、電圧振幅（電圧変動量）に関係なくほぼ一定のスルーレートで変化するが、本発明の差動増幅器の出力電圧波形ＶｏｕｔＢは、時間ｔ０、ｔ２では、データ出力期間の開始時に、ブートストラップ作用により、瞬時に、一定量の電圧レベルまで変化した後、ＶｏｕｔＡと同程度のスルーレートで変化し、時間ｔ１、ｔ３では、ＶｏｕｔＡと同様に、データ出力期間開始とともに、一定のスルーレートで変化する。
したがって、本発明の差動増幅器を用いたバッファ回路５１０は、電圧振幅が大きくなるデータ出力期間で、従来の差動増幅器よりも、高速駆動を実現できる。
以上より、図２４のデータドライバは、ドット反転駆動において、本発明の差動増幅器をバッファ回路５１０に適用することにより、ブートストラップ作用による高速動作を実現することができる。また、本発明の貫通電流のほとんどない差動増幅器を用いれば、データ線の駆動周波数が増加して充電動作や放電動作が頻繁に行われる場合でも、消費電力（データ線充放電を除く差動増幅器の消費電力）を増やすことなく高速動作を実現することが可能である。また、十分な駆動速度が実現されている場合には、差動増幅器の消費電流を低減し、消費電力を削減することもできる。
図２５は、本発明の差動増幅器をコモン反転駆動の液晶表示装置のデータドライバのバッファ回路５１０として用いた場合の構成を説明するための図である。なお、バッファ回路５１０に適用する本発明の差動増幅器は、ボルテージフォロワ構成で用いる。図２５を参照すると、このデータドライバは、階調電圧発生回路５２０と、デコーダ５３０（選択回路）と、バッファ回路５１０と、判別回路５４０とを少なくとも備えて構成される。なお、階調電圧発生回路５２０、デコーダ５３０は、いずれも、図２４に示した構成と同じであるため、説明は省略する。
判別回路５４０は、極性信号ＰＯＬと映像デジタル信号を入力し、バッファ回路５１０に入力される階調電圧が電源電圧範囲の中間付近の電圧ＶＭに対して、高電位側か低電位側かを判別する判別信号を、バッファ回路５１０に出力する。なお、判別回路５４０に入力される映像デジタル信号は、一部の上位ビットだけでよく、最も簡単には最上位ビットだけでもよい。
次に、バッファ回路５１０について説明すると、コモン反転駆動では隣り合うバッファ回路５１０から出力される階調電圧の極性は同じで、図２５のバッファ回路の出力は、全て同極性となる。また、ｍ出力期間毎に各バッファ回路の極性は反転される。コモン反転駆動においても、駆動速度が遅くなるのは、バッファ回路５１０の出力電圧が大振幅の場合であり、これは、極性信号ＰＯＬと映像デジタル信号によって決まる。
したがって、図２５に示す構成では、バッファ回路５１０の出力電圧が大振幅（電圧の変位が大きい）の場合に、高速駆動を行うため、階調電圧が高電位側か低電位側かを判別する判別回路５４０の判別信号を、本発明の差動増幅器の外部信号Ｓ１として用いている。外部信号Ｓ１とバッファ回路５１０の出力電圧波形について、図２６、図２７を参照して説明する。
図２６及び図２７の電圧波形は、図２２のシミュレーション結果を参考にしたバッファ回路５１０の出力電圧波形を模式的に示した図である。ＶｏｕｔＡは、比較例の差動増幅器（本発明のブートストラップ作用を有しない差動増幅器）の場合、ＶｏｕｔＢは、本発明の差動増幅器の場合を表している。また、図２６、図２７において、電圧ＶＭは、電源電圧範囲の中間付近の電圧に対応し、例えば全階調が６４の場合には、３１階調の電圧を電圧ＶＭに割り当ててもよい。
図２６は、連続するデータ出力期間で、判別回路５４０の判別信号（Ｓ１）が反転する場合の実施例の電圧波形であり、期間ｔ０−ｔ１では、高電位側の電圧ＶＨ１、期間ｔ１−ｔ２では、低電位側の電圧ＶＬ１を駆動するときの出力電圧波形である。
図２７は、連続するデータ出力期間で、判別回路５４０の判別信号（Ｓ１）が不規則に反転する場合の実施例の電圧波形であり、期間ｔ０−ｔ２では、高電位側の電圧ＶＨ１、ＶＨ２を連続で駆動し、期間ｔ２−ｔ４では、低電位側の電圧ＶＬ１、ＶＬ２を連続で駆動するときの出力電圧波形である。
時間ｔ０、ｔ２では、判別信号（Ｓ１）が反転するため、階調電圧が低電位側から高電位側へ、または、高電位側から低電位側へ変化し、このときに、ＶｏｕｔＡ、ＶｏｕｔＢそれぞれの電圧振幅が大きくなる。一方、時間ｔ１、時間ｔ３では電圧振幅は小さい。
したがって、図２６及び図２７とも、比較例の差動増幅器の出力電圧波形ＶｏｕｔＡは、各データ出力期間の開始とともに、電圧振幅（電圧変動量）に関係なくほぼ一定のスルーレートで変化する。これに対して、本発明の差動増幅器の出力電圧波形ＶｏｕｔＢは、階調電圧が低電位側（電圧Ｖｍ未満）から高電位側（電圧Ｖｍ以上）へ、または、高電位側から低電位側へ変化するときに、各データ出力期間の開始直後のブートストラップ作用により、瞬時に、一定量の電圧レベルまで変化し、その後、ＶｏｕｔＡと同程度のスルーレートで変化する。
したがって、本発明の差動増幅器を用いたバッファ回路５１０は、電圧振幅が大きくなるデータ出力期間において、比較例のバッファ回路（本発明のブートストラップ作用を具備しない回路）よりも、高速駆動を実現できる。
以上より、図２５に示したデータドライバは、コモン反転駆動において、本発明の差動増幅器をバッファ回路５１０に適用することにより、ブートストラップ作用による高速動作を実現することができる。また、本発明の貫通電流のほとんどない差動増幅器を用いれば、データ線の駆動周波数が増加して充電動作や放電動作が頻繁に行われる場合でも、消費電力（データ線充放電を除く差動増幅器の消費電力）を増やすことなく高速動作を実現することが可能である。また、十分な駆動速度が実現されている場合には、差動増幅器の消費電流を低減し、消費電力を削減することもできる。
なお、図２４及び図２５に示した構成は、データドライバの一実施例であり、それぞれの構成がドット反転駆動やコモン反転駆動に限定されるものではない。例えば図２５において、判別回路５４０と同等の機能をドット反転駆動に用いてもよいことは勿論である。
また図２４及び図２５のデータドライバは、図２８に示す液晶表示装置のデータドライバ９８０として用いることができる。本発明によるブートストラップ作用を具備した差動増幅器を備えたデータドライバ９８０により、データ線負荷が大容量となる大画面の液晶表示装置も容易に駆動することができる。なお、図２８に示した液晶表示装置は、データドライバ９８０を、シリコンＬＳＩとして個別に形成して表示部９６０に接続する構成としてもよく、あるいは、ガラス基板等の絶縁性基板にポリシリコンＴＦＴ（薄膜トランジスタ）等を用いて、回路を形成することにより表示部９６０と一体で形成することも可能である。
その他の方式も含め、このような表示装置のデータドライバのいずれに対しても、本発明に係る差動増幅器を適用することにより、表示装置の性能を高めることができる。例えば、液晶表示装置と同様に、データ線に多値レベルの電圧信号を出力して表示を行うアクティブマトリクス駆動方式の有機ＥＬディスプレイなどの表示装置に対しても、本発明に係る差動増幅器を適用できることは勿論である。
次に、本発明のさらに別の実施例について説明する。図４８は、公知の出力回路の構成を示す図である。この出力回路は、高利得のＯＰアンプ（演算増幅器）１０５を負帰還ループに接続することにより、クラスＢ出力段のクロスオーバ歪を低減する。ＮＰＮ型バイポーラトランジスタ１０３とＰＮＰ型バイポーラトランジスタ１０４は、正極性電源ＶＣＣＨと負極性電源ＶＣＣＬ間に直列形態に接続され、ＯＰアンプ１０５の出力をベースに共通に入力し、共通接続されたエミッタが出力端子Ｖｏｕｔに接続されている。ＯＰアンプ１０５の非反転入力端に入力信号（ＶｉｎＰ）が入力され、反転入力端２には、出力端子Ｖｏｕｔが接続されるボルテージフォロワ構成とされる。この出力回路は、ＯＰアンプ１０５のスルーレートが高速駆動を律速する。
図４９は、図４８の出力回路に、図１に示した本発明の一実施例を適用した回路構成を示す図である。図４８のＯＰアンプ１０５を、差動増幅段４と、差動増幅段４からの差動第１出力と差動第２出力を受ける連絡段回路７で構成し、連絡段回路７の出力信号３Ａが、出力段回路８を構成するＮＰＮ型バイポーラトランジスタ１０３とＰＮＰ型バイポーラトランジスタ１０４のベースに共通に接続されている。差動増幅段４は、図１の差動増幅段４と同一構成とされ、連絡段回路７は、図１、図３の容量接続制御回路を備えた出力駆動段５と同一構成とされる。すなわち、連絡段回路７は、高位側電源ＶＤＤと低位側電源ＶＳＳ間に直列形態に接続され、連絡段をなすＰチャネルトランジスタ１０１とＮチャネルトランジスタ１０２を備え、差動増幅段４からの差動第１出力がＰチャネルトランジスタ１０１のゲートに接続され、差動増幅段４からの差動第２出力がＮチャネルトランジスタ１０２のゲートに接続されている。容量接続制御回路として、一端が出力端子３に接続された容量素子３１０が設けられ、容量素子３１０の他端と、Ｐチャネルトランジスタ１０１のゲートとの間にスイッチ（Ｐチャネルトランジスタ）１１１が接続され、容量素子３１０の他端と、Ｎチャネルトランジスタ１０２のゲートとの間にスイッチ（Ｎチャネルトランジスタ）１１２が接続され、制御信号Ｓ１の反転信号がＰチャネルトランジスタ１１１とＮチャネルトランジスタ１１２のゲートに接続されている。制御信号Ｓ１は、例えば図４に従って制御される。かかる構成の本実施例によれば、制御信号Ｓ１によりオン・オフされるスイッチ１１１、１１２により接続先が切り替えられる、容量素子３１０のブートストラップ作用により、瞬時にノード３Ａを高いスルーレートで所定の電位まで立ち上がり、又は立下り遷移させ、その後、ボルテージフォロワ構成の差動増幅段４の出力に基づき、ノード３Ａを緩和させたスルーレートで立ち上がり、又は立下らせることができる。これにより高速駆動を実現可能としている。なお、連絡段（Ｐチャネルトランジスタ１０１とＮチャネルトランジスタ１０２）を複数段備えた構成としてもよい。連絡段（反転素子）を複数段（奇数段）設けることで、差動増幅段４の差動出力電圧（差動第１出力、差動第２出力の差電圧）と出力端子３の出力端子電圧の位相が逆相の場合、スイッチ１１１、１１２の制御は、図２に従う。連絡段（反転素子）を偶数段設けることで、差動増幅段４の差動出力電圧（差動第１出力、差動第２出力の差電圧）と出力端子３の出力端子電圧の位相が同相の場合、スイッチ１１１、１１２の制御は、図２と逆の制御で行う。なお、出力段回路８を構成するＮＰＮ型バイポーラトランジスタ１０３とＰＮＰ型バイポーラトランジスタ１０４をＮチャネルトランジスタとＰチャネルトランジスタで構成してもよい。なお、連絡段回路７の別の構成例として、連絡段回路７を、図５、図８の出力段回路６と同一の構成としてもよい。上記したように、本発明は、任意のプッシュプル型の出力回路に適用可能である。
上記実施例で説明した差動増幅器は、ＭＯＳトランジスタで構成されており、液晶表示装置の駆動回路では、例えば多結晶シリコンからなる、ＭＯＳトランジスタ（ＴＦＴ）で構成してもよい。また、上記実施例で説明した差動増幅器、バイポーラトランジスタにも適用できることは勿論である。この場合、Ｐチャネルトランジスタは、ｐｎｐトランジスタよりなり、Ｎチャネルトランジスタは、ｎｐｎトランジスタよりなる。上記実施例では、集積回路に適用した例を示したが、ディスクリート素子構成にも適用できることは勿論である。また、上記実施例では、増幅率１のボルテージフォロワ構成の差動増幅器の例について出力波形を用いて本発明の具体的効果を示したが、任意の増幅率をなす差動増幅器についても同様の効果を得られることは勿論である。
次に本発明の別の実施例について説明する。上記各実施例では、容量素子１１０、２１０の接続切替は、出力段をなすトランジスタ１０１、１０２のそれぞれの制御端１０、２０と出力端３との間で行われる差動増幅器について説明したが、出力段をなすトランジスタの制御端の代わりに、差動対の出力対の一方に接続してもよい。具体的には、図５０を参照すると、本発明の別の実施例として、図１１の変更例が示されている。本実施例では、スイッチ１１１の一端は、端子１０に接続されるのではなく、差動対７１１、７１２の出力対の一方であるトランジスタ７１２側の出力端３０と接続されている。端子３０は、カスコードカレントミラー回路７１のトランジスタ７１４、７１６の接続点でもある。また、スイッチ１１２の一端は、端子２０に接続される代わりに、差動対７２１、７２２の出力対の一方のであるトランジスタ７２２側の出力端４０と接続されている。端子４０は、カスコードカレントミラー回路７２のトランジスタ７２４、７２６の接続点でもある。それ以外の構成は、図１１と同様である。そして、図５０におけるスイッチ１１１、１１２の制御も、図１１と同様に制御信号Ｓ１により、図４に示すように行われる。
したがって、出力期間Ｔ２から出力期間Ｔ１へ切り替るときに、ブートストラップ作用により端子３０の電位は瞬間的に引き下げられる。このときカスコードカレントミラー回路７１のトランジスタ７１６は、ゲート・ソース電圧が縮小するため、トランジスタ７１６を流れる電流が減少する。一方、浮遊電流源７４は一定の電流をカスコードカレントミラー７１との接続点（端子１０）からカスコードカレントミラー７２との接続点（端子２０）へ流そうとするため、端子１０の電位は低下する。すなわち、図５０の構成においても、図１１と同様に、ブートストラップ作用により端子１０の電位を低下させて、トランジスタ１０１により充電動作を一時的に加速させることができる。また、出力期間Ｔ１から出力期間Ｔ２へ切り替るときも、ブートストラップ作用により端子４０の電位が瞬間的に引き上げられ、これによりカスコードカレントミラー回路７２のトランジスタ７２６のゲート・ソース電圧が縮小し、トランジスタ７２６を流れる電流が減少し、浮遊電流源７４は一定の電流を流そうとするため、端子２０の電位は上昇する。すなわち、図５０の構成においても、図１１と同様に、ブートストラップ作用により端子２０の電位を上昇させて、トランジスタ１０２により放電動作を一時的に加速させることができる。
次に、本発明のさらに別の実施例について説明する。図５１は図１２の変更例で、スイッチ２１１の一端は、端子１０に接続される代わりに、差動対７１１、７１２の出力対の一方であるトランジスタ７１２側の出力端３０と接続されている。この端子３０は、カスコードカレントミラー回路７１のトランジスタ７１４、７１６の接続点でもある。また、スイッチ２１２の一端は、端子２０に接続される代わりに、差動対７２１、７２２の出力対の一方であるトランジスタ７２２側の出力端４０と接続されている。この端子４０は、カスコードカレントミラー回路７２のトランジスタ７２４、７２６の接続点でもある。それ以外の構成は図１２と同様である。図５１におけるスイッチ２１１、２１２の制御も、図１２と同様に制御信号Ｓ１により図９または図１０に示すように行う。したがって、出力期間Ｔ２から出力期間Ｔ１へ切り替るときに、ブートストラップ作用により端子３０の電位が瞬間的に引き下げられ、それに伴って端子１０の電位も引き下げられ、トランジスタ１０１により充電動作を一時的に加速させることができる。また、出力期間Ｔ１から出力期間Ｔ２へ切り替るときに、ブートストラップ作用により端子４０の電位が瞬間的に引き上げられ、それに伴って端子２０の電位も引き上げられ、トランジスタ１０２により放電動作を一時的に加速させることができる。
以上のように、容量素子の接続切替によるブートストラップ作用で、電位を瞬間的に変化させる端子は、出力段をなすトランジスタの制御端だけでなく、差動対の一方の出力端であってもよい。また、差動対の負荷回路が多段のカレントミラー回路で構成される場合には、多段間の接続点であってもよい。
なお、図５０、図５１においても、図１３〜図１６で設けた容量素子（１２１、１２２）、（１２３、１２４）、（２２１、２２２）又は（２２３、２２４）を付加することで、図１３〜図１６と同様の効果が得られることは勿論である。
以上説明したように、本発明によれば、差動増幅器のプッシュプル出力段の２つのトランジスタの一方の制御端と出力端子との間に容量素子を接続した状態と、他方の制御端と前記出力端子との間に前記容量素子を接続した状態とを切り替えることにより、ブートストラップ作用を生じさせて消費電力を増やすことなく高速駆動を実現できる、という効果を奏し、低消費電力・高速駆動型の駆動回路を実現し、例えば表示装置のデータ駆動回路等に適用して好適とされる。
本発明の第１の実施例の構成を示す図である。 本発明の第１の実施例におけるスイッチのオン・オフ制御を示す図である。 本発明の第１の実施例の具体構成を示す図である。 本発明の第１の実施例の具体構成における信号Ｓ１のタイミングを示す図である。 本発明の第２の実施例の構成を示す図である。 本発明の第２の実施例におけるスイッチのオン・オフ制御の一例を示す図である。 本発明の第２の実施例におけるスイッチのオン・オフ制御の他の例を示す図である。 本発明の第２の実施例の具体構成を示す図である。 本発明の第２の実施例の具体構成における信号Ｓ１のタイミングの一例を示す図である。 本発明の第２の実施例の具体構成における信号Ｓ１のタイミングの他の例を示す図である。 本発明の第３の実施例の構成を示す図である。 本発明の第４の実施例の構成を示す図である。 本発明の第３の実施例の応用例を示す図である。 本発明の第３の実施例の他の応用例を示す図である。 本発明の第４の実施例の応用例を示す図である。 本発明の第４の実施例の他の応用例を示す図である。 本発明の第５の実施例の構成を示す図である。 本発明の第６の実施例の構成を示す図である。 本発明の第４の実施例の具体例を示す図である。 図１９の変形例を示す図である。 本発明のシミュレーションに用いたデータ線等価回路を示す図である。 本発明の第４の実施例における、出力端子電圧の波形の一例を示す図である。 本発明の第４の実施例における、端子１０、２０の電圧波形の一例を示す図である。 本発明の第７の実施例の構成を示す図である。 本発明の第８の実施例の構成を示す図である。 本発明の第７、第８の実施例における、信号Ｓ１のタイミング及び出力端子電圧の波形の一例を示す図である。 本発明の第７、第８の実施例における、信号Ｓ１のタイミング及び出力端子電圧の波形の他の例を示す図である。 表示装置の構成を示す図である。 従来の差動増幅器の一例を示す図である。 従来の差動増幅器の他の例を示す図である。 従来の差動増幅器のさらに他の例を示す図である。 位相容量の接続が固定されている比較例の作用を説明する図であり、（Ａ）は切替直前（放電期間）、（Ｂ）は切替後（充電期間）の接続及び電圧を説明する図である。 （Ａ）は、図２９の従来技術の入出力電圧波形を示す図であり、（Ｂ）は、（Ａ）におけるプッシュプル出力段の制御端の電圧波形を示す図である。 図２のスイッチ制御による図１の実施例の作用を説明するための図であり、（Ａ）は切替前（放電動作安定状態）、（Ｂ）は充電動作切替直後の接続及びノード電圧を説明する図である。 図２のスイッチ制御による図１の実施例の作用を説明するための図であり、切替後（充電動作安定状態）の接続及びノード電圧を説明する図である。 図４の信号Ｓ１の制御による図１４（ボルテージフォロワ構成）の実施例の入出力電圧波形を示す図であり、（Ｂ）は、（Ａ）におけるプッシュプル出力段の制御端の電圧波形を示す図である。 図６のスイッチ制御による図５の実施例の作用を説明するための図であり、（Ａ）は切替前（放電動作安定状態）、（Ｂ）は充電動作切替直後の接続及びノード電圧を説明する図である。 図６のスイッチ制御による図５の実施例の作用を説明するための図であり、切替後（充電動作安定状態）の接続及びノード電圧を説明する図である。 図９の信号Ｓ１の制御による図１６（ボルテージフォロワ構成）の実施例の入出力電圧波形を示す図であり、（Ｂ）は、（Ａ）におけるプッシュプル出力段の制御端の電圧波形を示す図である。 図７のスイッチ制御による図５の実施例の作用を説明するための図であり、（Ａ）は切替前（放電動作安定状態）、（Ｂ）は充電動作切替直後の接続及びノード電圧をそれぞれ示す図である。 図７のスイッチ制御による図５の実施例の作用を説明するための図であり、切替後（充電動作安定状態）の接続及びノード電圧を説明する図である。 図１０の信号Ｓ１の制御による図１６（ボルテージフォロワ構成）の実施例の入出力電圧波形を示す図であり、（Ｂ）は、（Ａ）におけるプッシュプル出力段の制御端の電圧波形を示す図である。 図１３又は図１４の第２、第３の容量（補助容量）の接続による作用を説明するための図である。 図４の信号Ｓ１の制御による図１３（ボルテージフォロワ構成）の実施例の入出力電圧波形を示す図であり、（Ｂ）は、（Ａ）におけるプッシュプル出力段の制御端の電圧波形を示す図である。 図９の信号Ｓ１の制御による図１５（ボルテージフォロワ構成）の実施例の入出力電圧波形を示す図であり、（Ｂ）は、（Ａ）におけるプッシュプル出力段の制御端の電圧波形を示す図である。 図１０の信号Ｓ１の制御による図１５（ボルテージフォロワ構成）の実施例の入出力電圧波形を示す図であり、（Ｂ）は、（Ａ）におけるプッシュプル出力段の制御端の電圧波形を示す図である。 図１０の信号Ｓ１の制御による図１６（ボルテージフォロワ構成）の実施例の入出力電圧波形を示す図であり、第１の容量（位相容量）と第２、第３の容量（補助容量）の容量比を変えたときの作用を説明するための図である。 従来の増幅器の構成を示す図である。 図４８の増幅器に本発明を適用した実施例を示す図である。 本発明の別の実施例の構成を示す図である。 本発明のさらに別の実施例の構成を示す図である。
符号の説明
１ 非反転入力端子
２ 反転入力端子
３ 出力端子
４ 差動増幅段
５、６ 出力増幅段
７ 連絡段回路
８ 出力段回路
１０、２０ 差動出力端子
３０、４０ 出力端
７１、７２ カレントミラー回路
７３、７４ 浮遊電流源
７５、７６ 副電流源回路
１０１、７２１、７２２、７１３〜７１６、８２１、８２２、８１３、８１４、７３１、７４１ Ｐチャネルトランジスタ
１０２、７１１、７１２、７２３〜７２６、８１１、８１２、８２３、８２４、７３２、７４２ Ｎチャネルトランジスタ
１０３ ＮＰＮバイポーラトランジスタ
１０４ ＰＮＰバイポーラトランジスタ
１０５ ＯＰアンプ
１１０、１２１、１２２、１２３、１２４、２１０、２２１、２２２、２２３、２２４、３１０ 容量素子
１１１、１１２、２１１、２１２、２１３、２１４ スイッチ
５１０ バッファ回路
５２０ 階調電圧発生回路
５３０ デコーダ
５４０ 判別回路
６１１、６１２ 容量
７１０、７２０、７５０、７６０、８１０、８２０ 定電流源
７５１、７６１ トランジスタ
９６０ 表示部
９６１ 走査線
９６２ データ線
９６３ ＴＦＴ
９６４ 画素電極
９６５ 液晶容量
９６６ 対向基板電極
９７０ ゲートドライバ
９８０ データドライバ









Claims (52)

  1. 非反転入力端子、反転入力端子、第１差動出力端子、及び、第２差動出力端子を有する差動増幅段と、
    出力端子を有する出力増幅段と、
    を備え、
    前記出力増幅段が、
    前記出力端子と第１電源との間に接続され制御端が前記第１差動出力端子に接続された第１のトランジスタと、
    前記出力端子と第２電源との間に接続され制御端が前記第２差動出力端子に接続された第２のトランジスタと、
    容量素子と、
    少なくとも、前記容量素子が前記出力端子と前記第１のトランジスタの制御端との間に接続された第１の接続状態と、前記容量素子が前記出力端子と前記第２のトランジスタの制御端との間に接続された第２の接続状態と、のうちのいずれかに切り替え制御する容量接続制御回路と、
    を備えている、ことを特徴とする差動増幅器。
  2. 前記第１のトランジスタ及び前記第２のトランジスタが、それぞれ、第１導電型及び第２導電型である、ことを特徴とする請求項１記載の差動増幅器。
  3. 前記容量接続制御回路は、
    前記容量素子の第１端子が、前記第１のトランジスタの制御端に接続され、前記容量素子の第２端子が、前記出力端子に接続された第１の接続状態と、
    前記容量素子の第１端子が、前記第２のトランジスタの制御端に接続され、前記容量素子の第２端子が前記出力端子に接続された第２の接続状態と、
    に切り替え制御する手段を備えている、ことを特徴とする請求項１記載の差動増幅器。
  4. 前記容量接続制御回路は、
    前記容量素子の第１端子が、前記第１のトランジスタの制御端に接続され、前記容量素子の第２端子が、前記出力端子に接続された第１の接続状態と、
    前記容量素子の前記第１端子が、前記出力端子に接続され、前記容量素子の前記第２端子が、前記第２のトランジスタの制御端に接続された第２の接続状態と、に切り替え制御する手段を備えている、ことを特徴とする請求項１記載の差動増幅器。
  5. 前記容量素子は、ブートストラップ作用とともに、位相補償を行う容量素子である、ことを特徴とする請求項１記載の差動増幅器。
  6. 一端が前記出力端子に接続され、他端が前記差動増幅段の所定の端子に接続されている第２及び第３の容量素子を含む、ことを特徴とする請求項１記載の差動増幅器。
  7. 一端が、前記出力端子に接続され、他端が、前記第１及び第２のトランジスタの制御端にそれぞれ接続されている第２及び第３の容量素子を含む、ことを特徴とする請求項１記載の差動増幅器。
  8. 前記容量接続制御回路が、
    第１の容量素子と、
    前記第１の容量素子の第１端子と前記第１のトランジスタの制御端との間に挿入されている第１のスイッチと、
    前記第１の容量素子の第１端子と前記第２のトランジスタの制御端との間に挿入されている第２のスイッチと、
    を備え、
    前記容量端子の第２端子は前記出力端子に接続され、
    前記出力端子の充電期間には、前記第１のスイッチがオンとされ、前記第２のスイッチはオフとされ、
    前記出力端子の放電期間には、前記第１のスイッチがオフとされ、前記第２のスイッチはオンとされる、ことを特徴とする請求項１記載の差動増幅器。
  9. 前記容量接続制御回路が、
    第１の容量素子と、
    前記第１の容量素子の第１端子と前記第１のトランジスタの制御端との間に挿入されている第１のスイッチと、
    前記第１の容量素子の第２端子と前記第２のトランジスタの制御端との間に挿入されている第２のスイッチと、
    前記第１の容量素子の第１端子と前記出力端子との間に挿入されている第３のスイッチと、
    前記第１の容量素子の第２端子と前記出力端子との間に挿入されている第４のスイッチと、
    を備え、
    前記出力端子の充電期間には、前記第１及び第４のスイッチがオンとされ、前記第２及び第３のスイッチがオフとされ、
    前記出力端子の放電期間には、前記第１及び第４のスイッチがオフとされ、前記第２及び第３のスイッチがオンとされる、ことを特徴とする請求項１記載の差動増幅器。
  10. 前記容量接続制御回路が、
    第１の容量素子と、
    前記第１の容量素子の第１端子と前記第１のトランジスタの制御端との間に挿入されている第１のスイッチと、
    前記第１の容量素子の第２端子と前記第２のトランジスタの制御端との間に挿入されている第２のスイッチと、
    前記第１の容量素子の第１端子と前記出力端子との間に挿入されている第３のスイッチと、
    前記第１の容量素子の第２端子と前記出力端子との間に挿入されている第４のスイッチと、を備え、
    前記出力端子の充電期間には、前記第１及び第４のスイッチがオフとされ、前記第２及び第３のスイッチがオンとされ、
    前記出力端子の放電期間には、前記第１及び第４のスイッチがオンとされ、前記第２及び第３のスイッチがオフとされる、ことを特徴とする請求項１記載の差動増幅器。
  11. 前記差動増幅段が、
    高位側電源に接続されている第１の電流源と、
    前記第１の電流源で駆動され、前記非反転入力端子と前記反転入力端子をなす入力対から電圧を差動入力する、第１導電型のトランジスタ対よりなる第１の差動対と、
    前記第１の差動対の出力対に接続されている第１の負荷回路と、
    低位側電源に接続されている第２の電流源と、
    前記第２の電流源で駆動され、前記非反転入力端子と前記反転入力端子をなす入力対から電圧を差動入力する、第２導電型のトランジスタ対よりなる第２の差動対と、
    前記第２の差動対の出力対に接続されている第２の負荷回路と、
    を備え、
    前記第１及び第２の負荷回路のそれぞれの出力端が、前記差動増幅段の前記第２及び第１差動出力端子とされている、ことを特徴とする請求項１乃至１０のいずれか一に記載の差動増幅器。
  12. 前記第１の負荷回路が、第２導電型のトランジスタよりなる第１のカレントミラー回路よりなり、
    前記第２の負荷回路が、第１導電型のトランジスタよりなる第２のカレントミラー回路よりなる、ことを特徴とする請求項１１記載の差動増幅器。
  13. 前記第１の負荷回路が、第２導電型のトランジスタよりなる第１のカスコード型カレントミラー回路よりなり、
    前記第２の負荷回路が、第１導電型のトランジスタよりなる第２のカスコード型カレントミラー回路よりなる、ことを特徴とする請求項１１記載の差動増幅器。
  14. 前記第１の差動対の出力対は、前記第１のカスコード型カレントミラー回路を構成する、縦積みされた２組のトランジスタ対の接続点に接続され、
    前記第２の差動対の出力対は、前記第２のカスコード型カレントミラー回路を構成する、縦積みされた２組のトランジスタ対の接続点に接続されている、ことを特徴とする請求項１３記載の差動増幅器。
  15. 前記第１及び第２のカスコード型カレントミラー回路の入力側のトランジスタ同士は、第１の浮遊電流源を介して結合され、
    前記第１及び第２のカスコード型カレントミラー回路の出力側のトランジスタ同士は、第２の浮遊電流源を介して結合され、
    前記出力増幅段の前記第２及び第１のトランジスタの制御端が、前記第１カスコード型カレントミラー回路の出力端と前記第２の浮遊電流源との接続点と、前記第２カスコード型カレントミラー回路の出力端と前記第２の浮遊電流源との接続点と、にそれぞれ接続されている、ことを特徴とする請求項１３記載の差動増幅器。
  16. 入力信号を差動で受けて差動増幅する差動増幅段と、
    前記差動増幅段の差動出力に基づき、出力端子を充電又は放電する出力トランジスタ対を有する出力増幅段と、
    容量素子と、
    前記容量素子の二つの端子の一方が、前記出力端子に接続され、他方が、前記出力トランジスタ対のそれぞれの制御端のうちのいずれかに切り替え自在に接続されるように制御する切替手段と、
    を備え、
    前記差動増幅段の差動出力の変更時、前記出力トランジスタ対の前記制御端での前記差動増幅段からの差動出力が確定する前に、前記容量素子の接続を切り替えることで、前記出力トランジスタ対のうち、オフからオンへ切替えられることになる一のトランジスタの制御端の電圧を、
    前記一のトランジスタがオンする向きへと変化させ、前記一のトランジスタによる前記出力端子の充電又は放電を速める、ことを特徴とする差動増幅器。
  17. 前記差動増幅段、及び／又は、前記出力増幅段を構成する少なくとも１つのトランジスタがＭＯＳトランジスタよりなる、ことを特徴とする請求項１６記載の差動増幅器。
  18. 前記差動増幅段、及び／又は、前記出力増幅段を構成する少なくとも１つのトランジスタが、薄膜トランジスタで構成されていることを特徴とする請求項１６記載の差動増幅器。
  19. 前記差動増幅段、及び／又は、前記出力増幅段を構成する少なくとも１つのトランジスタが接合型トランジスタよりなる、ことを特徴とする請求項１６記載の差動増幅器。
  20. 請求項１乃至１９のいずれか一に記載の差動増幅器をバッファ部として備えている、ことを特徴とする、表示装置のデータドライバ。
  21. 請求項１乃至１９のいずれか一に記載の差動増幅器をバッファ部として備え、
    前記容量素子の接続の切り替え制御を極性信号に応じて行う、ことを特徴とする表示装置のデータドライバ。
  22. 請求項１乃至１９のいずれか一に記載の差動増幅器をデータ線を駆動する回路として備えている、ことを特徴とする表示装置。
  23. 高位側電源と出力端子間に接続され、制御端を有し、前記制御端に入力される信号に基づき、前記出力端子を充電する第１のトランジスタと、
    前記出力端子と低位側電源間に接続され、制御端を有し、前記制御端に入力される信号に基づき、前記出力端子を放電する第２のトランジスタと、
    第１の容量素子と、
    入力される前記制御信号に基づき、前記第１の容量素子を、前記出力端子と前記第１トランジスタの制御端間に接続するか、又は、前記出力端子と前記第２のトランジスタの制御端間に接続するように制御する切替手段と、
    を備えている、ことを特徴とする出力回路。
  24. 前記出力端子の充電／放電の切替時に、前記切替手段は、入力される前記制御信号に基づき、前記第１の容量素子の接続状態を切り替えることで、前記第１及び第２のトランジスタのうち、オフ状態からオン状態へ切替えられる一のトランジスタの制御端の電圧が、前記一のトランジスタがオンする向きへの変化を受け、前記切替開示時における前記一のトランジスタによる、前記出力端子の充電又は放電開示を速める、ことを特徴とする請求項２３記載の出力回路。
  25. 前記第１の容量素子の接続状態を切り替えることで、前記制御端が受ける電圧の変化が、前記出力端子の電圧に依存しない一定電圧である、
    ことを特徴とする請求項２３記載の出力回路。
  26. 前記第１の容量素子の接続状態を切り替えることで、前記制御端が受ける電圧の変化が、切替直前の前記出力端子の電圧に依存する電圧である、ことを特徴とする請求項２３記載の出力回路。
  27. 前記制御信号により、前記出力端子の充電／放電の切替時における、前記出力端子電圧の変化が相対的に大きい場合に、前記制御信号に基づき、前記第１の容量素子の接続状態の切替制御を行い、前記出力端子電圧の変化が相対的に小さい場合には、前記第１の容量素子の接続の切替を行わない制御が行われる、ことを特徴とする請求項２３記載の出力回路。
  28. 前記出力端子と前記第１トランジスタの制御端間、及び、前記出力端子と第２のトランジスタの制御端間に第２及び第３の容量素子をそれぞれ備えている、ことを特徴とする請求項２３記載の出力回路。
  29. 第１及び第２の入力端と、第１及び第２の出力端とを有し、前記第１及び第２の入力端間の信号を差動で受け差動増幅する差動増幅段を備え、
    出力増幅段として、請求項２３乃至２７のいずれか一に記載の前記出力回路を備え、
    前記出力回路の前記第１トランジスタの制御端及び前記第２のトランジスタの制御端には、前記差動増幅段の第１及び第２の出力端が接続されている、ことを特徴とする差動増幅器。
  30. 前記差動増幅段が、
    高位側電源に接続される第１の定電流源と、
    前記第１の定電流源で駆動され、入力対から電圧を差動入力する、第１導電型のトランジスタ対よりなる第１の差動対と、
    前記第１の差動対の出力対に接続されている第１の負荷回路と、
    低位側電源に接続される第２の定電流源と、
    前記第２の定電流源で駆動され、入力対から電圧を差動入力する、第２導電型のトランジスタ対よりなる第２の差動対と、
    前記第２の差動対の出力対に接続されている第２の負荷回路と、
    を備え、
    前記第１及び第２の負荷回路のそれぞれの出力端が、前記差動増幅段の第２、第１の出力端とされている、ことを特徴とする請求項２９記載の差動増幅器。
  31. 前記第１及び第２の負荷回路が、それぞれ、第１及び第２のカレントミラー回路よりなる、ことを特徴とする請求項３０記載の差動増幅器。
  32. 前記第１の負荷回路が、第２導電型のトランジスタよりなる第１のカスコード型カレントミラー回路よりなり、
    前記第２の負荷回路が、第１導電型のトランジスタよりなる第２のカスコード型カレントミラー回路よりなり、
    前記第１及び第２のカスコード型カレントミラー回路の入力側同士は、第１の浮遊電流源を介して結合され、
    前記第１及び第２のカスコード型カレントミラー回路の出力側同士は、第２の浮遊電流源を介して結合され、
    前記第１の差動対の出力対は、前記第１のカスコード型カレントミラー回路を構成する、縦積みされた２組のトランジスタ対の接続点に接続され、
    前記第２の差動対の出力対は、前記第２のカスコード型カレントミラー回路を構成する、縦積みされた２組のトランジスタ対の接続点に接続されている、ことを特徴とする請求項３０記載の差動増幅器。
  33. 前記出力端子と前記第２の差動対の出力対の一方との間、及び、前記出力端子と前記第１の差動対の出力対の一方との間に、第２及び第３の容量素子をそれぞれ備えている、ことを特徴とする請求項３０記載の差動増幅器。
  34. 前記第１の負荷回路の出力端と前記第２の負荷回路の出力端との間を結合する結合手段を有する、ことを特徴とする請求項１１又は３０記載の差動増幅器。
  35. 前記結合手段が、前記第１負荷回路の出力端と前記第２の負荷回路の出力端との間に接続された少なくとも１つの浮遊電流源を含むことを特徴とする請求項３４記載の差動増幅器。
  36. 反転入力端及び非反転入力端と、第１及び第２の出力端とを有し、前記反転入力端と前記非反転入力端間の信号を差動で受け差動増幅する差動増幅段と、
    入力端と出力端を有するプッシュプル型の出力段回路と、を有し、
    さらに、前記差動増幅段と、前記プッシュプル型の出力段回路間の連絡段回路として、請求項２３乃至２８のいずれか一に記載の前記出力回路を備え、
    前記連絡段回路を構成する前記出力回路の前記第１トランジスタの制御端及び前記第２のトランジスタの制御端には、前記差動増幅段の第１及び第２の出力端が接続され、
    前記連絡段回路を構成する前記出力回路の出力端子は、前記プッシュプル型の出力段回路の入力端に接続され、
    前記連絡段回路を構成する前記出力回路の前記切替手段は、前記出力回路の前記第１の容量素子が、入力される前記制御信号に基づき、前記プッシュプル型の出力段回路の出力端と前記第１トランジスタの制御端間に接続されるか、又は、前記プッシュプル型の出力段回路の前記出力端と前記第２のトランジスタの制御端間に接続されように制御する、ことを特徴とする増幅器。
  37. 前記プッシュプル型の出力段回路の前記出力端からの出力信号は、前記差動増幅段の反転入力端に帰還入力され、前記差動増幅段の非反転入力端に信号が入力される、ことを特徴とする請求項３６記載の増幅器。
  38. 非反転入力端子、反転入力端子と、第１差動出力端子、及び第２差動出力端子を有する差動増幅段と、
    出力端子を有する出力増幅段と、
    を備え、
    前記出力増幅段が、
    前記出力端子と第１電源との間に接続され、前記第１差動出力端子からの信号に基づき、前記出力端子を充電する第１のトランジスタと、
    前記出力端子と第２電源との間に接続され、前記第２差動出力端子からの信号に基づき前記出力端子を放電する第２のトランジスタと、
    容量素子と、
    少なくとも、前記容量素子が前記出力端子と前記第１差動出力端子との間に接続された第１の接続状態と、前記容量素子が前記出力端子と前記第２差動出力端子との間に接続された第２の接続状態と、のうちのいずれかに切り替え制御する容量接続制御回路と、
    を備えている、ことを特徴とする差動増幅器。
  39. 前記第１のトランジスタ及び前記第２のトランジスタが、それぞれ、第１導電型及び第２導電型である、ことを特徴とする請求項３８記載の差動増幅器。
  40. 前記容量接続制御回路は、
    前記容量素子の第１端子が、前記第１差動出力端子に接続され、前記容量素子の第２端子が、前記出力端子に接続された第１の接続状態と、
    前記容量素子の第１端子が、前記第２差動出力端子に接続され、前記容量素子の第２端子が前記出力端子に接続された第２の接続状態と、
    に切り替え制御する手段を備えている、ことを特徴とする請求項３８記載の差動増幅器。
  41. 前記容量接続制御回路は、
    前記容量素子の第１端子が、前記第１差動出力端子に接続され、前記容量素子の第２端子が、前記出力端子に接続された第１の接続状態と、
    前記容量素子の前記第１端子が、前記出力端子に接続され、前記容量素子の前記第２端子が、前記第２差動出力端子に接続された第２の接続状態と、に切り替え制御する手段を備えている、ことを特徴とする請求項３８記載の差動増幅器。
  42. 前記容量素子は、ブートストラップ作用とともに、位相補償を行う容量素子である、ことを特徴とする請求項３８記載の差動増幅器。
  43. 一端が、前記出力端子に接続され、他端が、前記第１及び第２差動出力端子にそれぞれ接続されている第２及び第３の容量素子を含む、ことを特徴とする請求項３８記載の差動増幅器。
  44. 前記容量接続制御回路が、
    第１の容量素子と、
    前記第１の容量素子の第１端子と前記第１差動出力端子との間に挿入されている第１のスイッチと、
    前記第１の容量素子の第１端子と前記第２差動出力端子との間に挿入されている第２のスイッチと、
    を備え、
    前記容量端子の第２端子は前記出力端子に接続され、
    前記出力端子の充電期間には、前記第１のスイッチがオンとされ、前記第２のスイッチはオフとされ、
    前記出力端子の放電期間には、前記第１のスイッチがオフとされ、前記第２のスイッチはオンとされる、ことを特徴とする請求項３８記載の差動増幅器。
  45. 前記容量接続制御回路が、
    第１の容量素子と、
    前記第１の容量素子の第１端子と前記第１差動出力端子との間に挿入されている第１のスイッチと、
    前記第１の容量素子の第２端子と前記第２差動出力端子との間に挿入されている第２のスイッチと、
    前記第１の容量素子の第１端子と前記出力端子との間に挿入されている第３のスイッチと、
    前記第１の容量素子の第２端子と前記出力端子との間に挿入されている第４のスイッチと、
    を備え、
    前記出力端子の充電期間には、前記第１及び第４のスイッチがオンとされ、前記第２及び第３のスイッチがオフとされ、
    前記出力端子の放電期間には、前記第１及び第４のスイッチがオフとされ、前記第２及び第３のスイッチがオンとされる、ことを特徴とする請求項３８記載の差動増幅器。
  46. 前記容量接続制御回路が、
    第１の容量素子と、
    前記第１の容量素子の第１端子と前記第１差動出力端子との間に挿入されている第１のスイッチと、
    前記第１の容量素子の第２端子と前記第２差動出力端子との間に挿入されている第２のスイッチと、
    前記第１の容量素子の第１端子と前記出力端子との間に挿入されている第３のスイッチと、
    前記第１の容量素子の第２端子と前記出力端子との間に挿入されている第４のスイッチと、を備え、
    前記出力端子の充電期間には、前記第１及び第４のスイッチがオフとされ、前記第２及び第３のスイッチがオンとされ、
    前記出力端子の放電期間には、前記第１及び第４のスイッチがオンとされ、前記第２及び第３のスイッチがオフとされる、ことを特徴とする請求項３８記載の差動増幅器。
  47. 前記差動増幅段が、
    高位側電源に接続されている第１の電流源と、
    前記第１の電流源で駆動され、前記非反転入力端子と前記反転入力端子をなす入力対から電圧を差動入力する、第１導電型のトランジスタ対よりなる第１の差動対と、
    前記第１の差動対の出力対に接続され、第２導電型のトランジスタよりなる第１のカスコード型カレントミラー回路よりなる第１の負荷回路と、
    低位側電源に接続されている第２の電流源と、
    前記第２の電流源で駆動され、前記非反転入力端子と前記反転入力端子をなす入力対から電圧を差動入力する、第２導電型のトランジスタ対よりなる第２の差動対と、
    前記第２の差動対の出力対に接続され、第１導電型のトランジスタよりなる第２のカスコード型カレントミラー回路よりなる第２の負荷回路と、
    を備え、
    前記第１及び第２の負荷回路のそれぞれの出力端が、前記第２及び第１のトランジスタの制御端に接続され、
    前記第１のカスコード型カレントミラー回路の複数段のカレントミラー回路同士の接続点の１つに前記第１の差動対の出力対が接続され、前記接続点の出力側を前記第２差動出力端子とし、
    前記第２のカスコード型カレントミラー回路の複数段のカレントミラー回路同士の接続点の１つに前記第２の差動対の出力対が接続され、前記接続点の出力側を前記第１差動出力端子とする、ことを特徴とする請求項３８記載の差動増幅器。
  48. 前記第１及び第２のカスコード型カレントミラー回路の入力側のトランジスタ同士は、第１の浮遊電流源を介して結合され、
    前記第１及び第２のカスコード型カレントミラー回路の出力側のトランジスタ同士は、第２の浮遊電流源を介して結合され、
    前記出力増幅段の前記第２及び第１のトランジスタの制御端が、前記第１カスコード型カレントミラー回路の出力端と前記第２の浮遊電流源との接続点と、前記第２カスコード型カレントミラー回路の出力端と前記第２の浮遊電流源との接続点と、にそれぞれ接続されている、ことを特徴とする請求項４７記載の差動増幅器。
  49. 差動増幅段と、出力段とを備え、
    前記差動増幅段は、
    高位側電源に接続されている第１の電流源と、
    前記第１の電流源で駆動され、前記非反転入力端子と前記反転入力端子をなす入力対から電圧を差動入力する、第１導電型のトランジスタ対よりなる第１の差動対と、
    前記第１の差動対の出力対に接続され、第１のカスコード型カレントミラー回路よりなる第１の負荷回路と、
    低位側電源に接続されている第２の定電流源と、前記第２の電流源で駆動され、前記非反転入力端子と前記反転入力端子をなす入力対から電圧を差動入力する、第２導電型のトランジスタ対よりなる第２の差動対と、
    前記第２の差動対の出力対に接続され、第２のカスコード型カレントミラー回路より第２の負荷回路を備え、
    前記出力段は、
    前記出力端子と第１電源との間に接続され、前記第２の負荷回路の出力に基づき、前記出力端子を充電する第１のトランジスタと、前記出力端子と第２電源との間に接続され、前記第１の負荷回路の出力に基づき、前記出力端子を放電する第２のトランジスタと、を備えた出力段と、
    容量素子と、
    容量接続制御回路を備え、
    前記容量接続制御回路は、前記容量素子が、前記出力端子と、前記第２のカスコード型カレントミラー回路の複数段のカレントミラー回路の接続点の１つに接続された第１の接続状態と、前記容量素子が前記出力端子と前記第１のカスコード型カレントミラー回路の複数段のカレントミラー回路の接続点の１つに接続された第２の接続状態と、に切り替え制御する、ことを特徴とする差動増幅器。
  50. 請求項３８乃至４９のいずれか一に記載の差動増幅器をバッファ部として備えている、ことを特徴とする、表示装置のデータドライバ。
  51. 請求項３８乃至４９のいずれか一に記載の差動増幅器をバッファ部として備え、
    前記容量素子の接続の切り替え制御を極性信号に応じて行う、ことを特徴とする表示装置のデータドライバ。
  52. 請求項３８乃至４９のいずれか一に記載の差動増幅器をデータ線を駆動する回路として備えている、ことを特徴とする表示装置。

JP2004209037A 2003-07-23 2004-07-15 差動増幅器及びデータドライバと表示装置 Expired - Fee Related JP4614704B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004209037A JP4614704B2 (ja) 2003-07-23 2004-07-15 差動増幅器及びデータドライバと表示装置
US10/893,980 US7154332B2 (en) 2003-07-23 2004-07-20 Differential amplifier, data driver and display device
CNB2004100589722A CN100468961C (zh) 2003-07-23 2004-07-23 差分放大器、输出电路、显示装置及其数据驱动器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003278124 2003-07-23
JP2004209037A JP4614704B2 (ja) 2003-07-23 2004-07-15 差動増幅器及びデータドライバと表示装置

Publications (2)

Publication Number Publication Date
JP2005057744A true JP2005057744A (ja) 2005-03-03
JP4614704B2 JP4614704B2 (ja) 2011-01-19

Family

ID=34197132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004209037A Expired - Fee Related JP4614704B2 (ja) 2003-07-23 2004-07-15 差動増幅器及びデータドライバと表示装置

Country Status (3)

Country Link
US (1) US7154332B2 (ja)
JP (1) JP4614704B2 (ja)
CN (1) CN100468961C (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006295365A (ja) * 2005-04-07 2006-10-26 Nec Electronics Corp 演算増幅器
JP2007067525A (ja) * 2005-08-29 2007-03-15 Toshiba Corp 増幅回路
JP2007208316A (ja) * 2006-01-30 2007-08-16 Oki Electric Ind Co Ltd 出力回路及びこれを用いた表示装置
JP2007281661A (ja) * 2006-04-04 2007-10-25 Nec Electronics Corp 増幅器及びこれを用いた駆動回路
JP2010041392A (ja) * 2008-08-05 2010-02-18 Nec Electronics Corp Ａｂ級増幅回路、及び表示装置
CN102081916B (zh) * 2004-12-21 2013-02-27 三星电子株式会社 薄膜晶体管-液晶显示器驱动器以及操作它的方法
JP2014532351A (ja) * 2011-09-29 2014-12-04 インテル コーポレイション 負荷に依存しないバッファを改善するための方法及び装置
WO2015153807A1 (en) * 2014-04-03 2015-10-08 Marvell World Trade Ltd. Power amplifier
US9654066B2 (en) 2014-04-03 2017-05-16 Marvell World Trade Ltd. Common-source power amplifiers
JP2017098689A (ja) * 2015-11-20 2017-06-01 ラピスセミコンダクタ株式会社 アンプ及びアンプを含む表示ドライバ
KR102661500B1 (ko) 2019-06-07 2024-05-03 매그나칩믹스드시그널 유한회사 슬루율을 조절하기 위한 슬루율 조절 회로, 이를 포함하는 버퍼 회로 및 슬루율 조절 방법

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560413B1 (ko) * 2003-10-13 2006-03-14 삼성전자주식회사 에이비급 레일-투-레일 연산 증폭기
KR100847823B1 (ko) * 2003-12-04 2008-07-23 엘지디스플레이 주식회사 액정표시장치
US7385581B2 (en) * 2004-03-11 2008-06-10 Matsushita Electric Industrial Co., Ltd. Driving voltage control device, display device and driving voltage control method
US7295042B2 (en) * 2004-07-20 2007-11-13 Analog Devices, Inc. Buffer
JP4007354B2 (ja) * 2004-09-14 2007-11-14 セイコーエプソン株式会社 電圧供給回路、電気光学装置および電子機器
JP4096943B2 (ja) * 2004-12-21 2008-06-04 セイコーエプソン株式会社 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法
KR100790492B1 (ko) * 2005-07-01 2008-01-02 삼성전자주식회사 슬루 레이트를 제어하는 소스 드라이버 및 그것의 구동방법
JP2007171225A (ja) * 2005-12-19 2007-07-05 Sony Corp 増幅回路、液晶表示装置用駆動回路及び液晶表示装置
JP4821364B2 (ja) * 2006-02-24 2011-11-24 日本電気株式会社 オフセットキャンセルアンプ及びそれを用いた表示装置、並びにオフセットキャンセルアンプの制御方法
US7952553B2 (en) * 2006-06-12 2011-05-31 Samsung Electronics Co., Ltd. Amplifier circuits in which compensation capacitors can be cross-connected so that the voltage level at an output node can be reset to about one-half a difference between a power voltage level and a common reference voltage level and methods of operating the same
US8378942B2 (en) * 2007-01-10 2013-02-19 Seiko Epson Corporation Source driver, electro-optical device, projection-type display device, and electronic instrument
TWI333324B (en) * 2007-05-04 2010-11-11 Novatek Microelectronics Corp Operation amplifier and circuit for providing dynamic current thereof
JP4954924B2 (ja) * 2008-03-11 2012-06-20 ルネサスエレクトロニクス株式会社 差動増幅器及びそれを用いた表示装置の駆動回路
JP2009229737A (ja) * 2008-03-21 2009-10-08 Nec Electronics Corp 表示装置の駆動回路及びそのテスト方法
US7466198B1 (en) 2008-04-18 2008-12-16 International Business Machines Corporation Differential gain boosted amplifier
US7629849B1 (en) * 2008-06-02 2009-12-08 Mediatek Singapore Pte Ltd. Driving amplifier circuit with digital control
TWI357717B (en) * 2008-09-01 2012-02-01 Novatek Microelectronics Corp Rail-to-rail operational amplifier capable of redu
CN101674057B (zh) * 2008-09-09 2013-07-24 联咏科技股份有限公司 可降低耗电量的轨对轨运算放大器
JP5163437B2 (ja) * 2008-11-12 2013-03-13 ソニー株式会社 差動出力回路および通信装置
US8289302B2 (en) * 2009-01-06 2012-10-16 Himax Technologies Limited Output buffer circuit with enhanced slew rate
KR101041278B1 (ko) * 2009-01-09 2011-06-14 성균관대학교산학협력단 부트스트래핑 기술을 이용한 상보신호출력장치
US7795902B1 (en) * 2009-07-28 2010-09-14 Xilinx, Inc. Integrated circuit device with slew rate controlled output buffer
JP5275278B2 (ja) * 2010-03-16 2013-08-28 ルネサスエレクトロニクス株式会社 差動増幅器、及びソースドライバ
JP2011209489A (ja) * 2010-03-30 2011-10-20 Renesas Electronics Corp 表示装置、差動増幅回路、表示装置のデータ線駆動方法
KR20120076409A (ko) * 2010-12-29 2012-07-09 삼성모바일디스플레이주식회사 표시 장치 및 그것의 구동 방법
US8447046B2 (en) * 2011-01-13 2013-05-21 Issc Technologies Corp. Circuit with three-stage of power-on sequence used for suppressing the pop noise in audio system
ITMI20111832A1 (it) 2011-10-07 2013-04-08 St Microelectronics Grenoble 2 Amplificatore operazionale in classe ab ad alte prestazioni.
JP5967905B2 (ja) * 2011-11-21 2016-08-10 サムソン エレクトロ−メカニックス カンパニーリミテッド． 増幅回路及び無線通信装置
US8592921B2 (en) 2011-12-07 2013-11-26 International Business Machines Corporation Deep trench embedded gate transistor
CN102624228B (zh) * 2012-03-30 2014-03-26 江苏物联网研究发展中心 一种pwm控制dc-dc转换器
CN103152018A (zh) * 2013-01-23 2013-06-12 苏州硅智源微电子有限公司 一种无信号交叠的推挽式开关驱动电路
US9742399B2 (en) * 2014-05-05 2017-08-22 Cirrus Logic, Inc. Proportional feedback for reduced overshoot and undershoot in a switched output
CN105375893B (zh) * 2014-08-29 2018-06-26 敦泰电子股份有限公司 一种ab类推挽放大器
US10234679B2 (en) * 2014-09-18 2019-03-19 Mitsumi Electric Co., Ltd. Capacitive-load driver circuit and optical scanner
TWI560686B (en) * 2014-11-28 2016-12-01 Tenx Shenzhen Technology Ltd Voltage follower and driving apparatus
US10129837B2 (en) * 2015-12-14 2018-11-13 Skyworks Solutions, Inc. Variable capacitor
KR101731032B1 (ko) * 2016-06-14 2017-04-27 주식회사 이노액시스 고속 충방전이 가능한 소스 드라이버
JP6782614B2 (ja) * 2016-11-21 2020-11-11 ラピスセミコンダクタ株式会社 出力回路及び液晶表示装置のデータドライバ
KR102558973B1 (ko) 2017-01-18 2023-07-24 삼성디스플레이 주식회사 트랜지스터 표시판
CN107277660B (zh) * 2017-06-07 2019-10-15 上海乐野网络科技有限公司 一种提高动态范围和压摆率的耳放电路
CN107994877B (zh) * 2017-11-10 2021-08-27 矽恩微电子(厦门)有限公司 一种低辐射干扰，高效率，线性度高，鲁棒性的d类音频放大器的功率管驱动器
CN108053799A (zh) * 2018-01-23 2018-05-18 深圳市华星光电技术有限公司 放大电路、源极驱动器及液晶显示器
CN108631738B (zh) * 2018-05-08 2022-08-19 湖南国科微电子股份有限公司 一种运算放大器、运放电路及驱动芯片
JP7238269B2 (ja) * 2018-05-11 2023-03-14 オムロン株式会社 信号処理回路
CN108832900A (zh) * 2018-05-31 2018-11-16 北京集创北方科技股份有限公司 运算放大电路及其过流保护方法
CN108877720B (zh) * 2018-07-25 2021-01-22 京东方科技集团股份有限公司 栅极驱动电路、显示装置及驱动方法
CN108877658B (zh) * 2018-07-27 2020-06-02 京东方科技集团股份有限公司 栅极驱动电路及其制作方法、驱动方法
TWI681629B (zh) * 2018-08-27 2020-01-01 奕力科技股份有限公司 緩衝電路
KR20200078951A (ko) * 2018-12-24 2020-07-02 주식회사 실리콘웍스 소스 구동 회로
US10886882B2 (en) * 2019-02-01 2021-01-05 M31 Technology Corporation Load circuit of amplifier and driver circuit for supporting multiple interface standards
JP2020136901A (ja) * 2019-02-19 2020-08-31 キオクシア株式会社 半導体装置及びメモリシステム
US11196396B2 (en) * 2020-02-12 2021-12-07 Himax Technologies Limited Operational amplifier
US11183980B1 (en) * 2020-07-10 2021-11-23 Micron Technology, Inc. Power amplifier having a spread of graded outputs
TWI721932B (zh) * 2020-10-08 2021-03-11 立錡科技股份有限公司 多級放大電路
CN112562765B (zh) * 2020-12-15 2022-09-09 长江存储科技有限责任公司 电压调节装置及采用其的存储器
US11736078B2 (en) * 2021-02-16 2023-08-22 Qualcomm Incorporated High gain-bandwidth product (GBW) amplifier with passive feedforward compensation

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62125705A (ja) * 1985-11-26 1987-06-08 Nec Corp 演算増幅回路
JPH03286606A (ja) * 1990-04-03 1991-12-17 Nec Corp 演算増幅回路
JPH0555837A (ja) * 1991-07-26 1993-03-05 Samsung Electron Co Ltd スルーイング速度向上回路
JPH0567932A (ja) * 1990-12-27 1993-03-19 Pioneer Electron Corp 増幅器
JPH06326529A (ja) * 1993-03-25 1994-11-25 Philips Electron Nv 線路間差動増幅器用結合駆動・加算回路
JP2001156559A (ja) * 1999-09-17 2001-06-08 Matsushita Electric Ind Co Ltd 高スルーレート差動増幅回路
JP2001177388A (ja) * 1999-12-16 2001-06-29 Hitachi Ltd ドライブ回路
JP2003060934A (ja) * 2001-08-13 2003-02-28 Canon Inc 増幅器の駆動制御装置及びこれを備えた信号処理システム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3150101B2 (ja) * 1998-04-20 2001-03-26 日本電気アイシーマイコンシステム株式会社 演算増幅回路
US6107883A (en) * 1998-09-10 2000-08-22 Seiko Epson Corporation High gain, high speed rail-to-rail amplifier
JP3625194B2 (ja) * 2001-06-22 2005-03-02 松下電器産業株式会社 オフセット補償機能付きコンパレータおよびオフセット補償機能付きｄ／ａ変換装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62125705A (ja) * 1985-11-26 1987-06-08 Nec Corp 演算増幅回路
JPH03286606A (ja) * 1990-04-03 1991-12-17 Nec Corp 演算増幅回路
JPH0567932A (ja) * 1990-12-27 1993-03-19 Pioneer Electron Corp 増幅器
JPH0555837A (ja) * 1991-07-26 1993-03-05 Samsung Electron Co Ltd スルーイング速度向上回路
JPH06326529A (ja) * 1993-03-25 1994-11-25 Philips Electron Nv 線路間差動増幅器用結合駆動・加算回路
JP2001156559A (ja) * 1999-09-17 2001-06-08 Matsushita Electric Ind Co Ltd 高スルーレート差動増幅回路
JP2001177388A (ja) * 1999-12-16 2001-06-29 Hitachi Ltd ドライブ回路
JP2003060934A (ja) * 2001-08-13 2003-02-28 Canon Inc 増幅器の駆動制御装置及びこれを備えた信号処理システム

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102081916B (zh) * 2004-12-21 2013-02-27 三星电子株式会社 薄膜晶体管-液晶显示器驱动器以及操作它的方法
JP2006295365A (ja) * 2005-04-07 2006-10-26 Nec Electronics Corp 演算増幅器
JP2007067525A (ja) * 2005-08-29 2007-03-15 Toshiba Corp 増幅回路
JP4572170B2 (ja) * 2006-01-30 2010-10-27 Ｏｋｉセミコンダクタ株式会社 出力回路及びこれを用いた表示装置
JP2007208316A (ja) * 2006-01-30 2007-08-16 Oki Electric Ind Co Ltd 出力回路及びこれを用いた表示装置
JP2007281661A (ja) * 2006-04-04 2007-10-25 Nec Electronics Corp 増幅器及びこれを用いた駆動回路
JP2010041392A (ja) * 2008-08-05 2010-02-18 Nec Electronics Corp Ａｂ級増幅回路、及び表示装置
JP2014532351A (ja) * 2011-09-29 2014-12-04 インテル コーポレイション 負荷に依存しないバッファを改善するための方法及び装置
US9509292B2 (en) 2011-09-29 2016-11-29 Intel Corporation Method and apparatus for improving a load independent buffer
WO2015153807A1 (en) * 2014-04-03 2015-10-08 Marvell World Trade Ltd. Power amplifier
US9590561B2 (en) 2014-04-03 2017-03-07 Marvell World Trade Ltd. Power amplifier
US9654066B2 (en) 2014-04-03 2017-05-16 Marvell World Trade Ltd. Common-source power amplifiers
JP2017098689A (ja) * 2015-11-20 2017-06-01 ラピスセミコンダクタ株式会社 アンプ及びアンプを含む表示ドライバ
KR102661500B1 (ko) 2019-06-07 2024-05-03 매그나칩믹스드시그널 유한회사 슬루율을 조절하기 위한 슬루율 조절 회로, 이를 포함하는 버퍼 회로 및 슬루율 조절 방법

Also Published As

Publication number Publication date
US7154332B2 (en) 2006-12-26
US20050040889A1 (en) 2005-02-24
CN100468961C (zh) 2009-03-11
JP4614704B2 (ja) 2011-01-19
CN1595796A (zh) 2005-03-16

Similar Documents

Publication Publication Date Title
JP4614704B2 (ja) 差動増幅器及びデータドライバと表示装置
US8390609B2 (en) Differential amplifier and drive circuit of display device using the same
JP5665641B2 (ja) 出力回路及びデータドライバ及び表示装置
US7545305B2 (en) Data driver and display device
US7646371B2 (en) Driver circuit, electro-optical device, and electronic instrument
US6567327B2 (en) Driving circuit, charge/discharge circuit and the like
US6731170B2 (en) Source drive amplifier of a liquid crystal display
JP5623883B2 (ja) 差動増幅器及びデータドライバ
US8274504B2 (en) Output amplifier circuit and data driver of display device using the same
US7907136B2 (en) Voltage generation circuit
US20080180174A1 (en) Output buffer with a controlled slew rate offset and source driver including the same
JP4103468B2 (ja) 差動回路と増幅回路及び該増幅回路を用いた表示装置
JP2013085080A (ja) 出力回路及びデータドライバ及び表示装置
US10348324B2 (en) Digital-to-analog converter and source driver using the same
US7551111B2 (en) Decoder circuit, driving circuit for display apparatus and display apparatus
US8514157B2 (en) Differential amplifier
JP2006050296A (ja) 差動増幅器、及びそれを用いた表示装置のデータドライバ
JP3888350B2 (ja) 演算増幅器及びこれを用いた駆動回路
CN108962156B (zh) 半导体装置及数据驱动器
JPH11259052A (ja) 液晶表示装置の駆動回路
JP2004350256A (ja) オフセット補償回路と、それを用いたオフセット補償機能付駆動回路および液晶表示装置
US20240146263A1 (en) Differential amplifier and a data driving device
WO2022226687A1 (zh) 源极驱动电路、显示装置和数据驱动方法
KR20220125036A (ko) 슬루율이 향상되고 출력단의 쇼트 전류를 최소로 하는 증폭기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100323

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101019

R150 Certificate of patent or registration of utility model

Ref document number: 4614704

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees