ITMI20111832A1 - Amplificatore operazionale in classe ab ad alte prestazioni. - Google Patents

Amplificatore operazionale in classe ab ad alte prestazioni. Download PDF

Info

Publication number
ITMI20111832A1
ITMI20111832A1 IT001832A ITMI20111832A ITMI20111832A1 IT MI20111832 A1 ITMI20111832 A1 IT MI20111832A1 IT 001832 A IT001832 A IT 001832A IT MI20111832 A ITMI20111832 A IT MI20111832A IT MI20111832 A1 ITMI20111832 A1 IT MI20111832A1
Authority
IT
Italy
Prior art keywords
stage
transistors
transistor
differential
voltage
Prior art date
Application number
IT001832A
Other languages
English (en)
Inventor
Marco Orazio Cavallaro
Tiziano Chiarillo
Serge Ramet
Original Assignee
St Microelectronics Grenoble 2
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Grenoble 2, St Microelectronics Srl filed Critical St Microelectronics Grenoble 2
Priority to IT001832A priority Critical patent/ITMI20111832A1/it
Priority to US13/562,071 priority patent/US8773202B2/en
Publication of ITMI20111832A1 publication Critical patent/ITMI20111832A1/it
Priority to US14/304,589 priority patent/US9231540B2/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/307—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers
    • H03F1/308—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers using MOSFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/301—CMOS common drain output SEPP amplifiers
    • H03F3/3011—CMOS common drain output SEPP amplifiers with asymmetrical driving of the end stage
    • H03F3/3013—CMOS common drain output SEPP amplifiers with asymmetrical driving of the end stage using a common drain driving stage, i.e. follower stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45054—Indexing scheme relating to differential amplifiers the cascode stage of the cascode dif amp being a current mirror

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

DESCRIZIONE
della presente invenzione dal titolo:
“Amplificatore operazionale in classe AB ad alte prestazioniâ€
La presente invenzione si riferisce a un amplificatore operazionale in classe AB ad alte prestazioni.
La progettazione di circuiti analogici ad alta precisione sta diventando un compito arduo con la riduzione progressiva delle tensioni di alimentazione e della lunghezza del canale dei transistori degli attuali circuiti integrati a segnale misto. Gran parte di questi circuiti richiede l’utilizzo di una cella attiva ad alte prestazioni: Γ amplificatore operazionale (OpAmp),. Per di più, alcuni ricetrasmettitori a bassa IF utilizzano filtri complessi che richiedono un amplificatore operazionale con un elevatissimo prodotto guadagno-ampiezza di banda, al fine di avere un sufficiente guadagno d’anello al limite di banda superiore. Un circuito a bassissima potenza impone una riduzione della corrente, al fine di aumentare la vita media della batteria nei microtelefoni mobili. Sfortunatamente, l’ampiezza di banda dipende dalla tecnologia e dalla corrente utilizzata nello stadio di uscita deH’OpAmp, e pertanto l’unico modo per ridurre il consumo di corrente à ̈ ridurre la complessità/il consumo dei circuiti che circondano Γ OpAmp, come i circuiti di polarizzazione, di retroazione in modo comune, e di inizializzazione. I progettisti lavorano continuamente per trovare soluzioni di compromesso tra guadagno, escursioni in ingresso/uscita, velocità, consumo di energia, rumore, eccetera.
La topologia dello stadio di uscita in classe AB consente di azionare un condensator e a grande carico capacitivo con una piccola corrente di polarizzazione dello stadio di uscita, Per di più, essa fornisce un aumento del prodotto guadagno-ampiezza di banda (GBW). Nonostante le sue proprietà, il problema più importante nel progettare OpAmp in classe AB à ̈ l’accurato controllo della corrente di uscita, che dipende dalle variazioni di processo e della tensione di alimentazione. Per risolvere questo problema à ̈ necessario introdurre circuiti di controllo.
Un circuito ideale, per implementare uno stadio di uscita in classe AB, à ̈ illustrato nella Figura 1. Il circuito comprende uno stadio di ingresso comprendente una coppia differenziale di transistori PMOS Mla, Mibavente un segnale di ingresso differenziale in corrispondenza dei terminali di ingresso INp, ΙΠΜ· I terminali di drain del transistore della coppia differenziale sono collegati ai terminali di uscita OUTp,OUTM per mezzo della rete di compensazione costituita da un condensatore Cce una resistenza Rcin serie. I terminali di uscita OUTp,OUTM appartenendo a due stadi di uscita, ciascuno comprendendo una coppia di transistor PMOS M7a,M7be NMOS M6a, M6baventi il terminale di drain in comune e collegati ai terminali di uscita OUTp,OUTM, e i due variatori di livello ΔÎ1⁄2/2 essendo collegati tra i terminali di uscita della coppia differenziale e i terminali di gate del transistor PMOS M7a,M7be NMOS M6a, M6bdelle coppie.
La polarizzazione della coppia differenziale à ̈ eseguita per mezzo dei transistori NMOS M2a, M2baventi il terminale di gate collegato alla tensione di polarizzazione VBN e i terminali di source dei transistori della coppia differenziale collegati al terminale di drain di un transistore PMOS M3, avente il terminale di gate collegato a una tensione di polarizzazione VBPe il terminale di source collegato alla tensione di alimentazione Vdd, come i terminali di source dei transistori M7a,M^; in questo modo, una corrente di polarizzazione Iss/2 scorre in ciascun ramo della coppia differenziale.
Il circuito nella Figura 1 consente di controllare la corrente di polarizzazione e di trasferire il segnale a entrambi i transistori NMOS e PMOS dello stadio di uscita utilizzando due variatori di livello ΔÎ1⁄2/2.
Un’ implementazione pratica del circuito della Figura 1 à ̈ illustrata nella Figura 2. 1 due variatori di livello ΔÎ1⁄2/2 degli stadi di uscita sono implementati per mezzo di una coppia di transistori PMOS e una di NMOS disposte in serie M^ Msaand M4b,Msbe collegate tra la tensione di alimentazione Vdd e la massa GND. I terminali di gate dei transistori Msa,Msbsono collegati ai terminali di uscita della coppia differenziale, mentre i terminali di gate dei transistori M4a,M4bsono collegati alla tensione di polarizzazione VBP.
La topologia del circuito nella Figura 2 garantisce le migliori prestazioni in termini di GBW, consumo di energia ed escursione della tensione di uscita. Sfortunatamente, questa topologia presenta molti inconvenienti da risolvere; la corrente dello stadio di uscita non à ̈ controllata e dipende dal processo, da un accoppiamento difettoso dei transistori MOS e dalla tensione di alimentazione. Per di più, questa topologia non à ̈ a bassa tensione. La minima tensione di alimentazione che può essere utilizzata dipende dalla soglia dei transistori MOS VTH ed à ̈ VIHN+2VIHP, in cui VJHN à ̈ la soglia del transistore NMOS mentre VJHP à ̈ la soglia del transistore PMOS.
Un’altra topologia del circuito utilizzata à ̈ illustrata nella Figura 3. Questa soluzione circuitale comprende l’utilizzo di un circuito 1 per controllare la corrente di uscita Iout dello stadio di uscita in classe AB della Figura 2; la Figura 3 illustra soltanto una parte del circuito della Figura 2, che à ̈ relativa all’ingresso INMe all’uscita OUTM. Il terminale di gate del transistore M4non à ̈ collegato alla tensione di polarizzazione VBp ma al circuito 1, più precisamente, il terminale di gate del transistore M4à ̈ collegato al terminale di gate e al terminale di drain di un transistore PMOS M4re al terminale di gate di un transistore PMOS M3r, così che i transistori M4re M3rformino uno specchio di corrente. Un altro specchio di corrente comprende i transistori Mlre M6„ atti a specchiare la corrente di polarizzazione 3⁄4 nel transistore PMOS M7ravente il terminale di gate collegato al terminale di drain del transistore M3re al terminale di source di un transistore PMOS M5r, il cui terminale di drain à ̈ collegato a massa GND, e il terminale di gate à ̈ collegato al terminale di gate dei transistori Mlre M6r. L’anello à ̈ composto dai transistori M3r, M7r, M2re M4r. La tensione di gate-source del transistore M5rverrà regolata in modo corrispondente alle correnti che scorrono attraverso i transistori M7re M6r. La corrente che scorre attraverso il transistore Msrà ̈ copiata nel transistore M4dal transistore M3r, e la tensione di gate-source del transistore M5à ̈ regolata su un livello opportuno spingendo la corrente dello stadio di uscita al livello controllato,.
Il circuito della Figura 3 à ̈ noto da: H. A. Aslanzadeh, S. Mehrmanesh, M. B. Vahidfar, A. Q. Safarian, “A low power 25Ms/s 12-bit pipelined analog to digitai converter for wireless applications,†IEEE 2003.
Questa soluzione non à ̈ adatta ad applicazioni a bassissimo consumo di corrente; nel caso di una bassa corrente di polarizzazione, la corrente di uscita dipende dalle variazioni di processo del transistore, e le prestazioni dello stadio di uscita in classe AB dell’amplificatore operazionale sono ridotte.
Alla luce dello stato della tecnica, lo scopo della presente invenzione à ̈ fornire un amplificatore operazionale in classe AB ad alte prestazioni che superi gli inconvenienti summenzionati.
Secondo la presente invenzione, questo scopo à ̈ raggiunto per mezzo di un amplificatore operazionale in classe AB comprendente uno stadio di ingresso, uno stadio di uscita e uno stadio variatore di livello, atto a controllare la corrente di riposo dello stadio di uscita e a trasferire il segnale dallo stadio di ingresso allo stadio di uscita, un circuito di controllo dello stadio di variatore di livello, caratterizzato dal fatto che il circuito di controllo comprende almeno una coppia differenziale di transistori avente terminali di ingresso differenziali, detto circuito di controllo essendo configurato così che la tensione differenziale in corrispondenza dei terminali differenziali della coppia di transistori differenziali controlli lo stadio di variatore di livello.
Le caratteristiche e i vantaggi della presente invenzione diventeranno evidenti a partire dalla seguente descrizione dettagliata di una forma di realizzazione della stessa, illustrata soltanto a titolo di esempio non limitante nei disegni allegati, in cui:
la Figura 1 illustra uno schema circuitale ideale di uno stadio di uscita dell’ amplificatore operazionale in classe AB;
la Figura 2 illustra un’ implementatone del circuito dello schema circuitale della Figura 1 ;
la Figura 3 illustra un’ implementazione del circuito dello schema circuitale della Figura 1;
la Figura 4 illustra un amplificatore operazionale in classe AB secondo la presente invenzione;
le Figure 5 e 6 sono diagrammi temporali del guadagno e della fase del circuito della Figura 4 ricavati da simulazioni;
la Figura 7 illustra simulazioni Monte Carlo della corrente dello stadio di uscita dell’amplificatore operazionale in classe AB della Figura 4.
La Figura 4 illustra un amplificatore operazionale in classe AB secondo la presente invenzione. L’amplificatore operazionale comprende uno stadio di ingresso 10, uno stadio di uscita 11, uno stadio variatore livello 12, atto a controllare la corrente di polarizzazione dello stadio di uscita e a trasferire il segnale dallo stadio di ingresso allo stadio di uscita, un circuito di controllo 13 dello stadio variatore di livello. In particolare, la Figura 4 illustra una parte dell’amplificatore operazionale in classe AB secondo la presente invenzione, che comprende due parti simmetriche per ciascun ramo dello stadio di ingresso, vale a dire due parti identiche tra loro.
Lo stadio di ingresso 10 comprende una coppia differenziale di transistori Mla, Mib, preferibilmente un transistore PMOS, avente un segnale di ingresso differenziale in corrispondenza dei terminali di ingresso INp, INM e un nodo comune. Lo stadio di ingresso 10, analogamente allo stadio di ingresso 1 della Figura 1, presenta una corrente di polarizzazione Iss/2 che scorre attraverso i transistori Mia, Mn,.
Lo stadio di uscita 11 comprende una coppia formata da un primo M6e un secondo M7transistore di uscita, in serie tra loro, e disposta tra un primo riferimento di tensione Cdd e un secondo riferimento di tensione GND ed essendo interconnessa in corrispondenza di un terminale di uscita OUT dell’amplificatore operazionale; il primo transistore di uscita ha un terminale di controllo collegato a un terminale di uscita dello stadio di ingresso 10.
Lo stadio di variatore di livello 12 comprende una coppia formata da un primo M5e un secondo Mg transistore intermedio, collegati in serie tra loro per mezzo di un’impedenza, cioà ̈ il parallelo di una resistenza R e un condensatore C, e accoppiata tra un primo riferimento di tensione Vdd e un secondo riferimento di tensione GND; in particolare, i transistori dello stadio variatore di livello 12 sono transistori MOS, e il terminale di source A del primo transistore M5à ̈ accoppiato al terminale di drain B del secondo transistore M9per mezzo del parallelo tra la resistenza R e fi condensatore C. Il primo transistore intermedio M5ha il terminale di controllo collegato a un terminale di uscita dello stadio di ingresso 10 e il secondo transistore intermedio M9ha il terminale di uscita collegato al terminale di controllo del secondo transistore di uscita M7; il secondo transistore intermedio M9ha il terminale di controllo collegato a un terminale di uscita di un circuito di controllo 13. Il secondo transistore intermedio agisce da generatore di corrente.
Il circuito di controllo 13 comprende almeno una coppia differenziale di transistori M8a, M8bavente terminali di ingresso differenziali B’ e A’. La tensione differenziale VA-VB’applicata ai terminali di ingresso A’ e B’ controlla lo stadio variatore di livello 12. Infatti, lo stadio di variatore di livello 12 controlla la corrente di riposo di uscita Iout dello stadio di uscita 1 1 dell’amplificatore operazionale per mezzo della differenza di tensione tra le tensioni in corrispondenza dei terminali A e B; il circuito di controllo 13 à ̈ configurato in modo che la tensione differenziale VA-VB· sia uguale alla tensione differenziale VA-VB applicata ai terminali A e B. In particolare, lo stadio variatore di livello 12 fissa la tensione VA mentre la tensione VBà ̈ variata dal circuito di controllo 13.
Il circuito di controllo 13 comprende circuiti di replica basati sui transistori M7r, M6rand M5r. Il termine “replica†à ̈ utilizzato nella presente per fare riferimento a una copia o a un duplicato di un originale, che può avere una scala diversa dall’ originale. Preferibilmente, i transistori M7r, M6re Msrrappresentano rispettivamente una versione in scala dei transistori M7, M6and M5. Il valore di scala dipende dal rapporto di corrente desiderato tra i transistori M5e M5r= Ms/k, M6e M6r= M6/n, M7e M7r= M7/n. Questo rapporto di corrente negli stadi 10, 11 e 12 e nei rami del circuito di replica à ̈ configurato in modo da ridurre il consumo di corrente del circuito di controllo 13.
Il circuito di controllo 13 comprende rami del circuito 14, 15 collegati ai terminali di ingresso B’, A’ della coppia differenziale M8a, M8t,; i rami del circuito 14, 15 sono circuiti di replica dei rispettivi rami del circuito, che sono collegati ai rispettivi terminali B e A, e che sono formati dai transistori M7e M5, M6tra lo stadio di uscita 1 1 e lo stadio variatore di livello 12 .
Le correnti dei transistori M7r, M6re M5, sono fissate attraverso sorgenti di corrente su un valore variato in scala della corrente desiderata che scorre attraverso i transistori M7, M6e M5. Ciò consente di valutare la tensione desiderata sul nodo A e B con variazioni di processo e temperatura. Il valore valutato à ̈ disponibile in corrispondenza dei nodi A’ e B’.
Il circuito di controllo 13 comprende rami del circuito 14, 15 formati rispettivamente, il primo dal transistore M7r, in cui scorre la corrente di polarizzazione Ioutr, e il secondo dal transistore M6r, in cui scorre la conente di polarizzazione Ioutr, e dal transistore Msr, avente il terminale di gate collegato al terminale di gate e al terminale di drain del transistore M6rI terminali di drain e source dei transistori M7r, Îœ3⁄4Γsono collegati ai terminali della coppia differenziale M8a, M8b, così che la tensione differenziale VA-VB’sia proporzionale alla corrente di polarizzazione Ioutr.
Un transistore M9Iforma uno specchio con il transistore Mg dello stadio variatore di livello . Il transistore M9rha i terminali di gate e di drain collegati al terminale di gate del transistore M8a; un altro transistore M9rha i terminali di gate e di gate collegati soltanto al terminale di drain del transistore M81).
La coppia differenziale M8a, M8bconfronta le tensioni VA’ e VB- e cambia il valore di corrente nel transistore M9rda IBral valore IBr- AI con ΔΙ = (VA’-VB-)/Rr· Questa corrente à ̈ rispecchiata nel transistore M9con un fattore di specchio k. La conente che scorre attraverso M9à ̈ k ( ΙβΓ+ΔΙ). Se le correnti L e 3⁄4rsono correlate da 3⁄4 = k- ΙΒγ,una corrente ulteriore k ΔΙ scorre attraverso il resistore R e produce una variazione k ΔΙ-R tra le tensioni dei nodi A e B, vale a dire VA-VB= k-ΔΙ R=k R ( VA’-VB’)/ Rr â– Se la relazione scelta tra R e Rrà ̈ Rr= k-R, allora si ottiene VA-VB= VA-VBS il circuito di controllo 13 garantisce, in corrispondenza dei nodi A e B, la tensione che à ̈ necessaria al fine di avere la corrente desiderata Iout= n- Ioutr nello stadio di uscita M7- M6con variazioni di processo e temperatura, vale a dire che ciascuna variazione della corrente Ioutr determina una variazione della corrente Iout dello stadio di uscita 11 dell’ amplificatore operazionale in classe AB.
Poiché i transistori M8a, M8bsono configurati come transistori di inseguimento, la differenza di tensione in corrispondenza dei terminali della resistenza Rrà ̈ la differenza di tensione VA-VB·. La tensione VA· à ̈ data dalla somma delle tensioni di gate-source
dei transistori M6re M5r, vale a dire , tn cui J j
Vipà ̈ la soglia di tensione del transistore PMOS, Vinà ̈ la soglia di tensione del transistore NMOS, W/L à ̈ il fattore di forma e Kpe Knsono costanti. La tensione VB- à ̈ data dalla differenza tra la tensione di alimentazione Vdd e la tensione di gate-source
Ioutr
del transistore M7i, vale a dire VBl= Vdd — \ VTp\ — — 7W\ ~- La tensione VA à ̈ data
dalla somma delle tensioni di gate-source dei transistori M6e M5, vale a dire VA, =
e la tensione VB Ã ̈ data dalla differenza tra la
tensione di alimentazione Vdd e la tensione di gate-source del transistore M7, vale a dire
Iout
VB, = Vdd - \VTv\ - Poiché VA-VB= VA-VB’con Rr= k-R e IB= k I Br
selezionando „<Α oticne>Iout=nX Ioutr.
Questa configurazione ha il vantaggio di eliminare la dipendenza della conente di riposo dello stadio di uscita dalle variazioni di processo del transistore e dalla tensione di alimentazione, controllando al contempo questa conente in una modalità ad anello aperto che non influenza la risposta in frequenza e la stabilità dell’amplificatore.
Le Figure 5 e 6 illustrano il guadagno ad anello aperto in modalità differenziale G, in decibel, e la fase, in gradi, del amplificatore operazionale della Figura 4, quando à ̈ collegato in retroazione a guadagno unitario con un consumo di corrente di 150 microampere, un alimentazione di 1,2 V e un condensatore di carico di lOOfF a terminazione singola. Queste curve illustrano un perfetto sistema a due poli. L’amplificatore operazionale presenta un guadagno DC G di 50 dB e una frequenza di guadagno unitario di 500 MHz e 60 gradi di margine di fase.
La Figura 7 illustra simulazioni Monte Carlo con variazioni di processo e temperatura; in dette simulazioni, il numero di casi n si trova sull’ordinata e la corrente Iout (in microampere) si trova sull’ascissa, con numero totale di casi uguale a 100, a 100 °C, 27 °C e -40 °C. Le simulazioni Monte Carlo illustrano un controllo molto accurato della corrente dello stadio di uscita.
Come summenzionato, la Figura 4 illustra una parte dell’amplificatore operazionale AB secondo la presente invenzione, che comprende due parti simmetriche per ciascun ramo dello stadio di ingresso, vale a dire due parti identiche tra loro e in cui ciascuna delle due parti include i circuiti 11, 12 e 13 illustrati nella Figur a 4.

Claims (6)

  1. RIVENDICAZIONI 1. Amplificatore operazionale in classe AB comprendente uno stadio di ingresso (10), uno stadio di uscita (11) e uno stadio di variatore di livello (12), atto a controllare la corrente di riposo (Iout) dello stadio di uscita e a trasferire il segnale dallo stadio di ingresso allo stadio di uscita, un circuito di controllo (13) dello stadio di variatore di livello, caratterizzato dal fatto che il circuito di controllo comprende almeno una coppia differenziale di transistori (M8a, M8b) avente terminali di ingresso differenziali, detto circuito di controllo essendo configurato n modo che la tensione differenziale (VA’-VBO in corrispondenza dei terminali differenziali della coppia differenziale di transistori controlli lo stadio variatore di livello.
  2. 2. Amplificatore operazionale secondo la rivendicazione 1, caratterizzato dal fatto che detto circuito di controllo comprende mezzi di circuito (14, 15) accoppiati ai terminali di ingresso (A’, B’) della coppia differenziale di transistori e in cui scorre una prima corrente di polarizzazione (Ioutr), il circuito di controllo essendo configurato in modo da controllare che la corrente di riposo sia proporzionale alla quantità di detta prima corrente di polarizzazione.
  3. 3. Amplificatore operazionale secondo la rivendicazione 2, caratterizzato dal fatto che lo stadio di variatore di livello comprende almeno un primo (M5) e un secondo (Mg) transistore intermedio, accoppiati in serie per mezzo di un’impedenza (R, C), e la serie essendo disposta tra una prima (Vdd) e una seconda (Gnd) tensione di riferimento, la tensione (VA-VB) ai capi dell’ impedenza essendo detta tensione differenziale in corrispondenza dei terminali di ingresso differenziali della coppia differenziale di transistor.
  4. 4.. Amplificatore operazionale secondo la rivendicazione 3, caratterizzato dal fatto che detti mezzi di circuito (14, 15) del circuito di controllo comprendono un primo (14) e un secondo (15) ramo del circuito collegati ai rispettivi terminali di ingresso (A’, B’) della coppia differenziale, detti rami del circuito essendo un circuito di replica dei due rami del circuito dello stadio di uscita e dello stadio di variatore di livello che sono collegati in corrispondenza dei rispettivi terminali (A, B) dell’impedenza,
  5. 5. Amplificatore operazionale secondo la rivendicazione 3 o 4, caratterizzato dal fatto che detta coppia differenziale di transistori comprende transistor MOS e una resistenza (Rr) disposti tra i terminali di source della coppia differenziale, detta impedenza comprendendo una ulteriore resistenza (R) e detta resistenza essendo proporzionale all’ulteriore resistenza, detta coppia differenziale di transistori essendo configurata così che la tensione ai capi della resistenza sia la tensione differenziale (VA-VBO in corrispondenza dei terminali differenziali della coppia differenziale .
  6. 6. Amplificatore operazionale secondo la rivendicazione 6, caratterizzato dal fatto che detto circuito di controllo (13) comprende un primo transistore (M9r) che forma con un transistore intermedio (M9) dello stadio di variatore di livello uno specchio di corrente per specchiare la corrente (1Ο(ΙΒΓ+ΔΙ)) che scorre attraverso la coppia differenziale di transistori nello stadio variatore di livello, detto primo transistore essendo una replica di detto transistore intermedio.
IT001832A 2011-10-07 2011-10-07 Amplificatore operazionale in classe ab ad alte prestazioni. ITMI20111832A1 (it)

Priority Applications (3)

Application Number Priority Date Filing Date Title
IT001832A ITMI20111832A1 (it) 2011-10-07 2011-10-07 Amplificatore operazionale in classe ab ad alte prestazioni.
US13/562,071 US8773202B2 (en) 2011-10-07 2012-07-30 High performance class AB operational amplifier
US14/304,589 US9231540B2 (en) 2011-10-07 2014-06-13 High performance class AB operational amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT001832A ITMI20111832A1 (it) 2011-10-07 2011-10-07 Amplificatore operazionale in classe ab ad alte prestazioni.

Publications (1)

Publication Number Publication Date
ITMI20111832A1 true ITMI20111832A1 (it) 2013-04-08

Family

ID=45370590

Family Applications (1)

Application Number Title Priority Date Filing Date
IT001832A ITMI20111832A1 (it) 2011-10-07 2011-10-07 Amplificatore operazionale in classe ab ad alte prestazioni.

Country Status (2)

Country Link
US (2) US8773202B2 (it)
IT (1) ITMI20111832A1 (it)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10393793B1 (en) * 2015-11-12 2019-08-27 Amazon Technologies, Inc. Detecting power disturbances based on networked power meters
US10671911B2 (en) * 2016-02-19 2020-06-02 International Business Machines Corporation Current mirror scheme for an integrating neuron circuit
US10594263B2 (en) * 2018-05-18 2020-03-17 Stmicroelectronics (Grenoble 2) Sas Common-mode loop controlled fully-differential adaptive class-A amplifier

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0123275A2 (en) * 1983-04-21 1984-10-31 Kabushiki Kaisha Toshiba Operational amplifier circuit
US5285168A (en) * 1991-09-18 1994-02-08 Hitachi, Ltd. Operational amplifier for stably driving a low impedance load of low power consumption
US6084476A (en) * 1998-02-23 2000-07-04 Kabushiki Kaisha Toshiba Operational amplifier

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4543665A (en) * 1982-07-13 1985-09-24 Plantronics, Inc. Speakerphone with wireless infrared microphone
US4549146A (en) * 1983-06-06 1985-10-22 Cowans Kenneth W Systems and methods for compensating for element nonlinearities in electronic circuits
JP4281193B2 (ja) * 2000-01-24 2009-06-17 ソニー株式会社 出力回路
JP4614704B2 (ja) * 2003-07-23 2011-01-19 ルネサスエレクトロニクス株式会社 差動増幅器及びデータドライバと表示装置
KR100620662B1 (ko) * 2003-09-26 2006-09-19 엔이씨 일렉트로닉스 가부시키가이샤 차동 에이비 클래스 증폭 회로 및 이를 이용한 구동 회로
GB2407721B (en) * 2003-10-28 2008-01-02 Micron Technology Europ Ltd MOS linear region impedance curvature correction.
JP3900147B2 (ja) * 2003-12-10 2007-04-04 セイコーエプソン株式会社 演算増幅回路、駆動回路及び位相余裕の調整方法
TWI342119B (en) * 2007-11-07 2011-05-11 Realtek Semiconductor Corp Output stage circuit and operational amplifier thereof
US7911244B2 (en) * 2007-11-30 2011-03-22 Sony Corporation Differential drive circuit and communication device
JP4954924B2 (ja) * 2008-03-11 2012-06-20 ルネサスエレクトロニクス株式会社 差動増幅器及びそれを用いた表示装置の駆動回路
JP5236434B2 (ja) * 2008-11-21 2013-07-17 ラピスセミコンダクタ株式会社 表示パネルの駆動電圧出力回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0123275A2 (en) * 1983-04-21 1984-10-31 Kabushiki Kaisha Toshiba Operational amplifier circuit
US5285168A (en) * 1991-09-18 1994-02-08 Hitachi, Ltd. Operational amplifier for stably driving a low impedance load of low power consumption
US6084476A (en) * 1998-02-23 2000-07-04 Kabushiki Kaisha Toshiba Operational amplifier

Also Published As

Publication number Publication date
US20140292411A1 (en) 2014-10-02
US9231540B2 (en) 2016-01-05
US8773202B2 (en) 2014-07-08
US20130088298A1 (en) 2013-04-11

Similar Documents

Publication Publication Date Title
IT9083652A1 (it) Amplificatore operazionale cmos di potenza con uscita differenziale.
US8466715B2 (en) Comparator
CN109546981B (zh) 差分输入电路及放大电路、显示装置
ITMI20112100A1 (it) Amplificatore operazionale completamente differenziale con circuito di retroazione di modo comune
Shahsavari et al. A new frequency compensation method based on differential current conveyor
ITMI20111832A1 (it) Amplificatore operazionale in classe ab ad alte prestazioni.
CN109462381B (zh) 一种适用于深亚微米cmos工艺的运算电流放大器
Arbet et al. Fully differential difference amplifier for low-noise applications
WO2022162943A1 (ja) コモン調整回路
ITMI20110234A1 (it) Comparatore di una differenza di tensioni di ingresso con almeno una soglia
US9231542B1 (en) Amplifier common-mode control method
Safari et al. A simple low voltage, high output impedance resistor based current mirror with extremely low input and output voltage requirements
Torfifard et al. A Power‐Efficient CMOS Adaptive Biasing Operational Transconductance Amplifier
CN109120232A (zh) 适用于低噪声、宽动态范围的高带宽跨阻放大器
Chen et al. Transimpedance limit exploration and inductor-less bandwidth extension for designing wideband amplifiers
TWI681623B (zh) 差動反相放大器總成、差動反相放大器及實施差動反相放大器拓撲之方法
CN111835293B (zh) 多跨阻恒定带宽超低噪声tia
Lopez‐Martin et al. Class AB differential difference amplifier for enhanced common‐mode feedback
Centurelli et al. A very low-voltage differential amplifier for opamp design
CN102104386B (zh) 电压加法器电路和d/a转换电路
CN107888184B (zh) 单端转差分电路及其构成的缓冲器电路和采样保持电路
CN106130491B (zh) 一种实现tia自动匹配输出阻抗的电路
Sama et al. A High Gain High BW OP AMP with Frequency Compensation Techniques at 65 nm Technology
US11496104B2 (en) Differential amplifier
WO2022222881A1 (zh) 提高pam4模拟接收前端线性度和信道补偿的电路