JPS62274635A - 集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 且尻至挟宜光夏 本発明は電界効果形デバイスのチャネル長が所定の限界
から外れるか否かを決定するための手段を持つ集積回路
に関する。

見匪立技亙み！１ 電界効果形トランジスタを持つ集積回路は個々のトラン
ジスタに対して所定のチャネル長（ソースとドレインと
の間の距離）が得られるように設計される。多くの場合
、最も短いチャネル長を持つトランジスタが最も高いト
ランスコンダクタンス（Ｇｍ）を持つ。デジタル集積回
路においては、これら最も短いチャネル長を持つデバイ
スがスイッチ速度の点で最も速いデバイスであり、通常
、これによって集積回路全体の速度が決定される。同様
に、アナログ集積回路においては、この最も短いチャネ
ル長のデバイスが集積回路が動作できる最も高い周波数
を決定する。従って、少なくとも幾つかの比較的短いチ
ャネル長の電界効果形トランジスタを持つ集積回路を設
計及び製造することが必要である。

チャネル長の１つの制約はいわゆる“短チャネル″現象
である。これはチャネルが短くなりすぎ、ゲート電極が
ソースとドレイン間を流れる電流を正しく制御できなく
なる現象である。このため、チャネル電流に任意の変化
を与えるために、より大きなゲート電圧の変化が必要と
される。つまり、トランスコンダクタンスが低くなる。

さらに重要なことは。

短チャネル現象に付随して発生する″ホットキャリヤ″
によって信頼性が落ちることである。短チャネル現象が
発生する具体的なチャネル長は、一部には、ドーピング
　レベル、接合の深さ、（絶縁ゲート電界効果形トラン
ジスタの場合の）ゲート絶縁体の厚さ等を決定するさま
ざまな集積回路製造手順に依存する。これに加えて、チ
ャネル長を定義するのに使用されるリソグラフィツク技
術は必然的な誤差を持つ。従って、任意の集積回路が個
々の集積回路の製造におけるさまざまな避けることので
きない製造上の誤差に起因して、不当に短いチャネル長
を持つ事態が発生する。

こうして発生する短チャネル現象を検査するために、集
積回路ウェーハ上に最も短い機能トランジスタと同じチ
ャネル長を持つテスト　トランジスタを含める方法が知
られている。ウェーハのプローブ　テストの際に、ドレ
イン　ソース電流がゲート電圧の関数として測定され、
短チャネル現象が検出される。

さらに、異なる設計チャネル長を持つ一連のテスト　ト
ランジスタの利得（ベータ）を測定する方法も知られて
いる。過大の利得は実際のチャネル長が設計値以下であ
ることを示す。しかし、これらテスト　トランジスタは
集積回路チップ間に位置され、これらテストトランジス
タをプローブするための追加の時間が要求される。この
ため、１つのウェーハに対してテスト　トランジスタの
少数（典型的には１つのプロセスで５個）のみが測定さ
れるが、それでも多くの追加のテスト時間が必要とされ
る。

見尻勿員！ 本発明による集積回路チップは異なるチャネル長を持つ
テスト　トランジスタ及び基準トランジスタを含む。こ
のため、製造上の変動などに起因するチャネル長の絶対
変化に対して、テスト　トランジスタと基準トランジス
タに異なる相対変化が起こる。これはトランジスタの動
作特性、例えば、利得あるいはチャネル電流に差を生じ
させる。監視回路がこの差に応答し、差が所定の限界を
越える場合は、その指標を与える。この監視回路はテス
ト及び基準トランジスタと同一のチップ上に位置される
。この場合、この指標としては、テスト　パッドあるい
はパッケージ端子に加えられる電圧、チップ機能の抑止
、その他の方法が使用される。

末Ｘ貫 以下の詳細な説明はチャネル長インジケータ手段を持つ
集積回路に関する。本発明によると、必要であれば、ウ
ェーハ上の個々のチップについて短チャネル現象を測定
することが可能である。後に説明のように、他のチャネ
ル長現象（例えば、長チャネル現象）をこれに代わり、
あるいはこれに加えて測定することもできる。第１図に
示されるように、集積回路チップ上に比較して短いチャ
ネル長（Ｌ１）を持つ第１の電界効果形トランジスタＴ
１及び比較して長いチャネル長（Ｌ２）を持つ第２の電
界効果形トランジスタＴ２が提供される。これらデバイ
スは、ここではそれぞれ″テスト″デバイス及び″基準
″デバイスとも呼ばれる。第１及び第２の電源（ＩＩ及
びＩ２）によって、電流がそれぞれこの２つのデバイス
のチャネルを流れるようにされる。

後に明らかとなるように、工１及び工２は高インピーダ
ンス電源である必要はなく、例えば、抵抗体あるいはダ
イオード−接続（ｄｉｏｄｅ−ｃｏｎｎｅｃｔｅｄ）電
界効果トランジスタを含む不良デバイスであってもよい
。基準電圧（ｖｒｅｆ）がこれらトランジスタのゲート
に加えられる。

差分増幅器によって、それらチャネル電流に起因しＴ１
とＩ２のドレイン間に生成される電圧（Ｖｌ−Ｖ２）が
増幅される。

Ｔ１のチャネル幅はそのチャネル長より大きくなるよう
に選択される。従って、″短″′チャネル長Ｌ１に相対
的に大きな割合の変動を与える製造上の変動は、そのチ
ャネル幅Ｗ１に相対的に小さな割合の変動を与える。例
えば、Ｌｌが１μｍの設計値を持ち、Ｗｌが１０μｍの
設計値を持つ場合、製造上の変動に起因して０．１μｍ
小さくなった場合、　これはＬｌに相対的に大きな（１
０パーセント）の変動を与えるが、Ｗｌには相対的に小
さな（１パーセント）の変動を与える。従って、Ｔ１の
縦横比（Ｌｌ／Ｗ１）は約１０パーセント変動する。当
分野において周知のごとく。

長さと幅の比はデバイスの利得に影響を与え、従ってデ
バイスを流れるチャネル電流にも影響を与える。つまり
、前述の変動は利得を約１０パーセント増加し、結果と
して、任意のゲート−ソース電圧においてＴ１を通じて
より多くのチャネル電流が流れる。デバイスＴ２はチャ
ネル長Ｌ１より大きなチャネル長Ｌ２及びチャネル幅Ｗ
２を持つように設計され、従って、製造上の変動に起因
するチャネル寸法の任意の変動に対して、相対的に小さ
な割合の変動を受ける。例えば、Ｌ２が１０μｍであり
、Ｗ２が１００μｍである場合は、前述の０．１μｍの
変動は、それぞれ　１パーセント及び０．１パーセント
の変動のみを与える。同様に、Ｌ２／Ｗ２の比は、約１
パーセント変動する。のみであり、これに比例して、利
得及びＩ２を通じて流れる電流の変動も小さくなる。従
って、Ｉ２はＴ１のチャネル電流と比較される基準チャ
ネル電流を提供する基準トランジスタとして機能する。

第１図の回路はＴ１及びＩ２の縦横比の相対的な変動を
検出するための１つの方法であり、他の方法も可能であ
る。電源工１及び工２は、通常、Ｔ１のチャネル長が公
称設計値であるときに対応するドレイン上に等しい電圧
ｖ１及びｖ２が出現するような電流がＴ１及びＩ２に流
れるように選択される。差分増幅器は、例えば、Ｔ１の
チャネル長が所定の最低レベルより大きなときのように
、ｖｌが７２以上である場合は任意のテスト出力レベル
（例えば、高レベル）を生成する。しかし、Ｔ１のチャ
ネル長が（例えば製造上の変動に起因して公称値と比較
して）非常に短くなると、電圧■１が下がる。増幅器は
ｖｌとｖ２の差を検出して（例えば、低テスト出力電圧
レベルにて）この状態を知らせる。回路設計の都合上、
Ｔ１とＩ２の利得は、通常、テスト　トランジスタが最
低許容設計値に等しいチャネル長を持つときに等しくな
るように選択される。この場合、電源は通常等しい電流
。

つまり、１１＝Ｉ２を与え、従って、公称状態において
はｖｌはｖ２と等しくなるように設計される。ただし、
Ｔ１とＩ２に対して等しくない公称利得を選択し、公称
状態において等しいドレイン電圧ｖ１及びｖ２が生成さ
れるように工１及びＩ２の値を調節することも可能であ
る。別の方法として、テスト　トランジスタと基準トラ
ンジスタとの利得が異なることに起因する異なる電圧レ
ベル（ＶｌとＶ２）を補正するような比較器回路を設計
することも可能である。前述のごとく、電界効果形トラ
ンジスタの利得はチャネルの長横比に影響を受け、この
比を調節することによって所定の利得を得ることができ
る。

第２図に本発明を実現する典型的な回路が示されるが、
これら全ての回路は、通常、同一チップ上に含まれる。

個々のトランジスタに対して、チャネル長及びチャネル
幅がＬ／Ｗとして示されているが、ここでＬはドーパン
ト拡散後の実際の長さを示す（当分野においてしばしば
Ｌ′と呼ばれる）。Ｔｌｌはテスト　トランジスタであ
り、そしてＴＩＯは基準トランジスタである。トランジ
スタＴ２３及びＴ２４はロード　トランジスタであり、
ＴＩＯ及びＴｌｌが公称チャネル　サイズであるとき、
Ｔ１０及びＴｌｌに等しい電流が流れるようなサイズに
される。さらに、この実施態様においては、ＴＩＯ及び
Ｔｌｌのバイアス電流及びチャネル電流はこれらトラン
ジスタをその動作特性の線形部分に置くように選択され
る。ただし、別の方法として、飽和領域にて動作するテ
スト　トランジスタ及び基準トランジスタにて動作する
回路を設計することも可能である。次に、ノードｌＮＴ
１とＩＮＴ２との間の電圧（Ｖｌ−Ｖ２）がＴ３０−Ｔ
６１から成る差分回路にて増幅され、この出力信号がノ
ードＯＵＴの所に出現する。この回路はＴｌｌを流れる
チャネル電流がＴ１０を流れるチャネル電流より小さい
ときノードＯＵＴの所に高（５ボルト）電圧状態を与え
、Ｔｌｌのチャネル長が過多に短くなく、従って、チッ
プが゛良好″であることを示す。Ｔｌｌを流れる電流が
ＴＩＯを流れる電流より大きなときは、ノードＯＵＴの
所に低（０ボルト）電圧状態が与えられ、Ｔ１１のチャ
ネル長が所定の最低値より短く、従って、チップが“不
良”であることを示す。

テスト回路に対するｖＤＤ電圧を別個のパッドを通じて
提供するようにし、このパッドをチップのプローブ　テ
ストのときにのみパワーアップし、チップ動作の際のパ
ワーの散逸を節約することも可能である。

増幅器からのテスト出力信号をテスト　パッドに加え、
ウェーハ　プローブ　テストの際に、このテスト　パッ
ドをそれが位置するチップのテストと同時にプローブす
ることもできる。こうすると、テスト　パッドにアクセ
スするための追加のプローブ　ヘッドの移動が不用とな
り、従って、個々のチップに対して、より速＜″良好″
あるいは″不良″′の指標を得ることが可能となる。別
の方法を使用してテスト出力信号にアクセスすることも
できる６例えば、テスト出力信号を使用してチップの機
能全体あるいは機能の一部を抑止し、これによって、テ
スト出力信号のための別個のテスト　パッドを必要とす
ることなく、チップが従来の機能テストにおいて不合格
を示すようにすることもできる。これを実現するための
単純な方法としては、テスト信号がチップの機能を制御
する“ＡＮＤ”論理ゲート、あるいは入力ないし出力信
号経路に加えられる。別の方法においては、テスト出力
信号によって入力端子の追加の電流漏れが制御され、こ
れによって、所定のテスト出力信号状態において従来の
電流漏れテストが不合格を示すようにされる。

別の方法としては１本テスト手段が正常の動作において
遭遇されないようなパワー電圧に対して起動するように
される０例えば、このテスト回路が低い電圧（例えば、
３．０ボルト）にて起動され、テスト出力信号が適当な
端子あるいはパッドに加えられる６そして、このテスト
回路は、他のテストに使用されるこれより高い電圧（例
えば、＞　４．５ボルト）、及び回路の実際の動作にお
いては起動されないようにされる。別の方法においては
、チップ上に光に敏感な検出器が置かれ、このチップに
（発光ダイオード、レーザー、あるいは他の光源からの
）光が当てられたときにのみテスト回路が起動される。

この場合、テスト回路はチップがパックされると不能と
なる。

後者の２つの方法においては、チップの正常の動作の際
に本発明によるテスト回路にｖＤＤ電圧が加えられるこ
とがなく、従って、テスト回路は実際のチップ動作の際
にパワーを消費することはなく、またテストのときにの
みテスト回路にｖＤＤ電圧を加えるための別個のパッド
も必要としない。テスト出力信号にアクセスし、テスト
回路を起動するこれ以外のさまざまな方法も考えられる
。本発明による方法は、パッケージ化の前にテスト結果
を提供するかわりに、あるいはこれに加えて、チップが
パッケージ化された後にこれを提供することも可能であ
り、従って集積回路の動作寿命を通じて短チャネル現象
を起こすような物理現象を監視することが可能である。

上の説明においては、本発明が短チャネル現象の監視と
の関連において説明されたが。

他のチャネル長現象を検出することも可能である。例え
ば、テスト　トランジスタのチャネル長をチップ上の少
くとも幾つかの機能トランジスタのチャネルより長く設
計することもできる。この場合は、テスト出力信号はテ
スト　トランジスタの実際のチャネル長が所定の限界以
下である場合に゛′良良好状状態なり、チャネル長が所
定の限界以上である場合は″不良”状態となる。これは
、例えば、チップの動作が公称チャネル長を持つチップ
の動作より遅いことを示す指標を与える。従って、この
指標は異なる性能仕様を持つパーツをパックするのに有
効である。個々が異なるチャネル長を持つ複数のテスト
　トランジスタを１つのチップ上に置き、それぞれ公称
チャネル長の下限及び上限を監視することもできる。

第２図に含まれる増幅器回路は、トランジスタ特性のマ
ツチングの信頼性を高めるためには、テスト及び基準ト
ランジスタと同一の集積回路上に含めることが望ましい
。ただし。

これらの幾つかあるいは全てを集積回路の外部に置くこ
ともできる。例えば、テスト及び基準トランジスタのみ
をテストされる集積回路上に置き、他の全ての増幅器回
路はこの外側に置くことも可能である。この方法による
と、テストされる集積回路の空間が節約されるが、他方
において、各種トランジスタの利得及び他の特性のマツ
チングが一層困難になる。この他のタイプの監視回路も
可能である。

例えば、電圧をテスト及び基準トランジスタのドレイン
に加え、（上に説明の電圧に応答する回路のかわりに）
電流に応答する回路を使用して、テスト　トランジスタ
と基準トランジスタを流れるチャネル電流を比較するこ
ともできる。

【図面の簡単な説明】

第１図は本発明の一例としての実施態様の論理図を示し
；そして 第２図は本発明の一例としての回路実現を簡略的に示す
。 ［主要部分の符号の説明］

Claims (1)

1. 【特許請求の範囲】 １、少なくとも１つが任意の公称チャネル長にて動作す
   る複数の電界効果形トランジスタを含む集積回路におい
   て、該集積回路がさらに： 第１のチャネル長（Ｌ１）を持つテスト電界効果形トラ
   ンジスタ（Ｔ１）、及び該第１のチャネル長より長い第
   ２のチャネル長（Ｌ２）を持つ基準電界効果形トランジ
   スタ（Ｔ２）； 該テストトランジスタと該基準トランジスタのチャネル
   に電流（Ｉ１、Ｉ２）を流すために使用される手段；及
   び 該第１及び第２のチャネル長の比較値に応答してテスト
   信号を提供するための手段を含むことを特徴とする集積
   回路。 ２、特許請求の範囲第１項に記載の集積回路において、
   該テスト出力信号を提供するための手段が該集積回路上
   に該テストトランジスタと基準トランジスタの間のドレ
   インソース電圧（Ｖ１、Ｖ２）の差を増幅するように搭
   載された差分増幅器を含むことを特徴とする集積回路。 ３、特許請求の範囲第１項に記載の集積回路において、
   該電流を流すために使用される手段が該集積回路上に搭
   載された第１及び第２のロードトランジスタ（Ｔ２４、
   Ｔ２３）を含み、個々のロードトランジスタが該テスト
   トランジスタと基準トランジスタのドレインとパワー電
   圧を供給するために使用される導線との間に接続される
   ことを特徴とする集積回路。