JPH0758297A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH0758297A
JPH0758297A JP5201341A JP20134193A JPH0758297A JP H0758297 A JPH0758297 A JP H0758297A JP 5201341 A JP5201341 A JP 5201341A JP 20134193 A JP20134193 A JP 20134193A JP H0758297 A JPH0758297 A JP H0758297A
Authority
JP
Japan
Prior art keywords
potential
circuit
output
logic circuit
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5201341A
Other languages
English (en)
Other versions
JP2727921B2 (ja
Inventor
Shuichi Tsukada
修一 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5201341A priority Critical patent/JP2727921B2/ja
Priority to DE69421226T priority patent/DE69421226T2/de
Priority to KR1019940019867A priority patent/KR100193307B1/ko
Priority to US08/289,211 priority patent/US5563546A/en
Priority to EP94112657A priority patent/EP0638902B1/en
Publication of JPH0758297A publication Critical patent/JPH0758297A/ja
Application granted granted Critical
Publication of JP2727921B2 publication Critical patent/JP2727921B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】リファレンス電位の測定と不良メモリセルの検
出を同時に１回のウェハーテストで行う。 【構成】所望リファレンス電位の測定はパットＰ１をＧ
ＮＤにすることでリファレンス電位発生回路１０の出力
３がリファレンスの電位によりその状態で測定し、不良
メモリの検出は、パットＰ１に所望の電位をあたえて行
う。この時、インバータＩ１のしきい値は所望の電位よ
り低く設定する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に外部からの電源電圧を内部で降圧して使用す
る型のメモリ等のテスト回路を有する半導体集積回路装
置に関する。
【０００２】
【従来の技術】最近のメモリ製品では微細化，大容量化
に伴い、信頼性向上，低消費電力化を達成させるため
に、外部からの電源電圧を内部で降圧して使用する方式
が用いられるようになってきた。この降圧電源の回路構
成の例を以下に説明する。
【０００３】互いに異なるＭＯＳトランジスタのしきい
値の差等を基準として利用したリファレンス電位発生回
路によって、電源電圧変動や温度変動などの影響を受け
ないリファレンス電位を発生させる。次に降圧電源回路
によって、リファレンス電位と同じ電位の降圧電源電位
を発生させる。
【０００４】通常リファレンス電位発生回路はチップ内
に１回路のみが配置され、またこの回路はメモリが待機
時にある時も常時動作させなくてはならないのでその消
費電流は数μＡから数十μＡ程度と非常に小さく抑えら
れている。
【０００５】従って、リファレンス電位発生回路を駆動
する電流能力は低く、このリファレンス電位発生回路か
ら数μＡ以上の消費電流を流すことはできない。そのた
め降圧電源回路が必要になる。この降圧電源回路自身の
消費電流は大きいけれども、メモリが動作して大きな消
費電流が流れる時の短かい期間のみ高速に大きな電流を
駆動することができ、通常、メモリセルアレイブロック
単位にチップ内に複数個配置されている。また、リファ
レンス電位発生回路にはヒューズが用意されており、半
導体チップの製造時におけるＭＯＳトランジスタのしき
い値のばらつきなどによってリファレンスの電位が所望
の電位からずれても、半導体チップの製造工程である拡
散工程終了後にヒューズを切断することによりリファレ
ンス電位を所望の電位に合わせ込むことができる。
【０００６】図３はリファレンス電位発生回路及び、リ
ファレンス電位測定回路の接続の構成及び各回路の内部
回路構成に関し、簡略化して示した従来例の半導体集積
回路装置である。
【０００７】リファレンス電位発生回路３０の互いに異
なるＭＯＳトランジスタ（図示せず）のしきい値の差等
で発生させる基準電位３２はチップの製造時のしきい値
等のばらつきで変動してしまう値である。基準電位３２
を差動増幅回路３１，Ｐ型ＭＯＳトランジスタＱ５なら
びに抵抗Ｒ２およびＲ３から成る回路で増幅してリファ
レンスの電位３３を作っている。増幅率は抵抗Ｒ２およ
びＲ３の抵抗比で決まり、また抵抗Ｒ２およびＲ３はヒ
ューズを切断することでその抵抗値を変えられるように
なっており、そのことで基準電位３２の増幅率をかえ、
リファレンス電位発生回路３０の電位３３を任意の値を
変えることができる。
【０００８】また、リファレンス電位測定回路３８はテ
ストモード信号１６がテストモードにエントリーしてい
る時のみ活性になる回路で、外部からパットＰ２にあた
えられた電位とリファレンス発生回路３０の電位３３を
差動増幅回路３５で比較して判定出力３７を出す回路構
成になっている。
【０００９】この従来例におけるリファレンス電位３３
の合わせ込み作業工程を説明すると、製造工程のうちウ
ェハー処理の終了後、ウェハーの状態で探針を各パット
にあてて行う電気テストにてリファレンス電位３３を測
定し、リファレンス電位の所望の電位からのずれを補正
するための抵抗Ｒ２およびＲ３における切断するべきヒ
ューズを計算により求める。次にトリミング装置（図示
せず）にてヒューズの切断を行い所望のリファレンスの
電位３４に合わせ込む。
【００１０】一方、ほとんどのメモリ装置の製造には、
半導体チップの製造工程の拡散工程などで発生する部分
的な欠陥によって不良になったメモリセルをスペアのメ
モリセルに置き換えて救済する冗長回路が用意されてい
る。
【００１１】この置き換え作業工程は、ウェハー処理工
程終了後のウェハーの状態における探針によるテストに
て不良のメモリセルを検出し、その後トリミング装置に
て不良のメモリセルに対応したアドレスのヒューズを切
断するという方法で行なわれる。これはリファレンスの
電位の合わせ込みとまったく同じ作業工程である。
【００１２】
【発明が解決しようとする課題】しかしながら、図３に
示す従来例半導体集積回路装置の回路構成では、リファ
レンスの電位の合わせ込みと不良メモリセルをスペアに
置き換える作業工程を独立に２回行なわなければならな
いという問題点がある。つまり、不良メモリセルの検出
において、そのメモリセルの良／不良が内部の降圧電源
の電位に依存するためこのテストを行う時にはリファレ
ンス電位を所望の電位にしておかなければならない。
【００１３】従って、初めにリファレンスの電位を探針
によるテストとトリミング装置によるヒューズの切断で
合わせ込んだ後に、再び探針によるテストで不良メモリ
セルを検出する作業が必要となる。この同じ工程をおの
おの２回行うことは上述のメモリ装置の生産性の低下及
びコストの増大につながり、この作業工程を１回で行う
手法が望まれていた。
【００１４】また、図４に示すようにリファレンス電位
発生回路４０のノード４３に直接パットＰ２を接続する
ことで探針によるテストとトリミング装置によるヒュー
ズ切断をおのおの１度の作業工程で行う方法が考えられ
る。つまり、探針によるテスト時に、パットＰ２の電位
つまりリファレンス電位４４を測定し、また不良メモリ
セルの検出はパットＰ２に所望の電位を外からあたえ、
次にトリミング装置にて、リフアレンス電位４４を合わ
せ込むための抵抗Ｒ２およびＲ３のヒューズの切断及び
不良メモリのスペアへの置き換えのためのアドレスヒュ
ーズの切断を同時に行う方法である。
【００１５】しかし、この方法では、パットＰ２の電位
を測定する時にリファレンス電位発生回路４０から数μ
Ａ程度以上の電流を消費できないので測定装置側のパッ
トＰ２に接続されたピンを高いインピーダンスにしなが
ら、さらにその高いインピーダンスのピンをノイズのな
い状態に保たなければならないという技術的に困難な制
約がある。また、不良メモリセルの検出時にはパットＰ
２に所望の電位をあたえなければならないので、測定装
置の１つのピンで、電圧を測定する機能と電圧をあたえ
る機能が必要という制約もあり、これらの制約を満たす
には高価な測定装置が必要になるという問題もあった。
【００１６】
【課題を解決するための手段】本発明の半導体集積回路
装置は、外部の基準電位によりリファレンス電位を出力
するリファレンス電位発生回路と、このリファレンス電
位を受ける第１の端子と一方の電極を第１のパットに接
続し他方の電極を第２の端子に接続した第１のトランス
ファーゲートと一方の電極を前記第２の端子に接続し他
方の電極を前記第１の端子に接続する第２のトランスフ
ァーゲートと入力を前記第１のパットに接続した第１の
ロジック回路と入力をこの第１のロジック回路の出力に
接続した第２のロジック回路と前記第１のパットと電源
端子との間に配置した負荷手段とを備え前記第１のロジ
ック回路の出力および前記第２のロジック回路の出力と
で前記第１および第２のトランスファーゲートを制御し
前記リファレンス電位の制御をし所望の電位を出力する
中間電位出力回路と、外部から与えられた電位と前記所
望の電位とを比較し判定信号を出力するリファレンス電
位測定回路とを有する構成である。
【００１７】また、本発明の他の半導体集積回路装置
は、ダイナミックランダムアクセスメモリのセルキャパ
シタの対向電極への所定の電位を供給するセル対極電源
回路と、このセル対極電源回路の出力を受ける第１の端
子と一方の電極を第１のパットに接続し他方の電極を第
２の端子接続した第１のトランスファーゲートと一方の
電極を前記第２の端子に接続し他方の電極を前記第１の
端子に接続する第２のトランスファーゲートと入力を前
記第１のパットに接続した第１のロジック回路と入力を
この第１のロジック回路の出力に接続した第２のロジッ
ク回路と前記第１のパットと電源端子との間に配置した
負荷手段とを備え前記第１のロジック回路の出力および
前記第２のロジック回路の出力とで前記第１および第２
のトランスファーゲートを制御し前記セルキャパシタの
対極への所定の電位の制御をし所望の電位を出力する中
間電位出力回路とを有する構成である。
【００１８】さらに、本発明の半導体集積回路装置は、
前記第１のトランスファーゲートはゲートに前記第１の
ロジック回路の出力を受けるＰ型ＭＯＳトランジスタ
と、ゲートに前記第２のロジック回路の出力を受けるＮ
型ＭＯＳトランジスタとから構成することもできる。
【００１９】さらにまた、本発明の半導体集積回路装置
は、前記第２のトランスファーゲートはゲートに前記第
１のロジック回路の出力を受けるＮ型ＭＯＳトランジス
タと、ゲートに前記第２のロジック回路の出力を受ける
Ｐ型ＭＯＳトランジスタとから構成することもできる。
【００２０】またさらに本発明の半導体集積回路装置
は、前記第１のロジック回路はインバータ回路である構
成とすることもでき、また、前記第２のロジック回路は
インバータ回路である構成とすることもできる。
【００２１】つまり本発明は、上記第１のパットに正の
電源または負の電源の電位とは異なるアナログ的中間電
位をあたえた時、そのアナログ的電位を上記第１のトラ
ンジスタファーゲートを介して、上記第１の節点にあた
えるという目的と、上記第１のパットにあたえられたア
ナログ的中間電位を上記第１のロジック回路によりデジ
タル的な電位に変換し、その電位を使って上記第１及び
前記第２のトランスファーゲートを制御するという目的
の、２つの目的のために１つの入力信号を同時に共通に
使用するという特徴をもつ。
【００２２】
【実施例】次に本発明について図面を参照して説明す
る。
【００２３】本発明の第１の実施例の半導体集積回路装
置の回路図である。
【００２４】図１を参照すると、この実施例の半導体集
積回路装置は、Ｐ型ＭＯＳトランジスタＱ１とＮ型ＭＯ
ＳトランジスタＱ２から成る両チャネル型のトランジス
ファーゲートの一方の電極をパットＰ１に、他方の電極
を端子２に接続している。また、Ｎ型ＭＯＳトラジスタ
Ｑ３とＰ型ＭＯＳトランジスタＱ４から成る両チャネル
型のトランスファーゲートの一方の電極を端子１を介し
てリファレンス電位発生回路１０の出力３に、他方の電
極を端子２に接続し、また、パットＰ１を入力としノー
ドＡを出力とするインバータＩ１と、ノードＡを入力と
しノードＢを出力とするインバータＩ２が配置され、ノ
ードＡ，ノードＢは２つのトランスファーゲートの制御
信号となっており、さらに、パットＰ１と負の電源ＧＮ
Ｄとの間に抵抗Ｒ１が配置される中間電位出力回路１０
０を有している。
【００２５】また、リファレンス電位測定回路１８が配
置され、テストモードエントリー時に所望リファレンス
電位１４とパットＰ２の電位を比較し、判定出力１７を
出力する回路構成になっている。
【００２６】次に、探針によるこの実施例の半導体集積
回路装置のテストの作業工程について説明する。
【００２７】ウェハーの拡散工程終了後ウェハーの状態
において、探針によるテストにてまず、リファレンス電
位測定回路１８を活性にするテストモードエントリー
し、パットＰ１に負の電源電位をあたえる。これによ
り、ノードＡはハイレベル、ノードＢはローレベルにな
りトランジスタＱ３およびＱ４から成るトランスファー
ゲートがオンし、所望リファレンス電位１４は、リファ
レンス電位発生回路１０の出力３の電位になる。
【００２８】この状態でリファレンス電位測定回路１８
によってパットＰ２にあたえられた電位と上記リファレ
ンスの電位１４を比較することでリファレンス電位発生
回路１０の出力３の電位を測定し、次にテストモードか
らぬけ、パットＰ１にリファレンスの所望の電位をあた
える。インバータＩ１のしきい値は所望リファレンスの
電位より低く設定しておくことで、ノードＡはローレベ
ル，ノードＢはハイレベルになりトランジスタＱ１およ
びＱ２から成るトランファーゲートがオンし、所望リフ
ァレンス電位１４はパットＰ１にあたえられた電位にな
る。
【００２９】従って中間電位発生回路１００の電位は所
望の電位になっており、この状態で不良メモリセルの検
出を行う。その後、トリミング装置にて抵抗Ｒ２，Ｒ３
のヒューズの切断及び不良メモリセルのスペアへの置き
換えのヒューズの切断を同時に行う。
【００３０】つまり、探針によるテストとトリミング装
置によるヒューズ切断の工程がおのおの１回で済む。ま
た、探針によるテスト時の測定装置におけるパットＰ１
およびＰ２に接続するピンは電圧をあたえる機能のみが
あればよく、図４に示す従来例の半導体集積回路装置で
必要であった複雑な機能や制約を有する必要がない。
【００３１】また、パットＰ１に探針を接続しない場合
は、パットＰ１の電位は抵抗Ｒ１によって負の電源電圧
になるのでトランジスタＱ３およびＱ４から成るトラン
スファーゲートがオンになり、所望リファレンス電位１
４はリファレンス電位発生回路１０の電位３になる。
【００３２】従って、抵抗Ｒ２，Ｒ３のヒューズカット
によってリファレンス電位発生回路１０の出力３が所望
の電位に合わせ込まれていれば、製品としての組立てに
おいてパットＰ１をボンディングする必要はない。
【００３３】本発明を使用することにより、従来の回路
で問題となっていた探針によるテスト及びトリミング装
置によるヒューズ切断の工程をおのおの２回行う必要が
なく測定装置に対する制約を少なくすることができる。
【００３４】また、本発明はリファレンスの電位という
アナログの電位とインバータＩ１の入力というディジタ
ル的な電位に対し、１つのパットで共通に使用している
ので、メモリ装置の内部降圧電源の電位を変えて評価を
行う場合、インバータＩ１のしきい値よりも高い電位の
範囲でパットＰ１にあたえる電位を変化させるだけの操
作で、このメモリ装置の内部電源の電位を自由に変えら
れるので特にテストモードなどを用意しておく必要がな
く、この評価を簡単に行うことを可能とすることができ
る。
【００３５】次に、本発明の第２の実施例の半導体集積
回路装置について説明する。
【００３６】図２を参照すると、この実施例の半導体集
積回路装置は、第１の実施例のリファレンス電位発生回
路１０の替わりにセル対極電源回路２０が配置されてい
る。ダイナミックランダムアクセスメモリ（ＤＲＡＭ）
においてセルキャパシタの対極に与える所定セル対極電
位２２には正の電源電位以下で負の電源電位以上のある
中間電位があたれられる。このセルキャパシタの対極の
電位を変えて評価を行う場合、この実施例の半導体集積
回路装置を用いることでインバータＩ１のしきい値以上
の電位でパットＰ１にあたえる電位を変化させるだけの
操作で上記セルキャパシタの対極の電位を自由に変化さ
せることができ、またパットＰ１にインバータＩ１のし
きい値以下の電位または何も接続しない場合は所定セル
対極はセル対極電源回路２０の出力２１の電位になるの
で、この評価を簡単に行なえる。
【００３７】このように本発明の回路構成を用いれば、
半導体集積回路装置内で発生させるアナログ的電位に対
し１つのパットに外部から電位をあたえるだけの操作
で、そのアナログ的電位を外部からあたえた電位に切り
換えられるので、アナログ的電位を変化させて行う評価
を簡単に行うことができる。
【００３８】
【発明の効果】以上説明したように、本発明は外部から
の電源電圧を内部で降圧する型のメモリにおいて、探針
によるテストでリファレンス電位発生回路の出力の電位
の測定と不良メモリセルの検出を同時に行うことがで
き、このことにより探針によるテストとトリミング装置
によるヒューズ切断の工程をそれぞれ１回のみで行なえ
ることを可能とするので生産性の向上及びコストの低減
につながる。また、探針によるテスト時の測定装置にお
いて、電圧をあたえる機能と高いインピーダンスを保ち
ながらノイズの無い状態で電圧を測定する機能を備え持
つピンというような技術的に困難な制約を必要としな
い。
【００３９】また、リファレンス電位発生回路に限ら
ず、セル電極電源回路等、アナログ的な中間電位を発生
させる回路に対して本発明を応用することで、そのアナ
ログ的な電位を変化させて行う評価を簡単に行うことが
できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の半導体集積回路装置の
回路図である。
【図２】本発明の第２の実施例の半導体集積回路装置の
回路図である。
【図３】従来例の半導体集積回路装置の回路図でる。
【図４】他の従来例の半導体集積回路装置の回路図であ
る。
【符号の説明】
１，２，２１，２２ 端子 ３，３３，４３ リファレンス出力電位 １０，３０，４０ リファレンス電位発生回路 １２，３２，４２ 基準電位 １４，３４ 所望リファレンス電位 １６，３６ テストモード信号 １７，３７ 判定出力 １８，３８ リファレンス電位測定回路 １００，２００ 中間電位出力回路 Ｑ１，Ｑ４，Ｑ５ Ｐ型ＭＯＳトランジスタ Ｑ２，Ｑ３ Ｎ型ＭＯＳトランジスタ Ｒ１，Ｒ２，Ｒ３ 抵抗 Ｉ１，Ｉ２ インバータ Ｐ１，Ｐ２ パット
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ１１Ｃ 29/00 ３０１ Ｂ 6866−5Ｌ Ｈ０１Ｌ 21/66 Ｗ 7630−4Ｍ 27/04 21/822

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 外部の基準電位によりリファレンス電位
    を出力するリファレンス電位発生回路と、このリファレ
    ンス電位を受ける第１の端子と一方の電極を第１のパッ
    トに接続し他方の電極を第２の端子に接続した第１のト
    ランスファーゲートと一方の電極を前記第２の端子に接
    続し他方の電極を前記第１の端子に接続する第２のトラ
    ンスファーゲートと入力を前記第１のパットに接続した
    第１のロジック回路と入力をこの第１のロジック回路の
    出力に接続した第２のロジック回路と前記第１のパット
    と電源端子との間に配置した負荷手段とを備え前記第１
    のロジック回路の出力および前記第２のロジック回路の
    出力とで前記第１および第２のトランスファーゲートを
    制御し前記リファレンス電位の制御をし所望の電位を出
    力する中間電位出力回路と、外部から与えられた電位と
    前記所望の電位とを比較し判定信号を出力するリファレ
    ンス電位測定回路とを有することを特徴とする半導体集
    積回路装置。
  2. 【請求項２】 ダイナミックランダムアクセスメモリの
    セルキャパシタの対向電極への所定の電位を供給するセ
    ル対極電源回路と、このセル対極電源回路の出力を受け
    る第１の端子と一方の電極を第１のパットに接続し他方
    の電極を第２の端子に接続した第１のトランスファーゲ
    ートと一方の電極を前記第２の端子に接続し他方の電極
    を前記第１の端子に接続する第２のトランスファーゲー
    トと入力を前記第１のパットに接続した第１のロジック
    回路と入力をこの第１のロジック回路の出力に接続した
    第２のロジック回路と前記第１のパットと電源端子との
    間に配置した負荷手段とを備え前記第１のロジック回路
    の出力および前記第２のロジック回路の出力とで前記第
    １および第２のトランスファーゲートを制御し前記セル
    キャパシタの対極への所定の電位の制御をし所望の電位
    を出力する中間電位出力回路とを有することを特徴とす
    る半導体集積回路装置。
  3. 【請求項３】 前記第１のトランスファーゲートはゲー
    トに前記第１のロジック回路の出力を受けるＰ型ＭＯＳ
    トランジスタと、ゲートに前記第２のロジック回路の出
    力を受けるＮ型ＭＯＳトランジスタとから構成されるこ
    とを特徴とする請求項１または２記載の半導体集積回路
    装置。
  4. 【請求項４】 前記第２のトランスファーゲートはゲー
    トに前記第１のロジック回路の出力を受けるＮ型ＭＯＳ
    トランジスタと、ゲートに前記第２のロジック回路の出
    力を受けるＰ型ＭＯＳトランジスタとから構成されるこ
    とを特徴とする請求項１，２または３記載の半導体集積
    回路装置。
  5. 【請求項５】 前記第１のロジック回路はインバータ回
    路であることを特徴とする請求項１，２，３または４記
    載の半導体集積回路装置。
  6. 【請求項６】 前記第２のロジック回路はインバータ回
    路であることを特徴とする請求項１，２，３，４または
    ５記載の半導体集積回路装置。
JP5201341A 1993-08-13 1993-08-13 半導体集積回路装置 Expired - Fee Related JP2727921B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP5201341A JP2727921B2 (ja) 1993-08-13 1993-08-13 半導体集積回路装置
DE69421226T DE69421226T2 (de) 1993-08-13 1994-08-12 Auswahlschaltung, die eine Spannung auswählt, welche an einer ersten oder einer zweiten Klemme angelegt ist, in Abhängigkeit vom an der ersten Klemme angelegten Spannungspegel
KR1019940019867A KR100193307B1 (ko) 1993-08-13 1994-08-12 선택기 회로
US08/289,211 US5563546A (en) 1993-08-13 1994-08-12 Selector circuit selecting and outputting voltage applied to one of first and second terminal in response to voltage level applied to first terminal
EP94112657A EP0638902B1 (en) 1993-08-13 1994-08-12 Selector circuit selecting and outputting voltage applied to one of first and second terminal in response to voltage level applied to first terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5201341A JP2727921B2 (ja) 1993-08-13 1993-08-13 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPH0758297A true JPH0758297A (ja) 1995-03-03
JP2727921B2 JP2727921B2 (ja) 1998-03-18

Family

ID=16439425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5201341A Expired - Fee Related JP2727921B2 (ja) 1993-08-13 1993-08-13 半導体集積回路装置

Country Status (5)

Country Link
US (1) US5563546A (ja)
EP (1) EP0638902B1 (ja)
JP (1) JP2727921B2 (ja)
KR (1) KR100193307B1 (ja)
DE (1) DE69421226T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100799109B1 (ko) * 2006-06-30 2008-01-29 주식회사 하이닉스반도체 반도체 소자
US8222886B2 (en) 2008-06-18 2012-07-17 Hioki Denki Kabushiki Kaisha Voltage detecting apparatus and line voltage detecting apparatus having a detection electrode disposed facing a detected object

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5671189A (en) * 1996-05-28 1997-09-23 Etron Technology, Inc. Low standby power redundancy circuit
US6104209A (en) 1998-08-27 2000-08-15 Micron Technology, Inc. Low skew differential receiver with disable feature
US5852378A (en) * 1997-02-11 1998-12-22 Micron Technology, Inc. Low-skew differential signal converter
US5940608A (en) 1997-02-11 1999-08-17 Micron Technology, Inc. Method and apparatus for generating an internal clock signal that is synchronized to an external clock signal
US5946244A (en) 1997-03-05 1999-08-31 Micron Technology, Inc. Delay-locked loop with binary-coupled capacitor
US6173432B1 (en) 1997-06-20 2001-01-09 Micron Technology, Inc. Method and apparatus for generating a sequence of clock signals
JPH1166890A (ja) * 1997-08-12 1999-03-09 Mitsubishi Electric Corp 半導体集積回路装置
US6108804A (en) 1997-09-11 2000-08-22 Micron Technology, Inc. Method and apparatus for testing adjustment of a circuit parameter
US6269451B1 (en) 1998-02-27 2001-07-31 Micron Technology, Inc. Method and apparatus for adjusting data timing by delaying clock signal
US6212482B1 (en) 1998-03-06 2001-04-03 Micron Technology, Inc. Circuit and method for specifying performance parameters in integrated circuits
JP3173727B2 (ja) * 1998-03-10 2001-06-04 日本電気株式会社 電圧検出回路
US6338127B1 (en) 1998-08-28 2002-01-08 Micron Technology, Inc. Method and apparatus for resynchronizing a plurality of clock signals used to latch respective digital signals, and memory device using same
US6349399B1 (en) 1998-09-03 2002-02-19 Micron Technology, Inc. Method and apparatus for generating expect data from a captured bit pattern, and memory device using same
US6279090B1 (en) 1998-09-03 2001-08-21 Micron Technology, Inc. Method and apparatus for resynchronizing a plurality of clock signals used in latching respective digital signals applied to a packetized memory device
US6430696B1 (en) 1998-11-30 2002-08-06 Micron Technology, Inc. Method and apparatus for high speed data capture utilizing bit-to-bit timing correction, and memory device using same
US6374360B1 (en) 1998-12-11 2002-04-16 Micron Technology, Inc. Method and apparatus for bit-to-bit timing correction of a high speed memory bus
US6470060B1 (en) 1999-03-01 2002-10-22 Micron Technology, Inc. Method and apparatus for generating a phase dependent control signal
JP2002015599A (ja) * 2000-06-27 2002-01-18 Oki Electric Ind Co Ltd 半導体記憶装置
US6801989B2 (en) 2001-06-28 2004-10-05 Micron Technology, Inc. Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same
US6744271B2 (en) * 2002-04-30 2004-06-01 Infineon Technologies Ag Internal generation of reference voltage
US7053691B2 (en) * 2003-05-06 2006-05-30 Hewlett-Packard Development Company, L.P. Electrical circuit for selecting a desired power source
US7168027B2 (en) 2003-06-12 2007-01-23 Micron Technology, Inc. Dynamic synchronization of data capture on an optical or other high speed communications link
JP2005038482A (ja) * 2003-07-17 2005-02-10 Toshiba Microelectronics Corp 半導体装置
KR100542695B1 (ko) * 2003-11-13 2006-01-11 주식회사 하이닉스반도체 반도체 소자의 테스트 모드 회로
US7250795B2 (en) * 2005-03-29 2007-07-31 Promos Technologies Pte. Ltd. High-speed, low-power input buffer for integrated circuit devices
US8212544B2 (en) * 2007-08-13 2012-07-03 SK hynix, Inc. Semiconductor integrated circuit having level regulation for reference voltage
JP2009289784A (ja) * 2008-05-27 2009-12-10 Nec Electronics Corp 半導体集積回路装置
WO2010113263A1 (ja) * 2009-03-31 2010-10-07 富士通株式会社 半導体集積回路及び電源電圧制御方法
US8482339B1 (en) * 2009-06-12 2013-07-09 National Acquisition Sub, Inc. Method and apparatus for temperature compensation of filter circuits
US8289062B2 (en) * 2010-09-16 2012-10-16 Micron Technology, Inc. Analog delay lines and adaptive biasing
JP6370151B2 (ja) * 2014-07-31 2018-08-08 エイブリック株式会社 半導体集積回路装置及びその出力電圧調整方法
US9792979B1 (en) * 2016-11-30 2017-10-17 Apple Inc. Process, voltage, and temperature tracking SRAM retention voltage regulator
JP6746659B2 (ja) * 2018-11-09 2020-08-26 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． メモリデバイス及びその内蔵セルフテスト方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5744291A (en) * 1980-08-27 1982-03-12 Toshiba Corp Drive pulse generating circuit of charge transfer element
US4469959A (en) * 1982-03-15 1984-09-04 Motorola, Inc. Input buffer
JPS5974721A (ja) * 1982-10-21 1984-04-27 Toshiba Corp シユミツト・トリガ回路
US4556804A (en) * 1983-11-17 1985-12-03 Motorola, Inc. Power multiplexer switch and method
US4617473A (en) * 1984-01-03 1986-10-14 Intersil, Inc. CMOS backup power switching circuit
US4694430A (en) * 1985-03-21 1987-09-15 Sprague Electric Company Logic controlled switch to alternate voltage sources
US4763020B1 (en) * 1985-09-06 1997-07-08 Ricoh Kk Programmable logic device having plural programmable function cells
JP2605687B2 (ja) * 1986-04-17 1997-04-30 三菱電機株式会社 半導体装置
JP2733796B2 (ja) * 1990-02-13 1998-03-30 セイコーインスツルメンツ株式会社 スイッチ回路
JPH041992A (ja) * 1990-04-18 1992-01-07 Toshiba Corp 半導体記憶装置
JPH04172011A (ja) * 1990-11-05 1992-06-19 Mitsubishi Electric Corp 半導体集積回路
US5187396A (en) * 1991-05-22 1993-02-16 Benchmarq Microelectronics, Inc. Differential comparator powered from signal input terminals for use in power switching applications

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100799109B1 (ko) * 2006-06-30 2008-01-29 주식회사 하이닉스반도체 반도체 소자
US7719907B2 (en) 2006-06-30 2010-05-18 Hynix Semiconductor, Inc. Test circuit for semiconductor memory device
US8222886B2 (en) 2008-06-18 2012-07-17 Hioki Denki Kabushiki Kaisha Voltage detecting apparatus and line voltage detecting apparatus having a detection electrode disposed facing a detected object
US8803506B2 (en) 2008-06-18 2014-08-12 Hioki Denki Kabushiki Kaisha Voltage detecting apparatus that detects voltage of an object
US9201100B2 (en) 2008-06-18 2015-12-01 Hioki Denki Kabushiki Kaisha Voltage detecting apparatus and line voltage detecting apparatus

Also Published As

Publication number Publication date
KR950006850A (ko) 1995-03-21
EP0638902A2 (en) 1995-02-15
JP2727921B2 (ja) 1998-03-18
DE69421226D1 (de) 1999-11-25
EP0638902B1 (en) 1999-10-20
DE69421226T2 (de) 2000-05-31
US5563546A (en) 1996-10-08
EP0638902A3 (en) 1995-05-17
KR100193307B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
JP2727921B2 (ja) 半導体集積回路装置
US6548884B2 (en) Semiconductor device
JP2639328B2 (ja) トリミング方法及び回路
JPH06295585A (ja) 内部電源電圧発生回路
JPH0714383A (ja) 半導体集積回路
JP2006260030A (ja) 定電圧電源回路及び定電圧電源回路の検査方法
JPH11296241A (ja) 内部電圧発生回路
JP3301874B2 (ja) 半導体装置及びその検査方法
JP2792416B2 (ja) 半導体集積回路
JP2006039830A (ja) 半導体集積回路
US6628162B2 (en) Semiconductor integrated circuit
US6495994B1 (en) Regulator circuit for independent adjustment of pumps in multiple modes of operation
JPH0638320B2 (ja) メモリ回路
JPH08203269A (ja) 内部電圧発生回路、半導体記憶装置および消費電流測定方法
JPH08298722A (ja) 半導体装置および半導体装置の内部電源電位の調整方法
JPH0468562A (ja) コード設定回路
JPH06187780A (ja) 半導体メモリー装置の内部電源電圧供給装置
JP3606994B2 (ja) 出力電流制限回路及び出力電流制限回路における出力電流調整方法
JP2001028194A (ja) 内部電源回路及び不揮発性半導体記憶装置
JP4838596B2 (ja) 定電流回路
WO2006126324A1 (ja) 半導体装置および電源装置
JP2000010643A (ja) 定電流源
KR100480906B1 (ko) 반도체 메모리 소자의 리페어 회로
JP2005116634A (ja) 複数の基準電圧発生回路を含む半導体装置及びその製造方法
JPH0576589B2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071212

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees