JP4838596B2 - 定電流回路 - Google Patents

定電流回路 Download PDF

Info

Publication number
JP4838596B2
JP4838596B2 JP2006032564A JP2006032564A JP4838596B2 JP 4838596 B2 JP4838596 B2 JP 4838596B2 JP 2006032564 A JP2006032564 A JP 2006032564A JP 2006032564 A JP2006032564 A JP 2006032564A JP 4838596 B2 JP4838596 B2 JP 4838596B2
Authority
JP
Japan
Prior art keywords
transistor
constant current
current
trimming
external terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006032564A
Other languages
English (en)
Other versions
JP2007213323A (ja
Inventor
晃 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2006032564A priority Critical patent/JP4838596B2/ja
Priority to US11/704,678 priority patent/US7667449B2/en
Publication of JP2007213323A publication Critical patent/JP2007213323A/ja
Application granted granted Critical
Publication of JP4838596B2 publication Critical patent/JP4838596B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26Current mirrors
    • G05F3/262Current mirrors using field-effect transistors only

Description

本発明は、半導体集積回路として形成され、定電流を生成して出力する定電流回路に係わり、特にトリミングが可能な定電流回路に関する。
定電流回路は、定電流を必要とする各種電子回路、例えばランプ電圧発生回路や三角波発生回路などに広く用いられる基本的な回路であり、使用する各種電子回路に対して高い精度で定電流を供給することが要求されている。
例えば、図3に示すように、定電流回路は、p型のMOSトランジスタであるトランジスタ204,205及びn型のディプレッショントランジスタ203から構成され、負荷206に対して定電流を供給している。
ところが、上述したようなディプレッショントランジスタを用いた定電流回路は、製造工程における製造ばらつきにより電流値が変動してしまうという問題を有している。
この問題を解決するため、ディプレッショントランジスタを複数種類用意し、電流値を調整するためのトリミングを行い、期待する電流値を得るようにしている(例えば、特許文献1参照)。
しかしながら、このような回路の場合、定電流回路のトリミング調整後でなければ、トリミングを行う必要があるレギュレータ,差動アンプ,D/A変換器,A/D変換器などの回路にたいして、適正な電流値を供給することができず、各種電気回路の特性を調整するためのトリミングを行うことはできない。
このため、従来の定電流回路構成を用いた半導体回路は、例えば、以下の工程が必要となる。
a.近傍に定電流回路と同様なダミーのディプレッショントランジスタを形成して、このディプレッショントランジスタの電流値を測定する。
b.測定した電流値に基づいて定電流回路のトリミング調整を行う。
c.負荷である各種電気回路の特性をテストする。
d.各種電気回路のトリミングを行う。
e.出荷検査を行い、出荷する。
上述したように、電気特性のテスト及びトリミング処理を、定電流回路及び定電流が供給される対象の各種電気回路各々に対して別々に行う必要があり、上述した5つの工程が必要となり、製造の手間がかかり製造原価を増加させる欠点がある。
本発明は、このような事情に鑑みてなされたもので、トリミング調整を行う前であっても、各種電気回路の電流値の特性が得られ、この特性に基づいてトリミング調整を行うことができ、定電流回路及び負荷双方のトリミング処理が一括して行え、高い精度の各特性の調整が行えるのみでなく、製造の工程数を削減して製造原価を従来に比較して低下させることを可能とする定電流回路を提供することを目的とする。
上述する課題を解決するため、本発明の定電流回路は、基準電流を流す第1のトランジスタ(例えば、実施形態のトランジスタ104)と、負荷(例えば、実施形態の負荷106)に対する出力電流を流す第2のトランジスタ(例えば、実施形態のトランジスタ105)とをカレントミラー接続して構成された電流出力部と、前記第1のトランジスタに直列に接続され、前記基準電流を、トリミングすることにより調整するディプレッショントランジスタ(例えば、実施形態のトランジスタ103)と、
前記ディプレッショントランジスタと接地点との間に介挿され、ディプレッショントランジスタと接地点との接続をオン/オフ制御する第3のトランジスタ(例えば、実施形態のトランジスタ107)と、前記第1のトランジスタに基準電流を流すための第1の外部端子とを有することを特徴とする。
本発明の定電流回路は、前記第3のトランジスタのゲートに電圧を印加するための第2の外部端子が設けられていることを特徴とする。
本発明の定電流回路は、前記第2の外部端子に入力端子が接続され、前記第3のトランジスタのゲートに出力端子が接続されるよう、第2の外部端子及び第3のトランジスタのゲート間に介挿されたインバータと、前記インバータの入力端子と接地点との間に介挿されたプルダウン抵抗とを有することを特徴とする。
上述したように、本発明の定電流回路は、電源端子に電源を接続せずに、上記第3のトランジスタをオン状態とし、外部からディプレッショントランジスタの電流値を測定するモードと、上記第3のトランジスタをオフ状態とし、ディプレッショントランジスタに対して電流を流さず、第1の外部端子に基準電流を流し、負荷の電気特性を測定するモードとを、第2の外部端子で切り替えるようにし、定電流回路のトリミング調整を行う前であっても、負荷の電気特性を測定することができる。
以上説明したように、本発明の定電流回路によれば、抵抗部のトリミング調整を行う前に、負荷の正確な電気特性をテストすることができるため、トリミング調整が必要な負荷の場合、ディプレッショントランジスタと負荷の特性とを同時に測定し、かつディプレッショントランジスタと負荷の各種電気回路とのトリミングを同時に行えるため、全体的な工程を削減することができ、製造原価を低下させることができる。
また、本発明の定電流回路によれば、ダミーでなくディプレッショントランジスタ自体の電流値を測定できるため、高い精度で電流値のトリミングを行うことができる。
以下、本発明の一実施形態による定電流回路を図面を参照して説明する。
図1は同実施形態による定電流回路の構成例を示すブロック図である。
この図において、負荷106に対して定電流を供給する定電流回路は、トランジスタ104,トランジスタ105,トランジスタ107,トランジスタ103とから構成されている。ここで、トランジスタ104及び105はエンハンス形のp型MOSトランジスタであり、トランジスタ103はディプレッション形のn型MOSトランジスタであり、トランジスタ102はエンハンス形のn型MOSトランジスタである。
上記トランジスタ104は、ソースが電源(VDD)端子TVDDに接続され、ゲートとドレインとがトランジスタ103のドレインと接続され、定電流回路における基準電流を流す。
トランジスタ105は、ソースが電源端子に接続され、ゲートがトランジスタ104のゲートと接続され、ドレインが負荷における所定の回路に接続され、負荷に対する出力電流を流す。上述したように、トランジスタ104及びトランジスタ105とはカレントミラー接続されており、トランジスタ104に流れる基準電流と同一の出力電流がトランジスタ105に流れる。
トランジスタ103は、トランジスタ104と直列に接続され、すなわち、ドレインがトランジスタ104のドレインと接続され、ソースがトランジスタ107のドレインと接続され、上記基準電流を制御する電流値をトリミングすることにより調整する。例えば、このトランジスタ103は、複数のディプレッション形のn型MOSトランジスタのマトリクスから構成され、使用するか否かをバイパスする配線をレーザ等で切断して電流値の調整を行う。
トランジスタ107は、ドレインがトランジスタ103のソースと接続され、ソースが接地点と接続され、トランジスタ103及び接地点間に介挿され、ゲートに印加される電圧によりオン/オフし、トランジスタ103のソースと接地点との間の接続を制御する。
外部端子101(第1の外部端子)は、トランジスタ104及びトランジスタ103との接続点(すなわち、双方のドレイン)に測定電圧を印加し、トランジスタ103の電圧を印加し、またはトランジスタ104に対して外部から基準電流を流すために設けられている。
外部端子102(第2の外部端子)は、トランジスタ107をオン/オフ制御する電圧を、トランジスタ107のゲートに印加するために設けられている。
負荷106は、上記基準電流の電流値に対応して、所定の性能を満足させるためにトリミングが必要な各種回路、例えば、レギュレータ,差動アンプ,D/A変換器,A/D変換器などの回路である。
次に、図1を参照し、一実施形態の動作例を説明する。
図示しない測定器においては、外部端子102に対して「H」レベル、すなわちVDD電位の信号を印加してトランジスタ107をオン状態とし、電源端子TVDDを電源(VDD:電源電圧)に接続せず、外部から外部端子101に測定電圧を印加し、トランジスタ103に流れる電流を測定する。
そして、上記測定器は、測定した電流値をディプレッショントランジスタアレイからレーザで切断処理を行う対象を選択し、すなわちトランジスタ103の抵抗値のトリミング調整を行うための制御データを出力する。
次に、測定器は、外部端子102に対して「L」レベル、すなわち電源Vss(接地電圧)の信号を印加してトランジスタ107をオフ状態とし、かつ電源端子TVDDを電源VDDに接続し、外部端子101に測定電圧を印加して、基準電流の設定値(例えば、10μAなど)に対応する電流、すなわちトランジスタ103をトリミング調整した後に、トランジスタ104に流れる基準電流に対応した電流を外部から流す。電源Vssは、電源端子TVssから供給されている。
そして、上記基準電流に基づき、トランジスタ104とカレントミラー接続をされたトランジスタ105から出力電流(基準電流に対応した電流)を供給、すなわち設計時に設定された負荷に供給される電流を、あたかもトランジスタ103のトリミング調整がされたかのように擬似的に与え、負荷106の特性をテストする。
このとき、測定器は、例えば、負荷106がA/Dコンバータであれば、入力した電圧が正しいデジタル値に変換されるか否かを測定し、予め設定されている抵抗値と、測定した抵抗値とから、どの程度抵抗を調整するかを検出し、この検出結果から、必要な抵抗値とするため、トリミング素子(例えば、ディプレッショントランジスタアレイや抵抗アレイ)からレーザで切断処理を行う対象を選択し、すなわち負荷106におけるトリミング素子の抵抗値のトリミング調整を行うための制御データを出力する。
本願発明の構成によれば、上述した測定器のテストにおいて、定電流回路におけるトランジスタ103の抵抗値、及び負荷106の電気特性の双方の測定を一度に行え、トリミング処理に必要な制御データを一括して取得することができる。
次に、トランジスタ103及び負荷106内におけるトランジスタや抵抗等のトリミング調整を行い、すなわちトリミング装置に上記制御データを入力することにより、トリミング装置は入力された制御データに基づき、トリミング素子であるトランジスタ103を、レーザトリミング等により調整し、定電流回路が予め設計時に設定された基準電流を流すよう制御する。
同様に、トリミング装置は入力された制御データに基づき、負荷106の各種電気回路の抵抗値をレーザトリミング等により調整し、各種電気回路が予め設計時に設定された電気特性を示すように制御する。
上述したように、トランジスタ103に電流を流すか否かを制御するトランジスタ107と、トランジスタ103に対して外部から電流を流すための外部端子101とを設けることにより、トランジスタ103の電流値を測定することができる。
また、トランジスタ103に電流を流さないようにし、外部からトランジスタ104に基準電流を流すことにより、トランジスタ103をトリミング調整した後と同様な状態にて、負荷106の電気特性をテストして、トリミング調整に対する制御データを取得することができる。
この結果、従来の定電流回路においては、定電流回路における基準電流の調整を行うために、基準電流を生成するトリミング素子と同様な構成のダミーのトリミング素子を測定し(工程1)、基準電流を生成するトリミング素子をトリミング調整し(工程2)、定電流回路からの出力電流で動作する負荷106の電気特性を検出し(工程3)、検出結果に基づいて負荷106のトリミング処理を行い(工程4)、負荷106が正常に動作指定いるか否かのテストをして出荷する(工程5)ため、全体で5工程が必要となる。
一方、本実施形態における定電流回路は、上述したように、トランジスタ107と外部端子101とを設けたことにより、定電流回路の抵抗値及び負荷106の電気特性のテストをし(工程1)、テスト結果によるトリミング処理を行い(工程2)、負荷106が正常に動作指定いるか否かのテストをして出荷する(工程3)ため、全体で3工程が必要であり、従来例の5工程に比較すると、出荷までの工程を大幅に削減できることとなる。
また、本実施形態における定電流回路は、外部端子を設けたことにより、基準電流を生成するためのトリミング素子を直接測定することができ、ダミーを使用して間接的なトリミング処理に必要な制御データを抽出する従来例と比較すると、より精度の高い調整を行うことができる。
また、製品に搭載する際には、外部端子102を電源VDDに接続して、常に「H」レベルの信号がトランジスタ107のゲートに入力される状態とする必要がある。一方、外部端子101は、不必要な電圧や電流が流れ込むと定電流回路が正常に動作しないため、必ずオープン状態とする。
次に、他の実施形態としては、図1の実施形態に対して、図2に示すインバータ109とディプレッション形のn形MOSトランジスタ108とを設けた構成がある。図2はこの他の実施形態による定電流回路の構成例を示すブロック図である。
ここで、インバータ109の入力端子が外部端子102と接続され、インバータ109の出力端子がトランジスタ107のゲートに接続されている。
これにより、トランジスタ107をオン状態とする場合、外部端子102に対して「L」レベルの信号を入力させ、一方、トランジスタ107をオフ状態とさせる場合、外部端子102に対して「H」レベルの信号を入力させる。
また、インバータ109の入力端子と接地点との間にディプレッショントランジスタ108が介挿されている。ここで、ディプレッショントランジスタ108は、ドレインがインバータ109の入力端子に接続され、ゲート及びソースが接地点に接続され、定電流源として動作している。
図1の定電流回路においては、トリミング調整の制御データを取得した後、製品に搭載する際、外部端子102を電源(VDD)に接続して、「H」レベルの信号が入力された状態とする必要がある。
しかしながら、図2の他の実施形態においては、製品に搭載する際、外部端子102を電源VDDまたは電源Vssのいずれの電源に接続せず、オープン状態としても、インバータ109の入力端子がディプレッショントランジスタ108により接地電圧(「L」レベル)とされた状態となっている。このため、常に「H」レベルの信号がインバータ109より、トランジスタ107のゲートに対して出力され、トランジスタ107がオン状態となっており、端子TVDDに電源VDDが接続された状態であれば、基準電流がトランジスタ3に流れる状態であり、定電流回路は基準電流(出力電流)を負荷106に対して供給している。
また、上記ディプレッショントランジスタ108に換えて、外部端子102がオープン状態のとき、トランジスタ107のゲートの電位を「L」レベルとする程度の抵抗値(高い抵抗値)と、外部端子102に「H」レベルの信号が入力された際に、インバータ109が入力を「H」レベルとして検出し、反転動作を行い、出力を「L」レベルとする程度に、インバータ109の入力端子を「H」レベルの電位とする抵抗値(低い抵抗値)との範囲を有する抵抗としてもよい。
本発明の一実施形態による定電流回路の構成例を示すブロック図である。 本発明の他の実施形態による定電流回路の構成例を示すブロック図である。 従来の定電流回路の構成を示すブロック図である。
符号の説明
102,103,104,105,107,108…トランジスタ
101,102…外部端子
106…負荷
109…インバータ

Claims (1)

  1. 基準電流を流す第1のトランジスタと、負荷に対する出力電流を流す第2のトランジスタとをカレントミラー接続して構成された電流出力部と、
    前記第1のトランジスタに直列に接続され、前記基準電流を、トリミングすることにより調整するディプレッショントランジスタと、前記ディプレッショントランジスタと接地点との間に介挿され、ディプレッショントランジスタと接地点との接続をオン/オフ制御する第3のトランジスタと、前記第1のトランジスタに基準電流を流すための第1の外部端子と、前記第3のトランジスタのゲートに電圧を印加するための第2の外部端子と、前記第2の外部端子に入力端子が接続され、前記第3のトランジスタのゲートに出力端子が接続されるよう、第2の外部端子及び第3のトランジスタのゲート間に介挿されたインバータと、前記インバータの入力端子と接地点との間に介挿されたプルダウン抵抗と、
    を有することを特徴とする定電流回路。
JP2006032564A 2006-02-09 2006-02-09 定電流回路 Expired - Fee Related JP4838596B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006032564A JP4838596B2 (ja) 2006-02-09 2006-02-09 定電流回路
US11/704,678 US7667449B2 (en) 2006-02-09 2007-02-08 Constant current supply circuit capable of being trimmed

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006032564A JP4838596B2 (ja) 2006-02-09 2006-02-09 定電流回路

Publications (2)

Publication Number Publication Date
JP2007213323A JP2007213323A (ja) 2007-08-23
JP4838596B2 true JP4838596B2 (ja) 2011-12-14

Family

ID=38491699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006032564A Expired - Fee Related JP4838596B2 (ja) 2006-02-09 2006-02-09 定電流回路

Country Status (2)

Country Link
US (1) US7667449B2 (ja)
JP (1) JP4838596B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090039848A1 (en) * 2007-03-21 2009-02-12 Board Of Governors For Higher Education, State Of Rhode Island And Providence Systems and methods for on-chip power management
US11698653B2 (en) * 2019-07-23 2023-07-11 Arm Limited System, device and method for generating a biasing current

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2753266B2 (ja) * 1988-06-20 1998-05-18 株式会社日立製作所 半導体回路
JPH02266407A (ja) * 1989-04-06 1990-10-31 Seiko Instr Inc 定電流回路
JPH03141413A (ja) * 1989-10-27 1991-06-17 Seiko Epson Corp 定電流回路
JPH06195141A (ja) 1992-12-04 1994-07-15 Nippon Motorola Ltd バンドギャップ基準電圧発生回路
US5889430A (en) * 1997-06-26 1999-03-30 The Aerospace Corporation Current mode transistor circuit
US5966005A (en) * 1997-12-18 1999-10-12 Asahi Corporation Low voltage self cascode current mirror
JP3517343B2 (ja) * 1998-01-05 2004-04-12 セイコーインスツルメンツ株式会社 自己補正型定電流回路
JP3519958B2 (ja) * 1998-10-07 2004-04-19 株式会社リコー 基準電圧発生回路
US6388507B1 (en) * 2001-01-10 2002-05-14 Hitachi America, Ltd. Voltage to current converter with variation-free MOS resistor
US6351111B1 (en) * 2001-04-13 2002-02-26 Ami Semiconductor, Inc. Circuits and methods for providing a current reference with a controlled temperature coefficient using a series composite resistor
JP3929732B2 (ja) * 2001-09-27 2007-06-13 東芝マイクロエレクトロニクス株式会社 半導体集積回路
US6819164B1 (en) * 2002-10-17 2004-11-16 National Semiconductor Corporation Apparatus and method for a precision bi-directional trim scheme
JP4146846B2 (ja) * 2005-03-31 2008-09-10 株式会社リコー ボルテージレギュレータの制御方法
JP4761458B2 (ja) * 2006-03-27 2011-08-31 セイコーインスツル株式会社 カスコード回路および半導体装置

Also Published As

Publication number Publication date
JP2007213323A (ja) 2007-08-23
US20080018315A1 (en) 2008-01-24
US7667449B2 (en) 2010-02-23

Similar Documents

Publication Publication Date Title
US7268523B2 (en) Constant voltage power supply circuit and method of testing the same
US7309998B2 (en) Process monitor for monitoring an integrated circuit chip
US7138868B2 (en) Method and circuit for trimming a current source in a package
KR101435238B1 (ko) 볼티지 레귤레이터
US7225099B1 (en) Apparatus and method for temperature measurement using a bandgap voltage reference
US6118293A (en) High resolution (quiescent) supply current system (IDD monitor)
KR20060043008A (ko) 전압 조정기 및 그의 제조 방법
KR100815388B1 (ko) 저전압 검출 회로
KR101771725B1 (ko) 볼티지 레귤레이터
US10746812B2 (en) Semiconductor device, electronic circuit, and method of inspecting semiconductor device
JP5168927B2 (ja) 半導体装置およびそのトリミング方法
US8013668B1 (en) Bias current compensation device and method
JP4838596B2 (ja) 定電流回路
JP5981890B2 (ja) ホール素子駆動回路
JP2007040771A (ja) ノイズ測定用半導体装置
JP2009109314A (ja) 半導体装置および半導体装置の検査方法
JP4530878B2 (ja) 電圧比較器、それを用いた過電流検出回路ならびに半導体装置
JP4814614B2 (ja) 半導体集積回路及びその検査方法
US7834682B2 (en) Reference voltage generation circuit and semiconductor storage apparatus using the same
JPH06187780A (ja) 半導体メモリー装置の内部電源電圧供給装置
JP2005116634A (ja) 複数の基準電圧発生回路を含む半導体装置及びその製造方法
JP2008140113A (ja) ボルテージレギュレータ
US11546066B2 (en) Transmitter device and calibration method
JP2004228104A (ja) 半導体集積回路
JP2008085541A (ja) 電圧レベル検出回路およびそれを用いたパワーオンリセット回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090130

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110930

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4838596

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees