JP4838596B2 - 定電流回路 - Google Patents
定電流回路 Download PDFInfo
- Publication number
- JP4838596B2 JP4838596B2 JP2006032564A JP2006032564A JP4838596B2 JP 4838596 B2 JP4838596 B2 JP 4838596B2 JP 2006032564 A JP2006032564 A JP 2006032564A JP 2006032564 A JP2006032564 A JP 2006032564A JP 4838596 B2 JP4838596 B2 JP 4838596B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- constant current
- current
- trimming
- external terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Description
例えば、図3に示すように、定電流回路は、p型のMOSトランジスタであるトランジスタ204,205及びn型のディプレッショントランジスタ203から構成され、負荷206に対して定電流を供給している。
ところが、上述したようなディプレッショントランジスタを用いた定電流回路は、製造工程における製造ばらつきにより電流値が変動してしまうという問題を有している。
この問題を解決するため、ディプレッショントランジスタを複数種類用意し、電流値を調整するためのトリミングを行い、期待する電流値を得るようにしている(例えば、特許文献1参照)。
a.近傍に定電流回路と同様なダミーのディプレッショントランジスタを形成して、このディプレッショントランジスタの電流値を測定する。
b.測定した電流値に基づいて定電流回路のトリミング調整を行う。
c.負荷である各種電気回路の特性をテストする。
d.各種電気回路のトリミングを行う。
e.出荷検査を行い、出荷する。
上述したように、電気特性のテスト及びトリミング処理を、定電流回路及び定電流が供給される対象の各種電気回路各々に対して別々に行う必要があり、上述した5つの工程が必要となり、製造の手間がかかり製造原価を増加させる欠点がある。
前記ディプレッショントランジスタと接地点との間に介挿され、ディプレッショントランジスタと接地点との接続をオン/オフ制御する第3のトランジスタ(例えば、実施形態のトランジスタ107)と、前記第1のトランジスタに基準電流を流すための第1の外部端子とを有することを特徴とする。
また、本発明の定電流回路によれば、ダミーでなくディプレッショントランジスタ自体の電流値を測定できるため、高い精度で電流値のトリミングを行うことができる。
図1は同実施形態による定電流回路の構成例を示すブロック図である。
この図において、負荷106に対して定電流を供給する定電流回路は、トランジスタ104,トランジスタ105,トランジスタ107,トランジスタ103とから構成されている。ここで、トランジスタ104及び105はエンハンス形のp型MOSトランジスタであり、トランジスタ103はディプレッション形のn型MOSトランジスタであり、トランジスタ102はエンハンス形のn型MOSトランジスタである。
トランジスタ105は、ソースが電源端子に接続され、ゲートがトランジスタ104のゲートと接続され、ドレインが負荷における所定の回路に接続され、負荷に対する出力電流を流す。上述したように、トランジスタ104及びトランジスタ105とはカレントミラー接続されており、トランジスタ104に流れる基準電流と同一の出力電流がトランジスタ105に流れる。
外部端子101(第1の外部端子)は、トランジスタ104及びトランジスタ103との接続点(すなわち、双方のドレイン)に測定電圧を印加し、トランジスタ103の電圧を印加し、またはトランジスタ104に対して外部から基準電流を流すために設けられている。
負荷106は、上記基準電流の電流値に対応して、所定の性能を満足させるためにトリミングが必要な各種回路、例えば、レギュレータ,差動アンプ,D/A変換器,A/D変換器などの回路である。
図示しない測定器においては、外部端子102に対して「H」レベル、すなわちVDD電位の信号を印加してトランジスタ107をオン状態とし、電源端子TVDDを電源(VDD:電源電圧)に接続せず、外部から外部端子101に測定電圧を印加し、トランジスタ103に流れる電流を測定する。
そして、上記測定器は、測定した電流値をディプレッショントランジスタアレイからレーザで切断処理を行う対象を選択し、すなわちトランジスタ103の抵抗値のトリミング調整を行うための制御データを出力する。
そして、上記基準電流に基づき、トランジスタ104とカレントミラー接続をされたトランジスタ105から出力電流(基準電流に対応した電流)を供給、すなわち設計時に設定された負荷に供給される電流を、あたかもトランジスタ103のトリミング調整がされたかのように擬似的に与え、負荷106の特性をテストする。
本願発明の構成によれば、上述した測定器のテストにおいて、定電流回路におけるトランジスタ103の抵抗値、及び負荷106の電気特性の双方の測定を一度に行え、トリミング処理に必要な制御データを一括して取得することができる。
同様に、トリミング装置は入力された制御データに基づき、負荷106の各種電気回路の抵抗値をレーザトリミング等により調整し、各種電気回路が予め設計時に設定された電気特性を示すように制御する。
また、トランジスタ103に電流を流さないようにし、外部からトランジスタ104に基準電流を流すことにより、トランジスタ103をトリミング調整した後と同様な状態にて、負荷106の電気特性をテストして、トリミング調整に対する制御データを取得することができる。
また、製品に搭載する際には、外部端子102を電源VDDに接続して、常に「H」レベルの信号がトランジスタ107のゲートに入力される状態とする必要がある。一方、外部端子101は、不必要な電圧や電流が流れ込むと定電流回路が正常に動作しないため、必ずオープン状態とする。
これにより、トランジスタ107をオン状態とする場合、外部端子102に対して「L」レベルの信号を入力させ、一方、トランジスタ107をオフ状態とさせる場合、外部端子102に対して「H」レベルの信号を入力させる。
図1の定電流回路においては、トリミング調整の制御データを取得した後、製品に搭載する際、外部端子102を電源(VDD)に接続して、「H」レベルの信号が入力された状態とする必要がある。
101,102…外部端子
106…負荷
109…インバータ
Claims (1)
- 基準電流を流す第1のトランジスタと、負荷に対する出力電流を流す第2のトランジスタとをカレントミラー接続して構成された電流出力部と、
前記第1のトランジスタに直列に接続され、前記基準電流を、トリミングすることにより調整するディプレッショントランジスタと、前記ディプレッショントランジスタと接地点との間に介挿され、ディプレッショントランジスタと接地点との接続をオン/オフ制御する第3のトランジスタと、前記第1のトランジスタに基準電流を流すための第1の外部端子と、前記第3のトランジスタのゲートに電圧を印加するための第2の外部端子と、前記第2の外部端子に入力端子が接続され、前記第3のトランジスタのゲートに出力端子が接続されるよう、第2の外部端子及び第3のトランジスタのゲート間に介挿されたインバータと、前記インバータの入力端子と接地点との間に介挿されたプルダウン抵抗と、
を有することを特徴とする定電流回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006032564A JP4838596B2 (ja) | 2006-02-09 | 2006-02-09 | 定電流回路 |
US11/704,678 US7667449B2 (en) | 2006-02-09 | 2007-02-08 | Constant current supply circuit capable of being trimmed |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006032564A JP4838596B2 (ja) | 2006-02-09 | 2006-02-09 | 定電流回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007213323A JP2007213323A (ja) | 2007-08-23 |
JP4838596B2 true JP4838596B2 (ja) | 2011-12-14 |
Family
ID=38491699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006032564A Expired - Fee Related JP4838596B2 (ja) | 2006-02-09 | 2006-02-09 | 定電流回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7667449B2 (ja) |
JP (1) | JP4838596B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090039848A1 (en) * | 2007-03-21 | 2009-02-12 | Board Of Governors For Higher Education, State Of Rhode Island And Providence | Systems and methods for on-chip power management |
US11698653B2 (en) * | 2019-07-23 | 2023-07-11 | Arm Limited | System, device and method for generating a biasing current |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2753266B2 (ja) * | 1988-06-20 | 1998-05-18 | 株式会社日立製作所 | 半導体回路 |
JPH02266407A (ja) * | 1989-04-06 | 1990-10-31 | Seiko Instr Inc | 定電流回路 |
JPH03141413A (ja) * | 1989-10-27 | 1991-06-17 | Seiko Epson Corp | 定電流回路 |
JPH06195141A (ja) | 1992-12-04 | 1994-07-15 | Nippon Motorola Ltd | バンドギャップ基準電圧発生回路 |
US5889430A (en) * | 1997-06-26 | 1999-03-30 | The Aerospace Corporation | Current mode transistor circuit |
US5966005A (en) * | 1997-12-18 | 1999-10-12 | Asahi Corporation | Low voltage self cascode current mirror |
JP3517343B2 (ja) * | 1998-01-05 | 2004-04-12 | セイコーインスツルメンツ株式会社 | 自己補正型定電流回路 |
JP3519958B2 (ja) * | 1998-10-07 | 2004-04-19 | 株式会社リコー | 基準電圧発生回路 |
US6388507B1 (en) * | 2001-01-10 | 2002-05-14 | Hitachi America, Ltd. | Voltage to current converter with variation-free MOS resistor |
US6351111B1 (en) * | 2001-04-13 | 2002-02-26 | Ami Semiconductor, Inc. | Circuits and methods for providing a current reference with a controlled temperature coefficient using a series composite resistor |
JP3929732B2 (ja) * | 2001-09-27 | 2007-06-13 | 東芝マイクロエレクトロニクス株式会社 | 半導体集積回路 |
US6819164B1 (en) * | 2002-10-17 | 2004-11-16 | National Semiconductor Corporation | Apparatus and method for a precision bi-directional trim scheme |
JP4146846B2 (ja) * | 2005-03-31 | 2008-09-10 | 株式会社リコー | ボルテージレギュレータの制御方法 |
JP4761458B2 (ja) * | 2006-03-27 | 2011-08-31 | セイコーインスツル株式会社 | カスコード回路および半導体装置 |
-
2006
- 2006-02-09 JP JP2006032564A patent/JP4838596B2/ja not_active Expired - Fee Related
-
2007
- 2007-02-08 US US11/704,678 patent/US7667449B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007213323A (ja) | 2007-08-23 |
US20080018315A1 (en) | 2008-01-24 |
US7667449B2 (en) | 2010-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7268523B2 (en) | Constant voltage power supply circuit and method of testing the same | |
US7309998B2 (en) | Process monitor for monitoring an integrated circuit chip | |
US7138868B2 (en) | Method and circuit for trimming a current source in a package | |
KR101435238B1 (ko) | 볼티지 레귤레이터 | |
US7225099B1 (en) | Apparatus and method for temperature measurement using a bandgap voltage reference | |
US6118293A (en) | High resolution (quiescent) supply current system (IDD monitor) | |
KR20060043008A (ko) | 전압 조정기 및 그의 제조 방법 | |
KR100815388B1 (ko) | 저전압 검출 회로 | |
KR101771725B1 (ko) | 볼티지 레귤레이터 | |
US10746812B2 (en) | Semiconductor device, electronic circuit, and method of inspecting semiconductor device | |
JP5168927B2 (ja) | 半導体装置およびそのトリミング方法 | |
US8013668B1 (en) | Bias current compensation device and method | |
JP4838596B2 (ja) | 定電流回路 | |
JP5981890B2 (ja) | ホール素子駆動回路 | |
JP2007040771A (ja) | ノイズ測定用半導体装置 | |
JP2009109314A (ja) | 半導体装置および半導体装置の検査方法 | |
JP4530878B2 (ja) | 電圧比較器、それを用いた過電流検出回路ならびに半導体装置 | |
JP4814614B2 (ja) | 半導体集積回路及びその検査方法 | |
US7834682B2 (en) | Reference voltage generation circuit and semiconductor storage apparatus using the same | |
JPH06187780A (ja) | 半導体メモリー装置の内部電源電圧供給装置 | |
JP2005116634A (ja) | 複数の基準電圧発生回路を含む半導体装置及びその製造方法 | |
JP2008140113A (ja) | ボルテージレギュレータ | |
US11546066B2 (en) | Transmitter device and calibration method | |
JP2004228104A (ja) | 半導体集積回路 | |
JP2008085541A (ja) | 電圧レベル検出回路およびそれを用いたパワーオンリセット回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090130 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091105 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110927 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110930 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4838596 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |