JP4557129B2 - 集積回路及びマルチビーム・レーザプリンタ - Google Patents

集積回路及びマルチビーム・レーザプリンタ Download PDF

Info

Publication number
JP4557129B2
JP4557129B2 JP2003320465A JP2003320465A JP4557129B2 JP 4557129 B2 JP4557129 B2 JP 4557129B2 JP 2003320465 A JP2003320465 A JP 2003320465A JP 2003320465 A JP2003320465 A JP 2003320465A JP 4557129 B2 JP4557129 B2 JP 4557129B2
Authority
JP
Japan
Prior art keywords
circuit
current
output
signal
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003320465A
Other languages
English (en)
Other versions
JP2005093455A (ja
Inventor
健男 風間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2003320465A priority Critical patent/JP4557129B2/ja
Publication of JP2005093455A publication Critical patent/JP2005093455A/ja
Application granted granted Critical
Publication of JP4557129B2 publication Critical patent/JP4557129B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Laser Beam Printer (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、デジタル複写機、レーザビームプリンタ、ファクシミリ装置等においてレーザダイオードを制御する回路を備えた集積回路に係り、特に、LDドライバから出力される駆動電流値信号の信号線数を減らしてコストを削減できる集積回路に関する。
レーザプリンタなどに用いられるLDの光量は、読取り精度に影響を与えることから、一定であることが望まれている。しかし、LDは劣化を起こしやすい素子であり、劣化を起こした場合、所望の光量が得られなくなったり、発散角が変化することで異常(レーザプリンタでは画像異常など)を起こすことが多い。このため、LDの劣化状態を判断して不具合の発生を未然に防ごうとする技術が従来より提案されている(例えば、特許文献1参照。)。
特開平5−190950号公報
ところで、LDの劣化判断では、通常、LDの駆動電流値を監視することで、LDが劣化していないかを判断し、機械の動作を停止するなどして画像異常などの不具合が発生するのを未然に防いでいる。また、工場出荷時にLD劣化進行具合をチェックするために、LDの駆動電流値を測定して判断することがある。
ところが、プリンタなどの画像形成装置では、LDの制御装置は通常、本体制御装置とは離れた位置に配置されているため、本体制御装置との間をケーブルなどの信号線で接続してLD駆動電流値信号を送信していることが多い。
このため、従来の技術では、特に複数のLDを使用している場合、駆動電流値信号を本体制御装置に送信するために、LD数に応じた信号線が必要となり、コネクタやピン数が増加してコスト上昇が避けられない。
また、チャンネルごとに順番に点灯して電流値を測定することとして、加算回路を使用するなどして信号線をまとめた場合であっても、通常、LDの制御回路は高速変調を目的としてバイアス電流を常時流しているため、他チャンネルのLD点灯信号を消すだけでなく、チャンネルごとにバイアス電流を遮断する信号線が必要となる。このため、この方法でもやはり信号線の増加によってコネクタやピン数が増加してコスト上昇が避けられない。
そこで、本発明は、上述した実情を考慮してなされたもので、複数のLDを使用している場合でも、集積回路から出力される駆動電流値信号を単純に結線するだけで、信号数を削減して低コストのシステムを容易に構築可能であり、且つ、結線方法を変更するだけで自在に信号削減数を調節して、同時並行測定によりLD劣化判定速度の維持ができる柔軟性をもったシステム構築が可能な集積回路を提供することを目的とする。
上記の課題を解決するために、請求項に記載の発明は、n個のレーザダイオード制御回路を備えた集積回路であって、各々の前記レーザダイオード制御回路に対応してレーザダイオード駆動電流測定手段をn個備え、各々の前記レーザダイオード駆動電流測定手段によってアナログ電圧に変換したn個の駆動電流値を、理想ダイオード回路を通した上で前記理想ダイオード回路からの出力をm組のグループ毎に共通の外部端子に結線して、m個の外部端子として出力するように構成し、前記m個の外部端子のうち任意の端子同士を結線可能に構成したことを特徴とする。
また、請求項に記載の発明では、請求項の集積回路を備えたことを特徴とする。
本発明によれば、複数のLDを使用している場合でも、集積回路から出力される駆動電流値信号を単純に結線するだけで、信号数を削減して低コストのシステムを容易に構築可能であり、且つ、結線方法を変更するだけで自在に信号削減数を調節して、同時並行測定によりLD劣化判定速度の維持ができる柔軟性をもったシステム構築が可能となる。
以下、図面を参照して、本発明に係る集積回路の実施の形態について詳細に説明する。なお、ここの説明では、実施の形態としての集積回路をレーザプリンタの中でも特に複数のレーザビームで同時に画像書き込みを行なうマルチビーム・レーザプリンタに用いた場合を示す。
図1はマルチビーム・レーザプリンタの要部の構成を示す斜視図である。図1のマルチビーム・レーザプリンタでは、LDU(レーザダイオード・ユニット)1内部において、近接して配された複数のLD(レーザダイオード)がそれぞれ個別に制御され、射出された複数のレーザビームがLDU1内部のコリメートレンズによって平行光線となり、ポリゴンミラー(回転多面鏡)2によって偏向走査された後、f−θレンズ等から構成される結像レンズ3、反射ミラー4によってドラム状の感光体5の帯電した表面に画像を結像する。
この際にそれぞれのレーザビームは画像信号に基づいて変調されて点灯、消灯を繰り返し、ポリゴンミラー2の回転に従って図中矢印の主走査方向に反復して走査されると同時に、感光体5が回転して副走査を行なうことによって感光体5上に静電潜像を形成する。ここで、感光体5上の走査領域外に配置された受光素子6は同期検知ミラー7を介してレーザビームを検知し、LD制御部は、受光素子6によって得られた検知信号を基に、画像が感光体5上に書き込まれる期間である有効走査期間を割り出している。
形成された静電潜像は帯電した現像剤(トナー)によって現像され、さらに現像剤とは反対の電荷を与えられた転写紙等の転写材が感光体5に密着させられることで現像剤が転写材に転写される。そして、転写材が感光体5から分離した後、加熱されることで現像剤が転写材上に融着して定着が行われる。
図2はLDドライバ(集積回路)周辺の回路構成を示すブロック図である。LDドライバはn個のレーザダイオード制御回路を備え、n個のLDを駆動できるものとするが、各LDは全く同等の方法で制御されているため、図2では、1つのLDの制御についてのみ示す。図2において、CPU(中央演算処理装置)11はレーザプリンタ全体を制御している。
IPU12(画像処理部)は画像データを電気的に処理しLDドライバ13等で構成される書き込み部にパラレルで画素クロックと画像データ(図中一括してDATA)ならびに制御信号を送信している。書き込み部に送信された画像データはPWM(パルス幅変調)部14によって変調され、LDドライバ13に送信される。LDドライバ13は送信された信号をもとにLD15を駆動している。
そして、有効走査期間外にAPC(Automatic Power Control)制御用にLDを点灯し、サンプル&ホールド信号(S/H信号)をサンプル状態にすることで、LDパッケージに内蔵されたPD(フォトダイオード)16で発生するモニター電流をAPC回路内臓のLDドライバ13にフィードバックしてAPCを行なう。そして有効走査期間内においてはS/H信号をホールド状態にしてドライバの出力電流を一定値に固定している。
図3は図2のLDドライバ13に内蔵されたAPC回路の回路ブロック図である。ここでも各LD毎にAPC回路が内蔵されているが、APC回路それぞれの構成は全く同等であるので、1つのAPC回路のみ説明する。LD15には常時LD発光を起こさない程度のバイアス電流が流されている。APC動作時にIPU12(図2)から制御信号としてLD点灯信号とそれに続くサンプル信号が送出される。
LD点灯信号は図3のスイッチ回路21をONに切り替えるとともにサンプル信号はS/Hスイッチ22をONに切り替える。すると、ホールドコンデンサ23の電圧値に基づいた電流が信号電流発生回路24からスイッチ回路21を介してLD15に流れ込んでバイアス電流発生回路25からのバイアス電流に加算されることでLD15が発光し、LD15の光強度に比例した電流がPD16に流れ込む。
そして、I/V(電流/電圧)変換回路26においてPD16を流れる電流値が電圧に変換される。その変換後の電圧と基準電圧がコンパレータ27によって比較された結果に基づいてホールドコンデンサ23が充電もしくは放電されて、電圧値が変化することで、信号電流発生回路24の出力電流がコントロールされ、LD光量が一定に制御される。
そして、画像書込み時には、S/H信号がホールド信号に変わって、S/Hスイッチ22がOFFに切り替わる。その結果、ホールドコンデンサ23の値が一定値に固定されるため、信号電流発生回路24からLD15に流れる電流は一定値に固定される。そして、PWM部14(図2)から送出される画像データ信号に基づいて、LDドライバ13(図2)内部のLD変調用スイッチ回路が切り替わり、LD光源を変調して感光体5(図1)に画像の書き込みが行われる。
図4はLD15への入力電流とLD出力光量の関係を示す図である。同図に示すように、閾値電流と呼ばれる電流値まではLD発光せず、閾値電流を超えて初めて発光する特性を持っていることが知られている。このため、ここではLD15を高速動作させるために、バイアス電流と呼ばれる閾値電流程度の電流値をLD15に常時流しておき、LD点灯の場合のみ、信号電流と呼ばれる電流をバイアス電流に加算することで高速にLD制御を行なっている。なお、ここではマルチビームの光源として、単体のLDを複数用いたシステムの動作を説明したが、もちろんマルチビームの光源として、1つの素子の中に個別に駆動可能な複数のLDを内蔵したLDA(レーザダイオードアレイ)を用いたものであってもよい。
図5は図3のI/V変換回路26の回路構成を示す。各LDを駆動している電流量は電流/電圧変換回路26によってLDドライバ13内部でLDごとに電圧値に常時変換されている。そして、LDごとに電圧に変換された電流値は、図6に示す理想ダイオード回路31を通過した上で、外部端子に出力されている。なお、LDドライバ13はレーザダイオード駆動電流測定部を内蔵し、これによってアナログ電圧に変換した駆動電流値を、LDドライバ13内部において、理想ダイオード回路31(図6)を通した上で、その出力をLDドライバ13内部で結線して外部端子に出力している。
さらに、外部端子に出力された各LD駆動電流信号は、この例では、図7の検出回路全体構成図に示すように、2つのグループに分けられ、グループ毎に全て結線された上で、適当な抵抗を介してGNDに接続してある。この結線は、グループごとに図8に示すアナログOR回路(最大値検出回路)を構成しているのと同等である。
ここで、アナログOR回路について簡単に説明する。アナログOR回路は、図8に示すような多入力1出力のアナログ回路で、複数の入力のうち、もっとも高い入力電圧と等しい電圧が出力される回路である。このため、アナログOR回路は別名最大値検出回路としても知られている。無点灯状態においては、チャンネルごとに少しずつ異なる値のバイアス電流が流れているため、各チャンネルのうち一番大きなバイアス電流値が出力される。
そこで任意の1chだけLDをAPC点灯した場合、そのチャンネルのみバイアス電流に加えて、信号電流が流れるため、図9のように各チャンネルのバイアス電流値に多少のバラツキがあったとしても、点灯したチャンネルに一番大きな電流が流れることになる。このため、アナログOR回路の電圧は点灯したチャンネルに流れる電流値を指し示すことになる。
そして、外部端子に出力されたアナログOR回路の出力電圧をDAC等で読み取れば、その値を点灯させたチャンネルの電流値とみなすことができる。したがって、図10のフローチャートに示すようにチャンネルを順番に点灯させて、その都度、外部端子の出力電圧をDACで読み取れば、個々のLDの動作電流を測定することができる。
LD出力光量は、図11のように入力電流がLDの閾値電流を超えると微分量子効率と呼ばれる傾きを持って増大することが知られているが、LDが劣化した場合、図11のように微分量子効率が低下することが知られている。このため劣化したLDをAPCによって所定の光量に光らせるのには通常より大きな駆動電流が必要となるので、ここではAPC点灯時にLDに流れる電流量を調べて、LDが劣化しているか否か、劣化の進行状況を調べることができる。
以上のように構成した実施例1のLDドライバ(集積回路)では、測定したLD駆動電流値を、理想ダイオード回路を通した上でLDドライバの外部端子に出力する構成をとり、さらに任意の他の光源を駆動するLDドライバの出力端子と結線して全体としてアナログOR回路として動作させることで、各光源を1つずつ独立に点灯して、各チャンネルの電流値を読み取れる構造になっているので、LDドライバから出力される駆動電流値信号を単純に結線するだけで、信号数を削減して低コストのシステムを容易に構築可能であり、且つ、結線方法を変更するだけで自在に信号削減数を調節して、LD劣化判定速度を保つことができる柔軟性をもったシステム構築が可能になる。
次に、実施例2について図12を用いて説明する。ここでも実施例1と同様にマルチビーム・レーザプリンタについての実施例を示す。このため、説明が実施例1と重複する部分については極力省略して説明を行なう。実施例2では、使用するLDドライバの内部構成として、レーザダイオード駆動電流測定部を4個内蔵し、各々のレーザダイオード駆動電流測定部によってアナログ電圧に変換した4個の駆動電流値を、LDドライバ内部において、それぞれ理想ダイオード回路を通した上で、その出力を2組のグループ毎にLDドライバ内部で結線して共通の外部端子に出力して、2個の外部端子として出力する構成を取っている点が実施例1と異なっている。
外部端子に出力した後は、外部端子4個を結線してアナログOR回路として動作させている。したがってLDドライバの内部構成と光源数以外は第1実施例と全く同等である。このため、実施例2では、実施例1にて説明した光学系および、現像プロセスと同等のものを使うものとして説明を省略する。実施例2では、動作自体も実施例1と全く同じであるが、上述した如く、理想ダイオード回路を通したLD駆動電流値信号をLDドライバ内部で結線して共通の外部端子に出力しているため、外部で端子を結線するのに比較してLDドライバの外部端子数を削減できている。
以上のように構成した実施例2のLDドライバ(集積回路)では、LDごとに個別に測定した4個のLD駆動電流値を、理想ダイオード回路を通した上で、その出力を2組のグループ毎に結線して、LDドライバの出力端子として2個の端子を出力する構成をとり、さらに出力端子同士あるいは任意の他の光源を駆動するLDドライバの出力端子とLDドライバ外部で任意に結線して全体としてアナログOR回路として動作させることで、各光源を1つずつ独立に点灯して、各チャンネルの電流値を読み取れる構造になっているので、LDドライバから出力される駆動電流値信号を単純に結線するだけで、信号数を削減して低コストのシステムを容易に構築可能であり、且つ、結線方法を変更するだけで自在に信号削減数を調節して、LD劣化判定速度を保つことができる柔軟性をもったシステム構築が可能になる。
マルチビーム・レーザプリンタの要部を示す斜視図である。 LDドライバ(集積回路)周辺の回路構成を示すブロック図である。 LDドライバ13に内蔵されたAPC回路の回路ブロック図である。 バイアス電流と信号電流の違いを説明する図である。 I/V変換回路26の回路構成を示す図である。 理想ダイオード回路31の構成を示す図である。 実施例1のLD駆動電流測定構成ブロック図である。 アナログOR回路(最大値検出回路)の構成を示す図である。 点灯チャンネルの電流が最大となる理由の説明図である。 LD駆動電流測定手順のフローチャートである。 LDの劣化程度によるLD駆動電流の違いを説明する図である。 実施例2のLD駆動電流測定構成ブロック図である。
符号の説明
1 LDU
2 ポリゴンミラー
3 結像レンズ
4 反射ミラー
5 感光体
6 受光素子
7 同期検知ミラー
11 CPU
12 IPU
13 LDドライバ
14 PWM部
15 LD
16 PD
21 スイッチ回路
22 S/Hスイッチ
23 ホールドコンデンサ
24 信号電流発生回路
25 バイアス電流発生回路
26 I/V変換回路
27 コンパレータ
31 理想ダイオード回路

Claims (2)

  1. n個のレーザダイオード制御回路を備えた集積回路であって、
    各々の前記レーザダイオード制御回路に対応してレーザダイオード駆動電流測定手段をn個備え、各々の前記レーザダイオード駆動電流測定手段によってアナログ電圧に変換したn個の駆動電流値を、理想ダイオード回路を通した上で前記理想ダイオード回路からの出力をm組のグループ毎に共通の外部端子に結線して、m個の外部端子として出力するように構成し、前記m個の外部端子のうち任意の端子同士を結線可能に構成したことを特徴とする集積回路。
  2. 請求項の集積回路を備えたことを特徴とするマルチビーム・レーザプリンタ。
JP2003320465A 2003-09-11 2003-09-11 集積回路及びマルチビーム・レーザプリンタ Expired - Fee Related JP4557129B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003320465A JP4557129B2 (ja) 2003-09-11 2003-09-11 集積回路及びマルチビーム・レーザプリンタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003320465A JP4557129B2 (ja) 2003-09-11 2003-09-11 集積回路及びマルチビーム・レーザプリンタ

Publications (2)

Publication Number Publication Date
JP2005093455A JP2005093455A (ja) 2005-04-07
JP4557129B2 true JP4557129B2 (ja) 2010-10-06

Family

ID=34452409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003320465A Expired - Fee Related JP4557129B2 (ja) 2003-09-11 2003-09-11 集積回路及びマルチビーム・レーザプリンタ

Country Status (1)

Country Link
JP (1) JP4557129B2 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04113275A (ja) * 1990-09-04 1992-04-14 Canon Inc 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路
JPH06120600A (ja) * 1992-10-07 1994-04-28 Fujitsu Ltd 最大電流制限回路
JPH06130090A (ja) * 1992-10-15 1994-05-13 Hitachi Ltd 実効値検出装置
JPH06163243A (ja) * 1992-11-16 1994-06-10 Shinko Electric Co Ltd 複数電磁石の定電流制御回路
JPH06284551A (ja) * 1993-03-29 1994-10-07 Mitsubishi Electric Corp 過電流保護装置の試験回路
JPH10224195A (ja) * 1997-02-05 1998-08-21 Matsushita Electric Ind Co Ltd 最大値検出回路及びこれを用いた共通agc回路
JP2000190563A (ja) * 1998-12-25 2000-07-11 Ricoh Co Ltd マルチビ―ム半導体レ―ザアレイの駆動回路
JP2002299756A (ja) * 2001-03-29 2002-10-11 Ricoh Co Ltd 画像記録装置
JP2002329924A (ja) * 2001-03-02 2002-11-15 Ricoh Co Ltd Ld制御装置及びldの劣化検知方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04113275A (ja) * 1990-09-04 1992-04-14 Canon Inc 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路
JPH06120600A (ja) * 1992-10-07 1994-04-28 Fujitsu Ltd 最大電流制限回路
JPH06130090A (ja) * 1992-10-15 1994-05-13 Hitachi Ltd 実効値検出装置
JPH06163243A (ja) * 1992-11-16 1994-06-10 Shinko Electric Co Ltd 複数電磁石の定電流制御回路
JPH06284551A (ja) * 1993-03-29 1994-10-07 Mitsubishi Electric Corp 過電流保護装置の試験回路
JPH10224195A (ja) * 1997-02-05 1998-08-21 Matsushita Electric Ind Co Ltd 最大値検出回路及びこれを用いた共通agc回路
JP2000190563A (ja) * 1998-12-25 2000-07-11 Ricoh Co Ltd マルチビ―ム半導体レ―ザアレイの駆動回路
JP2002329924A (ja) * 2001-03-02 2002-11-15 Ricoh Co Ltd Ld制御装置及びldの劣化検知方法
JP2002299756A (ja) * 2001-03-29 2002-10-11 Ricoh Co Ltd 画像記録装置

Also Published As

Publication number Publication date
JP2005093455A (ja) 2005-04-07

Similar Documents

Publication Publication Date Title
KR20170022891A (ko) 화상 형성 장치
JP4857579B2 (ja) 発光素子駆動装置及び画像形成装置
JP2006332142A (ja) 発光素子制御装置
US8724082B2 (en) Semiconductor laser driver and image forming apparatus incorporating same
JP4844644B2 (ja) 露光装置、画像形成装置、及び露光制御プログラム
US11048185B2 (en) Image forming apparatus which detects abnormality in connection of wiring that transmits image data
US8520711B2 (en) Optical device and method for controlling the same
JP2007021826A (ja) 光書込装置及び画像形成装置
JP4557129B2 (ja) 集積回路及びマルチビーム・レーザプリンタ
US6246705B1 (en) Optical scanning device
JP4220655B2 (ja) レーザダイオード制御装置
JP2008233115A (ja) 光量制御装置および光走査装置および画像形成装置
JP2007192967A (ja) 光走査装置
JP4359048B2 (ja) レーザダイオード駆動制御装置、及び画像形成装置
JP4534829B2 (ja) 光量制御装置
JP5717402B2 (ja) 画像形成装置
JP4645366B2 (ja) 光走査装置及び画像形成装置
JP2006251242A (ja) 光走査装置、光走査方法および光走査プログラム
JP2002337385A (ja) レーザダイオード制御装置
JP3842004B2 (ja) Ld制御装置
JP2004281588A (ja) レーザダイオード制御装置及び画像形成装置
JP2008227005A (ja) 光制御装置、画像形成装置、および光制御方法
JP2004276506A (ja) 光量制御装置
JP5164524B2 (ja) 画像形成装置
JP2012063706A (ja) 光走査装置及び画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060317

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100713

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees