JPH06120600A - 最大電流制限回路 - Google Patents
最大電流制限回路Info
- Publication number
- JPH06120600A JPH06120600A JP26864092A JP26864092A JPH06120600A JP H06120600 A JPH06120600 A JP H06120600A JP 26864092 A JP26864092 A JP 26864092A JP 26864092 A JP26864092 A JP 26864092A JP H06120600 A JPH06120600 A JP H06120600A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- control voltage
- analog
- maximum current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 温度変動や電圧変動により最大電流Ｉmaxが
変動しないようにする。 【構成】 アナログアンド回路１２の出力端子と制御電
圧発生部１１の出力端子をそれぞれＮＰＮトランジスタ
１３のベースに接続する。アナログアンド回路１２は出
力端子に印加される制御電圧Ｖが入力電圧ＶL以下の時
（Ｖ＜ＶL）非動作状態になり、Ｖ≧ＶLの時動作状態に
なって入力電圧ＶLと等しい電圧を出力する。従って、
Ｖ＜ＶLの時、アナログアンド回路１２は非動作状態に
なるから制御電圧Ｖをトランジスタ１３のベースに印加
でき、該制御電圧Ｖに基づいてポンプダイオード４に流
れる電流を制御でき、これにより励起光の強さを制御で
きる。一方、Ｖ≧ＶLの時、アナログアンド回路１２は
動作状態になるから、トランジスタ１３のベースに一定
電圧ＶLが入力され、ポンプダイオードに流れる最大電
流が制限される。
変動しないようにする。 【構成】 アナログアンド回路１２の出力端子と制御電
圧発生部１１の出力端子をそれぞれＮＰＮトランジスタ
１３のベースに接続する。アナログアンド回路１２は出
力端子に印加される制御電圧Ｖが入力電圧ＶL以下の時
（Ｖ＜ＶL）非動作状態になり、Ｖ≧ＶLの時動作状態に
なって入力電圧ＶLと等しい電圧を出力する。従って、
Ｖ＜ＶLの時、アナログアンド回路１２は非動作状態に
なるから制御電圧Ｖをトランジスタ１３のベースに印加
でき、該制御電圧Ｖに基づいてポンプダイオード４に流
れる電流を制御でき、これにより励起光の強さを制御で
きる。一方、Ｖ≧ＶLの時、アナログアンド回路１２は
動作状態になるから、トランジスタ１３のベースに一定
電圧ＶLが入力され、ポンプダイオードに流れる最大電
流が制限される。
Description
【０００１】
【産業上の利用分野】本発明は最大電流制限回路に係わ
り、特に最大定格電流が規定された素子、例えばレーザ
ダイオード等の最大電流を制限する際に適用して好適な
最大電流制限回路に関する。
り、特に最大定格電流が規定された素子、例えばレーザ
ダイオード等の最大電流を制限する際に適用して好適な
最大電流制限回路に関する。
【０００２】
【従来の技術】最大定格電流が規定された素子を使用す
る場合、該素子に最大定格電流以上の電流を流さないよ
うにする必要がある。例えば、光増幅装置では励起光を
発生するためにレーザダイオード（ポンプレーザ）が用
いられているが、該ポンプレーザに流れる電流を最大定
格電流値以下となるように制御する必要がある。図４は
光信号を直接増幅する光増幅ファイバからなる光増幅装
置の構成図であり、ポンプレーザから発生する励起光の
強さに応じて光信号の増幅度を制御するものである。１
は入力光ファイバ、２は光増幅ファイバＥＤＦ（Erbium
Doped Fiber)、３は出力光ファイバ、４はポンプＬ
Ｄ、５は入力光ファイバから入力される波長１．５５μ
ｍの光信号（主信号）とポンプレーザから入力される波
長１．４８μｍの励起光を合成する合波器ＷＤＭ（Wave
length Devision Multiplexer)、６は主信号を入力さ
れ、主信号の強度に応じた電気信号を発生するフォトダ
イオード等の光検出器ＰＤ、７は主信号を出力光ファイ
バ３とフォトダイオード６に分岐するビームスプリッタ
ＢＳ、８はポンプレーザ駆動回路である。光増幅ファイ
バ２は、例えばＳｉＯ2−ＧeＯ2をホストガラスとして
エルビウム（Ｅr)を添加したもので、増幅可能な波長帯
は１．５５μｍである。
る場合、該素子に最大定格電流以上の電流を流さないよ
うにする必要がある。例えば、光増幅装置では励起光を
発生するためにレーザダイオード（ポンプレーザ）が用
いられているが、該ポンプレーザに流れる電流を最大定
格電流値以下となるように制御する必要がある。図４は
光信号を直接増幅する光増幅ファイバからなる光増幅装
置の構成図であり、ポンプレーザから発生する励起光の
強さに応じて光信号の増幅度を制御するものである。１
は入力光ファイバ、２は光増幅ファイバＥＤＦ（Erbium
Doped Fiber)、３は出力光ファイバ、４はポンプＬ
Ｄ、５は入力光ファイバから入力される波長１．５５μ
ｍの光信号（主信号）とポンプレーザから入力される波
長１．４８μｍの励起光を合成する合波器ＷＤＭ（Wave
length Devision Multiplexer)、６は主信号を入力さ
れ、主信号の強度に応じた電気信号を発生するフォトダ
イオード等の光検出器ＰＤ、７は主信号を出力光ファイ
バ３とフォトダイオード６に分岐するビームスプリッタ
ＢＳ、８はポンプレーザ駆動回路である。光増幅ファイ
バ２は、例えばＳｉＯ2−ＧeＯ2をホストガラスとして
エルビウム（Ｅr)を添加したもので、増幅可能な波長帯
は１．５５μｍである。
【０００３】入力光ファイバ１から合波器５を介して光
増幅ファイバ２に入力された波長１．５５μmの主信号
は、ポンプレーザ４から合波器５を介して光増幅ファイ
バ２に入力された波長１．４８μｍの励起光によって励
起されて増幅される。増幅された主信号はビームスプリ
ッタ７を経て出力光ファイバ３より後段の図示しない光
伝送路や光信号装置に加えられる。又、増幅された主信
号の一部はビームスプリッタ７で分岐されて光検出器６
に入力される。光検出器６は主信号の光の強度に応じた
電気信号に変換してポンプレーザ駆動回路８に入力し、
ポンプレーザ駆動回路８は主信号の強度が所定のレベル
となるようにポンプレーザ４から出力される励起光を制
御する。
増幅ファイバ２に入力された波長１．５５μmの主信号
は、ポンプレーザ４から合波器５を介して光増幅ファイ
バ２に入力された波長１．４８μｍの励起光によって励
起されて増幅される。増幅された主信号はビームスプリ
ッタ７を経て出力光ファイバ３より後段の図示しない光
伝送路や光信号装置に加えられる。又、増幅された主信
号の一部はビームスプリッタ７で分岐されて光検出器６
に入力される。光検出器６は主信号の光の強度に応じた
電気信号に変換してポンプレーザ駆動回路８に入力し、
ポンプレーザ駆動回路８は主信号の強度が所定のレベル
となるようにポンプレーザ４から出力される励起光を制
御する。
【０００４】図５は従来のポンプレーザ駆動回路の構成
図であり、８ａは光検出器６の出力信号Ｖcontと基準電
圧信号Ｖrefの差分信号を増幅して出力する反転型オペ
アンプ、８ｂはポンプレーザダイオード４に直列に接続
された駆動用のＮＰＮトランジスタ、８ｃはポンプレー
ザに流れる電流を所定値以下に制限する最大電流制限抵
抗である。オペアンプ８ａが飽和していない状態では、
該オペアンプの出力電圧Ｖ0は光検出器の出力信号Ｖcon
tが大きいほど小さくなり、Ｖcontが小さいほど大きく
なる。この結果、ポンプダイオード４には主信号の強度
に応じた電流が流れ、主信号が大きいと電流が小さくな
って励起光が弱まり、主信号が小さいと電流が大きくな
って励起光が強まり、主信号は一定のレベルに制御され
る。
図であり、８ａは光検出器６の出力信号Ｖcontと基準電
圧信号Ｖrefの差分信号を増幅して出力する反転型オペ
アンプ、８ｂはポンプレーザダイオード４に直列に接続
された駆動用のＮＰＮトランジスタ、８ｃはポンプレー
ザに流れる電流を所定値以下に制限する最大電流制限抵
抗である。オペアンプ８ａが飽和していない状態では、
該オペアンプの出力電圧Ｖ0は光検出器の出力信号Ｖcon
tが大きいほど小さくなり、Ｖcontが小さいほど大きく
なる。この結果、ポンプダイオード４には主信号の強度
に応じた電流が流れ、主信号が大きいと電流が小さくな
って励起光が弱まり、主信号が小さいと電流が大きくな
って励起光が強まり、主信号は一定のレベルに制御され
る。
【０００５】主信号強度が弱まって光検出器出力信号Ｖ
contが所定レベル以下になるとオペアンプ８ａは飽和
し、オペアンプの出力電圧Ｖ0は飽和電圧Ｖsatになる。
この飽和電圧Ｖsatにおいて、ポンプレーザ４に最大電
流が流れるから、該最大電流が定格最大電流を越えない
ように最大電流制限抵抗８ｃの抵抗値を決定する。飽和
時、次式 Ｖsat＝Ｉ0Ｒv＋ＶBE＋ＶR (1) が成立する。ただし、Ｒvは最大電流制限抵抗８ｃの抵
抗値、Ｉ0は最大電流制限抵抗８ｃを流れる電流値、Ｖ
BEはトランジスタのベース・エミッタ間電圧、ＶRは抵
抗Ｒの電圧降下である。ポンプレーザ４に流れる電流値
はＶR／Ｒであるから最大電流Ｉmaxは次式 Ｉmax＝（Ｖsat−Ｉ0Ｒv−ＶBE）／Ｒ (2) で与えられ、最大電流制限抵抗８ｃの抵抗値Ｒvを調整
することにより最大電流Ｉmaxを最大定格電流値以下に
することができる。
contが所定レベル以下になるとオペアンプ８ａは飽和
し、オペアンプの出力電圧Ｖ0は飽和電圧Ｖsatになる。
この飽和電圧Ｖsatにおいて、ポンプレーザ４に最大電
流が流れるから、該最大電流が定格最大電流を越えない
ように最大電流制限抵抗８ｃの抵抗値を決定する。飽和
時、次式 Ｖsat＝Ｉ0Ｒv＋ＶBE＋ＶR (1) が成立する。ただし、Ｒvは最大電流制限抵抗８ｃの抵
抗値、Ｉ0は最大電流制限抵抗８ｃを流れる電流値、Ｖ
BEはトランジスタのベース・エミッタ間電圧、ＶRは抵
抗Ｒの電圧降下である。ポンプレーザ４に流れる電流値
はＶR／Ｒであるから最大電流Ｉmaxは次式 Ｉmax＝（Ｖsat−Ｉ0Ｒv−ＶBE）／Ｒ (2) で与えられ、最大電流制限抵抗８ｃの抵抗値Ｒvを調整
することにより最大電流Ｉmaxを最大定格電流値以下に
することができる。
【０００６】
【発明が解決しようとする課題】トランジスタのベース
・エミッタ間電圧ＶBEは温度１0Ｃあたり２ｍＶ変動
し、又、電源変動により飽和電圧Ｖsatが変動する。こ
のため、従来の最大電流制限方式では温度変動や電圧変
動により最大電流Ｉmaxが変動して最大定格電流を越
え、特性の劣化や破壊を招来する問題があった。以上か
ら本発明の目的は、温度変動や電圧変動により最大電流
Ｉmaxが変動しないようにできる最大電流制限回路を提
供することである。
・エミッタ間電圧ＶBEは温度１0Ｃあたり２ｍＶ変動
し、又、電源変動により飽和電圧Ｖsatが変動する。こ
のため、従来の最大電流制限方式では温度変動や電圧変
動により最大電流Ｉmaxが変動して最大定格電流を越
え、特性の劣化や破壊を招来する問題があった。以上か
ら本発明の目的は、温度変動や電圧変動により最大電流
Ｉmaxが変動しないようにできる最大電流制限回路を提
供することである。
【０００７】
【課題を解決するための手段】図１は本発明の原理説明
図である。４はポンプレーザ、１１は制御電圧Ｖを発生
する制御電圧発生部、１２は出力端子に印加される制御
電圧Ｖが入力電圧ＶL以上の時、出力電圧をＶL一定に
し、Ｖ＜ＶLの時、非動作状態になるアナログアンド回
路、１３はポンプレーザダイオード駆動用のＮＰＮトラ
ンジスタである。
図である。４はポンプレーザ、１１は制御電圧Ｖを発生
する制御電圧発生部、１２は出力端子に印加される制御
電圧Ｖが入力電圧ＶL以上の時、出力電圧をＶL一定に
し、Ｖ＜ＶLの時、非動作状態になるアナログアンド回
路、１３はポンプレーザダイオード駆動用のＮＰＮトラ
ンジスタである。
【０００８】
【作用】アナログアンド回路１２の出力端子と制御電圧
発生部１１の出力端子をそれぞれＮＰＮトランジスタ１
３のベースに接続する。アナログアンド回路１２は出力
端子に印加される制御電圧Ｖが入力電圧ＶL以下の時
（Ｖ＜ＶL）非動作状態になり、Ｖ≧ＶLの時動作状態に
なって入力電圧ＶLと等しい電圧を出力する。従って、
Ｖ＜ＶLの時、アナログアンド回路１２は非動作状態に
なるから制御電圧Ｖをトランジスタ１３のベースに印加
でき、該制御電圧Ｖに基づいてポンプダイオード４に流
れる電流を制御でき、これにより励起光の強さを制御で
きる。一方、Ｖ≧ＶLの時、アナログアンド回路１２は
動作状態になるから、トランジスタ１３のベースに一定
電圧ＶLが入力され、ポンプレーザダイオードに流れる
最大電流が制限される。又、アナログアンド回路１２を
アナログオア回路、ＮＰＮトランジスタ１３をＰＮＰト
ランジスタでそれぞれ置き換えて最大電流を制限するこ
ともできる。
発生部１１の出力端子をそれぞれＮＰＮトランジスタ１
３のベースに接続する。アナログアンド回路１２は出力
端子に印加される制御電圧Ｖが入力電圧ＶL以下の時
（Ｖ＜ＶL）非動作状態になり、Ｖ≧ＶLの時動作状態に
なって入力電圧ＶLと等しい電圧を出力する。従って、
Ｖ＜ＶLの時、アナログアンド回路１２は非動作状態に
なるから制御電圧Ｖをトランジスタ１３のベースに印加
でき、該制御電圧Ｖに基づいてポンプダイオード４に流
れる電流を制御でき、これにより励起光の強さを制御で
きる。一方、Ｖ≧ＶLの時、アナログアンド回路１２は
動作状態になるから、トランジスタ１３のベースに一定
電圧ＶLが入力され、ポンプレーザダイオードに流れる
最大電流が制限される。又、アナログアンド回路１２を
アナログオア回路、ＮＰＮトランジスタ１３をＰＮＰト
ランジスタでそれぞれ置き換えて最大電流を制限するこ
ともできる。
【０００９】
【実施例】(a) 本発明の第１の実施例全体の構成 図２は本発明の最大電流制限回路の第１の実施例構成図
であり、ポンプレーザ駆動回路におけるポンプレーザの
最大電流を制限する場合に適用した例である。４はポン
プレーザ、１１は制御電圧Ｖを発生する制御電圧発生
部、１２出力端子に印加される制御電圧Ｖが入力電圧Ｖ
L以上の時（Ｖ≧ＶL）動作状態になって出力電圧をＶL
一定にし、Ｖ＜ＶLの時非動作状態になるアナログアン
ド回路、１３はポンプダイオード駆動用のＮＰＮトラン
ジスタ、１４はアナログアンド回路の入力電圧発生部で
ある。
であり、ポンプレーザ駆動回路におけるポンプレーザの
最大電流を制限する場合に適用した例である。４はポン
プレーザ、１１は制御電圧Ｖを発生する制御電圧発生
部、１２出力端子に印加される制御電圧Ｖが入力電圧Ｖ
L以上の時（Ｖ≧ＶL）動作状態になって出力電圧をＶL
一定にし、Ｖ＜ＶLの時非動作状態になるアナログアン
ド回路、１３はポンプダイオード駆動用のＮＰＮトラン
ジスタ、１４はアナログアンド回路の入力電圧発生部で
ある。
【００１０】制御電圧発生部１１は差動タイプの反転型
オペアンプＯＰＡ１を備え、±入力端子には基準電圧Ｖ
refと光検出器（図３の符号６を参照）から出力される
電圧Ｖcontが入力されている。制御電圧Ｖは光検出器の
出力信号Ｖcontが大きいほど小さくなり、Ｖcontが小さ
いほど大きくなるようになっている。アナログアンド回
路１２はオペアンプＯＰＡ２とダイオードＤ１と抵抗で
構成され、制御電圧Ｖが入力電圧ＶL以上の時（Ｖ≧
ＶL）ダイオードＤ１が順バイアスされて動作状態にな
り出力電圧をＶL一定にし、Ｖ＜ＶLの時ダイオードＤ１
が逆バイアスされて非動作状態になる。入力電圧発生部
１４は可変抵抗ＶＲとダイオードＤ２と抵抗Ｒ´を備
え、可変抵抗ＶＲを調整することによりアナログアンド
回路１２に入力する電圧ＶLを調整することができる。
尚、ダイオードＤ２はＮＰＮトランジスタ１３のベース
・エミッタ間電圧ＶBEの温度補償用である。
オペアンプＯＰＡ１を備え、±入力端子には基準電圧Ｖ
refと光検出器（図３の符号６を参照）から出力される
電圧Ｖcontが入力されている。制御電圧Ｖは光検出器の
出力信号Ｖcontが大きいほど小さくなり、Ｖcontが小さ
いほど大きくなるようになっている。アナログアンド回
路１２はオペアンプＯＰＡ２とダイオードＤ１と抵抗で
構成され、制御電圧Ｖが入力電圧ＶL以上の時（Ｖ≧
ＶL）ダイオードＤ１が順バイアスされて動作状態にな
り出力電圧をＶL一定にし、Ｖ＜ＶLの時ダイオードＤ１
が逆バイアスされて非動作状態になる。入力電圧発生部
１４は可変抵抗ＶＲとダイオードＤ２と抵抗Ｒ´を備
え、可変抵抗ＶＲを調整することによりアナログアンド
回路１２に入力する電圧ＶLを調整することができる。
尚、ダイオードＤ２はＮＰＮトランジスタ１３のベース
・エミッタ間電圧ＶBEの温度補償用である。
【００１１】動作説明 制御電圧ＶがＶL以下の時（Ｖ＜ＶLの時）、アナログア
ンド回路１２は非動作状態になる。このため、制御電圧
ＶはＮＰＮトランジスタ１３のベースに印加され、トラ
ンジスタの導通度を制御する。これにより、制御電圧Ｖ
に基づいてポンプダイオード４に流れる電流を制御で
き、励起光の強さを制御できる。一方、制御電圧ＶがＶ
L以上の時（Ｖ≧ＶLの時）、アナログアンド回路１２は
動作状態になる。このため、ＮＰＮトランジスタ１３の
ベースに一定電圧ＶLが入力される。この場合、次式 ＶL＝ＶR＋ＶBE ＶL＝Ｖc・Ｒ′／（ＶＲ＋Ｒ′）＋ＶBE′＝ＶL′＋ＶBE′ Ｉmax＝ＶR／Ｒ が成立する。
ンド回路１２は非動作状態になる。このため、制御電圧
ＶはＮＰＮトランジスタ１３のベースに印加され、トラ
ンジスタの導通度を制御する。これにより、制御電圧Ｖ
に基づいてポンプダイオード４に流れる電流を制御で
き、励起光の強さを制御できる。一方、制御電圧ＶがＶ
L以上の時（Ｖ≧ＶLの時）、アナログアンド回路１２は
動作状態になる。このため、ＮＰＮトランジスタ１３の
ベースに一定電圧ＶLが入力される。この場合、次式 ＶL＝ＶR＋ＶBE ＶL＝Ｖc・Ｒ′／（ＶＲ＋Ｒ′）＋ＶBE′＝ＶL′＋ＶBE′ Ｉmax＝ＶR／Ｒ が成立する。
【００１２】従って、 Ｉmax＝（ＶL−ＶBE）／Ｒ ＝（ＶL′＋ＶBE′−ＶBE）／Ｒ となる。温度補償ダイオードＤ２による電圧降下分
ＶBE′はトランジスタのＶBEに等しいから、結局 Ｉmax＝ＶL′／Ｒ＝一定 となり、ポンプダイオード４に流れる最大電流が制限さ
れる。そして、この最大電流Ｉmaxは温度変動や電源電
圧変動に依存しないようにできる。
ＶBE′はトランジスタのＶBEに等しいから、結局 Ｉmax＝ＶL′／Ｒ＝一定 となり、ポンプダイオード４に流れる最大電流が制限さ
れる。そして、この最大電流Ｉmaxは温度変動や電源電
圧変動に依存しないようにできる。
【００１３】(b) 本発明の第２の実施例全体の構成 図３は本発明の最大電流制限回路の第２の実施例構成図
であり、ポンプレーザ駆動回路におけるポンプレーザの
最大電流を制限する場合に適用した例である。４はポン
プレーザ、２１は制御電圧Ｖを発生する制御電圧発生
部、２２は出力端子に印加される制御電圧Ｖが入力電圧
ＶL以下の時（Ｖ≦ＶL）動作状態になって出力電圧をＶ
L一定にし、Ｖ＞ＶLの時非動作状態になるアナログオア
回路、２３はポンプダイオード駆動用のＰＮＰトランジ
スタ、２４はアナログオア回路の入力電圧発生部であ
る。
であり、ポンプレーザ駆動回路におけるポンプレーザの
最大電流を制限する場合に適用した例である。４はポン
プレーザ、２１は制御電圧Ｖを発生する制御電圧発生
部、２２は出力端子に印加される制御電圧Ｖが入力電圧
ＶL以下の時（Ｖ≦ＶL）動作状態になって出力電圧をＶ
L一定にし、Ｖ＞ＶLの時非動作状態になるアナログオア
回路、２３はポンプダイオード駆動用のＰＮＰトランジ
スタ、２４はアナログオア回路の入力電圧発生部であ
る。
【００１４】制御電圧発生部２１は差動タイプの非反転
型オペアンプＯＰＡ３を備え、±入力端子には基準電圧
Ｖrefと光検出器（図３の符号６を参照）から出力され
る電圧Ｖcontが入力されている。制御電圧Ｖは光検出器
の出力信号Ｖcontが大きいほど大きくなり、Ｖcontが小
さいほど小さくなるようになっている。アナログオア回
路２２はオペアンプＯＰＡ４とダイオードＤ３と抵抗で
構成され、制御電圧Ｖが入力電圧ＶL以下の時（Ｖ≦
ＶL）ダイオードＤ３が順バイアスされて動作状態にな
り出力電圧をＶL一定にし、Ｖ＞ＶLの時ダイオードＤ３
が逆バイアスされて非動作状態になる。入力電圧発生部
２４は可変抵抗ＶＲとダイオードＤ４と抵抗Ｒ′を備
え、可変抵抗ＶＲを調整することによりアナログオア回
路２２に入力する電圧ＶLを調整することができる。
尚、ダイオードＤ４はＰＮＰトランジスタ２３のベース
・エミッタ間電圧ＶBEの温度補償用である。
型オペアンプＯＰＡ３を備え、±入力端子には基準電圧
Ｖrefと光検出器（図３の符号６を参照）から出力され
る電圧Ｖcontが入力されている。制御電圧Ｖは光検出器
の出力信号Ｖcontが大きいほど大きくなり、Ｖcontが小
さいほど小さくなるようになっている。アナログオア回
路２２はオペアンプＯＰＡ４とダイオードＤ３と抵抗で
構成され、制御電圧Ｖが入力電圧ＶL以下の時（Ｖ≦
ＶL）ダイオードＤ３が順バイアスされて動作状態にな
り出力電圧をＶL一定にし、Ｖ＞ＶLの時ダイオードＤ３
が逆バイアスされて非動作状態になる。入力電圧発生部
２４は可変抵抗ＶＲとダイオードＤ４と抵抗Ｒ′を備
え、可変抵抗ＶＲを調整することによりアナログオア回
路２２に入力する電圧ＶLを調整することができる。
尚、ダイオードＤ４はＰＮＰトランジスタ２３のベース
・エミッタ間電圧ＶBEの温度補償用である。
【００１５】動作説明 制御電圧ＶがＶL以上の時（Ｖ＞ＶLの時）、アナログオ
ア回路２２は非動作状態になる。このため、制御電圧Ｖ
はＰＮＰトランジスタ２３のベースに印加され、トラン
ジスタの導通度を制御する。これにより、制御電圧Ｖに
基づいてポンプレーザダイオード４に流れる電流を制御
でき、励起光の強さを制御できる。一方、制御電圧Ｖが
ＶL以下の時（Ｖ≦ＶLの時）、アナログオア回路２２は
動作状態になる。このため、ＰＮＰトランジスタ２３の
ベースに一定電圧ＶLが入力される。この時、次式 Ｖcc＝ＶL＋ＶR＋ＶBE ＶL＝Ｖc−（Ｖc−ＶBE´）・ＶＲ／（ＶＲ＋Ｒ′）−ＶBE′＝ＶL″−ＶBE′ Ｉmax＝ＶR／Ｒ が成立する。
ア回路２２は非動作状態になる。このため、制御電圧Ｖ
はＰＮＰトランジスタ２３のベースに印加され、トラン
ジスタの導通度を制御する。これにより、制御電圧Ｖに
基づいてポンプレーザダイオード４に流れる電流を制御
でき、励起光の強さを制御できる。一方、制御電圧Ｖが
ＶL以下の時（Ｖ≦ＶLの時）、アナログオア回路２２は
動作状態になる。このため、ＰＮＰトランジスタ２３の
ベースに一定電圧ＶLが入力される。この時、次式 Ｖcc＝ＶL＋ＶR＋ＶBE ＶL＝Ｖc−（Ｖc−ＶBE´）・ＶＲ／（ＶＲ＋Ｒ′）−ＶBE′＝ＶL″−ＶBE′ Ｉmax＝ＶR／Ｒ が成立する。
【００１６】従って、 Ｉmax＝（Ｖcc−ＶL−ＶBE）／Ｒ ＝（Ｖcc−ＶL″＋ＶBE′−ＶBE）／Ｒ となる。温度補償ダイオードＤ４による降下分ＶBE′は
トランジスタのＶBEに等しいから、結局 Ｉmax＝（Ｖcc−ＶL″）／Ｒ＝一定 となり、ポンプダイオード４に流れる最大電流が制限さ
れる。そして、この最大電流Ｉmaxは温度変動や電源電
圧変動に依存しないようにできる。尚、以上では本発明
をポンプレーザの最大電流を制限する場合について説明
したが本発明はかかる場合に限るものではなく、一般に
最大電流が規定されている素子あるいは回路の最大電流
制限に適用できるものである。以上、本発明を実施例に
より説明したが、本発明は請求の範囲に記載した本発明
の主旨に従い種々の変形が可能であり、本発明はこれら
を排除するものではない。
トランジスタのＶBEに等しいから、結局 Ｉmax＝（Ｖcc−ＶL″）／Ｒ＝一定 となり、ポンプダイオード４に流れる最大電流が制限さ
れる。そして、この最大電流Ｉmaxは温度変動や電源電
圧変動に依存しないようにできる。尚、以上では本発明
をポンプレーザの最大電流を制限する場合について説明
したが本発明はかかる場合に限るものではなく、一般に
最大電流が規定されている素子あるいは回路の最大電流
制限に適用できるものである。以上、本発明を実施例に
より説明したが、本発明は請求の範囲に記載した本発明
の主旨に従い種々の変形が可能であり、本発明はこれら
を排除するものではない。
【００１７】
【発明の効果】以上本発明によれば、アナログアンド回
路の出力端子と制御電圧発生部の出力端子とをそれぞれ
負荷駆動用のＮＰＮトランジスタのベースに接続し、通
常は制御電圧Ｖをベースに印加して負荷電流を制御し、
制御電圧Ｖが大きくなってアナログアンド回路の入力電
圧ＶL以上になると、アナログアンド回路が動作状態に
なってＮＰＮトランジスタのベースに一定の電圧ＶLを
印加するように構成したから、負荷例えばポンプレーザ
に流れる最大電流を一定電圧ＶLに応じた値に制限で
き、該電圧ＶLを温度変動、電圧変動によらないように
することにより、温度変動や電圧変動により最大電流Ｉ
maxが変動しないようにできる。
路の出力端子と制御電圧発生部の出力端子とをそれぞれ
負荷駆動用のＮＰＮトランジスタのベースに接続し、通
常は制御電圧Ｖをベースに印加して負荷電流を制御し、
制御電圧Ｖが大きくなってアナログアンド回路の入力電
圧ＶL以上になると、アナログアンド回路が動作状態に
なってＮＰＮトランジスタのベースに一定の電圧ＶLを
印加するように構成したから、負荷例えばポンプレーザ
に流れる最大電流を一定電圧ＶLに応じた値に制限で
き、該電圧ＶLを温度変動、電圧変動によらないように
することにより、温度変動や電圧変動により最大電流Ｉ
maxが変動しないようにできる。
【００１８】又、本発明によれば、アナログオア回路の
出力端子と制御電圧発生部の出力端子とをそれぞれ負荷
駆動用のＰＮＰトランジスタのベースに接続し、通常は
制御電圧Ｖをベースに印加して負荷電流を制御し、制御
電圧Ｖが小さくなってアナログオア回路の入力電圧ＶL
以下になると、アナログオア回路が動作状態になってＰ
ＮＰトランジスタのベースに一定の電圧ＶLを印加する
ように構成したから、負荷例えばポンプレーザに流れる
最大電流を一定電圧ＶLに応じた値に制限でき、該電圧
ＶLを温度変動、電圧変動によらないようにすることに
より、温度変動や電圧変動により最大電流Ｉmaxが変動
しないようにできる。
出力端子と制御電圧発生部の出力端子とをそれぞれ負荷
駆動用のＰＮＰトランジスタのベースに接続し、通常は
制御電圧Ｖをベースに印加して負荷電流を制御し、制御
電圧Ｖが小さくなってアナログオア回路の入力電圧ＶL
以下になると、アナログオア回路が動作状態になってＰ
ＮＰトランジスタのベースに一定の電圧ＶLを印加する
ように構成したから、負荷例えばポンプレーザに流れる
最大電流を一定電圧ＶLに応じた値に制限でき、該電圧
ＶLを温度変動、電圧変動によらないようにすることに
より、温度変動や電圧変動により最大電流Ｉmaxが変動
しないようにできる。
【図１】本発明の原理説明図である。
【図２】本発明の第１の実施例構成図である。
【図３】本発明の第２の実施例構成図である。
【図４】光増幅装置の構成図である。
【図５】従来のポンプレーザ駆動回路の構成図である。
４・・ポンプレーザ １１・・制御電圧発生部 １２・・アナログアンド回路 １３・・ＮＰＮトランジスタ
Claims (2)
- 【請求項１】 出力端子に印加される制御電圧Ｖが入力
電圧ＶL以上の時に動作状態になって出力電圧をＶL一定
にし、Ｖ＜ＶLの時に非動作状態になるアナログアンド
回路(12)の出力端子と制御電圧発生部(11)の出力端子と
をそれぞれ負荷駆動用トランジスタ(13)のベースに接続
し、制御電圧Ｖがアナログアンド回路の入力電圧ＶLよ
り大きい時、トランジスタのベースにＶLを印加し、Ｖ
＜ＶLの時、制御電圧Ｖをトランジスタのベースに印加
する最大電流制限回路。 - 【請求項２】 出力端子に印加される制御電圧Ｖが入力
電圧ＶL以下の時に動作状態になって出力電圧をＶL一定
にし、Ｖ＞ＶLの時に非動作状態になるアナログオア回
路(22)の出力端子と制御電圧発生部(21)の出力端子とを
それぞれ負荷駆動用トランジスタ(23)のベースに接続
し、制御電圧Ｖがアナログオア回路の入力電圧ＶLより
小さい時、トランジスタのベースにＶLを印加し、Ｖ＞
ＶLの時、制御電圧Ｖをトランジスタのベースに印加す
る最大電流制限回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26864092A JPH06120600A (ja) | 1992-10-07 | 1992-10-07 | 最大電流制限回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26864092A JPH06120600A (ja) | 1992-10-07 | 1992-10-07 | 最大電流制限回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06120600A true JPH06120600A (ja) | 1994-04-28 |
Family
ID=17461364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26864092A Withdrawn JPH06120600A (ja) | 1992-10-07 | 1992-10-07 | 最大電流制限回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06120600A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005093455A (ja) * | 2003-09-11 | 2005-04-07 | Ricoh Co Ltd | 集積回路及びマルチビーム・レーザプリンタ |
| CN110086083A (zh) * | 2019-04-09 | 2019-08-02 | 苏州佳世达光电有限公司 | 投影机的功率控制电路 |
-
1992
- 1992-10-07 JP JP26864092A patent/JPH06120600A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005093455A (ja) * | 2003-09-11 | 2005-04-07 | Ricoh Co Ltd | 集積回路及びマルチビーム・レーザプリンタ |
| JP4557129B2 (ja) * | 2003-09-11 | 2010-10-06 | 株式会社リコー | 集積回路及びマルチビーム・レーザプリンタ |
| CN110086083A (zh) * | 2019-04-09 | 2019-08-02 | 苏州佳世达光电有限公司 | 投影机的功率控制电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5459328A (en) | Driver circuit for light emitting elements connected in series and an optical amplifying repeater using the same | |
| US6377394B1 (en) | Optical amplifier gain control | |
| EP0968551A1 (en) | Laser diode having smooth enable apc circuit | |
| US6229833B1 (en) | Laser diode protecting circuit and laser driving current control circuit | |
| JPH0529688A (ja) | 半導体レーザアレイ装置 | |
| JPH10209970A (ja) | サージ出力を低減した光増幅器 | |
| JPH10261827A (ja) | レーザーダイオードの駆動回路および駆動方法 | |
| JP3423115B2 (ja) | 光信号送信装置 | |
| JPH06120600A (ja) | 最大電流制限回路 | |
| JP3315892B2 (ja) | レーザーモジュールの制御回路 | |
| JP3130825B2 (ja) | Ｌｄ駆動回路 | |
| JP4294459B2 (ja) | 光増幅器 | |
| JP2925371B2 (ja) | ファイバ形光増幅器 | |
| JP2605969B2 (ja) | 光増幅器 | |
| JPH07273388A (ja) | 光送信器 | |
| JP3457763B2 (ja) | 発光素子駆動回路 | |
| JP3387336B2 (ja) | 光送信器 | |
| JP2728045B2 (ja) | 光ファイバ増幅器 | |
| JP2760305B2 (ja) | 光直接増幅装置 | |
| JPH0983051A (ja) | レーザダイオード劣化検出回路 | |
| JPH05251797A (ja) | 光増幅器 | |
| JP2755147B2 (ja) | 光増幅器の光出力自動低下回路 | |
| JPH07193306A (ja) | 光ファイバ増幅器とその制御方法 | |
| JPH04364790A (ja) | ファイバ形光増幅器 | |
| JP2000292756A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |