DE2838310C2 - Schaltungsanordnung zur Umsetzung von Digital-Signalen, insbesondere PCM- Signalen, in diesen entsprechende Analog- Signale, mit einem R-2R-Kettennetzwerk - Google Patents
Schaltungsanordnung zur Umsetzung von Digital-Signalen, insbesondere PCM- Signalen, in diesen entsprechende Analog- Signale, mit einem R-2R-KettennetzwerkInfo
- Publication number
- DE2838310C2 DE2838310C2 DE2838310A DE2838310A DE2838310C2 DE 2838310 C2 DE2838310 C2 DE 2838310C2 DE 2838310 A DE2838310 A DE 2838310A DE 2838310 A DE2838310 A DE 2838310A DE 2838310 C2 DE2838310 C2 DE 2838310C2
- Authority
- DE
- Germany
- Prior art keywords
- chain network
- mos transistor
- signals
- mos transistors
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Description
a) in das an dem Verbindungspunkt des am einen Ende des Ä-2Ä-Kettennetzwerkes liegenden
Querwiderstandes und des ihm benachbarten Längswiderstandes ein Konstantstrom eingespeist
wird,
b) dessen anderes Ende durch einen zusätzlichen Widerstand des Widerctandswertes 2R abgeschlossen
ist und
c) in dem zur Umsetzung eines Digitalsignals, das eine der Anzahl der Quenviderstände entsprechende
Anzahl von Bits umfaßt, diejenigen Enden der Quenviderstände, die den Längswiderständen
abgewandt sind, den Bits des Digitalsignals entsprechend jeweils entweder direkt an den Fußpunkt der Konstantstromquelle
oder an eine virtuell auf gleichem Potential (virtuelle Masse) gehaltene, den Analogsignalausgang bildende Summenstromleitung
anschaltbar sind,
d) wobei sämtliche Widerstände des Ä-2Ä-Kettennetzwerkes
durch die Quelle-Senke-Strecken von auf einem Chip integriert einzeln bzw. in Serie geschalteten, untereinander gleichen
MOS-Transistoren gebildet sind, wobei ferner
e) die mit den Quelle-Senke-Strecken jeweils zweier Paare von in Serie geschalteten
MOS-Transistoren die Querwiderstände des /?-2/?-Kettennetzwerks bildenden MOS-Transistoren
zu zwei Gruppen von MOS-Transistor-Paaren gehören, von denen
f) die zu der einen Gruppe von MOS-Transistor-Paaren gehörenden einzelnen MOS-Transistor-Paare
jeweils zwischen dem betreffenden Verbindungspunkt von Längswiderstand und Querwiderstand des Ä-2/?-Kettennetzwerkes
und dem Fußpunkt (Masse) der den Konstantstrom mit vom Digitalsignal bestimmten Vorzeichen
einspeisenden Konstantstromquelle liegen und
g) die zu der anderen Gruppe von MOS-Transistor-Paaren gehörenden einzelnen MOS-Transistor-Paare
jeweils zwischen dem betreffenden Verbindungspunkt von Längswiderstand und Queiwiderstand des Ä-2Ä-Kettennetzwerks
und der Summenstromleitung liegen,
dadurch gekennzeichnet, daß die jeweils beiden MOS-Transistor-Paare (TH-TU, Γ13-T14;...;
Tn 1 — Tn 2, Tn 3— Tn 4) von einer Steuerschaltung
(St 1,..., Stn) her, der eingangsseitig jeweils ein Bit (B\,-..,Bn) des jeweiligen Digitalsignals
zuführbar ist, durch Ansteuerung an ihren Steuerelektroden mit dem gleichen Steuerpotential
(UGGi, das an den Steuerelektroden der mit ihren
Quelle-Senke-Strecken Längswiderstände des Ä-2Ä-Kettennetzwerks bildenden, stets im leitenden
Zustand befindlichen MOS-Transistoren 720,...) liegt, alternativ in den leitenden Zustand
steuerbar sind.
Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Umsetzung von jeweils eine Anzahl vom Bits
umfassenden Digitalsignalen, insbesondere PCM-Signalen, in diesen entsprechende Analogsignale, unter
Verwendung eines Ä-2Ä-Kettennetzwerks.
Ein solches Ä-2/?-Kettennetzwerk kann in der Weise
aufgebaut sein (s.z.B. DE-AS 2315 986, daß seine
sämtliche Längswiderstände und seine an den beiden Kettennetzwerksenden liegenden Quenviderstände jeweils
ein und denselben Widerstandswert R besitzen, während alle übrigen Querwiderstände den doppelten
Widerstandswert 2R besitzen, wobei das eine Ende des Ä-2Ä-Kettennetzwerks den Analogsignalausgang bildet,
zur Umsetzung von jeweils π + m + 1 Bits umfassenden Digitalsignalen in Analogsignale nach
einer nichtiinearen Knickkennlinie, die aus 2^+' linearen
Abschnitten mit jeweils 2" Amplitudenstufen besteht,
kann dabei jedem Verbindungspunkt einer Gruppe von η benachbarten Verbindungspunkten jeweils eines
Querwiderstandes und wenigstens eines Längswiderstandes selektiv ein Konstantstrom von einer von η
Konstantstromquellen entsprechend den jeweils durch eine binäre »1« gebildeten η niederstwertigen Bits des
jeweiligen Digitalsignals zuführbar sein, wobei der dem Analogsignalausgang zugewandte Verbindungspunkt
der Gruppe von η benachbarten Verbindungspunkten von dem betreffenden Ende des Ä-2Ä-Kettennetzwerks
einen Abstand entsprechend 1 bis 2m-> Verbindungspunkten gemäß dem Wert der jeweils durch eine binäre
»1« gebildeten /η-Bits des jeweiligen Digitalsignals hat
und wobei dem ihm in Richtung zu dem genannten Ende des /?-2K-Kettennetzwerks benachbarten Verbindungspunkt eines Querwiderstands und wenigstens eines
Längswiderstandes ein Konstantstrom von einer gesonderten Konstantstromquelle in dem Falle zugeführt
wird, daß wenigstens eines der /η-Bits des jeweiligen
Digitalsignals durch eine binäre »i« gebildet ist.
Ein solches Ä-2/?-Kettennetzwerk kann aber auch in
der Weise aufgebaut sein {s.z.B. Elektronik 21 (1972) Nr. 2, S. 39, 40, Bild 3; 1978 IEEE International Solid
State Circuits Conference, Digest of Technical Papers, 186,187, F i g. 2 oben), daß sämtliche Längswiderstände
den Widerstandswert R und sämtlich·; Querwiderstände
den Widerstandswert 2R besitzen, wobei das eine Ende des Ä-2Ä-Kettennetzwerks den Analogsignalausgang
bildet und das andere Ende des Ä-2Ä-Kettennetzwerks durch einen zusätzlichen Widerstand des Widerstandswertes
2Ä abgeschlossen ist; zur Umsetzung eines Digitalsignals, das eine der Anzahl der Quenviderstände
entsprechende Anzahl von Bits umfaßt, sind dann an diejenigen Enden der Querwiderstände, die den
Längswiderständen abgewandt sind, den Bits des Digitalsignals entsprechende Binärspannungen anschaltbar.
Das /?-2fl-Kettennetzwerk kann dabei in der Weise
realisiert sein (s. z.B. DE-OS 24 23130); FR-PS 20 43 946), daß die den Widerstandswert R aufweisenden
Längswiderstände durch die Quelle-Senke-Strekken von MOS-Transistoren gebildet sind, die stets im
leitenden Zustand sind, und die den Widerstandswert 2R aufweisenden Querwiderstände durch die Quelle-Senke-Strecken
jeweils zweier MOS-Transistoren bzw. zweier MOS-Transistorpaare zweier Gruppen von an
gruppeneigene, unterschiedliche Spannungen abgebende Speisespannungsquellen angeschlossenen MOS-Transistoren gebildet sind, die von alternativ aktivierten
Ausgängen jeweiis einer Steuerschaltun,'} her, der eingangsseitig jeweils ein Bit des jeweiligen Digitalsignals zuführbar ist, durch Ansteuerung an ihren
Steuerelektroden mit dem gleichen Steuerpotential, das auch an den Steuerelektroden der Längswiderstände
bildenden MOS-Transistoren liegt, alternativ in den leitenden Zustand steuerbar sind, wobei einem der
beiden MOS-Transistoren (bzw. MOS-Transistorpaare), die diejenigen Querwiderstände des Ä-2iMCettennetzwerks bilden, welche an dem vom Analogsignalausgang
abgewandten Ende des kettennetzwerks liegen, ein stets im leitenden Zustand befindlicher zusätzlicher MOS-Transistor (bzw. MOS-Transistorpaar) parallelgeschaltet ist
Die Genauigkeit, mit der die Digital-Analog-Umsetzung vor sich geht, hängt bei einem solcher Ä-2Ä-Kettennetzwerk, abgesehen von den geometrischen Toleranzen der MOS-Transistoren, weitgehend von dem
Einfluß der jeweiligen Steuarelektrode-Quelle-Spannung und Steuerelektrode-Senke-Spannung auf den
Widerstand des leitenden MOS-Transistors ab; infolgedessen weichen die Widerstandswerte der einzelnen
MOS-Transistoren in Abhängigkeit von der Bitkombination des jeweiligen Digitalsignals in unterschiedlichen
Kombinationen von einem theoretisch einheitlichen Widerstandswert R in beiden Richtungen relativ stark
ab, so daß die Digital-Analog-Umsetzung mit einem Fehler von bis zu 20% behaftet sein kann.
Schließlich kann ein solches Ä-2Ä-Kettennetzwerk
auch in der Weise ausgebildet sein (s. z. B. Electronics 45 (1972) Nr. 12, S. 83,87,90, Fig. 5; 1978 IEEE International
Solid-State Circuits Conference, Digest of Technical
Papers, 186,187, Fig. 2 unten), daß wiederum sämtliche
Längswiderstände den Widerstandswert R und sämtliche Querwiderstände den Widerstandswert 2R besitzen,
wobei an dem Verbindungspunkt das am einen Ende des Ä-2Ä-Kettennetzwerkes liegenden Querwiderstandes
und des ihm benachbarten Längswiderstandes ein Konstantstrom eingespeist wird und das andere Ende
des Ä-2Ä-Kettennetzwerks durch einen zusätzlichen Widerstand des Widerstandswertes 2Ä abgeschlossen
ist; zur Umsetzung eines Digitalsignals, das eine der Anzahl der Querwiderstände entsprechende Anzahl
von Bits umfaßt, sind dann diejenigen Enden der Querwiderstände, die den Längswiderständen abgewandt sind, den Bits des Digitalsignals entsprechend
direkt an den Gegenpol der Konstantstromquelle oder an eine auf gleichem Potential gehaltene, den Analogsignalausgang bildende Summenstromleitung anschaltbar.
Die Widerstände des Ä-2Ä-Netzwerks können
hierbei durch MOS-Transistoren gebildet sein, wobei alle den Widerstandswert 2R aufweisenden MOS-Transistoren durch ein Paar von zwei gleichen, in Serie
geschalteten MOS-Transistoren des Widerstandswertes R gebildet sind und wobei zur Bildung der Querwiderstände jeweils zwei solche Paare vorgesehen sind, die
zwei Gruppen bilden, von denen die Paare der einen Gruppe zwischen dem betreffenden Verbindungspunkt
von Längswiderstand und Querwiderstand und dem Fußpunkt der Konstantstromquelle und die Paare der
anderen Gruppe zwischen diesem Verbringungspunkt und der Summenstromleitung liegen.
Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Digital-Analog-Umsetzung unter Verwendung
eines Ä-2Ä-Kettennetzwerkes der letztgenannten Art.
Auch ein solches Ä-2Ä-Kettennetzwerk ermöglicht
eine exakte Digital-Analog-Umsetzung bei entsprechend exakter Realisierung des Widerstandswerts R in
allen MOS-Transistoren, womit die Genauigkeit, mit der die Digital-Analog-Umsetzung vor sich geht, wiederum
von den geometrischen Toleranzen der MOS-Transistoren und von dem Einfluß der Steuerelektrode-Quelle-Spannungen und der Steuerelektrode-Senke-Spannun-
gen auf die Widerstände der leitenden MOS-Transistoren abhängt Die Erfindung stellt sich demgegenüber die
Aufgabe, Beeinträchtigungen der Genauigkeit der Digital-Analog-Umsetzung durch den Einfluß von
Steuerelektrode-Quelle-Spannungen und Steuerelek
trode-Senke-Spannungen auf die Widerstände leitender
MOS-Transistoren weitestgehend zu vermeiden.
Die Erfindung betrifft somit eine Schaltungsanordnung zur Umsetzung von jeweils eine Anzahl von Bits
umfassenden Digitalsignalen, insbesondere PCM-Signa
len, in diesen entsprechende Analogsignale, mit einem
Längswiderstände des Widerstandswertes R und Querwiderstände des Widerstandswertes 2R aufweisenden Ä-2Ä-Kettennetzwerk,
a) in das an dem Verbindungspunkt des am einen Ende des Ä-2/?-Kettennetzwerks liegenden Querwiderstands und des ihm benachbarten Längswiderstandes ein Konstantstrom eingespeist wird,
b) dessen anderes Ende durch einen zusätzlichen Widerstand des Widerstandswertes 2R abgeschlossen ist und
c) in dem zur Umsetzung eines Digitalsignals, das eine
der Anzahl der Querwiderstände entsprechende Anzahl von Bits umfaßt diejenigen Enden der
Querwiderstände, die den Längswiderständen abgewsndt sind, den Bits des Digitalsignals entsprechend jeweils entweder direkt an den Gegenpol der
Konstantstromquelle oder an eine (virtuell) auf gleichem Potential gehaltene, den Analogsignalausgang bildende Summenstromleitung anschaltbar
sind,
d) wobei sämtliche Widerstände des /?-2Ä-Kettennetzwerks durch die Quelle-Senke-Strecken von
auf einem Chip integriert einzeln bzw. in Serie geschalteten, untereinander gleichen MOS-Transistoren gebildet sind; und ferner
e) die mit den Quelle-Senke-Strecken jeweils zweier Paare von in Serie geschalteten MOS-Transistoren
die Querwiderstände des /?-2Ä-Kettennetzwerks
bildenden MOS-Transistoren zu zwei Gruppen von MOS-Transistor-Paaren gehören, von denen
f) die zu der einen Gruppe von MOS-Transistor-Paaren gehörenden einzelnen MOS-Transistor-Paare
jeweils zwischen dem betreffenden Verbindungspunkt von Längswiderstand und Querwiderstand
des Ä-2i?-Kettennetzwerks und dem Gegenpol der den Konstantstrom mit vom Digitalsignal bestimmtem Vorzeichen einspeisenden Konstantstromquelle liegen und
g) die zu der anderen Gruppe von MOS-Transistor-Paaren gehörenden einzelnen MOS-Transistor-Paare jeweils zwischen dem betreffenden Verbindungspunkt von Längswiderstand und Querwiderstand des Ä-2/?-Kettennetzwerks und der Summenstromleitung liegen.
Diese Schaltungsanordnung ist erfindungsgemäß dadurch gekennzeichnet, daß die jeweils beiden MOS-Transistor-Paare von einer Steuerschaltung her, der
eingangsseitig jeweils ein Bit des jeweiligen Digitalsignals zuführbar ist, durch Ansteuerung an ihren
Steuerelektroden mit dem gleichen Steuerpotential, das an den Steuerelektroden der mit ihren Quelle-Senke-Strecken
Längswiderstände des Ä-2/?-Kettennetzwerks bildenden, stets im leitenden Zustand befindlichen
MOS-Transistoren liegt, alternativ in den leitenden Zustand steuerbar sind.
Die Erfindung bringt den Vorteil mit sich, daß ungeachtet etwa verbleibender unterschiedlicher
Steuerelektrode-Quelle-Spannungen und Steuerelektrode-Senke-Spannungen und damit verbleibender
Ungenauigkeiten in der Realisierung des Widerstandswertes
R bzw. 2R die Digital-Analog-Umsetzung von solchen Fehlerquellen im Ergebnis praktisch unbeeinträchtigt
bleibt und somit die Genauigkeit, mit der die
Digital-Analog-Umsetzung vor sich geht, wesentlich erhöht ist.
An Hand eines in der Zeichnung dargestellten Ausführungsbeispiels wird die Erfindung nachstehend
noch näher erläutert
In der Zeichnung ist eine Schaltungsanordnung zur Umsetzung von jeweils einer Anzahl von Bits Bo, B\,
B2,... Bn umfassenden Digitalsignalen, insbesondere
PCM-Signalen, in diesen entsprechend Analogsignale dargestellt, die als "wesentlichen Bestandteil ein R-2R-Kettennetzwerk
enthält, das mit untereinander gleichen MOS-Transistoren realisiert ist, die auf einem Chip
integriert sein mögen.
Zu diesem ft-2/MCettennetzwerk gehören zum einen
mit ihren Quelle-Senke-Strecken die Längswiderstände des i?-2Ä-Kettennetzwerks bildende MOS-Transistoren
710, 720 die durch N-Kanal-MOS-Transistoren
vom Anreicherungstyp gebildet sein mögen; diese MOS-Transistoren liegen mic ihren Steuerelektroden an
einer Steuerspannung Ucc von beispielsweise +12 V, durch die sie stets im leitenden Zustand gehalten
werden.
Zum anderen gehören zu den Ä-2i?-Kettennetz-Weise ausgebildet sein, weshalb hier darauf nicht weiter
eingegangen zu werden braucht. An dem der Konstantstromquelle Io abgewandten Ende ist das Ä-2Ä-Kettennetzwerk
durch ein einen 2/?-Widerstand bildendes Paar von in Serie geschalteten MOS-Transistoren
Ta 3— TaA abgeschlossen, deren Steuerelektroden ständig an der bereits erwähnten Steuerspannung Ucc
liegen, so daß das MOS-Transistor-Paar Ta 3— Ta 4 ständig im leitenden Zustand ist. Die jeweils zu der
anderen Gruppe 711-712,... Tn\-Tn2 von MOS-Transistor-Paaren gehörenden MOS-Transistor-Paare,
wie beispielsweise das MOS-Transistor-Paar 721 — 7*22, liegen jeweils zwischen dem betreffenden
Verbindungspunkt, beisielsweise also dem Vebrindungspunkt 2, von Längswiderstand und Querwiderstand des
Ä-2.*?-Kettennetzwerks und dessen durch eine Summenstromleilung
s gebildetem Analogsignalausgang. Diese Summenstromleitung s ist in der in der Zeichnung
dargestellten Schaltungsanordnung mit dem invertierenden Eingang (—) eines als invertierender Verstärker
geschalteten Operationsverstärkers verbunden, mit dessen nichtinvertierendem Eingang (+) der Fußpunkt
der Konstantstromquelle Io verbunden ist; die Summenstromleitung s ist damit stets auf dem gleichen Potential
(virtuelle Masse) gehalten wie der Fußpunkt der Konstantstromquelle /o.
Die Steuerschaltungen StI,..., Stn der einzelnen
Paare TU-T12, 713-714;...; Tn\-Tn2, TnZ-
Tn 4 von MOS-Transistor-Paaren Π1-Γ12,...
Tn 3— TnA können, wie dies in der Zeichnung für die Steuerschaltung Sf 2 im einzelnen dargestellt ist,
jeweils zwei in Kette geschaltete Inverter aufweisen, die durch MOS-Transistoren Na, Nb realisiert sind. Diese
MOS-Tränsistoren Na, Nb liegen mit ihrer einen Hauptelektrode jeweils am Fußpunkt der Konstantstromquelle
(Masse), während die andere Hauptelektrode jeweils über eine ebenfalls mit MOS-Transistoren
Ma, La bzw. Mb, Lb realisierte Bootstrab-Schaltung Ca,
La, Ma bzw. Cb, Lb, Mb mit einer die bereits erwähnte
werk mit ihren Quelle-Senke-Strecken jeweils paar- 40 Steuerspannung Ucc von beispielsweise +12 V führen-"
" ' ' ' " ~ ■" den Leitung verbunden sind. Sämtliche MOS-Transisto
ren der Steuerschaltungen St mögen dabei wiederum durch N-Kanal-MOS-Transistoren vom Anreicherungstyp gebildet sein.
Der Steuerelektrode des den einen Inverter bildenden MOS-Transistors Na wird das jeweils nach seiner
Stellung innerhalb des umzusetzenden Digitalsignals in Frage kommende Bit B1 zugeführt, indem in Zuführung
eines Bits »1« ein Potential von beispielsweise +10 V und in Zuführung eines Bits »0« ein Potential von
beispielsweise OV an die Steuerelektrode des MOS-Transistors Na angelegt wird.
Im ersten Falle, d.h. bei Zuführung eines Bits »1«,
■wird hierdurch der MOS-Transistor Na in den leitenden
gehörendes MOS-Transistor-Paar, wie beispielsweise 55 Zustand gebracht, wobei am Schaltungspunkt a ein
weise in Serie geschaltet die Querwiderstände des /?-2Ä-Kettennetzwerks bildende MOS-Transistoren
711-712, 713-714;...; 7/71-7/3 2,777 3-7/3 4,die
ebenfalls durch N-Kanal-MOS-Transistoren vom Anreicherungstyp gebildet sein mögen. Die MOS-Transistor-Paare
T11 - T12,... Tn 3 - Tn 4 bilden ihrerseits
jeweils mit einer eigenen Steuerschaltung Sti ...Stn
verbundene Paare Γ11-Γ12, 713—714; ...; Tn
1 - Tn 2, Tn3- 77j4 von zu zwei Gruppen 711 — 712,
721 - 722, ... 7/31 - 7/3 2; 713- 714, 723- 724,...
Tn 3— Tn 4 von MOS-Transistor-Paaren gehörenden
MOS-Transistor-Paaren.
Dabei liegt jeweils ein zu der einen Gruppe 713- 714,... Tn 3— Tn 4 von MOS-Transistor-Paaren
das MOS-Transistor-Paar 723—724, zwischen dem
betreffenden Verbindungspunkt (2) von Längswiderstand und Querwiderstand des Ä-2Ä-Kettennetzwerks
und dem Gegenpol (Masse) einer Konstantstromquelle Potential von etwa 0 V auftritt; zugleich ist der
MOS-Transistor Ma leitend und zunächst auch der MOS-Transistor La, bis am Schaltungspunkt c ein
Potential von etwa +10 V auftritt Zugleich damit wird
Io die an dem Verbindungspunkt 1 des am einen Ende 60 der MOS-Transistor M>
in den Sperrzustand gebracht, des Ä-2Ä-Kettennetzwerks liegenden Querwiderstan- wobei am Schaltungspunkt b ein Potential von +12 V
und am Schaltungspunkt d ein Potential von etwa + 20V auftritt Von der Steuerschaltung St2 her
werden damit die mit ihren Steüerelektroden an den Schaltungspunkt b angeschlossenen MOS-Transistoren
des und des ihm benachbarten Längswiderstandes einen Konstantstrom von beispielsweise 200 uA mit vom
Vorzeichenbit Bo des jeweils umzusetzenden Digitalsignals
bestimmtem Vorzeichen einspeist Eine solche Konstantstromquelle zur Erzeugung bipolarer Konstantströme
kann grundsätzlich in (beispielsweise aus Elektronik21 [1972] Nr. 5, S. 165,167,BiId 12) bekannter
721 — 722 des Ä-2Ä-Kettennetzwerks in den leitenden
Zustand gesteuert, während die mit ihren Steuereiektroden
an den Schaltungspunkt a angeschlossenen
MOS-Transistoren T23—T24 in den Sperrzustand
gesteuert werden.
Im zweiten Falle, d. h. bei Zuführung eines Bits »0«, wird der MOS-Transistor Na in den Sperrzustand
gebracht, wobei sich am Schaltungspunkt cdas Potential 5 auf etwa + 20 V verschiebt und am Schaltungspunkt a
das Potential von +12 V auftritt, und zugleich damit
wird der MOS-Transistor Nb in den leitenden Zustand gesteuert, wobei am Schaltungspunkt b das Potential
von etwa OV und am Schaltungspunkt c/das Potential
von etwa +10 V auftritt; von der Steuerschaltung Si2
her wird dann das MOS-Transistor-Paar T23—T24 in
den leitenden Zustand gesteuert, während das MOS-Transistor-Paar T21 — T22 in den Sperrzustand gelangt.
In entsprechender Weise können, ohne daß dies in der
Zeichnung im einzelnen dargestellt wäre, auch die übrigen Steuerschaltungen StI,... Stn ausgebildet sein
und damit auch in entsprechender Weise die mit ihnen verbundenen MOS-Transistor-Paare des Ä-2V?-Kettennetzwerks
steuern.
Bei der in der Zeichnung dargestellten Realisierung der Steuerschaltungen Si mit zwei in Kette geschalteten
MOS-Transistor-Invertern, die jeweils mit einer Bootstrap-Schaltung
verbunden sind, bewirken diese Bootstrap-Schaltungen,
daß jeweils die volle Steuerspannung Ugg an die Steuerelektroden des jeweils in den
leitenden Zustand zu steuernden MOS-Transistor-Paares des fl-2/?-Kettennetzwerks angeschaltet wird. Statt
dessen könnten die Steuerschaltungen Sf gegebenenfalls aber auch in Abweichung von den in der Zeichnung
dargestellten Verhältnissen in der Weise ausgebildet sein, daß die die Inverter bildenden MOS-Transistoren
jeweils über einen als Lastwiderstand ausgenutzten N-Kanal-MOS-Transistor vom Verarmungstyp mit der
die Steuerspannung Ugg führenden Leitung verbunden sind. Derartige Steuerschaltungen sind grundsätzlich
(aus der DE-OS 24 23 130) bekannt, weshalb hier darauf
nicht weiter eingegangen werden sollte. Des weiteren können als Steuerschaltungen auch bistabile Kippschaltungen
Verwendung finden, die entsprechende Lastelemente aufweisen, so daß wiederum gerade die volle
Steuerspannung Ugg an die Steuerelektroden des jeweiligen MOS-Transistor-Paares des /?-2Ä-Kettennetzwerks
angeschaltet wird. Auch hierauf braucht an dieser Stelle nicht weiter eingegangen zu werden.
Von den Steuerschaltungen Stί ...Stn her, denen
eingangsseitig die einzelnen Bits B\ ...Bn des umzusetzenden
Digitalsignals zuführbar sind, erhalten somit jeweils die MOS-Transistoren 771 — 77 2 bzw. 773— TiA
des jeweils einen der beiden von der betreffenden Steuerschaltung Si? (/ = !,... n) angesteuerten MOS-Transistor-Paares
771 — 772,773— 774 an ihren Steuerelektroden
die gleiche Steuerspannung Ugg, die auch an den Steuerelektroden der ständig leitenden MOS-Transistorer.
ΓΙΟ, Γ20,... und 7a3—7a4 liegt; die
MOS-Transistoren 773—774 bzw. 771 — 772 des jeweils anderen von der betreffenden Steuerschaltung
SO' angesteuerten MOS-Transistor-Paares erhalten an ihren Steuerelektroden eine unterhalb der Schwellen- ω
spannung des MOS-Transistoren liegende Steuerspannung. Damit ist nach Maßgabe des der betreffenden
Steuerschaltung So' jeweils zugeführten Bits B, des umzusetzenden Digitalsignals jeweils eines der beiden
MOS-Transistor-Paare leitend, nämlich bei Auftreten eines Bits »0« das zum Gegenpol der Konstantstrom- quelle
Io führende MOS-Transistor-Paar 773— 774 und bei Auftreten eines Bits »1« das zu der (virtuell) auf
gleichem Potential gehaltenen, den Analogsignalausgang bildenden Summenstromleitung 5 führende MOS-Transistor-Paar
Tii — Ti2. Dabei weichen unter dem Einfluß unterschiedlicher Steuerelektrode-Quelle-Spannungen
und Steuerelektrode-Senke-Spannungen die Widerstandswerte der einzelnen MOS-Transistoren
von einem für alle MOS-Transistoren einheitlichen Widerstandswert R mehr oder weniger stark ab, indem
unter den angegebenen Verhältnissen bei positivem (negativem) Vorzeichen des von der Konstantstromquelle
Io in das /?-2Ä-Kettennetzwerk eingespeisten Konstantstromes der Widerstand jeweils des dem
Längszweig des K-2/?-Kettennetzwerks zugewandten MOS-Transistors 771 bzw. 773 eines in einem
Querzweig des /?-2Ä-Kettennetzwerks liegenden MOS-Transistor-Paares
größer (kleiner) ist als der Widerstandswert des dem Längszweig des Ä-2Ä-Kettennetzwerks
abgewandten MOS-Transistors 772 bzw. Ti 4 des betreffenden MOS-Transistorpaares; durch die Beaufschlagung
der Steuerelektroden der jeweils leitenden, Querwiderstände bildenden MOS-Transistoren und der
Steuerelektroden der ständig leitenden, Längswiderstände bzw. den Abschlußwiderstand des Ä-2Ä-Kettennetzwerks
bildenden MOS-Transistoren mit ein und derselben Steuerspannung Ugg in Verbindung mit der
(virtuellen) Potentialgleichheit der den Analogsignalausgang bildenden Summenstromleitung s und des
Fußpunktes der Konstantstromquelle Io ist jedoch erreicht, daß der Widerstandswert jedes einen Längswiderstand
bildenden MOS-Transistors T/0 gerade gleich dem Widerstandswert desjenigen mit ihm
stromquellenseitig direkt verbundenen MOS-Transistors 771 bzw. Γ/3 ist, der zu dem gerade leitenden, den
betreffenden Querwiderstand bildenden MOS-Transistor-Paar 771-772 bzw. 773- Ti4 gehört, während
der Widerstandswert des jeweils anderen MOS-Transistors dieses MOS-Transistor-Paares allenfalls bis auf
vernachlässigbar kleine Abweichungen gleich dem Widerstandswert des jeweils verbleibenden, stromquellenabgewandeten
Teils des Ä-2Ä-Kettennetzwerks ist. Auf der Summenstromleitung s ergibt sich damit auf ein
umzusetzendes Digitalsignal BqB\Bi ...Bn hin ein Summenstrom
der ein dem Digitalsignal exakt entsprechendes Analogsignal darstellt
Abschließend sei noch bemerkt, daß das vorstehend beschriebene Ausführungsbeispiel von der Verwendung
von N-Kanal-MOS-Transistoren ausgeht, daß statt
dessen aber auch P-Kanal-MOS-Transistoren vom Anreicherungstyp Verwendung finden können, wobei
dann eine Steuerspannung Ugg= -12V vorzusehen
wäre.
Zusammenfassung
Schaltungsanordnung zur Umsetzung von Digital-Signalen,
insbesondere.PCM-Signalen, in diesen entsprechende
Analog-Signale, mit einem Ä-2Ä-Kettennetzwerk
In einem Digital-Analog-Umsetzer mit einem durch MOS-Transistoren gebildeten Ä-2Ä-Kettennetzwerk,
das an einem Ende mit einem Konstantstrom mit vom Digitalsignal bestimmten Vorzeichen beaufschlagt wird,
werden die Querwiderstände bildenden, paarweise
Claims (1)
- Patentanspruch:Schaltungsanordnung zur Umsetzung von jeweils eine Anzahl von Bits umfassenden Digitalsignalen, insbesondere PCM-Signalen, in diesen entsprechende Analogsignale, mit einem Längswiderstände des Widerstandswertes R und Querwiderstände des Widerstandswertes 2R aufweisenden Ä-2Ä-Kettennetzwerk,
Priority Applications (16)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2838310A DE2838310C2 (de) | 1978-09-01 | 1978-09-01 | Schaltungsanordnung zur Umsetzung von Digital-Signalen, insbesondere PCM- Signalen, in diesen entsprechende Analog- Signale, mit einem R-2R-Kettennetzwerk |
LU80870A LU80870A1 (de) | 1978-09-01 | 1979-02-02 | Schaltungsanordnung zur umsetzung von digital-signalen,insbesondere pcm-signalen,in diesen entsprechende analog-signale,mit einem r-2r-kettennetzwerk |
SE7901370A SE428985B (sv) | 1978-09-01 | 1979-02-15 | Kopplingsanordning for omvandling av digitala signaler, serskilt pcm-signaler, till deremot svarande analogisignaler med hjelp av en motstandskedja |
AT0124579A AT367939B (de) | 1978-09-01 | 1979-02-19 | Schaltungsanordnung zur umsetzung von digital-signalen, insbesondere pcm-signalen, in diesen entsprechende analog-signale, mit einem r-2r-kettennetzwerk |
NL7901419A NL7901419A (nl) | 1978-09-01 | 1979-02-22 | Schakelinrichting voor het omzetten van digitale sig- nalen, in het bijzonder pcm-signalen, in daarmee over- eenstemmende analoge signalen met behulp van een r-2r- -laddernetwerk. |
GR58456A GR73570B (de) | 1978-09-01 | 1979-02-23 | |
IT20518/79A IT1112183B (it) | 1978-09-01 | 1979-02-26 | Disposizione circuitale per convertire segnali digitali,specialmente segnali pcm,in corrispondenti segnali analogici,mediante una rete a catena r-2r |
FR7905189A FR2435162B1 (fr) | 1978-09-01 | 1979-02-28 | Montage pour convertir des signaux numeriques, notamment des signaux pcm, en des signaux analogiques correspondants, au moyen d'un reseau iteratif r-2r |
AR275700A AR215221A1 (es) | 1978-09-01 | 1979-03-05 | Disposicion de circuito para convertir senales digitales que comprenden en cada caso una pluralidad de bitios,particularmente senales pcm,en senales analogicas correspondientes a dichas senales digitales |
BE0/194010A BE874829A (fr) | 1978-09-01 | 1979-03-14 | Montage pour la conversion de signaux numeriques en signaux analogiques correspondants, avec un reseau iteratif r-2r |
GB7909378A GB2029143B (en) | 1978-09-01 | 1979-03-16 | Digital to analogue converter |
CH259279A CH644233A5 (de) | 1978-09-01 | 1979-03-20 | Schaltungsanordnung zur umsetzung von digital-signalen, insbesondere pcm-signalen, in diesen entsprechende analog-signale, mit einem r-2r-kettennetzwerk. |
JP54041145A JPS6013617B2 (ja) | 1978-09-01 | 1979-04-06 | Da変換器 |
SU792807703A SU1233820A3 (ru) | 1978-09-01 | 1979-08-30 | Устройство дл преобразовани цифровых сигналов в соответствующие им аналоговые сигналы |
ZA00794643A ZA794643B (en) | 1978-09-01 | 1979-08-31 | Digital to analogue converter |
US06/303,122 US4415883A (en) | 1978-09-01 | 1981-09-17 | Circuit arrangement for converting digital signals in particular PCM signals, into corresponding analog signals with a R-2R chain network |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2838310A DE2838310C2 (de) | 1978-09-01 | 1978-09-01 | Schaltungsanordnung zur Umsetzung von Digital-Signalen, insbesondere PCM- Signalen, in diesen entsprechende Analog- Signale, mit einem R-2R-Kettennetzwerk |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2838310B1 DE2838310B1 (de) | 1980-01-10 |
DE2838310C2 true DE2838310C2 (de) | 1983-12-01 |
Family
ID=6048518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2838310A Expired DE2838310C2 (de) | 1978-09-01 | 1978-09-01 | Schaltungsanordnung zur Umsetzung von Digital-Signalen, insbesondere PCM- Signalen, in diesen entsprechende Analog- Signale, mit einem R-2R-Kettennetzwerk |
Country Status (16)
Country | Link |
---|---|
US (1) | US4415883A (de) |
JP (1) | JPS6013617B2 (de) |
AR (1) | AR215221A1 (de) |
AT (1) | AT367939B (de) |
BE (1) | BE874829A (de) |
CH (1) | CH644233A5 (de) |
DE (1) | DE2838310C2 (de) |
FR (1) | FR2435162B1 (de) |
GB (1) | GB2029143B (de) |
GR (1) | GR73570B (de) |
IT (1) | IT1112183B (de) |
LU (1) | LU80870A1 (de) |
NL (1) | NL7901419A (de) |
SE (1) | SE428985B (de) |
SU (1) | SU1233820A3 (de) |
ZA (1) | ZA794643B (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5312370A (en) * | 1976-07-20 | 1978-02-03 | Toei Kogyo Kk | Device for automatically and contnuously measuring magnetization curve of magnetic substance |
DE2939455C2 (de) * | 1979-09-28 | 1983-11-17 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur Umsetzung von Digital-Signalen, insbesondere PCM-Signalen, in diesen entsprechende Analog-Signale, mit einem R-2R-Kettennetzwerk |
JPH0115241Y2 (de) * | 1981-03-20 | 1989-05-08 | ||
JPS59125121A (ja) * | 1982-12-29 | 1984-07-19 | Fujitsu Ltd | R―2rラダーデジタル―アナログ変換回路 |
JPS59163912A (ja) * | 1983-03-08 | 1984-09-17 | Toshiba Corp | C−r型da変換器 |
US4580131A (en) * | 1983-06-03 | 1986-04-01 | Harris Corporation | Binarily weighted D to a converter ladder with inherently reduced ladder switching noise |
US4635038A (en) * | 1985-11-08 | 1987-01-06 | Advanced Micro Devices, Inc. | CMOS-transistor-based digital-to-analog converter |
JPH0449423U (de) * | 1990-09-03 | 1992-04-27 | ||
US5134400A (en) * | 1991-01-07 | 1992-07-28 | Harris Corporation | Microwave multiplying D/A converter |
DE69306603T2 (de) * | 1992-02-11 | 1997-06-05 | Philips Electronics Nv | Stromteiler sowie integrierte Schaltung mit mehreren Stromteilern |
JP3222783B2 (ja) * | 1996-09-30 | 2001-10-29 | 株式会社東芝 | D/aコンバ−タ |
CN1324320C (zh) * | 2004-04-07 | 2007-07-04 | 威盛电子股份有限公司 | 多组直流信号转换数字信号装置 |
JP2007143069A (ja) * | 2005-11-22 | 2007-06-07 | Mitsubishi Electric Corp | 電力増幅器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2043946A5 (de) * | 1969-05-02 | 1971-02-19 | Commissariat Energie Atomique | |
DE2154654A1 (de) * | 1971-11-03 | 1973-05-10 | Siemens Ag | Verfahren zur erzeugung definierter strom- bzw. widerstandsverhaeltnisse in mis-feldeffekttransistorgruppen |
DE2423130A1 (de) * | 1974-05-13 | 1975-11-20 | Siemens Ag | Schaltungsanordnung zur umsetzung von digitalen siganlen, insbesondere pcm- signalen, in entsprechende analoge spannungen |
DE2315986B2 (de) * | 1973-03-30 | 1978-03-30 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Digital-Analog-Umsetzer, insbesondere für einen nach dem Iterativverfahren arbeitenden Codierer |
-
1978
- 1978-09-01 DE DE2838310A patent/DE2838310C2/de not_active Expired
-
1979
- 1979-02-02 LU LU80870A patent/LU80870A1/de unknown
- 1979-02-15 SE SE7901370A patent/SE428985B/sv not_active IP Right Cessation
- 1979-02-19 AT AT0124579A patent/AT367939B/de not_active IP Right Cessation
- 1979-02-22 NL NL7901419A patent/NL7901419A/nl not_active Application Discontinuation
- 1979-02-23 GR GR58456A patent/GR73570B/el unknown
- 1979-02-26 IT IT20518/79A patent/IT1112183B/it active
- 1979-02-28 FR FR7905189A patent/FR2435162B1/fr not_active Expired
- 1979-03-05 AR AR275700A patent/AR215221A1/es active
- 1979-03-14 BE BE0/194010A patent/BE874829A/xx not_active IP Right Cessation
- 1979-03-16 GB GB7909378A patent/GB2029143B/en not_active Expired
- 1979-03-20 CH CH259279A patent/CH644233A5/de not_active IP Right Cessation
- 1979-04-06 JP JP54041145A patent/JPS6013617B2/ja not_active Expired
- 1979-08-30 SU SU792807703A patent/SU1233820A3/ru active
- 1979-08-31 ZA ZA00794643A patent/ZA794643B/xx unknown
-
1981
- 1981-09-17 US US06/303,122 patent/US4415883A/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2043946A5 (de) * | 1969-05-02 | 1971-02-19 | Commissariat Energie Atomique | |
DE2154654A1 (de) * | 1971-11-03 | 1973-05-10 | Siemens Ag | Verfahren zur erzeugung definierter strom- bzw. widerstandsverhaeltnisse in mis-feldeffekttransistorgruppen |
DE2315986B2 (de) * | 1973-03-30 | 1978-03-30 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Digital-Analog-Umsetzer, insbesondere für einen nach dem Iterativverfahren arbeitenden Codierer |
DE2423130A1 (de) * | 1974-05-13 | 1975-11-20 | Siemens Ag | Schaltungsanordnung zur umsetzung von digitalen siganlen, insbesondere pcm- signalen, in entsprechende analoge spannungen |
Non-Patent Citations (3)
Title |
---|
DE-Z: Elektronik 21 (1972, Nr. 2, S. 39-43 * |
US: 1978 IEEE International Solid- State Circuits Conference Digest of Technical Papers, 1. Aufl., 1978, Publisher Lewis Winner, Coral Gables, FL 33134, S. 186,187 * |
US-Z: Electronics 45(1972), Nr.12, S. 83-91 * |
Also Published As
Publication number | Publication date |
---|---|
GB2029143A (en) | 1980-03-12 |
SU1233820A3 (ru) | 1986-05-23 |
NL7901419A (nl) | 1980-03-04 |
JPS5535596A (en) | 1980-03-12 |
SE428985B (sv) | 1983-08-01 |
LU80870A1 (de) | 1979-06-07 |
BE874829A (fr) | 1979-07-02 |
DE2838310B1 (de) | 1980-01-10 |
ATA124579A (de) | 1981-12-15 |
SE7901370L (sv) | 1980-03-02 |
AR215221A1 (es) | 1979-09-14 |
FR2435162A1 (fr) | 1980-03-28 |
IT1112183B (it) | 1986-01-13 |
CH644233A5 (de) | 1984-07-13 |
IT7920518A0 (it) | 1979-02-26 |
AT367939B (de) | 1982-08-10 |
FR2435162B1 (fr) | 1985-01-11 |
JPS6013617B2 (ja) | 1985-04-08 |
GB2029143B (en) | 1982-09-02 |
GR73570B (de) | 1984-03-19 |
US4415883A (en) | 1983-11-15 |
ZA794643B (en) | 1980-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3613895C2 (de) | ||
DE2414917C2 (de) | Leseverstärker | |
DE2838310C2 (de) | Schaltungsanordnung zur Umsetzung von Digital-Signalen, insbesondere PCM- Signalen, in diesen entsprechende Analog- Signale, mit einem R-2R-Kettennetzwerk | |
DE2510604C2 (de) | Integrierte Digitalschaltung | |
DE2310267C2 (de) | Digital/Analog-Umsetzer | |
DE2756267A1 (de) | Halbleiterspeicher | |
DE2421988C2 (de) | Analogspannungsschalter | |
DE4236072A1 (de) | Treiberschaltung zur erzeugung digitaler ausgangssignale | |
DE2037023C3 (de) | Seriell arbeitende, digitale Speicheranordnung | |
DE2031038C3 (de) | Schaltungsanordnung zur Auswahl jeweils einer von 2" Adressenleitungen eines Speichersystems | |
DE1814213C3 (de) | J-K-Master-Slave-Flipflop | |
DE2520701A1 (de) | Analog-digital-wandler mit josephson-kontakten | |
EP0028695B1 (de) | Schaltungsanordnung zur Umsetzung von Digital-Signalen, insbesondere von PCM-Signalen, in diesen entsprechende Analog-Signale, mit einem R-2R-Kettennetzwerk | |
DE2221717A1 (de) | Teilnehmerschaltung | |
DE3713687A1 (de) | Integrierte halbleiterschaltung | |
DE2901484A1 (de) | Schaltungsanordnung zur umsetzung von digital-signalen, insbesondere pcm-signalen, in diesen entsprechende analog-signale, mit einem r-2r-kettennetzwerk | |
EP0034712B1 (de) | Integrierte digitale Halbleiterschaltung | |
DE3035999C2 (de) | Schaltungsanordnung zum Umsetzen eines binären Eingangssignals in ein Telegrafiersignal | |
DE2737506C2 (de) | Ausgangsverstärker mit CMOS-Transistoren | |
DE2063639C3 (de) | Verknüpfungsglied | |
EP0044021A1 (de) | Aus MIS-Feldeffekttransistoren bestehender elektrischer Widerstand für integrierte Halbleiterschaltungen | |
DE3014650A1 (de) | Wechselrichter | |
DE3405809C2 (de) | Ausgangsstufe | |
DE2039606A1 (de) | Elektrisches,dynamisch betriebenes Speicherelement | |
DE19812918C2 (de) | Schaltungsanordnung für einen Komparator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8339 | Ceased/non-payment of the annual fee |