-
-
Abgleichbarer Digital-Analog-Wandler
-
Bei der Herstellung von monolithisch integrierten Digital-Analog-Wandlern,
im folgenden kurz mit D/A-Wandler bezeichnet, nimmt die Ausbeute an D/A-Wandlern,
welche eine Wandlerkennlinie mit befriedigender Linearität und Monotonie aufweisen,
von einer bestimmten Bitanzahl mit steigender Bitanzahl stark ab. Dies ist auf nicht
vermeidbare Fabrikat ionsschwankungen zurückzuführen, wobei natürlich unter den
möglichen Herstellungsprozessen diejenigen gewählt werden , welche die geringsten
Schwankungen der Widerstandswerte der R/2R-Netzwerke ergeben.
-
Läßt man beispielsweise bei einem monolithisch integrierten R/2R-Netzwerk
einen maximalen Fehler von 1/2 LSB (niedrigstwertiges Bit) zu, d. h. die Hälfte
des dem niedrigstwertigen Bit zugeordneten Ausgangssignals, so ist bei gewissen
unvermeidbaren Prozesstoleranzen gegenwärtig ohne Abgleich lediglich die Herstellung
eines 8/Bit-D/A-Wandlers mit erträglicher Ausbeute möglich.
-
Aus "1980 KIESE International Solid-State Circuits Conference, Digest
of Technical Papers" Seiten 12 und 13, ist zur Lösung des oben genannten Problems
bekannt, einen D/A-Wandler mittels eines Korrekturwandlers, dessen Ausgangssignal
zum Ausgangssignal des Haupt-D/A-Wandlers addiert wird, abzugleichen. Der Korrekturwandler
erhält als Eingangssignal ein Korrekturwort eines mittels eines Laser-Strahls programnierbaren
Pestwertspeichers.
-
Es tritt aber häufig entweder der Fall auf, daß wohl ein N-Bit-D/A-Wandler
mit erträglicher Ausbeute hergestellt
werden kann, nicht aber ein
N+l-Bit-D/A-Wandler, oder aber die Genauigkeit der Ausgangsspannung eines solchen
N-Bit-D/A-Wandlers vergrößert werden soll. In diesen Fällen bedeutet es einen unverhältnismäßig
großen Aufwand, entsprechend der oben genannten Literaturstelle einen mittels eines
Lasers-Strahls programmierbaren Festwertspeicher zum Abgleich bei der Produktion
von integrierten D/A-Wandlern zu verwenden..
-
Die Erfindung betrifft einen abgleichbaren Digital-Analog-Wandler
gemäß dem Oberbegriff des Anspruchs 1.
-
Aufgabe der Erfindung ist, einen D/A-Wandler mit einem monolithisch
integrierten R-2R-Netzwerk gemäß dem Oberbegriff des Anspruchs 1 mittels einer einfachen
integrierten Abgleichvorrichtung derart weiterzubilden, daß die durch Herstellungstoleranzen
bedingten Fehler durch einen einfachen Abgleichvorgang vermindert werden können.
-
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil
des Anspruchs 1 angegebene Ausbildung gelöst.
-
Die Erfindung wird im folgenden anhand der Zeichnung erläutert, deren
Fig. 1 die Schaltung des abgleichbaren R/2R-Netzwerkes eines D/A-Wandlers nach der
Erfindung zeigt und deren Fig. 2 zur Erläuterung des Abgleichvorganges eines D/A-Wandlers
nach der Erfindung dient.
-
Der abgleichbare D/A-Wandler nach der Erfindung enthält ein monolithisch
integriertes R-2R-Netzwerk, welches entsprechend der Bitanzahl n Reihenwiderstände
des Widerstandwertes R und n+l Parallelwiderstände mit dem Widerstandwert 2R aufweist,
da an den einzelnen Verbindungspunkten der Reihenwiderstände jeweils ein erster
Anschluß eines der Parallelwiderstände liegt. Die zweiten Anschlüsse der Parallelwiderstände
2R können, wie bei D/A-Wandlern üblich, über je einen der elektronischen Schalter
S1 bis Sn an einen der beiden Ausgänge A bzw. B des Netzwerkes geschaltet werden.
Die Referenzspannung Ur wird an dem Verbindungspunkt 1 des ersten Reihenwiderstandes
mit dem ersten Parallelwiderstand des höchstwertigen Bits MSB angelegt. In der Fig.
1 sind ferner die Signalleitungen L1 bis Ln für die elektronischen Schalter eingezeichnet,
die zu den Gateanschlüssen von Isolierschichtfeldeffekttransistoren führen, falls
solche als elektronische Schalter verwendet werden.
-
Der für den abgleichbaren D/A-Wandler nach der Erfindung wesentliche
Teil ist von der Linie 11 der Fig. 1 umrandet.
-
Er enthält einen weiteren Reihenwiderstand R1, der an dem Verbindungspunkt
zwischen dem Reihenwiderstand R und dem Parallelwiderstand R des niedrigstwertigen
Bits LSB angeschlossen ist. In Reihe zu diesem weiteren Reihenwiderstand R1 liegen
in Reihe zu zwei weiteren elektronischen Schaltern Sa und Sb je ein weiterer Parallelwiderstand
mit dem Widerstandswert 2R, die wahlweise an einen der Ausgänge A bzw. B des Netzwerkes
gelegt werden können.
-
In die beiden Steuerleitungen 3 bzw. 4 dieser beiden elektronischen
Schalter Sa bzw Sb ist je ein auftrennbares Verbindungselement 5 bzw. 6 eingefügt.
Die Steuerleitungen 3 und 4 werden hinter den auftrennbaren Verbindungselementen
5 und 6 zu einer gemeinsamen Steuerleitung 3,4 zusammen-
gefaßt,
die mit der MSB-Steuerleitung 7 verbunden wird.
-
Dadurch wird erreicht, daß gleichzeitig mit der Ansteuerung der MSB-Steuerleitung
7 das.Korrekturnetzwerk mit den Schaltern Sa und Sb entsprechend der eingegebenen
Korrektur wirksam wird. In der Fig. 1 sind die Schalter 1...
-
Sn , Sa und Sb in der Stellung für die logische "Null" gezeichnet.
Die beiden Ausgänge A und B des R-2R-Netzwerkes liegen an den beiden Eingängen des
Operationsvverstärkers Op, dessen Ausgang, an dem das Ausgangssignal Ja abgegriffen
wird, mit dem Ausgang A des Netzwerkes über den Eichwiderstand Ro verbunden ist.
-
In der Fig. 2 ist schematisch die Ausgangsspannung Ua eines D/A-Wandlers
als Funktion des eingestellten Digitalwertes n schematisch dargestellt. An der Stelle
nl schaltet das MSB. Der Bitwert zu MSB darf höchstens um den Bitwert des LSB abweichen,
da sonst der D/A-Wandler nicht mehr abgleichbar ist. Die Genauigkeit dieses Bitwertes
sei also im ungünstigsten Fall ein LSB-Wert. In diesem Falle kann ein Versatz der
Kennlinie bei nl um + ein LSB-Wert auftreten. Dieser Versatz kann mit Hilfe der
Schaltung gemäß der Fig. 1 korrigiert werden.
-
In der Praxis werden dazu auf der noch unzerteilten Halbleiterplatte
der Sprung bei nl gemessen und auftrennbaren Verbindungselemente 5 bzw. 6 entsprechend
aufgetrennt: Bei einer Abweichung von > 1/2 LSB-Wert wird das Verbindungselement
5 aufgetrennt.
-
Liegt die Abweichung zwischen + 1/2 LSB-Wert und - 1/2 LSB-Wert,
dann werden beide Verbindungselemente 5 und 6 aufgetrennt.
-
Liegt eine Abweichung von C- 1/2 LSB-Wert vor, so ist das Verbindungsselement
6 aufzutrennen.
-
Die beim abgleichbaren D/A-Wandler nach der Erfindung mögliche Korrektur
ist also + 1/2 LSB-Wert, Null, -1/2 LSB-Wert.
-
Die Genauigkeit eines abgleichbaren D/A-Wandlers mit einem monolithisch
integrierten R-2R-Netzwerk wird durch die Genauigkeit des MSB-Wertes begrenzt. Ist
beispielsweise die relative Genauigkeit kr der Widerstände 2 8, dann die liegen
die absoluten Fehler der einzelnen Stufen zwischen LSB und MSB von 2 8*LSB-Wert
bis 2 I LSB-Wert für einen 8-Bit-DjA-Wandler. Würde ein neuntes Bit hinzugefügt,
so betrüge der absolute Fehler bereits 1'LSB-Wert. Bei der angenommenen Herstellungsgenauigkeit
ist also durch die Erfindung die Möglichkeit gegeben, einen 8-Bit-D/A-Wandler mit
großer Genauigkeit zu realisieren.
-
Die Erfindung kann verwendet werden, um erstens den Fehler des neunten
Bitwertes bei dem oben genannten Ausführungsbeispiel auf t 1/2 LSB-Wert einzuschränken
oder zweitens den Fehler des MSB-Wertes auf + 1/4 LSB-Wert einzuschränken.
-
Der erste Fall entspricht der Möglichkeit einer Verlängerung des D/A-Wandlers
über eine Erhöhung der Auflösung. Zu diesem Zwecke sind die oben genannten Abgleichvorgänge
durchzuführen.
-
Der zweite Fall entspricht einer Verbesserung der Genauigkeit des
MSB-Wertes. Liegt beispielsweise die gemessene Abweichung zwischen 1/2 LSB-Wert
und 1/4 LSB-Wert, so ist das Verbindungselement 5 aufzutrennen. Liegt die
Abweichung
zwischen 1/4 LSB-Wert und - 1/4 LSB-Wert so sind beide Verbindungselemente 5 und
6 aufzutrennen, während das Verbindungselement 6 aufgetrennt werden muß, wenn eine
Abweichung zwischen -1/4 LSB-Wert und -1/2 LSB-Wert liegt.
-
In der Praxis werden die D/A-Wandler mit einem monolithisch integrierten
R-2R-Netzwerk nach der Erfindung auf der noch nicht zerteilten Halbleiterplatte
hinsichtlich des Sprunges bei nl der Fig. 2 gemessen und die auftrennbaren Verbindungselemente
5 bzw. 6 entsprechend einem eingegebenen Programm aufgetrennt. Zu diesem Zwecke
können in den Steuerleitungen 3 und 4 vor den Verbindungselementen 5 und 6 die Kontaktflecke
8 bzw. 9 enthalten sein, auf die Spitzenelektroden aufgebracht werden können. Ferner
ist ein weiterer Kontaktfleck 10 in der gemeinsamen Steuerleitung 3, 4 angeordnet,
cber welchen die gemeinsame Steuerleitung 3, 4 mit der MSB-Steuerleitung 7 verbunden
ist. Nach Aufsetzen der Spitzenelektroden auf die Kontaktflecke 8, 9 und 10 werden
durch entsprechende Stromstöße die erforderlichen Trennungen der Verbindungselemente
5 bzw. 6 durchgeführt. Aufgrund dieser Kontaktflecke 8, 9 und 10 ist es also möglich,
mit einfachen Mitteln den D/A-Wandler nach der Erfindung abzugleichen.
-
Die Widerstände des monolithisch integrierten R-2R-Netzwerkes werden
vorzugsweise in Form von diffundierten Widerständen realisiert, deren Dotierungen
unter Verwendung von gegen Ionen wirksamen Maskierungen unter Anwendung einer Ionenimplantation
in die Oberfläche der Halbleiterplatte eingebracht worden sind.