DD240106A1 - Verfahren und schaltungsanordnung zum abgleich von analog-ein/ausgabe-baugruppen fue mikrorechner - Google Patents

Abstract

Anwendbar in mikrorechnerbetriebenen Einrichtungen zur Prozessautomatisierung soll die Erfindung einen vollstaendig rechnergestuetzten Abgleich aller Signalkanaele beim Fertigungsprozess von Analog-Ein/Ausgabe-Baugruppen ermoeglichen. Hierzu werden vom Mikrorechner solche Bitmuster ausgegeben, bei denen der jeweils abzugleichende Ausgangskanal die vorgesehenen Analogsollwerte annimmt. Aus diesen Bitmustern und den idealen bei Fehlerfreiheit erforderlichen Bitmustern werden nach Geradengleichungen Korrekturwerte errechnet und in einem programmierbaren Festwertspeicher abgelegt, der Bestandteil der Baugruppe ist. Fuer den Abgleich der Eingangskanaele, bei dem ebenfalls nach Geradengleichungen Korrekturwerte errechnet und in dem programmierbaren Festwertspeicher abgelegt werden, wird ein Ausgangskanal als Referenzquelle benutzt, so dass eine externe Referenzquelle nicht erforderlich ist. Im laufenden Betrieb werden die abgelegten Korrekturwerte zur Messwertkorrektur durch Geradentransformationen verwendet. Figur

Description

Hierzu 1 Seite Zeichnung.

Anwendungsgebiet der Erfindung

Die Erfindung betrifft den im Rahmen des Fertigungsprozesses durchzuführenden Abgleich von Analog-Ein/Ausgabe-Baugruppen. Sie ist auf allen Gebieten der Steuer- und Regelungstechnik einsetzbar, bei denen Analogsignale mit Mikrorechnern verarbeitet oder ausgegeben werden.

Charakteristik der bekannten technischen Lösungen

In der Prozeßautomatisierung ist es erforderlich, eine große Anzahl von Analogsignalen zu verarbeiten und die verarbeiteten Signale ebenfalls in analoger Form dem Prozeß wieder zuzuführen. Beim Einsatz von Mikrorechnern für derartige Aufgaben muß hierfür eine Analog/Digita-(AD-) und nach der Signalverarbeitung eine Digital/Analog-(DA-)Wandlung durchgeführt werden, wofür spezielle Analogeingabe- und Analogausgabebaugruppen vorgesehen sind. Üblicherweise werden einer derartigen Baugruppe, die in größerer Anzahl vorhandenen Analogsignale über Multiplexer zugeführt, und die auszugebenden Analogsignale werden ebenfalls über Multiplexer an den Prozeß abgegeben. Die Multiplexer sind Bestandteil dieser Baugruppe.

Vor dem Einsatz einer derartigen Baugruppe muß ein Abgleich stattfinden, um die entsprechenden Genauigkeitsforderungen zu erfüllen. Der Abgleich erstreckt sich auf jeden einzelnen Signalkanal für Ein- und Ausgang. Sollen die Analogeingabe- und Analogausgabebaugruppen universell einsetzbar sein, dann müssen sie auch unterschiedliche Signaiarten wie Spannungs- und Stromsignale verarbeiten können. Mit diesen Forderungen ergeben sich eine große Anzahl von Abgleichpunkten und Abgleichvorgängen für jede derartige Baugruppe.

Bekannte Lösungen verwenden zum Abgleich von Nullpunkt- und Verstärkungsfehlern Einstellregler. Bei Analog-Ein/Ausgabe-Baugruppen mit einer großen Anzahl von Signalkanälen sind demgemäß nachteiligerweise eine Vielzahl derartiger Einstellregler und die dazu erforderlichen manuellen zeitaufwendigen nichtautomatisierbaren Einstellvorgänge notwendig. Daraus resultieren hohe Bauelementekosten, ein hoher Platzbedarf, eine reduzierte Zuverlässigkeit auf Grund der relativ hohen Ausfallrate der Einstellregler sowie eine Vergrößerung der Langzeitdrift der Anordnung durch eine entsprechende Drift der Einstellregler.

Zum Selbstabgleich der Signalkanäle für die Anaiogeingabe und der AD-Wandlung sind weiterhin Lösungen bekannt, die, teilweise mit Mikrorechnern, spezielle Korrekturinformationen ermitteln, diese in einem Speicher ablegen und bei jeder Signalverarbeitung Korrekturrechnungen durchführen.

In der DD-PS 136 087 wird für einen AD-Wandler nach dem Prinzip der sukzessiven Approximation eine Schaltungsanordnung für den rechnergestützten Selbstabgleich vorgeschlagen. Dabei erfolgt eine Korrektur der Linearität und des Nullpunktes eines AD-Wandlers. Für die einzelnen niederwertigen Bits des AD-Wandlers, deren Anzahl nicht festgelegt ist, werden Korrekturwerte ermittelt, in einem Speicher abgelegt und bei der Umsetzung zum Ergebnis hinzugefügt. Dabei haben die Korrekturwerte den Charakter von Bitgewichten. Als Speicher werden wahlweise RAM- oder PROM-Schaltkreise eingesetzt.

Diese Anordnung ist grundsätzlich geeignet für einen Abgleich von Signalkanälen für die Analogeingabe und der AD-Wandlung. Der überwiegende Anteil des Aufwandes der Anordnung dient dem Abgleich der Linearität, der beim gegenwärtigen Stand der Bauelemente nicht mehr erforderlich ist. Für den Abgleich von Nullpunkt und Verstärkung, insgesamt 2 Abgleichpunkte, der gegenwärtig und zukünftig weiter relevant ist, wäre diese Anordnung prinzipiell auch einsetzbar, aber der hohe Aufwand hinsichtlich der Korrektur jedes einzelnen Bits, insgesamt 12 Abgleichpunkte, nebst Abgleichaufwand, Abgleichzeit und Rechenzeit für die betriebsmäßigen Korrekturrechnungen stellt sich als schwerwiegender Nachteil dar. Dieser nachteilig hohe Aufwand multipliziert sich mit der Anzahl der Signalkanäle am Eingang, wenn die beschriebene Anordnung hierfür genutzt wird. Die Anordnung löst nicht das Problem des Abgleiches der Signalkanäle des Ausganges.

Aus der DE-OS 3 232 280 ist eine weitere Anordnung bekannt, mit der eine Driftkompensation von AD-Wandlern mit digitalen Mitteln erreicht werden kann. Nach mindestens zwei aufeinanderfolgenden Wandlungen wird der Eingang des Wandlers für eine weitere Wandlung auf ein vorgegebenes Bezugspotential, vorzugsweise Nullpotential, gelegt. Das sich ergebende Bitmuster des Wandlers wird in einem Speicher abgelegt und dient bei den folgenden Umsetzungen als Korrekturwert, der von dem Zwischenergebnis subtrahiert wird.

Der Einsatz dieser Anordnung für einen Abgleich bei der Fertigung ist nicht zweckmäßig, da das Abgleichziel nur zu einem geringen Teil erreicht werden kann. Erreicht werden soll ein Abgleich von Nullpunkt und Verstärkung. Demgegenüber liefert die Anordnung nur einen einzigen Bezugspotential- bzw. Nullpunktkorrekturwert. Auch mit dieser Anordnung läßt sich ein Abgleich der Signalkanäle am Ausgang nicht durchführen.'

Alle Abgleichanordnungen haben gemeinsam den Nachteil, daß ein Abgleich ohne hochgenaue und hochkonstante Referenzquellen ausreichender Belastbarkeit nicht möglich ist. Derartige Referenzquellen gehören wegen ihres hohen Aufwandes zur Realisierung der erforderlichen zeitlichen Invarianz üblicherweise nicht zur Ausstattung von Entwicklungslabors für Analog- und Digitaltechnik.

Ziel der Erfindung

Ziel der Erfindung ist es, eine solche Lösung zu finden, die den Einsatz einer Vielzahl von Einstellreglern sowie der damit verbundenen manuellen Einstellvorgänge überflüssig macht, den Platzbedarf verringert, die Zuverlässigkeit erhöht und den Arbeitszeitaufwand für den Abgleich der Baugruppe während der Fertigung verringert. Weiterhin sollen Verbesserungen in bezug auf Fehlerklasse und Langzeitdrift erreicht werden.

Wesen der Erfindung

Aufgabe der Erfindung ist es, für den im Fertigungsprozeß erfolgenden Abgleich von Analog-Ein/Ausgabe-Baugruppen für Mikrorechner ein Verfahren und eine Schaltungsanordnung zu schaffen, mit denen außer dem rechnergestützten Abgleich der Signalkanäle für die Analogeingabe auch ein rechnergestützer Abgleich der Signalkanäle für die Analogausgabe ermöglicht wird, der keine Referenzquellen benötigt, und der in einfacher Weise automatisiert werden kann.

Diese Aufgabe wird mit einem Verfahren gelöst, das die folgenden Erfindungsmerkmale aufweist. Zum Abgleich eines jeden Signalkanals sowohl für die Analogeingabe als auch für die Analogausgabe werden als Abgleich-Soll-Werte die obere und die untere Bereichsgrenze bzw. Werte in der Nähe der Bereichsgrenzen verwendet. Zum Abgleich der Signalkanäle der Analogausgabe werden mit einem als Prüfrechner wirkenden Mikrorechner solche digitalen Ist-Werte gesucht, die an den Signalkanälen der Analogausgabe die entsprechenden Abgleich-Soll-Werte verursachen. Aus den digitalen Ist-Werten und den digitalen Abgleich-Soll-Werten werden nach Geradengleichungen Korrekturwerte gebildet und in einem programmierbaren Festwertspeicher abgelegt. Der Abgleich der Signalkanäle der Analogeingabe erfolgt zeitlich nach dem Abgleich aller Signalkanäle der Analogausgabe. Zum Abgleich der Signalkanäle der Analogeingabe wird derjenige Signalkanal der Analogausgabe als Referenzquelle benutzt, der den geringsten Abgleichfehler aufweist. Bei automatisiertem Abgleich-werden alle Ausgabekanäle für eine entsprechende Zahl von Eingabekanälen als Referenzquellen benutzt. Zum Abgleich der Signalkanäle der Analogeingabe werden vom Prüfrechner über die Analogausgabe die bereits ermittelten digitalen Ist-Werte ausgegeben, die zu den analogen Abgleich-Soll-Werten führen. Aus den digitalen Abgleich-Soll-Werten der Analogeingabe und aus den aus der AD-Wandlung der Analogeingabe entstehenden digitalen Ist-Werten werden ebenfalls nach Geradengleichungen Korrekturwerte gebildet und in dem programmierbaren Festwertspeicher abgelegt. Die laufenden betriebsmäßigen Berechnungen digitaler Meßwertkorrekturen erfolgen ebenfalls nach Geradengleichungen.

Eine Schaltungsanordnung zur Durchführung dieses Verfahrens weist die folgenden Erfindungsmerkmale auf. Die Analog-Ein/Ausgabe-Baugruppe enthält einen programmierbaren Festwertspeicher zur nichtflüchtigen Ablage der Korrekturwerte, der über Busleitungen mit dem als Prüfrechner bzw. Anwenderrechner dienenden Mikrorechner verbunden ist. Weiterhin enthält diese Baugruppe bedarfsweise ein Rechenglied, das mit der parallelen Schnittstelle des Mikrorechners verbunden ist. An die Ausgangsanschlüsse der Signalkanäle der Analogausgabe sind die Umschaltkontakte eines Ausgangsumschalters angeschlossen, dessen Schaltarmanschluß mit dem Schaltarmanschluß eines Eingangsumschalters verbunden ist. Dessen Umschaltkontakte wiederum führen zu den Eingangsanschlüssen der Signalkanäle der Analogeingabe. In Abhängigkeit von der abzugleichenden Signalart kann mit einem Signalartumschalter die Verbindung zwischen Ausgangsumschalter und Eingangsumschalter wahlweise als Direktverbindung oder unter Einfügung eines Meßwiderstandes hergestellt werden. Ein Präzisionsvoltmeter kann mit dem Signalartumschalter entweder zwischen Direktverbindung und Masse oder an beide Anschlüsse des Meßwiderstandes angeschaltet werden.

Zur Automatisierung der Abgleichvorgänge ist das Präzisionsvoltmeter als Digitalvoltmeter ausgeführt, und es besitzt eine Rechnerschnittstelle. Zwischen dieser und dem Mikrorechner ist ein Koppelbus angeordnet.

Ausführungsbeispiel

Die Erfindung wird nachstehend an einem Ausführungsbeispiel näher erläutert. Die zugehörige Zeichnung zeigt eine

Schaltungsanordnung zur Durchführung des Verfahrens nach der Erfindung. ι

Die abzugleichende Analog-Ein/Ausgabe-Baugruppe besteht aus den Schaltungsteilen Eingangsverstärker EV1 bis EVm für Gleichtaktunterdrückung, Analogfilterung und gegebenenfalls I/U-Wandlung, einem Eingangsmultiplexer EM, einem Komparator KO, einer parallelen Schnittstelle PS, einem Digital-Analog-Umsetzer DAU, einem Rechenglied, RG, einem programmierbaren Festwertspeicher SP, einem Ausgangsmultiplexer AM und Ausgangsverstärker AV1 bis AVn für Haltefunktionen und gegebenenfalls U/I-Wandlung. Zum Betrieb der Baugruppe ist stets ein Mikrorechner MR erforderlich, der über die parallele Schnittstelle PS gekoppelt ist. Zur besseren Übersichtlichkeit wurden Verbindungen, die auf die Erfindung keinen Einfluß haben, wie zum Beispiel die Adreßleitungen zu den Multiplexem, nicht dargestellt.

Der Vorgang der Analogeingabe und Analogausgabe, der sowohl für den normalen Betrieb als auch den Abgleich zutrifft, lauft auf folgende Weise ab, wobei der Einfachheit halber jeweils nur ein Signalkanal der Analogeingabe mit dem Eingangsverstärker EV1 und ein Signalkanal der Analogausgabe mit dem Ausgangsverstärker AV1 betrachtet wird.

Bei einem Analogeingabevorgang wird ein am Eingangsverstärker EV1 anliegendes Analogsignal vom Eingangsmultiplexer EM zum Komparator KO durchgeschaltet. Die AD-Wandlung wird nach dem Prinzip der sukzessiven Approximation durchgeführt. Dabei wird nacheinander die Wertigkeit des zu dem Analogwert gehörigen Bitmusters, das den digitalen Ist-Wert repräsentiert, ermittelt. Bei jedem Umsetzschritt wird dazu vom Mikrorechner MR über die parallele Schnittstelle PS das jeweilige Bit des Digital-Analog-Umsetzers DAU, beim höchsten Bit beginnend, gesetzt. Der zugehörige Analogwert liegt dann am Komparator KO an. Der Komparator KO führt einen Spannungsvergleich beider Signale durch und bewirkt über die parallele Schnittstelle PS und den Mikrorechner MR die Speicherung bzw. Rücksetzung des jeweils abgefragten Bits.

Im programmierbaren Festwertspeicher SP sind Korrekturwerte abgelegt, die als Korrekturinformation für die Analogeingabe und für die Analogausgabe zur Geradentransformation genutzt werden. Die Ablage der Korrekturwerte erfolgt einmalig im Rahmen des fertigungsgemäßen Abgleiches der Baugruppe, der weiter unten beschrieben wird. Erfindungsgemäß ist dieser programmierbare Festwertspeicher SP Bestandteil dieser Baugruppe und ist nicht identisch mit dem Festwertspeicher des Mikrorechners MR. Damit wird eine bleibende Zuordnung der Korrekturinformationen zur jeweiligen Baugruppe erreicht.

Aus den digitalen Ist-Werten und den Korrekturinformationen des Festwertspeichers SP, die über den Mikrorechner MR und die parallele Schnittstelle PS dem Rechenglied RG zugeführt werden, führt dieses durch Multiplikation und Addition die Geradentransformation durch. Bei ausreichend verfügbarer Echtrechenzeit kann die Rechnung zur Geradentransformation vom Mikrorechner MR durchgeführt werden.

Bei einem Analogausgabevorgang wird vom Mikrorechner MR ein korrigiertes Bitmuster, das den digitalen Ist-Wert repräsentiert, ausgegeben. Zur Berechnung des korrigierten Bitmusters werden die-im Festwertspeicher SP abgelegten Korrekturwerte sowie das unkorrigierte Bitmuster verwendet. Die Korrekturwertrechnung wird vom Rechenglied RG nach einer Geradentransformation ausgeführt. Bei ausreichend verfügbarer Echtrechenzeit kann auch hier die Rechnung zur Geradentransformation vom Mikrorechner MR durchgeführt werden. Das korrigierte Bitmuster wird vom Digital-Analog-Umsetzer DAU in einen Analogwert gewandelt, der über den Ausgangsmultiplexer AM und den Ausgangsverstärker AV1 zur Verfügung steht. Bei der Ausführung des erfindungsgemäßen Abgleichverfahrens wirkes die folgenden Schaltungsteile der Analog-Ein-/Ausgabe-Baugruppe gleichzeitig als Abgleichhilsmittel: parallele Schnittstelle PS, Digital-Analog-Umsetzer DAU, Rechenglied RG, programmierbarer Festwertspeicher SP, Ausgangsmultiplexer AM und Ausgangsverstärker AV1 bis AVn. Zusätzlich besteht die Abgleichanordnung aus einem Eingangsumschalter EU, einem Ausgangsumschalter AU, einem Signalartumschalter SU, einem Meßwiderstand MW, einem Präzisionsvoltmeter PVM und einem mit einem Abgleichprogramm geladenen Mikrorechner MR.

Der nachfolgend erläuterte Abgleich' erfolgt stets für jeden der m Kanäle des Eingangsmultiplexers EM und für jeden der η Kanäle des Ausgangsmultiplexers AM. Beschrieben wird jedoch nur der Abgleich für die dargestellten Schalterstellungen des Eingangsumschalters EU und des_vAusgangsumschalters AU. Für einen bestimmten Teil des Abgleichvorganges kann eine andere Stellung des Ausgangsumschalters AU zweckmäßig sein. Hierauf wird weiter unten eingegangen.

Ein Gesamtabgleich besteht aus mehreren Teilvorgängen, dem Abgleich für Ausgangsstromsignale, Ausgangsspannungssignale, Eingangsstromsignale und Eingangsspannungssignale. Jeder Teilvorgang erfaßt die Abgleich-Soll-Werte Anfangs- und Endwert des Signalbereiches. Aus den zu den analogen Abgleich-Soll-Werten zugehörigen digitalen Ist-Werten und den digitalen Abgleich-Soll-Werten werden Korrekturwerte errechnet. Diese Rechnung erfolgt in dem Mikrorechner MR nach einer Geradengleichung. Diese Korrekturwerte werden anschließend in dem programmierbaren Festwertspeicher SP abgelegt.

Beim Abgleichvorgang für Ausgangsstromsignale befindet sich der Signalartumschalter SU in der Stellung I. Der Mikrorechner MR wird veranlaßt, den dem vorgesehenen Abgleich-Soll-Wert entsprechenden digitalen Ist-Wert über die parallele Schnittstelle PS an den Digital-Analog-Umsetzer DAU auszugeben. Den zugehörigen analogen Stromwert liefert der Ausgangsverstärker AV1. Über den Meßwiderstand MW wird dieser Wert am Präzisionsvoltmeter PVM gemessen. Über drei mit dem Mikrorechner MR gekoppelte in der Zeichnung nicht dargestellte Tasten, eine Inkrement-, eine Dekrement- und eine Schnellauftaste, wird durch den Mikrorechner MR das auszugebene Bitmuster des digitalen Ist-Wertes solange verstellt, bis am Präzisionsvoltmeter PVM die bestmögliche Annäherung an den Abgleich-Soll-Wert ablesbar ist, wobei die Abweichung maximal % LSB beträgt.

Beim Abgleichvorgang für Ausgangsspannungssignale befindet sich der Signalartumschalter SU in der Stellung U. Der Abgleichvorgang läuft in der beschriebenen Art ab. Die Spannungsmessung erfolgt ohne Meßwiderstand MW.

Nachdem alle Ausgangskanäle in dieser Weise abgeglichen worden sind, besitzen sie eine sehr geringe Fehlerklasse, die annähernd der Auflösung des verwendeten Digital-Analog-Umsetzers DAU entspricht. Dieser Umstand wird für den Abgleich der Eingangskanäle ausgenutzt, indem ein Ausgangskanal als Referenzquelle zum Abgleich der Eingänge genutzt wird. Dadurch kann

auch der Abgleich der Eingangskanäle, ohne daß hierfür hochgenaue Referenzquellen erforderlich sind, mit hoher Genauigkeit durchgeführt werden. Das ist insbesondere dann gewährleistet, wenn der Abgleich der Eingangskanäle unmittelbar im Anschluß an den Abgleich der Ausgangskanäle durchgeführt wird, so daß sich Drifteinflüsse nicht auswirken. Eine Möglichkeit zur weiteren Genauigkeitserhöhung besteht darin, über den Ausgangsumschalter AU denjenigen Ausgangsverstärker AVi mit dem kleinsten Abgleichfehler als Referenzquelle auszuwählen.

Beim Abgleichvorgang für die Eingangsstromsignale befindet sich der Signalartenumschalter SU in der Stellung I. Die am Eingang des abzugleichenden Kanals mit dem Eingangsverstärker EV1 wirkenden Abgleich-Soll-Werte werden in Bitmuster, die die digitalen Ist-Werte darstellen, nach dem bereits beschriebenen Prinzip umgesetzt. Aus diesen Bitmustern werden, wie bereits beschrieben, die Korrekturwerte ermittelt und im programmierbaren Festwertspeicher SP abgelegt.

Der Abgleich der Spannungssignale erfolgt in gleicher Weise. Dabei befindet sich der Signalartumschalter SU in der Stellung U. Das erfindungsgemäße Verfahren läßt sich auch für einen vollautomatischen Abgleich einsetzen. Dazu muß das Präzisionsvoltmeter PVM als Digitalvoltmeter mit Rechnerschnittstelle ausgeführt sein. Über einen in der Zeichnung nicht dargestellten Koppelbus zum Mikrorechner MR, z. B. über die parallele Schnittstelle PS, werden dann die Meßwerte vom Mikrorechner MR automatisch übernommen.

Im Unterschied zum nichtautomatischen Abgleich ist es dabei nicht erforderlich, daß die Abgleich-Soll-Werte exakt den Anfangsund den Endwert des Signalbereiches darstellen. Es ist ausreichend, mit Abgleich-Soll-Werten in Nähe der Anfangs- und Endwerte zu arbeiter Dadurch reduziert sich die Abgleichzeit für die Ausgangskanäle, da nun kein zusätzlicher Zeitaufwand zur Suche nach den zu den Abgleich-Soll-Werten gehörigen Bitmustern, die den digitalen Ist-Werten entsprechen, erforderlich ist. Die Korrekturwerte werden auch in diesem Fall, wie bereits beschrieben, aus den digitalen Ist-Werten und den digitalen Abgleich-Soll-Werten nach einer Geradengleichung berechnet.

Claims (3)

1. Erfindungsanspruch:

   1. Verfahren zum Abgleich von Analog-Ein/Ausgabe-Baugruppen für Mikrorechner mit multiplex ansteuerbaren Signalkanälen und AD-Wandlung für die Analogeingabe und DA-Wandlung und multiplex ansteuerbaren Signalkanälen für die Analogausgabe, gekennzeichnet dadurch, daß zum Abgleich eines jeden Signalkanals als Abgleich-Soll-Werte die obere und die untere Bereichsgrenze bzw. Werte in der Nähe der Bereichsgrenzen verwendet werden, daß zum Abgleich der Signalkanäle der Analogausgabe mit einem als Prüfrechner wirkenden Mikrorechner solche digitalen Ist-Werte gesucht werden, die an den Signalkanälen der Analogausgabe die entsprechenden Abgleich-Soll-Werte verursachen, daß aus den digitalen Ist-Werten und den digitalen Abgleich-Soll-Werte nach Geradengleichungen Korrekturwerte gebildet und in einem programmierten Festwertspeicher abgelegt werden, daß der Abgleich der Signalkanäie der Analogeingabe zeitlich nach dem Abgleich aller Signalkanäle der Anaiogausgabe erfolgt, daß zum Abgleich der Signalkanäle der Analogeingabe derjenige Signalkanal der Analogausgabe als Referenzquelle benutzt wird, der den geringsten Abgleichfehler aufweist, bzw. daß bei automatisiertem Abgleich alle Ausgabekanäle für eine entsprechende Zahl von Eingabekanälen als Referenzquellen Verwendung finden, daß zum Abgleich der Signalkanäle der Analogeingabe vom Prüfrechner digitale Ist-Werte über die Analogausgabe ausgegeben werden, die zu den analogen Abgleich-Soll-Werten führen, daß aus den digitalen Abgleich-Soll-Werten sowie aus den zugehörigen, aus der AD-Wandlung der Analogeingabe entstehenden digitalen Ist-Werten ebenfalls nach Geradengleichungen Korrekturwerte gebildet und in dem programmierbaren Festwertspeicher abgelegt werden, und daß die laufenden betriebsmäßigen Berechnungen digitaler Meßwertkorrekturen durch Geradentransformationen erfolgen.
2. 2. Schaltungsanordnung zur Durchführung des Verfahrens nach Punkt 1, gekennzeichnet dadurch, daß die Analog-Ein/Ausgabe-Baugruppe einen über Busleitungen mit dem Mikrorechner (MR) verbundenen programmierbaren Festwertspeicher (SP) zur Ablage der Korrekturwerte enthält, daß sie ein mit der parallelen Schnittstelle (PS) des Mikrorechners (MR) verbundenes Rechenglied (RG) bedarfsweise enthält, daß die Ausgangsanschlüsse der Signalkanäle der Analogausgabe an die Umschaltkontakte eines Ausgangsumschalters (AU) angeschlossen sind, daß dessen Schaltarmanschluß mit dem Schaltarmanschluß eines Eingangsumschalters (EU) verbunden ist, daß dessen Umschaltkontakte an die Eingangsanschlüsse der Signalkanäle der Analogeingabe angeschlossen sind, daß die Verbindung zwischen Ausgangsumschalter (AU) und Eingangsumschalter (EU) mit einem Signalartumschalter (SU) wahlweise als Direktverbindung oder über einen Meßwiderstand (MW) hersteilbar ist und daß mit dem Signalartumschalter (SU) ein Präzisionsvoltmeter (PVM) entweder zwischen Direktverbindung und Masse oder an beide Anschlüsse des Meßwiderstandes (MW) anschaltbar ist.
3. 3. Schaltungsanordnung nach Punkt 2, gekennzeichnet dadurch, daß das Präzisionsvoltmeter (PVM) als Digitalvoltmeter ausgeführt ist und eine Rechnerschnittstelle besitzt und daß zwischen dieser und dem Mikrorechner (MR) ein Koppelbus angeordnet ist.