DD288046A5 - Verstaerkerschaltungsanordnung in einem ad-umsetzer - Google Patents

Abstract

Die Erfindung betrifft die Reduzierung widerstandsbedingter Fehler des Verstaerkungsfaktors in einem AD-Umsetzer. Erfindungsgemaesz ist zwischen einem Eingangsanschlusz (1) und einem Ausgang (12) eines Differenzverstaerkers (7) als Widerstandsanordnung (16) die Reihenschaltung einer Parallelanordnung (6) und einer Serienanordnung (5) mit am Verbindungsanschlusz (10) zwischen beiden angeschlossenem invertierendem Verstaerkereingang und jeweils n Widerstaenden (5.1 bis 5.n; 6.1 bis 6.n) gleichen Nennwertes sowie mit Umschaltmitteln angeordnet. Eine vollstaendige AD-Umsetzung mittels nachfolgendem internem AD-Umsetzer (14) und Umsetzungsrechner (15) umfaszt zwei gleichwertige Zyklen mit einem Austausch der jeweils n Widerstaende der Parallelanordnung (6) mit jenen der Serienanordnung (5) zwischen diesen beiden Zyklen und einen zum Mittelwert beider Zyklusergebnisse proportionalen Ausgangsdigitalwert * Eine zulaessige Widerstandsabweichung DR/R hinterlaeszt in der vollstaendigen AD-Umsetzung nur einen Umsetzungsfehler von hoechstens * so dasz sich Praezisionswiderstaende und ein Abgleich der Verstaerkung Vn2 (bzw. 1n2) eruebrigt. Die Erfindung ist in der Mesz- und Testtechnik anwendbar und fuer eine Ausfuehrung als integrierter Schaltkreis geeignet. Fig. 1{AD-Umsetzer; Differenzverstaerker; Widerstandsanordnung; Widerstandsfehler; Verstaerkungsfehler; Umsetzungsfehler; Serienanordnung; Parallelanordnung; Zweizyklusumsetzung; Mittelwert; Umsetzungsrechner}

Description

widerstandsbedingten Verstärkungs-Restfehler der AD-Umsetzung von :S V2 · (AR/R)², beispielsweise S 5 · 10~⁷ für |AR/

Es ist zweckmäßig, daß mittels Verstärkungsumschalter die Verbindung einerseits der Parallelanordnung oder der Serienanordnung mit dem Eingangsanschluß und andererseits der Serienanordnung oder der Parallelanordnung mit dem Ausgang des Differenzverstärkers umsteuerbar gebildet ist, wodurch wahlweise Verstärkungen von -n² oder -Vn« einstellbar Es ist zweckmäßig, daß die Anzahl η der innerhalb der Serienanordnung und der Parallelanordnung jeweils angeordneten Widerstände η = 2 beträgt, so daß sich eine Verstärkung von -4 oder -¹A ergibt. Für eine weitergehende Variation der Verstärkung ist es vorteilhaft, daß die jeweils aktivierte Anzahl 2 η der Widerstände

innerhalb der Widerstandsanordnung über Schalter umsteuerbar ist.

Es ist ebenfalls vorteilhaft, daß eine vollständige AD-Umsetzung in zwei Zyklen nur während eines Korrekturschrittes - unter Einbeziehung einer eingangsseitig zuschaltbaren Hilfsspannungsquelle- und im Vergleich mit einer feststehenden Widerstandsanordnung gebildet ist und daß ein so ermittelter Korrekturfaktor auf nachfolgende AD-Umsetzungen mit dieser

feststehenden Widerstandsanordnung korrigierend angewendet ist, vorzugsweise mit der in einer von beiden Zyklenbestehenden Anordnung der 2 η Widerstände innerhalb der Parallelanordnung und der Serienanordnung als feststehender

Widerstandsanordnung und mit rechnerischer Korrektur im Umsetzungsrechner; aber ebenso ist eine korrigierende

fehlerabhängige Steuerung des Verhältnisses der feststehenden Widerstandsanordnung möglich.

Es ist zweckmäßig, daß vor dem Eingangsanschluß und innerhalb des Umsetzungsrechners für sich bekannte Korrekturschaltungen und -Umrechnungen, mindestens eine Offsetgröße betreiffend, gebildet und programmäßig

implementiert sind und daß jeder damit gebildete Korrekturschritt eine vollständige AD-Umsetzung in zwei Zyklen umfaßt.

Für erhöhte Auflösung und/oder Störunterdrückung ist es vorteilhaft, daß im Umsetzungsrechner- unter Einbeziehung seines Ergebnisspeichers- eine mittelwertproportionale Bewertung über ρ erste und ρ zweite Zyklen der AD-Umsetzung erfolgt (p s 1,

ganz), vorzugsweise mit nach jedem Zyklus erneuerter Bewertung über die jeweils letzten 2p Zyklusergebnisse beiregelmäßigem Wechsel von erstem und zweitem Zyklus.

Es ist zweckmäßig, daß für eine Verstärkung von Wechselspannungen durch den Eingangsverstärker der nachfolgende interne AD-Umsetzer eingangsseitig einen Wechselspannungs-/Gleichspannungs-Konverter aufweist, der vorzugsweise zuschaltbar Vorteilhaft ist ferner, daß vor, nach oder anstelle der eigentlichen Verstärkerschaltungsanordnung, bestehend aus dem Differenzverstärker und der Widerstandsanordnung, ein Spannungsteiler der Verstärker mit dem Teilungsfaktor 1 :n² oder mit

dem Verstärkungsfaktor n² zuschaltbar angeordnet und dafür innerhalb des Umsetzungsrechners ein Korrekturprogrammimplementiert ist, ausgehend von der kombinierten oder alternativen Bewertung einer kurzzeitstabilen

Korrekturhilfsspannung. Die erfindungsgemäße Lösung für eine stromkompensierend gegenkoppelnde Verstärker&chaltungsanordnung in einem AD-Umsetzer hat den Vorteil, daß widerstandsbedingte Fehler des Verstärkungsfaktors bezüglich des vollständigen AD- Umsetzungsergebnisses wesentlich reduziert sind. Präzisionswiderstände und Abgleicharbeiten erübrigen sich und auch die Ausführung als integrierter Schaltkreis kann Präzisionsanforderungen genügen. Ausführungsbelsplel

Die Erfindung soll nachstehend anhand eines Ausführungsbeispieles näher erläutert werden. In der zugehörigen Zeichnung zeigen

Fig. 1: ein Blockschaltbild der erfindungsgemäßen Lösung, Fig. 2: eino Lösung für die Widerstandsanordnung, Fig. 3: eine veränderte Verstärkerschaltungsanordnung und Fig.4: eine Schaltungsanordnung mit umsteuerbarer Verstärkung.

Die erfindungsgemäße Verstärkerschaltungsanordnung in einem AD-Umsetzer nach Fig. 1 ist zwischen einem Eingangsanschluß 1, einem Bezugsanschluß 2 und einem Ausgangsanschluß 4 angeordnet und weist einen Differenzverstärker 7, eine Widerstandsanordnung 16, einen internen AD-Umsetzer 14, einen Umsetzungsrechner 15 sowie ein internes Bezugspotential 3 auf. Eine zwischen dem Eingangsanschluß 1 und dem mit dem internen Bezugspotential 3 verbundenen Bezugsanschluß 2 anliegende Eingangsspannung U, ist mit bereichsabhängiger Umsetzungssteilheit in einen proportionalen Ausganqsdigitafwert D₁ am Ausgangsanschluß 4 umzusetzen, beispielsweise für eine hochauflösende AD-Umsetzung mit integrierender und damit störunterdrückender Bewertung im internen AD-Umsetzer 14.

Die verstärkungsbestimmende Widerstandsanordnung 16 ist zwischen dem Eingangsanschluß 1 und einem Ausgang 12 des Differenzverstärkers 7 angeordnet. Sie enthält in dieser Reihenfolge die Reihenschaltung einer Parallelanordnung 6 mit einem Parallelanschluß 9 und einer Serienanordnung 5 mit einem Serienanschluß 8, deren Verbindungsanschluß 10 am invertierenden Eingang des Differenzverstärkers 7 angeschlossen ist, dessen nichtinvertierender Eingang mit dem Bezugspotential 3 verbunden ist. Von 2 η Widerständen gleichen Widerstandsnennwerten innerhalb der Widerstandsanordnung 16 sind η Serienwiderstände 5.1 bis 5.n innerhalb der Serienanordnung 5 in Reihe und η Parallelwiderstände 6.1 bis 6.η innerhalb der Parallelanordnung 6 parallel geschaltet. Dann nimmt die invertierende Spannungsverstärkung zwischen der Eingangsspannung U, und einer Verstärker-Ausgangsspannung U, den Wert V = -n² an.

Die Ausgangsspannung U_a gelangt vom Ausgang 12 des Differenzverstärkers 7 zu einem Eingang 13 des mit seinem Bezugseingang 13' am Bezugspotential 3 angeschlossenen internen AD-Umsetzers 14, 'em für einen Zwischendigitalwert D' der ausgangsseitig den Ausgangsanschluß 4 treibende Umsetzungsrechner 15 folgt. Letzterer ist mit einem Steuerausgang 15' an einem Steuereingang 11 der Widerstandsanordnung 16 angeschlossen.

Eine vollständige AD-Umsetzung umfaßt zwei Zyklen und einen Ausgangsdigitalwert D„ der dem Mittelwert beider Z'yklusergebnisse gleich oder wenigstens proportional ist. Zwischen zwei Zyklen der AD-Umsetzung werden die η

Widerstände 6.1 bis β.η der Parallelanordnung β mit jenen 5.1 bis 5,n der Serienanordnung 5 mittels in Fig. 1 nicht dargestellter Umschaltmittel ausgetauscht, d. h. die Parallelwiderstände 6.1 bis 6.η des ersten Zyklus werden zu Serienwiderständen des zweiten Zyklus der AD-Umsetzung und die Serienwiderstände 5.1 bis 5.η werden zu Parallelwideretänden. Im Ergebnis des Parallel-/Serien-Austausches der 2 η Widerstände 5.1 bis 5.n und 6.1 bis 6.π sowie der mittelwertproportionalen Berechnung des Ausgangsdigitalwertes D₁ jeder vollständigen AD-Umsetzung in zwei Zyklen wird diese hinsichtlich eines wirksamen widerstandsbedingten Rest-Fehlers des Verstärkungsfaktors prinzipiell verbessert. Für relative Abweichungen der 2 η Widerstände 5.1 bis 5.n und 6.1 bis β.η untereinander von höchstens ΔΠ/R verbleibt ein bezüglich der vollständigen AD-Umsetzung wirksamer Fehler des Verstärkungsfaktors von AV/V s|- Va (AR/R)²|, beispielsweise AV/V s 5 10~^e für |AR/ R| s 10~\ was mit einer üblichen gegenkoppelnden Anordnung von Präzisionswiderständen bisher nicht erreichbar war. Andererseits ermöglichen Ausführungen als integrierten Schaltkreis zur AD-Umsetzung bereits Widerstandsunterschiede von |AR/R| s 10~² verstärkungsbedingte Umsetzungsfehler von höchstens 5 · 10~⁶. Von besonderer Bedeutung erscheint eine Realisierung mit η = 2 oder 4 (d. h. -V = 4 oder 16), aber auch der Spezialf all η = 1 (-V = 1) ist von Interesse. Praktisch kann es zweckmäßig sein, die so für die vollständige AD-Umsetzung in zwei Zyklen erreichbare Genauigkeit des Verstärkungsfaktors in gelegentlichen Korrekturschritten zur davon abgeleiteten Korrektur nachfolgender AD-Umsetzungen in nur einem Zyklus zu verwenden - rechnerisch oder rückkoppelnd (gesteuerte Verstärkung). Das setzt eine zuschaltbare Korrekturhilfsspannung voraus, von der nur Kurzzeitstabilität über beide Zyklen der Korrektur-AD-Umsetzung zu gewährleisten ist.

Fig. 2 zeigt eine verallgemeinerungsfähige schaltungstechnische Ausgestaltung der Widerstandsanordnung 16 mit η = 3 für den ersten Zyklus der AD-Umsetzung, derenzweiter Zyklus sich nur durch die jeweils andere Verbindung der enthaltenen Umschalter auszeichnet, d. h. durch eine synchrone Umsteuerung aller Umschalter zwischen beiden Zyklen. Während des dargestellten ersten Zyklus sind ein erster 5.1, zweiter 5.2 bis letzter 5.η Serienwiderstand in Reihe als Serienanordnung 5 und ein erster 6.1, zweiter 6.2 bis letzter β.η Parallelwiderstand parallel als Parallelanordnung 6 verbunden und gemäß Fig. 1 angeschlossen. Während des zweiten Zyklus sind dagegen die bisherigen Serienwiderstände 5.1 bis 5.n parallel als jetzige Parallelanordnung 6.1 bis 6.η in Reihe als jetzige Serienanordnung verbunden.

Zum Herstellen des zyklusabhängigen Widerstandswechsels sind gemäß Fig. 2 ein erster 17.1, zweiter 17.2 bis (n - 1)-ter Serienumschalter zur Verbindung der Serienwiderstände 5.1 bis 5.n untereinander in Reihe oder mit dem Verbindungsanschluß 10 parallel, ein erster 18.1, zweiter 18.2 bis (n - 1)-ter Parallelumschalter zur Verbindung der Parallelwiderstände 6.1 bis 6.n mit dem Verbindungsanschluß 10 parallel oder untereinander in Reihe, ein erster 19.1, zweiter 19.2 bis n-ter 19.n Bezugsumschalter zur parallelen Verbindung des Parallelanschlusses 9 mit allen Parallelwiderständen 6.1 bis 6.η im ersten Zyklus oder mit allen jetzigen Serienwiderständen im zweiten Zyklus und ein Eingangsumschalter 20 zwischen dem Serienanschluß 8 und der jeweiligen Reihenschaltung der Serienwiderstände 5.1 bis 5.η im ersten Zyklus oder der jetzigen Parallelwiderstände im zweiten Zyklus angeordnet. In dieser verallgemeinerungsfähigen Konfiguration sind jeweilo 3 η - 1 synchron gesteuerte Umschalter notwendig.

Im Ausführungsbeispiel nach Fig.3 sind gegenüber Fig. 1 die Serienanordnung 5 und die Parallelanordnung 6 aus einer Widerstandsanordnung 16' hinsichtlich ihres Serienanschlusses 8' und ihres Parallelanschlusses 9'vertauscht angeschlossen. Der Verbindungsanschluß 10' ist mit dem invertierenden Eingang des Differenzverstärkers 7 verbunden. Damit ergibt sich eine Verstärkung von V - -Vm, für die bezüglich der vollständigen AD-Umsetzung in zwei Zyklen die gleiche Reduzierung des widerstandsbedingten Umsetzungsfehlers, wie zu Fig. 1 erläutert, erreicht wird.

Eine fehlerarme Umschaltung der AD-Umsetzungssteilheit über die Umschaltung zwischen den Verstärkungsfaktoren von V — -n² und V = - Vn> ist in Fig.4 dargestellt. Dazu werden seitens der Widerstandsanordnung 16 der Serienanschluß 8 über einen ersten 21 und dor Parallelanschluß 9 über einen zweiten 22 Veretärkungsumachalter im Wechsel mit dem Ausgang 12 des Differenzverstärkers 7 oder mit dem Eingangsanschluß 1 verbunden. Weitere Möglichkeiten zur fehlerarmen Verstärkungsumschaltung sind beispielsweise mittels steuerbarer Anzahl 2 η der aktiven Widerstände 5.1 bis 5.n und 6.1 bis 6.n innerhalb der Widerstandsanordnung 16 gegeben

Mit I, sind in den Fig. 1 bis Fig.4 die Eingangsströme und mit I₁ die Ausgangsströme der Widerstandsanordnung 16 bezeichnet.

Claims (10)

1. Verstärkerschaltungsanordnung in einem Analog/Digital- (AD-) Umsetzer mit einem Differenzverstärker, einer gegenkoppelnden Widerstandsanordnung, einem nachfolgenden internen AD-Umsetzer, einem ausgabeseitigen Umsetzungsrechner, einem Eingangsanschluß, einem Bezugsanschluß und einem Ausgangsanschluß, gekennzeichnet dadurch, daß die zwischen dem Eingangsanschluß (1) und einem Ausgang (12) des Differenzverstärkers (7) angeordnete Widerstandsanordnung (16) eine Reihenschaltung einer Parallelanordnung (6) und einer Serienanordnung (5) ist, deren gemeinsamer Verbindungsanschluß (10) mit dem invertierenden Eingang des Differenzverstärkers (7) verbunden ist, dessen nichtinvertierender Eingang am Be.?ugsanschluß (2) angeschlossen ist, daß in der Widerstandsanordnung (16) von 2 η Widerständen gleichen Nennwertes η Widerstände (6.1 bis 6.n) innerhalb der Parallelanordnung (6) parallel und η weitere Widerstände (5.1 bis 5,n) innerhalb der Serienanordnung (5) in Reihe verbunden sind, daß zu der in einem ersten Zyklus der AD-Umsetzung bestehenden Verteilung der 2 η Widerstände (5.1 bis 5.n; 6.1 bis 6.n) in einem zweiten Zyklus die η Widerstände der Parallelanordnung (6) mit jenen der Serienanordnung (5) vertauscht sind, daß eine vollständige AD-Umsetzung den ersten und zweiten Zyklus in gleicher Häufigkeit umfaßt und daß der Ausgangsdigitalwert (D_a) ein zum Mittelwert der Zyklusergebnisse proportionaler Digitalwert ist.

2. Schaltungsanordnung nach Anspruch 1,gekennzolchnetdadurch,daßdie Parallelanordnung (6) mit dem Eingangsanschluß (1)und die Serienanordnung (5) mit dem Ausgang (12) des Differenzverstärkers (7) verbunden ist.

3. Schaltungsanordnung nach Anspruch 1, gekennzeichnet dadurch, daß mittels Verstärkungsumschalter (21; 22) die Verbindung einerseits der Parallelanordnung (6) oder der Serienanordnung (5) mit dem Eingangsanschluß (1) und andererseits der Serienanordnung (5) oder der Parallelanordnung (6) mit dem Ausgang (12) des Differenzverstärkers (7) umsteuerbar gebildet ist.

4. Schaltungsanordnung nach den Ansprüchen 1 bis 3. gekennzeichnet dadurch, daß die Anzahl η der innerhalb der Serienanordnung (5) und der Parallelanordnung (6) jeweils angeordneten Widerstände (5.1 bis 5.n; 6.1 bis 6.n) η = 2 beträgt.

5. Schaltungsanordnung nach den Ansprüchen 1 bis 3, gekennzeichnet dadurch, daß die jeweils aktivierte Anzahl 2 η der Widerstände (5.1 bis 5.n; 6.1 bis 6.n) innerhalb der Widerstandsanordnung (16) über Schalter umsteuerbar ist.

6. Schaltungsanordnung nach den Ansprüchen 1 bis 5, gekennzeichnet dadurch, daß eine vollständige AD-Umsetzung in zwei Zyklen nur während eines Korrekturschrittes - unter Einbeziehung ei.ereingangsseitig zuschaltbaren Hilfsspannungsquelle-und im Vergleich mit einer feststehenden Widerstandsanordnung gebildet ist und daß ein so ermittelter Korrekturfaktor auf nachfolgende AD-Umsetzungen mit diener feststehenden Widerstandsanordnung korrigierend angewendet ist, vorzugsweise mit der in einer von beiden Zyklen bestehenden Anordnung der 2 η Widerstände (5.1 ...5.n; 6.1 ...6.n) innerhalb der Parallelanordnung (5) und der Serienanordnung (6) als feststehender Widerstandsanordnung und mit rechnerischer Korrektur im Umsetzungsrechner (15).

7. Schaltungsanordnung nach den Ansprüchen 1 bis 6, gekennzeichnet dadurch, daß vor dem Eingangsanschluß (1) und innerhalb des Umsetzungsrechners (15) für sich bekannte Korrekturumschaltungen und -Umrechnungen, mindestens eine Offsetgröße betreffend, gebildet und programmäßig implementiert sind und daß jeder damit gebildete Korrekturschritt eine vollständige AD-Umsetzung in zwei Zyklen umfaßt.

8. Schaltungsanordnung nach den Ansprüchen 1 bis 7, gekennzeichnet dadurch, daß im Umsetzungsrechner (15) - unter Einbeziehung seines Ergebnisspeichers - eine mittelwertproportionale Bewertung über ρ erste und ρ zweite Zyklen der AD-Umsetzung erfolgt (p > 1, ganz), vorzugsweise mit nach jedem Zyklus erneuerter Bewertung über die jeweils letzten 2 p Zyklusergebnisse bei regelmäßigem Wechsel von erstem und zweitem Zyklus.

9. Schaltungsanordnung nach den Ansprüchen 1 bis 8, gekennzeichnet dadurch, daß für eine Verstärkung von Wechselspannungen durch den Eingangsverstärker (7; 16) der nachfolgende interne AD-Umsetzer (14) eingangsseitig einen Wechselspannungs-ZGIeichspannungs-Konverter aufweist, der vorzugsweise zuschaltbar ist.

10. Schaltungsanordnung nach den Ansprüchen 1 bis 9, gekennzeichnet dadurch, daß vor, nach oder anstelle der eigentlichen Verstärkerschaltungsanordnung, bestehend aus dem Differenzverstärker (7)

und der Widerstandsanordnung (16), ein Spannungsteiler oder Verstärker mit dem Teilungsfaktor 1 :n² oder mit dem Verstärkungsfaktor n² zuschaltbar angeordnet und dafür innerhalb des Urhsetzungsrechners (15) ein Korrokturprogramm implementiert ist.

Hierzu 2 Seiten Zeichnungen

Anwendungsgebiet der Erfindung

Die Erfindung betrifft eine stromkompensierend gegengekoppelte Verstärkerschaltungsanordnung in einem Analog/Digital-(AD-) Umsetzer mit sehr geringem Umsetzungsfehler. Sie ist vor allem in Geräten und Baugruppen der elektronischen Meß- und Testtechnik anwendbar und ist für eine Ausführung als integrierter Schaltkreis geeignet.

Charakteristik des bekannten Standes der Technik

Zur Analog/Digital- (AD-) Umsetzung mit geringem Umsetzungsfehler und hoher Auflösung wird ein interner AD-Umsetzer im Nennaussteuerbereich seiner Eingangsspannung betrieben, vor allem aber auch mit Störunterdrückung durch integrierende Bewertung der mittleren Gleichspannung (G.Sahner; Digitale Meßverfahren; VEB Verlag Technik, Berlin 1987). Eine vorangestellte Schaltungsanordnung verstärkt oder dämpft die eingangsseitig anliegende Spannung, so daß sich ein um mehrere Größenordnungen weiterer Gesamtaussteuerbereich als der des eigentlichen internen AD-Umsetzers ergibt, beginnend im Nano- oder Mikrovoltbereich (B. Nicholson; Novel A/D converters, built-in facilities extend DMM accuracies and capabilities; EDN, April 5,1984, S. 85-91).

Bei Idealisierung der Vorstärkereigenschaften von Operationsverstärkern hängt der Fehler des Verstärkungsfaktors vor allem von den Eigenschaften der die Verstärkung bestimmenden Widerstände oder Widerstandsverhältnisse ab (Temperaturabhängigkeit, Langzeitkonstanz) (M. Seifart; Analoge Schaltungen; VEB Verlag Technik, Berlin 1987). Bei stromkompensierender Gegenkopplung des Operationsverstärkers wird der Verstärkungsfaktor direkt vom Widerstandsverhältnis aus dem Gegenkopplungswiderstand und dem Vorwiderstand bestimmt, mit dem Kleinstwert Null (J. Dostal; Operationsverstärker; VEB Verlag Technik, Berlin 1986).

In einem Temperaturbereich von 10 K und über ein Jahr ist derzeit mit sehr teueren handelsüblichen Präzisionswiderständen der widerstandsbedingte Fehler des Verstärkungsfaktors einer solchen Verstärkerschaltungsanordnung auf etwa 1 · 10~⁶ begrenzt (W.Fiegenbaum; Präzisions-AD-undPräzisions-DA-Umsetzung; radio-fernsehen-elektronik, 30(1981), H.7, S.41&-421; H.8, S. 517-522), mit Widerständen in monolitisch integrierten Schaltkreisen dagegen nur auf etwa 1 · 10~³. EineThermostatisierung wenigstens der verstärkungsbestimmenden Widerstände ist mit sehr hohem Aufwand verbunden und verringert nur den temperaturabhängigen Fehleranteil, während der Fehler durch Alterung'sogar zunimmt. Der Nachteil einer stromkompensierend gegengekoppelten Verstärkerschaltungsanordnung in einem AD-Umsetzer hoher Auflösung besteht vor allem in der durch die Widerstandseigenschaften begrenzten Genauigkeit des Verstärkungsfaktors.

Ziel der Erfindung

Es ist das Ziel der Erfindung, den Fehler von AD-Umsetzern zu verringern.

Darlegung des Wesens der Erfindung

Aufgabe der Erfindung ist es, eine stromkompensierend gegenkoppelnde Verstärkerschaltungsanordnung in einem AD-Umsetzer zu schaffen, deren widerstandsbedingter Fehler des Verstärkungsfaktors wesentlich reduziert ist. Erfindungsgemäß ist die Aufgabe für eine Verstärkerschaltungsanordnung in einem AD-Umsetzer mit einem Differenzverstärker, einer gegenkoppelnden Widerstandsanordnung, einem nachfolgenden internen AD-Umsetzer, einem ausgangsseitigen Umsetzungsrechner, einem Eingangsanschluß, einem Bezugsanschluß und einem Ausgangsanschluß dadurch gelöst, daß die zwischen dem Eingangsanschluß auf einem Ausgang des Differenzverstärkers angeordnete Widerstandsanordnung eine Reihenschaltung einer Parallelanordnung und einer Serienanordnung ist, deren gemeinsamer Verbindungsanschluß mit dem invertierenden Eingang des Differenzverstärkors verbunden ist, dessen nichtinvertierender Eingang am Bezugsanschluß angeschlossen ist. In der Widerstandsanordnung sind von 2 η Widerständen gleichen Nennwertes η Widerstände innerhalb der Parallelanordnung parallel und η weitere Widerstände innerhalb der Serienanordnung in Reihe verbunden. Im Gegensatz zu dieser in einem ersten Zyklus der AD-Umsetzung bestehenden Verteilung der 2 η Widerstände sind während eines zweiten Zyklus - unter Verwendung von Umschaltmitteln - die η Widerstände der Parallelanordnung mit jenen der Serienanordnung vertauscht. Eine vollständige AD-Umsetzung umfaßt den ersten und zweiten Zyklus in gleicher Häufigkeit und Wertigkeit, vorzugsweise jeden von zwei gleichwertigen Zyklen einmal. Im Umsetzungsrechner wird als Ausgangsdigitalwert ein zum Mittelwert der Zyklusergebnisse einer vollständigen AD-Umsetzung proportionaler Digitalwert berechnet und am Ausgangsanschluß ausgegeben.

Es ist vorteilhaft, daß die Parallelschaltung mit dem Eingangsanschluß und die Serienanordnung mit dem Ausgang des Differenzverstärkers verbunden ist, so daß sich ein Verstärkungsfaktor V = -n² einstellt. Allgemein ergibt sich vor der eigentlichen AD-Umsetzung ein Verstärkungsfaktor von V = -n² o'Jer -^λι.\>, abhängig von der gewählten Reihenfolge der Pareüel- und Serienanordnung. Wegen der vollständigen Parallel/Se'ien-Widerstandsvertauschung erhält man für eine relativ3 Widerstandsabweichung von AR/R unter allen 2n Widerständen de' gegenkoppelnden Widerstandsanordnung bezüglich der AD-Umsetzung in zwei Zyklen mit Mittelwertbildung betr.-jgsmäßig nur einen