DD288046A5 - AMPLIFIER CIRCUIT ARRANGEMENT IN AN AD-CONVERTER - Google Patents

AMPLIFIER CIRCUIT ARRANGEMENT IN AN AD-CONVERTER Download PDF

Info

Publication number
DD288046A5
DD288046A5 DD33272789A DD33272789A DD288046A5 DD 288046 A5 DD288046 A5 DD 288046A5 DD 33272789 A DD33272789 A DD 33272789A DD 33272789 A DD33272789 A DD 33272789A DD 288046 A5 DD288046 A5 DD 288046A5
Authority
DD
German Democratic Republic
Prior art keywords
arrangement
conversion
resistors
series
converter
Prior art date
Application number
DD33272789A
Other languages
German (de)
Inventor
Wilfried Fiegenbaum
Original Assignee
Veb Mikroelektronik "Karl Marx" Erfurt,De
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Veb Mikroelektronik "Karl Marx" Erfurt,De filed Critical Veb Mikroelektronik "Karl Marx" Erfurt,De
Priority to DD33272789A priority Critical patent/DD288046A5/en
Publication of DD288046A5 publication Critical patent/DD288046A5/en

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

Die Erfindung betrifft die Reduzierung widerstandsbedingter Fehler des Verstaerkungsfaktors in einem AD-Umsetzer. Erfindungsgemaesz ist zwischen einem Eingangsanschlusz (1) und einem Ausgang (12) eines Differenzverstaerkers (7) als Widerstandsanordnung (16) die Reihenschaltung einer Parallelanordnung (6) und einer Serienanordnung (5) mit am Verbindungsanschlusz (10) zwischen beiden angeschlossenem invertierendem Verstaerkereingang und jeweils n Widerstaenden (5.1 bis 5.n; 6.1 bis 6.n) gleichen Nennwertes sowie mit Umschaltmitteln angeordnet. Eine vollstaendige AD-Umsetzung mittels nachfolgendem internem AD-Umsetzer (14) und Umsetzungsrechner (15) umfaszt zwei gleichwertige Zyklen mit einem Austausch der jeweils n Widerstaende der Parallelanordnung (6) mit jenen der Serienanordnung (5) zwischen diesen beiden Zyklen und einen zum Mittelwert beider Zyklusergebnisse proportionalen Ausgangsdigitalwert * Eine zulaessige Widerstandsabweichung DR/R hinterlaeszt in der vollstaendigen AD-Umsetzung nur einen Umsetzungsfehler von hoechstens * so dasz sich Praezisionswiderstaende und ein Abgleich der Verstaerkung Vn2 (bzw. 1n2) eruebrigt. Die Erfindung ist in der Mesz- und Testtechnik anwendbar und fuer eine Ausfuehrung als integrierter Schaltkreis geeignet. Fig. 1{AD-Umsetzer; Differenzverstaerker; Widerstandsanordnung; Widerstandsfehler; Verstaerkungsfehler; Umsetzungsfehler; Serienanordnung; Parallelanordnung; Zweizyklusumsetzung; Mittelwert; Umsetzungsrechner}The invention relates to the reduction of resistance-related errors of the amplification factor in an AD converter. According to the invention, between an input terminal (1) and an output (12) of a differential amplifier (7) as a resistor arrangement (16), the series connection of a parallel arrangement (6) and a series arrangement (5) with at the Verbindungsungsanschlusz (10) between the two connected inverting amplifier input and respectively n resistors (5.1 to 5.n; 6.1 to 6.n) of the same nominal value and arranged with switching means. A complete AD conversion by means of subsequent internal AD converter (14) and conversion computer (15) comprises two equivalent cycles with an exchange of each n resistors of the parallel arrangement (6) with those of the series arrangement (5) between these two cycles and one to the mean * A permissible resistance deviation DR / R in the complete AD conversion leaves only one conversion error of at most * so that precision resistances and an adjustment of the gain Vn2 (or 1n2) are eliminated. The invention is applicable in the Mesz- and test technology and suitable for an embodiment as an integrated circuit. Fig. 1 {AD converter; differential amplifier; Resistor arrangement; Resistance error; Verstaerkungsfehler; Implementation errors; Series arrangement; Parallel arrangement; Two cycle implementation; Average; Implementation computer}

Description

widerstandsbedingten Verstärkungs-Restfehler der AD-Umsetzung von :S V2 · (AR/R)2, beispielsweise S 5 · 10~7 für |AR/resistance-related gain residual errors of the AD conversion by: S V2 · (AR / R) 2, for example, S 5 · 10 -7 for | AR /

Es ist zweckmäßig, daß mittels Verstärkungsumschalter die Verbindung einerseits der Parallelanordnung oder derIt is appropriate that means of gain switch the connection on the one hand, the parallel arrangement or the Serienanordnung mit dem Eingangsanschluß und andererseits der Serienanordnung oder der Parallelanordnung mit demSeries arrangement with the input terminal and on the other hand, the series arrangement or the parallel arrangement with the Ausgang des Differenzverstärkers umsteuerbar gebildet ist, wodurch wahlweise Verstärkungen von -n2 oder -Vn« einstellbarOutput of the differential amplifier reversible formed, whereby either gains of -n 2 or -Vn «adjustable Es ist zweckmäßig, daß die Anzahl η der innerhalb der Serienanordnung und der Parallelanordnung jeweils angeordnetenIt is expedient that the number η arranged within each of the series arrangement and the parallel arrangement Widerstände η = 2 beträgt, so daß sich eine Verstärkung von -4 oder -1A ergibt.Resistors η = 2, so that a gain of -4 or - 1 A results. Für eine weitergehende Variation der Verstärkung ist es vorteilhaft, daß die jeweils aktivierte Anzahl 2 η der WiderständeFor a further variation of the amplification, it is advantageous that the respectively activated number 2 η of the resistors

innerhalb der Widerstandsanordnung über Schalter umsteuerbar ist.can be reversed within the resistor arrangement via switch.

Es ist ebenfalls vorteilhaft, daß eine vollständige AD-Umsetzung in zwei Zyklen nur während eines Korrekturschrittes - unterIt is also advantageous that a complete AD conversion in two cycles only during a correction step - under Einbeziehung einer eingangsseitig zuschaltbaren Hilfsspannungsquelle- und im Vergleich mit einer feststehendenInclusion of an input side switchable Hilfsspannungsquelle- and compared with a fixed Widerstandsanordnung gebildet ist und daß ein so ermittelter Korrekturfaktor auf nachfolgende AD-Umsetzungen mit dieserResistor assembly is formed and that a correction factor determined in this way to subsequent AD conversions

feststehenden Widerstandsanordnung korrigierend angewendet ist, vorzugsweise mit der in einer von beiden Zyklenbestehenden Anordnung der 2 η Widerstände innerhalb der Parallelanordnung und der Serienanordnung als feststehenderfixed resistor arrangement is applied correctively, preferably with the existing in one of both cycles arrangement of the 2 η resistors within the parallel arrangement and the series arrangement as a fixed

Widerstandsanordnung und mit rechnerischer Korrektur im Umsetzungsrechner; aber ebenso ist eine korrigierendeResistor arrangement and with computational correction in the conversion calculator; but so is a corrective one

fehlerabhängige Steuerung des Verhältnisses der feststehenden Widerstandsanordnung möglich.error-dependent control of the ratio of the fixed resistor arrangement possible.

Es ist zweckmäßig, daß vor dem Eingangsanschluß und innerhalb des Umsetzungsrechners für sich bekannteIt is appropriate that in front of the input terminal and within the conversion computer known per se Korrekturschaltungen und -Umrechnungen, mindestens eine Offsetgröße betreiffend, gebildet und programmäßigCorrection circuits and conversions, at least one offset size Referenced, formed and programmatically

implementiert sind und daß jeder damit gebildete Korrekturschritt eine vollständige AD-Umsetzung in zwei Zyklen umfaßt.are implemented and that each correction step thus formed comprises a complete AD conversion in two cycles.

Für erhöhte Auflösung und/oder Störunterdrückung ist es vorteilhaft, daß im Umsetzungsrechner- unter Einbeziehung seinesFor increased resolution and / or interference suppression, it is advantageous that in the conversion calculator including his Ergebnisspeichers- eine mittelwertproportionale Bewertung über ρ erste und ρ zweite Zyklen der AD-Umsetzung erfolgt (p s 1,Result memory - a mean-proportional evaluation over ρ first and ρ second cycles of AD-conversion takes place (p s 1,

ganz), vorzugsweise mit nach jedem Zyklus erneuerter Bewertung über die jeweils letzten 2p Zyklusergebnisse beiregelmäßigem Wechsel von erstem und zweitem Zyklus.entirely), preferably with a renewed evaluation after each cycle of the last 2-p cycle results for the first and second cycles respectively.

Es ist zweckmäßig, daß für eine Verstärkung von Wechselspannungen durch den Eingangsverstärker der nachfolgende interneIt is appropriate that for a gain of AC voltages through the input amplifier, the subsequent internal AD-Umsetzer eingangsseitig einen Wechselspannungs-/Gleichspannungs-Konverter aufweist, der vorzugsweise zuschaltbarAD converter on the input side has an AC / DC converter, which preferably switched on Vorteilhaft ist ferner, daß vor, nach oder anstelle der eigentlichen Verstärkerschaltungsanordnung, bestehend aus demIt is also advantageous that before, after or instead of the actual amplifier circuit arrangement consisting of the Differenzverstärker und der Widerstandsanordnung, ein Spannungsteiler der Verstärker mit dem Teilungsfaktor 1 :n2 oder mitDifferential amplifier and the resistor arrangement, a voltage divider of the amplifier with the division factor 1: n 2 or with

dem Verstärkungsfaktor n2 zuschaltbar angeordnet und dafür innerhalb des Umsetzungsrechners ein Korrekturprogrammimplementiert ist, ausgehend von der kombinierten oder alternativen Bewertung einer kurzzeitstabilenarranged to the gain n 2 switchable and within the conversion calculator a correction program is implemented, starting from the combined or alternative evaluation of a short-term stable

Korrekturhilfsspannung.Correction auxiliary voltage. Die erfindungsgemäße Lösung für eine stromkompensierend gegenkoppelnde Verstärker&chaltungsanordnung in einemThe inventive solution for a current compensating gegenkoppelnde amplifier & chaltungsanordnung in one AD-Umsetzer hat den Vorteil, daß widerstandsbedingte Fehler des Verstärkungsfaktors bezüglich des vollständigen AD-AD converter has the advantage that resistance-related errors of the amplification factor with respect to the complete AD Umsetzungsergebnisses wesentlich reduziert sind. Präzisionswiderstände und Abgleicharbeiten erübrigen sich und auch dieImplementation results are substantially reduced. Precision resistances and adjustment work are unnecessary and also the Ausführung als integrierter Schaltkreis kann Präzisionsanforderungen genügen.Implementation as an integrated circuit can meet precision requirements. AusführungsbelsplelAusführungsbelsplel

Die Erfindung soll nachstehend anhand eines Ausführungsbeispieles näher erläutert werden. In der zugehörigen Zeichnung zeigenThe invention will be explained below with reference to an exemplary embodiment. In the accompanying drawing show

Fig. 1: ein Blockschaltbild der erfindungsgemäßen Lösung,1 shows a block diagram of the solution according to the invention, Fig. 2: eino Lösung für die Widerstandsanordnung,2 shows a solution for the resistor arrangement, Fig. 3: eine veränderte Verstärkerschaltungsanordnung und3 shows a modified amplifier circuit arrangement and Fig.4: eine Schaltungsanordnung mit umsteuerbarer Verstärkung.4 shows a circuit arrangement with reversible amplification.

Die erfindungsgemäße Verstärkerschaltungsanordnung in einem AD-Umsetzer nach Fig. 1 ist zwischen einem Eingangsanschluß 1, einem Bezugsanschluß 2 und einem Ausgangsanschluß 4 angeordnet und weist einen Differenzverstärker 7, eine Widerstandsanordnung 16, einen internen AD-Umsetzer 14, einen Umsetzungsrechner 15 sowie ein internes Bezugspotential 3 auf. Eine zwischen dem Eingangsanschluß 1 und dem mit dem internen Bezugspotential 3 verbundenen Bezugsanschluß 2 anliegende Eingangsspannung U, ist mit bereichsabhängiger Umsetzungssteilheit in einen proportionalen Ausganqsdigitafwert D1 am Ausgangsanschluß 4 umzusetzen, beispielsweise für eine hochauflösende AD-Umsetzung mit integrierender und damit störunterdrückender Bewertung im internen AD-Umsetzer 14.The amplifier circuit arrangement according to the invention in an AD converter according to FIG. 1 is arranged between an input terminal 1, a reference terminal 2 and an output terminal 4 and has a differential amplifier 7, a resistor arrangement 16, an internal AD converter 14, a conversion computer 15 and an internal reference potential 3 on. An input voltage U present between the input terminal 1 and the reference terminal 2 connected to the internal reference potential 3 is to be converted into a proportional output digit D 1 at the output terminal 4 with region-dependent conversion steepness, for example for a high-resolution AD conversion with an integrating and thus noise-suppressing evaluation in the internal AD Converter 14.

Die verstärkungsbestimmende Widerstandsanordnung 16 ist zwischen dem Eingangsanschluß 1 und einem Ausgang 12 des Differenzverstärkers 7 angeordnet. Sie enthält in dieser Reihenfolge die Reihenschaltung einer Parallelanordnung 6 mit einem Parallelanschluß 9 und einer Serienanordnung 5 mit einem Serienanschluß 8, deren Verbindungsanschluß 10 am invertierenden Eingang des Differenzverstärkers 7 angeschlossen ist, dessen nichtinvertierender Eingang mit dem Bezugspotential 3 verbunden ist. Von 2 η Widerständen gleichen Widerstandsnennwerten innerhalb der Widerstandsanordnung 16 sind η Serienwiderstände 5.1 bis 5.n innerhalb der Serienanordnung 5 in Reihe und η Parallelwiderstände 6.1 bis 6.η innerhalb der Parallelanordnung 6 parallel geschaltet. Dann nimmt die invertierende Spannungsverstärkung zwischen der Eingangsspannung U, und einer Verstärker-Ausgangsspannung U, den Wert V = -n2 an.The gain determining resistor array 16 is disposed between the input terminal 1 and an output 12 of the differential amplifier 7. It contains in this order the series connection of a parallel arrangement 6 with a parallel connection 9 and a series arrangement 5 with a series connection 8 whose connection terminal 10 is connected to the inverting input of the differential amplifier 7 whose non-inverting input is connected to the reference potential 3. Of 2 η resistances of the same resistance nominal values within the resistor arrangement 16, η series resistors 5.1 to 5.n are connected in series within the series arrangement 5 and η parallel resistors 6.1 to 6.η are connected in parallel within the parallel arrangement 6. Then, the inverting voltage gain between the input voltage U, and an amplifier output voltage U, the value V = -n 2 assumes.

Die Ausgangsspannung Ua gelangt vom Ausgang 12 des Differenzverstärkers 7 zu einem Eingang 13 des mit seinem Bezugseingang 13' am Bezugspotential 3 angeschlossenen internen AD-Umsetzers 14, 'em für einen Zwischendigitalwert D' der ausgangsseitig den Ausgangsanschluß 4 treibende Umsetzungsrechner 15 folgt. Letzterer ist mit einem Steuerausgang 15' an einem Steuereingang 11 der Widerstandsanordnung 16 angeschlossen.The output voltage U a passes from the output 12 of the differential amplifier 7 to an input 13 of the internal reference 13 connected to its reference input 3 internal AD converter 14, 'em for an intermediate digital value D' the output side of the output terminal 4 driving conversion computer 15 follows. The latter is connected to a control output 15 'to a control input 11 of the resistor assembly 16.

Eine vollständige AD-Umsetzung umfaßt zwei Zyklen und einen Ausgangsdigitalwert D„ der dem Mittelwert beider Z'yklusergebnisse gleich oder wenigstens proportional ist. Zwischen zwei Zyklen der AD-Umsetzung werden die ηFull AD conversion involves two cycles and an output digital value D "equal to or at least proportional to the average of both cycle results. Between two cycles of AD conversion, the η

Widerstände 6.1 bis β.η der Parallelanordnung β mit jenen 5.1 bis 5,n der Serienanordnung 5 mittels in Fig. 1 nicht dargestellter Umschaltmittel ausgetauscht, d. h. die Parallelwiderstände 6.1 bis 6.η des ersten Zyklus werden zu Serienwiderständen des zweiten Zyklus der AD-Umsetzung und die Serienwiderstände 5.1 bis 5.η werden zu Parallelwideretänden. Im Ergebnis des Parallel-/Serien-Austausches der 2 η Widerstände 5.1 bis 5.n und 6.1 bis 6.π sowie der mittelwertproportionalen Berechnung des Ausgangsdigitalwertes D1 jeder vollständigen AD-Umsetzung in zwei Zyklen wird diese hinsichtlich eines wirksamen widerstandsbedingten Rest-Fehlers des Verstärkungsfaktors prinzipiell verbessert. Für relative Abweichungen der 2 η Widerstände 5.1 bis 5.n und 6.1 bis β.η untereinander von höchstens ΔΠ/R verbleibt ein bezüglich der vollständigen AD-Umsetzung wirksamer Fehler des Verstärkungsfaktors von AV/V s|- Va (AR/R)2|, beispielsweise AV/V s 5 10~e für |AR/ R| s 10~\ was mit einer üblichen gegenkoppelnden Anordnung von Präzisionswiderständen bisher nicht erreichbar war. Andererseits ermöglichen Ausführungen als integrierten Schaltkreis zur AD-Umsetzung bereits Widerstandsunterschiede von |AR/R| s 10~2 verstärkungsbedingte Umsetzungsfehler von höchstens 5 · 10~6. Von besonderer Bedeutung erscheint eine Realisierung mit η = 2 oder 4 (d. h. -V = 4 oder 16), aber auch der Spezialf all η = 1 (-V = 1) ist von Interesse. Praktisch kann es zweckmäßig sein, die so für die vollständige AD-Umsetzung in zwei Zyklen erreichbare Genauigkeit des Verstärkungsfaktors in gelegentlichen Korrekturschritten zur davon abgeleiteten Korrektur nachfolgender AD-Umsetzungen in nur einem Zyklus zu verwenden - rechnerisch oder rückkoppelnd (gesteuerte Verstärkung). Das setzt eine zuschaltbare Korrekturhilfsspannung voraus, von der nur Kurzzeitstabilität über beide Zyklen der Korrektur-AD-Umsetzung zu gewährleisten ist.Resistors 6.1 to β.η the parallel arrangement β exchanged with those 5.1 to 5, n of the series arrangement 5 means not shown in Fig. 1 switching means, ie the parallel resistors 6.1 to 6.η the first cycle to series resistors of the second cycle of AD conversion and the series resistors 5.1 to 5.η become parallel resistances. As a result of the parallel / series exchange of the 2 η resistors 5.1 to 5.n and 6.1 to 6.π and the average proportional calculation of the output digital value D 1 each complete AD conversion in two cycles this is in terms of an effective resistance-related residual error of Reinforcement factor in principle improved. For relative deviations of the 2 η resistances 5.1 to 5.n and 6.1 to β.η among themselves of at most ΔΠ / R, an error of the amplification factor of AV / V s - Va (AR / R) 2 which is effective with respect to the complete AD conversion remains |, for example AV / V s 5 10 ~ e for | AR / R | s 10 ~ \ which was previously unavailable with a conventional counter-coupling arrangement of precision resistors. On the other hand, designs as an integrated circuit for AD conversion already allow resistance differences of | AR / R | s 10 ~ 2 gain-related conversion error of at most 5 x 10 ~. 6 Of particular importance is a realization with η = 2 or 4 (ie -V = 4 or 16), but also the special all η = 1 (-V = 1) is of interest. In practice, it may be convenient to use the accuracy of the gain factor so achievable for full AD conversion in two cycles in occasional corrective steps to derive subsequent AD transformations in just one cycle - computationally or feedback (controlled gain). This requires a switchable correction auxiliary voltage, which only short-term stability over both cycles of the correction AD conversion is to ensure.

Fig. 2 zeigt eine verallgemeinerungsfähige schaltungstechnische Ausgestaltung der Widerstandsanordnung 16 mit η = 3 für den ersten Zyklus der AD-Umsetzung, derenzweiter Zyklus sich nur durch die jeweils andere Verbindung der enthaltenen Umschalter auszeichnet, d. h. durch eine synchrone Umsteuerung aller Umschalter zwischen beiden Zyklen. Während des dargestellten ersten Zyklus sind ein erster 5.1, zweiter 5.2 bis letzter 5.η Serienwiderstand in Reihe als Serienanordnung 5 und ein erster 6.1, zweiter 6.2 bis letzter β.η Parallelwiderstand parallel als Parallelanordnung 6 verbunden und gemäß Fig. 1 angeschlossen. Während des zweiten Zyklus sind dagegen die bisherigen Serienwiderstände 5.1 bis 5.n parallel als jetzige Parallelanordnung 6.1 bis 6.η in Reihe als jetzige Serienanordnung verbunden.FIG. 2 shows a generalizable circuit configuration of the resistor arrangement 16 with η = 3 for the first cycle of the AD conversion, the second cycle being characterized only by the respective other connection of the included switches, ie. H. by a synchronous reversal of all switches between both cycles. During the illustrated first cycle, a first 5.1, second 5.2 to last 5.η series resistance in series as series arrangement 5 and a first 6.1, second 6.2 to the last β.η parallel resistor are connected in parallel as a parallel arrangement 6 and connected as shown in FIG. During the second cycle, by contrast, the previous series resistors 5.1 to 5.n are connected in parallel as the current parallel arrangement 6.1 to 6.η in series as the current series arrangement.

Zum Herstellen des zyklusabhängigen Widerstandswechsels sind gemäß Fig. 2 ein erster 17.1, zweiter 17.2 bis (n - 1)-ter Serienumschalter zur Verbindung der Serienwiderstände 5.1 bis 5.n untereinander in Reihe oder mit dem Verbindungsanschluß 10 parallel, ein erster 18.1, zweiter 18.2 bis (n - 1)-ter Parallelumschalter zur Verbindung der Parallelwiderstände 6.1 bis 6.n mit dem Verbindungsanschluß 10 parallel oder untereinander in Reihe, ein erster 19.1, zweiter 19.2 bis n-ter 19.n Bezugsumschalter zur parallelen Verbindung des Parallelanschlusses 9 mit allen Parallelwiderständen 6.1 bis 6.η im ersten Zyklus oder mit allen jetzigen Serienwiderständen im zweiten Zyklus und ein Eingangsumschalter 20 zwischen dem Serienanschluß 8 und der jeweiligen Reihenschaltung der Serienwiderstände 5.1 bis 5.η im ersten Zyklus oder der jetzigen Parallelwiderstände im zweiten Zyklus angeordnet. In dieser verallgemeinerungsfähigen Konfiguration sind jeweilo 3 η - 1 synchron gesteuerte Umschalter notwendig.For producing the cycle-dependent resistance change, a first 17.1, second 17.2 to (n-1) -ter series switch for connecting the series resistors 5.1 to 5.n to each other in series or with the connection terminal 10 in parallel, a first 18.1, second 18.2 bis (n - 1) -ter parallel switch for connecting the parallel resistors 6.1 to 6.n with the connection terminal 10 in parallel or with each other in series, a first 19.1, second 19.2 to n-th 19.n reference switch for parallel connection of the parallel port 9 with all Parallel resistors 6.1 to 6.η in the first cycle or with all the current series resistors in the second cycle and an input switch 20 between the series terminal 8 and the respective series connection of the series resistors 5.1 to 5.η arranged in the first cycle or the current parallel resistors in the second cycle. In this generalizable configuration, 3 η - 1 synchronously controlled changeover switches are required.

Im Ausführungsbeispiel nach Fig.3 sind gegenüber Fig. 1 die Serienanordnung 5 und die Parallelanordnung 6 aus einer Widerstandsanordnung 16' hinsichtlich ihres Serienanschlusses 8' und ihres Parallelanschlusses 9'vertauscht angeschlossen. Der Verbindungsanschluß 10' ist mit dem invertierenden Eingang des Differenzverstärkers 7 verbunden. Damit ergibt sich eine Verstärkung von V - -Vm, für die bezüglich der vollständigen AD-Umsetzung in zwei Zyklen die gleiche Reduzierung des widerstandsbedingten Umsetzungsfehlers, wie zu Fig. 1 erläutert, erreicht wird.In the exemplary embodiment according to FIG. 3, the series arrangement 5 and the parallel arrangement 6 are connected in a reversed manner relative to FIG. 1 from a resistance arrangement 16 'with respect to their series connection 8' and their parallel connection 9 '. The connection terminal 10 'is connected to the inverting input of the differential amplifier 7. This results in a gain of V - Vm, for which the same reduction of the resistance-related conversion error, as explained with reference to FIG. 1, is achieved with respect to the complete AD conversion in two cycles.

Eine fehlerarme Umschaltung der AD-Umsetzungssteilheit über die Umschaltung zwischen den Verstärkungsfaktoren von V — -n2 und V = - Vn> ist in Fig.4 dargestellt. Dazu werden seitens der Widerstandsanordnung 16 der Serienanschluß 8 über einen ersten 21 und dor Parallelanschluß 9 über einen zweiten 22 Veretärkungsumachalter im Wechsel mit dem Ausgang 12 des Differenzverstärkers 7 oder mit dem Eingangsanschluß 1 verbunden. Weitere Möglichkeiten zur fehlerarmen Verstärkungsumschaltung sind beispielsweise mittels steuerbarer Anzahl 2 η der aktiven Widerstände 5.1 bis 5.n und 6.1 bis 6.n innerhalb der Widerstandsanordnung 16 gegebenA low-error switching of the AD conversion slope via the switching between the amplification factors of V - n 2 and V = - Vn> is shown in FIG. For this purpose, the resistor terminal 16 of the series terminal 8 via a first 21 and dor parallel terminal 9 via a second Veretärkungsumachalter 22 alternately connected to the output 12 of the differential amplifier 7 or to the input terminal 1. Further possibilities for low-error gain switching are given, for example, by means of a controllable number 2 η of the active resistors 5.1 to 5.n and 6.1 to 6.n within the resistor arrangement 16

Mit I, sind in den Fig. 1 bis Fig.4 die Eingangsströme und mit I1 die Ausgangsströme der Widerstandsanordnung 16 bezeichnet.With I, the input currents are denoted in FIGS. 1 to 4 and the output currents of the resistor arrangement 16 are denoted by I 1 .

Claims (10)

1. Verstärkerschaltungsanordnung in einem Analog/Digital- (AD-) Umsetzer mit einem Differenzverstärker, einer gegenkoppelnden Widerstandsanordnung, einem nachfolgenden internen AD-Umsetzer, einem ausgabeseitigen Umsetzungsrechner, einem Eingangsanschluß, einem Bezugsanschluß und einem Ausgangsanschluß, gekennzeichnet dadurch, daß die zwischen dem Eingangsanschluß (1) und einem Ausgang (12) des Differenzverstärkers (7) angeordnete Widerstandsanordnung (16) eine Reihenschaltung einer Parallelanordnung (6) und einer Serienanordnung (5) ist, deren gemeinsamer Verbindungsanschluß (10) mit dem invertierenden Eingang des Differenzverstärkers (7) verbunden ist, dessen nichtinvertierender Eingang am Be.?ugsanschluß (2) angeschlossen ist, daß in der Widerstandsanordnung (16) von 2 η Widerständen gleichen Nennwertes η Widerstände (6.1 bis 6.n) innerhalb der Parallelanordnung (6) parallel und η weitere Widerstände (5.1 bis 5,n) innerhalb der Serienanordnung (5) in Reihe verbunden sind, daß zu der in einem ersten Zyklus der AD-Umsetzung bestehenden Verteilung der 2 η Widerstände (5.1 bis 5.n; 6.1 bis 6.n) in einem zweiten Zyklus die η Widerstände der Parallelanordnung (6) mit jenen der Serienanordnung (5) vertauscht sind, daß eine vollständige AD-Umsetzung den ersten und zweiten Zyklus in gleicher Häufigkeit umfaßt und daß der Ausgangsdigitalwert (Da) ein zum Mittelwert der Zyklusergebnisse proportionaler Digitalwert ist.An amplifier circuit arrangement in an analog-to-digital (AD) converter having a differential amplifier, a counter-coupling resistor arrangement, a subsequent internal AD converter, an output-side conversion computer, an input terminal, a reference terminal and an output terminal, characterized in that between the input terminal (1) and an output (12) of the differential amplifier (7) arranged resistor arrangement (16) is a series connection of a parallel arrangement (6) and a series arrangement (5) whose common connection terminal (10) connected to the inverting input of the differential amplifier (7) whose noninverting input is connected to the Be.?ugsanschluss (2), that in the resistor arrangement (16) of 2 η resistors of the same nominal value η resistors (6.1 to 6.n) within the parallel arrangement (6) in parallel and η more resistors ( 5.1 to 5, n) are connected in series within the series arrangement (5) are that to the in a first cycle of AD conversion existing distribution of the 2 η resistors (5.1 to 5.n; 6.1 to 6.n) in a second cycle the η resistors of the parallel arrangement (6) are interchanged with those of the series arrangement (5) such that complete AD conversion comprises the first and second cycles with equal frequency and the output digital value (D a ) is a digital value proportional to the mean of the cycle results. 2. Schaltungsanordnung nach Anspruch 1,gekennzolchnetdadurch,daßdie Parallelanordnung (6) mit dem Eingangsanschluß (1)und die Serienanordnung (5) mit dem Ausgang (12) des Differenzverstärkers (7) verbunden ist.2. Circuit arrangement according to claim 1, characterized in that the parallel arrangement (6) to the input terminal (1) and the series arrangement (5) to the output (12) of the differential amplifier (7) is connected. 3. Schaltungsanordnung nach Anspruch 1, gekennzeichnet dadurch, daß mittels Verstärkungsumschalter (21; 22) die Verbindung einerseits der Parallelanordnung (6) oder der Serienanordnung (5) mit dem Eingangsanschluß (1) und andererseits der Serienanordnung (5) oder der Parallelanordnung (6) mit dem Ausgang (12) des Differenzverstärkers (7) umsteuerbar gebildet ist.3. Circuit arrangement according to claim 1, characterized in that means of gain switch (21; 22) the connection on the one hand, the parallel arrangement (6) or the series arrangement (5) with the input terminal (1) and on the other hand, the series arrangement (5) or the parallel arrangement (6 ) is reversibly formed with the output (12) of the differential amplifier (7). 4. Schaltungsanordnung nach den Ansprüchen 1 bis 3. gekennzeichnet dadurch, daß die Anzahl η der innerhalb der Serienanordnung (5) und der Parallelanordnung (6) jeweils angeordneten Widerstände (5.1 bis 5.n; 6.1 bis 6.n) η = 2 beträgt.4. Circuit arrangement according to claims 1 to 3. characterized in that the number η of the within the series arrangement (5) and the parallel arrangement (6) respectively arranged resistors (5.1 to 5.n; 6.1 to 6.n) η = 2 , 5. Schaltungsanordnung nach den Ansprüchen 1 bis 3, gekennzeichnet dadurch, daß die jeweils aktivierte Anzahl 2 η der Widerstände (5.1 bis 5.n; 6.1 bis 6.n) innerhalb der Widerstandsanordnung (16) über Schalter umsteuerbar ist.5. Circuit arrangement according to claims 1 to 3, characterized in that the respectively activated number 2 η of the resistors (5.1 to 5.n; 6.1 to 6.n) within the resistor arrangement (16) is reversible via switches. 6. Schaltungsanordnung nach den Ansprüchen 1 bis 5, gekennzeichnet dadurch, daß eine vollständige AD-Umsetzung in zwei Zyklen nur während eines Korrekturschrittes - unter Einbeziehung ei.ereingangsseitig zuschaltbaren Hilfsspannungsquelle-und im Vergleich mit einer feststehenden Widerstandsanordnung gebildet ist und daß ein so ermittelter Korrekturfaktor auf nachfolgende AD-Umsetzungen mit diener feststehenden Widerstandsanordnung korrigierend angewendet ist, vorzugsweise mit der in einer von beiden Zyklen bestehenden Anordnung der 2 η Widerstände (5.1 ...5.n; 6.1 ...6.n) innerhalb der Parallelanordnung (5) und der Serienanordnung (6) als feststehender Widerstandsanordnung und mit rechnerischer Korrektur im Umsetzungsrechner (15).6. Circuit arrangement according to claims 1 to 5, characterized in that a complete AD conversion in two cycles only during a correction step - including ei.ereingangsseitig switchable auxiliary voltage source and in comparison with a fixed resistor arrangement is formed and that a thus determined correction factor is applied to subsequent AD conversions with diener fixed resistor arrangement correcting, preferably with the existing in one of both cycles arrangement of the 2 η resistors (5.1 ... 5.n; 6.1 ... 6.n) within the parallel arrangement (5) and the series arrangement (6) as a fixed resistor arrangement and with computational correction in the conversion computer (15). 7. Schaltungsanordnung nach den Ansprüchen 1 bis 6, gekennzeichnet dadurch, daß vor dem Eingangsanschluß (1) und innerhalb des Umsetzungsrechners (15) für sich bekannte Korrekturumschaltungen und -Umrechnungen, mindestens eine Offsetgröße betreffend, gebildet und programmäßig implementiert sind und daß jeder damit gebildete Korrekturschritt eine vollständige AD-Umsetzung in zwei Zyklen umfaßt.7. Circuit arrangement according to claims 1 to 6, characterized in that in front of the input terminal (1) and within the conversion computer (15) known correction corrections and conversions, at least one offset size, formed and implemented programmatically and that each so formed Correction step includes complete AD conversion in two cycles. 8. Schaltungsanordnung nach den Ansprüchen 1 bis 7, gekennzeichnet dadurch, daß im Umsetzungsrechner (15) - unter Einbeziehung seines Ergebnisspeichers - eine mittelwertproportionale Bewertung über ρ erste und ρ zweite Zyklen der AD-Umsetzung erfolgt (p > 1, ganz), vorzugsweise mit nach jedem Zyklus erneuerter Bewertung über die jeweils letzten 2 p Zyklusergebnisse bei regelmäßigem Wechsel von erstem und zweitem Zyklus.8. Circuit arrangement according to claims 1 to 7, characterized in that in the conversion computer (15) - taking into account its result memory - an average proportional evaluation on ρ first and ρ second cycles of AD conversion takes place (p> 1, all), preferably with after every cycle renewed evaluation about the last 2 p cycle results with regular change of first and second cycle. 9. Schaltungsanordnung nach den Ansprüchen 1 bis 8, gekennzeichnet dadurch, daß für eine Verstärkung von Wechselspannungen durch den Eingangsverstärker (7; 16) der nachfolgende interne AD-Umsetzer (14) eingangsseitig einen Wechselspannungs-ZGIeichspannungs-Konverter aufweist, der vorzugsweise zuschaltbar ist.9. Circuit arrangement according to Claims 1 to 8, characterized in that for an amplification of alternating voltages by the input amplifier (7; 16) the subsequent internal AD converter (14) on the input side has an AC ZGIeichspannungs converter, which is preferably switchable. 10. Schaltungsanordnung nach den Ansprüchen 1 bis 9, gekennzeichnet dadurch, daß vor, nach oder anstelle der eigentlichen Verstärkerschaltungsanordnung, bestehend aus dem Differenzverstärker (7)10. Circuit arrangement according to claims 1 to 9, characterized in that before, after or instead of the actual amplifier circuit arrangement consisting of the differential amplifier (7) und der Widerstandsanordnung (16), ein Spannungsteiler oder Verstärker mit dem Teilungsfaktor 1 :n2 oder mit dem Verstärkungsfaktor n2 zuschaltbar angeordnet und dafür innerhalb des Urhsetzungsrechners (15) ein Korrokturprogramm implementiert ist.and the resistor arrangement (16), a voltage divider or amplifier with the division factor 1: n 2 or with the amplification factor n 2 switchable disposed and within the Urhsetzungsrechners (15) a Korrokturprogramm is implemented. Hierzu 2 Seiten ZeichnungenFor this 2 pages drawings Anwendungsgebiet der ErfindungField of application of the invention Die Erfindung betrifft eine stromkompensierend gegengekoppelte Verstärkerschaltungsanordnung in einem Analog/Digital-(AD-) Umsetzer mit sehr geringem Umsetzungsfehler. Sie ist vor allem in Geräten und Baugruppen der elektronischen Meß- und Testtechnik anwendbar und ist für eine Ausführung als integrierter Schaltkreis geeignet.The invention relates to a current compensating counter-coupled amplifier circuit arrangement in an analog / digital (AD) converter with a very low conversion error. It is mainly applicable in devices and assemblies of the electronic measuring and test technology and is suitable for an embodiment as an integrated circuit. Charakteristik des bekannten Standes der TechnikCharacteristic of the known state of the art Zur Analog/Digital- (AD-) Umsetzung mit geringem Umsetzungsfehler und hoher Auflösung wird ein interner AD-Umsetzer im Nennaussteuerbereich seiner Eingangsspannung betrieben, vor allem aber auch mit Störunterdrückung durch integrierende Bewertung der mittleren Gleichspannung (G.Sahner; Digitale Meßverfahren; VEB Verlag Technik, Berlin 1987). Eine vorangestellte Schaltungsanordnung verstärkt oder dämpft die eingangsseitig anliegende Spannung, so daß sich ein um mehrere Größenordnungen weiterer Gesamtaussteuerbereich als der des eigentlichen internen AD-Umsetzers ergibt, beginnend im Nano- oder Mikrovoltbereich (B. Nicholson; Novel A/D converters, built-in facilities extend DMM accuracies and capabilities; EDN, April 5,1984, S. 85-91).For analog / digital (AD) conversion with low conversion error and high resolution, an internal AD converter is operated in the Nennaussteuerbereich its input voltage, but above all with interference suppression by integrating evaluation of the average DC voltage (G.Sahner; Digital Measurement, VEB Verlag Technology, Berlin 1987). A preceding circuit arrangement amplifies or attenuates the voltage present on the input side, resulting in an order of magnitude of a further overall modulation range than that of the actual internal AD converter, starting in the nano- or microvolt range (B.Nicholson, Novel A / D converters, built-in facilities extend DMM accuracies and capabilities; EDN, April 5,1984, pp. 85-91). Bei Idealisierung der Vorstärkereigenschaften von Operationsverstärkern hängt der Fehler des Verstärkungsfaktors vor allem von den Eigenschaften der die Verstärkung bestimmenden Widerstände oder Widerstandsverhältnisse ab (Temperaturabhängigkeit, Langzeitkonstanz) (M. Seifart; Analoge Schaltungen; VEB Verlag Technik, Berlin 1987). Bei stromkompensierender Gegenkopplung des Operationsverstärkers wird der Verstärkungsfaktor direkt vom Widerstandsverhältnis aus dem Gegenkopplungswiderstand und dem Vorwiderstand bestimmt, mit dem Kleinstwert Null (J. Dostal; Operationsverstärker; VEB Verlag Technik, Berlin 1986).When idealizing the preamplifier characteristics of operational amplifiers, the error of the amplification factor depends above all on the properties of the resistors or resistance ratios determining the gain (temperature dependence, long-term stability) (Seifart M., Analog Circuits, VEB Verlag Technik, Berlin 1987). In the case of current-compensating negative feedback of the operational amplifier, the amplification factor is determined directly from the resistance ratio of the negative feedback resistor and the series resistor, with the minimum value zero (J. Dostal, operational amplifier, VEB Verlag Technik, Berlin 1986). In einem Temperaturbereich von 10 K und über ein Jahr ist derzeit mit sehr teueren handelsüblichen Präzisionswiderständen der widerstandsbedingte Fehler des Verstärkungsfaktors einer solchen Verstärkerschaltungsanordnung auf etwa 1 · 10~6 begrenzt (W.Fiegenbaum; Präzisions-AD-undPräzisions-DA-Umsetzung; radio-fernsehen-elektronik, 30(1981), H.7, S.41&-421; H.8, S. 517-522), mit Widerständen in monolitisch integrierten Schaltkreisen dagegen nur auf etwa 1 · 10~3. EineThermostatisierung wenigstens der verstärkungsbestimmenden Widerstände ist mit sehr hohem Aufwand verbunden und verringert nur den temperaturabhängigen Fehleranteil, während der Fehler durch Alterung'sogar zunimmt. Der Nachteil einer stromkompensierend gegengekoppelten Verstärkerschaltungsanordnung in einem AD-Umsetzer hoher Auflösung besteht vor allem in der durch die Widerstandseigenschaften begrenzten Genauigkeit des Verstärkungsfaktors.In a temperature range of 10 K and more than a year is currently very expensive commercially available precision resistors of resistance errors caused in the gain of such an amplifier circuit to about 1 × 10 -6 limited (W.Fiegenbaum; precision AD-undPräzisions-DA conversion; radio- television-elektronik, 30 (1981), H.7, p.441 &-421; H.8, pp517-522), with resistors in monolithic integrated circuits, however, only about 1 × 10 -3 . A thermostatting of at least the gain-determining resistors is associated with very high expenditure and only reduces the temperature-dependent error component, while the error due to aging even increases. The disadvantage of a current-compensating counter-coupled amplifier circuit arrangement in a high-resolution AD converter is above all the accuracy of the amplification factor limited by the resistance properties. Ziel der ErfindungObject of the invention Es ist das Ziel der Erfindung, den Fehler von AD-Umsetzern zu verringern.It is the object of the invention to reduce the error of AD-converters. Darlegung des Wesens der ErfindungExplanation of the essence of the invention Aufgabe der Erfindung ist es, eine stromkompensierend gegenkoppelnde Verstärkerschaltungsanordnung in einem AD-Umsetzer zu schaffen, deren widerstandsbedingter Fehler des Verstärkungsfaktors wesentlich reduziert ist. Erfindungsgemäß ist die Aufgabe für eine Verstärkerschaltungsanordnung in einem AD-Umsetzer mit einem Differenzverstärker, einer gegenkoppelnden Widerstandsanordnung, einem nachfolgenden internen AD-Umsetzer, einem ausgangsseitigen Umsetzungsrechner, einem Eingangsanschluß, einem Bezugsanschluß und einem Ausgangsanschluß dadurch gelöst, daß die zwischen dem Eingangsanschluß auf einem Ausgang des Differenzverstärkers angeordnete Widerstandsanordnung eine Reihenschaltung einer Parallelanordnung und einer Serienanordnung ist, deren gemeinsamer Verbindungsanschluß mit dem invertierenden Eingang des Differenzverstärkors verbunden ist, dessen nichtinvertierender Eingang am Bezugsanschluß angeschlossen ist. In der Widerstandsanordnung sind von 2 η Widerständen gleichen Nennwertes η Widerstände innerhalb der Parallelanordnung parallel und η weitere Widerstände innerhalb der Serienanordnung in Reihe verbunden. Im Gegensatz zu dieser in einem ersten Zyklus der AD-Umsetzung bestehenden Verteilung der 2 η Widerstände sind während eines zweiten Zyklus - unter Verwendung von Umschaltmitteln - die η Widerstände der Parallelanordnung mit jenen der Serienanordnung vertauscht. Eine vollständige AD-Umsetzung umfaßt den ersten und zweiten Zyklus in gleicher Häufigkeit und Wertigkeit, vorzugsweise jeden von zwei gleichwertigen Zyklen einmal. Im Umsetzungsrechner wird als Ausgangsdigitalwert ein zum Mittelwert der Zyklusergebnisse einer vollständigen AD-Umsetzung proportionaler Digitalwert berechnet und am Ausgangsanschluß ausgegeben.The object of the invention is to provide a current-compensating gegenkoppelnde amplifier circuit arrangement in an AD converter whose resistance-related error of the gain factor is substantially reduced. According to the invention the object is achieved for an amplifier circuit arrangement in an AD converter with a differential amplifier, a counter-coupling resistor arrangement, a subsequent internal AD converter, an output-side conversion computer, an input terminal, a reference terminal and an output terminal, that between the input terminal on an output the differential amplifier arranged resistor arrangement is a series connection of a parallel arrangement and a series arrangement whose common connection terminal is connected to the inverting input of the differential amplifier whose non-inverting input is connected to the reference terminal. In the resistor arrangement, η resistors within the parallel arrangement are connected in parallel by 2 η resistors of the same nominal value, and η further resistors are connected in series within the series arrangement. In contrast to this distribution of the 2 η resistors existing in a first cycle of the AD conversion, the η resistors of the parallel arrangement are interchanged with those of the series arrangement during a second cycle - using switching means. Full AD conversion includes the first and second cycles in equal frequency and valence, preferably once every two equivalent cycles. In the conversion computer, a digital value proportional to the mean value of the cycle results of a complete AD conversion is calculated as the output digital value and output at the output terminal. Es ist vorteilhaft, daß die Parallelschaltung mit dem Eingangsanschluß und die Serienanordnung mit dem Ausgang des Differenzverstärkers verbunden ist, so daß sich ein Verstärkungsfaktor V = -n2 einstellt. Allgemein ergibt sich vor der eigentlichen AD-Umsetzung ein Verstärkungsfaktor von V = -n2 o'Jer -λι.\>, abhängig von der gewählten Reihenfolge der Pareüel- und Serienanordnung. Wegen der vollständigen Parallel/Se'ien-Widerstandsvertauschung erhält man für eine relativ3 Widerstandsabweichung von AR/R unter allen 2n Widerständen de' gegenkoppelnden Widerstandsanordnung bezüglich der AD-Umsetzung in zwei Zyklen mit Mittelwertbildung betr.-jgsmäßig nur einenIt is advantageous that the parallel connection to the input terminal and the series arrangement is connected to the output of the differential amplifier, so that a gain factor V = -n 2 sets. Generally, before the actual AD conversion, an amplification factor of V = -n 2 o'Jer - λ 1 \>, depending on the selected sequence of the Pareüel and series arrangement. Because of the complete parallel / field resistance interchange, for a relative 3 resistance deviation of AR / R among all 2n resistors of the opposing resistor array with respect to the AD conversion in two averaged cycles, only one is obtained
DD33272789A 1989-09-18 1989-09-18 AMPLIFIER CIRCUIT ARRANGEMENT IN AN AD-CONVERTER DD288046A5 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DD33272789A DD288046A5 (en) 1989-09-18 1989-09-18 AMPLIFIER CIRCUIT ARRANGEMENT IN AN AD-CONVERTER

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DD33272789A DD288046A5 (en) 1989-09-18 1989-09-18 AMPLIFIER CIRCUIT ARRANGEMENT IN AN AD-CONVERTER

Publications (1)

Publication Number Publication Date
DD288046A5 true DD288046A5 (en) 1991-03-14

Family

ID=5612336

Family Applications (1)

Application Number Title Priority Date Filing Date
DD33272789A DD288046A5 (en) 1989-09-18 1989-09-18 AMPLIFIER CIRCUIT ARRANGEMENT IN AN AD-CONVERTER

Country Status (1)

Country Link
DD (1) DD288046A5 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007056732A1 (en) * 2007-11-26 2009-05-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Apparatus and method for efficient analog-to-digital conversion
US8692199B2 (en) 2007-11-26 2014-04-08 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Concept for determining a measurement value at a component

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007056732A1 (en) * 2007-11-26 2009-05-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Apparatus and method for efficient analog-to-digital conversion
US7821434B2 (en) 2007-11-26 2010-10-26 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Apparatus and method for efficient analog-to-digital conversion
DE102007056732B4 (en) * 2007-11-26 2012-10-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Apparatus and method for efficient analog-to-digital conversion
US8692199B2 (en) 2007-11-26 2014-04-08 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Concept for determining a measurement value at a component

Similar Documents

Publication Publication Date Title
DE3136813C2 (en) Calibration circuit
EP0274767B1 (en) Method and circuit for determining the pick-off position of a remotely controlled resistance transmitter
DE3611261C2 (en)
DE2949461A1 (en) ELECTRONIC ENERGY MEASURING DEVICE
DE68910080T2 (en) Sensor device.
DE2852567A1 (en) AMPLIFIERS WITH A FIRST AND A SECOND AMPLIFIER ELEMENT
DD288046A5 (en) AMPLIFIER CIRCUIT ARRANGEMENT IN AN AD-CONVERTER
DE3000291C2 (en) Circuit arrangement for converting a change in resistance into a change in frequency
EP0357591B1 (en) Charge amplifier circuit
DE2618868A1 (en) DEVICE FOR DETERMINING THE NORTHERN DIRECTION
DE3634053A1 (en) Method and circuit arrangement for measuring the resistance values of two series-connected sensor resistors
DE4409063C1 (en) Analogue=to=digital conversion appts.
DE3322148C2 (en) Resistor bridge circuit with a time divider resistor
DE2721809B2 (en) Device for displaying the utilization of air-sprung vehicles
DE1811989A1 (en) Electrocardiograph
DE2939270C2 (en)
DD288045A5 (en) INPUT CIRCUIT ARRANGEMENT IN AN AD-TRANSMITTER
EP0532781A1 (en) Integrated circuit comprising an analog circuit
DD274126A1 (en) CIRCUIT ARRANGEMENT IN A DIGITAL MULTI-MEASUREMENT DEVICE
DE2533889C3 (en) Transistor broadband amplifier with negative feedback
DE287765C (en)
DD288042A5 (en) COMPARISON ARRANGEMENT IN AN AD-TRANSFER
DE1947571A1 (en) Differential amplifier with negative feedback via several stages
DD287366A5 (en) CIRCUIT ARRANGEMENT OF A PARALLEL ANALOG DIGITAL TRANSDUCER
DE2856285A1 (en) Bridge balancing network for amplifier of carrier frequency meter - supplies output to pair of inputs of amplifier with other pair fed from divider

Legal Events

Date Code Title Description
ENJ Ceased due to non-payment of renewal fee