DD274126A1

DD274126A1 - Schaltungsanordnung in einer digitalen vielfachmesseinrichtung

Info

Publication number: DD274126A1
Application number: DD31788188A
Authority: DD
Inventors: Wilfried Fiegenbaum
Original assignee: Erfurt Mikroelektronik
Priority date: 1988-07-13
Filing date: 1988-07-13
Publication date: 1989-12-06

Abstract

Die Erfindung betrifft eine Schaltungsanordnung zur digitalen Vielfachmessung mit geringem Messfehler. Erfindungsgemaess ist in einer Vielfachmesseinrichtung zwischen einer Abtast- und Halteschaltung (9) und einem Korrektureingang (11) eines normierenden Wandlers (5) ein seitens einer Digitalisiereinrichtung (8) gesteuerter Korrekturteiler (10), bestehend aus einer Teilerschalteranordnung (10) und einer Teilerwiderstandsanordnung (10) mit n gleichen Widerstaenden (20), zugeordnet. Von den einerseits miteinander und mit dem Korrektureingang (11) verbundenen n Widerstaenden (20) sind andererseits m am internen Bezugspotential (3) und die uebrigen n-m an der Abtast- und Halteschaltung (9) angeschlossen. Waehrend einer Korrekturphase sind im vollstaendigen Wechsel alle schaltungsmaessig verschiedenen Kombinationen der Teilerwiderstaende (20) gleichberechtigt belegt; die jeweiligen Digitalisierergebnisse ergeben im Mittel einen Korrekturistwert, mit dem anschliessende Messergebnisse (dividierend) bewertet werden, bevor letztere dann - bereichszugeordnet - von widerstandsbedingten Fehlern des Wandlers (5) weitgehend befreit sind. Die Erfindung ist vor allem in der digitalen Mess- und Testtechnik anwendbar. Fig. 1

Description

Hierzu 1 Seite Zeichnungen

Anwendungsgebiet der Erfindung

Die Erfindung betrifft eine Schaltungsanordnung in einer digitalen Vielfachmeßeinrichtung mit geringem Meßfehler und ist vor allem in Geräten oder Baugruppen der digitalen Meßtechnik, der BMSR-Technik und der automatisierten Testtechnik anwendbar.

Charakteristik der bekannten technischen Lösungen

Schaltungsanordnungen zur digitalen Vielfachmessung mit geringem Meßfehler bestehen aus einem eingangsseitigen normierenden Wandler und einem nachgesetzten Analog-Digital(AD)-Umsetzer (G. Sahner; Digitale Meßverfahren; VEB Verlag Technik, Berlin, 1987). Der normeirende Wandler ist hinsichtlich seiner Wandlungssteilheit und seiner Betriebsart steuerbar und benötigt Wandlungselemente hoher Präzision, sowohl für die Maßstabsvariation als auch für einen Wechsel der physikalischen Einheit der Meßgröße.

Im Interesse ausreichender Störunterdrückung weisen Präzisions-AD-Umwandler integrierende Eigenschaften auf und enthalten eine Referenzquelle sowie eine Ablaufsteuerung. Wesentliche Aufgaben der Steuerung, Verkettung, Datenwortauswertung und Korrektur der AD-Umsetzungseigenschaften werden zunehmend von Umsetzungsrechnern übernommen, ebenso die Steuerung des eingangsseitigen normierenden Wandlers. Häufige elektrische Meßgrößen sind beispielsweise Spannung, Widerstand und Strom, die im allgemeinen mittels Wandlung in einen normierten Spannungsbereich der AD-Umsetzung gebracht werden. Der Meßfehler solcher Vielfach meßein richturrgen setzt sich aus dem Wandlungsfehler und dem Umsetzungsfehler additiv zusammen (H. Hart, W. Lotze, E.-G.Woschni; Meßgenauigkeit; VEB Verlag Technik, Berlin, 1987) und laßt sich teilweise mittels geeigneter Korrekturschritte (direkt oder/und rechnerisch) für die Meßwertausgabe reduzieren. Die Korrekturen betreffen im allgemeinen Offset- und Steilheitsfehler und werden durch schaltungstechnisch-konzeptionelle Maßnahmen zur Eierninierung von Linearitätsabweichungen der Umsetzungskennlinie unterstützt—etwa gemäß DD-PS 124697 (HO3K-13/02) —, im allgemeinen jedoch mit infolge der Korrektur verringerten Meßhäufigkeit. Ein Schwerpunkt aller Bemühungen um verringerte Meßfehler besteht in der Verringerung der Fehlerwirksamkeit von Widerständen. Es wurde bereits vorgeschlagen, die Fehlerwirksamkeit von Widerständen in integrierenden AD-Umsetzern, die eine sehr geringe Linearitätsabweichung aufweisen, durch konzeptionell veränderte Lösungen zu reduzieren, ohne daß die Eigenschaft einer wahlweise hohen Umsetzungsrate bei dann verringerter Auflösung verlorengeht. Diese Lösungen gehen von durch zyklisches Vertauschen von Widerständen erreichter Kompensation der wirksamen Widerstandsfehler aus, ergänzt durch dann rechnerisch unterstützte direkte Verwendung primärer Referenzbauelemente innerhalb der Referenzquelle (digitale Referenzanpassung). Ähnliche- bereits vorgeschlagene- konzeptionelle Maßnahmen mit vergleichbarer Reduzierung der Fehlerwirksamkeit von Widerständen gehen von zwischenzeitlichen Korrekturen mit einer kurzzeitkonstanten Korrekturhilfsgröße aus. Beide Lösungsrichtungen sind auch kombinierbar.

Mittels einer zeitlich mit dem AD-Umsetzungsrhythmus koordiniert gesteuerten Abtast- und Halteschaltung, die zwischen der eigentlichen Referenzquelle des AD-Umsetzers und dem Wandlerreferenzeingang angeordnet ist und von der Digitalisierungsanordnung gesteuert wird, ergeben beispielsweise für die Widerstands- und Widerstandsverhältnismessung deutlich verbesserte Eigenschaften in Form reduzierter Meßfehler (durchgängig ohne fehlerwirksame Widerstände, außer dem Referenzwiderstand).

Ein Nachteil dieser Lösung besteht noch darin, daß für eine Spannungsmessung die Verwendung der so erhaltenen Wandlerreferenzspannung zur Verbesserung der Wandlereigenschaften (Verstärker mit bereichsabhängiger Verstärkung) wieder auf den Einsatz von Widerständen in einem Korrekturteiler zurückführt, womit hier noch Widerstände fehlerwirksam bleiben, abgesehen von einem Grundbereich mit einer Verstärkung von eins mittels eines Elektrometerverstärkers.

Ziel der Erfindung

Es ist das Ziel der Erfindung, Schaltungsanordnungen in digitalen Vielfachmeßeinrichtungen bezüglich der Auswirkung der Fehler von Widerstandseigenschaften in der Betriebsart Spannungsmessung zu verbessern.

Darlegung des Wesens der Erfindung

Aufgabe der Erfindung ist es, eine Schaltungsanordnung in einer digitalen Vielfachmeßeinrichtung, in der auch in der Betriebsart Spannungsmessung die Fehlerwirksamkeit von Widerständen innerhalb des normierenden Wandlers reduziert ist, zu schaffen. Diese Aufgabe wird erfindungsgemäß mit einer Schaltungsanordnung in einer digitalen Vielfachmeßeinrichtung mit geringem Meßfehler, bestehend aus einem eingangsseitigen normierenden Wandler, einer Referenzquelle, einer Schalteranordnung, einer Digitalisiereinrichtung und einer Abtast- und Halteschaltung sowie mit einem Eingangsanschluß, einem Bezugsanschluß, einem Ausgangsanschluß und einem internen Bezugspotential, dadurch gelöst, daß ein zwischen dem Ausgang der Abtast- und Halteschaltung und einem Korrektureingang des normierenden Wandlers angeordneter Korrekturteiler intern eine Teilerschalteranordnung und eine Teilerwiderstandsanordnung aufweist und steuerungsmäßig der Digitalisiereinrichtung nachgesetzt ist. Von η miteinander und mit dem Korrektureingang des normierenden Wandlers verbundenen Widerständen der Teilerwiderstandsanordnung sind mittels Umschalter der Teilerschalteranordnung m der Widerstände mit dem internen Bezugspotential und die übrigen η - m der Widerstände mit einem dem Ausgang der Abtast- und Halteschaltung nachgesetzten Eingang des Korrekturteilers umsteuerbar verbunden. Mindestens in der Betriebsart Spannungsmessung ist innerhalb des normierenden Wandlers während einer Korrekturphase anstelle einer analogen Eingangsgröße eine Korrekturspannung mittels interner Umschaltung zugeschaltet. Alle η Widerstände der Teilerwiderstandsanordnung weisen den gleichen Nennwert des Widerstandes auf.

Es ist vorteilhaft, daß innerhalb des Korrekturteilers während der Korrekturphase, deren Dauer vorzugsweise gleich einer Meßzeit T_m oder einem Vielfachen davon ist, für alle η Widerstände alle verschiedenen Kombinationen mittels Umschaltung der Verbindungen dieser Widerstände des Korrekturteilers mit dem Eingang einerseits und mit dem Ausgang andererseits für eine gleiche Gesamtdauer jeder Widerstandskombination realisiert sind, vorzugsweise periodisch und mit gleicher Häufigkeit. Es ist auch vorteilhaft, daß während jeder Korrekturphase jede der verschiedenen Widerstandskombinationen einmal realisiert ist.

Es ist ebenfalls vorteilhaft, daß - abgesehen von bekannten Umrechnungen - seitens der Digitalisiereinrichtung während der Korrekturphase die Summe der verschiedenen Teilergebnisse für die in gleicher Anzahl zugeordneten Widerstandskombinationen innerhalb des Korrekturteilers oder ein zu dieser Summe proportionaler Digitalwert als Digitalisierergebnis der Korrekturphase gebildet wird.

Vorteilhaft ist dann, daß alle in den nachfolgenden Meßphasen zeitlich außerhalb der KorreKturphasen innerhalb der Digitaiisiereinrichtung während der Meßzeit T_m oder eines Vielfachen davon erhaltenen Digitalisierergebnisse für eine Eingangsspannung-als analoge Eingangsgröße A_e-vor ihrer Ausgabe als Ausgangsdigitalwert D_a in einem Umsetzungsrechner mit einem bereichsabhängigen Faktor multipliziert werden, der sich aus dem Verhältnis Sollwert/Istwert für das jeweils bereichsabhängig zugeordnete Digitalisierergebnis der vorangegangenen Korrekturphase ergibt. Der normierende Wandler setzt die zwischen dem Eingangsanschluß und dem Bezugsanschluß anliegende analoge Eingangsgröße A₈ in eine betriebsarten-und bereichsabhängig proportionale Ausgangsspannung U_a um, die nachfolgend einer Analog-Digital(AD)-Umsetzung unterzogen wird. Bekannt sind die Referenzquelle, die Schalteranordnung und die integrierende Digitalisiereinrichtung, u. a. bestehend aus einer eigentlichen Digitalisieranordnung und einem ausgangsseitigen Umsetzungsrechner, als wesentliche Bestandteile des AD-Umsetzers. Die AD-Umsetzu ng beruhtauf einer von der analog/digital umzusetzenden Spannung abhängigen periodischen Steuerung des Tastverhältnisses für positive und negative Referenzspannungen Ur am Referenzeingang der Schalteranordnung und damit der Digitalisieranordnung derart, daß sich ein dynamisches Gleichgewicht im zeitlichen Mittel einstellt. Die digitale Auswertung (Zeitdifferenzmessung) des Tastverhältnisses liefert das Digitalisierergebnis.

Mittels der Schalteranordnung sind von n' Eingängen mit ebensovielen intern nachgesetzten gleichen Integratorwiderständen der Digitalisiereinrichtung immer m' £ ti' - 1 Eingänge mit der Referenzquelle und die übrigen n' — m' Eingänge mit dem Ausgang des normierenden Wandlers verbunden, jeweils im vollständigen, zeitlich gleichanteiligen Wechsel aller verschiedenen Zustände. Die so erhaltene Befreiung der AD-Umsetzung von widerstandsbedingten Umsetzungsfehlern (hier aus Integratorwiderständen) ist mittels programmierter digitaler Referenzanpassung eines primären Referenzbauelementes im Umsetzungsrechner auch auf die Referenzaufbereitung und damit auf die gesamte AD-Umsetzung erweiterbar. Letzteres gilt auch für solche Betriebsarten des normierenden Wandlers, für die eine Wandlerreferenzspannung benötigt und mittels einer Abtast- und Halteschaltung zu geeigneten, mit dem zeitlichen Ablauf der AD-Umsetzung abgestimmten Zeitpunkten eine (primäre) Referenzspannung übernommen wird. Die Abtast- und Halteschaltung ist ohne bewertende Widerstände realisierbar. Für die Betriebsart der Spannungsmessung wird eine Wandlerreferenzspannung als Konvertierungskonstante nicht benötigt, vielmehr erfolgt eine bereichsabhängige Verstärkung. Es bietet sich daher an, die Ausgangsspannung der Abtast- und Halteschaltung geteilt (ggf. auch direkt) für Korrekturzwecke bezüglich der bereichsabhängigen Spannungsverstärkung anstelle der Eingangsspannung während einer Korrekturphase einzugeben sowie anschließend davon und vom bekannten Sollwert ausgehend, eine Korrekturrechnung innerhalb der Digitalisiereinrichtung auszuführen. Das vollständige Vertauschen der η Widerstände innerhalb des Korrekturteilers sichert als Summe (bzw. Mittelwert) aller Teilergebnisse weitgehende Unabhängigkeit von Widerstandseigenschaften innerhalb des Korrekturteilers (einschließlich Schalterwiderstände), wenn jede dern!/n — m)! verschiedenen Kombinationen während der gesamten Korrekturphase für die gleiche Gesamtdauer (einfach oder mehrfach) eingenommen wird. Die Korrekturphase kann zyklisch oder bei Bedarf eingefügt werden, ihr Digitalisierergebnis beeinflußt (rechnerisch korrigierend) die Digitalisierergebnisse (Meßergebnisse) aller nachfolgenden Meßphasen bis zur nächsten Korrekturphase.

Es ist fur die Bereichszuordnung der Korrektur vorteilhaft, daß derTeilungsfaktor n/(n - m) innerhalb des Korrekturtellers gleich oder naherungsweise gleich dem Wertigkeitsverhaltnis benachbarter Meßbereiche in der Betriebsart Spannungsmessung ist Vor allem fur Messungen mit rein binarer Digitalwertdarstellung (wenigstens gerateintern) ist es vorteilhaft, daß sowohl das Werktigkeitsverhaltnis benachbarter Spannungsmeßbereiche innerhalb des normierenden Wandlers als auch das Teilungsverhaltnis n/(n — m) innerhalb des Korrekturtellers Werte von zwei aufweisen, aus Aufwandgrunden vorzugsweise mit η = 2 und m = 1

Es ist vorteilhaft und schaltungsmaßig gleichberechtigt, daß in vertauschter Reihenfolge ein alternativer Korrekturteller eingangsseitig an der Referenzquelle und ausgangsseitig am Eingang einer alternativen Abtast- und Halteschaltung, die dem Korrektureingang des normierenden Wandlers vorangestellt ist, angeschlossen ist Vorteilhaft ist auch, daß innerhalb des Korrekturtellers mehrere Spannungsteiler in Kette geschaltet sind, von denen wenigstens einer mittels vollständiger zyklischer Vertauschung der verschiedenen Kombinationen der η Widerstände realisiert ist, vorzugsweise mit gleichen Spannungstellungsfaktor n/(n - m) und im Austausch zuschaltbar Letzteres ermöglicht wegen der Kenntnis des mittleren Teilungsfaktors der nV(n — m)! Kombinationen über den Austausch auch den Korrektureinbezug weiterer Teile eines mehrteiligen Gesamtkorrekturteilers fur gleiche Teilungsfaktoren, so daß fur den gesamten mehrstufigen Korrekturteller- und darüber fur alle Verstarkungsbereiche des normeirenden Wandlers- nach rechnerischer Korrektur widerstandsbedingte Wandlungsfehler (Verstarkungsfehler) im Ausgangsdigitalwert vermieden sind Es ist zweckmäßig, daß innerhalb des Korrekturtellers ein impedanzwandelnder Spannungsfolger der Tellerwiderstandsanordnung eingangsseitig vorangestellt oder/und ausgangsseitig nachgesetzt ist Es kann auch vorteilhaft sein, daß zwischen dem Ausgang des normierenden Wandlers und einer Hilfsspannungsquelle einerseits und dem Signaleingang der Schalteranordnung andererseits ein weiterer Umschalter angeordnet und in bekannter weise gesteuert ist, so daß eine zweiteilige Korrekturphase der AD-Umsetzung erfolgt Es ist auch zweckmäßig, daß ein Korrekturteller neben der Betriebsart Spannungsmessung in weiteren Betriebsarten, die von bereichsabhangiger Spannungsverstarkung innerhalb des normierenden Wandlers ausgehen, eingesetzt ist, vorzugsweise der gleiche Korrekturteller in allen zutreffenden Betriebsarten

Der Vorteil der erfmdungsgemaßen Schaltungsanordnung in einer digitalen Vielfachmeßeinrichtung besteht dann, daß vor allem in der Betriebsart Spannungsmessung die Fehlerwirksamkeit von Widerstanden innerhalb des normierenden Wandlers (Verstärkers) reduziert und damit die Meßgenauigkeit erhöht ist

Ausfuhrungsbeispiel

Die Erfindung soll nachstehend an einem Ausfuhrungsbeispiel naher erläutert werden In der zugehörigen Zeichnung zeigen

Fig 1 ein Blockschaltbild der erfmdungsgemaßen Losung,

Fig 2 eine spezielle Ausfuhrung des Korrekturtellers,

Fig 3 eine andere Ausfuhrung der erfmdungsgemaßen Losung

Eine Schaltungsanordnung in einer digitalen Vielfachmeßeinrichtung mit geringem Meßfehler nach Fig 1 enthalt einen normierenden Wandler 5, eine Referenzquelle 6, eine Schalteranordnung 7, eine Digitalisieremrichtung 8, eine Abtast- und Halteschaltung 9 sowie einen Korrekturteller 10 und weist einen Eingangsanschluß 1, einen Bezugsanschluß 2, ein internes Bezugspotential 3 und einen Ausgangsanschluß 4 auf

Zwischen dem Eingangsanschluß 1 und dem Bezugsanschluß 2 liegt als Meßgroße eine analoge Eingangsgroße A„ an den Eingangsanschlussen des normierenden Wandlers 5 an Sie wird betriebsarten- und bereichsabhangig in eine nachfolgend analog/digital umzusetzende Ausgangsspannung U₃ am Ausgang 5' des normierenden Wandlers 5 gegen das interne Bezugspotential 3 umgewandelt Ebenfalls auf das interne Bezugspotential 3, das mit dem Bezugseingang 2 der Schaltungsanordnung verbunden sein kann, aber nicht sein muß, sind die Referenzquelle 6, die Digitalisieremrichtung 8, die Abtast- und Halteschaltung 9 und der Korrekturteller 10 über ihren jeweiligen Bezugsanschluß bezogen Die Schalteranordnung 7 ist bezüglich ihres Signaleinganges T dem Ausgang 5' des normierenden Wandlers 5 und bezuglich ihres Referenzeingangs 7" einem Referenzausgang 6'der Referenzquelle 6 nachgesetzt sowie ausgangsseitig mit Eingangen 14' bis 14" und intern nachgesetzten Integratorwiderstanden 21 innerhalb einer Widerstandsanordnung 8' der Digitalisieremrichtung 8 verbunden Letztere enthalt ausgangsseitig einen dem Ausgangsanschluß 4 der Schaltungsanordnung fur einen zur Analoggroße A₈ betriebsarten- und bereichsabhangig proportionalen Ausgangsdigitalwert D₃ zugeordneten Umsetzungsrechner 8" Die Digitalisieremrichtung 8 weist ferner einen Steuereingang 16 zur Vorgabe einer Meßzeit T_m, einen mit einem Polaritatssteuereingang 12 der Referenzquelle 6 verbundenen Steuerausgang und einen weiteren, mit Steuereingangen 13,17 und 19 der Schalteranordnung 7, der Abtast- und Halteschaltung 9 und des Korrekturteilers 10 verbundenen Steuerausgang 15 auf

Die Abtast- und Halteschaltung 9 ist mit ihrem Referenzeingang 9' an einem weiteren Referenzausgang 6" fur eine weitere Referenzspannung Ur'der Referenzquelle angeschlossen undausgangsseitig mit einem Eingang 18 des Korrekturteilers 10 und mit einem Referenzeingang 11' des normierenden Wandlers 5 verbunden Der ausgangsseitig fur eine Korrekturspannung U_k mit einem Korrektureingang 11 des normierenden Wandlers 5 verbundene Korrekturteiler 10 weist intern sowohl eine Tellerschalteranordnung 10' als auch eine Tellerwiderstandsanordnung 10" mitTeiler-Widerstanden 20 auf Wie bereits vorgeschlagen wurde, sind vermittels der Schalteranordnung 7 von n' Eingangen 14' bis 14" der Digitalisieremrichtung 7 immer m' < n' - 1 mit dem Referenzeingang 7" und die übrigen m' — n' mit dem Signaleingang T verbunden Der innerhalb der Meßzeit T_m (oder eines Vielfachen davon) über den Steuereingang 13 bewirkte vollständige und gleichberechtigte Wechsel aller verschiedenen Kombinationen der nachfolgenden Integratorwiderstande 21, die von gleichem Nennwert ihres Widerstandswertes sind, vermeidet oder reduziert widerstandsbedingte AD-Umsetzungsfehler aus Unvollkommenheiten dieser Integrationswiderstande 21 Dabei befindet sich der in den Integratorwiderstanden 21 zugeordnete

Integrator innerhalb der Digitalisiereinrichtung 8 bei periodischer Rückladung über die Polaritätsumsteuerung der Referenzspannung U_R im dynamischen Gleichgewicht (im zeitlichen Mittel), mit einem von der anliegenden Ausgangsspannung U_a des normierenden Wandlers abhängigen und mittels (Differenz-)Zeitintervallmessung ausgewerteten Polaritätstastverhältnis.

Widerstandsbedingte AD-Umsetzungsfehler können zudem durch rechnerische digitale Referenzanpassung des primären Referenzbauelementes der Referenzquelle 6 im Umsetzungsrechner 8" vermieden oder verringert werden. Ahnliches gilt für die Abtast- und Halteschaltung 9, die ohne bewertende Widerstände realisierbar ist, und damit für die am Referenzeingang 11' des normierenden Wandlers 5 anliegende Wandlerreferenzspannung, sofern sie-betriebsartenabhängig-für einen Wechsel der physikalischen Einheit während der Wandlung erforderlich ist, beispeislweise zur Widerstandsmessung. Die Teilerwiderstandsanordnung 10" innerhalb des Korrekturteilers 10 besteht aus η miteinander und über den Ausgang des Korrekturteilers 10 mit dem Korrektureingang 11 des normierenden Wandlers 5 verbundenen Widerständen 20, von denen andererseits m mit dem internen Bezugspotential 3 und die übrigen η - m mit dem Eingang 18 verbunden sind, so daß ein Teilungsfaktor n/(n — m) entsteht. Die Widerstände 20 sind bezüglich ihrer Anschlüsse hinsichtlich dem internen Bezugspotential 3 und der (Wandler-) Referenzspannung am Eingang 18 mitteis Umschalter-in Fig. 1 als Teilerschalteranordnung 10'zusammengefaßt —vertauschbar.

Ein vollständiger Wechsel aller schaltungsmäßig verschiedenen Kombinationen der η Widerstände innerhalb des Spannungsteilers führt zu n!/(n — m)! Schaltungsvarianten. Dieses vollständige Vertauschen wird während einer zwischen den Meßphasen eingelagerten Korrekturphase mit gleicher Gesamtdauer jeder der verschiedenen Kombinationen ausgeführt, zweckmäßigerweise periodisch und mit gleicher Häufigkeit sowie beispielsweise mit einer Korrekturdauer, die gleich der Meßzeit T_m oder einem Vielfachen davon ist.

Innerhalb des normierenden Wandlers 5 bildet während der Korrekturphase die Korrekturspannung U_K anstelle der Eingangsspannung (als analoge Eingangsgröße A₀) die wirksame Eingangsgröße.

Während der anschließenden Meßphase wird durch den Umsetzungsrechner 8" jedes Meßergebnis vor der Ausgabe als Ausgangsdigitalwert D₃ mit einem Faktor multipliziert, der sich aus dem Verhältnis Sollwert/Istwert für das während der Korrekturphase erhaltene bzw. angestrebte Digitalisierergebnis ergibt, wobei der Sollwert aus der Referenzspannung Ur und dem Teilungsfaktor n/m - d. h. aus der Korrekturspannung U<- bekannt und abgespeichert (programmiert) ist. Die so erhaltene Korrektur der Wandlereigenschaften ist in jenen Betriebsarten von Vorteil, in denen Spannungsverstärkende Eigenschaften des normierenden Wandlers 5 benötigt werden. Weitere in Kette angeordnete Teilerstufen mit gleichem Teilungsfaktor n/(n — m) innerhalb des Korrekturteilers 10 sind dann rechnerisch in die Korrektur einbeziehbar, wenn sie gegen den beschriebenen, mittels vollständigen Widerstandswechsel und rechnerisch fehlerreduzierten Spannungsteiler zum Vergleich während einer eigenen Korrekturphase ausgetauscht werden und Teilungsunterschiede während der anschließenden Meßphase ebenfalls rechnerisch berücksichtigt werden (weitere Korrekturmultiplikation, bereichsabhängig). Der Teilungsfaktor n/(n — m) innerhalb des Korrekturteilers 10 wird sinnvollerweise gleich oder etwa gleich dem Wertigkeitsunterschied benachbarter Meßbereiche der Spannungsmessung gewählt. Besonders zweckmäßig und einfach ist ein Wertigkeitsunterschied von zwei bei binärer Darstellung des Ausgangsdigitalwertes; dann ergibt sich η = 2 und m = 1. Eine solche Lösung mit η = 2 und m = 1 ist schaltungsmäßig in Fig. 2 dargestellt. Ein erster Umschalter 22 und ein zweiter Umschalter 23 bilden die Teilerschalteranordnung 10' und ein erster Teilerwiderstand 20' und zweiter Teilerwiderstand 20" die Teilerwiderstandsanordnung 10". Der Verbindungspunkt beider Teilerwiderstände 20' und 20" ist über einen Spannungsfolger 25 mit dem Korrektureingang 11 des normierenden Wandlers 5 und gegebenenfalls zur Störbefreiung über einen Kondensator 24 mit dem internen Bezugspotential 3 verbunden. Im gegenseitigen Wechsel sind die ausgangsseitig mit dem ersten 20' und zweiten 20" Teilerwiderstand verbundenen ersten 22 und zweiten 23 Umschalter eingangsseitig einerseits dem Eingang 18 und andererseits dem internem Bezugspotential 3 zugeordnet, hinsichtlich des Wechsels über den Steuereingang 19 aus der Digitalisiereinrichtung 8 gesteuert. Infolge des gleichberechtigten Wechsels ihrer Positionen ist jeder der beiden Teilerwiderstände 20' und 20" bezüglich des Teilungsfaktors n/(n - m) gleichanteilig im Nenner und Zähler dieses Quotienten wirksam, wodurch sich die hohe Invarianz dieses Teilungsfaktors gegenüber Unterschieden zwischen den Widerstandswerten ergibt.

Der gegenüber Fig. 1 in Fig. 3 hinsichtlich der Anordnungsreihenfolge vertauschte Einsatz eines alternativen Korrekturteilers 26 und einer alternativen Abtast-und Halteschaltung 9.1 mit einem Steuereingang 17' ist gleichberechtigt und sinnvoll, sofern auf eine Wandlerreferenzspannung, die aus der Referenzspannung U_R ohne Widerstandsbewertung abgeleitet ist, verzichtet werden kann. Der alternative Korrekturteiler 26 weist dann in gleicher Wirkungsweise eine alternative Schalteranordnung 26' und eine alternative Widerstandsanordnung 26" sowie einen Steuereingang 27 auf. In Fig.3 ist ferner angedeutet, daß sowohl der Referenzeingang 7" der Schalteranordnung 7 als auch der alternative Korrekturteiler 26 mit seinem Eingang 28 (bzw. in Fig. 1 die Abtast- und Halteschaltung 9 eingangsseitig) mit dem Referenzausgang 6' der Referenzquelle 6 verbunden sein können.

Claims

1. Schaltungsanordnung in einer digitalen Vielfachmeßeinrichtung mit geringem Meßfehler, bestehend aus einem eingangsseitigen normierenden Wandler, einer Referenzquelle, einer Schalteranordnung, einer Digitalisiereinrichtung und einer Abtast- und Halteschaltung sowie mit einem Eingangsanschluß, einem Bezugsanschluß, einem Ausgangsanschluß und einem internen Bezugspotential, gekennzeichnet dadurch, daß ein zwischen dem Ausgang der Abtast- und Halteschaltung (9) und einem Korrektureingang (11) des normierenden Wandlers (5) angeordneter Korrekturteiler (10) intern eine Teiler-Schalteranordnung (10') und eine Teilerwiderstandsanordnung (10") aufweist und steuerungsmäßig der Digitalisiereinrichtung (8) nachgesetzt ist, daß von η miteinander und mit dem Korrektureingang (11) des normierenden Wandlers (5) verbundenen Widerständen (20) derTeilerwiderstandsanordnung (10") mittels Umschalter der Teilerschalteranordnung (10') m der Widerstände (20) mit dem internen Bezugspotential (3) und die übrigen n-m der Widerstände (20) mit einem dem Ausgang der Abtast- und Halteschaltung (9) nachgesetzten Eingang (18) des Korrekturteilers (10) umsteuerbar verbunden sind, daß mindestens in der Betriebsart Spannungsmessung innerhalb des normierenden Wandlers (5) während einer Korrekturphase anstelle einer analogen Eingangsgröße (A_e) eine Korrekturspannung (U<) mittels interner Umschaltung zugeschaltet ist und daß alle η Widerstände (20) derTeilerwiderstandsanordnung (10") den gleichen Nennwert des Widerstandes aufweisen.

2. Schaltungsanordnung nach Anspruch 1, gekennzeichnet dadurch, daß innerhalb des Korrekturteilers (10) während der Korrekturphase, deren Dauer vorzugsweise gleich einer Meßzeit (T_m) oder einem Vielfachen davon ist, für alle η Widerstände alle verschiedenen Kombinationen mittels Umschaltung der Verbindungen dieser Widerstände des Korrekturteilers (10) mit dem Eingang (18) einerseits und mit dem Ausgang andererseits für eine gleiche Gesamtdauer jeder Widerstandskombination realisiert sind, vorzugsweise periodisch und mit gleicher Häufigkeit.

3. Schaltungsanordnung nach Anspruch 2, gekennzeichnet dadurch, daß während jeder Korrekturphase jede der verschiedenen Widerstandskombinationen einmal realisiert ist.

4. Schaltungsanordnung nach den Ansprüchen 1 bis 3, gekennzeichnet dadurch, daß seitens der Digitalisiereinrichtung (8) während der Korrekturphase die Summe der verschiedenen Teilergebnisse für die in gleicher Anzahl zugeordneten Widerstandskombinationen innerhalb des Korrekturteilers (10) oder ein zu dieser Summe proportionaler Digitalwert als Digitalisierergebnis der Korrekturphase gebildet wird.

5. Schaltungsanordnung nach den Ansprüchen 1 bis 4, gekennzeichnet dadurch, daß alle in den nachfolgenden Meßphasen zeitlich außerhalb der Korrekturphase innerhalb der Digitalisiereinrichtung (8) während der Meßzeit (T_m) oder eines Vielfachen davon erhaltenen Digitalisierergebnisse für eine Eingangsspannung-als analoge Eingangsgröße (A_e)-vor ihrer Ausgabe als Ausgangsdigitalwert (D_a) in einem Umsetzungsrechner (8") mit einem bereichsabhängigen Faktor multipliziert werden, der sich aus dem Verhältnis Sollwert/Istwert für das jeweils bereichsabhängig zugeordnete Digitalisierergebnis der vorangegangenen Korrekturphase ergibt.

6. Schaltungsanordnung nach den Ansprüchen 1 bis 5, gekennzeichnet dadurch, daß der Teilungsfaktor n/(n - m) innerhalb des Korrekturteilers (10) gleich oder näherungsweise gleich dem Wertigkeitsverhältnis benachbarter Meßbereiche in der Betriebsart Spannungsmessung ist.

7. Schaltungsanordnung nach den Ansprüchen 1 bis 6, gekennzeichnet dadurch, daß sowohl das Wertigkeitsverhältnis benachbarter Spannungsmeßbereiche innerhalb des normierenden Wandlers 5 als auch das Teilungsverhältnis n/(n — m) innerhalb des Korrekturteilers (10) Werte von zwei aufweisen, vorzugsweise mit η = 2 und m = 1.

8. Schaltungsanordnung nach den Ansprüchen 1 bis 7, gekennzeichnet dadurch, daß in vertauschter Reihenfolge ein alternativer Korrekturteiler (26) eingangsseitig an der Referenzquelle (6) und ausgangsseitigam Eingang einer alternativen Abtast-und Halteschaltung (9.1), die dem Korrektureingang (11) des normierenden Wandlers (5) vorangestellt ist, angeschlossen ist.

9. Schaltungsanordnung nach den Ansprüchen 1 bis 8, gekennzeichnet dadurch, daß innerhalb des Korrekturteilers (10; 26) mehrere Spannungsteiler in Kette geschaltet sind, von denen wenigstens einer mittels vollständiger zyklischer Vertauschung der verschiedenen Kombinationen der η Widerstände realisiert ist, vorzugsweise mit gleichem Spannungsteilungsfaktor n/(n — m) und im Austausch zuschaltbar.

10. Schaltungsanordnung nach den Ansprüchen 1 bis 9, gekennzeichnet dadurch, daß innerhalb des Korrekturteilers (10) ein impedanzwandelnder Spannungsfolger (25) der Teilerwiderstandsanordnung (10') eingangsseitig vorangestellt oder/und ausgangsseitig nachgesetzt ist.

11. Schaltungsanordnung nach den Ansprüchen 1 bis 10, gekennzeichnet dadurch, daß zwischen dem Ausgang (5') des normierenden Wandlers (5) und einer Hilfsspannungsquelle einerseits und dem Signaleingang (7') der Schalteranordnung (7) andererseits ein weiterer Umschalter angeordnet ist.

12. Schaltungsanordnung nach den Ansprüchen 1 bis 11, gekennzeichnet dadurch, daß ein Korrekturteiler (10; 26) neben der Betriebsart Spannungsmessung in weiteren Betriebsarten, die von bereichsabhängiger Spannungsverstärkung innerhalb des normierenden Wandlers (5) ausgehen, eingesetzt ist, vorzugsweise der gleiche Korrekturteiler (10; 26) in allen zutreffenden Betriebsarten.