SU1388954A1 - Аналоговое устройство дл выборки и хранени информации - Google Patents

Abstract

Изобретение относитс  к области аналоговых вычислительных и моделирующих устройств и может быть использовано дл  построени  блоков слежени -хранени  и интеграторов . Цель изобретени  - повышение быстродействи  аналогового устройства дл  выборки и хранени  информации. Поставленна  цель достигаетс  за счет введени  инвертора 5, разделительного конденсатора 6, управл ющего ключа 7, компенсирующего резистора 8, обеспечивающих компенсацию посто нной времени слежени . 1 ил.

Description

(Л

оЗь/х.

00

00 00 (Х

ел

4ib

Изобретение относитс  к аналоговым вычислительным и моделирующим устройствам , в частности к интеграторам и блокам слежени -хранени  аналоговых устройств .

Цель изобретени  - повышение быстродействи  устройства.

На чертеже представлено устройство.

Устройство содержит интегратор 1 тока , резисторы 2, 3 токозадающий и обратной св зи, первый управл ющий ключ 4, инвертор 5, разделительный конденсатор 6, второй управл ющий ключ 7, компенсирующий резистор 8, накопительный конденсатор 9.

Устройство работает следующим образом .

При подаче логического сигнала (единичного или нулевого в зависимости от типа элементной базы) на управл ющие входы ключей 4, 7 последние замыкаютс  и устройство переходит в режим выборки. При этом на входе интегратора 1 суммируютс  токи, поступающие с выхода устройства через конденсатор 9 и резистор 3 с током через резистор 2. Резисторы 2 и 3 выбираютс  одинаковыми.

Сюда же поступает ток через ключ 7 и конденсатор 6 с выхода инвертора 5. В устройстве скорость слежени  определ етс  посто нной времени , где , R-сопротивление резисторов 2 и 3, С-ем- кость конденсатора 9; Ci-емкость конденсатора 6.

0

В режиме хранени  ключи 4, 7 разомкнуты , а конденсатор 6 разр жаетс  через резистор 8, что уменьшает утечку тока через ключ 7.

Claims (1)

1. Формула изобретени 

   Аналоговое устройство дл  выборки и хранени  информации, содержащее токозадающий и обратной св зи резисторы, интегратор, управл ющий ключ, причем первый вывод токозадающего резистора подключен к информационному входу устройства, вход интегратора и вторые выводы токозадающего и обратной св зи резисторов под2 ключены к первому управл ющему ключу, первый вывод резистора обратной св зи подключен к выходу интегратора и  вл етс  информационным выходом устройства, отличающеес  тем, что, с целью повыщени  быстродействи  устройства, в него введены

   0 инвертор, разделительный конденсатор, компенсирующий резистор, второй управл ющий ключ, вход инвертора подключен к выходу интегратора, выход инвертора подключен к одной обкладке разделительного конденс сатора, друга  обкладка которого соединена с вторым управл ющим ключом, входом инвертора и первым выводом компенсирующего резистора, второй вывод которого подключен к шине нулевого потенциала устройства , первый и второй управл ющие

   0 ключи объединены и подключены к управл ющему входу устройства.