JPS619900A - サンプル・ホ−ルド回路 - Google Patents
サンプル・ホ−ルド回路Info
- Publication number
- JPS619900A JPS619900A JP59130682A JP13068284A JPS619900A JP S619900 A JPS619900 A JP S619900A JP 59130682 A JP59130682 A JP 59130682A JP 13068284 A JP13068284 A JP 13068284A JP S619900 A JPS619900 A JP S619900A
- Authority
- JP
- Japan
- Prior art keywords
- hold
- sample
- input
- output
- analog switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、高速化、高精度化を図ったサンプル・ホー
ルド回路に関する。
ルド回路に関する。
サンプル・ホールド回路は、例えばＡ ／ Ｄ変換器の
入力回路に用いられて、第２図（、）に示すような入力
信号を一定の周期でサンプリングおよびホールドして、
第２図（ｂ）に示すような信号を出力する。
入力回路に用いられて、第２図（、）に示すような入力
信号を一定の周期でサンプリングおよびホールドして、
第２図（ｂ）に示すような信号を出力する。
第３図は、従来のサンプル・ホールド回路を示したもの
で、（ａ）が正相形、（ｂ）が反転形である。正相形は
、入力端子１０から入力した信号をバッファアンプ（入
力アンプ）１２を介してアナログスイッチ１４に加え、
アナログスイッチ１４を一定の周期でオン、オフするこ
とにより、オン時に入力信号をコンデンサＯに蓄え、コ
ンデンサＣの電圧をバッファアンプ（出力アンプ）１６
を介して出力端子１８に導くようにしたものである。ま
た、反ｉ形は入力端子２０から入力した信号をアナログ
スイッチ２２に加え、アナログスイッチ２２を接点■、
■間で一定の周期で切り換えることにより、接点■に接
続時に入力信号を反転増幅器２４の帰還回路に接続した
コンデンサＣに蓄え、コンデンサＣの電圧を出力端子２
６に導くようにしたものである。
で、（ａ）が正相形、（ｂ）が反転形である。正相形は
、入力端子１０から入力した信号をバッファアンプ（入
力アンプ）１２を介してアナログスイッチ１４に加え、
アナログスイッチ１４を一定の周期でオン、オフするこ
とにより、オン時に入力信号をコンデンサＯに蓄え、コ
ンデンサＣの電圧をバッファアンプ（出力アンプ）１６
を介して出力端子１８に導くようにしたものである。ま
た、反ｉ形は入力端子２０から入力した信号をアナログ
スイッチ２２に加え、アナログスイッチ２２を接点■、
■間で一定の周期で切り換えることにより、接点■に接
続時に入力信号を反転増幅器２４の帰還回路に接続した
コンデンサＣに蓄え、コンデンサＣの電圧を出力端子２
６に導くようにしたものである。
サンプル・ホールド回路としては、速いサンプリング周
波数で動作可能なこと、および入力信号を高精度でサン
プル・ホールドできることが要求される。サンプリング
周波数を高速化するには、サンプリング時間とホールド
時間を短縮することが必要である。サンプリング時間は
コンデンサＣに完全に電圧がチャージされる時間で決ま
り、コンデンサＣの値とチャージインピーダンスによっ
て決定され、コンデンサＣの値およびチャージインピー
ダンスを小さくするほどサンプリング時間を知くするこ
とができる。ところが、コンデンサＣの値を小さくしす
ぎるとホールド電圧が降下しやすくなるため限界があり
、またホールド電圧の降下を防ぐため出力アンプ１６や
反転増幅器２４をＦＥＴ等の高入力インピーダンスにす
ると、コスト高になる。
波数で動作可能なこと、および入力信号を高精度でサン
プル・ホールドできることが要求される。サンプリング
周波数を高速化するには、サンプリング時間とホールド
時間を短縮することが必要である。サンプリング時間は
コンデンサＣに完全に電圧がチャージされる時間で決ま
り、コンデンサＣの値とチャージインピーダンスによっ
て決定され、コンデンサＣの値およびチャージインピー
ダンスを小さくするほどサンプリング時間を知くするこ
とができる。ところが、コンデンサＣの値を小さくしす
ぎるとホールド電圧が降下しやすくなるため限界があり
、またホールド電圧の降下を防ぐため出力アンプ１６や
反転増幅器２４をＦＥＴ等の高入力インピーダンスにす
ると、コスト高になる。
また、チャージインピーダンスはアナログスイッチのオ
ン抵抗や駆動アンプ、駆動抵抗により限界がある。
ン抵抗や駆動アンプ、駆動抵抗により限界がある。
捷た、ホールド時間が短いと、例えばＡ／Ｄ変換器の入
力回路に適用した場合、Ａ／Ｄ変換に使用できる時間が
短くなり、精度が悪くなる。
力回路に適用した場合、Ａ／Ｄ変換に使用できる時間が
短くなり、精度が悪くなる。
また、１回のサンプリング周期でサンプリングとホール
ドを１回ずつ行なわなければならないので、出力アンプ
１６や反転増幅器２４にスルーレートの高いものが要求
される。
ドを１回ずつ行なわなければならないので、出力アンプ
１６や反転増幅器２４にスルーレートの高いものが要求
される。
この発明は、前記従来の技術における欠点を解決して、
精度を落とさすにサンプリング時間の短縮化を可能にし
て、サンプリング周波数の高速化を可能にしたサンプル
・ホールド回路を提供しようとするものである。
精度を落とさすにサンプリング時間の短縮化を可能にし
て、サンプリング周波数の高速化を可能にしたサンプル
・ホールド回路を提供しようとするものである。
゛この発明は、複数のサンプル脅ホールド回路を相互に
タイミングをずらしてサンプリングおよびホールドを行
ない、各サンプル・ホールド回路のホールド出力を切り
換えて出力するようにしたものである。
タイミングをずらしてサンプリングおよびホールドを行
ない、各サンプル・ホールド回路のホールド出力を切り
換えて出力するようにしたものである。
この発明の前記解決手段によれば、１つのサンプル・ホ
ールド回路のホールド時（出力時）に、他のサンプル・
ホールド回路はサンプリングを行なえるので、個々のサ
ンプル・ホールド回路にっいて見ればサンプリング時間
を十分確保しているにもかかわらす、全体としては見掛
は上サンプリング時間を短縮することができる（Ｏにす
ることもできる。）。したがって、従来と同じサンプリ
ング周波数であれば、サンプリング時間、ホールド時間
とも長くとることができ、精度を向上させることができ
る。サンプリング時間を長くとれる結果、コンデンサの
値を太きくシ、チャージ電流を小さくすることができ、
更に高精度化および低歪化が［１れる。また、サンプリ
ング時間、ホールド時間を長くとれるため、個々のサン
プル・ホールド回路の動作はゆつくしですみ、出力アン
プ等にスルーレートの高いものが不要となる。捷だ、コ
ンデンサの値を大きくできる結果、出力アンプ等の入力
インピーダンスはさほど高＜彦＜でもホールド電圧の降
下を防ぐことができ、Ｉ・’ＥＴ入力等の高入力インピ
ーダンスのものが不要となり、バイポーラ入力のものを
用いることができ、コスト的にも有利になる。
ールド回路のホールド時（出力時）に、他のサンプル・
ホールド回路はサンプリングを行なえるので、個々のサ
ンプル・ホールド回路にっいて見ればサンプリング時間
を十分確保しているにもかかわらす、全体としては見掛
は上サンプリング時間を短縮することができる（Ｏにす
ることもできる。）。したがって、従来と同じサンプリ
ング周波数であれば、サンプリング時間、ホールド時間
とも長くとることができ、精度を向上させることができ
る。サンプリング時間を長くとれる結果、コンデンサの
値を太きくシ、チャージ電流を小さくすることができ、
更に高精度化および低歪化が［１れる。また、サンプリ
ング時間、ホールド時間を長くとれるため、個々のサン
プル・ホールド回路の動作はゆつくしですみ、出力アン
プ等にスルーレートの高いものが不要となる。捷だ、コ
ンデンサの値を大きくできる結果、出力アンプ等の入力
インピーダンスはさほど高＜彦＜でもホールド電圧の降
下を防ぐことができ、Ｉ・’ＥＴ入力等の高入力インピ
ーダンスのものが不要となり、バイポーラ入力のものを
用いることができ、コスト的にも有利になる。
また逆に、サンプル時間、ホールド時間を従来のものと
同じにすれば、サンプリング周波数を高くすることがで
きる。
同じにすれば、サンプリング周波数を高くすることがで
きる。
なお、との発明は、各サンプル・ホールド回路に共通の
信号を入力に使用するほか、異利・の信号を入力してミ
キサとして各信号のホールド値を時分割的に出力するの
にも利用することができる。
信号を入力に使用するほか、異利・の信号を入力してミ
キサとして各信号のホールド値を時分割的に出力するの
にも利用することができる。
〔実施例１〕
この発明の一実施例を第１図に示す。これは、各サンプ
ル會ホールド回路に共通の信号を入力した場合の正相形
の実施例であり、例えばＡ ／ Ｄ変換蕗の入力回路に
利用される。
ル會ホールド回路に共通の信号を入力した場合の正相形
の実施例であり、例えばＡ ／ Ｄ変換蕗の入力回路に
利用される。
第１図において、入力端子３０から人力された信号は、
バッファアンプ３２．３４を介してアナログスイッチ３
６．３８にそれぞれ人力芒れる。
バッファアンプ３２．３４を介してアナログスイッチ３
６．３８にそれぞれ人力芒れる。
アナログスイッチ３６．３８は一定の周期で交互にオン
、オフされる。アナログスイッチ３６．３８のオン時の
出力は、コンデンサＣ１，Ｃ２にそれぞれ蓄えられる。
、オフされる。アナログスイッチ３６．３８のオン時の
出力は、コンデンサＣ１，Ｃ２にそれぞれ蓄えられる。
コンデンサ０１，０２の電圧はバッファアンプ４０．４
２を介してアナログスイッチ４４の接点■、■にそれぞ
れ入力される。アナログスイッチ４４は、アナログスイ
ッチ３６．３８に連動して、いずれかオンしている方（
ホールド動作中の方）に接続される。すなわち、アナロ
グスイッチ３６がオフ、アナログスイッチ３８がオンで
あれば接点■側に接続され、アナログスイッチ３６がオ
ン、アナログスイッチ３８がオフであれば、接点■側に
接続される。アナログスイッチ４４の出力は、バッファ
アンプ４６を介して出力端子４８に導かれる。彦お、用
途によってはバッファアンプ４０．４２は不要である。
２を介してアナログスイッチ４４の接点■、■にそれぞ
れ入力される。アナログスイッチ４４は、アナログスイ
ッチ３６．３８に連動して、いずれかオンしている方（
ホールド動作中の方）に接続される。すなわち、アナロ
グスイッチ３６がオフ、アナログスイッチ３８がオンで
あれば接点■側に接続され、アナログスイッチ３６がオ
ン、アナログスイッチ３８がオフであれば、接点■側に
接続される。アナログスイッチ４４の出力は、バッファ
アンプ４６を介して出力端子４８に導かれる。彦お、用
途によってはバッファアンプ４０．４２は不要である。
第１図の回路の動作を第４図に示す。（ａ）の入力信号
に対し％ （ｂ） Ｉ （ｄ）に示すようにアナログス
イッチ３６．３８をデユーティ５０％でオン、オフする
ことによシ、コンデンサ０１，０２に（ｃ）、（ｅ）に
示す電圧が蓄えられ、アナログスイッチ４４をボールド
側に交互に接続することにより、（ｇ）に示すような出
力信号が得られる。
に対し％ （ｂ） Ｉ （ｄ）に示すようにアナログス
イッチ３６．３８をデユーティ５０％でオン、オフする
ことによシ、コンデンサ０１，０２に（ｃ）、（ｅ）に
示す電圧が蓄えられ、アナログスイッチ４４をボールド
側に交互に接続することにより、（ｇ）に示すような出
力信号が得られる。
この例ではサンプリング時間−ホールド時間としておｐ
ｌ一方のホールド時間に他方のサンプリングが行なわれ
るので、全体としては見掛は上サンプリング時間はＯと
なる。したがって、個々の回路について見れば、サンプ
リング時間とホールド時間を十分に長く取ることができ
、精度を向上させることができる。ち々みに、従来のサ
ンプル・ホールド回路で同じサンプリング周波数を得よ
うとすると、（ｈ）に示すように、サンプリング時間な
シ、それだけ高速動作が要求される。
ｌ一方のホールド時間に他方のサンプリングが行なわれ
るので、全体としては見掛は上サンプリング時間はＯと
なる。したがって、個々の回路について見れば、サンプ
リング時間とホールド時間を十分に長く取ることができ
、精度を向上させることができる。ち々みに、従来のサ
ンプル・ホールド回路で同じサンプリング周波数を得よ
うとすると、（ｈ）に示すように、サンプリング時間な
シ、それだけ高速動作が要求される。
第１図のサンプル・ホールド回路では、サンプリング時
間を長く取れる結果、コンデンサ０１゜０２′の値を大
きく、チャージ電流を小さく設計でき、高精度化、低歪
化が図れる。また、コンデンサ０１，０２を大きくでき
る結果、バッファアンプ４０，４２．１）るいはバッフ
ァアンプ４６にＦＥＴ入力等高入力インピーダンスのも
のが不要となり、コスト的にも有利となる。また、ホー
ルド時間を長く取れる結果、Ａ／Ｄ変換器に適用した場
合にＡ／’Ｄ変換に使用する時間が長く取れ、Ａ／Ｄ変
換の精度を向上させることができる。また、サンプル時
間、ホールド時間を長く取れる結果、バッファアンプ４
０，４２．４６に従来のものほど高速動作が要求されず
、スルーレートの高いものが不要となる。
間を長く取れる結果、コンデンサ０１゜０２′の値を大
きく、チャージ電流を小さく設計でき、高精度化、低歪
化が図れる。また、コンデンサ０１，０２を大きくでき
る結果、バッファアンプ４０，４２．１）るいはバッフ
ァアンプ４６にＦＥＴ入力等高入力インピーダンスのも
のが不要となり、コスト的にも有利となる。また、ホー
ルド時間を長く取れる結果、Ａ／Ｄ変換器に適用した場
合にＡ／’Ｄ変換に使用する時間が長く取れ、Ａ／Ｄ変
換の精度を向上させることができる。また、サンプル時
間、ホールド時間を長く取れる結果、バッファアンプ４
０，４２．４６に従来のものほど高速動作が要求されず
、スルーレートの高いものが不要となる。
また、サンプリング時間、ホールド時間を従来のものと
同じにすれば、サンプリング周波数を従来のものに比べ
て２倍の周波数としたものと等価にすることができる。
同じにすれば、サンプリング周波数を従来のものに比べ
て２倍の周波数としたものと等価にすることができる。
〔実施例２〕
この発明の他の実施例を第５図に示す。これは、反転形
として構成したものである。
として構成したものである。
第５図において、入力端子５０から入力される信号はア
ナログスイッチ５２．５４に加えられる。
ナログスイッチ５２．５４に加えられる。
アナログスイッチ５２．５４は交互にオン（接点■側に
接続）、オフ（接点■側に接続）され、オン時に入力信
号を反転増幅器５６．５８の帰還回路に接続したコンデ
ンサ０３，０４にそれぞれ蓄える。反転増幅器５６．５
８の出力は、アナログスイッチ６０の接点■、■にそれ
ぞれ入力される。
接続）、オフ（接点■側に接続）され、オン時に入力信
号を反転増幅器５６．５８の帰還回路に接続したコンデ
ンサ０３，０４にそれぞれ蓄える。反転増幅器５６．５
８の出力は、アナログスイッチ６０の接点■、■にそれ
ぞれ入力される。
アナログスイッチ６０は、アナログスイッチ５２゜５４
に連動してこれらのうちいずれかオフ（接点■側に接続
）の方（ホールド動作中の方）に接続される。すなわち
アナログスイッチ６０は、アナログスイッチ５２がオフ
、アナログスイッチ５４がオンであれば、接点■側に接
続され、アナログスイッチ５２がオン、アナログスイッ
チ５４がオフであれば、接点■側に接続される。アナロ
グスイッチ６０の出力は反増増幅器６２を介して出力端
子６４に導かれる。
に連動してこれらのうちいずれかオフ（接点■側に接続
）の方（ホールド動作中の方）に接続される。すなわち
アナログスイッチ６０は、アナログスイッチ５２がオフ
、アナログスイッチ５４がオンであれば、接点■側に接
続され、アナログスイッチ５２がオン、アナログスイッ
チ５４がオフであれば、接点■側に接続される。アナロ
グスイッチ６０の出力は反増増幅器６２を介して出力端
子６４に導かれる。
第５図のサンプル・ホールド回路においては、コンデン
サＣ３、Ｃ４の波形が第１図のサンプル・糸−ルド回路
のコンデンサ０１，０２の波形（第４ ｍｌ（Ｃ） 、
（ｅ） ）と逆に々るほがは、第１図の回路と同様に
動作する。
サＣ３、Ｃ４の波形が第１図のサンプル・糸−ルド回路
のコンデンサ０１，０２の波形（第４ ｍｌ（Ｃ） 、
（ｅ） ）と逆に々るほがは、第１図の回路と同様に
動作する。
〔実施例３〕
前記第１図および第５図の実施例においては、２つのサ
ンプル・ホールド回路を切り換えるようにしたが、それ
以上のサンプル・ホールド回路を切り換えるようにする
こともできる。例えば、第６図は３つのサンプル・ホー
ルド回路を切り換えるようにしたもので、入力端子７０
から入力した信号ヲハツファアンプ７２，７４．７６を
介してアナログスイッチ７８，８０．８２にそれぞれ入
力し、これらをいずれか１つずつ交互にオフすることに
より、コンデンサ０５．０６．０７に入力信号を蓄え、
コンデンサ０５，０６，０７の出力電圧をバッファアン
プ８４，８６．８８を介してアナログスイッチ９０に入
力し、アナログスイッチ９０をアナログスイッチ７８，
８０．８２のうちいずれかオフしている力に接続し、ア
ナログスイッチ９０の出力をバッファアンプ９２を介し
て出力端子９４に導くようにしたものでおる。
ンプル・ホールド回路を切り換えるようにしたが、それ
以上のサンプル・ホールド回路を切り換えるようにする
こともできる。例えば、第６図は３つのサンプル・ホー
ルド回路を切り換えるようにしたもので、入力端子７０
から入力した信号ヲハツファアンプ７２，７４．７６を
介してアナログスイッチ７８，８０．８２にそれぞれ入
力し、これらをいずれか１つずつ交互にオフすることに
より、コンデンサ０５．０６．０７に入力信号を蓄え、
コンデンサ０５，０６，０７の出力電圧をバッファアン
プ８４，８６．８８を介してアナログスイッチ９０に入
力し、アナログスイッチ９０をアナログスイッチ７８，
８０．８２のうちいずれかオフしている力に接続し、ア
ナログスイッチ９０の出力をバッファアンプ９２を介し
て出力端子９４に導くようにしたものでおる。
第６図のサンプル・ホールド回路における各アナログス
イッチ７８，８０，８２．９０の動作を第７図（、）
、 （ｂ） 、 （Ｃ） 、 （ｄ）にそれぞれ示す。
イッチ７８，８０，８２．９０の動作を第７図（、）
、 （ｂ） 、 （Ｃ） 、 （ｄ）にそれぞれ示す。
第７図（ｅ）は、比較のために２つのサンプル・ホール
ド回路を具えた前記第１図の回路における同一サンプリ
ング周波数時のスイッチ３６の動作を示したものである
。これによれば、３つのサンプル・ホールド回路を具え
たものは、２つのサンプル・ホールド回路を具えたもの
に比べて２倍のサンプリング時間を取ることができ、よ
りコンデンサの値を大きく、チャージ電流を小さくでき
、高精度化、低歪化が図れる。
ド回路を具えた前記第１図の回路における同一サンプリ
ング周波数時のスイッチ３６の動作を示したものである
。これによれば、３つのサンプル・ホールド回路を具え
たものは、２つのサンプル・ホールド回路を具えたもの
に比べて２倍のサンプリング時間を取ることができ、よ
りコンデンサの値を大きく、チャージ電流を小さくでき
、高精度化、低歪化が図れる。
〔実施例４〕
この発明の更に別の実施例を第８図に示す。これは、各
サンプルホールド回路に異種の信号を入力してミキサと
して利用したもので、例えば〜生変換器において２チャ
ンネル以上の信号を時分割で変換する場合に利用される
。
サンプルホールド回路に異種の信号を入力してミキサと
して利用したもので、例えば〜生変換器において２チャ
ンネル以上の信号を時分割で変換する場合に利用される
。
第８図において、入力端子１００，１０２には異種の信
号が入力される。入力端子１００に入力された信号は、
バッファアンプ１．０４を介してアナログスイッチ１０
６に入力される。１だ、入力端子１０２から入力された
信号は、バッファアンプ１０８を介してアナログスイッ
チ１１０に入力される。アナログスイッチ１０６，１１
０はデユーティ５０％で交互にオン、オフされ、入力信
号をコンデンサ０８，０９に蓄える。コンデンサ０８．
０９の出力電圧はバッファアンプ１１２゜１１４を介し
て、アナログスイッチ１１６の接点■、■にそれぞれ入
力される。アナログスイッチ１］６はアナログスイッチ
１０６，１１０のうちいずれかオフしている方に接続さ
れる。アナログスイッチ１１６の出力は、バッファアン
プ１１８を介して出力端子１２０に導かれる。これによ
り、出力端子１２０からは、２つの入力信号のサンプル
・ホールド出力の時分割波形が得られる。
号が入力される。入力端子１００に入力された信号は、
バッファアンプ１．０４を介してアナログスイッチ１０
６に入力される。１だ、入力端子１０２から入力された
信号は、バッファアンプ１０８を介してアナログスイッ
チ１１０に入力される。アナログスイッチ１０６，１１
０はデユーティ５０％で交互にオン、オフされ、入力信
号をコンデンサ０８，０９に蓄える。コンデンサ０８．
０９の出力電圧はバッファアンプ１１２゜１１４を介し
て、アナログスイッチ１１６の接点■、■にそれぞれ入
力される。アナログスイッチ１］６はアナログスイッチ
１０６，１１０のうちいずれかオフしている方に接続さ
れる。アナログスイッチ１１６の出力は、バッファアン
プ１１８を介して出力端子１２０に導かれる。これによ
り、出力端子１２０からは、２つの入力信号のサンプル
・ホールド出力の時分割波形が得られる。
Ａ／Ｄ変換器に適用した場合、２つの入力信号に対して
同一タイミングでの変換とは愈らないが、後のＤ ／
Ａ変換の際に１台のＤ／Ａ変換器で時分割に変換すれば
、結果的には２つの入力信号間の位相差はなくなる。
同一タイミングでの変換とは愈らないが、後のＤ ／
Ａ変換の際に１台のＤ／Ａ変換器で時分割に変換すれば
、結果的には２つの入力信号間の位相差はなくなる。
なお、このミキサとしての利用も２人力に限らずそれ以
上の入力数とすることもできる。
上の入力数とすることもできる。
以上説明したように、この発明によれば、複数のサンプ
ル・ホールド回路を相互にタイミングをすらしてサンプ
リングおよびホールドを行ない、各サンプルホールド回
路のホールド出力を切り換え−て出力するようにしたの
で、１つのサンプル書ホールド回路のホールド時（出力
時）に、他のサンプル・ホールド回路はサンプリングを
行なうことができ、個々のサンプル・ホールド回路につ
いて見ればサンプリング時間を十分確保しているにもか
かわらず、全体としては見掛は上サンプリング時間を短
縮することができる（０にすることもできる。）。しだ
がって、従来と同じサンプリング周波数であれば、サン
プリング時間、ホールド時間とも長くとることができ、
精度を向上させることができる。サンプリング時間を長
くとれる結果、コンデンサの値を太きくシ、チャージ電
流を小さくすることができ、更に高精度化しよび低歪化
が図れる。また、サンプリング時間、ホールド時間を長
くとれるため、個々のサンプル・ホールド回路の動作は
ゆっくりですみ、出力アンプ等にスルーレートの高いも
のが不要となる。また、コンデンサの値を大きくできる
結果、出力アンプ等の入力インピーダンスはさほど高く
なくてもホールド電圧の降下を防ぐことができ、ＦＥＴ
入力等の高入力インピータンスのものが不要となり、パ
イポーラ入力のものを用いることができ、コスト的にも
有利になる。
ル・ホールド回路を相互にタイミングをすらしてサンプ
リングおよびホールドを行ない、各サンプルホールド回
路のホールド出力を切り換え−て出力するようにしたの
で、１つのサンプル書ホールド回路のホールド時（出力
時）に、他のサンプル・ホールド回路はサンプリングを
行なうことができ、個々のサンプル・ホールド回路につ
いて見ればサンプリング時間を十分確保しているにもか
かわらず、全体としては見掛は上サンプリング時間を短
縮することができる（０にすることもできる。）。しだ
がって、従来と同じサンプリング周波数であれば、サン
プリング時間、ホールド時間とも長くとることができ、
精度を向上させることができる。サンプリング時間を長
くとれる結果、コンデンサの値を太きくシ、チャージ電
流を小さくすることができ、更に高精度化しよび低歪化
が図れる。また、サンプリング時間、ホールド時間を長
くとれるため、個々のサンプル・ホールド回路の動作は
ゆっくりですみ、出力アンプ等にスルーレートの高いも
のが不要となる。また、コンデンサの値を大きくできる
結果、出力アンプ等の入力インピーダンスはさほど高く
なくてもホールド電圧の降下を防ぐことができ、ＦＥＴ
入力等の高入力インピータンスのものが不要となり、パ
イポーラ入力のものを用いることができ、コスト的にも
有利になる。
また、逆にサンプル時間、ホールド時間を従来のものと
同じにすれば、サンプリング周波数を高くすることがで
きる。
同じにすれば、サンプリング周波数を高くすることがで
きる。
第１図は、単一信号２人力正相形として構成したこの発
明の一実施例を示す回路図である。 第２図は、サンプル・ホールド回路の基本的な動作を示
す波形図である。 第３図は、従来のサンプル・ホールド回路を示す回路図
で、（ａ）は正相形、（ｂ）は反転形である。 第４図は、第１図の回路の動作波形図である。 第５図は、単一信号２人力反転形として構成したこの発
明の一実施例を示す回路図である。 第６図は、単一信号３人力正相形として構成したこの発
明の一実施例を示す回路図である。 第７図は、第６図の回路の動作波形図である。 第８図は、２信号２人力正相形として構成したこの発明
の一実施例を示す回路図である。 ３６．３８，５２，５４，７８，８０．’８２゜１０６
．１１０・・・サンプル榔ホールド用アナログスイッチ
、４４，６０，９０，１１６・・・出力切換用アナログ
スイッチ。 第３図 第４図 ９Ｍ
明の一実施例を示す回路図である。 第２図は、サンプル・ホールド回路の基本的な動作を示
す波形図である。 第３図は、従来のサンプル・ホールド回路を示す回路図
で、（ａ）は正相形、（ｂ）は反転形である。 第４図は、第１図の回路の動作波形図である。 第５図は、単一信号２人力反転形として構成したこの発
明の一実施例を示す回路図である。 第６図は、単一信号３人力正相形として構成したこの発
明の一実施例を示す回路図である。 第７図は、第６図の回路の動作波形図である。 第８図は、２信号２人力正相形として構成したこの発明
の一実施例を示す回路図である。 ３６．３８，５２，５４，７８，８０．’８２゜１０６
．１１０・・・サンプル榔ホールド用アナログスイッチ
、４４，６０，９０，１１６・・・出力切換用アナログ
スイッチ。 第３図 第４図 ９Ｍ
Claims (1)
- 複数のサンプル・ホールド回路を相互にタイミングを
ずらしてサンプリングおよびホールドを行ない、各サン
プル・ホールド回路のホールド出力を切り換えて出力す
るようにしたことを特徴とするサンプル・ホールド回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59130682A JPS619900A (ja) | 1984-06-25 | 1984-06-25 | サンプル・ホ−ルド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59130682A JPS619900A (ja) | 1984-06-25 | 1984-06-25 | サンプル・ホ−ルド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS619900A true JPS619900A (ja) | 1986-01-17 |
Family
ID=15040091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59130682A Pending JPS619900A (ja) | 1984-06-25 | 1984-06-25 | サンプル・ホ−ルド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS619900A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5296751A (en) * | 1991-03-25 | 1994-03-22 | Sharp Kabushiki Kaisha | Sample-and-hold circuit |
| US5304866A (en) * | 1991-04-15 | 1994-04-19 | Sharp Kabushiki Kaisha | Sample-and-hold circuit |
| JPH08273388A (ja) * | 1995-03-31 | 1996-10-18 | Nec Corp | サンプル・ホールド回路 |
| JP2002288991A (ja) * | 2001-03-27 | 2002-10-04 | Shimada Phys & Chem Ind Co Ltd | 自動サンプルホールド装置及びパルス変調高周波信号発生装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5712493A (en) * | 1980-06-26 | 1982-01-22 | Kokusai Electric Co Ltd | Parallel type sample holding circuit |
-
1984
- 1984-06-25 JP JP59130682A patent/JPS619900A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5712493A (en) * | 1980-06-26 | 1982-01-22 | Kokusai Electric Co Ltd | Parallel type sample holding circuit |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5296751A (en) * | 1991-03-25 | 1994-03-22 | Sharp Kabushiki Kaisha | Sample-and-hold circuit |
| US5304866A (en) * | 1991-04-15 | 1994-04-19 | Sharp Kabushiki Kaisha | Sample-and-hold circuit |
| JPH08273388A (ja) * | 1995-03-31 | 1996-10-18 | Nec Corp | サンプル・ホールド回路 |
| JP2002288991A (ja) * | 2001-03-27 | 2002-10-04 | Shimada Phys & Chem Ind Co Ltd | 自動サンプルホールド装置及びパルス変調高周波信号発生装置 |
| JP4754704B2 (ja) * | 2001-03-27 | 2011-08-24 | 島田理化工業株式会社 | 自動サンプルホールド装置及びパルス変調高周波信号発生装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6437720B1 (en) | Code independent charge transfer scheme for switched-capacitor digital-to-analog converter | |
| CN102223148B (zh) | Ad转换器 | |
| JPH08273388A (ja) | サンプル・ホールド回路 | |
| TW200522485A (en) | Time-division electric current sensing circuit applied in multiphase converter | |
| JPS619900A (ja) | サンプル・ホ−ルド回路 | |
| CN1647387A (zh) | 数模转换 | |
| US10916321B2 (en) | Circuit with capacitors and corresponding method | |
| CN210431392U (zh) | 模数转换器电路 | |
| JP2565195B2 (ja) | チヨツパ型コンパレ−タ | |
| JP2844650B2 (ja) | スイツチトキヤパシタ方式出力電圧制御回路 | |
| JPS62231499A (ja) | サンプルホ−ルド回路 | |
| JPH02274015A (ja) | ２重サンプルホールド回路 | |
| JPH036119A (ja) | アナログ信号切換回路 | |
| JPS59135926A (ja) | Ａ／ｄ変換器 | |
| JPH0149057B2 (ja) | ||
| JPS57162185A (en) | Sample holding circuit | |
| JP3070237B2 (ja) | スイッチトキャパシタサンプルホールド遅延回路 | |
| SU1107234A1 (ru) | Преобразователь переменного напр жени в переменное дл испытательных установок | |
| JPS58159023A (ja) | アナログ・デジタル変換回路 | |
| SU1598111A1 (ru) | Многоканальный усилитель посто нного напр жени | |
| JPH0736525B2 (ja) | 出力バッファ回路及びその駆動方法 | |
| JP2002176358A (ja) | Ａ／ｄコンバータ | |
| CN116973780A (zh) | 一种电池电压采样电路及其控制方法、电池管理系统 | |
| JPS6335018A (ja) | アナログデイジタル変換器 | |
| JPH02105629A (ja) | Ａ／ｄ変換方式 |