JP2002176358A - Ａ／ｄコンバータ - Google Patents
Ａ／ｄコンバータInfo
- Publication number
- JP2002176358A JP2002176358A JP2000370462A JP2000370462A JP2002176358A JP 2002176358 A JP2002176358 A JP 2002176358A JP 2000370462 A JP2000370462 A JP 2000370462A JP 2000370462 A JP2000370462 A JP 2000370462A JP 2002176358 A JP2002176358 A JP 2002176358A
- Authority
- JP
- Japan
- Prior art keywords
- analog voltage
- converter
- voltage
- voltage source
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 アナログ電圧源の出力インピーダンスを小さ
くすることなく、且つ寄生容量を小さくすることなく、
デジタル変換誤差を少なくすること。 【解決手段】 複数の各チャンネルから入力されるアナ
ログ電圧源の電圧を、チャンネルを切り換えて連続して
且つ繰り返しサンプリングコンデンサを有する逐次比較
型のサンプルホールド回路によりサンプリングしてデジ
タル値に変換する場合、注目するチャンネルに接続され
ているアナログ電圧源の電圧をサンプリングする際、当
初、注目するチャンネルに接続されているアナログ電圧
源の電圧をデジタル値に変換した前回の変換結果に対応
するアナログ電圧により前記サンプリングコンデンサを
充電し、その後、当該注目するチャンネルに接続されて
いるアナログ電圧源の電圧により同サンプリングコンデ
ンサを充電して、前記アナログ電圧源からＡ／Ｄコンバ
ータ側に流れ込む電流を低減することで、アナログ電圧
源の出力インピーダンスによる電圧降下を最小限とす
る。
くすることなく、且つ寄生容量を小さくすることなく、
デジタル変換誤差を少なくすること。 【解決手段】 複数の各チャンネルから入力されるアナ
ログ電圧源の電圧を、チャンネルを切り換えて連続して
且つ繰り返しサンプリングコンデンサを有する逐次比較
型のサンプルホールド回路によりサンプリングしてデジ
タル値に変換する場合、注目するチャンネルに接続され
ているアナログ電圧源の電圧をサンプリングする際、当
初、注目するチャンネルに接続されているアナログ電圧
源の電圧をデジタル値に変換した前回の変換結果に対応
するアナログ電圧により前記サンプリングコンデンサを
充電し、その後、当該注目するチャンネルに接続されて
いるアナログ電圧源の電圧により同サンプリングコンデ
ンサを充電して、前記アナログ電圧源からＡ／Ｄコンバ
ータ側に流れ込む電流を低減することで、アナログ電圧
源の出力インピーダンスによる電圧降下を最小限とす
る。
Description
【０００１】
【発明の属する技術分野】本発明は、複数のチャンネル
間で連続して繰り返しＡ／Ｄ変換するＡ／Ｄコンバータ
に係り、特にＡ／Ｄ変換精度の改善に関する。
間で連続して繰り返しＡ／Ｄ変換するＡ／Ｄコンバータ
に係り、特にＡ／Ｄ変換精度の改善に関する。
【０００２】
【従来の技術】図３は従来この種のＡ／Ｄコンバータの
構成例を示した回路図である。このＡ／Ｄコンバータは
逐次比較型サンプルホールド回路付きで、図４はその動
作波形例を示したものである。
構成例を示した回路図である。このＡ／Ｄコンバータは
逐次比較型サンプルホールド回路付きで、図４はその動
作波形例を示したものである。
【０００３】２つのチャンネルＣＨ０（端子名ＡＩＮ
０、被変換アナログ電圧値Ｖｃｏｎｖ０）とチャンネル
ＣＨ１（端子名ＡＩＮ１、被変換アナログ電圧値Ｖｃｏ
ｎｖ１）を交互に入力してＡ／Ｄ変換を繰り返し行う
が、ＣＨ１側に着目して説明する。被変換チャンネルの
切り替えはスイッチＳＷ１で行なう。チャンネルＣＨ０
の変換時は（０）側に、チャンネルＣＨ１の変換時は
（１）側に接続される。また、アナログ電圧のサンプリ
ングとＡ／Ｄ変換の切り替えはＳＷ２で行なう。ａ側が
サンプリング時に、ｂ側がＡ／Ｄ変換時に接続される。
０、被変換アナログ電圧値Ｖｃｏｎｖ０）とチャンネル
ＣＨ１（端子名ＡＩＮ１、被変換アナログ電圧値Ｖｃｏ
ｎｖ１）を交互に入力してＡ／Ｄ変換を繰り返し行う
が、ＣＨ１側に着目して説明する。被変換チャンネルの
切り替えはスイッチＳＷ１で行なう。チャンネルＣＨ０
の変換時は（０）側に、チャンネルＣＨ１の変換時は
（１）側に接続される。また、アナログ電圧のサンプリ
ングとＡ／Ｄ変換の切り替えはＳＷ２で行なう。ａ側が
サンプリング時に、ｂ側がＡ／Ｄ変換時に接続される。
【０００４】まず、スイッチＳＷ１が端子０側に切り替
わり、スイッチＳＷ２が端子ａ側に切り替わっている
時、アナログ電圧源７からＶｃｏｎｖ０がサンプリング
コンデンサＣＣＡＰに入力されて、これを充電し、コン
パレータ１に入力される。その後、スイッチＳＷ２が端
子ｂ側に切り替わると、Ｄ／Ａ変換器（ＤＡＣ）２から
ＶＤＤの１／２の電圧がコンパレータ１に入力される。
コンパレータ１はＶＤＤの１／２の電圧とアナログ電圧
源７から入力された電圧を比較し、アナログ電圧源７か
らの電圧がＶＤＤ／２の電圧よりも低いと“１”を比較
結果格納レジスタ３に出力し、高いと“０”を比較結果
格納レジスタ３に出力する。比較結果格納レジスタ３に
格納された比較結果は内部バス１０１を経由してＤ／Ａ
変換器２に入力される。
わり、スイッチＳＷ２が端子ａ側に切り替わっている
時、アナログ電圧源７からＶｃｏｎｖ０がサンプリング
コンデンサＣＣＡＰに入力されて、これを充電し、コン
パレータ１に入力される。その後、スイッチＳＷ２が端
子ｂ側に切り替わると、Ｄ／Ａ変換器（ＤＡＣ）２から
ＶＤＤの１／２の電圧がコンパレータ１に入力される。
コンパレータ１はＶＤＤの１／２の電圧とアナログ電圧
源７から入力された電圧を比較し、アナログ電圧源７か
らの電圧がＶＤＤ／２の電圧よりも低いと“１”を比較
結果格納レジスタ３に出力し、高いと“０”を比較結果
格納レジスタ３に出力する。比較結果格納レジスタ３に
格納された比較結果は内部バス１０１を経由してＤ／Ａ
変換器２に入力される。
【０００５】Ｄ／Ａ変換器２は入力された比較結果をア
ナログ電圧に変換し、スイッチＳＷ２、サンプリングコ
ンデンサＣＣＡＰを介して、コンパレータ１に入力す
る。コンパレータ１はこの新たに入力された電圧と、そ
の前に入力された電圧を比較し、その比較結果を比較結
果格納レジスタ３に格納する。比較結果格納レジスタ３
に格納された比較結果は内部バス１０１経由でＤ／Ａ変
換器２に入力される。Ｄ／Ａ変換器２は入力された比較
結果をアナログ電圧に変換し、スイッチＳＷ２、サンプ
リングコンデンサＣＣＡＰを介して、再度コンパレータ
１に入力する。コンパレータ１はこの新たに入力された
電圧と、その前に入力された電圧を比較し、その比較結
果を比較結果格納レジスタ３に格納する。以下この繰り
返しで、アナログ電圧源７から入力された電圧はデジタ
ル値に順次変換され、その結果が比較結果格納レジスタ
３に格納される。最終的にＤ／Ａ変換器２から出力され
るアナログ電圧がほぼＶｃｏｎｖ０になって変換が終了
すると、チャンネルＣＨ１のデジタル変換結果は比較結
果格納レジスタ３から変換結果格納レジスタ４に転送さ
れて格納される。
ナログ電圧に変換し、スイッチＳＷ２、サンプリングコ
ンデンサＣＣＡＰを介して、コンパレータ１に入力す
る。コンパレータ１はこの新たに入力された電圧と、そ
の前に入力された電圧を比較し、その比較結果を比較結
果格納レジスタ３に格納する。比較結果格納レジスタ３
に格納された比較結果は内部バス１０１経由でＤ／Ａ変
換器２に入力される。Ｄ／Ａ変換器２は入力された比較
結果をアナログ電圧に変換し、スイッチＳＷ２、サンプ
リングコンデンサＣＣＡＰを介して、再度コンパレータ
１に入力する。コンパレータ１はこの新たに入力された
電圧と、その前に入力された電圧を比較し、その比較結
果を比較結果格納レジスタ３に格納する。以下この繰り
返しで、アナログ電圧源７から入力された電圧はデジタ
ル値に順次変換され、その結果が比較結果格納レジスタ
３に格納される。最終的にＤ／Ａ変換器２から出力され
るアナログ電圧がほぼＶｃｏｎｖ０になって変換が終了
すると、チャンネルＣＨ１のデジタル変換結果は比較結
果格納レジスタ３から変換結果格納レジスタ４に転送さ
れて格納される。
【０００６】チャンネルＣＨ０の変換が終了すると、図
４に示すようにＰ点の電位はＶｃｏｎｖ０になってい
る。その後、スイッチＳＷ１をチャンネルＣＨ１に切り
替え、スイッチＳＷ２を端子ａに切り換えると、アナロ
グ電圧源８（出力インピーダンスをＲｏｕｔ１とする）
からスイッチＳＷ１、ＳＷ２を通してサンプリングコン
デンサＣＣＡＰ（容量値（Ｃｃａｐ）とする）に、Ｃｃ
ａｐ＊（Ｖｃｏｎｖ１−Ｖｃｏｎｖ０）なる電荷が充電
される。このため、Ｐ点の遷移波形は図４に示したＣＨ
１サンプリング期間のようになる。
４に示すようにＰ点の電位はＶｃｏｎｖ０になってい
る。その後、スイッチＳＷ１をチャンネルＣＨ１に切り
替え、スイッチＳＷ２を端子ａに切り換えると、アナロ
グ電圧源８（出力インピーダンスをＲｏｕｔ１とする）
からスイッチＳＷ１、ＳＷ２を通してサンプリングコン
デンサＣＣＡＰ（容量値（Ｃｃａｐ）とする）に、Ｃｃ
ａｐ＊（Ｖｃｏｎｖ１−Ｖｃｏｎｖ０）なる電荷が充電
される。このため、Ｐ点の遷移波形は図４に示したＣＨ
１サンプリング期間のようになる。
【０００７】その後、スイッチＳＷ２をｂ側に切り替え
て、チャンネルＣＨ０の変換と同様の動作によってＡ／
Ｄ変換すると、図４のＣＨ１の変換に示すように、Ｐ点
の電位がＶｃｏｎｖ１に近づいてアナログ電圧源２の値
がデジタル値に変換され、その変換結果が比較結果格納
レジスタ３から変換結果格納レジスタ５に転送されて格
納される。
て、チャンネルＣＨ０の変換と同様の動作によってＡ／
Ｄ変換すると、図４のＣＨ１の変換に示すように、Ｐ点
の電位がＶｃｏｎｖ１に近づいてアナログ電圧源２の値
がデジタル値に変換され、その変換結果が比較結果格納
レジスタ３から変換結果格納レジスタ５に転送されて格
納される。
【０００８】ＣＨ１の変換が終了した後、スイッチＳＷ
１をチャンネルＣＨ０に切り替えると、図４に示すＣＨ
０の期間に、Ｃｃａｐ＊（Ｖｃｏｎｖ１−Ｖｃｏｎｖ０
´）なる電荷が放電される。ここで、簡単のため、Ｖｃ
ｏｎｖ０´＝Ｖｃｏｎｖ０とし、チャンネルＣＨ０とＣ
Ｈ１とを、繰り返し周波数（Ｆｒｅｐｅａｔ）で切り換
えてデジタル変換を繰り返すと、Ｆｒｅｐｅａｔ＊Ｃｃ
ａｐ＊（Ｖｃｏｎｖ１−Ｖｃｏｎｖ０）なる電流が、前
記アナログ電圧源８から定常電流として端子ＡＩＮ１側
に流れ出ることになる。
１をチャンネルＣＨ０に切り替えると、図４に示すＣＨ
０の期間に、Ｃｃａｐ＊（Ｖｃｏｎｖ１−Ｖｃｏｎｖ０
´）なる電荷が放電される。ここで、簡単のため、Ｖｃ
ｏｎｖ０´＝Ｖｃｏｎｖ０とし、チャンネルＣＨ０とＣ
Ｈ１とを、繰り返し周波数（Ｆｒｅｐｅａｔ）で切り換
えてデジタル変換を繰り返すと、Ｆｒｅｐｅａｔ＊Ｃｃ
ａｐ＊（Ｖｃｏｎｖ１−Ｖｃｏｎｖ０）なる電流が、前
記アナログ電圧源８から定常電流として端子ＡＩＮ１側
に流れ出ることになる。
【０００９】
【発明が解決しようとする課題】このため、所望の被変
換アナログ電圧Ｖｃｏｎｖ１に対し、実際に端子ＡＩＮ
１に入力される電圧は、Ｆｒｅｐｅａｔ＊Ｃｃａｐ＊
（Ｖｃｏｎｖ１−Ｖｃｏｎｖ０）＊Ｒｏｕｔ１だけ低い
値となり、この低い値に対してデジタル変換が行われる
ため、変換誤差が生じることになる。この対策として
は、従来、アナログ電圧源８の出力インピーダンスＲｏ
ｕｔ１を小さくして降下電圧を低くする、或いはアナロ
グ電圧源８からサンプリングコンデンサＣＣＡＰまでの
寄生容量成分を小さくして流れる電流値を低くし、出力
インピーダンスＲｏｕｔ１による降下電圧を低くするな
どの対策が講じられている。しかし、Ｒｏｕｔ１を小さ
くする対策では、アナログ電圧源の構成によっては消費
電流が大きくなったり、或いはアナログ電圧源８の部品
コストが上がるなどの不具合が生じる。また、寄生容量
を小さくする対策では、集積回路内部での削減量に限界
があり、それ程小さくできないという不具合がある。
換アナログ電圧Ｖｃｏｎｖ１に対し、実際に端子ＡＩＮ
１に入力される電圧は、Ｆｒｅｐｅａｔ＊Ｃｃａｐ＊
（Ｖｃｏｎｖ１−Ｖｃｏｎｖ０）＊Ｒｏｕｔ１だけ低い
値となり、この低い値に対してデジタル変換が行われる
ため、変換誤差が生じることになる。この対策として
は、従来、アナログ電圧源８の出力インピーダンスＲｏ
ｕｔ１を小さくして降下電圧を低くする、或いはアナロ
グ電圧源８からサンプリングコンデンサＣＣＡＰまでの
寄生容量成分を小さくして流れる電流値を低くし、出力
インピーダンスＲｏｕｔ１による降下電圧を低くするな
どの対策が講じられている。しかし、Ｒｏｕｔ１を小さ
くする対策では、アナログ電圧源の構成によっては消費
電流が大きくなったり、或いはアナログ電圧源８の部品
コストが上がるなどの不具合が生じる。また、寄生容量
を小さくする対策では、集積回路内部での削減量に限界
があり、それ程小さくできないという不具合がある。
【００１０】本発明は、上述の如き従来の課題を解決す
るためになされたもので、その目的は、アナログ電圧源
の出力インピーダンスを小さくすることなく、且つ寄生
容量を小さくすることなく、デジタル変換誤差を少なく
して変換精度を向上させたＡ／Ｄコンバータを提供する
ことである。
るためになされたもので、その目的は、アナログ電圧源
の出力インピーダンスを小さくすることなく、且つ寄生
容量を小さくすることなく、デジタル変換誤差を少なく
して変換精度を向上させたＡ／Ｄコンバータを提供する
ことである。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明の特徴は、複数の各チャンネルから
入力されるアナログ電圧源の電圧を、チャンネルを切り
換えて連続且つ繰り返してサンプリングコンデンサを有
する逐次比較型のサンプルホールド回路によりサンプリ
ングしてデジタル値に変換するＡ／Ｄコンバータにおい
て、注目するチャンネルに接続されているアナログ電圧
源の電圧をデジタル値に変換した前回のデジタル変換結
果をアナログ電圧に変換する変換手段と、前記注目する
チャンネルに接続されているアナログ電圧源の電圧をサ
ンプリングする際、当初、前記変換手段により変換した
前回のデジタル変換結果のアナログ電圧により前記サン
プリングコンデンサを充電し、その後、当該注目するチ
ャンネルに接続されているアナログ電圧源の電圧により
同サンプリングコンデンサを充電するサンプリング制御
手段とを具備することにある。
に、請求項１の発明の特徴は、複数の各チャンネルから
入力されるアナログ電圧源の電圧を、チャンネルを切り
換えて連続且つ繰り返してサンプリングコンデンサを有
する逐次比較型のサンプルホールド回路によりサンプリ
ングしてデジタル値に変換するＡ／Ｄコンバータにおい
て、注目するチャンネルに接続されているアナログ電圧
源の電圧をデジタル値に変換した前回のデジタル変換結
果をアナログ電圧に変換する変換手段と、前記注目する
チャンネルに接続されているアナログ電圧源の電圧をサ
ンプリングする際、当初、前記変換手段により変換した
前回のデジタル変換結果のアナログ電圧により前記サン
プリングコンデンサを充電し、その後、当該注目するチ
ャンネルに接続されているアナログ電圧源の電圧により
同サンプリングコンデンサを充電するサンプリング制御
手段とを具備することにある。
【００１２】請求項２の発明の特徴は、前記サンプリン
グ制御手段により前記サンプリングコンデンサを充電す
るための前記両充電源の切り換えタイミングを任意に設
定する設定手段を設けたことにある。
グ制御手段により前記サンプリングコンデンサを充電す
るための前記両充電源の切り換えタイミングを任意に設
定する設定手段を設けたことにある。
【００１３】請求項３の発明の前記変換手段は、前記前
回のデジタル変換結果を保持しているレジスタから当該
変換結果をＤ／Ａ変換器に転送する転送手段を具備し、
且つ、前記Ｄ／Ａ変換器は前記サンプルホールド回路の
コンパレータにより作成されたデジタル値を順次Ｄ／Ａ
変換するＤ／Ａ変換器と兼用にすることを特徴とする。
回のデジタル変換結果を保持しているレジスタから当該
変換結果をＤ／Ａ変換器に転送する転送手段を具備し、
且つ、前記Ｄ／Ａ変換器は前記サンプルホールド回路の
コンパレータにより作成されたデジタル値を順次Ｄ／Ａ
変換するＤ／Ａ変換器と兼用にすることを特徴とする。
【００１４】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図１は、本発明のＡ／Ｄコンバータ
の一実施形態に係る構成を示したブロック図である。但
し、従来例と同一構成部分には同一符号を付して説明す
る。
基づいて説明する。図１は、本発明のＡ／Ｄコンバータ
の一実施形態に係る構成を示したブロック図である。但
し、従来例と同一構成部分には同一符号を付して説明す
る。
【００１５】Ａ／ＤコンバータはチャンネルＣＨ０の端
子ＡＩＮ０、チャンネルＣＨ１の端子ＡＩＮ１、チャン
ネルＣＨ０，ＣＨ１を切り換えるスイッチＳＷ１、サン
プリング動作とＡ／Ｄ変換動作を切り換えるスイッチＳ
Ｗ２、被変換電圧をチャージしてコンパレータ１に入力
するサンプリングコンデンサＣＣＡＰ、入力電圧を逐次
比較するコンパレータ１、コンパレータ１の比較結果を
格納する比較結果格納レジスタ３、比較結果格納レジス
タ３に格納された比較結果を順次アナログ値に変換し、
また、変換結果格納レジスタ５の変換結果をアナログ値
に変換するＤ／Ａ変換器（ＤＡＣ）２、チャンネルＣＨ
０の変換結果を格納する変換結果格納レジスタ４、チャ
ンネルＣＨ１の変換結果を格納する変換結果格納レジス
タ５、内部バス１０１、変換結果格納レジスタ５に格納
されている変換結果をＤ／Ａ変換器２に戻すバス１０２
及びスイッチＳＷ１，ＳＷ２の切り換え制御や変換動作
の制御を行う制御部６を有している。
子ＡＩＮ０、チャンネルＣＨ１の端子ＡＩＮ１、チャン
ネルＣＨ０，ＣＨ１を切り換えるスイッチＳＷ１、サン
プリング動作とＡ／Ｄ変換動作を切り換えるスイッチＳ
Ｗ２、被変換電圧をチャージしてコンパレータ１に入力
するサンプリングコンデンサＣＣＡＰ、入力電圧を逐次
比較するコンパレータ１、コンパレータ１の比較結果を
格納する比較結果格納レジスタ３、比較結果格納レジス
タ３に格納された比較結果を順次アナログ値に変換し、
また、変換結果格納レジスタ５の変換結果をアナログ値
に変換するＤ／Ａ変換器（ＤＡＣ）２、チャンネルＣＨ
０の変換結果を格納する変換結果格納レジスタ４、チャ
ンネルＣＨ１の変換結果を格納する変換結果格納レジス
タ５、内部バス１０１、変換結果格納レジスタ５に格納
されている変換結果をＤ／Ａ変換器２に戻すバス１０２
及びスイッチＳＷ１，ＳＷ２の切り換え制御や変換動作
の制御を行う制御部６を有している。
【００１６】尚、Ｄ／Ａ変換器２は、バス１０１と１０
２からの入力を切り換えるセレクタ２１を備えている。
上記のようなＡ／Ｄコンバータに被変換アナログ電圧源
７、８が端子ＡＩＮ０，端子ＡＩＮ１に接続されてい
る。
２からの入力を切り換えるセレクタ２１を備えている。
上記のようなＡ／Ｄコンバータに被変換アナログ電圧源
７、８が端子ＡＩＮ０，端子ＡＩＮ１に接続されてい
る。
【００１７】次に本実施形態の動作について説明する。
チャンネルＣＨ０にＶｃｏｎｖ０、チャンネルＣＨ１に
Ｖｃｏｎｖ１なるアナログ電圧を供給し、チャンネルＣ
Ｈ０とＣＨ１との間でＡ／Ｄ変換を繰り返した場合の動
作について、特にＣＨ１に着目して述べる。前提とし
て、ＣＨ１のアナログ電圧の変動はＦｒｅｐｅａｔに比
べて充分緩やかであるものとする。
チャンネルＣＨ０にＶｃｏｎｖ０、チャンネルＣＨ１に
Ｖｃｏｎｖ１なるアナログ電圧を供給し、チャンネルＣ
Ｈ０とＣＨ１との間でＡ／Ｄ変換を繰り返した場合の動
作について、特にＣＨ１に着目して述べる。前提とし
て、ＣＨ１のアナログ電圧の変動はＦｒｅｐｅａｔに比
べて充分緩やかであるものとする。
【００１８】まず、スイッチＳＷ１が端子０側に切り替
わり、スイッチＳＷ２が端子ａ側に切り替わっている
時、アナログ電圧源７からＶｃｏｎｖ０がサンプリング
コンデンサＣＣＡＰを介してコンパレータ１に入力され
る。その後、スイッチＳＷ２が端子ｂ側に切り替わる
と、Ｄ／Ａ変換器（ＤＡＣ）２からＶＤＤの１／２の電
圧がコンパレータ１に入力される。コンパレータ１はＶ
ＤＤの１／２の電圧とアナログ電圧源７から入力された
電圧を比較し、アナログ電圧源７からの電圧がＶＤＤ／
２の電圧よりも低いと“１”を比較結果格納レジスタ３
に出力し、高いと“０”を比較結果格納レジスタ３に出
力する。比較結果格納レジスタ３に格納された比較結果
は内部バス１０１を通してＤ／Ａ変換器２に入力され
る。
わり、スイッチＳＷ２が端子ａ側に切り替わっている
時、アナログ電圧源７からＶｃｏｎｖ０がサンプリング
コンデンサＣＣＡＰを介してコンパレータ１に入力され
る。その後、スイッチＳＷ２が端子ｂ側に切り替わる
と、Ｄ／Ａ変換器（ＤＡＣ）２からＶＤＤの１／２の電
圧がコンパレータ１に入力される。コンパレータ１はＶ
ＤＤの１／２の電圧とアナログ電圧源７から入力された
電圧を比較し、アナログ電圧源７からの電圧がＶＤＤ／
２の電圧よりも低いと“１”を比較結果格納レジスタ３
に出力し、高いと“０”を比較結果格納レジスタ３に出
力する。比較結果格納レジスタ３に格納された比較結果
は内部バス１０１を通してＤ／Ａ変換器２に入力され
る。
【００１９】Ｄ／Ａ変換器２は入力された比較結果をア
ナログ電圧に変換し、スイッチＳＷ２、サンプリングコ
ンデンサＣＣＡＰを介してコンパレータ１に入力する。
コンパレータ１は、この新たに入力された電圧と、その
前に入力された電圧を比較し、その比較結果を比較結果
格納レジスタ３に格納する。比較結果格納レジスタ３に
格納された比較結果は内部バス１０１を通してＤ／Ａ変
換器２に入力される。
ナログ電圧に変換し、スイッチＳＷ２、サンプリングコ
ンデンサＣＣＡＰを介してコンパレータ１に入力する。
コンパレータ１は、この新たに入力された電圧と、その
前に入力された電圧を比較し、その比較結果を比較結果
格納レジスタ３に格納する。比較結果格納レジスタ３に
格納された比較結果は内部バス１０１を通してＤ／Ａ変
換器２に入力される。
【００２０】Ｄ／Ａ変換器２は入力された比較結果をア
ナログ電圧に変換し、スイッチＳＷ２、サンプリングコ
ンデンサＣＣＡＰを介して、再度コンパレータ１に入力
する。コンパレータ１は新たに入力された電圧と、その
前に入力された電圧を比較し、その比較結果を比較結果
格納レジスタ３に格納する。以下この繰り返しで、アナ
ログ電圧源７から入力された電圧のデジタル変換値が比
較結果格納レジスタ３に格納され、最終的にＤ／Ａ変換
器２から出力されるアナログ電圧がほぼＶｃｏｎｖ０に
なって変換が終了すると、チャンネルＣＨ０のデジタル
変換結果は比較結果格納レジスタ３から変換結果格納レ
ジスタ４に転送されて格納される。
ナログ電圧に変換し、スイッチＳＷ２、サンプリングコ
ンデンサＣＣＡＰを介して、再度コンパレータ１に入力
する。コンパレータ１は新たに入力された電圧と、その
前に入力された電圧を比較し、その比較結果を比較結果
格納レジスタ３に格納する。以下この繰り返しで、アナ
ログ電圧源７から入力された電圧のデジタル変換値が比
較結果格納レジスタ３に格納され、最終的にＤ／Ａ変換
器２から出力されるアナログ電圧がほぼＶｃｏｎｖ０に
なって変換が終了すると、チャンネルＣＨ０のデジタル
変換結果は比較結果格納レジスタ３から変換結果格納レ
ジスタ４に転送されて格納される。
【００２１】チャンネルＣＨ０の変換が終了した時、Ｐ
点の電位がＶｃｏｎｖ０であると、次にＣＨ１をサンプ
リングする際、Ｖｃｏｎｖ１−Ｖｃｏｎｖ０なる電位差
分サンプリングコンデンサＣＣＡＰに充電する必要があ
る。ここで、本例はこの充電を全て外付けのアナログ電
圧源８に頼るのではなく、内部回路でも補うようにして
いる。そのため、Ａ／Ｄ変換結果格納レジスタ５は本
来、ＣＰＵ（図示せず）に送るするデータを一時格納す
るものだが、これに、Ｄ／Ａ変換器２に転送するバス１
０２を追加して、Ｄ／Ａ変換器２でＡ／Ｄ変換結果格納
レジスタ５の変換結果をアナログ電圧変換し、この電圧
を用いてサンプリングコンデンサＣＣＡＰを充電するよ
うになっている。
点の電位がＶｃｏｎｖ０であると、次にＣＨ１をサンプ
リングする際、Ｖｃｏｎｖ１−Ｖｃｏｎｖ０なる電位差
分サンプリングコンデンサＣＣＡＰに充電する必要があ
る。ここで、本例はこの充電を全て外付けのアナログ電
圧源８に頼るのではなく、内部回路でも補うようにして
いる。そのため、Ａ／Ｄ変換結果格納レジスタ５は本
来、ＣＰＵ（図示せず）に送るするデータを一時格納す
るものだが、これに、Ｄ／Ａ変換器２に転送するバス１
０２を追加して、Ｄ／Ａ変換器２でＡ／Ｄ変換結果格納
レジスタ５の変換結果をアナログ電圧変換し、この電圧
を用いてサンプリングコンデンサＣＣＡＰを充電するよ
うになっている。
【００２２】即ち、チャンネルＣＨ０の変換が終了する
と、図２に示すようにＰ点の電位はＶｃｏｎｖ０になっ
ている。その後、スイッチＳＷ１をチャンネルＣＨ１側
に切り替えるが、スイッチＳＷ２を端子ｂ側に切り換え
たままとしておく。この時、Ｄ／Ａ変換器２のセレクタ
２１はバス１０２側に切り替わり、ＣＨ１の前回の変換
結果を格納している変換結果格納レジスタ５の変換結果
をＤ／Ａ変換器２にバス１０２を通して入力して、アナ
ログ電圧（Ｖｃｏｎｖ１´）に変換する。これにより、
図２のＣＨ１サンプリング期間のｂ期間、前記アナログ
電圧がスイッチＳＷ２を介してサンプリングコンデンサ
ＣＣＡＰに印可することにより、Ｖｃｏｎｖ１´−Ｖｃ
ｏｎｖ０なる電位差分サンプリングコンデンサＣＣＡＰ
を充電する。但し、Ｖｃｏｎｖ１´＝Ｖｃｏｎｖ１であ
る。
と、図２に示すようにＰ点の電位はＶｃｏｎｖ０になっ
ている。その後、スイッチＳＷ１をチャンネルＣＨ１側
に切り替えるが、スイッチＳＷ２を端子ｂ側に切り換え
たままとしておく。この時、Ｄ／Ａ変換器２のセレクタ
２１はバス１０２側に切り替わり、ＣＨ１の前回の変換
結果を格納している変換結果格納レジスタ５の変換結果
をＤ／Ａ変換器２にバス１０２を通して入力して、アナ
ログ電圧（Ｖｃｏｎｖ１´）に変換する。これにより、
図２のＣＨ１サンプリング期間のｂ期間、前記アナログ
電圧がスイッチＳＷ２を介してサンプリングコンデンサ
ＣＣＡＰに印可することにより、Ｖｃｏｎｖ１´−Ｖｃ
ｏｎｖ０なる電位差分サンプリングコンデンサＣＣＡＰ
を充電する。但し、Ｖｃｏｎｖ１´＝Ｖｃｏｎｖ１であ
る。
【００２３】その後、スイッチＳＷ２を端子ａ側に切り
換えて、アナログ電圧源８の電圧Ｖｃｏｎｖ１がサンプ
リングコンデンサＣＣＡＰに印可されるようにして、Ｖ
ｃｏｎｖ１−Ｖｃｏｎｖ１´なる電位差分サンプリング
コンデンサＣＣＡＰを充電する。このため、Ｐ点の電圧
遷移波形は図２のＣＨ１サンプリング期間のようにな
る。その後、スイッチＳＷ２をｂ側に切り替えて、チャ
ンネルＣＨ０の変換と同様の動作によってＡ／Ｄ変換す
ると、図２のチャンネルＣＨ１の変換に示すように、Ｐ
点の電位がＶｃｏｎｖ１に近づいてアナログ電圧源８の
値がデジタル値に変換され、その変換結果が比較結果格
納レジスタ３から変換結果格納レジスタ５に転送されて
格納される。
換えて、アナログ電圧源８の電圧Ｖｃｏｎｖ１がサンプ
リングコンデンサＣＣＡＰに印可されるようにして、Ｖ
ｃｏｎｖ１−Ｖｃｏｎｖ１´なる電位差分サンプリング
コンデンサＣＣＡＰを充電する。このため、Ｐ点の電圧
遷移波形は図２のＣＨ１サンプリング期間のようにな
る。その後、スイッチＳＷ２をｂ側に切り替えて、チャ
ンネルＣＨ０の変換と同様の動作によってＡ／Ｄ変換す
ると、図２のチャンネルＣＨ１の変換に示すように、Ｐ
点の電位がＶｃｏｎｖ１に近づいてアナログ電圧源８の
値がデジタル値に変換され、その変換結果が比較結果格
納レジスタ３から変換結果格納レジスタ５に転送されて
格納される。
【００２４】本実施形態によれば、ＳＷ１をチャンネル
ＣＨ１に切り換えた時、まず、前回のチャンネルＣＨ１
の変換結果をＤ／Ａ変換器２でアナログ化した電圧でサ
ンプリングコンデンサＣＣＡＰを充電し、その後、アナ
ログ電圧源８から入力される電圧でサンプリングコンデ
ンサＣＣＡＰを充電するため、チャンネルＣＨ０とＣＨ
１を交互に切り換えて繰り返し、ＣＣＡＰを充電する際
に、アナログ電圧源８から入力端子ＡＩＮ１側に流れる
電流を極めて小さくすることができる。
ＣＨ１に切り換えた時、まず、前回のチャンネルＣＨ１
の変換結果をＤ／Ａ変換器２でアナログ化した電圧でサ
ンプリングコンデンサＣＣＡＰを充電し、その後、アナ
ログ電圧源８から入力される電圧でサンプリングコンデ
ンサＣＣＡＰを充電するため、チャンネルＣＨ０とＣＨ
１を交互に切り換えて繰り返し、ＣＣＡＰを充電する際
に、アナログ電圧源８から入力端子ＡＩＮ１側に流れる
電流を極めて小さくすることができる。
【００２５】これにより、アナログ電圧源８の出力イン
ピーダンスＲｏｕｔ１を流れる電流による電圧降下を最
小限に抑えることができ、入力端子ＡＩＮ１にはほぼＶ
ｃｏｎｖ１が入力されてＡ／Ｄ変換されるため、出力イ
ンピーダンスＲｏｕｔ１を小さくしたり、或いは寄生容
量を削減すること無く、Ａ／Ｄ変換精度を向上させるこ
とができる。
ピーダンスＲｏｕｔ１を流れる電流による電圧降下を最
小限に抑えることができ、入力端子ＡＩＮ１にはほぼＶ
ｃｏｎｖ１が入力されてＡ／Ｄ変換されるため、出力イ
ンピーダンスＲｏｕｔ１を小さくしたり、或いは寄生容
量を削減すること無く、Ａ／Ｄ変換精度を向上させるこ
とができる。
【００２６】尚、上記実施形態では、ＣＨ１サンプリン
グ期間をスイッチＳＷ２を端子ａ側に切り換える期間
と、端子ｂ側に切り換える期間に固定的に分けている
が、これら両期間の配分をユーザが制御部６に任意に設
定して可変とするようにしても良い。
グ期間をスイッチＳＷ２を端子ａ側に切り換える期間
と、端子ｂ側に切り換える期間に固定的に分けている
が、これら両期間の配分をユーザが制御部６に任意に設
定して可変とするようにしても良い。
【００２７】このようにすると、アナログ電圧源８の出
力インピーダンスＲｏｕｔ１を流れる電流を最小にする
期間配分が、出力インピーダンスＲｏｕｔ１とＤ／Ａ変
換器２の出力インピーダンスにより決まるため、アナロ
グ電圧源８の出力インピーダンスＲｏｕｔ１に応じて、
ユーザが最適な期間配分を設定することができ、外付け
部品の特性に応じて、アナログ電圧源８の出力インピー
ダンスＲｏｕｔ１を流れる電流を最小にすることができ
る。
力インピーダンスＲｏｕｔ１を流れる電流を最小にする
期間配分が、出力インピーダンスＲｏｕｔ１とＤ／Ａ変
換器２の出力インピーダンスにより決まるため、アナロ
グ電圧源８の出力インピーダンスＲｏｕｔ１に応じて、
ユーザが最適な期間配分を設定することができ、外付け
部品の特性に応じて、アナログ電圧源８の出力インピー
ダンスＲｏｕｔ１を流れる電流を最小にすることができ
る。
【００２８】また、本発明は上記実施形態に限定される
ことなく、その要旨を逸脱しない範囲において、具体的
な構成、機能、作用、効果において、他の種々の形態に
よっても実施することができる。
ことなく、その要旨を逸脱しない範囲において、具体的
な構成、機能、作用、効果において、他の種々の形態に
よっても実施することができる。
【００２９】
【発明の効果】以上詳細に説明したように、本発明のＡ
／Ｄコンバータによれば、アナログ電圧源の出力インピ
ーダンスを小さくすることなく、且つ寄生容量を小さく
することなく、デジタル変換誤差を小さくして、Ａ／Ｄ
変換精度を向上させることができる。
／Ｄコンバータによれば、アナログ電圧源の出力インピ
ーダンスを小さくすることなく、且つ寄生容量を小さく
することなく、デジタル変換誤差を小さくして、Ａ／Ｄ
変換精度を向上させることができる。
【図１】本発明のＡ／Ｄコンバータの一実施形態に係る
構成を示したブロック図である。
構成を示したブロック図である。
【図２】図１に示したＡ／Ｄコンバータの変換動作を説
明する説明図である。
明する説明図である。
【図３】従来のＡ／Ｄコンバータの構成例を示したブロ
ック図である。
ック図である。
【図４】図３に示したＡ／Ｄコンバータの変換動作を説
明する説明図である。
明する説明図である。
１ コンパレータ ２ Ｄ／Ａ変換器 ３ 比較結果格納レジスタ ４、５ 変換結果格納レジスタ ６ 制御部 ７、８ アナログ電圧源 ２１ セレクタ １０１ 内部バス １０２ バス ＡＩＮ０、ＡＩＮ１ 端子 ＣＣＡＰ サンプリングコンデンサ ＳＷ１、ＳＷ２ スイッチ
Claims (3)
- 【請求項１】 複数の各チャンネルから入力されるアナ
ログ電圧源の電圧を、チャンネルを切り換えて連続且つ
繰り返してサンプリングコンデンサを有する逐次比較型
のサンプルホールド回路によりサンプリングしてデジタ
ル値に変換するＡ／Ｄコンバータにおいて、 注目するチャンネルに接続されているアナログ電圧源の
電圧をデジタル値に変換した前回のデジタル変換結果を
アナログ電圧に変換する変換手段と、 前記注目するチャンネルに接続されているアナログ電圧
源の電圧をサンプリングする際、当初、前記変換手段に
より変換した前回のデジタル変換結果のアナログ電圧に
より前記サンプリングコンデンサを充電し、その後、当
該注目するチャンネルに接続されているアナログ電圧源
の電圧により同サンプリングコンデンサを充電するサン
プリング制御手段と、 を具備することを特徴とするＡ／Ｄコンバータ。 - 【請求項２】 前記サンプリング制御手段により前記サ
ンプリングコンデンサを充電するための前記両充電源の
切り換えタイミングを任意に設定する設定手段を設けた
ことを特徴とする請求項１に記載のＡ／Ｄコンバータ。 - 【請求項３】 前記変換手段は、前記前回のデジタル変
換結果を保持しているレジスタから当該変換結果をＤ／
Ａ変換器に転送する転送手段を具備し、且つ、前記Ｄ／
Ａ変換器は前記サンプルホールド回路のコンパレータに
より作成されたデジタル値を順次Ｄ／Ａ変換するＤ／Ａ
変換器と兼用にすることを特徴とする請求項１又は２に
記載のＡ／Ｄコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000370462A JP2002176358A (ja) | 2000-12-05 | 2000-12-05 | Ａ／ｄコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000370462A JP2002176358A (ja) | 2000-12-05 | 2000-12-05 | Ａ／ｄコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002176358A true JP2002176358A (ja) | 2002-06-21 |
Family
ID=18840356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000370462A Pending JP2002176358A (ja) | 2000-12-05 | 2000-12-05 | Ａ／ｄコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002176358A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006074230A (ja) * | 2004-08-31 | 2006-03-16 | Sanyo Electric Co Ltd | サンプリング回路 |
| US8248111B2 (en) | 2008-01-28 | 2012-08-21 | Nec Corporation | Voltage current converter, differentiation circuit, integration circuit, and filter circuit using the converter, and voltage current conversion method |
-
2000
- 2000-12-05 JP JP2000370462A patent/JP2002176358A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006074230A (ja) * | 2004-08-31 | 2006-03-16 | Sanyo Electric Co Ltd | サンプリング回路 |
| JP4530767B2 (ja) * | 2004-08-31 | 2010-08-25 | 三洋電機株式会社 | サンプリング回路 |
| US8248111B2 (en) | 2008-01-28 | 2012-08-21 | Nec Corporation | Voltage current converter, differentiation circuit, integration circuit, and filter circuit using the converter, and voltage current conversion method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7764213B2 (en) | Current-time digital-to-analog converter | |
| US7265705B1 (en) | Opamp and capacitor sharing scheme for low-power pipeline ADC | |
| US6967611B2 (en) | Optimized reference voltage generation using switched capacitor scaling for data converters | |
| US20040155807A1 (en) | Subranging analog to digital converter with multi-phase clock timing | |
| US6583745B2 (en) | A/D converter | |
| US20150009053A1 (en) | Input configuration for analog to digital converter | |
| US7102559B2 (en) | Analog-to-digital converter having interleaved coarse sections coupled to a single fine section | |
| US7002507B2 (en) | Pipelined and cyclic analog-to-digital converters | |
| CN108206695B (zh) | 模拟至数字转换器 | |
| EP1050792A2 (en) | Clock Signal generator for generating sub-sampling clock signals with fast and precisely-timed edges | |
| JP2002176358A (ja) | Ａ／ｄコンバータ | |
| JP2001267925A (ja) | 逐次比較型ａｄ変換器 | |
| CN112994699B (zh) | 失调校准装置、逐次逼近型模数转换装置及失调校准方法 | |
| US5889485A (en) | Charge-summing digital-to-analog converter | |
| US8077070B2 (en) | Charge-domain pipelined charge-redistribution analog-to-digital converter | |
| TWI797928B (zh) | 取樣維持電路以及類比數位轉換電路 | |
| JPH10261962A (ja) | Ａ／ｄコンバータ | |
| JP2623298B2 (ja) | アナログ／デジタル変換器の制御方法 | |
| JP3331081B2 (ja) | サブレンジング型ａ／ｄ変換器 | |
| JPS59153324A (ja) | Ａ／ｄ変換器 | |
| JP2651240B2 (ja) | Ａ／ｄ変換器 | |
| WO2023001715A1 (en) | A circuit and a method for sampling an analog signal | |
| JPH0292023A (ja) | Ａ／ｄコンバータ | |
| JP3106771B2 (ja) | 逐次比較型ａ／ｄ変換器 | |
| JPS61156920A (ja) | Ａ／ｄ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070529 |