JP2002176358A - A/dコンバータ - Google Patents
A/dコンバータInfo
- Publication number
- JP2002176358A JP2002176358A JP2000370462A JP2000370462A JP2002176358A JP 2002176358 A JP2002176358 A JP 2002176358A JP 2000370462 A JP2000370462 A JP 2000370462A JP 2000370462 A JP2000370462 A JP 2000370462A JP 2002176358 A JP2002176358 A JP 2002176358A
- Authority
- JP
- Japan
- Prior art keywords
- analog voltage
- converter
- voltage
- voltage source
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 アナログ電圧源の出力インピーダンスを小さ
くすることなく、且つ寄生容量を小さくすることなく、
デジタル変換誤差を少なくすること。 【解決手段】 複数の各チャンネルから入力されるアナ
ログ電圧源の電圧を、チャンネルを切り換えて連続して
且つ繰り返しサンプリングコンデンサを有する逐次比較
型のサンプルホールド回路によりサンプリングしてデジ
タル値に変換する場合、注目するチャンネルに接続され
ているアナログ電圧源の電圧をサンプリングする際、当
初、注目するチャンネルに接続されているアナログ電圧
源の電圧をデジタル値に変換した前回の変換結果に対応
するアナログ電圧により前記サンプリングコンデンサを
充電し、その後、当該注目するチャンネルに接続されて
いるアナログ電圧源の電圧により同サンプリングコンデ
ンサを充電して、前記アナログ電圧源からA/Dコンバ
ータ側に流れ込む電流を低減することで、アナログ電圧
源の出力インピーダンスによる電圧降下を最小限とす
る。
くすることなく、且つ寄生容量を小さくすることなく、
デジタル変換誤差を少なくすること。 【解決手段】 複数の各チャンネルから入力されるアナ
ログ電圧源の電圧を、チャンネルを切り換えて連続して
且つ繰り返しサンプリングコンデンサを有する逐次比較
型のサンプルホールド回路によりサンプリングしてデジ
タル値に変換する場合、注目するチャンネルに接続され
ているアナログ電圧源の電圧をサンプリングする際、当
初、注目するチャンネルに接続されているアナログ電圧
源の電圧をデジタル値に変換した前回の変換結果に対応
するアナログ電圧により前記サンプリングコンデンサを
充電し、その後、当該注目するチャンネルに接続されて
いるアナログ電圧源の電圧により同サンプリングコンデ
ンサを充電して、前記アナログ電圧源からA/Dコンバ
ータ側に流れ込む電流を低減することで、アナログ電圧
源の出力インピーダンスによる電圧降下を最小限とす
る。
Description
【0001】
【発明の属する技術分野】本発明は、複数のチャンネル
間で連続して繰り返しA/D変換するA/Dコンバータ
に係り、特にA/D変換精度の改善に関する。
間で連続して繰り返しA/D変換するA/Dコンバータ
に係り、特にA/D変換精度の改善に関する。
【0002】
【従来の技術】図3は従来この種のA/Dコンバータの
構成例を示した回路図である。このA/Dコンバータは
逐次比較型サンプルホールド回路付きで、図4はその動
作波形例を示したものである。
構成例を示した回路図である。このA/Dコンバータは
逐次比較型サンプルホールド回路付きで、図4はその動
作波形例を示したものである。
【0003】2つのチャンネルCH0(端子名AIN
0、被変換アナログ電圧値Vconv0)とチャンネル
CH1(端子名AIN1、被変換アナログ電圧値Vco
nv1)を交互に入力してA/D変換を繰り返し行う
が、CH1側に着目して説明する。被変換チャンネルの
切り替えはスイッチSW1で行なう。チャンネルCH0
の変換時は(0)側に、チャンネルCH1の変換時は
(1)側に接続される。また、アナログ電圧のサンプリ
ングとA/D変換の切り替えはSW2で行なう。a側が
サンプリング時に、b側がA/D変換時に接続される。
0、被変換アナログ電圧値Vconv0)とチャンネル
CH1(端子名AIN1、被変換アナログ電圧値Vco
nv1)を交互に入力してA/D変換を繰り返し行う
が、CH1側に着目して説明する。被変換チャンネルの
切り替えはスイッチSW1で行なう。チャンネルCH0
の変換時は(0)側に、チャンネルCH1の変換時は
(1)側に接続される。また、アナログ電圧のサンプリ
ングとA/D変換の切り替えはSW2で行なう。a側が
サンプリング時に、b側がA/D変換時に接続される。
【0004】まず、スイッチSW1が端子0側に切り替
わり、スイッチSW2が端子a側に切り替わっている
時、アナログ電圧源7からVconv0がサンプリング
コンデンサCCAPに入力されて、これを充電し、コン
パレータ1に入力される。その後、スイッチSW2が端
子b側に切り替わると、D/A変換器(DAC)2から
VDDの1/2の電圧がコンパレータ1に入力される。
コンパレータ1はVDDの1/2の電圧とアナログ電圧
源7から入力された電圧を比較し、アナログ電圧源7か
らの電圧がVDD/2の電圧よりも低いと“1”を比較
結果格納レジスタ3に出力し、高いと“0”を比較結果
格納レジスタ3に出力する。比較結果格納レジスタ3に
格納された比較結果は内部バス101を経由してD/A
変換器2に入力される。
わり、スイッチSW2が端子a側に切り替わっている
時、アナログ電圧源7からVconv0がサンプリング
コンデンサCCAPに入力されて、これを充電し、コン
パレータ1に入力される。その後、スイッチSW2が端
子b側に切り替わると、D/A変換器(DAC)2から
VDDの1/2の電圧がコンパレータ1に入力される。
コンパレータ1はVDDの1/2の電圧とアナログ電圧
源7から入力された電圧を比較し、アナログ電圧源7か
らの電圧がVDD/2の電圧よりも低いと“1”を比較
結果格納レジスタ3に出力し、高いと“0”を比較結果
格納レジスタ3に出力する。比較結果格納レジスタ3に
格納された比較結果は内部バス101を経由してD/A
変換器2に入力される。
【0005】D/A変換器2は入力された比較結果をア
ナログ電圧に変換し、スイッチSW2、サンプリングコ
ンデンサCCAPを介して、コンパレータ1に入力す
る。コンパレータ1はこの新たに入力された電圧と、そ
の前に入力された電圧を比較し、その比較結果を比較結
果格納レジスタ3に格納する。比較結果格納レジスタ3
に格納された比較結果は内部バス101経由でD/A変
換器2に入力される。D/A変換器2は入力された比較
結果をアナログ電圧に変換し、スイッチSW2、サンプ
リングコンデンサCCAPを介して、再度コンパレータ
1に入力する。コンパレータ1はこの新たに入力された
電圧と、その前に入力された電圧を比較し、その比較結
果を比較結果格納レジスタ3に格納する。以下この繰り
返しで、アナログ電圧源7から入力された電圧はデジタ
ル値に順次変換され、その結果が比較結果格納レジスタ
3に格納される。最終的にD/A変換器2から出力され
るアナログ電圧がほぼVconv0になって変換が終了
すると、チャンネルCH1のデジタル変換結果は比較結
果格納レジスタ3から変換結果格納レジスタ4に転送さ
れて格納される。
ナログ電圧に変換し、スイッチSW2、サンプリングコ
ンデンサCCAPを介して、コンパレータ1に入力す
る。コンパレータ1はこの新たに入力された電圧と、そ
の前に入力された電圧を比較し、その比較結果を比較結
果格納レジスタ3に格納する。比較結果格納レジスタ3
に格納された比較結果は内部バス101経由でD/A変
換器2に入力される。D/A変換器2は入力された比較
結果をアナログ電圧に変換し、スイッチSW2、サンプ
リングコンデンサCCAPを介して、再度コンパレータ
1に入力する。コンパレータ1はこの新たに入力された
電圧と、その前に入力された電圧を比較し、その比較結
果を比較結果格納レジスタ3に格納する。以下この繰り
返しで、アナログ電圧源7から入力された電圧はデジタ
ル値に順次変換され、その結果が比較結果格納レジスタ
3に格納される。最終的にD/A変換器2から出力され
るアナログ電圧がほぼVconv0になって変換が終了
すると、チャンネルCH1のデジタル変換結果は比較結
果格納レジスタ3から変換結果格納レジスタ4に転送さ
れて格納される。
【0006】チャンネルCH0の変換が終了すると、図
4に示すようにP点の電位はVconv0になってい
る。その後、スイッチSW1をチャンネルCH1に切り
替え、スイッチSW2を端子aに切り換えると、アナロ
グ電圧源8(出力インピーダンスをRout1とする)
からスイッチSW1、SW2を通してサンプリングコン
デンサCCAP(容量値(Ccap)とする)に、Cc
ap*(Vconv1−Vconv0)なる電荷が充電
される。このため、P点の遷移波形は図4に示したCH
1サンプリング期間のようになる。
4に示すようにP点の電位はVconv0になってい
る。その後、スイッチSW1をチャンネルCH1に切り
替え、スイッチSW2を端子aに切り換えると、アナロ
グ電圧源8(出力インピーダンスをRout1とする)
からスイッチSW1、SW2を通してサンプリングコン
デンサCCAP(容量値(Ccap)とする)に、Cc
ap*(Vconv1−Vconv0)なる電荷が充電
される。このため、P点の遷移波形は図4に示したCH
1サンプリング期間のようになる。
【0007】その後、スイッチSW2をb側に切り替え
て、チャンネルCH0の変換と同様の動作によってA/
D変換すると、図4のCH1の変換に示すように、P点
の電位がVconv1に近づいてアナログ電圧源2の値
がデジタル値に変換され、その変換結果が比較結果格納
レジスタ3から変換結果格納レジスタ5に転送されて格
納される。
て、チャンネルCH0の変換と同様の動作によってA/
D変換すると、図4のCH1の変換に示すように、P点
の電位がVconv1に近づいてアナログ電圧源2の値
がデジタル値に変換され、その変換結果が比較結果格納
レジスタ3から変換結果格納レジスタ5に転送されて格
納される。
【0008】CH1の変換が終了した後、スイッチSW
1をチャンネルCH0に切り替えると、図4に示すCH
0の期間に、Ccap*(Vconv1−Vconv0
´)なる電荷が放電される。ここで、簡単のため、Vc
onv0´=Vconv0とし、チャンネルCH0とC
H1とを、繰り返し周波数(Frepeat)で切り換
えてデジタル変換を繰り返すと、Frepeat*Cc
ap*(Vconv1−Vconv0)なる電流が、前
記アナログ電圧源8から定常電流として端子AIN1側
に流れ出ることになる。
1をチャンネルCH0に切り替えると、図4に示すCH
0の期間に、Ccap*(Vconv1−Vconv0
´)なる電荷が放電される。ここで、簡単のため、Vc
onv0´=Vconv0とし、チャンネルCH0とC
H1とを、繰り返し周波数(Frepeat)で切り換
えてデジタル変換を繰り返すと、Frepeat*Cc
ap*(Vconv1−Vconv0)なる電流が、前
記アナログ電圧源8から定常電流として端子AIN1側
に流れ出ることになる。
【0009】
【発明が解決しようとする課題】このため、所望の被変
換アナログ電圧Vconv1に対し、実際に端子AIN
1に入力される電圧は、Frepeat*Ccap*
(Vconv1−Vconv0)*Rout1だけ低い
値となり、この低い値に対してデジタル変換が行われる
ため、変換誤差が生じることになる。この対策として
は、従来、アナログ電圧源8の出力インピーダンスRo
ut1を小さくして降下電圧を低くする、或いはアナロ
グ電圧源8からサンプリングコンデンサCCAPまでの
寄生容量成分を小さくして流れる電流値を低くし、出力
インピーダンスRout1による降下電圧を低くするな
どの対策が講じられている。しかし、Rout1を小さ
くする対策では、アナログ電圧源の構成によっては消費
電流が大きくなったり、或いはアナログ電圧源8の部品
コストが上がるなどの不具合が生じる。また、寄生容量
を小さくする対策では、集積回路内部での削減量に限界
があり、それ程小さくできないという不具合がある。
換アナログ電圧Vconv1に対し、実際に端子AIN
1に入力される電圧は、Frepeat*Ccap*
(Vconv1−Vconv0)*Rout1だけ低い
値となり、この低い値に対してデジタル変換が行われる
ため、変換誤差が生じることになる。この対策として
は、従来、アナログ電圧源8の出力インピーダンスRo
ut1を小さくして降下電圧を低くする、或いはアナロ
グ電圧源8からサンプリングコンデンサCCAPまでの
寄生容量成分を小さくして流れる電流値を低くし、出力
インピーダンスRout1による降下電圧を低くするな
どの対策が講じられている。しかし、Rout1を小さ
くする対策では、アナログ電圧源の構成によっては消費
電流が大きくなったり、或いはアナログ電圧源8の部品
コストが上がるなどの不具合が生じる。また、寄生容量
を小さくする対策では、集積回路内部での削減量に限界
があり、それ程小さくできないという不具合がある。
【0010】本発明は、上述の如き従来の課題を解決す
るためになされたもので、その目的は、アナログ電圧源
の出力インピーダンスを小さくすることなく、且つ寄生
容量を小さくすることなく、デジタル変換誤差を少なく
して変換精度を向上させたA/Dコンバータを提供する
ことである。
るためになされたもので、その目的は、アナログ電圧源
の出力インピーダンスを小さくすることなく、且つ寄生
容量を小さくすることなく、デジタル変換誤差を少なく
して変換精度を向上させたA/Dコンバータを提供する
ことである。
【0011】
【課題を解決するための手段】上記目的を達成するため
に、請求項1の発明の特徴は、複数の各チャンネルから
入力されるアナログ電圧源の電圧を、チャンネルを切り
換えて連続且つ繰り返してサンプリングコンデンサを有
する逐次比較型のサンプルホールド回路によりサンプリ
ングしてデジタル値に変換するA/Dコンバータにおい
て、注目するチャンネルに接続されているアナログ電圧
源の電圧をデジタル値に変換した前回のデジタル変換結
果をアナログ電圧に変換する変換手段と、前記注目する
チャンネルに接続されているアナログ電圧源の電圧をサ
ンプリングする際、当初、前記変換手段により変換した
前回のデジタル変換結果のアナログ電圧により前記サン
プリングコンデンサを充電し、その後、当該注目するチ
ャンネルに接続されているアナログ電圧源の電圧により
同サンプリングコンデンサを充電するサンプリング制御
手段とを具備することにある。
に、請求項1の発明の特徴は、複数の各チャンネルから
入力されるアナログ電圧源の電圧を、チャンネルを切り
換えて連続且つ繰り返してサンプリングコンデンサを有
する逐次比較型のサンプルホールド回路によりサンプリ
ングしてデジタル値に変換するA/Dコンバータにおい
て、注目するチャンネルに接続されているアナログ電圧
源の電圧をデジタル値に変換した前回のデジタル変換結
果をアナログ電圧に変換する変換手段と、前記注目する
チャンネルに接続されているアナログ電圧源の電圧をサ
ンプリングする際、当初、前記変換手段により変換した
前回のデジタル変換結果のアナログ電圧により前記サン
プリングコンデンサを充電し、その後、当該注目するチ
ャンネルに接続されているアナログ電圧源の電圧により
同サンプリングコンデンサを充電するサンプリング制御
手段とを具備することにある。
【0012】請求項2の発明の特徴は、前記サンプリン
グ制御手段により前記サンプリングコンデンサを充電す
るための前記両充電源の切り換えタイミングを任意に設
定する設定手段を設けたことにある。
グ制御手段により前記サンプリングコンデンサを充電す
るための前記両充電源の切り換えタイミングを任意に設
定する設定手段を設けたことにある。
【0013】請求項3の発明の前記変換手段は、前記前
回のデジタル変換結果を保持しているレジスタから当該
変換結果をD/A変換器に転送する転送手段を具備し、
且つ、前記D/A変換器は前記サンプルホールド回路の
コンパレータにより作成されたデジタル値を順次D/A
変換するD/A変換器と兼用にすることを特徴とする。
回のデジタル変換結果を保持しているレジスタから当該
変換結果をD/A変換器に転送する転送手段を具備し、
且つ、前記D/A変換器は前記サンプルホールド回路の
コンパレータにより作成されたデジタル値を順次D/A
変換するD/A変換器と兼用にすることを特徴とする。
【0014】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図1は、本発明のA/Dコンバータ
の一実施形態に係る構成を示したブロック図である。但
し、従来例と同一構成部分には同一符号を付して説明す
る。
基づいて説明する。図1は、本発明のA/Dコンバータ
の一実施形態に係る構成を示したブロック図である。但
し、従来例と同一構成部分には同一符号を付して説明す
る。
【0015】A/DコンバータはチャンネルCH0の端
子AIN0、チャンネルCH1の端子AIN1、チャン
ネルCH0,CH1を切り換えるスイッチSW1、サン
プリング動作とA/D変換動作を切り換えるスイッチS
W2、被変換電圧をチャージしてコンパレータ1に入力
するサンプリングコンデンサCCAP、入力電圧を逐次
比較するコンパレータ1、コンパレータ1の比較結果を
格納する比較結果格納レジスタ3、比較結果格納レジス
タ3に格納された比較結果を順次アナログ値に変換し、
また、変換結果格納レジスタ5の変換結果をアナログ値
に変換するD/A変換器(DAC)2、チャンネルCH
0の変換結果を格納する変換結果格納レジスタ4、チャ
ンネルCH1の変換結果を格納する変換結果格納レジス
タ5、内部バス101、変換結果格納レジスタ5に格納
されている変換結果をD/A変換器2に戻すバス102
及びスイッチSW1,SW2の切り換え制御や変換動作
の制御を行う制御部6を有している。
子AIN0、チャンネルCH1の端子AIN1、チャン
ネルCH0,CH1を切り換えるスイッチSW1、サン
プリング動作とA/D変換動作を切り換えるスイッチS
W2、被変換電圧をチャージしてコンパレータ1に入力
するサンプリングコンデンサCCAP、入力電圧を逐次
比較するコンパレータ1、コンパレータ1の比較結果を
格納する比較結果格納レジスタ3、比較結果格納レジス
タ3に格納された比較結果を順次アナログ値に変換し、
また、変換結果格納レジスタ5の変換結果をアナログ値
に変換するD/A変換器(DAC)2、チャンネルCH
0の変換結果を格納する変換結果格納レジスタ4、チャ
ンネルCH1の変換結果を格納する変換結果格納レジス
タ5、内部バス101、変換結果格納レジスタ5に格納
されている変換結果をD/A変換器2に戻すバス102
及びスイッチSW1,SW2の切り換え制御や変換動作
の制御を行う制御部6を有している。
【0016】尚、D/A変換器2は、バス101と10
2からの入力を切り換えるセレクタ21を備えている。
上記のようなA/Dコンバータに被変換アナログ電圧源
7、8が端子AIN0,端子AIN1に接続されてい
る。
2からの入力を切り換えるセレクタ21を備えている。
上記のようなA/Dコンバータに被変換アナログ電圧源
7、8が端子AIN0,端子AIN1に接続されてい
る。
【0017】次に本実施形態の動作について説明する。
チャンネルCH0にVconv0、チャンネルCH1に
Vconv1なるアナログ電圧を供給し、チャンネルC
H0とCH1との間でA/D変換を繰り返した場合の動
作について、特にCH1に着目して述べる。前提とし
て、CH1のアナログ電圧の変動はFrepeatに比
べて充分緩やかであるものとする。
チャンネルCH0にVconv0、チャンネルCH1に
Vconv1なるアナログ電圧を供給し、チャンネルC
H0とCH1との間でA/D変換を繰り返した場合の動
作について、特にCH1に着目して述べる。前提とし
て、CH1のアナログ電圧の変動はFrepeatに比
べて充分緩やかであるものとする。
【0018】まず、スイッチSW1が端子0側に切り替
わり、スイッチSW2が端子a側に切り替わっている
時、アナログ電圧源7からVconv0がサンプリング
コンデンサCCAPを介してコンパレータ1に入力され
る。その後、スイッチSW2が端子b側に切り替わる
と、D/A変換器(DAC)2からVDDの1/2の電
圧がコンパレータ1に入力される。コンパレータ1はV
DDの1/2の電圧とアナログ電圧源7から入力された
電圧を比較し、アナログ電圧源7からの電圧がVDD/
2の電圧よりも低いと“1”を比較結果格納レジスタ3
に出力し、高いと“0”を比較結果格納レジスタ3に出
力する。比較結果格納レジスタ3に格納された比較結果
は内部バス101を通してD/A変換器2に入力され
る。
わり、スイッチSW2が端子a側に切り替わっている
時、アナログ電圧源7からVconv0がサンプリング
コンデンサCCAPを介してコンパレータ1に入力され
る。その後、スイッチSW2が端子b側に切り替わる
と、D/A変換器(DAC)2からVDDの1/2の電
圧がコンパレータ1に入力される。コンパレータ1はV
DDの1/2の電圧とアナログ電圧源7から入力された
電圧を比較し、アナログ電圧源7からの電圧がVDD/
2の電圧よりも低いと“1”を比較結果格納レジスタ3
に出力し、高いと“0”を比較結果格納レジスタ3に出
力する。比較結果格納レジスタ3に格納された比較結果
は内部バス101を通してD/A変換器2に入力され
る。
【0019】D/A変換器2は入力された比較結果をア
ナログ電圧に変換し、スイッチSW2、サンプリングコ
ンデンサCCAPを介してコンパレータ1に入力する。
コンパレータ1は、この新たに入力された電圧と、その
前に入力された電圧を比較し、その比較結果を比較結果
格納レジスタ3に格納する。比較結果格納レジスタ3に
格納された比較結果は内部バス101を通してD/A変
換器2に入力される。
ナログ電圧に変換し、スイッチSW2、サンプリングコ
ンデンサCCAPを介してコンパレータ1に入力する。
コンパレータ1は、この新たに入力された電圧と、その
前に入力された電圧を比較し、その比較結果を比較結果
格納レジスタ3に格納する。比較結果格納レジスタ3に
格納された比較結果は内部バス101を通してD/A変
換器2に入力される。
【0020】D/A変換器2は入力された比較結果をア
ナログ電圧に変換し、スイッチSW2、サンプリングコ
ンデンサCCAPを介して、再度コンパレータ1に入力
する。コンパレータ1は新たに入力された電圧と、その
前に入力された電圧を比較し、その比較結果を比較結果
格納レジスタ3に格納する。以下この繰り返しで、アナ
ログ電圧源7から入力された電圧のデジタル変換値が比
較結果格納レジスタ3に格納され、最終的にD/A変換
器2から出力されるアナログ電圧がほぼVconv0に
なって変換が終了すると、チャンネルCH0のデジタル
変換結果は比較結果格納レジスタ3から変換結果格納レ
ジスタ4に転送されて格納される。
ナログ電圧に変換し、スイッチSW2、サンプリングコ
ンデンサCCAPを介して、再度コンパレータ1に入力
する。コンパレータ1は新たに入力された電圧と、その
前に入力された電圧を比較し、その比較結果を比較結果
格納レジスタ3に格納する。以下この繰り返しで、アナ
ログ電圧源7から入力された電圧のデジタル変換値が比
較結果格納レジスタ3に格納され、最終的にD/A変換
器2から出力されるアナログ電圧がほぼVconv0に
なって変換が終了すると、チャンネルCH0のデジタル
変換結果は比較結果格納レジスタ3から変換結果格納レ
ジスタ4に転送されて格納される。
【0021】チャンネルCH0の変換が終了した時、P
点の電位がVconv0であると、次にCH1をサンプ
リングする際、Vconv1−Vconv0なる電位差
分サンプリングコンデンサCCAPに充電する必要があ
る。ここで、本例はこの充電を全て外付けのアナログ電
圧源8に頼るのではなく、内部回路でも補うようにして
いる。そのため、A/D変換結果格納レジスタ5は本
来、CPU(図示せず)に送るするデータを一時格納す
るものだが、これに、D/A変換器2に転送するバス1
02を追加して、D/A変換器2でA/D変換結果格納
レジスタ5の変換結果をアナログ電圧変換し、この電圧
を用いてサンプリングコンデンサCCAPを充電するよ
うになっている。
点の電位がVconv0であると、次にCH1をサンプ
リングする際、Vconv1−Vconv0なる電位差
分サンプリングコンデンサCCAPに充電する必要があ
る。ここで、本例はこの充電を全て外付けのアナログ電
圧源8に頼るのではなく、内部回路でも補うようにして
いる。そのため、A/D変換結果格納レジスタ5は本
来、CPU(図示せず)に送るするデータを一時格納す
るものだが、これに、D/A変換器2に転送するバス1
02を追加して、D/A変換器2でA/D変換結果格納
レジスタ5の変換結果をアナログ電圧変換し、この電圧
を用いてサンプリングコンデンサCCAPを充電するよ
うになっている。
【0022】即ち、チャンネルCH0の変換が終了する
と、図2に示すようにP点の電位はVconv0になっ
ている。その後、スイッチSW1をチャンネルCH1側
に切り替えるが、スイッチSW2を端子b側に切り換え
たままとしておく。この時、D/A変換器2のセレクタ
21はバス102側に切り替わり、CH1の前回の変換
結果を格納している変換結果格納レジスタ5の変換結果
をD/A変換器2にバス102を通して入力して、アナ
ログ電圧(Vconv1´)に変換する。これにより、
図2のCH1サンプリング期間のb期間、前記アナログ
電圧がスイッチSW2を介してサンプリングコンデンサ
CCAPに印可することにより、Vconv1´−Vc
onv0なる電位差分サンプリングコンデンサCCAP
を充電する。但し、Vconv1´=Vconv1であ
る。
と、図2に示すようにP点の電位はVconv0になっ
ている。その後、スイッチSW1をチャンネルCH1側
に切り替えるが、スイッチSW2を端子b側に切り換え
たままとしておく。この時、D/A変換器2のセレクタ
21はバス102側に切り替わり、CH1の前回の変換
結果を格納している変換結果格納レジスタ5の変換結果
をD/A変換器2にバス102を通して入力して、アナ
ログ電圧(Vconv1´)に変換する。これにより、
図2のCH1サンプリング期間のb期間、前記アナログ
電圧がスイッチSW2を介してサンプリングコンデンサ
CCAPに印可することにより、Vconv1´−Vc
onv0なる電位差分サンプリングコンデンサCCAP
を充電する。但し、Vconv1´=Vconv1であ
る。
【0023】その後、スイッチSW2を端子a側に切り
換えて、アナログ電圧源8の電圧Vconv1がサンプ
リングコンデンサCCAPに印可されるようにして、V
conv1−Vconv1´なる電位差分サンプリング
コンデンサCCAPを充電する。このため、P点の電圧
遷移波形は図2のCH1サンプリング期間のようにな
る。その後、スイッチSW2をb側に切り替えて、チャ
ンネルCH0の変換と同様の動作によってA/D変換す
ると、図2のチャンネルCH1の変換に示すように、P
点の電位がVconv1に近づいてアナログ電圧源8の
値がデジタル値に変換され、その変換結果が比較結果格
納レジスタ3から変換結果格納レジスタ5に転送されて
格納される。
換えて、アナログ電圧源8の電圧Vconv1がサンプ
リングコンデンサCCAPに印可されるようにして、V
conv1−Vconv1´なる電位差分サンプリング
コンデンサCCAPを充電する。このため、P点の電圧
遷移波形は図2のCH1サンプリング期間のようにな
る。その後、スイッチSW2をb側に切り替えて、チャ
ンネルCH0の変換と同様の動作によってA/D変換す
ると、図2のチャンネルCH1の変換に示すように、P
点の電位がVconv1に近づいてアナログ電圧源8の
値がデジタル値に変換され、その変換結果が比較結果格
納レジスタ3から変換結果格納レジスタ5に転送されて
格納される。
【0024】本実施形態によれば、SW1をチャンネル
CH1に切り換えた時、まず、前回のチャンネルCH1
の変換結果をD/A変換器2でアナログ化した電圧でサ
ンプリングコンデンサCCAPを充電し、その後、アナ
ログ電圧源8から入力される電圧でサンプリングコンデ
ンサCCAPを充電するため、チャンネルCH0とCH
1を交互に切り換えて繰り返し、CCAPを充電する際
に、アナログ電圧源8から入力端子AIN1側に流れる
電流を極めて小さくすることができる。
CH1に切り換えた時、まず、前回のチャンネルCH1
の変換結果をD/A変換器2でアナログ化した電圧でサ
ンプリングコンデンサCCAPを充電し、その後、アナ
ログ電圧源8から入力される電圧でサンプリングコンデ
ンサCCAPを充電するため、チャンネルCH0とCH
1を交互に切り換えて繰り返し、CCAPを充電する際
に、アナログ電圧源8から入力端子AIN1側に流れる
電流を極めて小さくすることができる。
【0025】これにより、アナログ電圧源8の出力イン
ピーダンスRout1を流れる電流による電圧降下を最
小限に抑えることができ、入力端子AIN1にはほぼV
conv1が入力されてA/D変換されるため、出力イ
ンピーダンスRout1を小さくしたり、或いは寄生容
量を削減すること無く、A/D変換精度を向上させるこ
とができる。
ピーダンスRout1を流れる電流による電圧降下を最
小限に抑えることができ、入力端子AIN1にはほぼV
conv1が入力されてA/D変換されるため、出力イ
ンピーダンスRout1を小さくしたり、或いは寄生容
量を削減すること無く、A/D変換精度を向上させるこ
とができる。
【0026】尚、上記実施形態では、CH1サンプリン
グ期間をスイッチSW2を端子a側に切り換える期間
と、端子b側に切り換える期間に固定的に分けている
が、これら両期間の配分をユーザが制御部6に任意に設
定して可変とするようにしても良い。
グ期間をスイッチSW2を端子a側に切り換える期間
と、端子b側に切り換える期間に固定的に分けている
が、これら両期間の配分をユーザが制御部6に任意に設
定して可変とするようにしても良い。
【0027】このようにすると、アナログ電圧源8の出
力インピーダンスRout1を流れる電流を最小にする
期間配分が、出力インピーダンスRout1とD/A変
換器2の出力インピーダンスにより決まるため、アナロ
グ電圧源8の出力インピーダンスRout1に応じて、
ユーザが最適な期間配分を設定することができ、外付け
部品の特性に応じて、アナログ電圧源8の出力インピー
ダンスRout1を流れる電流を最小にすることができ
る。
力インピーダンスRout1を流れる電流を最小にする
期間配分が、出力インピーダンスRout1とD/A変
換器2の出力インピーダンスにより決まるため、アナロ
グ電圧源8の出力インピーダンスRout1に応じて、
ユーザが最適な期間配分を設定することができ、外付け
部品の特性に応じて、アナログ電圧源8の出力インピー
ダンスRout1を流れる電流を最小にすることができ
る。
【0028】また、本発明は上記実施形態に限定される
ことなく、その要旨を逸脱しない範囲において、具体的
な構成、機能、作用、効果において、他の種々の形態に
よっても実施することができる。
ことなく、その要旨を逸脱しない範囲において、具体的
な構成、機能、作用、効果において、他の種々の形態に
よっても実施することができる。
【0029】
【発明の効果】以上詳細に説明したように、本発明のA
/Dコンバータによれば、アナログ電圧源の出力インピ
ーダンスを小さくすることなく、且つ寄生容量を小さく
することなく、デジタル変換誤差を小さくして、A/D
変換精度を向上させることができる。
/Dコンバータによれば、アナログ電圧源の出力インピ
ーダンスを小さくすることなく、且つ寄生容量を小さく
することなく、デジタル変換誤差を小さくして、A/D
変換精度を向上させることができる。
【図1】本発明のA/Dコンバータの一実施形態に係る
構成を示したブロック図である。
構成を示したブロック図である。
【図2】図1に示したA/Dコンバータの変換動作を説
明する説明図である。
明する説明図である。
【図3】従来のA/Dコンバータの構成例を示したブロ
ック図である。
ック図である。
【図4】図3に示したA/Dコンバータの変換動作を説
明する説明図である。
明する説明図である。
1 コンパレータ 2 D/A変換器 3 比較結果格納レジスタ 4、5 変換結果格納レジスタ 6 制御部 7、8 アナログ電圧源 21 セレクタ 101 内部バス 102 バス AIN0、AIN1 端子 CCAP サンプリングコンデンサ SW1、SW2 スイッチ
Claims (3)
- 【請求項1】 複数の各チャンネルから入力されるアナ
ログ電圧源の電圧を、チャンネルを切り換えて連続且つ
繰り返してサンプリングコンデンサを有する逐次比較型
のサンプルホールド回路によりサンプリングしてデジタ
ル値に変換するA/Dコンバータにおいて、 注目するチャンネルに接続されているアナログ電圧源の
電圧をデジタル値に変換した前回のデジタル変換結果を
アナログ電圧に変換する変換手段と、 前記注目するチャンネルに接続されているアナログ電圧
源の電圧をサンプリングする際、当初、前記変換手段に
より変換した前回のデジタル変換結果のアナログ電圧に
より前記サンプリングコンデンサを充電し、その後、当
該注目するチャンネルに接続されているアナログ電圧源
の電圧により同サンプリングコンデンサを充電するサン
プリング制御手段と、 を具備することを特徴とするA/Dコンバータ。 - 【請求項2】 前記サンプリング制御手段により前記サ
ンプリングコンデンサを充電するための前記両充電源の
切り換えタイミングを任意に設定する設定手段を設けた
ことを特徴とする請求項1に記載のA/Dコンバータ。 - 【請求項3】 前記変換手段は、前記前回のデジタル変
換結果を保持しているレジスタから当該変換結果をD/
A変換器に転送する転送手段を具備し、且つ、前記D/
A変換器は前記サンプルホールド回路のコンパレータに
より作成されたデジタル値を順次D/A変換するD/A
変換器と兼用にすることを特徴とする請求項1又は2に
記載のA/Dコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000370462A JP2002176358A (ja) | 2000-12-05 | 2000-12-05 | A/dコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000370462A JP2002176358A (ja) | 2000-12-05 | 2000-12-05 | A/dコンバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002176358A true JP2002176358A (ja) | 2002-06-21 |
Family
ID=18840356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000370462A Pending JP2002176358A (ja) | 2000-12-05 | 2000-12-05 | A/dコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002176358A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006074230A (ja) * | 2004-08-31 | 2006-03-16 | Sanyo Electric Co Ltd | サンプリング回路 |
US8248111B2 (en) | 2008-01-28 | 2012-08-21 | Nec Corporation | Voltage current converter, differentiation circuit, integration circuit, and filter circuit using the converter, and voltage current conversion method |
-
2000
- 2000-12-05 JP JP2000370462A patent/JP2002176358A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006074230A (ja) * | 2004-08-31 | 2006-03-16 | Sanyo Electric Co Ltd | サンプリング回路 |
JP4530767B2 (ja) * | 2004-08-31 | 2010-08-25 | 三洋電機株式会社 | サンプリング回路 |
US8248111B2 (en) | 2008-01-28 | 2012-08-21 | Nec Corporation | Voltage current converter, differentiation circuit, integration circuit, and filter circuit using the converter, and voltage current conversion method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7764213B2 (en) | Current-time digital-to-analog converter | |
US7884749B2 (en) | A/D converting apparatus | |
US6653966B1 (en) | Subranging analog to digital converter with multi-phase clock timing | |
US7265705B1 (en) | Opamp and capacitor sharing scheme for low-power pipeline ADC | |
US6967611B2 (en) | Optimized reference voltage generation using switched capacitor scaling for data converters | |
US6583745B2 (en) | A/D converter | |
US20150009053A1 (en) | Input configuration for analog to digital converter | |
US7102559B2 (en) | Analog-to-digital converter having interleaved coarse sections coupled to a single fine section | |
US7002507B2 (en) | Pipelined and cyclic analog-to-digital converters | |
CN108206695B (zh) | 模拟至数字转换器 | |
EP1050792A2 (en) | Clock Signal generator for generating sub-sampling clock signals with fast and precisely-timed edges | |
JP2002176358A (ja) | A/dコンバータ | |
JP2001267925A (ja) | 逐次比較型ad変換器 | |
CN112994699B (zh) | 失调校准装置、逐次逼近型模数转换装置及失调校准方法 | |
US8077070B2 (en) | Charge-domain pipelined charge-redistribution analog-to-digital converter | |
TWI797928B (zh) | 取樣維持電路以及類比數位轉換電路 | |
JPH10261962A (ja) | A/dコンバータ | |
JP2623298B2 (ja) | アナログ/デジタル変換器の制御方法 | |
JP3331081B2 (ja) | サブレンジング型a/d変換器 | |
JP2651240B2 (ja) | A/d変換器 | |
JPH0149055B2 (ja) | ||
WO2023001715A1 (en) | A circuit and a method for sampling an analog signal | |
JPH0292023A (ja) | A/dコンバータ | |
JP3106771B2 (ja) | 逐次比較型a/d変換器 | |
JPS61156920A (ja) | A/d変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050308 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070529 |