TWI797928B - 取樣維持電路以及類比數位轉換電路 - Google Patents
取樣維持電路以及類比數位轉換電路 Download PDFInfo
- Publication number
- TWI797928B TWI797928B TW110149355A TW110149355A TWI797928B TW I797928 B TWI797928 B TW I797928B TW 110149355 A TW110149355 A TW 110149355A TW 110149355 A TW110149355 A TW 110149355A TW I797928 B TWI797928 B TW I797928B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- analog
- input
- terminal
- multiplexer
- Prior art date
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 122
- 239000003990 capacitor Substances 0.000 claims abstract description 77
- 238000005070 sampling Methods 0.000 claims abstract description 25
- 230000000630 rising effect Effects 0.000 description 11
- 101000956630 Drosophila melanogaster COP9 signalosome complex subunit 5 Proteins 0.000 description 4
- 101100073352 Streptomyces halstedii sch1 gene Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 101000858663 Drosophila melanogaster COP9 signalosome complex subunit 4 Proteins 0.000 description 2
- 101000940468 Drosophila melanogaster COP9 signalosome complex subunit 2 Proteins 0.000 description 1
- 101100073357 Streptomyces halstedii sch2 gene Proteins 0.000 description 1
- 101100276531 Streptomyces halstedii sch4 gene Proteins 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Abstract
一種取樣維持電路，用以對至少一輸入信號進行取樣。取樣維持電包括取樣維持子電路以及第二電容器。取樣維持子電路包括多工器、第一與第二開關、第一電容器、以及運算放大器。多工器具有一第一輸入端、一第二輸入端、以及一輸出端。第一開關具有耦接多工器的輸出端的第一端以及具有第二端。第一電容器耦接於第一開關的第二端與接地之間。運算放大器具有正輸入端以及彼此耦接的負輸入端與輸出端。第二開關具有耦接運算放大器的輸出端的第一端，以及具有耦接多工器的第二輸入端的第二端。第二電容器耦接於多工器的第二輸入端與接地之間。
Description
本發明是有關於一種取樣維持電路，特別是有關於一種用於類比數位轉換電路的取樣維持電路。
對於信號的類比數位轉換，需先透過一取樣維持電路對一類比信號進行取樣-維持操作。類比數位轉換器接著對取樣後獲得的電壓轉換為數位信號。在一些類比數位轉換的應用中，需要同時對多個類比信號進行取樣。舉例來說，在關於馬達的類比數位轉換應用中，需要同時取樣用來表示三相（U、V、W）電流的類比信號，以了解電流變化的相關資訊。一般而言，為了同時取樣至少兩個類比信號，類比數位轉換電路額外增加至少一組取樣維持電路（每一組取樣維持電路包括一電容器）。當類比數位轉換電路係配置在一單晶片內，增加的電容器則增加了單晶片內部的電容，並加大單晶片的尺寸。
有鑑於此，本發明提出一種取樣維持電路，用以對至少一輸入信號進行取樣。取樣維持電路包括一取樣維持子電路以及一第二電容器。取樣維持子電包括一多工器、一第一開關、一第一電容器、一運算放大器、以及一第二開關。多工器具有一第一輸入端、一第二輸入端、以及一輸出端。第一開關具有耦接多工器的輸出端的一第一端以及具有一第二端。第一電容器耦接於第一開關的第二端與一接地之間。運算放大器具有一正輸入端、一負輸入端、以及耦接負輸入端的一輸出端。第二開關具有耦接運算放大器的輸出端的一第一端，以及具有耦接多工器的第二輸入端的一第二端。第二電容器耦接於多工器的第二輸入端與接地之間。
本發明另提出一種類比數位轉換電路，其包括一取樣維持電路以及一類比數位轉換器。取樣維持電路對至少一輸入信號進行取樣以產生至少一輸出信號。取樣維持電路包括一取樣維持子電路以及一第二電容器。取樣維持子電路配置在一微控制器內，其包括一第一電容器。第二電容器配置在微控制器之外部，且耦接取樣維持子電路。類比數位轉換器配置在微控制器內，耦接取樣維持子電路，用以對至少一輸出信子同時對一第一輸入信號以及一第二輸入信號進行取樣，以在第一電容器處產生對應第一輸入信號之一第一電壓信號以及在第二電容器處產生對應第二輸入信號之一第二電壓信號。取樣維持子電路分別根據第一電壓信號以及第二電壓信號以輸出一第一輸出信號以及一第二輸出信號至類比數位轉換器。類比數位轉換器依序對第一輸出信號以及第二輸出信號進行類比數位轉換操作。
為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下。
第1圖係表示本發明一實施例的微控制器。參閱第1圖，微控制器1包括控制器12、暫存器13、以及類比數位轉換電路15。控制器12可由微控制器1內的處理器來實現。類比數位轉換電路15包括取樣維持電路14以及類比數位轉換器（ADC）11。取樣維持電路14分為兩個部分，第一部份是配置在微控制器1內的取樣維持子電路10，第二部分則是配置在微控制器1之外部的電容器C
OUT（換句話說，電容器C
OUT為一晶片外電容器）。根據本發明之一實施例，對於數位類比轉換，微控制器1可操作在第一模式或第二模式下。
在第一模式下，控制器12控制取樣維持電路14同時對n個類比的輸入信號入進行取樣，且依序產生對應之至少兩個的輸出信號。在本發明實施例中，n為大於或等於2（n≧2）的正整數，也就是說，在第一模式下，控制器12控制取樣維持電路14同時至少兩個類比的輸入信號入進行取樣。此外，控制器12控制類比數位轉換器11依序對取樣維持電路14所產生的至少兩個輸出信號進行類比數位轉換操作，以產生對應之至少兩個數位的輸出資料。類比數位轉換器11將產生的至少兩個輸出資料傳送至暫存器13進行儲存。
在第二模式下，控制器12控制取樣維持電路14係切換為依序對至少兩個類比的輸入信號入進行取樣以產生對應之至少兩個的輸出信號。此外，控制器12控制類比數位轉換器11依序對取樣維持電路14所產生的至少兩個輸出信號進行類比數位轉換操作，以產生對應之至少兩個數位的輸出資料。類比數位轉換器11將產生的至少兩個輸出資料傳送至暫存器13進行儲存。
控制器12、暫存器13、以及類比數位轉換電路15的詳細操作以及類比數位轉換電路15的詳細電路架構將透過第1~6圖來說明，請參閱下文。
如第1圖所示，電容器C
OUT的第一端耦接於接腳P10，且其第二端耦接一接地GND。
參閱第1圖，取樣維持子電路10包括多工器100、運算放大器101、開關SW10與SW11、以及電容器C
IN。多工器100具有多個輸入端以及輸出端TO。在第1圖的實施例中，多工器100以具有五個輸入端TI1~TI5為例來說明。輸入端TI1~TI4分別耦接微控制器1的輸入接腳P
IN1~P
IN4，以及輸入端TI5耦接微控制器1的接腳P10，藉此形成對應之五個輸入信號通道CH1~CH5。多工器100受控於選擇信號S
SEL，以選擇性地將輸入端TI1~TI5中一者上的信號輸出至輸出端TO。
開關SW10的第一端耦接於多工器100的輸出端TO，且其第二端耦接於輸出節點N
OUT。開關SW10根據切換信號S
SW10而在導通狀態與關斷狀態之間切換。電容器C
IN的第一端耦接於輸出節點N
OUT，且其第二端耦接接地GND之間。
運算放大器101具有正輸入端（+）、負輸入端（-）、以及輸出端。運算放大器101的正輸入端（+）耦接微控制器1的輸入接腳P
IN5。運算放大器101的負輸入端（-）與輸出端彼此耦接。開關SW11的第一端耦接於運算放大器101的輸出端，且其第二端耦接於多工器100的輸入端TI5與微控制器1的接腳P10。根據運算放大器101的連接架構，其運作時係作為一電壓隨耦器。開關SW11根據切換信號S
SW11而在導通狀態與關斷狀態之間切換。
類比數位轉換器11之輸入端耦接取樣維持子電路10於輸出節點N
OUT，以接收來自取樣維持子電路10的輸出信號。類比數位轉換器11接收控制信號S11，且根據控制信號S11來決定是否對來自取樣維持子電路10的輸出信號進行類比數位轉換操作。
上述的切換信號S
SW10與S
SW11、控制信號S11、選擇信號S
SEL則是由控制器12所產生。
參閱第2圖，當控制器12內部的類比數位轉換啟動信號ADC_START切換為高電壓位準時，類比數位轉換電路15開始操作。在第一操作模式下，可同時對輸入至輸入接腳P
IN1~P
IN4中之一者的一輸入信號與輸入接腳P
IN5的一輸入信號取樣。參閱第3A圖，舉例來說，在第一模式下，輸入信號SI10與SI11分別輸入至輸入接腳P
IN1與P
IN5。控制器12透過選擇信號S
SEL控制多工器100將輸入端TI1耦接至輸出端TO。換句話說，多工器100根據選擇信號S
SEL選擇信號通道CH1上的輸入信號SI10，且將其輸出至輸出端TO。在第2圖中，在選擇信號S
SEL中指示選信號擇通道CH1的區段以”SCH1”來表示。此時，控制器12分別透過切換信號S
SW10與S
SW11同時導通開關SW10與SW11。參閱第2、3A圖，切換信號S
SW10與S
SW11在期間P20維持在高電壓位準，使得開關SW10與SW11在期間P20同時處於導通狀態。在期間P20之後，控制器12透過切換信號S
SW10與S
SW11關斷開關SW10與SW11。根據本發明之實施例，在期間P20之後，控制器12透過切換信號S
SW11使開關SW11維持在關斷狀態。
參閱第3A圖，由於開關SW10導通，電容器C
IN根據多工器TO上的輸入信號SI10而充電，使得在電容器C
IN的第一端（即在兩端中非耦接接地的一者）處產生電壓信號V10，電壓信號V10作為取樣維持電路14的一輸出信號，其被輸出至類比數位轉換器11。此外，由於開關SW11導通，電容器C
OUT經由運算放大器101（如電壓隨耦器操作）根據輸入信號SI11而充電，使得在電容器C
OUT的第一端（即在兩端中非耦接接地的一者）處產生電壓信號V11。根據上述可知，開關SW10與SW11同時導通，因此，輸入信號SI10與SI11同時被取樣，且在電容器C
IN與C
OUT分別產生電壓信號V10與V11。
在輸入訊號SI10已被取樣時，控制器12透過控制信號S11致能類比數位轉換器11。參閱第2圖，在期間P20之後，控制信號S11切換為高電壓位準。類比數位轉換器11根據高電壓位準之控制信號S11而被致能，以對來自取樣維持子電路10的輸出信號進行類比數位轉換操作。此時，類比數位轉換器11係對電壓信號V10進行類比數位轉換操作，即是類比數位轉換器11進行關於信號通道CH1的類比數位轉換。
參閱第2圖，在對電壓信號V10的類比數位轉換操作進行一段時間後，控制器12內部的轉換結束信號C_FINISH被致能（即轉換結束信號C_FINISH由低電壓位準切換至高電壓位準）。參閱第2與3B圖，根據結束信號C_FINISH的上升緣（低至高電壓位準），控制器12透過選擇信號S
SEL控制多工器100將輸入端TI5耦接至輸出端TO。換句話說，多工器100根據選擇信號S
SEL切換為選擇信號通道CH5上的電壓信號V11，且將其輸出至輸出端TO。在第2圖中，在選擇信號S
SEL中指示選擇信號通道CH5的區段以”SCH5”來表示。此外，根據結束信號C_FINISH的上升緣，控制器12控制暫存器13接收來自類比數位轉換器11的數位資料D10。在第2圖中，在數位資料D10的區段DCH1係表示關於信號通道CH1的類比數位轉換所獲得的數位資料。暫存器13儲存接收到的數位資料DCH1。根據上述操作可知，關於信號通道CH1的類比數位轉換，係在控制信號S11切換至高電壓位準的時間點與轉換結束信號C_FINISH切換至高電壓位準的時間點之間的期間P21進行。
在多工器100已切換為將電壓信號V11傳送至輸出端TO時，控制器12透過切換信號S
SW10導通開關SW10。參閱第2、3B圖，切換信號S
SW10在期間P22維持在高電壓位準，使得開關SW10在期間P22處於導通狀態。參閱第3B圖，由於開關SW10導通，電容器C
IN根據多工器TO上的電壓信號V11而充電，使得在電容器C
IN的第一端處產生電壓信號V12，電壓信號V12作為取樣維持電路14的另一輸出信號，其被輸出至類比數位轉換器11。根據上述可知，在期間P22，開關SW10導通以取樣電壓信號V11。在期間P22之後，控制器12透過切換信號S
SW10使開關SW10維持在關斷狀態。
此外，參閱第2圖，在多工器100已切換為將電壓信號V11傳送至輸出端TO時，控制器12將控制信號S11切換為低電壓位準，以禁能類比數位轉換器11，使得類比數位轉換器11不進行類比數位轉換操作。接著，在電壓信號V11已被取樣時（即在期間P22之後），控制器12再次將控制信號S11切換為高電壓位準，以致能類比數位轉換器11，使其再次對來自取樣維持子電路10的輸出信號進行類比數位轉換操作。此時，類比數位轉換器11係對電壓信號V12進行類比數位轉換操作，即是類比數位轉換器11進行關於信號通道CH5的類比數位轉換。
參閱第2圖，在對電壓信號V12的類比數位轉換操作進行一段時間後，控制器12內部的轉換結束信號C_FINISH再次被致能。根據結束信號C_FINISH的上升緣，控制器12控制暫存器13接收來自類比數位轉換器11的數位資料D10。在第2圖中，在數位資料D10的區段DCH5係表示關於信號通道CH5的類比數位轉換所獲得的數位資料。暫存器13儲存接收到的數位資料DCH5。根據上述操作可知，關於信號通道CH5的類比數位轉換，係在控制信號S11切換至高電壓位準的時間點與轉換結束信號C_FINISH切換至高電壓位準的時間點之間的期間P23進行。
在轉換結束信號C_FINISH切換至高電壓位準之後，控制器12將控制信號S11切換為低電壓位準，以禁能類比數位轉換器11，使得類比數位轉換器11不再進行類比數位轉換操作。接著，控制器12內部的類比數位轉換啟動信號ADC_START切換為低電壓位準，以結束類比數位轉換電路15的操作。
根據上述可得知，在第一操作模式下，透過在微控制器1之外部配置一個額外的電容器C
OUT，取樣維持電路14可同時對輸入至輸入接腳P
IN1~P
IN4中之一者的一輸入信號與輸入至輸入接腳P
IN5的一輸入信號取樣。由於電容器C
OUT是配置微控制器1之外部，因此，微控制器1的晶片內電容不受影響，微控制器1的晶片尺寸也不會因此而增大。
以下將透過第4~5B圖來說明微控制器1在第二模式下的操作。
當類比數位轉換啟動信號ADC_START切換為高電壓位準時類比數位轉換電路15開始操作。在第二操作模式下，可對輸入至輸入接腳P
IN1~P
IN4中之一者的輸入信號進行取樣，或者可依序對輸入至輸入接腳P
IN1~P
IN4中至少兩者的至少兩個輸入信號進行取樣。參閱第5A圖，舉例來說，在第二模式下，兩輸入信號SI50與SI50分別輸入至輸入接腳P
IN1與P
IN2。控制器12透過選擇信號S
SEL控制多工器100選擇信號通道CH1上的輸入信號SI50，且將其輸出至輸出端TO。在第4圖中，在選擇信號S
SEL中指示選信號擇通道CH1的區段以”SCH1”來表示。參閱第4、5A圖，切換信號S
SW10在期間P40維持在高電壓位準，使得開關SW10在期間P20處於導通狀態。在期間P40之後，控制器12透過切換信號S
SW10關斷開關SW10。根據本發明之實施例，在第二模式下，控制器12透過切換信號S
SW11使開關SW11維持在關斷狀態。
參閱第5A圖，由於開關SW10導通，電容器C
IN根據多工器TO上的輸入信號SI50而充電，使得在電容器C
IN的第一端處產生電壓信號V50，電壓信號V50作為取樣維持電路14的一輸出信號，其被輸出至類比數位轉換器11。根據上述可知，在期間P40，開關SW10導通以取樣輸入信號SI50。
在輸入訊號SI50已被取樣時，控制器12透過控制信號S11致能類比數位轉換器11。參閱第4圖，在期間P40之後，控制信號S11切換為高電壓位準。類比數位轉換器11根據高電壓位準之控制信號S11而被致能，以對來自取樣維持子電路10的輸出信號進行類比數位轉換操作。此時，類比數位轉換器11係對電壓信號V50進行類比數位轉換操作，即是類比數位轉換器11進行關於信號通道CH1的類比數位轉換。
參閱第4圖，在關於電壓信號V10的類比數位轉換操作進行一段時間後，控制器12內部的轉換結束信號C_FINISH被致能（即轉換結束信號C_FINISH由低電壓位準切換至高電壓位準）。參閱第4與5B圖，根據結束信號C_FINISH的上升緣，控制器12透過選擇信號S
SEL控制多工器100選擇信號通道CH2上的輸入信號SI51，且將其輸出至輸出端TO。在第4圖中，在選擇信號S
SEL中指示選擇信號通道CH2的區段以”SCH2”來表示。此外，根據結束信號C_FINISH的上升緣，控制器12控制暫存器13接收來自類比數位轉換器11的數位資料D10。在第4圖中，在數位資料D10的區段DCH1係表示關於信號通道CH1的類比數位轉換所獲得的數位資料。暫存器13儲存接收到的數位資料DCH1。根據上述操作可知，關於信號通道CH1的類比數位轉換，係在控制信號S11切換至高電壓位準的時間點與轉換結束信號C_FINISH切換至高電壓位準的時間點之間的期間P41進行。
在多工器100已切換為將輸入信號SI51傳送至輸出端TO時，控制器12透過切換信號S
SW10導通開關SW10。參閱第4、5B圖，切換信號S
SW10在期間P42維持在高電壓位準，使得開關SW10在期間P42處於導通狀態。參閱第5B圖，由於開關SW10導通，電容器C
IN根據多工器TO上的輸入信號SI51而充電，使得在電容器C
IN的第一端處產生電壓信號V51，電壓信號V51作為取樣維持電路14的另一輸出信號，其被輸出至類比數位轉換器11。根據上述可知，在期間P42，開關SW10導通以取樣輸入信號SI51。在期間P42之後，控制器12透過切換信號S
SW10使開關SW10維持在關斷狀態。
此外，參閱第4圖，在多工器100已切換為將輸入信號SI51傳送至輸出端TO時，控制器12將控制信號S11切換為低電壓位準，以禁能類比數位轉換器11，使得類比數位轉換器11不進行類比數位轉換操作。接著，在輸入信號SI51已被取樣時（即在期間P42之後），控制器12再次將控制信號S11切換為高電壓位準，以致能類比數位轉換器11，使其再次對來自取樣維持子電路10的輸出信號進行類比數位轉換操作。此時，類比數位轉換器11係對電壓信號V51進行類比數位轉換操作，即是類比數位轉換器11進行關於信號通道CH2的類比數位轉換。
參閱第4圖，在對電壓信號V12的類比數位轉換操作進行一段時間後，控制器12內部的轉換結束信號C_FINISH再次被致能。根據結束信號C_FINISH的上升緣，控制器12控制暫存器13接收來自類比數位轉換器11的數位資料D10。在第4圖中，在數位資料D10的區段DCH2係表示關於信號通道CH2的類比數位轉換所獲得的數位資料。根據上述操作可知，關於信號通道CH2的類比數位轉換，係在控制信號S11切換至高電壓位準的時間點與轉換結束信號C_FINISH切換至高電壓位準的時間點之間的期間P43進行。
在轉換結束信號C_FINISH切換至高電壓位準之後，控制器12將控制信號S11切換為低電壓位準，以禁能類比數位轉換器11，使得類比數位轉換器11不再進行類比數位轉換操作。接著，控制器12內部的類比數位轉換啟動信號ADC_START切換為低電壓位準，以結束類比數位轉換電路15的操作
根據上述，本案除了可在第一模式下同時對兩個輸入信號進行取樣，也可在第二模式下依序對至少兩個輸入信號進行取樣。本案之類比數位轉換電路15可彈性地操作在第一模式或第二模式中。因此，本案之微控制器1可以實現共多的功能或操作。
根據上述實施例，在第一模式下，取樣維持電路14係可同時對兩（n=2）個輸入信號進行取樣。而在其他實施例中，在第一模式下，取樣維持電路14可同時對三個以上（n≧3）的輸入信號進行取樣。以下將以同時取樣三（n=3）個輸入信號來說明微控制器之特徵。
第6圖係表示本發明一實施例的微控制器。參閱第6圖，微控制器6與第1圖的微控制器1大致相同，而此兩者之間的相異之處在於與多工器100的輸入端TI4相關的連接架構。如第6圖所示，多工器100的輸入端TI4係耦接微控制器6的接腳P60，藉此形成對應之信號通道CH4。在此實施例中，取樣維持電路14更包括電容器C
OUT6，且取樣維持子電路10更包括運算放大器60以及開關SW60。電容器C
OUT6為一晶片外電容器。電容器C
OUT6的第一端耦接於接腳P60，且其第二端耦接接地GND。
運算放大器60具有正輸入端（+）、負輸入端（-）、以及輸出端。運算放大器60的正輸入端（+）耦接微控制器1的輸入接腳P
IN5。運算放大器101的負輸入端（-）與輸出端彼此耦接。開關SW60的第一端耦接於運算放大器60的輸出端，且其第二端耦接於多工器100的輸入端TI4與微控制器6的接腳P60。根據運算放大器60的連接架構，其運作時係作為一電壓隨耦器。開關SW60根據切換信號S
SW60而在導通狀態與關斷狀態之間切換。切換信號S
SW60係由控制器12所產生。根據第6圖可知，在取樣維持電路14於第一模式下同時對三（n=3）個輸入信號進行取樣的情況下，微控制器6包括兩（n-1）個晶片外電容器（C
OUT、C
OUT6）、兩（n-1）個運算放大器（101、60）、兩（n-1）個耦接運算放大器與多工器100之間的開關（SW11、SW60）。此外，多工器100具有兩（n-1）個輸入端耦接晶片外電容器。
以下將透過第7~8C圖來說明微控制器5在第一模式下的操作。
參閱第7圖，當控制器12內部的類比數位轉換啟動信號ADC_START切換為高電壓位準時，類比數位轉換電路15開始操作。在第一操作模式下，可同時對輸入至輸入接腳P
IN1~P
IN3中之一者的一輸入信號、輸入接腳P
IN4的一輸入信號、與輸入接腳P
IN5的一輸入信號取樣。參閱第8A圖，舉例來說，在第一模式下，輸入信號SI60、SI61、與SI62分別輸入至輸入接腳P
IN1、P
IN4、與P
IN5。控制器12透過選擇信號S
SEL控制多工器100選擇信號通道CH1上的輸入信號SI60，且將其輸出至輸出端TO。在第7圖中，在選擇信號S
SEL中指示選信號擇通道CH1的區段以”SCH1”來表示。此時，控制器12分別透過切換信號S
SW10、S
SW60、與S
SW11同時導通開關SW10、SW60、與SW11。參閱第7、8A圖，切換信號S
SW10、S
SW60、與S
SW11在期間P70維持在高電壓位準，使得開關SW10、SW60、與SW11在期間P70同時處於導通狀態。在期間P70之後，控制器12透過切換信號S
SW10、S
SW60、與S
SW11關斷開關SW10、SW60、與SW11。根據本發明之實施例，在期間P20之後，控制器12透過切換信號S
SW60與S
SW11使開關SW60與SW11維持在關斷狀態。
參閱第8A圖，由於開關SW10導通，電容器C
IN根據多工器TO上的輸入信號SI60而充電，使得在電容器C
IN的第一端處產生電壓信號V60，電壓信號V60作為取樣維持電路14的一輸出信號，其被輸出至類比數位轉換器11。此外，由於開關SW60導通，電容器C
OUT6經由運算放大器60根據輸入信號SI61而充電，使得在電容器C
OUT6的第一端處產生電壓信號V61。同樣地，由於開關SW11導通，電容器C
OUT經由運算放大器101根據輸入信號SI11而充電，使得在電容器C
OUT的第一端處產生電壓信號V62。根據上述可知，開關SW10、SW60、與SW11同時導通，因此，輸入信號SI60、SI61、與SI62同時被取樣，且在電容器C
IN、C
OUT6、與C
OUT分別產生電壓信號V60、V61、與V62。
在輸入訊號SI60已被取樣時，控制器12透過控制信號S11致能類比數位轉換器11。參閱第7圖，在期間P70之後，控制信號S11切換為高電壓位準。類比數位轉換器11根據高電壓位準之控制信號S11而被致能，以對來自取樣維持子電路10的輸出信號進行類比數位轉換操作。此時，類比數位轉換器11係對電壓信號V60進行類比數位轉換操作，即是類比數位轉換器11進行關於信號通道CH1的類比數位轉換。
參閱第7圖，在對電壓信號V60的類比數位轉換操作進行一段時間後，控制器12內部的轉換結束信號C_FINISH被致能（即轉換結束信號C_FINISH由低電壓位準切換至高電壓位準）。參閱第7與8B圖，根據結束信號C_FINISH的上升緣，控制器12透過選擇信號S
SEL控制多工器100將輸入端T14耦接至輸出端TO。換句話說，多工器100根據選擇信號S
SEL切換為選擇信號通道CH4上的電壓信號V61，且將其輸出至輸出端TO。在第7圖中，在選擇信號S
SEL中指示選擇信號通道CH4的區段以”SCH4”來表示。此外，根據結束信號C_FINISH的上升緣，控制器12控制暫存器13接收來自類比數位轉換器11的數位資料D10。在第7圖中，在數位資料D10的區段DCH1係表示關於信號通道CH1的類比數位轉換所獲得的數位資料。暫存器13儲存接收到的數位資料DCH1。根據上述操作可知，關於信號通道CH1的類比數位轉換係在期間P71進行。
在多工器100已切換為將電壓信號V61傳送至輸出端TO時，控制器12透過切換信號S
SW10導通開關SW10。參閱第7、8B圖，切換信號S
SW10在期間P72維持在高電壓位準，使得開關SW10在期間P72處於導通狀態。參閱第8B圖，由於開關SW10導通，電容器C
IN根據多工器TO上的電壓信號V61而充電，使得在電容器C
IN的第一端處產生電壓信號V63，電壓信號V63作為取樣維持電路14的另一輸出信號，其被輸出至類比數位轉換器11。根據上述可知，在期間P72，開關SW10導通以取樣電壓信號V61。
此外，參閱第7圖，在多工器100已切換為將電壓信號V61傳送至輸出端TO時，控制器12將控制信號S11切換為低電壓位準，以禁能類比數位轉換器11，使得類比數位轉換器11不進行類比數位轉換操作。接著，在電壓信號V61已被取樣時（即在期間P72之後），控制器12再次將控制信號S11切換為高電壓位準，以致能類比數位轉換器11，使其再次對來自取樣維持子電路10的輸出信號進行類比數位轉換操作。此時，類比數位轉換器11係對電壓信號V63進行類比數位轉換操作，即是類比數位轉換器11進行關於信號通道CH4的類比數位轉換。
參閱第7圖，在對電壓信號V63的類比數位轉換操作進行一段時間後，控制器12內部的轉換結束信號C_FINISH被致能。參閱第7與8C圖，根據結束信號C_FINISH的上升緣，控制器12透過選擇信號S
SEL控制多工器100將輸入端TI5耦接至輸出端TO。換句話說，多工器100根據選擇信號S
SEL切換為選擇信號通道CH5上的電壓信號V62，且將其輸出至輸出端TO。在第7圖中，在選擇信號S
SEL中指示選擇信號通道CH5的區段以”SCH5”來表示。此外，根據結束信號C_FINISH的上升緣，控制器12控制暫存器13接收來自類比數位轉換器11的數位資料D10。在第7圖中，在數位資料D10的區段DCH4係表示關於信號通道CH4的類比數位轉換所獲得的數位資料。暫存器13儲存接收到的數位資料DCH4。根據上述操作可知，關於信號通道CH4的類比數位轉換係在期間P73進行。
在多工器100已切換為將電壓信號V62傳送至輸出端TO時，控制器12透過切換信號S
SW10再次導通開關SW10。參閱第7、8C圖，切換信號S
SW10在期間P74維持在高電壓位準，使得開關SW10在期間P74處於導通狀態。參閱第8C圖，由於開關SW10導通，電容器C
IN根據多工器TO上的電壓信號V62而充電，使得在電容器C
IN的第一端處產生電壓信號V64，電壓信號V64作為取樣維持電路14的另一輸出信號，其被輸出至類比數位轉換器11。根據上述可知，在期間P74，開關SW10導通以取樣電壓信號V62。在期間P74之後，控制器12透過切換信號S
SW10使開關SW10維持在關斷狀態。
此外，參閱第7圖，在多工器100已切換為將電壓信號V62傳送至輸出端TO時，控制器12將控制信號S11切換為低電壓位準，以禁能類比數位轉換器11，使得類比數位轉換器11不進行類比數位轉換操作。接著，在電壓信號V11已被取樣時（即在期間P74之後），控制器12再次將控制信號S11切換為高電壓位準，以致能類比數位轉換器11，使其再次對來自取樣維持子電路10的輸出信號進行類比數位轉換操作。此時，類比數位轉換器11係對電壓信號V64進行類比數位轉換操作，即是類比數位轉換器11進行關於信號通道CH5的類比數位轉換。
參閱第7圖，在對電壓信號V64的類比數位轉換操作進行一段時間後，控制器12內部的轉換結束信號C_FINISH再次被致能。根據結束信號C_FINISH的上升緣，控制器12控制暫存器13接收來自類比數位轉換器11的數位資料D10。在第7圖中，在數位資料D10的區段DCH5係表示關於信號通道CH5的類比數位轉換所獲得的數位資料。暫存器13儲存接收到的數位資料DCH5。根據上述操作可知，關於信號通道CH5的類比數位轉換係在期間P75進行。
在轉換結束信號C_FINISH切換至高電壓位準之後，控制器12將控制信號S11切換為低電壓位準，以禁能類比數位轉換器11，使得類比數位轉換器11不再進行類比數位轉換操作。接著，控制器12內部的類比數位轉換啟動信號ADC_START切換為低電壓位準，以結束類比數位轉換電路15的操作。
根據上述可得知，在第一操作模式下，透過在微控制器6之外部配置兩個額外的電容器C
OUT與C
OUT6，取樣維持電路14可同時對輸入至輸入接腳P
IN1~P
IN3中之一者的一輸入信號、輸入接腳P
IN4的一輸入信號、與輸入接腳P
IN5的一輸入信號共三個輸入信號取樣。由於電容器C
OUT與C
OUT6是配置微控制器6之外部，因此，微控制器6的晶片內電容不受影響，微控制器6的晶片尺寸也不因此而增大。由於微控制器6可同時對三個輸入信號進行取樣，因此，微控制器6可應用於控制馬達的裝置或系統，藉此可同時取樣用來表示三相（U、V、W）電流的類比信號。
根據本發明實施例，微控制器6也可操作在第二模式下，以對輸入至輸入接腳P
IN1~P
IN3中之一者進行取樣，或者可依序對輸入至輸入接腳P
IN1~P
IN3中至少兩者進行取樣。微控制器6在第二模式下的操作類似於微控制器1在第二模式下的操作，透過多工器100的選擇以及開關SW10的狀態切換，即可實現對輸入至輸入接腳P
IN1~P
IN3中至少兩者進行取。微控制器6在第二模式的相關操作請參閱關於微控制器1的敘述，在此省略說明。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1, 6:微控制器
10:取樣維持子電路
11:類比數位轉換器（ADC）
12:控制器
13:暫存器
14:取樣維持電路
15:類比數位轉換電路
60:運算放大器
100:多工器
101:運算放大器
ADC_START:類比數位轉換啟動信號
C_FINISH:轉換結束信號
C
IN、C
OUT、C
OUT6:電容器
CH1~CH5:信號通道
D10:數位資料
GND:接地
N
OUT:輸出節點
P10, P60:接腳
P20~P23:期間
P40~P43:期間
P70~P75:期間
P
IN1~P
IN5:輸入接腳
S
SEL:選擇信號
S
SW10, S
SW10, S
SW60:切換信號
S11:控制信號
SI10, SI11:輸入信號
SI50, SI51:輸入信號
SI60~SI62:輸入信號
SW10, SW11, SW60:開關
TI1~TI5:輸入端
TO:輸出端
V10~V12:電壓信號
V50, V51:電壓信號
V60~V64:電壓信號
第1圖表示本發明一實施例的微控制器，其包括類比數位轉換電路及控制器。
第2圖表示第1圖中類比數位轉換電路及控制器在第一操作模式下的主要信號。
第3A與3B圖表示第1圖中類比數位轉換電路及控制器在第一操作模式下的操作示意圖。
第4圖表示第1圖中類比數位轉換電路及控制器在第二操作模式下的主要信號。
第5A與5B圖表示第1圖中類比數位轉換電路及控制器在第二操作模式下的操作示意圖。
第6圖表示本發明另一實施例的微控制器，其包括類比數位轉換電路及控制器。
第7圖表示第6圖中類比數位轉換電路及控制器在第一操作模式下的主要信號。
第8A~8C圖表示第6圖中類比數位轉換電路及控制器在第一操作模式下的操作示意圖。
1:微控制器
10:取樣維持子電路
11:類比數位轉換器(ADC)
12:控制器
13:暫存器
14:取樣維持電路
15:類比數位轉換電路
100:多工器
101:運算放大器
CIN、COUT:電容器
CH1~CH5:信號通道
D10:數位資料
GND:接地
NOUT:輸出節點
P10:接腳
PIN1~PIN5:輸入接腳
SSEL:選擇信號
SSW10,SSW10:切換信號
S11:控制信號
SW10,SW11:開關
TI1~TI5:輸入端
TO:輸出端
Claims (10)
- 一種取樣維持電路，用以對至少一輸入信號進行取樣，包括：一取樣維持子電路，包括：一多工器，具有一第一輸入端、一第二輸入端、以及一第一輸出端；一第一開關，具有耦接該多工器的該第一輸出端的一第一端，以及具有一第二端；一第一電容器，耦接於該第一開關的該第二端與一接地之間；一第一運算放大器，具有一正輸入端、一負輸入端、以及耦接該負輸入端的一第二輸出端；以及一第二開關，具有耦接該第一運算放大器的該第二輸出端的一第一端，以及具有耦接該多工器的該第二輸入端的一第二端；以及一第二電容器，耦接於該多工器的該第二輸入端與該接地之間。
- 如請求項1的取樣維持電路，其中，在一第一操作模式下：當一第一輸入信號以及一第二輸入信號分別提供至該多工器的該第一輸入端以及該第一運算放大器的該正輸入端時，該多工器輸出該第一輸入信號至該多工器的該第一輸出端；在一第一期間，該第一開關與該第二開關同時導通，使得該第一電容器與該第二電容器分別根據該第一輸入信號以及該第二輸入信號而充電以分別產生一第一電壓信號以及一第二電壓信號； 在該第一期間之後，該多工器輸出該第二電壓信號至該多工器的該第一輸出端；以及在一第二期間，該第一開關再次導通，該第一電容器根據該第二電壓信號而充電以分別產生一第三電壓信號。
- 如請求項2的取樣維持電路，其中，在該第一期間結束後，該第二開關維持在一關斷狀態。
- 如請求項1的取樣維持電路，其中，該取樣維持子電路配置在一微控制器內，且該第二電容器配置在該微控制器之外部。
- 如請求項1的取樣維持電路，其中，該多工器更具有至少一第三輸入端，且該取樣維持子電路更包括：至少一第二運算放大器，其中，該至少一第二運算放大器的每一者包括一正輸入端、以及彼此耦接的一負輸入端與一第三輸出端；以及至少一第三開關，分別對應該至少一第二運算放大器以及分別對應該多工器的該至少一第三輸入端，其中，該至少一第三開關的每一者具有耦接對應之該第二運算放大器的該第三輸出端的一第一端、以及具有耦接對應之該第三輸入端的一第二端；以及其中，該取樣維持電路更包括：至少一第三電容器，分別對應該多工器的該至少一第三輸入端，其中，該至少一第三電容器的每一者耦接於對應之該第三輸入端與該接地之間。
- 一種類比數位轉換電路，包括：一取樣維持電路，用以對至少一輸入信號進行取樣以產生至少一輸出信號，其中，該維持取樣電路包括：一取樣維持子電路，配置在一微控制器內，包括一第一電容器；以及一第二電容器，配置在該微控制器之外部，且耦接該取樣維持子電路；以及一類比數位轉換器，配置在該微控制器內，耦接該取樣維持子電路，用以對該至少一輸出信號進行一類比數位轉換操作；其中，在一第一操作模式下，該取樣維持電路同時對一第一輸入信號以及一第二輸入信號進行取樣，以在該第一電容器處產生對應該第一輸入信號之一第一電壓信號以及在該第二電容器處產生對應該第二輸入信號之一第二電壓信號；其中，該取樣維持子電路分別根據該第一電壓信號以及該第二電壓信號輸出一第一輸出信號以及一第二輸出信號至該類比數位轉換器；以及其中，該類比數位轉換器依序對該第一輸出信號以及該第二輸出信號進行該類比數位轉換操作。
- 如請求項6的類比數位轉換電路，其中，該取樣維持子電路包括：一多工器，具有一第一輸入端、一第二輸入端、以及一第一輸出端； 一第一開關，具有耦接該多工器的該第一輸出端的一第一端，以及具有一第二端，其中，該第一電容器，耦接於該第一開關的該第二端與一接地之間；一運算放大器，具有一正輸入端、一負輸入端、以及耦接該負輸入端的一第二輸出端；以及一第二開關，具有耦接該運算放大器的該第二輸出端的一第一端，以及具有耦接該多工器的該第二輸入端的一第二端；其中，該第二電容器耦接於該多工器的該第二輸入端與該接地之間；其中，在該第一操作模式下，該多工器的該第一輸入端接收該第一輸入信號，且該運算放大器的該正輸入端接收該第二輸入端。
- 如請求項7的類比數位轉換電路，其中，在該第一操作模式下：該多工器輸出該第一輸入信號至該多工器的該第一輸出端；在一第一期間，該第一開關與該第二開關同時導通，使得該第一電容器與該第二電容器分別根據該第一輸入信號以及該第二輸入信號而充電以分別產生該第一電壓信號以及該第二電壓信號，藉此實現對同時對該第一輸入信號以及該第二輸入信號進行取樣；該第一電壓信號作為該第一輸出信號，且該類比數位轉換器對該第一輸出信號進行該類比數位轉換操作；在該類比數位轉換器對該第一輸出信號進行該類比數位轉換操 作完成之後，該多工器輸出該第二電壓信號至該多工器的該第一輸出端；在一第二期間，該第一開關再次導通，該第一電容器根據該第二電壓信號而充電以分別產生一第三電壓信號；以及該第三電壓信號作為該取樣維持電路的該第二輸出信號，且該類比數位轉換器對該第二輸出信號進行該類比數位轉換操作。
- 如請求項8的類比數位轉換電路，其中，該多工器更包括一第三輸入端，且在一第二操作模式下：該多工器的該第一輸入端以及該第三輸入端分別接收一第三輸入信號以及一第四輸入信號，且該多工器輸出該第三輸入信號至該多工器的該第一輸出端；在一第三期間，該第一開關導通，使得該第一電容器根據該第三輸入信號以產生一第四電壓信號；該第四電壓信號作為該取樣維持電路的一第三輸出信號，且該類比數位轉換器對該第三輸出信號進行該類比數位轉換操作；在該類比數位轉換器對該第三輸出信號進行該類比數位轉換操作完成之後，該多工器輸出該第四輸入信號至該多工器的該第一輸出端；在一第四期間，該第一開關再次導通，該第一電容器根據該第四輸入信號而充電以產生一第五電壓信號；以及該五電壓信號作為該取樣維持電路的一第四輸出信號，且該類比數位轉換器對該第四輸出信號進行該類比數位轉換操作。
- 如請求項6的類比數位轉換電路，其中，該維持取樣電路包括：至少一第三電容器，配置在該微控制器之外部，且耦接該取樣維持子電路；其中，在該第一操作模式下，該取樣維持電路同時對該第一輸入信號、該第二輸入信號、以及至少一第三輸入信號進行取樣，以在該第一電容器處產生該第一電壓信號、在該第二電容器處產生該第二電壓信號、以及在該至少一第三電容器處產生對應該至少一第三輸入信號之至少一第三電壓信號；其中，該取樣維持子電路更根據該至少一第三電壓信號輸出至少一第三輸出信號至該類比數位轉換器；以及其中，該類比數位轉換器依序對該第一輸出信號、該第二輸出信號、以及該至少一第三輸出信號進行該類比數位轉換操作。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110149355A TWI797928B (zh) | 2021-12-29 | 2021-12-29 | 取樣維持電路以及類比數位轉換電路 |
| CN202211038820.0A CN116418343A (zh) | 2021-12-29 | 2022-08-29 | 取样维持电路以及模拟数字转换电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110149355A TWI797928B (zh) | 2021-12-29 | 2021-12-29 | 取樣維持電路以及類比數位轉換電路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI797928B true TWI797928B (zh) | 2023-04-01 |
| TW202327285A TW202327285A (zh) | 2023-07-01 |
Family
ID=86945043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110149355A TWI797928B (zh) | 2021-12-29 | 2021-12-29 | 取樣維持電路以及類比數位轉換電路 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116418343A (zh) |
| TW (1) | TWI797928B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6801146B2 (en) * | 2002-11-14 | 2004-10-05 | Fyre Storm, Inc. | Sample and hold circuit including a multiplexer |
| TW201338416A (zh) * | 2011-10-07 | 2013-09-16 | Microchip Tech Inc | 具有最佳化之類比數位轉換控制器之微控制器 |
| US9185316B2 (en) * | 2010-12-01 | 2015-11-10 | Samsung Electronics Co., Ltd. | Data sampler, data sampling method, and photo detecting apparatus including data sampler that minimizes the effect of offset |
-
2021
- 2021-12-29 TW TW110149355A patent/TWI797928B/zh active
-
2022
- 2022-08-29 CN CN202211038820.0A patent/CN116418343A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6801146B2 (en) * | 2002-11-14 | 2004-10-05 | Fyre Storm, Inc. | Sample and hold circuit including a multiplexer |
| US9185316B2 (en) * | 2010-12-01 | 2015-11-10 | Samsung Electronics Co., Ltd. | Data sampler, data sampling method, and photo detecting apparatus including data sampler that minimizes the effect of offset |
| TW201338416A (zh) * | 2011-10-07 | 2013-09-16 | Microchip Tech Inc | 具有最佳化之類比數位轉換控制器之微控制器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116418343A (zh) | 2023-07-11 |
| TW202327285A (zh) | 2023-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7265705B1 (en) | Opamp and capacitor sharing scheme for low-power pipeline ADC | |
| CN105281773B (zh) | 用于多信道取样sar adc的系统及方法 | |
| CN108538232B (zh) | 显示面板的驱动集成电路与其扇出补偿方法 | |
| US20190074845A1 (en) | Successive Approximation Analog-To-Digital Converter | |
| US6437720B1 (en) | Code independent charge transfer scheme for switched-capacitor digital-to-analog converter | |
| WO2013036204A1 (en) | An analog-to-digital converter for a multi-channel signal acquisition system | |
| US9356593B2 (en) | Distributed virtual-ground switching for SAR and pipelined ADC | |
| US11509323B2 (en) | Adaptive low power common mode buffer | |
| US7355543B2 (en) | Digital-to-analog converter using capacitors and operational amplifier | |
| TWI746076B (zh) | 類比數位轉換器 | |
| US8786475B2 (en) | Input configuration for analog to digital converter | |
| KR20200106119A (ko) | 아날로그 디지털 변환기 | |
| US7969343B2 (en) | Successive approximation analog-digital converter circuit using capacitance array | |
| CN111034051B (zh) | 使用自举开关的开关电容dac | |
| TWI797928B (zh) | 取樣維持電路以及類比數位轉換電路 | |
| CN108206695B (zh) | 模拟至数字转换器 | |
| US10476513B1 (en) | SAR ADC with high linearity | |
| KR20200074084A (ko) | 추가적인 능동 회로부가 없는 sar adc에서의 넓은 입력 공통 모드 범위를 인에이블하기 위한 방법 및 장치 | |
| US10903847B2 (en) | Analog-to-digital conversion circuit and signal conversion method thereof | |
| JP2762969B2 (ja) | 抵抗ストリング型ｄ／ａ変換器、および直並列型ａ／ｄ変換器 | |
| US10574255B2 (en) | Multiplying digital-to-analog conversion circuit | |
| EP3723292A1 (en) | Signal processing system using analog-to-digital converter with digital-to-analog converter circuits operating in different voltage domains and employing mismatch error shaping technique and associated signal processing method | |
| JP2001111424A (ja) | Ａ／ｄ変換方法 | |
| GB2401735A (en) | A comparator with isolatable inputs for reduced noise in a sub-ranging ADC | |
| JP2812169B2 (ja) | Ａ／ｄ変換装置 |