DE1537286B1

DE1537286B1 - Umsetzerschaltung fuer mehrwertige Codesignale

Info

Publication number: DE1537286B1
Application number: DE19671537286
Authority: DE
Inventors: Akira Sawai
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1966-12-29
Filing date: 1967-12-29
Publication date: 1970-08-20
Also published as: FR1548218A; GB1203659A; US3521274A

Description

Die Erfindung betrifft eine Umsetzerschaltung für mehrwertige Codesignale zur Übertragung eines m-wertigen Eingangscodes in Form eines Qn + l)-wertigen polaritätssymmetrischen Codes ohne Gleichstromanteil.

Anwendungsgebiet der Erfindung sind Übertragungssysteme mit Zwischenverstärkerstationen, wo die Übertragungssignale jeweils verstärkt werden. Solche Verstärkerstationen können Gleichstromkomponenten in einem mehrwertigen Codesignal nicht übertragen.

Verschiedene Untersuchungen über Übertragungssysteme mit Zwischenverstärkern für Mehrstufen-PCM-Signale unter Verwendung von Koaxialkabeln u, dgl. sind bekanntgeworden. Insbesondere sind Möglichkeiten zur Ausschaltung der Gleichstromkomponente bzw. zum Abgleich der Codeelemente untersucht worden, wofür verschiedene Vorschläge gemacht worden sind. Ein Vorschlag ist in »IEEE Transactions on Communication Technology«, September 1965, S. 366 bis 372 beschrieben, wonach der PST-Code unter Verwendung des (+, —)-Modus benutzt ist und die Gleichstromkomponente durch Umwandlung jeweils eines von zwei aufeinanderfolgenden Binärcodebits in zwei Ternärcodebits unterdrückt wird. Dieses Verfahren mit der Kombinierung jeweils zweier aufeinanderfolgender Codewerte kann bei quaternären oder noch mehrstufigeren Signalumwandlungen anwendbar sein. Ein schwerer Nachteil liegt jedoch darin, daß die Übertragungsleistung (das Verhältnis der möglichen Code-Übertragungsgeschwindigkeit zu der tatsächlichen Code-Übertragungsgeschwindigkeit) sehr gering ist. Andererseits ist ein weiteres Verfahren vorgeschlagen, wo die Gleichstromkomponente durch Kombination von η aufeinanderfolgenden Codewerten zu einem Satz ternärer oder höherwertiger Codewerte unterdrückt wird. Dieses Verfahren ist in einem Aufsatz in »Proceedings of 1966 Joint General Meetings of Four Institutes of Electrical Engineers of Japan«, Bd. 4, Nr. 1670 und 1671, beschrieben. Dieses Verfahren erfüllt jedoch nicht immer die beiden Bedingungen zur Ausschaltung der Gleichstromkomponente während kurzer Zeitintervalle und der Übertragungsleistung.

Aufgabe der Erfindung ist die Schaffung einer Umsetzerschaltung der genannten Art, wo zu einem m-wertigen Code nur eine zusätzliche Wertstufe hinzugefügt wird, damit die Gleichstromkomponente über kurze Zeitintervalle ohne Verschlechterung der Übertragungsleistung unterdrückt wird.

Diese Aufgabe wird nach der Erfindung dadurch gelöst, daß η Speicherstufen zur Speicherung von «m-wertigen Eingangscodebits entsprechend denm Werten unter Ausschluß des untersten eines Qn + I)-wertigen polaritätssymmetrischen Code mit einer Summierschaltung zur Bildung der Gesamtstufensumme der η Speicherstufen zusammengeschaltet sind, daß ein Codewandler den Inhalt der Speieherstufen jeweils dann in ein Qn + l)-wertiges Codewort mit positiver Polarität, d. h. mit einer positiven oder verschwindenden Wertstufensumme und einer mit dieser Bedingung verträglichen Anzahl, jedoch in jedem Fall einer untersten Wertstufe umwandelt, wenn der Ausgangswert der Summierschaltung negativ ist, und daß eine den Inhalt der Speicherstufen jeweils übernehmende Polaritätsumkehrstufe an eine Steuerschaltung angekoppelt ist, die die Polaritätsumkehrstufe und damit die Polaritätsumkehr der Qn + l)-wertigen Codewörter mit positiver Polarität in Abhängigkeit von dem Ausgangswert der Summierschaltung steuert.

Innerhalb dieser Umsetzerschaltung werden zunächst in Abhängigkeit von dem m-wertigen Eingangscode Qn + l)-wertige Codeworte positiver Polarität erzeugt. Im einzelnen werden jeweils η aufeinanderfolgende m-wertige Codebits in η Qn + l)-wertigen Speicherstufen gespeichert, wobei die jeweils unterste Wertstufe der Speicherstufen frei bleibt und die Codebits in die höheren Wertstufen der Speicherstufen entsprechend ihrer Wertigkeit eingeschrieben werden. Es wird die

ίο Summe der gespeicherten Codebits gebildet. Wenn diese Summe negativ ist, erfolgt eine Codewandlung in ein 3-Bit-Codewort, in dem ein Bit die unterste Wertstufe belegt und dessen Wertstufensumme positiv ist oder verschwindet. Solange die Bedingung für die Wertstufensumme erfüllbar bleibt, können auch mehrere Bits die unterste Wertstufe belegen. Damit erhält man ein Codewort positiver Polarität. Dadurch wird jedes m-wertige Eingangscodebit in eine bestimmte der η Stellen des Qn + l)-wertigen Codeworts mit einer verschwindenden oder positiven Wertigkeitssumme umgewandelt, nachdem das Codewort den ersten Teil der Umsetzerschaltung durchlaufen hat.

Tabelle 1

η	m	2	A	B	3	A	B	A	B
3	1	2	4	9	5	74
4	3	2	10	18	35	134
5	6	2	35	18	122	218
6	10	2	56	30	310	330

In Tabelle 1 sind Beispiele für die Anzahl der umzuwandelnden Codewörter in Spalte A und die entsprechenden Anzahlen der aus den Codewörtern der Spalte A umgewandelten Codeworte in Spalte B angegeben. Eine Codeumwandlung ist in dem Bereich A < B möglich, d. h. in dem Bereich η ^. 2 für m = 3, in dem Bereich η ^. 3 für m = 4 und in dem Bereich η ^ 4 für m = 5. In diesem Fall wird jeweils der Kleinstwert für η benutzt werden. Man erkennt aus Tabelle 1, daß für m = 5 und m = 6 die Erfindung innerhalb des Bereichs η Ζ. 4 nicht anwendbar ist.

Die Qn + l)-wertigen Codewörter positiver Polarität, die in dem ersten Teil des Systems erzeugt sind, werden in dem zweiten Teil des Systems in der erforderlichen Weise in der Phase umgekehrt. Ein Beispiel des Polaritätssteuerverfahrens wird beschrieben, wonach die Polarität des Codeworts so gesteuert wird, daß die Gleichstromkomponente verschwindet, solange der Integralwert der Wertigkeitssumme des polaritätsumgekehrten Codes innerhalb eines vorgegebenen Bereichs liegt. Unabhängig von der Durchführung der Polaritätsumkehr kann das Qn + l)-wertige Codewort positiver Polarität auf der Empfangsseite wiedergewonnen werden, indem man lediglich die Polarität der Code-Wörter mit negativer Wertigkeitssumme umkehrt, nachdem man eine entsprechende Wortsynchronisation eingestellt hat.

Die Erfindung ermöglicht die Übertragung eines mehrstufigen Codes mit hoher Übertragungsleistung,

⁶S mit nahezu vollständigem Gleichstromabgleich und mit geringer Zeitverzögerung. Nach einer bevorzugten Ausführungsform wird ein ternärer oder mehrstufiger Eingangscode in jeweils Qn + l)-wertige Codewörter

3 4

positiver Polarität umgewandelt, worauf eine geeignete Permutation jeweils erhaltbaren Codewörter entspre-Polaritätsumkehr des Codes erfolgt. chen jeweils den Codewörtern der Spalte B und deren

Die Erfindung wird nunmehr unter Bezugnahme auf Permutationen. Zum Beispiel entspricht der Code die Zeichnungen erläutert. (—1, 0, 0) dem Code (1, —2, 2), der Code (0, —1, 0)

Fig. 1 a bis 1 i sind Codediagramme zur Erläuterung 5 dem Code (—2,1,2) und der Code (0,0, —1) dem Code der Umwandlung eines m-wertigen Codes in einen (—2, 2, 1). Der Codewandler 4 zur Zuordnung dieser (jn + l)-wertigen, gleichstromkompensierten Code ent- Entsprechung kann aus bekannten logischen Schaltsprechend dem Übertragungssystemnach der Erfindung; stufen aufgebaut sein, die zwischen den verschiedenen

F i g. 2 zeigt ein Blockschaltbild einer Ausführungs- Codewörtern unterscheiden. Infolgedessen erhält man form der Erfindung, io als Ergebnis der Ersetzung des Inhalts des Speichers 2

F i g. 3 ein Blockschaltbild einer abgewandelten die fünfwertige Codewortfolge y positiver Polarität Ausführungsform der Erfindung und nach den Fig. Id und 1 e. Gleichzeitig erhält man am

F i g. 4 ein Blockschaltbild der Polaritätsumkehr- Ausgang der Summierschaltung eine Folge ν nach stufe innerhalb des Systems nach der Erfindung. F i g. If und Wertstufensummenmit positiver Polarität.

Die Erfindung ist in der oben beschriebenen Weise 15 Die Codewortfolge y und die Wertstufensummenfür ternäre oder noch mehrstufigere Eingangscode folge ν werden in den zweiten Teil des erfindungsgeanwendbar. Im folgenden wird aus Gründen der Ver- mäßen Systems eingespeist, der aus einer Polaritätsumeinfachung der Darstellung die Erfindung für den kehrstufe 5 und einer Steuerschaltung 6 besteht. Dieser Fall m = 4, η = 3 erläutert. Die Fig. la und Ib Teil der Schaltung dient zur Umkehrung der Polarität zeigen die Codeziffern und Wellenformen für ein ao der Codewörter, damit die Gleichstromkomponente in Beispiel einer quaternären Eingangscodefolge x. der Codewortfolge unterdrückt wird. Einzelheiten

Die an der Eingangskoppelstelle 1 der Schaltung dieser Schaltung sind in F i g. 4 dargestellt. Danach nach F i g. 2 anliegende quaternäre Eingangswellen- liegt die mehrwertige Codewortfolge y mit positiver form χ wird in eine Codewortfolge positiver Polari- Polarität an einer Koppelstelle 21 an und wird in getät y mit η = 3 und m + l = 4 + l = 5 Wertigkeits- 25 eigneter Weise in einer Codeumkehrstufe 23 in der stufen in dem ersten Teil des erfindungsgemäßen Polarität umgekehrt. Die Wertstufensummenfolge ν Systems umgewandelt, der die Schaltblöcke 2, 3 und 4 an der Koppelstelle 22 wird in einem Integrator 26 nach F i g. 2 umfaßt. Diese Umwandlung wird nun- über die Zeit integriert, nachdem sie durch eine weitere mehr im einzelnen beschrieben. Zunächst werden Polaritätsumkehrstufe 27 gelaufen ist, deren Ausgangsjeweils drei Signalstellen der Eingangscodefolge α in 30 spannungswerte in F i g. Ig gezeigt sind. Ein Schwellenden drei jeweils fünf wertigen Speicherplätzen -des wertdetektor 25 erzeugt ein »+1 «-Ausgangssignal w, Speichers 2 gespeichert unter Verwendung von m Wer- solange die Ausgangsspannung des Integrators 26 einen ten (2, 1, 0,-1) der m + 1 Wertigkeitsstufen unter bestimmten Pegel A₀ (Fig. Ig) nicht überschreitet, Ausschluß der untersten Wertigkeitsstufe. Der Spei- und ein »—!«-Ausgangssignal, wenn die Integratorcher 2 besteht z. B. aus vielstufigen Schieberegistern 35 ausgangsspannung den Schwellenwert A₀ überschreitet, od. dgl. Eine Summierschaltung 3 bildet die Summe Ein Teil der Ausgangsspannung w, die in Fig. lh aller Ausgangssignale der Speicherplätze, so daß man dargestellt ist, liegt an der Polaritätsumkehrstufe 27 an, eine Wertstufensummenfolge nach Fig. Ic erhält. Von so daß der Integrator 26 nunmehr den negativen Wert den Symbolen unter jedem Betrag der Wertstufen- integriert. Damit kann die Ausgangsspannung des summe c bedeutet N eine negative Wertstufensumme, 40 Integrators 26 niemals den Schwellenwert A₀ nach die Symbole G, X und P beziehen sich nicht auf die Fig. Ig überschreiten. Ein weiterer Teil der Ausgangs-Polaritätsumkehr. Wenn der Ausgang der Summier- spannung w des Schwellenwertdetektors 25 liegt an schaltung 3 negativ ist, wird ein Codewandler 4 erregt, einer weiteren Polaritätsumkehrstufe 23 an, wo er mit der den Speicher sofort mit einem neuen Code füllt, der Codewortfolge y multipliziert wird, so daß ein der nach dem obigen so aufgebaut ist, daß mindestens 45 mehrstufiger, symmetrischer Code ζ an der Ausgangseine der drei Stellen mit der untersten Wertigkeits- koppelstelle 24 nach F i g. 4 abgegeben wird, die der stufe (—2) besetzt ist und daß die Wertstufensumme Ausgangskoppelstelle 7 in F i g. 2 gleich ist. jedes Codewortes verschwindet oder positiv ist. Wenn Da die Ausgangsspannung des Integrators 26 als

nach Tabelle Im = 4 und η = 3 ist, beträgt die Anzahl Gleichstromkomponente des mehrwertigen, über die der umzuwandelnden Codewerte zehn, wogegen für die 50 Ausgangskoppelstelle 24 auszusendenden Codes aufUmwandlung 18 neue Codewerte zur Verfügung stehen. gefaßt werden kann, kann der mehrwertige Ausgangs-Somit kann man zehn Codewerte aus den 18 Code- code unmittelbar in den Integrator 26 eingespeist werten auswählen, die den zehn Codewerten der werden, wie in F i g. 4 in gestrichelten Linien einge-Spalte A in entsprechender Zuordnung zugehören. Ein zeichnet ist. In diesem Fall sind die Schaltstufen 25 Beispiel der Code- und Polaritätsumwandlung ist in 55 und 27 entbehrlich.

Tabelle 2 angegeben. Neben der Ausführungsform der F i g. 2 ist auch

T u η 2 ^e*^ne Ausführungsform der Erfindung nach F i g. 3

dann anwendbar, wenn die Arbeitsgeschwindigkeit der Summierschaltung 3 und des Codewandlers 4 im Ver-60 gleich zu der Eingangstaktfrequenz unzureichend ist. Die Bezugsziffern 11 bis 17 in F i g. 3 entsprechen den Bezugsziffern 1 bis 7 in F i g. 2. Zusätzlich sind ein Speicher 19 und eine Summierschaltung 20 eingefügt, die den gleichen Aufbau wie der Speicher 12 und die 65 Summierschaltung 13 haben, abweichend ist eine Verzögerungsschaltung 18 zur Verzögerung der Ausgangs-Die Codewörter (—1, 0, 0), (0, —1, —1) und spannung des Speichers 12 um einen Betrag gleich der (1, —1, —1) in Spalte A sowie die sechs daraus durch Verzögerungszeit der Summierschaltung 13 und des

A	B
(-1, 0, 0) · 3 ( 0,-1,-1)-3 ( 1,-1,-1)-3	(1,-2, 2). 3 (0, 2, -2) · 3 (1, 2, -2) · 3
(-1, -1, -1) · 1	(2, -2, 2) · 1

Codewandlers 14 vorgesehen. In diesem Zusammenhang sei darauf hingewiesen, daß der Speicher 2 und die Summierschaltung3nach Fig. 2für zwei Zwecke ausgenutzt werden, die in der Schaltung nach F i g. 5 durch die Speicher 12 bzw. 19 und die Summierschaltungen 13 bzw. 20 erfüllt werden. "Wenn im vorstehenden die Umwandlung von Codewörtern negativer Polarität erläutert worden ist, so kann selbstverständlich auch ein Null-Code (CodeX in Fig. Ic), der infolge des Synchronisationsprogramms des Verstärkersystems nicht brauchbar ist, oder der Code mit einer sehr großen Wertstufensumme (z. B. der Code P in F i g. Ic), der eine starke Wechselwirkung zwischen den Codewörtern bedingt, durch den Codewandler 4 oder 14 in einen geeigneten positiven Code umgewandelt werden.

Claims

Patentansprüche:

1. Umsetzerschaltung für mehrwertige Codesignale zur Übertragung eines m-wertigen (m > 2) Eingangscode in Form eines (m -f- l)-wertigen polaritätssymmetrischen Code ohne Gleichstromanteil, dadurch gekennzeichnet, daß η Speicherstufen (2, 12) zur Speicherung von η m-wertigen Eingangscodebits entsprechend den m Werten unter Ausschluß des untersten eines (m + l)-wertigen polaritätssymmetrischen Code mit einer Summierschaltung (3,13) zur Bildung der Gesamtstufensumme der η Speicherstufen zusammengeschaltet sind, daß ein Codewandler (4,14) den Inhaltder Speicherstufen jeweilsdanninein(m + I)-wertiges Codewort mit positiver Polarität, d. h. mit einer positiven oder verschwindenden Wertstufensumme und einer mit dieser Bedingung verträglichen Anzahl, jedoch in jedem Fall einer untersten Wertstufe umwandelt, wenn der Ausgangswert der Summierschaltung negativ ist, und daß eine den Inhalt der Speicherstufen jeweils übernehmende Polaritätsumkehrstufe (S, 15) an eine Steuerschaltung (6, 16) angekoppelt ist, die die Polaritätsumkehrstufe und damit die Polaritätsumkehr der (m + l)-wertigen Codeworte mit positiver Polarität in Abhängigkeit von dem Ausgangswert der Summierschaltung steuert.

2. Umsetzerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerschaltung eine an die Summierschaltung angekoppelte Polaritätsumkehrstufe (27), einen daran angeschalteten Integrator (26) und eine Schwellenwertschaltung (25) für den Ausgang des Integrators umfaßt und daß der Ausgang der Schwellenwertschaltung (25) den Polaritätsumkehrstufen (23, 27) für den Ausgang der Speicherstufen und für den Ausgang der Summierschaltung zugeführt ist.

Hierzu 1 Blatt Zeichnungen