DE2423989A1

DE2423989A1 - Anordnung zur digitalcodierung bzw. -decodierung

Info

Publication number: DE2423989A1
Application number: DE2423989A
Authority: DE
Inventors: Jun David Frederick Hoeschele; John David Zubas
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 1973-05-18
Filing date: 1974-05-17
Publication date: 1974-11-28
Also published as: JPS5020648A; US3882426A

Description

IaXU
paiksiiaß©

7885

GENERAL ELECTRIC COMPANY, Schenectady, N.Y., VStA

Anordnung zur Digitalcodierung bzw. -decodierung

Die Erfindung bezieht sich auf eine Anordnung zur Digitalcodierung bzw. -decodierung nach Art der Inkrementalmodulation mit einer die Teile der Anordnung ansteuernden Taktimpulsquelle und mit einer Binärsignale abgebenden Quelle, deren synchron mit Taktimpulsen auftretende Binärsignale Abtastwerte von Änderungen einer zu codierenden bzw. decodierenden, sich ständig ändernden Information darstellen.

Die Erfindung befaßt sich somit mit der Digitalcodierung und -decodierung oder mit der Quantisierung einer sich ständigverändernden Analoginformation in eine Digitalform. Bei der Analoginformation kann es sich beispielsweise um Audiosignale (Töne oder Sprache) handeln. Die Codierer und Decodierer werden auch Modulatoren und Demodulatoren genannt, obwohl die fraglichen Einrichtungen in einem strengen Sinne einen Hochfrequenzträger nicht modulieren. Die Ausdrücke Modulation und Demodulation haben sich jedoch in den Vereinigten Ecaaten weitgehend durchgesetzt. Ein ähnlicher Sprachge-

09848/0911

brauch hat sich in bezug auf die Pulsbreitenmodulation oder Pulscodemodulation eingebürgert. Eine in Betracht gezogene Anwendung der quantisierten Signale betrifft allerdings die Modulation eines Hochfrequenzträgers. Beispielshalber und aus Gründen der Einfachheit wird daher in der folgenden Beschreibung angenommen, daß der eigentliche Anwendungszweck die Modulation eines Hochfrequenzträgers betrifft. Die Erfindung ist auf die Inkremental- oder Deltamodulation gerichtet. Diese Begriffe werden noch erläutert.

Die älteste Modulationsart ist die kontinuierliche oder stetige Modulation. Bei dieser Modulationsart wird die Amplitude, Frequenz, Phase oder ein oder mehrere andere Parameter eines Trägers kontinuierlich in Abhängigkeit von der Amplitude des Modulationssignals geändert. Jüngeren Datums sind Modulationsarten, bei denen eine Amplitudenabtastung oder Amplitudenabfrage stattfindet, wobei die Amplitude des Modulationssignals mit einer Periode abgetastet wird, die gegenüber einer Zeitperiode klein ist, in der die Modulationssignalamplitude einer beachtlichen Änderung unterliegen kann. Die abgetastete Amplitude wird im allgemeinen unter Anwendung der Impulstechnik übertragen, beispielsweise durch Änderung der Impulsamplitude, der Impulslage oder der Impulsdichte oder durch Digitalcodierung der Amplitude. Diese Modulationsverfahren zeigen jedoch alle eine sehr hohe Redundanz, da sie selbst für die Mitteilung, daß sich das Modulationssignal zwischen zwei Abtastzeitpunkten nicht geändert hat, ein breites Frequenzspektrum in Anspruch nehmen und Trägerenergie benötigen. Um diese Redundanz zu beseitigen, wird bei der Inkremental- oder Deltamodulation ein Trägersignal nur erzeugt, wenn sich die Modulationssignalamplitude in bezug auf das vorangegangene erzeugte Trägersignal um ein beachtliches Quantum geändert hat. Es ist somit möglich, einen Deltamodulator derart zu betreiben, daß der Abstand zwischen seinen Arbeitszeitpunkten jeweils durch die Zeitspanne bestimmt ist, während der sich die Amplitude des Modulationssignals um ein vorbe-

409848/091 1

stimmtes Quantum gegenüber demjenigen Amplitudenwert geändert hat, der vom Modulator zuletzt erfaßt würde. Viele moderne Verfahren der Spektralbandausnutzung machen jedoch von genau vorherbestimmten Arbeitszeitpunkten Gebrauch· Eine feste Abtäst- oder Taktfrequenz wird daher bevorzugt.

Im folgenden werden einige Begriffe erläutert, die sich in den Vereinigten Staaten von Amerika auf dem Gebiet der Inkrementalmodulation eingebürgert haben und auch hier verwendet werden. Als Quellenangabe für die hier verwendete Terminologie wird auf die US-PS 3 339 142 und auf die US-PS 3 500 441 verwiesen.

Unter "Modulation" und "Demodulation" wird "Codierung" und "Decodierung" oder "Quantisierung" verstanden, und zwar im oben angegebenen Sinne. Der Begriff "Modulation" soll auch den Begriff "Demodulation" umfassen, falls dies nicht unter Berücksichtigung des jeweiligen Zusammenhangs zu Widersprüchen führt.

"Inkrementalmodulation" ist gleichbedeutend mit "Deltamodulation". Bei einer solchen Modulation wird lediglich die Veränderung gegenüber dem vorangegangenen Wert quantisiert, jedoch nicht der gesamte neue Wert· Wenn daher keine Änderung stattgefunden hat, braucht auch keine Quantisierung vorgenommen zu werden.

Der Ausdruck "Kompandieren" ist eine Wortverbindung aus Silben der Ausdrücke "Komprimieren" und "Expandieren". Unter dem Begriff "Kompandieren" wird somit eine Kompression mit nachfolgender Expansion verstanden, wie es insbesondere zur Geräuschunterdrückung üblich und bekannt ist (IRE Dictionary of Electronics Terms and Symbols, veröffentlicht von The Institute of Radio Engineers, New York, 1961, Seite"29).

409848/ U9M

Unter einem "kompandierenden Zähler" (Einheit 38 in der Fig. 1) wird somit ein Zähler verstanden, der in einer wirksamen Weise komprimiert und expandiert. Der Zähler ist unempfindlich, wenn in bezug auf ein vorangegangenes Signal das neue Signal keine Änderung aufweist oder selbst wenn in bezug auf ein vorangegangenes Signal das neue Signal nur eine geringe Änderung erfahren hat. In diesem Sinne wirkt der kompandierende Zähler in einer ähnlichen Weise wie ein Differentiator.

Zum einschlägigen Stand der Technik werden die folgenden druckschriftlichen Veröffentlichungen herangezogen. Aus der US-PS 3 496 465 ist ein Inkrementalcodierer bekannt, bei dem auf die Eingangsimpulse des Codierers eine Kaskade von Multipliziereinrichtungen einwirkt, an denen Gleichspannungspotentiale liegen, bevor das Ausgangssignal decodiert und zu einer Subtrahiereinrichtung oder einer Vergleichseinrichtung, die in Digitalcodierern üblich ist, zurückgeführt wird. Aus der US-PS 3 500 441 ist es bekannt, bei einzelnen Pegeln eine Kompression vorzusehen und im Zeitmultiplexbetrieb mit den codierten Signalen selbst Signale zu übertragen, die den Kompressionspegel anzeigen. Aus der US-PS 3 609 551 ist eine Kombination aus einer analogen oder kontinuierlichen Kompression und aus einer Maßnahme bekannt, nach der der Quantenpegel gesondert verändert wird, wenn das ankommende Informationssignal unter einen vorbestimmten niedrigen Pegel abfällt. Nach der US-PS 3 652 957 werden zunächst ankommende amplitudenveränderliche Informationssignale ohne Kompression mit einer hohen Taktfrequenz in deltamodulierte Impulssignale umgesetzt. Die dabei verwendete Taktfrequenz ist vorzugsweise ein ganzzahliges Vielfaches der Taktfrequenz der letztlich erzeugten deltamodulierten Impulse. Die mit der hohen Taktfrequenz deltamodulierten Impulssignale werden dann in Mehrfach-Bit-Digitaldarstellungen umgesetzt, die zur Codierung mit einer niedrigen Taktfrequenz verarbeitet werden, die der Frequenz der gewünschten Ausgangssignale entspricht. Aus der

409848/Ü91 1

US-PS 3 699 566 ist ein Deltamodulator bekannt, bei dem der Quantisierungsschrittpegel entsprechend einem von zwei verschiedenen Exponentialgesetzen geändert wird, und zwar entsprechend der Signalzunahme oder Signalabnahme.

Im Gegensatz- zum Stand der. Technik zeichnet sich die Erfindung durch vollständig digitalarbeitende Modulatoren, aus, die vollständig bei der Frequenz der zu erzeugenden Ausgangsimpulse arbeiten, wobei die Inkremente kontinuierlich in Übereinstimmung mit bestehenden Signalcharakteristiken angepaßt werden und kein besonderes Veränderungsgesetz angenommen wird.

Insbesondere ist die eingangs beschriebene Anordnung nach der Erfindung gekennzeichnet durch einen Zwischenspeicher, der in aufeinanderfolgenden Speicherstellen aufeinanderfolgende Signale der Signalquelle vorübergehend speichert, durch eine Zwischenspeicher-Logikschaltung, die ausgewählte Speicherstellen des Zwischenspeichers abfragt, um festzustellen, ob im Zwischenspeicher bestimmte Kombinationen der aufeinanderfolgenden Signale gespeichert sind, durch einen an die Zwischenspeicher-Logikschaltung angeschlossenen kompandierenden Zähler, der derart angesteuert wird, daß sich sein Zählerstand inkremental erhöht, wenn der Logikschaltung gewisse erste gespeicherte Kombinationen feststellt, und daß sich sein Zählerstand dekremental vermindert, wenn die Logikschaltung gewisse zweite gespeicherte Kombinationen feststellt, sowie durch einen Addierer und einen akkumulierenden Speicher, wobei der Addierer wiederholt und synchron mit Taktimpulsen den Inhalt des kompandierenden Zählers entweder zu dem zuvor gespeicherten Inhalt des akkumulierenden Speichers addiert oder davon subtrahiert, und zwar in Abhängigkeit davon, ob es sich bei dem gerade von der Signalquelle ankommenden Binär signal um eine 1 oder um eine 0 handelt, und wobei der akkumulierende Speicher das auf den neuesten Stand gebrachte kumulative Summations- oder Subtraktionsergebnis speichert.

409848/Ü911

Bevorzugte AusfuhrungsTseispiele der Erfindung werden anhand von Zeichnungen beschrieben. Es zeigen:

Fig. 1 ein bevorzugtes Ausführungsbeispiel einer Anordnung, die sowohl einem Codierer als auch Decodierer gemeinsam ist,

Fig. 1A ein weiteres Ausführungsbeispiel, Fig. 2 eine Zusatzanordnung für einen Codierer, Fig. 3 eine Zusatzanordnung für einen Decodierer und Fig. 4 und 5 weitere Ausführungsbeispiele.

Die Anordnung nach den Figuren 1 und 2 bilden zusammen einen Sende- oder Codierteil eines bevorzugten Ausführungsbeispiels der Erfindung, wobei die mit gleichnamigen Buchstaben a, b und c bezeichneten Anschlüsse jeweils miteinander verbunden sind. Ein ankommendes zu codierendes Informationssignal wird von einer nicht dargestellten Informationssignalquelle an einen Anschluß 10 gelegt, von der das Signal zu einem Vorcodierfilter 12 gelangt, das das Signal zur Einstellung seiner Spektralverteilung filtert, um Geräusche zu dämpfen, von der Informationssignalquelle verursachte Frequenzverzerrungen zu korrigieren, eine Preemphasis vorzusehen oder das Signal irgendeiner anderen herkömmlichen Behandlung zu unterziehen. Das gefilterte Signal wird einem Eingangsanschluß 14 eines Vergleichers 16 zugeführt, der einen weiteren Eingangsanschluß 18 aufweist. Von einer nicht dargestellten Taktimpulsquelle wird einem Anschluß 20 ein Taktpuls zugeführt. Der Taktpuls gelangt unter anderem zu einem Anschluß 22 des Vergleichers 16. An einem Ausgangsanschluß 24 des Vergleichers 16 tritt ein Ausgangssignal auf, das 'eine Binärfunktion der relativen Größe der an den Eingangsanschlüssen 14 und 18 anliegenden Signale ist und das nur während des Auftretens eines Taktimpulses kennzeichnend ist bzw. in Erscheinung tritt. Wenn das am Eingangsanschluß 14 anliegende Eingangssignal größer als das einer Rück-

409848/0911

führung zugeordnete Eingangssignal am Eingangsanschluß 18 ist, tritt während des Auftretens eines .Taktimpulses am Ausgangsanschluß 24 ein positives Ausgangssignal auf, dem der Binärwert 1 zugeordnet ist. Wenn das Signal am Eingangsanschluß gleich oder kleiner als das Rückführsignal am Eingangsanschluß 18 ist, nimmt das Ausgangssignal am Ausgangsanschluß den Binärwert 0 an. Das Binärsignal 0 kann tatsächlich einem Signalpegel von 0 entsprechen. In diesem Fall müssen irgendeiner anderen Einrichtung vom Anschluß 20 Taktimpulse zugeführt werden, damit man das Vorhandensein einer 0 nachweisen kann. Wenn der Binärwert 0 in Wirklichkeit durch einen negativen Signalpegel dargestellt wird, kann man das Signal 0 ohne Hilfstaktimpuls identifizieren. Bei einer einfachen Ausführungsform kann der Vergleicher 16 einen Differentialverstärker enthalten, dessen Ausgangssignal durch die Taktimpulse am Anschluß 22 taktiert wird.'

Das zum Eingangsanschluß 18 zurückgeführte Signal stammt von einem Digital/Analog-Umsetzer 26, an dessen Ausgangsanschluß 28 ein Analogsignal auftritt, dessen Wert dem Digitalinhalt eines Registers 30 entspricht, dessen höchstwertige Stufen über Kanäle 32 an den Digital/Analog-Umsetzer 26 angeschlossen sind. Beim normalen Betrieb wird das Register 30 veranlaßt, daß es eine Annäherung an den jüngsten Wert des gefilterten Signals am Anschluß 14 enthält. Das am Ausgangsanschluß 24 des Vergleichers 16 bei jedem Taktimpuls auftretende Signal gibt somit das Vorzeichen der Differenz zwischen dem laufenden Wert des gefilterten ankommenden Informationssignals und der Annäherung an den jüngsten vorangegangenen Wert dieses Signals an. Das am Anschluß 24 auftretende Signal stellt daher in Wirklichkeit die delta- oder inkrementalmodulierte Form des gefilterten ankommenden Informationssignals dar. Dieses Signal wird einem Anschluß 34 zugeführt, von dem es mit bekannten Mitteln zu einer mit Decodiereinrichtungen ausgerüsteten Empfangsstation übertragen werden kann, von der ein Ausführungsbeispiel durch die Anordnungen in den Figuren 1 und 3 dargestellt ist, wobei die mit gleichen Buch-

409848/U911

stäben a, b und c bezeichneten Anschlüsse jeweils miteinander verbunden sind.

Der Inhalt des Registers 30 wird bei der Taktfrequenz von einem Addierer 36 durch Addition oder Subtraktion des Inhalts eines kompandierenden Zählers 38 auf den neuesten Stand gebracht. Das Register 30 arbeitet daher wie ein reversibler Akkumulator. Bei dem Addierer 36 handelt es sich vorzugsweise um eine Paralleleinheit anstelle einer Serieneinheit. Im Hinblick auf die anderen zum Addierer führenden Einzelleitungen sei bemerkt, daß es sich bei diesen Leitungen im Falle eines wirklichen Addierers um mehradrige Leitungen handeln kann, was durch den Aufbau des Addierers bedingt sein mag. Der Ausgangsanschluß 24 des Vergleichers 16 führt zu dem einen Eingangsanschluß eines UND-Cylieds 40, dessen anderer Eingangsanschluß mit dem Anschluß 20 verbunden ist, an dem die Taktimpulse auftreten. Wenn somit beim Auftreten eines Taktimpulses am Ausgangsanschluß 24 ein Signal 1 vorhanden ist, liefert das UND-Glied 40 ein Ausgangssignal. Dieses Ausgangssignal wird einem Inhibitionsglied 42 zugeführt, an dessen anderem Eingangsanschluß ebenfalls der Taktpuls anliegt, so daß beim Vorhandensein eines Signals 1 am Ausgang des Vergleichers 16 am Ausgang des UND-Glieds 40 ein Signal auftritt und der Ausgang des Inhibitionsglieds 42 gesperrt wird. Wenn_; hingegen beim Auftreten eines Taktimpulses am Ausgangsanschluß 24 des Vergleichers 16 ein Signal 0 vorhanden ist, das tatsächlich durch einen Spannungspegel von 0 dargestellt-wird, liefert das UND-Glied 40 an seinem Ausgang kein Signal. In diesem Fall wird das Inhibitionsglied 42 nicht gesperrt, so daß der Taktimpuls das Glied 42 passieren kann. Das Ausgangssignal des UND-Glieds 40 wird außerdem einem Gatter 44 zugeführt, das mit Ausnahme von gewissen, noch zu beschreibenden Bedingungen normalerweise geöffnet ist. Wenn das Gatter 44 geöffnet ist, gelangt das Ausgangssignal vom UND-Glied 40 zu einem Anschluß 48 des Addierers 36 und veranlaßt diesen, den Inhalt des kompandierenden Zählers 38 zu

409848/Ü911

addieren. Wenn das UND-Glied 40 an seinem Ausgang kein Signal abgibt, weil das Ausgangssignal des Vergleichers 16 eine binäre 0 ist, dann liefert das Inhibitionsglied 42 an seinem Ausgang ein Signal, das normalerweise durch ein Gatter 46 zu einem -Anschluß 50 des Addierers 36 gelangt und diesen veranlaßt, den Inhalt des kompandierenden Zählers 38 vom Inhalt des Registers 30 zu subtrahieren. Wenn somit am Ausgang des Vergleichers 16 eine 1 auftritt, die anzeigt, daß das ankommende Informationssignal gegenüber der im Register 30 gespeicherten vorangegangenen Annäherung zugenommen hat, addiert der Addierer 36 den Inhalt des kompandierenden Zählers 38 zu dem Inhalt des Registers 30. Je öfter eine Zunahme des ankommenden Informationssignals vorliegt, um so mehr nimmt der gespeicherte, akkumulierte Zählwert des akkumulierenden Registers 30 zu. Das Register 30 arbeitet somit wie ein Integrator. Falls das Ausgangssignal des Vergleichers 16 eine binäre 0 ist, subtrahiert der Addierer 36 den Inhalt des kompandierenden Zählers 38 von dem Inhalt des Registers 30. Der Inhalt des kompandierenden Zählers 38 ist somit der Quantenwert, um den sich die im Register 30 gespeicherte Annäherung ändert. Durch den Operationsvorgang des Addierers 36 wird der Inhalt des kompandierenden Zählers nicht gelöscht, wie es bei einigen arithmetischen Rechnern der Fall ist, die von Paralleladdierern Gebrauch machen. Der Inhalt des kompandierenden Zählers 38 wird lediglich durch andere Mittel geändert, die geeignet sind, seinen Inhalt zu veranlassen, sich so gut wie möglich der endlichen Differenz zwischen aufeinanderfolgenden abgetasteten oder taktierten Werten des Informationssignals anzunähern. Der Addierer 36 ist über mehrere Kanäle 52 mit dem Register 30 und über mehrere Kanäle 54 mit dem kompandierenden Zähler 38 verbunden. Die Anzahl, der dargestellten Kanäle ist mit der Bitkapazität des kompandierenden Zählers 38 gleich. In dem Register 30 sind interne Vorkehrungen getroffen, die dafür sorgen, daß Überträge auf die höherwertigen Stufen übertragen werden. -

409848/0911

Der Inhalt des kompandi er enden Zählers 38 wird von einer Logikeinheit 55 gesteuert, die bei dem bevorzugten Ausführungsbeispiel ein 6-Bit-Schieberegister 56 mit einem Eingangsanschluß 58 enthält, der an den Ausgangsanschluß des Vergleichers 16 angeschlossen ist. Ferner weist das Schieberegister 56 einen Takteingangsanschluß 60 auf, der mit dem Anschluß 20 verbunden ist. Die 1-Ausgänge der ersten drei Stufen des Registers 56 sind an ein UND-Glied und die O-Ausgänge derselben ersten drei Stufen des Registers 56 sind an ein UND-Glied 64 angeschlossen. Die Ausgänge der Glieder 62 und 64 sind über ein ODER-Glied 66 und ein normalerweise geöffnetes Gatter 70 an den Vorwärtsanschluß 68 des kompandierenden Zählers 38 angeschlossen. Daraus folgt, daß der Inhalt des kompandierenden Zählers nur dann um eine Ziffer erhöht wird, wenn die drei aufeinanderfolgenden Ausgänge des Vergleichers 16 entweder alle 1 oder alle 0 sind. Der kompandierende Zähler 38 ist somit gegenüber kleinen oder überhaupt keinen Eingangssignaländerungen unempfindlich. In diesem Sinne kann man den kompandierenden Zähler 38 als Differentiator betrachten. Die erwähnte konsistente Folge von Bits zeigt einen konsistenten Trend in Richtung auf eine erhöhte absolute Differenz zwischen aufeinanderfolgenden Abtastwerten des gefilterten Signals am Anschluß 14 an, so daß der Quantenwert des kompandierenden Zählers 38 entsprechend geändert werden sollte, so daß bei jeder Operation des Addierers 36 der Inhalt des Registers 30 mit einem vergrößerten Wert geändert wird. Das bedeutet, daß der dynamische Bereich zwischen aufeinanderfolgenden Takt- oder Abtastimpulsen zugenommen hat. Da der Addierer 36 entweder addieren oder subtrahieren kann, ist es zulässig, aufeinanderfolgende 1- oder aufeinanderfolgende 0-Signale, gleichermaßen zu verwenden, um den Inhalt des kompandierenden Zählers 38 zu ändern. Der Inhalt des kompandierenden Zählers 38 stellt somit einen absoluten Wert ohne Vorzeichen dar.

409848/09 1 1

Die Mittel zum Erhöhen der Quantenzunahme (oder Quantenabnahme) im Register 30 durch Erhöhen des Inhalts des kompandierenden Zählers 38 sind beschrieben worden. Diese Erhöhung ist anscheinend zu groß, wenn die Änderungsgeschwindigkeit des gefilterten Signals am Anschluß 14 abnimmt. Die Wirkung eines zu hohen Quantums besteht darin, daß das gesamte System in Schwingungen gerät. Ein 1-Signal kann nämlich den Inhalt des Registers 30 zu groß machen, und ein daraufhin auftretendes O-Signal kann wiederum den Inhalt zu klein machen. Dadurch kann es zu einer fortlaufenden Wiederholung dieses Zyklus kommen. Wenn daher an der Klemme 24 eine Reihe von Signalen der Form 1, 0, 1, 0, 1, 0 .... auftritt, bedeutet dies mit einer hohen Wahrscheinlichkeit die Anzeige eines Zustands, bei dem der kompandierende Zähler 38 ein zu großes Quantum liefert. Um diese Möglichkeit des Auftretens" von abwechselnden 1- und O-Signalen zu begegnen, sind abwechselnd die 1- und 0-Ausgänge aufeinanderfolgender Stufen des Schieberegisters 56 mit den Eingängen eines UND-Glieds 72 und die komplementären Ausgänge derselben Stufen, also die abwechselnden 0- und 1-Ausgänge, in ähnlicher Weise mit den Eingängen eines UND-Glieds 74 verbunden. Die Ausgänge der UND-Glieder 72 und 74 stehen mit den Eingängen eines ODER-Glieds 76 in Verbindung, dessen Ausgang über ein normalerweise geöffnetes Gatter 78 an den Rückwärtsanschluß des kompandierenden Zählers 38 angeschlossen ist. Jeder dem Anschluß 80 zugeführte Impuls vermindert den Inhalt des kompandierenden Zählers 38 um eine Zitier. Der Inhalt des kompandierenden Zählers nimmt daher jeweils um eine Ziffer ab, wenn die Signale am Anschluß c sechs abwechselnde aufeinanderfolgende 1- und O-Signale sind. Da durch das UND-Glied 62 oder das UND-Glied 64 und das UND-Glied 72 oder das UND-Glied 74 gleichzeitig keine Signale hindurchtreten können, ist die Gefahr ausgeräumt, daß an den Anschlüssen 68 und 80 des kompandierenden Zählers 38 gleichzeitig Signale auftreten könnten. Ein Zunahmebefehl und Abnahmebefehl treten daher niemals gleichzeitig auf. Der Einfachheit

409848/0911

halber wird angenommen, daß die Logikeinheit 55 im wesentlichen vom Schieberegister 56, den UND-Gliedern 62, 64, 72 und lh sowie den ODER-Gliedern 66 und 76 gebildet wird, obwohl diese Einheit weitere Hilfseinrichtungen enthalten kann.

Weiterhin braucht man es dem kompandierenden Zähler 38 und dem Register 30 nicht zu gestatten, in irgendeiner der beiden Richtungen überzulaufen, d.h. unter ständiger Wertzunahme über den maximalen Inhalt auf Null zu gehen oder durch Wertabnahme durch Null hindurch auf den maximalen Inhalt zu gehen. Dies wird für den kompandierenden Zähler 38 dadurch vermieden, daß mit Hilfe eines ODER-Glieds 82 alle 1-Ausgänge der Zählerstufen einer ODER-Operation unterworfen werden, und die der ODER-Operation unterworfenen Ausgangssignale über das Gatter 78 dem Rückwärtsanschluß 80 zugeführt werden, so daß keine Rückwärtszählung auftreten kann, es sei denn, daß mindestens eine einzige 1 in dem Zähler 38 gespeichert ist. In ähnlicher Weise werden alle 0-Ausgänge der Zählerstufen durch ein ODER-Glied 84 einer ODER-Operation unterworfen. Die der ODER-Operation unterworfenen Ausgangssignale werden dem Gatter 70 zugeführt, um den Vorwärtsanschluß 68 derart zu steuern, daß keine Vorwärtszählung auftreten kann, es sei denn, daß in dem Zähler mindestens eine einzige 0 vorhanden ist. Diese einfache Vorgehensweise ist für den kompandierenden Zähler 38 wirksam, da er zu einem Zeitpunkt um lediglich eine einzige Ziffer weitergeschaltet werden kann und daher das Vorhandensein einer einzigen 0 oder einer einzigen 1 anzeigt, daß mindestens für eine weitere Ziffer Platz vorhanden ist, ohne daß es bei dieser Ziffereingabe zu einem Überlaufen kommt. Das Register 30 empfängt hingegen über den Addierer 36 den gesamten Inhalt des kompandierenden Zählers 38, und zwar mit einem positiven oder negativen Vorzeichen. Infolgedessen kann das Register 30, selbst wenn es einige Binärziffern 1 und einige Binärziffern 0 ent-

409848/0911

hält, in einem Zustand sein, daß es bei einer Addition tiberläuft. Durch Anwendung bekannter Technik ist es möglich, verschiedenartige Vergleichseinrichtungen vorzusehen, um absolut zu bestimmen, ob eine Operation des Addierers 36 zu einem Überlauf führt oder nicht. So kann man beispielsweise den Ausgang des Addierers 36 einem Duplikat des Registers 30 zuführen und den sich ergebenden Inhalt . des Hilfsregisters nur dann zum Register 30 transferieren, wenn kein Überlauf aufgetreten ist. Praktische Gesichtspunkte ermöglichen jedoch eine einfacherere Lösung. Der Maximalinhalt des kompandierenden Zählers 38 wird vernünftigerweise beträchtlich kleiner sein als der Maximalinhalt des Registers 30. Es besteht nämlich keine Veranlassung, daß der kompensierende Zähler 38 mit einem einzigen Taktimpuls den Inhalt des Registers 30 vom Nullwert auf den Maximalwert ändert. Bei dem beschriebenen Ausführungsbeispiel weist der kompandierende Zähler 38 sieben Binärstufen auf und liefert einen Inkrementbereich von etwa 40 db, wobei das Register 30 elf Binärstufen hat. Die 1-Ausgänge der vier höchstwertigen Stufen des Registers 30 führen zu einem ODER-Glied 86, um über das Gatter 46 den Subtraktionsanschluß 50 des Addierers 36 zu steuern. Die O-Ausgänge derselben Stufen des Registers 30 sind über ein ODER-Glied 88 miteinander verbunden, um über das Gatter 44 den Additionsanschluß 48 des Addierers 36 zu steuern. Auf diese Weise wird ein überlaufen vermieden. Ferner werden dadurch Additionen oder Subtraktionen von Inkrementen des kompandierenden Zählers 38 vermieden, die so klein sind, daß ihre Addition oder Subtraktion einen überlauf nicht verursachen würde, also so klein, daß sie keinen positiven oder negativen Übertrag in der Reihe aus den vier höchstwertigen Ziffern des Registers 30 erzeugen würden. Dadurch wird zwar nicht die Genauigkeit der Arbeitsweise des Registers 30 nachteilig beeinträchtigt, jedoch der wirksame Bereich geringfügig beschränkt. Wenn die vier höchstwertigen Ziffern des Registers 30 alle 0 sind, wird eine Addition zu den sieben niedrigstwertigen Ziffern gestattet, jedoch

409848/0911

keine Subtraktion. Dadurch wird letzten Endes eine 1 in einer der vier höchstwertigen Ziffern erzwungen, und eine Addition oder Subtraktion zu oder von den übrigen sieben niedrigstwertigen Ziffern gestattet· Wenn in ähnlicher Weise die vier höchstwertigen Ziffern alle 1 sind, wird eine Subtraktion von den sieben niedrigstwertigen Ziffern gestattet, jedoch keine Addition. Letzten Endes wird daher in mindestens einer der vier höchstwertigen Ziffern eine erscheinen. Beim Annähern an den Überlauf in irgendeiner der beiden Richtungen wird somit eine weitere Veränderung des Inhalts des Registers 30 in Richtung auf den Überlauf unterbunden, und zwar bei einem Wert, der geringfügig unterhalb des theoretischen Grenzwerts liegt. Da die vier höchstwertigen Ziffern als niedrigsten von 0 ungleichen Zählwert einen Wert von 1/32 haben, was einem Auflösungsvermögen von etwa 3% bezogen auf den Maximalwert entspricht, stellt die Bereichsbeschränkung keinen ernsthaften Eingriff dar, insbesondere da man durch jeweils eine zusätzliche Stufe des Registers 30 das Auflösungsvermögen verdoppeln bzw. die Unterscheidungsmöglichkeit halbieren kann. Derartige zusätzliche Registerstufen stellen in der Praxis kei- ' nen Aufwand dar, da es sich um kostengünstige integrierte Schaltungseinheiten handelt.

Aufgrund ähnlicher Überlegungen braucht der Digital /Analog-Ümsetzer 26 mit nicht mehr höchstwertigen Ziffern verbunden zu sein, als notwendig sind, um die gewünschte Umsetzgenauigkeit zu erzielen. Da elf Binärstufen einer Registrierung von 2047 entsprechen und damit eine potentielle Unterscheidung zwischen Schritten mit einer Amplitude von etwa 0,05# möglich ist, besteht keine Veranlassung, die letzten niedrigstwertigen Stufen des Registers an den Digital/Analog-Umsetzer 26 anzuschließen, zumindest bei den meisten praktischen Anwendungen. Bei dem dargestellten Ausführungsbeispiel sind fünf Kanäle 32 vorgesehen, so daß alle höchstwertigen Stufen des Registers 30, bei denen es sich um über die Anzahl der Stufen des kompandierenden

£09848/0911

Zählers 38 hinausgehende Stufen handelt, und einige, aber nicht alle der niedrigstwertigen Stufen des Registers 30 an den Digital/Analog-Umsetzer 26 angeschlossen sind. Falls es erwünscht ist, die verhältnismäßig niedrigen Amplituden, die von den letzten niedrigstwertigen Stufen dargestellt werden, genau zu erfassen, kann man selbstverständlich alle Stufen des Registers 30 mit dem Digital/Analog-Umsetzer 26 verbinden.

Die Anordnungen nach den Figuren 1 und 3 bilden zusammen einen Decodierer für die Signale, die durch den Codierer nach den Figuren 1 und 2 codiert worden sind. Zu diesem Zweck sind die mit gleichnamigen Buchstaben bezeichneten Anschlüsse a, b und c der Anordnungen nach den Figuren 1 und 3 jeweils miteinander zu verbinden. Da es grundsätzlieh zutrifft, daß man zum Decodieren eines codierten Signals den beim Codieren verwendeten Algorithmus anwenden muß, sind der Decodierer und der Codierer dem grundsätzlichen Aufbau nach ähnlich. Diese Ähnlichkeit wird verstärkt durch den nach Art einer geschlossenen Schleife aufgebauten Codierer, wobei die geschlossene Schleife den Digital/Analog-Umsetzer 26 enthält, um eine analoge Darstellung des codierten Signals zu geben, das dem Inhalt des Registers 30 entspricht. Um die Beschreibung zu vereinfachen, wurden sowohl für den Codierer als auch für den Decodierer die Bezugszahlen in der Anordnung nach der Fig. 1 beibehalten, einschließlich der mit den Buchstaben a, b und c bezeichneten Anschlüsse, die im Falle des Codierers mit den entsprechenden Anschlüssen der Anordnung nach der Fig. 2 und für den Fall des Decödierers mit den entsprechenden Anschlüssen der Anordnung nach der Fig. 3 verbunden sind.

Bei der Anordnung nach der Fig. 3 ist ein Anschluß 90 über nicht dargestellte Mittel mit dem Anschluß 34 des durch die Figuren 1 und 2 dargestellten Codierers verbunden, um die codierten Signale zu empfangen. Bei diesen ■Verbindungsmitteln zwischen dem Codierer und dem Decodierer kann es sich

409848/0911

um eine Drahtverbindung oder eine drahtlose Strahlungsverbindung handeln, aber auch beispielsweise um eine Verbindung, die mechanische Impulse überträgt, wobei diese mechanischen Impulse wiederum in elektrische Impulse umgesetzt werden, bevor sie zum Anschluß 90 gelangen. Die am Anschluß 90 auftretenden Signale gelangen über den Anschluß c zu dem Anschluß 58 des Schieberegisters 56 sowie zum UND-Glied 40. Darüberhinaus ist der Anschluß 90 mit einem Anschluß 92 eines phasenverriegelten Taktgebers 94 verbunden, dessen Ausgangsanschluß 96 über den Anschluß b an die Taktimpulsleitung der Anordnung nach der Fig. 1 führt. Der phasenverriegelte Taktgeber 94 ist derart ausgelegt, daß er mit derselben Frequenz wie die Taktimpulsquelle arbeitet, die an den Anschluß 20 des in den Figuren 1 und 2 dargestellten Codierers angeschlossen ist. Der Taktgeber 94 ist mit dem an dem Anschluß 90 vom Anschluß 34 empfangenen Signal phasenverriegelt, um nicht nur bezüglich der Frequenz, sondern auch bezüglich der Phase der Taktsignale des Codierers einen Synchronismus sicherzustellen. Da es sich bei den Signalen am Anschluß 34 und damit auch bei den Signalen am Anschluß 90 um die Binärwerte 1 oder 0 handelt und da der Binärwert 0 tatsächlich durch einen Amplitudenpegel von Bull dargestellt wird, also beim Binärwert 0 überhaupt kein Impuls auftritt, muß der phasenverriegelte Taktgeber hinreichend stabil sein, um auch beim Auftreten von 0-Signalen in Phase zu bleiben. Maßnahmen, die das bewirken, sind allgemein bekannt. Eine andere Möglichkeit besteht darin, von der dem Codierer zuordneten Sendestation einen Taktpuls getrennt zu übertragen. Eine solche Vorgehensweise ist zweckmäßig, wenn die Sendestation eine Reihe von Codierkanälen zur Verfügung stellt, die dann alle mit einer einzigen, die Taktimpulsfrequenz und Taktimpulsphase bestimmenden übertragenen Bezugsgröße in Beziehung gesetzt werden können.

Unter der Annahme, daß zu Beginn des Betriebs die momentanen Inhalte der verschiedenartigen Bitspeicher in

A098A8/0911

dem Decodierer mit denjenigen der identischen Bitspeicher in dem Codierer gleich sind, enthält das Register 30 eine Digitaldarstellung der Amplitude des codierten Signals, und der Digital/Analog-Umsetzer 26 des Decodierers liefert an seinem Ausgangsanschluß 20 ein Analogsignal, das der Digitaldarstellung entspricht. Bei der Anordnung nach den Figuren 1 und 3 ist der Anschluß 28 an einen Eingangsanschluß 98 eines Nachdecodierfilters 100 angeschlossen, an dessen Ausgangsanschluß 102 die decodierte Darstellung des Signals verfügbar ist, das ursprünglich dem Anschluß 10 der Anordnung nach der Fig. 2 zugeführt wird.

Das Nachdecodierfilter 100 dient zur Änderung des Frequenzspektrums des decodierten Signals vom Digital/Analog-Umsetzer 26 in einer der Verzerrungscharakteristik des Vorcodierfilters 12 entgegengesetzten Weise, um beispielsweise die einer Preemphasis oder Deemphasis unterworfenen Informationsfrequenzen wieder auf ihre richtige Amplitude zu bringen* Dabei muß die Übertragungscharakteristik des Nachdecodierfilters nicht unbedingt genau der Kehrwert der Übertragungscharakteristik des Vorcodierfilters 12 sein. Das Filter 12 kann beispielsweise derart ausgelegt sein, daß es ein besonderes Frequenzband des am Anschluß 10 ankommenden Informationssignals dämpft, weil dieses Band einen überschüssig hohen Gehalt an Rauschsignalen und einen vernachlässigbaren Informationsgehalt aufweist. Das Nachdecodierfilter 100 ist nun aber so beschaffen, daß es die Ursprungsamplitude des mit den Geräuschsignalen behafteten Frequenzbandes nicht mehr herstellt. Der Gebrauch und die Auslegung der Filter 12 und 100 kann somit den Gegebenheiten angepaßt werden. Die Filter sind lediglich der Vollständigkeit halber dargestellt, bilden jedoch keinen wesentlichen Bestandteil der Erfindung.

Es verbleibt noch eine theoretische Abschlußbetrachtung mit zwei Blickpunkten. Rausch- oder Störimpulse können die Übereinstimmung der Register des Decoders mit den ent-

409848/0911

sprechenden Registern des Codierers stören. Andererseits besteht die Möglichkeit, daß die fraglichen Register anfangs miteinander nicht übereinstimmen. Da eine Deltaoder Inkrementalmodulation im Decodierer im wesentlichen eine Integration darstellt, führt eine Nichtübereinstimmung zwischen den Inhalten der beiden Register 30 des Codierers und des Decodierers zu einer Differenz in der Integrationskonstanten, die den Verlauf der wiedergewonnenen Schwingung nicht ändert. Nun ist es aber im allgemeinen die Schwingungsform, die den Informationsgehalt eines Signals darstellt. Selbst beim Fernsehen wird der Schwarzpegel lediglich im Verhältnis zu anderen Signalkomponenten übertragen und erhält seinen absoluten Wert durch eine Schwarzwerthaltung im Empfänger. Wenn somit die Inhalte der Register 30 zu beiden Seiten der Übertragungsstrecke nicht miteinander übereinstimmen, so ändern sie sich relativ zu ihrem vorangegangenen Inhalt, bis die Gefahr eines Überlaufs auftritt. Dasjenige Register 30, bei dem die Gefahr eines Überlaufs besteht, gerät dann in einen Zustand der Zeitausblendung bzw. des Haltens, und zwar so lange, bis es von seiner Ansteuerung veranlaßt wird, von dem erreichten Grenzwert wegzuschreiten. Nun ist die Taktfrequenz, die zum Tasten des ankommenden Signals im Codierer und zum Einstellen der Ausgangsamplitude im Decodierer verwendet wird, beträchtlich höher als die wiederzugebende maximale Informationssignalfrequenz· Bei einer bevorzugten Ausführungsform zur Sprachübertragung beträgt diese Frequenz beispielsweise 40 kHz. Die Erholung vom Zustand der Zeitausblendung erfolgt daher im allgemeinen schnell, und es besteht eine hohe Wahrscheinlichkeit, daß irgendein Fehler im wiedergegebenen Signal am Ausgang des Decodierers außerhalb des Informationssignalbandes liegt.

Das Problem einer Nichtübereinstimmung zwischen den beiden kompandierenden Zählern löst sich in einer ähnlichen Weise von selbst. Wenn das dem Anschluß 10 des Codierers zugeführte ankommende Informationssignal einen Amplituden-

409848/091 1

wert erreicht, dessen Änderungsgeschwindigkeit.nahezu Null ist, wird auch das vom kompandierenden Zähler 38 im Codierer gelieferte erforderliche Inkrement nahezu Null, so daß der Zählwert dieses Zählers durch über den Anschluß 80 zugeführte Impulse sehr schnell vermindert wird. Infolge des gleichen Aufbaus wird auch im Decodierer der kompandierende Zähler 38 veranlaßt zurückzuzählen. Da bei üblichen Informationssignalen, beispielsweise bei der Sprachübertragung, öfters Pausen auftreten, beispielsweise zwischen einzelnen Silben, ruft dieses Phänomen zwischen den beiden kompandierenden Zählern 38 im Codierer und im Decodierer eine ausreichende Übereinstimmung hervor.

In der Fig. 1 sind vier Anschlüsse B1 bis B4 dargestellt, an denen die 1-Ausgänge der vier höchstwertigen Bits des kompandierenden Zählers 38 auftreten. Darüberhinaus sind weitere Anschlußpunkte eingezeichnet, und zwar Anschlüsse F und F¹ zwischen dem ODER-Glied 66 und dem Gatter 70 sowie Anschlüsse G und G¹ zwischen dem ODER-Glied 76 und dem Gatter 78. Diese Anschlüsse haben für die Fig. 1 lediglich eine symbolische Bedeutung. Sie dienen jedoch zur Erläuterung, wie zur Ausgestaltung der Anordnung nach der Fig. 1 die in der Fig. 1A dargestellte Anordnung in die Anordnung nach der Fig. 1 eingebaut ist. Bei dieser Betrachtungsweise wird angenommen, daß die Verbindungsleitungen zwischen den Anschlüssen F und F¹ sowie zwischen den Anschlüssen G und G¹ bei der Anordnung nach der Fig. 1 unterbrochen sind. Dafür sind die Anschlüsse F, F¹, G und G¹ der in den Figuren 1 und 1A gezeigten Anordnungen jeweils miteinander verbunden. Ferner sind in entsprechender Weise die Eingangsanschlüsse B1 bis B4 eines in der Anordnung nach der Fig. 1A enthaltenen ODER-Glieds 104 mit den Anschlüssen B1 bis B4 der Anordnung nach der Fig. 1 verbunden. Die Anordnung nach der Fig. 1A ist also zwischen den Anschlüssen F und F' sowie G und G¹ in die Anordnung nach der Fig. 1 eingeschaltet und darüberhinaus an die Anschlüsse B1 bis B4-angeschlossen.

£09848/0911

Bei dem Ausführungsbeispiel nach der Fig» 1 wird das Ausgangssignal des ODER-Glieds 66 direkt dem einen Eingangsanschluß des Gatters 70 zugeführt. In entsprechender Weise wird das Ausgangssignal des ODER-Glieds 76 direkt dem einen Eingangsanschluß des Gatters 78 zugeführt. Diese Zuführungsverbindungen stellen sicher, daß, solange keine Überlaufgefahr besteht, der kompandierende Zähler 38 bei jedes Impuls, der bei einer Folge von Impulsen derselben binären Wertigkeit über den zweiten Impuls hinausgeht, inhaltsmäßig um einen Zählwert weitergeschaltet wird. Wenn also eine Folge von N 1-Signalen oder von NO-Signalen auftritt, wird der kompandierende Zähler 38 (N-2)mal inhaltsmäßig erhöht. In ähnlicher Weise wird für jeden Impuls, der über den fünften Impuls einer Reihe von Impulsen mit abwechselnder binärer Wertigkeit hinausgeht, der kompandierende Zähler 38 inhaltsmäßig um einen Zählwert vermindert. Wenn also eine aus N Impulsen bestehende Folge von 0, 1, 0, 1, 0, 1, 0, 1, 0 ... auftritt, wird der Zähler 38 (N-5)mal zurückgeschaltet. Obgleich eine derartige Arbeitsweise für viele Anwendungszwecke vollkommen ausreichend ist, kann man eine Verbesserung dadurch vornehmen, daß die Schaltgeschwindigkeit des kompandierenden ZehTfrs 38 in Abhängigkeit von dem gerade gespeicherten Zählerinhalt vorgenommen wird.

■ ·

Bei dea Ausführungsbeispiel nach der Fig. 1A wird das Vorhandensein einer 1 für irgendeines der vier .'höchstwertigen Bits des Inhalts des kompandierenden Zählers 38 als Kriterium genommen, um es dem Zähler zu gestatten, bei jedem Impuls am Ausgang des ODER-Glieds 66 oder des ODER-Glieds 76 um einen Schritt weiterzuschalten. Dieses Kriterium wird durch das ODER-Glied 104 verwirklicht, dessen Eingänge an die 1-Ausgänge der vier höchstwertigen Bits des kompandierenden Zählers 38 angeschlossen sind, so daß das Vorhandensein einer 1 in irgendeiner dieser vier Bitpositionen an einer Ausgangsleitung 106 des ODER-Glieds 104 ein Signal hervorruft. Die Ausgangsleitung 106 führt jeweils zu einem Eingang eines ODER-Glieds 108 und eines ODER-Glieds

409848/0911

110. Die Ausgänge dieser ODER-Glieder sind jeweils an ein Gatter 112 bzw. 114 angeschlossen. Wenn die Gatter 112 und 114 durch die Signale an den Ausgängen der ODER-Glieder 108 bzw. 110 geöffnet sind, verbinden sie den AusgangsanschluB des ODER-Glieds 66 mit dem Eingangsanschluß des Gatters 70 bzw. den Ausgangsanschluß des ODER-Glieds 76 mit dem Eingangsanschluß des Gatters 78. Dieser Zustand stellt lediglich eine Nachbildung der dauernden Verbindung des ODER-Glieds 66 mit dem Gatter 70 bzw. des ODER-Glieds 76 mit dem Gatter 78 der Anordnung nach der Fig. 1 dar.

Die verbessernde Wirkung der Anordnung nach der Fig. 1A tritt auf, wenn in den vier höchstwertigen Bits des kompandierenden Zählers 38 kein 1-Signal vorhanden ist. In diesem Fall liegt an der Ausgangsleitung 106 kein Signal an. Die zum Weiterschalten des Zählers 38 wichtigen Ausgangssignale an den ODER-Gliedern 108 bzw. 110 müssen daher von Ausgangsanschlüssen 116 und 118 von zweistufigen Zählern 120 und 122 kommen. Obwohl jede Zählerstufe zwei Zustände einnehmen kann, ist jeder der Zähler als Ganzes derart ausgelegt, daß er bis zur Modulbasis 3 zählt. Die Ziffernkapazität des Zählers 120 oder 122 ist somit O, 1, 2 und zurück zur O. Bei den Zählern 120 und 122 handelt es sich somit um Ternärzähler. Ein Gatter 124 erhält über den auch in der Fig. ί dargestellten Anschluß b die Taktimpulse, die allerdings vom Zähler 120 nur dann gezählt werden, wenn am Ausgang des UND-Glieds 66 ein Signal auftritt. In ähnlicher Weise ist ein Gatter 126 über den Anschluß b mit der Taktimpulsquelle verbunden. Diese Taktimpulse gelangen zum Zähler 122 nur dann, wenn am Ausgang des ODER-Glieds 76 ein Ausgangssignal auftritt. Das Ausgangssignal des Gatters 112 wird dem Rücksetzanschluß 128 des Zählers 120 zugeführt. Das Ausgangssignal des Gatters 114 wird dem Rücksetzanschluß des Zählers 122 zugeführt. Beim Auftreten eines Weiterschaltimpulses am Ausgang des Gatters 112 oder am Ausgang des Gatters 114 wird somit der zugeordnete Zähler 120 oder 122 auf 00 zurückgesetzt. Wenn an der Ausgangsleitung 106 ein Signal!

409848/091 1

anliegt, was ursprünglich angenommen wurde, geschieht dieses Rücksetzen bei jedem am Ausgang des UND-Glieds 66 oder des UND-Glieds 76 auftretenden Impuls, und zwar ohne ein besonders bemerkenswertes Ergebnis. Für den hier zu betrachtenden Fall, bei dem an der Ausgangsleitung 106 kein Signal auftritt, wird der Zähler 120 über den Anschluß 128 auf 00 zurückgesetzt, wenn ein Impuls vom ODER-Glied 66 das Gatter 112 passiert, um den Zähler 38 weiter zuschalten. An dem zum ODER-Glied 108 führenden Ausgangsanschluß 116 des Zählers 120 tritt so lange ke$n Signal auf, bis der Zähler 120 vom ODER-Glied 66 über das Gatter 124 genügend Impulse empfangen hat, um den Zählzustand 1,0 einzunehmen. In diesem Zählzustand öffnet das Ausgangssignal am Anschluß 116 über das ODER-Glied 108 das Gatter 112, so daß ein Impuls vom ODER-Glied 66 zum Zähler 38 gelangen und diesen weiterschalten kann. Dieser Weiterschaltimpuls setzt beim Passieren des Gatters 1.12 den Zähler 120 auf 00 zurück, so daß der beschriebene Zyklus von neuem beginnt, es sei denn, daß an einem der Eingangsanschlüsse des ODER-Glieds 104 eine 1 auftritt.

In ähnlicher Weise wird der Zähler 122 vom Ausgangssignal des Gatters 114 auf 00 zurückgesetzt. Die am Ausgang des ODER-Glieds 76 auftretenden Impulse können das Gatter 114 nur dann passieren, wenn hinreichend viele Impulse über das Gatter 126 zum Zähler 122 gelangt sind, um diesen in den Zustand 1, 0 zu bringen.

Die Arbeitsweise der Ausführungsbeispiele wurde in Verbindung mit UND-Gliedern und ODER-Gliedern erläutert. Bei tatsächlich ausgeführten Schaltungsanordnungen, insbesondere bei Halbleiterschaltungen, stehen jedoch aus wirtschaftlichen Gründen im allgemeinen nur Verknüpfungsglieder zur Verfügung, die komplementäre Ausgangssignale liefern. Dabei wird in erster Linie an das NAND-Glied gedacht. Die Anwendung solcher Verknüpfungsglieder mit komplementären Ausgangssignalen für nicht komplementäre Verknüpfungsfunktionen ist allgemein

409848/0911

bekannt und beispielsweise in einer Druckschrift "Integrated Circuits Catalogue" von Texas Instruments Company beschrieben. Darüberhinaus wurde bei den Ausführungsbeispielen angenommen, daß die Taktimpulse an allen Anschlußstellen jeweils gleichzeitig auftreten. Da jedoch tatsächliche Bauelemente mit Ansprech- oder Verzögerungszeiten behaftet sind, kann es erforderlich sein, das Anlegen der Taktimpulse in einer entsprechenden Weise zu verzögern, beispielsweise so lange, bis ein Verknüpf ungs-, Steuer- oder Speicherglied vollständig in einen neuen Zustand übergegangen ist. Solche Maßnahmen sind allgemein bekannt und brauchen daher im einzelnen nicht erläutert zu werden.

Ein weiter ausgestaltetes Ausführungsbeispiel der Erfindung ist in der Fig. 4 dargestellt. Der Einfachheit halber wurden lediglich die zur Erläuterung dieses Ausführungsbeispiels wichtigen Teile in der Fig. 4 gezeigt, Während beispielsweise der kompandierende Zähler 38 dargestellt ist, sind die ODER-Glieder 82 und 84, die zum Vermeiden eines Überlaufs beitragen, nicht gezeigt. Desgleichen sind die Verbindungen 54 zum Addierer 36 weggelassen, obwohl alle Teile der Anordnung nach der Fig. 1, die eine kleinere Bezugszahl als 104 aufweisen, vorhanden sind. Das jetzt beschriebene Ausführungsbeispiel ist somit eine Kombination aus den Figuren 1 und 4. Nach der Fig. 4 sind die, 1-Ausgänge der drei höchstwertigen Ziffern des kompandi er enden Zählers 38 mit den Eingangsanschlüssen eines ODER-Glieds 132 verbunden. Die 1-Ausgänge der beiden nächsten höchstwertigen Ziffern sind mit den Eingangsanschlüssen eines ODER-Glieds 134 verbunden. Ein zweistufiger Binärzähler I36 weist einen Ausgangsanschluß 138 der ersten Zählerstufe und einen Ausgangsanschluß 140 der zweiten Zählerstufe auf. Der Ausgang des ODER-Glieds 66, dessen Eingangsanschlüsse entsprechend der Anordnung nach der Fig. 1 verbunden sind, ist an den "Singangsanschluß 142 des Binärzählers 136 angeschlossen, so daß jeder zweite Ausgangsimpuls des ODER-Glieds 66 ein Ausgangssignal .am Ausgangsanschluß 138 und jeder vierte

A09848/09 11

Ausgangsimpuls des ODER-Glieds 66 ein Ausgangssignal am Ausgangsanschluß 140 hervorruft, Darüberhinaus ist der Ausgang des ODER-Glieds 66 mit einem Eingangsanschluß eines Gatters 144 verbunden, dessen anderer Eingangsanschluß über eine Leitung 146 zum Ausgang des ODER-Glieds 132 führt.

Wenn somit In irgendeiner der drei höchstwertigen Ziffernstufen des kompandierenden Zählers 38 eine 1 gespeichert ist, passiert jeder vom ODER-Glied 66 kommende Impuls das Gatter 144 und gelangt über das ODER-Glied 148 zu dem einen Eingangsanschluß des Gatters 70, dessen anderer Eingangsanschluß entsprechend der Anordnung nach der Fig. 1 verbunden ist. Wenn hingegen die drei höchstwertigen Ziffernstufen des kompandierenden Zählers 38 nicht ein einziges 1-Signal an das ODER-Glied 132 abgeben, Jedoch die vierte oder fünfte höchstwertige Ziffernstufe ein 1-Signal abgibt, wird über das ODER-Glied 134 ein Gatter 150 geöffnet bzw* durchgeschaltet, und zwar über eine vom Ausgang des ODER-Glieds 134 zum einen Eingang des Gatters 150 führende Leitung 152· In diesem Fall wird das bei jedem zweiten Ausgangsimpuls des ODER-Glieds 66 am Ausgangsanschluß 138 auftretende Ausgangssignal über das Gatter 150 sowie das ODER-Glied 148 dem Gatter 70 zugeführt, das es normalerweise durchläßt, so daß der Zähler 38 mit der halben Frequenz der Ausgangssignale des ODER-Glieds 66 weitergeschaltet wird. Wenn keine der fünf höchstwertigen Stufen des kompandierenden Zählers 38 eine 1 enthält, sind die Gatter 144 und 150 geschlossen, da die ODER-Glieder 132 und 134 keine Ausgangssignale abgeben. In diesem Fall wird bei jedem vierten Ausgangsimpuls des ODER-Glieds 66 am Ausgangsanschluß 140 des Binärzählers 136 ein Ausgangssignal erzeugt, das über das ODER-Glied 148 zum Eingang des Gatters 70 gelangt.

In der Fig. 4 ist lediglich die Verbindung des ODER-Glieds 66 mit dem Gatter 70 dargestellt. Eine gleiche Kette von Bauteilen kann vorhanden sein, um den Ausgang des ODER-Glieds 76 mit dem Eingang des Gatters 78 zu verbinden.

409848/0911

Aus der Beschreibung der Fig. 4 geht hervor, daß man in Abhängigkeit von der Größe des im Zähler 38 gespeicherten Zählwerts drei verschiedene Weiterschalt- oder Zählgeschwindigkeiten für den kompandierenden' Zähler 38 vorsehen kann. Die ,ODER-Glieder 132 und 134 sowie die Gatter 144 und 150 bilden zusammen mit dem ODER-Glied 148 eine einfache Funktionstabelle, wobei der gespeicherte Inhalt des kompandierenden Zählers 38 veranlaßt wird, den effektiven Zählerstand des Binärzählers 136 zu bestimmen, da der Ausgang des ODER-Glieds 148 mit dem Rücksetzanschluß 154 des Binärzählers 136 verbunden ist. Der wirksame Gesamtzählwert des Binärzählers 136 wird somit von den Signalen an den verschiedenen Stufen des kompandierenden Zählers 38 gesteuert. Der Feinheitsgrad, mit dem die Weiterschaltfrequenz des kompandierenden Zählers 38 gesteuert werden kann, ist somit lediglich durch die Anzahl seiner Stufen bestimmt, die mit der Funktionstabelle verbunden sind, und durch die Anzahl der Stufen des Binärzählers 136. Die hier aufgezeigte Möglichkeit übertrifft im allgemeinen die an das Eingangssignal zu stellenden Anforderungen. Die beschriebenen Maßnahmen sind daher im allgemeinen nicht vorgesehen, es sei denn, daß ungewöhnliche Signalcharakteristiken eine derart ungewöhnliche Feinheit erfordern.

Die Veiterschaltfrequenz des kompandierenden Zählers 38 ist durch die Taktimpulsfrequenz begrenzt, die die maximal mögliche Frequenz des Ausgangssignals des ODER-Glieds 66 darstellt, selbst wenn entsprechend der Anordnung nach der Fig. 4 ein Ausgangssignal vom ODER-Glied 132 das Gatter 144 öffnet bzw. durchschaltet, so daß alle Ausgangsimpulse des ODER-Glieds 66 über das ODER-Glied 148 zum Gatter 70 und von dort zum Zähler 138 gelangen können. Dadurch wird bezüglich der Änderungsgeschwindigkeit des Zählwerts des kompandierenden Zählers 38 ein absoluter Grenzwert gesetzt-. In ganz außergewöhnlichen Fällen, bei denen eine schnellere Zählfrequenz erwünscht ist, kann man die Anordnung nach der Fig. 4 entsprechend der Anordnung nach der Fig. 5 abändern. Bei der

409848/0911

der Fig. 4 in vielen Punkten ähnlichen Anordnung nach der Fig. 5 ist ein ODER-Glied 132' an den zweiten und dritten höchstwertigen 1-Ausgang des kompandi er enden Zählers 38 angeschlossen. Der höchstwertige 1-Ausgang ist mit dem einen Eingang eines drei Eingänge aufweisenden Gatters 156 verbunden, wobei die beiden anderen Eingänge des Gatters 156 den beiden Eingängen des Gatters 70 parallelgeschaltet sind. Der Ausgang des Gatters 156 ist an den Schalteingang der zweiten niedrigstwertigen Stufe des kompandi er enden Zählers 38 angeschlossen. Wenn somit am Ausgang der höchstwertigen Stufe des kompandierenden Zählers 38 ein 1-Signal auftritt, passieren die Impulse, die durch das Gatter 70 laufen, um die niedrigstwertige Zählerstufe weiterzuschalten, auch das Gatter 156, um die nächste Zählerstufe weiterzuschalten, um somit zu einer Zähl geschwindigkeit zu gelangen, die doppelt so hoch wie die normale Zählgeschwindigkeit ist, die durch die Ausgangsimpulse des Gatters 70 bewirkt wird. Die Wertigkeit des Zustands der niedrigstwertigen Stufe wird dabei verloren. Der dadurch hervorgerufene Fehler ist jedoch vernachlässigbar, da er nur auftritt, wenn der Inhalt des kompandierenden Zählers 38 bereits sehr groß 1st. Durch diese Tatsache wird allerdings die Anwendung dieser Maßnahme begrenzt. Allerdings ist es möglich, den hier gemachten Vorschlag zu verallgemeinern, insbesondere wenn die Taktfrequenz unzureichend ist, außerordentlich schnellen Signalveranderungen zu folgen. In einem solchen Fall könnte beispielsweise eine 1 in der zweiten höchstwertigen Stufe ein Weiterschalten in der zweiten niedrigstwertigen Stufe veranlassen und eine 1 in der höchstwertigen Stufe könnte ein Weiterschalten in der dritten niedrigstwertigen Stufe bewirken. Dieses besondere Ausführungsbeispiel wird man nur in sehr ungewöhnlichen Anwendungsfällen heranziehen.

Es folgt eine kurze Zusammenfassung der Ausführungsbeispiele. Die Anordnung nach der Fig. 1 stellt in Verbindung mit der Anordnung nach der Fig. 2 bzw. mit der Anordnung nach der Fig. 3 einen Inkremental- oder Deltacodier er

409848/0911

".- 27 -

bzw. einen entsprechenden Decodierer für die codierten Si- . gnale dar. Der Codierer enthält einen taktierten Vergleicher, dem das ankommende zeitveränderliche Signal zugeführt wird. Der Vergleicher vergleicht dieses ankommende Signal mit einem beim vorangegangenen Taktimpuls gespeicherten Wert dieses Signals. Wenn das ankommende Signal größer als der vorangegangene Wert ist, erzeugt der Vergleicher ein Ausgangssignal einer ersten logischen Wertigkeit, beispielsweise eine binäre 1 oder 0. Wenn das ankommende Signal kleiner als der vorangegangene Wert ist, erzeugt der Vergleicher ein Ausgangssignal einer zweiten logischen Wertigkeit, beispielsweise eine binäre 0 oder 1. Die Ausgangs signale des Vergleichers stellen eine Inkrementalcodierung des ankommenden Signals dar. Das Signal der ersten logischen Wertigkeit kann eine von Null verschiedene Amplitude haben, während das Signal der zweiten logischen Wertigkeit eine Amplitude von Null haben kann. Der Vergleicher veranlaßt, daß eine akkumulierender Addierer in Abhängigkeit davon, ob das Ausgangssignal des Vergleichers von der ersten oder der zweiten logischen Wertigkeit ist, den Inhalt eines kompandierenden Zählers mit dem Inhalt eines Speicherregisters addiert oder von dem Inhalt dieses Speicherregisters subtrahiert. Wenn sich das ankommende Signal zwischen zwei Taktimpulsen bzw. während der Abtastperiode ändert, wird der Inhalt des Speicherregisters in Abhängigkeit vom Vorzeichen der Signaländerung erhöht oder erniedrigt, so daß der Inhalt des Speicherregisters die Neigung hat, sich der laufenden Amplitude des ankommenden Signals zu nähern. Der vom Speicherregister gespeicherte Digitalwert wird in einem Digital/Analog-Umsetzer in ein Analogsignal umgesetzt, das dem Vergleicher als vorangegangener Wert des ankommenden Signals zugeführt wird. Um den codierten Wert an den tatsächlichen Wert der Amplitude des ankommenden Signals möglichst gut anzunähern, wird der Inhalt des kompandierenden Zählers kontinuierlich nachgestellt, um diesen Inhalt, der das Inkrement oder Quantum darstellt, das in einer einzigen Taktperiode zu dem Inhalt des·akkumulierenden Speicherregisters addiert oder

409848/0911

von diesem Inhalt subtrahiert werden kann, der tatsächlichen .Änderung der Amplitude des ankommenden Signals während einer Taktperiode anzunähern. Zu diesem Zweck erhöhen drei aufeinanderfolgende Vergleicherausgangssignale mit demselben logischen Wert, also drei aufeinanderfolgende binäre 1-Signale oder binäre 0-Signale, den Inhalt des kompandierenden Zählers um einen Zählwert. Sechs Signale mit abwechselndem logischen Wert vermindern den Inhalt des kompandierenden Zählers um einen Zählwert. Der.in Verbindung mit der Fig. 3 dargestellte Decodierer ist mit dem in Verbindung mit der Fig. 2 dargestellten Codierer ähnlich, mit der Ausnahme, daß der Decodierer keinen Vergleicher aufweist. Die ankommenden codierten Signale, die vom Codierer stammen, werden dem Addierer zugeführt und bewirken wie beim Codierer eine Weiterzählung des kompandierenden Zählers· Der Inhalt des Speicherregisters wird in einen analogen Wert umgesetzt, der das decodierte Ausgangssignal darstellt.

Obgleich das Ausführungsbeispiel nach der Fig. 1 vollständig arbeitsfähig ist, ist es bezüglich der Fähigkeit, großen schnellen Änderungen der Amplitude des Signals zu folgen, etwas begrenzt, insbesondere wenn diesen großen schnellen Änderungen eine Abnahme auf kleine oder langsame Änderungen folgt, weil die maximale Schaltgeschwindigkeit des kompandierenden Zählers fest ist, nämlich eine einzige Binärziffer pro Taktperiode. Falls eine derartige Schaltfrequenz für schnelle Änderungen geeignet ist, ist sie für langsame Änderungen zu hoeh und umgekehrt. Das Ausführungsbeispiel nach der Fig. 1A sieht Mittel vor, die für den kompandierenden Zähler mehrere verschiedene Schaltfrequenzen bereitstellen· Insbesondere wird der Inhalt der höchstwertigen Ziffern des kompandierenden Zählers herangezogen, um die Schaltfrequenz des kompandierenden Zählers zu bestimmen. Falls in den vier höbhstwertigen Stellen von sieben Ziffern des kompandierenden Zählers keine 1-Signale vorkommen, wird der Inhalt des kompandierenden Zählers in der passenden Richtung lediglich beim Auftreten jedes dritten Taktimpulses

409848/0911

geändert. Wenn hingegen ein 1-Signal in irgendeiner Binärziffernstelle der vier höchstwertigen Bits vorkommt, wird der Inhalt des kompandierenden Zählers bei jedem Taktimpuls geändert, und zwar so lange, wie die Vergleichersignale im Anschluß an drei anfänglich aufeinanderfolgende 1-Signale 1 bleiben oder im Anschluß an drei anfänglich aufeinanderfolgende O-Signale 0 bleiben oder im Anschluß an eine anfängliche Signälalternation aus drei alternierenden 1,0- bzw. 0,1-Signalen diese Signalalternation fortsetzen. Im Hinblick auf eine 2-Pegel-Annäherung wird somit der Inhalt des kompandierenden Zählers näherungsweise mehr mit einem konstanten Prozentsatz des Zählerinhalts geändert. Auf diese Weise folgt der Zählerinhalt besser sowohl schnell veränderlichen als auch langsam veränderlichen Signalen. Dadurch wird mit dem ähnlich aufgebauten Decodierer eine höhere Genauigkeit, bei der Wiedergewinnung der ursprünglich vom Codierer codierten Signale erzielt.

Diese Vorgehensweise kann man im Hinblick auf die Ausführungsbeispiele nach den Figuren h und 5 verallgemeinern, beispielsweise derart, daß es bei Abwesenheit eines 1-Signals in den fünf höchstwertigen. Bits höchstens jedem vierten Taktimpuls gestattet ist, den kompandierenden Zähler weiterzuschalten· Einem 1-Bit in der vierten oder fünften höchstwertigen Stelle ist es gestattet, daß höchstens jeder zweite Taktimpuls den kompandierenden Zähler weiterschalten kann. Wenn in irgendeiner der drei höchstwertigen Bitstufen ein 1-Signal vorhanden ist, kann der kompandierende Zähler bei jedem Taktimpuls weitergeschaltet werden.

Eine in der Fig. 5 dargestellte besondere Abwandlung der zuletzt beschriebenen Vorgehensweise ist derart ausgebildet, daß beim Vorhandensein eines 1-Signals in der zweiten oder dritten höchstwertigen Stufe des kompandierenden Zählers das Weiterschalten des kompandierenden Zählers mit der Taktimpulsfrequenz zugelassen wird. Ein 1-Signal in der

409848/0911

höchstwertigen Stufe des kompandierenden Zählers gestattet es, daß Weiterschaltimpulse mit der Impuls taktfrequenz der zweitniedrigstwertigen Stufe des kompandierenden Zahlers zugeführt werden, so da0 der kompandierende Zähler effektiv mit der zweifachen Imptilstaktfrequenz weitergeschaltet wird. Dabei wird die Wertigkeit des Inhalts der niedrigstwertigen Stufe des kompandierenden Zahlers vernichtet. Der dadurch entstehende Fehler ist Jedoch vernachlässigbar.

409 848/0911

Claims

Patentansprüche

1. Anordnung zur Digitalcodierung bzw. -decodierung nach Art der Inkrementalmodulatioh mit einer die Teile.der Anordnung ansteuernden Taktimpulsquelle und mit einer Binärsignale abgebenden Quelle, deren synchron mit Taktimpulsen auftretende Binärsignale Abtastwerte von Änderungen einer zu codierenden bzw. decodierenden, sich ständig ändernden Information darstellen,
gekennzeichnet durch einen Zwischenspeicher (56), der in aufeinanderfolgenden Speicherstellen aufeinanderfolgende Signale der Binärsignalquelle (c) vorübergehend speichert, durch eine Zwischenspeicher-Logikschaltung (62, 64, 72, 74, 66, 76), die ausgewählte Speicherstellen des Zwischenspeichers (56) abfragt, um festzustellen, ob im Zwischenspeicher bestimmte Kombinationen (1,1,1; 0,0,0; 1,0,1,0,1,0; 0,1,0,1,0,1) der aufeinanderfolgenden Signale gespeichert sind, durch einen an die Logikschaltung angeschlossenen kompandierenden Zähler (38), der derart angesteuert wird; daß sich sein Zählerstand inkremental erhöht, wenn die Logikschaltung gewisse erste gespeicherte Kombinationen (1,1,1 oder 0,0,0) feststellt, und daß sich sein Zählerstand dekremental vermindert, wenn die Logikschaltung gewisse zweite gespeicherte Kombinationen (1,0,1,0,1,0 oder 0,1,0,1,0,1) feststellt, sowie durch einen Addierer (36) und einen akkumulierenden Speicher (30), wobei der Addierer wiederholt und synchron mit Taktiapulsen den Inhalt des kompandierenden Zählers entweder zu dem zuvor gespeicherten Inhalt des akkumulierenden Speichers (30) addiert oder davon subtrahiert, und zwar in Abhängigkeit davon, ob es sich bei dem gerade von der Signalquelle ankommenden Binärsignal um eine 1 oder um eine .0 handelt, und wobei der akkumulierende Speicher das auf den neuesten Stand gebrachte kumulative Summations- oder Sübtraktionsergebnis speichert.

409848/09 1 1

2. Anordnung nach Anspruch 1,
gekennzeichnet durch Mittel zum Verhindern des überlaufene des akkumulierenden Speichers (30) enthaltend eine Akkumulator-Logikschaltung (86, 88), die an eine Gruppe der höchstwertigen Ziffernstellen des akkumulierenden Speichers angeschlossen ist und feststellt, ob darin ausschließlich 1-Signale oder 0-Signale gespeichert sind, ein Addierbefehlsgatter (44), das, wenn die Akkumulator-Logikschaltung (88) ausschließlich binäre O-Signale feststellt, durchgeschaltet ist, um eine Addition zum Inhalt des akkumulierenden Speichers (30) zu veranlassen, und ein. Subtrahierbefehlsgatter (46), das, wenn die Akkumulator-Logikschaltung (86) ausschließlich binäre 1-Signale feststellt, durchgeschaltet ist, um vom Inhalt des akkumulierenden Speichers (30) eine Subtraktion zu veranlassen.

3· Anordnung nach Anspruch 1 oder 2, gekennzeichnet durch Mittel zum Verhindern des Überlaufens des kompandierenden Zählers (38) enthaltend eine Zähler-Logikschaltung (82, 84), die feststellt, ob in dem kompandierenden Zähler (38) mindestens eine binäre 1 oder mindestens eine binäre 0 gespeichert ist, ein zwischen einen Ausgang (66) der Zwischenspeicher- Logikschaltung und den Inkrementeingang (68) des kompandierenden Zählers geschaltetes erstes Sperrgatter (70), das eine Zählerstandszunahme verhindert, wenn der kompandierende Zähler nur 1-Signale speichert, und ein zwischen einen Ausgang (76) der Zwischenspeicher-Logikschaltung und den Dekrementeingang (80) des kompandierenden Zählers geschaltetes zweites Sperrgatter (78), das eine Zählerstandsabnahme verhindert, wenn der kompandierende Zähler nur O-Signale speichert.

409848/09 1 1

4. Anordnung nach Anspruch 3» gekennzeichnet durch Mittel (Fig. 1A, Fig. 4, Fig. 5) zum dynamischen Ändern der Schaltfrequenz (Vorwärtszähl- oder Rückwärtszählfrequenz) des kompandierenden Zählers enthaltend eine zusätzliche Zähler-Logikschaltung (104; 132, 134; 132», 134), die an eine Gruppe der höchstwertigen Ziffernstellen des kompandierenden Zählers (38) angeschlossen ist, um festzustellen, ob in einer oder in mehreren dieser höchstwertigen Ziffernstellen ein. 1-Signal vorhanden ist, Zähleinrichtungen (120, 122; 136), die auf die Ausgangssignale der Zwischenspeicher-Logikschaltung ansprechen, um in Gegenwart von entweder eines inkrementbefehls (am Ausgang 66) oder eines Dekrementbefehls (am Ausgang 76) der Zwischenspeicher-Logikschaltung Taktimpulse zählen und beim Erreichen eines vorbestimmten Zählwerts Ausgangssignale abgeben, und eine Logikschaltung (108, 112, 110, 114; 144, 148, 150) zur Steuerung der Zählfrequenz des kompandierenden Zählers, die das tatsächliche Inkrementbefehls- oder Dekrementbefehlssignal an den kompandierenden Zähler abgibt, und zwar entweder als Ausgangssignal von den Zähleinrichtungen (120, 122; 136) oder als Ausgangssignal der zusätzlichen Zähler-Logikschaltung (104; 132, 134; 132», 134), um zu bewirken, daß der kompandierende Zähler mit einer oder mehreren verhältnismäßig niedrigen Zählfrequenzen oder mit einer verhältnismäßig hohen Zählfrequenz weitergeschaltet wird.

5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß jedes Inkrementbefehlssignal und jedes Dekrementbefehlssignal gleichzeitig als Rücksetzsignal einem Rücksetzanschluß (128, 130; 154) der betreffenden Zähleinrichtung zugeführt wird.

409848/0911

6. Anordnung nach Anspruch 5 mit zwei relativ niedrigeren Zählfrequenzen,

dadurch gekennzeichnet, da8 jede Zahl einrichtung (136) derart ausgelegt ist, daß sie ein erstes Zählwert-Ausgangssignal (am Ausgang 140) abgibt, das beim Erreichen eines höheren vorbestimmten Zählwerts auftritt und von den beiden relativ niedrigeren Zählfrequenzen der kleineren zugeordnet ist, daß dieses erste Zählwert-Ausgangssignal beim Auftreten der im Anspruch 4 genannten Bedingungen erzeugt und zum kompandierenden Zähler (38) geleitet wird, daß eine oder beide Zähleinrichtungen (136) derart modifiziert sind, daß sie ein zweites Zählwert-Ausgangssignal (am Ausgang 138) abgeben, das beim Erreichen eines niedrigeren vorbestimmten Zählwerts auftritt und von den beiden relativ niedrigeren Zählfrequenzen der höheren zugeordnet ist, daß die zusätzliche Zähler-Logikschaltung zwei ODER-Glieder (152_f 134; 132¹, 134) aufweist, von denen das erste ODER-Glied (132; 132') an eine Gruppe von höchstwertigen Ziffernstellen des kompandierenden Zählers (38) angeschlossen ist, daß das Ausgangssignal des ersten ODER-Glieds unter den im Anspruch 4 angegebenen Bedinungen als das der relativ höheren Zählfrequenz zugeordnete Signal dem kompandierenden Zähler zugeleitet wird, daß das zweite ODER-Glied (134) eingangssei tig an eine Gruppe von nächsthöchstwertigen Ziffernstellen, des kompandierenden Zählers (38) angeschlossen ist und ausgangsseitig mit einem zugeordneten von einem oder zwei UND-Gliedern (150) verbunden ist,

wobei in der Logikschaltung zur Steuerung der Zähl frequenz des kompandierenden Zählers jeweils ein UND-Glied für jede modifizierte Zfihi einrichtung (136) vorgesehen ist, und daß jedes dieser UND-Glieder einen zweiten Eingang aufweist, dem das zweite Zählwert-Ausgangssignal der zugeordneten modifizierten Zähleinrichtung (136) zugeführt wird, und daher von den beiden relativ niedrigeren Zählfrequenzen das der höheren Zählfrequenz zugeordnete Signal liefert, das unter den im Anspruch 4 angegebenen Bedingungen dem kompandierenden Zähler zugeführt wird.

409848/0911

7. Anordnung nach Anspruch 6, dadurch gekennzeichnet,, daß das erste ODER-Glied (132*) an eine Gruppe von höchstwertigen Ziffernstellen des kompandierenden Zählers (38) angeschlossen ist, wobei aus dieser Gruppe allerdings die höchstwertige Ziffernstelle oder mehrere der höchstwertigen Ziffernstellen ausgeschlossen sind, und daß für jede ausgeschlossene Ziffernstelle pro nach Anspruch 5 modifizierter Zähleinrichtung ein Zählfrequenzverdopplungs-UND-Glled (156) vorgesehen ist, daß dieses UND-Glied (156) mit seinem einen Eingang an eine der ausgeschlossenen höchstwertigen Ziffernstellen angeschlossen ist, um ein darin gespeichertes 1-Signal zu empfangen, und daß ein zweiter Eingang dieses UND-Glieds (156) mit dem Rücksetz- . anschluß (154) der zugeordneten Zähleinrichtung (136) entsprechend Anspruch 5 verbunden ist, und daß der Ausgang dieses UND-Glieds (156) an den Eingang einer entsprechenden Stufe in einer Gruppe von niedrigstwertigen Bitstellen des kompandlerenden Zählers (38) angeschlossen ist,' wobei die niedrigstwertige Bitstelle aus dieser Gruppe ausgeschlossen ist, so daß die relativ höhere Zähl frequenz für jede ausgeschlossene höchstwertige Ziffernstelle, die eine binäre 1 speichert, verdoppelt wird.

8· Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß nur die tatsächlich höchstwertige Ziffernstelle und nur die tatsächlich niedrigstwertige Ziffernstelle des* koapandlerenden Zählers (38) ausgeschlossen sind, daß lediglich ein einziges Zählfrequenzverdopplungs-UND-Glied (156) pro nach Anspruch 5 Modifizierter Zähleinrichtung vorgesehen ist und daß der Ausgang dieses Zählfrequenzverdopplungs-UND-Glieds an die zweitniedrigstwertige Ziffernstelle des kompandierenden Zählers (38) angeschlossen ist, um eine Verdopplung der nach Anspruch 4 relativ höheren Zählfrequenz zu erzielen.

409848/091 1

9. Anordnung nach Anspruch 7 oder 8,
dadurch gekennzeichnet, daß jedes Zählfrequenzverdopplungs-UND-Glied (156) einen dritten Eingang aufweist, dem das Sperr signal nach Anspruch 3 zugeführt wird, um .unter den Bedingungen, die nach Anspruch 3 eine Zunahme oder Abnahme des Zählerstands des kompandierenden Zählers unterbinden, eine Verdopplung der Zählfrequenz zu verhindern.

10. Anordnung nach einem der Ansprüche 1 bis 9, gekennzeichnet durch einen Analog/Digital-ümsetzer (26), der an die Stufen des akkumulierenden Speichers (30) angeschlossen ist und der mindestens eine Annäherung der auf den neuesten Stand gebrachten, sich ständig ändernden Information wiedergibt.

11. Anordnung nach Anspruch 10, die einen Codierer darstellt, dadurch gekennzeichnet, daß ein Analogsignalvergleicher (16) vorgesehen ist, der das sich ständig ändernde ankommende Eingangssignal (am Anschluß 14) mit dem Ausgangssignal (am Anschluß 18) des Analog/Digital-Umsetzers (26) vergleicht und der von der Taktimpulsquelle taktiert wird, um an seinem Ausgang (24, c) zu Taktimpulszeiten entsprechend dem Ergebnis des Vergleichs binäre 1- oder O-Signale abzugeben, wobei der Ausgang des Vergleichers (16) den Ausgang der im Anspruch 1 genannten Binär signalquelle darstellt und gleichzeitig als Signalquelle für einen Decodierer dient.

409848/U911

12. Anordnung nach Anspruch 10, die einen Decodierer bildet, insbesondere in Verbindung mit einem Codierer nach Anspruch 11, dadurch gekennzeichnet, daß der Decodierer die im Anspruch 1 genannten Binärsignale direkt oder indirekt- von einem Codierer empfängt, der die Binärsignalquelle (Anschluß c) bildet, daß die Taktimpulsquelle ein Taktsignalgenerator (94) ist, der mit den empfangenen Binärsignalen phasenverriegelt ist, und daß das Ausgangssignal des Analog/Digital-Umsetzers (26) zumindest eine Annäherung an die auf den neuesten Stand gebrachte, decodierte, sich ständig ändernde Information darstellt.

13· Anordnung naöh Anspruch 11 und 12, wobei der Decodierer nach Anspruch 12 Binärsignale vom Codierer nach Anspruch 11 empfängt,

dadurch gekennzeichnet, daß in dem Codierer (Fig. 2) die sich ständig ändernde tatsächliche Information durch ein Vorcodierfilter (12) geleitet wird, bevor sie zu dem Vergleicher (16) gelangt, und daß der Decodierer (Fig. 3) ein Nachdecodierfilter (100) aufweist, dessen Eingang an den Analog/Digital-Umsetzer (26) angeschlossen ist und dessen Charakteristik der Umkehrung der Charakteristik des Vorcodierfilters angepaßt ist, so daß das Nachdecodierfilter an seinem Ausgang eine möglichst gute Annäherung an die sich ständig ändernde ursprüngliche Information zur, Verfügung stellt.

14. Anordnung nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß es sich bei dem Addierer/Subtrahierer (36) um einen Paralleladdierer handelt, der bei jeder Taktimpulszeit die Inhalte von allen Stufen des akkumulierenden Speichers (30) gleichzeitig ändert.

15. Anordnung nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß der Zwischenspeicher (56) ein nicht geschlossenes Schieberegister ist, dessen Inhalt bei jeder Taktimpulszeit verschoben werden kann. A 09848/0911

Leerseite