DE2516599A1

DE2516599A1 - Differenz-pulscodesignalcodierer

Info

Publication number: DE2516599A1
Application number: DE19752516599
Authority: DE
Inventors: Ralph Carter Brainard; James Charles Candy
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1974-04-18
Filing date: 1975-04-16
Publication date: 1975-10-30
Also published as: US3925731A; FR2268400A1; AU8016775A; JPS50146258A; NL7504649A; FR2268400B1; SE401885B; DE2516599C2; SE7504066L; GB1494283A; GB1494281A; JPS6016141B2; BE827940A; AU499750B2; IT1032666B; CA1053373A; CH595016A5

Description

BLUMBACH . WESER · BERGEN · KRAMER ZWIRNER . HIRSCH

PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN ^ ^ I D 3 v? sJ

Postadresse München: Patentconsult 8 München 60 Radeckestraße 43 Telefon (089)883603/883604 Telex 05-212313 Postadresse Wiesbaden: Patentconsult 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121) 562943/561998 Telex 04-186

WESTERN ELECTRIC COMPANY Brainard, R.C.2-16 INCORPORATED

195 Broadway, New York, New York 10007, V. St. A.

Differenz-Pulscodesignalcodierer

Die Erfindung betrifft einen Differenz-Pulscodesignalcodierer mit einer Analog-Subtrahierschaltung, die einen ersten Anschluß zur Aufnahme eines in digitale Form umzuwandelnden Analog-Eingangssignals besitzt, einer Integratorschaltung, die auf das Ausgangssignal der Analog-Subtrahier schaltung anspricht, einer digitalen Quantizierschaltung, die eine Schwellenwertschaltung zur Erzeugung eines Ausgangsimpulses bei jedem Erreichen einer vorbestimmten Schwellenwertamplitude durch das Ausgangssignal der Integratorschaltung aufweist, derart, daß ein Impuls-vorhanden- oder Impulsnichtvorhanden-Zustand des digitalen Ausgangssignals ein Ansteigen oder Abfallen des Analog-Eingangssignals angibt, und mit einer auf das digitale Ausgangssignal ansprechenden Rückkopplungsschaltung, die eine analoge Näherung des digitalen Ausgangssignals

509844/0785

an einen zweiten Anschluß der Analog-Subtrahierschaltung anlegt.

Seit der Schaffung der Deltamodulation wurden über viele Jahre beträchtliche Anstrengungen unternommen, die Realisierung der möglichen Vorteile auf Grund der relativen Einfachheit von Codierern und Decodierern unter Verwendung des Deltamodulationsprinzips zu vereinfachen. Bei der Codierung nach Art der Deltamodulation wird ein kontinuierliches Analog-Eingangssignal mit einer rückgekoppelten diskreten Analogsignal-Näherung des Eingangssignals in einem früheren Zeitintervall verglichen und das sich ergebende Fehlersignal zur Erzeugung eines digitalen Ausgangssignals abgetastet, das die Art der Differenz zwischen dem kontinuierlichen und dem diskreten Analogsignal ausdrückt. Im Codierer-Rückkopplungsweg sowie im Decodierer einer Empfangsstation benutzt man irgendeine Art einer Analogsignalerzeugung und Signalintegration, um die diskrete Analog-Näherung aus dem digitalen Ausgangssignal zu erzeugen.

Die einfachsten Deltacodierer werden 1-Bit-Codierer genannt, da sie entweder einen Impulsvorhanden-Signalzustand oder einen Impulsnichtvorhanden-Signalzustand liefern, um anzuzeigen, ob, das Fehlersignal zum Abtastzeitpunkt positiv ist oder nicht. Üblicherweise wird im

50984 4/0785

Rückkopplungsweg des einfachen 1-Bit-Codierers eine analoge Integration benutzt, und das Ausgangssignal nimmt in Abhängigkeit von jedem digitalen Ausgangssignal schrittförmig zu oder ab um einen gegebenen Betrag. Dieses System ist nicht in der Lage, Einzelheiten des analogen Eingangssignals aufzulösen, die kleiner sind als die Schrittgröße. Folglich müssen die Schritte sehr klein sein und demgemäß die Abtastfrequenz hoch. Eine Abtastfrequenz von 8 oder mehr MHz ist häufig erforderlich, damit das digitale Signal schnellen Änderungen der Analogsignale folgen kann, ohne daß eine Verzerrung auf Grund zu großer Steigung auftritt. Es ist bekannt, daß bei solchen Analog-Integratoren Schwierigkeiten auftreten, eine gute Symmetrie zwischen positiv- und negativgerichteten Signalausschlägen aufrechtzuerhalten, die durch das di-•gitale Eingangssignal des Integrators befohlen werden und von denen man annimmt, daß sie gleiche Größe besitzen.

Eine Abwandlung des einfachen Deltamodulationscodierers ist ein Differenz-Codierer, bei dem das Ausgangssignal eine Folge von Vielbit-Pulscodewörtern ist. Jedes Wort gibt eine von einer begrenzten Zahl von unterschiedlichen Integrator-Schrittgrößen an, welche die Analogsignal-Änderungen beschreiben können. DerDifferenz-Codierer kann mit einer gegenüber den vorerwähnten 1-Bit-Codierern

5088U/0785

etwas verringerten Abtastfrequenz betrieben werden. Die sich ergebende Signalqualität ist zv/ar für Sprachübertragungen brauchbar, aber die Schaltungen sind kompliziert und teuer, die erforderlich sind, um die zu benutzende Schrittgröße festzulegen und um aus den Vielbitwörtern die Analog-Information wiederzugewinnen.

Eine v/eitere Abwandlung des Differenz-Codierers ist der sogenannte Direktrückkopplungs-Codierer gewesen. Auch dieser Codierer benutzt das Vielbit-Format, enthält aber im vorwärtsgerichteten Signalweg einen Analog-integrator, um das Komparator-Ausgangssignal vor der Schwellenwertbildung zu integrieren. Der Integrator bewirkt, daß das diskrete Analog-Näherungssignal vom Rückkopplungsweg zwischen Stufen so schwingt, daß sein Mittelwert gleich dem Mittelwert des Eingangssignals ist. Das mittlere Ausgangssignal dieser Schaltung über ein Nyquist-Intervall löst Einzelheiten auf, die wesentlich kleiner als die Schrittgröße sind. Dieses Verfahren ist mit Interpolierung bezeichnet worden. Bei diesen bekannten Codierern mit Interpolierung sind jedoch die oben erwähnten Probleme der analogen Rückkopplungsintegratoren bestehen geblieben. Außerdem neigen sie stark zu Instabilitäten, wenn der Integrator im vorwartsgerichteten Signalweg bei hohen Frequenzen wirksam ist, beispielsweise bei der Abtastfrequenz des Co-

509844/0785

dierers, und eine Verstärkung besitzt, die hoch genug ist, damit ein eindeutiges Ansprechen auf die kleinste Schrittgröße zu einer guten Interpolierung führt. Eine kleinere Verstärkung oder eine Verringerung der oberen Grenzfrequenz für die Kennlinie der Integration in Vorwärtsrichtung zur Verbesserung der Stabilität bewirkt also, daß der Codierer dem Analog-Eingangssignal langsamer folgt und Probleme hinsichtlich einer zu starken Steigung auftreten, falls die Abtastfrequenz nicht wesentlich erhöht wird.

Bemühungen zur Verbesserung der verschiedenen Typen von Deltamodulationscodierern haben sich üblicherweise auf solche widerstrebenden Forderungen konzentriert, wie eine Reduzierung der Abtastfrequenz, eine Erhöhung des dynamischen Bereichs, d. h., des gesamten Amplitudenbereiches, der von einem einzigen Codierer erfaßt werden kann und eine Verbesserung des Ansprechens auf sowohl langsam als auch schnell sich ändernde Eingangssignale. Die Ergebnisse dieser Anstrengungen sind gewöhnlich nicht in allen drei Bereichen für einen einzigen Codierer erfolgreich gewesen, da Verbesserungen in einem Bereich häufig auf Kosten von Nachteilen in wenigstens einem anderen Bereich oder auf Kosten der Kompliziertheit der Schaltungsanordnung erzielt worden sind. Es ist bekannt, daß eine hohe Abtastfrequenz die Codiererschaltungen und Bauteile an die Grenzen ihrer

S098U/Ö78S

Möglichkeiten "bringt, daß aber eine verringerte Abtastfrequenz üblicherweise zu einer schlechteren Auflösung und einem kleineren dynamischen Bereich führt, da der Codierer nicht in der Lage ist, schnellen Änderungen von Analog-Eingangssignalen zu folgen. Eine Vergrößerung des dynamischen Bereichs eines Codierers bedeutet üblicherweise, daß die Abtastfrequenz erhöht werden muß oder wenigstens eine wesentliche Erhöhung der Kompliziertheit und Kosten in Kauf genommen werden muß, um irgendeine Anpassungsxunktion zur Änderung der Schrittgröße des Codierers vorzusehen, wenn die Änderungsgeschwindigkeit des Analogsignals sich schnell ändert.

Beispielsweise sind kompandierte Systeme nach dem Stand der Technik üblicherweise abhängig von der Änderungsgeschwindigkeit des Analogsignals und erfassen Einzelheiten kleiner Analogsignale nicht, die schnell durch Null gehen. Solche kompandierten Deltamodulatorsysteme sind verschieden von den üblicherweise für Fernübertragungen von Fernsprechsignalen benutzten amplitudenabhängigen Kompander-Systemen. Daraus ergibt sich ein wesentlicher Qualitätsverlust, wenn zwischen den beiden Kompander-Formen transformiert wird. Wenn ein genaues Ansprechen auf sich langsam ändernde Analogsignale erwünscht ist, ist es selbst bei einer von der Änderungsgeschwindigkeit abhängigen Kompandierung üblicherweise nötig, für

509844/0785

den Codierer eine sehr kleine Schrittgröße vorzusehen. Dadurch ergeben sich Schwierigkeiten für die Auslegung der Schaltungen und eine Empfindlichkeit gegen kleine Ungenauigkeiten.

Wie bereits erwähnt, ist es bei 1-Bit-Codierern auch bekannt, eine Analogsignal-Integration sowohl auf dem Vorwärtsgerichteten Weg als auch auf dem Rückkopplungsweg eines Codierers vorzusehen, um einen Betrieb bei einer verhältnismäßig niedrigen Abtastfrequenz zu ermöglichen. Die Qualität des sich ergebenden Signals reicht jedoch für Fernsprechweitverbindungen nicht aus, bei denen strenge Anforderungen an die Einfügungsdämpfung des Codierers und Decodierers gestellt werden. Die Analog-Integratoren sind, wie bereits erwähnt, für positive und negative Schrittbefehle schwierig zu symmetrieren. Wenn eine Kompandierung verwendet werden soll, ist üblicherweise eine komplizierte Analogpegel-Abtastung und in einigen 1-Bit-Codierern eine zusätzliche Codierschleife erforderlich. Außerdem wurde festgestellt, daß die Integration in Vorwärtsrichtung sehr lose sein muß, d. h. die Integration ist nur in einem verhältnismäßig schmalen Frequenzbereich wirksam, um eine Betriebsartzu vermeiden, bei der das Ausgangssignal auf einer unnötig niedrigen Frequenz schwingt, und dadurch Störsignale im analogen Nutzbereich erzeugt. Eine

509 8-44/0785

solche Betriebsweise, die gelegentlich "Subbetriebsart" (submoding) oder "Doppelbetriebsart" (doublemoding) genannt wird, hat ähnliche Auswirkungen wie ein Codierer, der mit etwa der halben Abtastfrequenz arbeitet. Diese lose Integration verringert außerdem die Fähigkeit zur Durchführung einer Zeitinterpolierung und zur Erzeugung eines guten Ansprechens auf sich langsam ändernde Eingangssignale und erfordert daher eine verhältnismäßig kleine Schrittgröße und eine erhöhte Abtastfrequenz.

Bei einem Differenz-Codierer mit direkter Rückkopplung des 1-Bit-Tjrps werden Schieberegister benutzt, um eine Anzeige aufeinanderfolgender Bits eines Typs zu sammeln und eine entsprechend angepaßte positive oder negative Schrittgröße zur Änderung des analogen Eingangssignals herzustellen. Die Schieberegister führen zwar eine begrenzte Akkumulation durch und liefern eine geschwindigkeitsabhängige kompandierte Form des digitalen Gegenstückes des Analogsignals, aber der sich daraus ergebende, endgültige Analog-Bezugswert stellt nur eine sehr große Näherung des Analog-Eingangssignals dar, falls die Abtastfrequenz nicht sehr hoch ist. Ein solcher Codierer weist ebenfalls die Nachteile der oben erwähnten Deltamodulatoren mit Kompandierung auf.

Gewisse 1-Bit-Codierer des Deltamodulationstyps verwenden

5098U/0785

einen reversiblen Binärzähler im Rückkopplungsweg zur Digital-Akkumulation. Das Ausgangssignal des Zählers wird üblicherweise durch irgendeine Art eines Widerstands-Leiternetzwerks in analoge Form umgewandelt, bevor es mit dem Analog-Eingangssignal des Codierers verglichen wird. In solchen Codierern wird keine Fehlerintegration benutzt, so daß sie keine Zeitinterpolierung durchführen können. Außerdem müssen die Zähler groß genug sein, um eine brauchbare Auflösung für Analogsignale zu liefern, die menschliche Sprache darstellen, welche sowohl von lauten als auch von leisen Sprechern stammen kann. Außerdem ist der Aufbau von Widerstands-Leiternetzwerken zur Umwandlung der angesammelten Digital-Information aus solchen großen Zählern in analoge Form, außerordentlich schwierig und aufwendig. Beispielsweise wäre ein Zähler mit dreizehn Stufen in einem Codierer erforderlich, um eine brauchbare Auflösung für eine Fernsprech-Fernübertragungsanlage zu erreichen, bei der die Einfügungsdämpfung sorgfältig gesteuert sein muß. Ein Schieberegister ist generell nicht zur Erzielung einer ähnlichen digitalen Akkumulation verwendet worden, da eine Registerstufe je Analogsignalpegel erforderlich wäre, d. h., über 8000 Stufen, um eine Auflösung entsprechend der eines BinärZählers mit 13 Stufen zu erreichen.

Die Erfindung hat sich die Aufgabe gestellt, die oben

509844/0785

erläuterten Probleme zu überwinden. Zur Lösung dieser Aufgabe geht die Erfindung aus von einem Differenz-Pulscodesignalcoderer der eingangs genannten Art und ist dadurch gekennzeichnet, daß die Rückkopplungsschaltung einen Digital-Akkumulator aufweist, der reversibel entsprechend dem Impulsvorhanden- oder Impulsnichtvorhanden-Zustand des digitalen Ausgangssignals betrieben wird, und einen an den Digital-Akkumulator angekoppelten Digital-Analogwandler, der eine Analogdarstellung des Akkumulatorinhaltes an den zweiten Anschluß der Analog-Subtrahierschaltung gibt.

Bei einem Ausführungsbeispiel der Erfindung wird ein 1-Bit-Differenzpulscode in analoge Form durch eine kompandierte digitale Integration umgewandelt, d. h., eine digitale Akkumulation gefolgt von einer Digital-Analogumwandlung zur Erzeugung einer diskreten Näherung des durch den Differenzpulscode dargestellten Analogsignals. Eine kompandierte Integration bedeutet hier eine Integration, die nicht einheitliche Schrjfcfcgrößen verwendet und zu unterscheiden ist von einer gleichförmigen Integration, die einheitliche Schrittgrößen benutzt, obwohl in beiden Fällen ein komprimierter Code verwendet werden kann.

Das durch den Differenzpulscode dargestellte Analog-

509844/0785

signal und seine Analog-Näherung werden verglichen. Das sich ergebende Fehlersignal wird in einer festen Analogschaltung integriert, d. h., einem analogen Integrator mit einem wirksamen Frequenzbereich von einer Frequenz nahe dem unteren Ende des analogen Nutzbandes bis zu einer Frequenz nahe der Abtastfrequenz. Dem integrierten Fehlersignal werden periodisch Abtastwerte zur Bildung des 1-Bit-Differenzpulscode entnommen.

Entsprechend einem Ausführungsbeispiel der Erfindung wird die kompandierte Digital-Integration durchgeführt, in dem der 1-Bit-Differenzpulscode die Arbeitsrichtung eines Schieberegisters steuert, das mit der periodischen Abtastfrequenz getaktet wird. Die niedrigststellige Stufe des Registers wird so angesteuert, daß sie bei einer Schieberichtung binäre 1-Werte einführt, und die höchststellige Stufe wird so angesteuert, daß sie bei der anderen Schieberichtung binäre O-Werte eingibt.

Eine Integration auf dem Weg in Vorwärtsrichtung und eine Schieberegister-Akkumulation in der Rückkopplung schafft die Möglichkeit, daß der 1-Bit-Codierer auf dreistufige Weise statt in der üblicheren zweistufigen Weise interpoliert, wodurch ein Ausgleich dafür geschaffen wird, daß der Codierer nicht für mehr als. eine Abtastzeit auf einer gegebenen Stufe verharren

B098U/0785

kann, wie das bei Vielbit-Differenzcodierern geschieht.

Darüberhinaus bewirkt die Verwendung eines Digital-Akkumulators mit einem reversiblen Schieberegister automatisch eine Signalkompandierung. Diese Kompandierung schafft zusammen mit dem Effekt der Zeitinterpolierung die Möglichkeit, daß der Codierer eine Auflösung besitzt, die der vergleichbar ist, die mit bekannten Codierern unter Verwendung von Zähler-Akkumulatoren erreicht wird, welche jedoch eine um 50% größere Zahl von Stufen als in dem Schieberegister besitzen und eine um mehr als 500 mal größere Genauigkeit in einem zugeordneten Widerstands-Leiternetzwerk zur Digital-Analogumwandlung erfordert. Ein Codierer unter Verwendung des vorerwähnten Schieberegister-Akkumulators ist kompatibel mit einer Digital-Funktion zur Einschränkung von Übertragungsfehlern bei Digital-Signalen.

Nachfolgend wird die Erfindung an Hand der Zeichnungen näher beschrieben. Es zeigen:

Fig. 1 ein vereinfachtes Schaltbild eines Differenz-Pulscode systems unter Verwendung eines Digital-Akkumulators nach der Erfindung;

Fig. 2A und 2B in der Anordnung nach Fig. 2C das Schaldbild des Codierers in dem System nach

509844/0785

Fig. 1;

Fig. 3 Kurvendiagramme zur Erläuterung des Ansprechens des Codierers auf sich schnell ändernde Analog-Eingangssignale;

Fig. 4 Kurvendiagramme zur ErMuterung des An-

sprechens des Codierers auf sich langsam ändernde Analog-Eingangssignale;

Fig. 5A bis 5G eine Gruppe von Kurvendiagrammen

zur Erläuterung des Einflusses unterschiedlicher Arten der Akkumulator-Signalgabe auf die Dauer von Übertragungsfehler-Auswirkungen .

Vor der Beschreibung der Erfindung wird zweckmäßig ein Kompander-Codesystem erläutert, das häufig zur digitalen Darstellung von Fernsprechsignalen benutzt wird, die über große Entfernungen zu übertragen sind. Das gleiche System wird bei der vorliegenden Erfindung angewendet. Es benutzt eine zur Basis 2 logarithmische Kompandierung in Form einer stückweise linearen Näherung der bekannten mu-Gesetz-Kompandierregel, bei der Signaländerungen mit kleinen Amplituden durch kleine Schritte und Änderungen mit größeren Amplituden durch entsprechend größere Schritte dargestellt v/erden. Bei der stückweise linearen Näherung wird der gewünschte Amplitudenbereich in eine vorbestimmte Anzahl von Abschnitten unterteilt. Häufig

509844/078 5

findet man 8 positive und 8 negative Abschnitte bei Fernsprech-Sprachübertragungen und auf dem Gebiet des Fernsehens, die auch hier benutzt werden. Jeder Abschnitt ist zweimal so groß wie der nächst niedrigere Abschnitt in einer ansteigenden Folge von kleinen zu großen Werten. Jeder Abschnitt ist unterteilt in eine gemeinsame Anzahl von Intervallen gleicher Größe innerhalb eines Abschnittes.

Eine zweckmäßige Anzahl von Intervallen in kommerziellem Gebrauch, die auch hier verwendet wird, ist 16 gleiche Intervalle je Abschnitt. Die Abschnittsgrenzen können dann beispielsweise bei den Werten 0,1,3,7,...(2ⁿ-1), 255 liegen, wobei η ganzzahlige Werte von 0 bis 8 Einheiten zur Anpassung an Signale im Bereich von - 255 Einheiten besitzt, Das kleinste Intervall ist dann 1/16 des Segments von 0 bis 1 und entspricht einer Auflösung von besser als 13 Bits in einem linearen Pulscode. Die gleiche Auflösung wird erfindungsgemäß durch 8 Betragsbits und ein Vorzeichenbit erreicht, die in Codier- und Decodierausrüstungen mit der Möglichkeit zur Interpolierung von 16 unterschiedlichen Werten zwischen benachbarten Stufen verwendet werden, welche durch das Vorzeichen- und die Betragsbits dargestellt sind.

Fig. 1 ist ein vereinfachtes Blockschaltbild einer

509844/0785

Nachrichtenübertragungsanlage unter Verwendung einer Akkumulation durch die Schieberegister-Kompandiertechnik nach der vorliegenden Erfindung. In einem Codierer 10 werden kontinuierliche Analogsignale an einen Eingang einer Subtrahierschaltung 11 angelegt, um mit einer diskreten Analogsignal-Näherung verglichen zu werden, die aus einem Zeitabschnitt des Analogsignals in einem vorhergehenden Zeitintervall abgeleitet worden ist. Der Ausdruck "diskret" wird benutzt, weil die Näherung sich aus einer Digital-Operation ergibt und daher schrittförmig im Unterschied zu dem kontinuierlichen Eingangssignal des Codierers ausgebildet ist. Das sich ergebende Differenzsignal ist ein Fehlersignal und wird über einen Integrator 12 an einen Eingang einer getakteten Schwellenwertschaltung 13 gegeben. Ein getakteter Schalter kann bei gewissen Anwendungen zwischen die Subtrahierschaltung 11 und den Integrator 12 geschaltet sein, er ist aber für das spezielle, an Hand der Fig. 2A und 2B zu beschreibende Ausführungsbeispiel nicht erforderlich. Ein über eine Leitung 16 geliefertes Abtasttaktsignal tritt mit einer Abtastfrequenz auf, die oberhalb der Nyquist-Frequenz liegt, d. h., größer ist als der zweifache Wert der oberen Grenzfrequenz des analogen Nutzfrequenzbandes für kontinuierliche Analog-Signale, die voraussichtlich an den· Codierer 10 angelegt werden. Die Ausgangssignale der Schwellenwertschaltung 13 enthalten entweder ein Impuls-

509844/078S

vorhanden- oder ein Impulsnichtvorhanden-Signal abhängig davon, ob das integrierte Fehlersignal eine Größe besitzt, die den Schwellenwert der Schwellenwertschaltung übersteigt oder nicht.

Für Fernsprechsignale mit Weitverkehrsqualität hat der Abtasttakt auf der Leitung 16 zweckmäßig eine Frequenz, die gleich dem doppelten Wert des Produktes der Nyquist-Frequenz für das kontinuierliche Analog-Signal und der Anzahl von Intervallen je Abschnitt in einer mu-Gesetz-Kompandieranordnung mit η-Abschnitten ist, deren Grad der Signalauflösung vergleichbar dem für einen bestimmten Codierer der hier beschriebenen Art gewünschten Grad der Auflösung ist. Der Ausdruck "Grad der Auflösung" bezieht sich auf die Größe der kleinsten Analogsignalamplitude, die genau durch das digitale Ausgangssignal des Codierers wiedergegeben werden kann. Obwohl die angegebene Abtastfrequenz niedrig im Vergleich zu derjenigen Abtastfrequenz ist, die in vielen Deltamodulationscodierern verwendet wird, ist sie verhältnismäßig hoch im Vergleich zur Nyquist-]requenz für ein Analogsignal. Die angegebene Abtastfrequenz vereinfacht jedoch die Verwendung eines zu beschreibenden Dreistufen-Zeitinterpäierungseffektes, der es verhältnismäßig einfach macht, kurzzeitige Störsignale auszuschalten, und zwar sowohl deswegen, weil die Frequenzanteile der Störsignale

509844/078 5

' - 17 -

weit oberhalb des analogen Nutzbandes verschoben werden, als auch weil die diskrete Analogsignal-Näherung sLch in jeder Abtastperiode ändern muß, so daß Störsignale sich auszulöschen versuchen. Nichtsdestoweniger muß der Codierer die gleiche, noch zu beschreibende Betriebsweise bei niedrigeren Abtastfrequenzen benutzen, und es wurde gefunden, daß sich eine subjektiv befriedigende Betriebsweise für Abtastfrequenzen ergibt, die für Sprachsignale den niedrigen Wert von 70 kHz besitzen.

Das Ausgangssignal der Schwellenwertschaltung 13 ist, wie oben erwähnt, eine Impulsfolge, die eine Folge von Amplitudendifferenz- Informationssignal-Bits darstellt, welche das kontinuierliche Analog-Eingangssignal des Codierers darstellen. Dieses digitale Ausgangssignal des Codierers ist dasjenige Signal, welches mit Vorteil zu dem Decoder 17 einer entfernten Empfangsstation übertragen wird.

Im Codierer 10 wird die digitale Signalfolge von der Schßllenwertschaltung 13 außerdem zur Steuerung der Betriebsrichtung eines reversiblen Schieberegisters 19 verwendet, das Schiebetaktsignale von einer Leitung 20 mit einer Frequenz erhält, die gleich der Frequenz der Abtasttaktsignale auf der Leitung 16 ist. Diese Richtungssteuerung ist so beschaffen, daß ein Impuls auf der Steuerleitung 21 das Register 19 veranlaßt, seinen Inhalt von rechts nach links entsprechend der

5098U/0785 ■

Darstellung in der Zeichnung zu verschieben. Wie sich nachfolgend zeigen wird, stellt diese Schieberichtung eine Verschiebung von der niedrigststelligen Stufe des Registers zur höchststelligen Stufe dar. Entsprechend schiebt das Register bei Abwesenheit eines Impulses auf der Leitung 21 seinen Inhalt unter Ansprechen auf Schiebetaktirapulse von links nach rechts, d.h., von der höchststelligen Stufe in Richtung zur niedrigststelligen Stufe. Während der Operation des Schieberegisters 19 ist seine niedrigststellige Stufe immer über eine Leitung 22 so angesteuert, daß bei Linksschiebeoperationen binäre 1-Signale in das Register eingegeben werden. Auf entsprechende Weise ist die höchststellige Stufe des Registers dauernd über eine Leitung 23 so angesteuert, daß bei Rechtsschiebeoperationen binäre O-Signale in das Register eingegeben werden.

Das Register 19 enthält eine Anzahl von Stufen, die gleich der Anzahl von Analogsignal-Amplitudenstufen entsprechend .den Abschnittsgrenzen bei der erwähnten mu-Gesetz-Kompandieranordnung für einen Amplitudensignalbereich ist, der genügend groß ist, um alle Analog-EingangsSignalamplituden von Interesse und mit einer Polarität zu erfassen. Die Intervalle innerhalb der Abschnitte sind nicht besonders in. dem im Register

509844/0785

gespeicherten Code gekennzeichnet. Die Verarbeitung bipolarer Signale soll in Verbindung mit den Schaltungseinzelheiten des Codierers gemäß Fig. 3 beschrieben werden. Das Ergebnis der Schieberegisteranordnungen, die gerade für das Register 19 beschrieben worden sind, besteht darin, daß sich der Registerinhalt in jedem Codierer-Abtastintervall nur um 1 Bit ändern kann und sich in jedem Abtastintervall ändern muß. Außerdem enthält das Register immer n-binäre 1-Werte, die einander am niedrigststelligen Ende des Registers benachbart sind, und m-binäre 0-Werte, die einander im restlichen Teil des Registers benachbart sind. Das Verhältnis n:m ändert sich entsprechend mit dem Analog-Eingangssignal, um auf diese Weise unterschiedliche Impulsmuster im digitalen Ausgangssignal der Schwellenwertschaltung 13 zu veranlassen. Jede Digitalwort-Darstellung, die zu irgendeinem gegebenen Zeitpunkt im Register 19 enthalten ist, stellt jedoch in binärcodierter Form einen der unterschiedlichen Abschnittsgrenzen-Amplitudenwerte vom kleinsten Wert (nur O-Werte) zum größten Wert (nur 1-Werte) im mu-Gesetz-Kompandierbereich des Codierers dar. Beispielsweise sind die Abschnittsgrenzen, die die Analogstufen 0, 1 und 3 darstellen, die folgenden n:m-Codezeichen:

00000000
00000001
00000011.

509844/0785

Aus dem vorgehenden ergibt sich, daß das Schieberegister 19 Zunahme- und Abnahmeinformationen für das kontinuierliche Analogsignal ansammelt. Das angesammelte Ergebnis erhält man direkt in Form eines komprimierten Codes, und dessen Kombination mit einer Zeitinterpolierung macht es unnötig, zusätzlich Bits eines komprimierten Code zur Angabe der Intervallnummer zu verwenden. Folglich erfordert die Rückwandlung in diskrete Analogsignale nur verhältnismäßige wenige Widerstände und erfolgt mit einem R/2R-Widerstands-Leiternetzwerk, das noch beschrieben werden soll. Darüberhinaus ist der verwendete komprimierte Code kompatibel mit dem oben beschriebenen Kompander-Codesystem, das kommerziell für die Übertragung von Fernsprechsignalen über große Entfernungen benutzt wird, da er von der Amplitude statt von der Änderungsgeschwindigkeit abhängig ist.

Gleiche Ausgangssignale von unterschiedlichen Stufen des Schieberegisters 19 werden zur Anlegung einer Treibspannung an ein R/2R-Widerstands-Leiternetzwerk 25 benutzt. D.h., die Schieberegister-Ausgangssignale werden über Anzapf- oder Sprossenwiderstände an widerstandsmäßig in gleichem Abstand angeordnete Schaltungspunkte eines Spannungsteilers angelegt, der einen Längsholm einer Leiter bildet. Das Leiternetzwerk enthält also Sprossenoder Querwiderstände 26, die in Fig. 1 alle den gleichen

5098U/0785

Wert 2R haben, und Längswiderstände 27» die alle den gleichen Wert R haben.

Eine Leitung 28 koppelt das höchststellige Ende des Leiternetzwerkes 25 mit einem Eingang der Subtrahierschaltung 11, um dieser die oben erwähnten diskreten Analogsignal-Näherungen zum Vergleich mit dem kontinuierlichen Analog-Eingangssignal des Codierers zu liefern. Die Versorgungsspannungen der Schieberegister— stufen sind gewählt, daß jede Stufe die gleiche Ausgangs- -spannung für einen entsprechenden Binärsignalzustand in der Stufe liefert. Der gemeinsame Pegel ist mit Bezug auf die Widerstandswerte R und 2R des Leiternetzwerkes so gewählt, daß jedes binärcodierte Wort, das im Register 19 erscheinen kann, zu einem unterschiedlichen Analogsignalpegel auf der Leitung 28 führt. Diese letztgenannten Analogsignalpegel stellen nicht die oben erwähnten Abschnittsgrenzen-Stufen des mu-Gesetz-Kompandersystems dar, sondern sind gegen diese um einen Betrag verschoben, der zwei Bedingungen genügt. Die erste dieser beiden Bedingungen ist die, daß jedes Paar von benachbarten diskreten Analogsignal-Pegeln auf der Leitung 28 einen der vorerwähnten Absohnittsgrenzen-Pegel umfassen und in gleichem Amplitudenabstand von diesem sein muß, so daß der Mittelwert der aufeinander folgenden beiden Pegel auf der Leitung 28 gleich dem umfaßten Abschnittsgrenzen-Pegel ist. Die zweite

509844/0785

25Ί6599

Bedingung für die Signalpegel auf der Leitung 28 ist die, daß die Folge von Pegeln vom kleinsten zum größten im interessierenden Bereich einen gegenseitigen Abstand mit Werten besitzt, die in binärbewerteter Weise ansteigend, h., die Abstände zwischen benachbarten Pegeln sind 1, 2, 4, 8 usw. Demgemäß sind die diskreten Analogsignal-Pegel auf der Leitung 28 mit Vorteil proportional zu den Werten - 1/3, - 1·§ + /2ⁿ *s_t wobei η ganzzahlige Werte zwischen zwei und zehn für die oben erwähnten Abschnittsgrenzen-Pegel zwischen O und 255 besitzt. Der Mittelwert von +1/3 und -1/3 hat dem-

gemäß den Wert 0. Der Mittelwert von +1/3 und+W ist

p A

Der Mittelwert von +1# und +4^ ist 3, usw.

Nachfolgend wird in Verbindung mit Fig. 3 gezeigt, daß für eine schnelle Änderung des Analog-Eingangssignals die rückgekoppelte diskrete Analogsignal-Näherung schrittweise nach oben oder unten geht, um dem Analog-Eingangssignal zu folgen. Wenn das rückgekoppelte Signal zu weit fortschreitet, geht es während der nächsten Abtastzeit zurück, um den Mittelwert einzustellen. Ein zunehmendes kontinuierliches Analogsignal, das größer ist als die diskrete rückgekoppelte Signalnäherung führt also zu einem positiven Fehlersignal von der Subtrahierschaltung 11 zum Integrator 12. Die Schwellenwertschaltung 13 erzeugt unter Ansprechen auf

509844/0785

das Ausgangssignal des Integrators einen Impuls, der über die Leitung 18 übertragen wird und eine Linksverschiebung im Register 19 veranlaßt. Die Verschiebung führt zu einer zusätzlichen binären 1 im rechten Teil des Registers und erhöht dadurch das diskrete Analogsignal auf der Leitung 28 auf den nächsthöheren Pegel, um das kontinuierliche Analog-Eingangssignal zu verfolgen. Wenn dieser Schritt groß genug ist, um das ^;Analogeingangssignal zu übersteigen, da das Eingangssignal entweder langsamer ansteigt oder auch abnimmt, ist das Differenzsignal von der Subtrahierschaltung 11 negativ und das Ausgangssignal des Integrators 12 wird kleiner. Wenn die Verringerung ausreicht, wird die Schwellenwertschaltung 13 während des nächsten Abtasttaktzeitpunktes nicht betätigt, es wird kein Impuls auf die Richtungssteuerleitung 21 gegeben, und das Schieberegister 19 schiebt nach rechts. Dadurch wird die Anzahl binärer 1-Werte im Register verringert und auf diese Weise das diskrete Analogsignal auf der Leitung 28 auf den nächst niedrigeren Pegel gebracht.

Wenn das kontinuierliche Analog-Eingangssignal des Codierers auf irgendeinem Pegel einschließlich des A.mplitudenwertes Null verhältnismäßig konstant bleibt, springt das diskrete Signal auf der Leitung 28 hin und her zwischen seinen Ausgangspegeln, die diesen Analogwert umfassen. Wenn das kontinuierliche Analog-Eingangs-

509844/0785

signal nicht eine Abschnittsgrenze des mu-Gesetz-Kompandersystems ist, d. h., wenn es nicht gleich dem durchschnittlichen Wert der beiden umfaßten diskreten Pegel ist, ergibt sich ein Fehlersignal geeigneter Polarität im Integrator 12 und bewirkt gegebenenfalls, daß das Schieberegister 19 das diskrete Analogsignal auf der Leitung 28 auf einen dritten Pegel außerhalb der umfaßten Pegel jeweilsnach einer gewissen Zeit ändert, um den Integrationsfehler zu verringern und damit im Mittel das kontinuierliche Analog-Eingangssignal des Codierers genauer anzunähern.

Eine ausreiche Stabilität und Zeitinterpolierung werden bei dem Ausführungsbeispiel nach Fig. 1 bei mäßiger Verstärkung und Integration erzielt. Die Verstärkung wird zweckmäßig auf einen Wert eingestellt, der wenigstens ausreicht, daß der kleinste diskrete Näherungsschritt auf der Leitung 28 am Eingang der Schwellenwertschaltung 13 unter der Annahme eines konstanten kontinuierlichen Analog-Eingangssignals eine Signaländerung bewirkt, die wesentlich größer als der Bereich möglicher Schwankungen des Entscheidungs-Schwellenwertes der Schaltung 13 ist. Der Integrator 12 weist zweckmäßig eine im wesentlichen gleichförmige Integrationskennlinie auf, d. h., daß die Verstärkung für jede Verdopplung der Frequenz um die Hälfte sinkt, und zwar von der niedrigsten interessierenden Frequenz des kontinuierlichen Analogsignals, bei-

509844/0785

spielsweise 100 Hz, bis zur Codiererabtastfrequenz, beispielsweise 256 KHz.

Das digitale Ausgangssignal des Codierers 10 in Fig. 1 ist eine Folge von einzelnen Impulsen, die wie bereits erwähnt, zum Decodierer 17 übertragen werden. Dort v/erden die Impulse an den Richtungssteuereingang eines weiteren reversiblen Schieberegisters 29 angelegt, bei dem die Ausgänge der entsprechenden Stufen über ein R/2-R-Widerstands-Leiternetzwerk 30 genau wie bei dem entsprechenden Schieberegister und dem Leiternetzwerk des Codierers 10 zur Wiederherstellung einer diskreten Analogsignal-Näherung auf einer Leitung 31 angelegt. Ein Tiefpassfilter 32 mit einer Grenzfrequenz an der oberen Begrenzung des Nutzbandes des Grundband-Analogsignals gibt die Analog-Näherung von der Leitung 31 auf eine Ausgangsleitung 33, wobei gleichzeitig die hochfrequenten diskreten Schrittänderungen zur Reproduktion des Grundband-Analogsignals geglättet werden. Das Schieberegister 29 enthält die gleichen Hilfsmittel wie das Register zur Einführung binärer 1-Werte in die niedr^tstellige Stufe und binärer O-Werte in die höchststellige Stufe. Auf entsprechende Weise wird da s Register 29 mit einem Schiebetaktsignal versorgt, das durch nicht gezeigte Schaltungen mit der Bit-Frequenz des Digitalsignals synchronisiert ist.

509844/0785

~ 26 -

Außerdem sollte für das Ausführungsbeispiel nach Fig. 1 einer bestimmten Nachrichtenübertragung zwischen dem Codierer 10 und dem Decodierer 17 ein kurzes Synchronisationsintervall vorausgehen. In diesem Intervall stellt eine zentrale Steuerung ( nicht gezeigt) für die Anlage die Synchronisation her, beispielsweise indem das Analog-Eingangssignal des Codierers 10 oberhalb seines höchsten erwarteten Pegels gehalten wird. Dadurch wird erzwungen, daß in beiden Schieberegistern 19 und 29 in jeder Stufe binäre 1-Werte gespeichert werden, so daß der Inhalt der beiden Schieberegister auf diese Weise synchronisiert ist.

Eine alternative Form des digitalen Ausgangssignals des Codierers 10 oder Decodierers 17 besteht zweckmäßigerweise aus den bit-parallelen komprimierten binärcodierten Wörtern, die im Schieberegister 19 bzw. 29 enthalten sind. Diese kompandierte Form läßt sich in eine gebräuchlichere lineare Impulscode-Hodulaton zur Verarbeitung oder wei*- teren Übertragung umsetzen, wenn geeignete logische Schaltungen zur Verfugung stehen.

In Fig. 2A und 2B ist das Schaltbild für eine praktische Verwirklichung des Codierers nach Fig. 1 dargestellt. Dieser Codierer gemäß Fig. 2A und 2B soll erläutert werden,

509844/0785

bevor gewisse Merkmale des Codiererbetriebs genauer geprüft werden.

Ein Taktoszillator 36 üblicher Art liefert Zeitbasissignale gegen Erde, aus denen Abtasttäktsignale und Schiebetaktsignale sowie weitere Zeitsteuerungssignale, die gegebenenfalls erforderlich sind, abgeleitet werden können. Das Ausgangssignal des Oszillators 36 wird über ein Koppelkondensator 37 an einen Kipp-oder Takteingang einer bistabilen Triggerschaltung 38 angelegt, die zweckmäßig ein D-Flipflop ist, das auf übliche Weise so ausgelegt ist, daß es bei Betätigung durch einen Taktimpuls einen stabilen Zustand annimmt, der dem Binärzustand eines Eingangssignals am Daten- oder D-Eingang entspricht. Bei dem Flipflop 38 wird jedoch ein solcher Dateneingang nicht verwendet, da man den Eingang schwimmen läßt, so daß die innere Vorspannung auf bekannte Weise das Flipflop bei jedem Taktimpuls in den Einstellzustand bringt.

Am Q- und Q-Ausgang des Flipflops werden binäre Ausgangssignale und deren Komplement erzeugt, die den Zustand des Flipflops anzeigen. Auf Grund eines Taktimpulses wird also das Flipflop eingestellt, und der Ausgang Q nimmt, hohe, einer binären 1 entsprechende Spannung (H-Zustand) im Vergleich zu einer verhältnismäßig niedrigen Spannung

509844/0785

(L-Zustand) am Q-Ausgang an. Flipflops dieser Art weisen üblicherweise einen Voreinstell- und Lösch-(CR)-Eingang auf, die durch negativ gerichtete Eingangssignal-Flanken betätigt werden und entsprechende stabile Zustände des Flip-Flops herbeiführen können, und zwar unabhängig davon, ob ein Betätigungs-Taktimpuls vorhanden ist. Zweckmäßig v/erden handelsübliche D-Flipflops für das Flipflop 38 und weitere D-Flipflops in Fig. 2A und 2B benutzt.

Der Takteingang CK des Flipflops 38 ist außerdem über einen Widerstand 44 an eine negative Spannungsquelle angeschaltet. Die Quelle 39 und weitere Betriebsspannungsquellen in den Figuren sind schematisch durch ein in einem Kreis angeordnetes Polaritätszeichen an demjenigen Schaltungspunkt dargestellt, an welchen eine geeignete GIeichspannungsquelle mit dem Anschluß der angegebenen PÖLarität angeschaltet ist. Der Anschluß mit der entgegengesetzten Polarität liegt an Erde. Die Anschaltung des Flipflops 38 an die Spannungsquelle 39 bewirkt eine Vorspannung in den Bereich höchster Empfindlichkeit, so daß das Flipflop . auf kleine Eingangssignale anspricht. Zu diesem Zweck wird der auf Grund der Quelle 39 über den Widerstand 44 fließende Stro m gleich dem halben Strom gemacht, der erforderlich ist, um den Takteingang auf 0 zu hätten.

509844/0785

Eines der Taktsignale CLK1 wird am Q-Ausgang des Flipflops 38 abgenommen. Weitere Taktsignale gleicher Frequenz, die aber mit Bezug auf das Signal CLK1 verzögert sind, werden über jeweils eine unterschiedliche Anzahl von in Reihe geschalteten Invertern mit einem einzigen Eingang oder entsprechend geschalteten NAI¹JD-Gattern gewonnen. Bei dem Ausführungsbeispiel sind fünf Gatter 40, 41, 42, 43 und46 geeigneter Art vorgesehen, die jeweils auf ein PI-oderL-Eingangssignal ansprechen und daraufhin ein L- bzw. H-Ausgangssignal erzeugen. Vom Ausgang des Gatters 43 wird ein Zeitbasissignal CLK5 gewonnen, das mit Bezug auf das Signal CLK1 um vier Gatter-Durchlaufzeiten verzögert ist. Ein Ausgangssignal CLK6 wird am Ausgang des Gatters 46 nach einer weiteren Gatter-Dur chlauf zeit abgenommen. Dieses letztgenannte Taktsignal wird außerdem über eine Leitung 47 zur Rückstellung des Flipflops 38 fünf Gatterdurchlaufzeiten nach seiner Einstellung dem Flipflop zugeführt. Die Breite der erzeugten Taktimpulse beträgt etwa sieben Gatterdurchlaufzeiten .

Bei dem Codierer nach Fig. 2A und 2B wird das zu codierende kontinuierliche Analogsignal auf den Leitungen 50 und 51 in symmetrischer Form an in Reihe geschaltete Widerstände 48 und 49 geführt, deren Verbindungspunkt

509844/0785

r 30-

geerdet ist. Außerdem liegt das gleiche Analogsignal auf den Leitungen 50 und 51 an den Basisanschlüssen eines Paares von npn-Transistoren 52 und 53_f die so geschaltet sind, daß sie das symmetrische Analogsignal in unsymmetrische Form mit Bezug auf Erde umwandeln. Zu diesem Zweck sind die Emitter der Transistoren 52 und 53 über individuelle Emitterwiderstände 55 und 57 sowie einen gemeinsamen Emitterwiderstand 58 an eine negative Spannungsquelle 59 angekoppelt. Parallel zu dieser Spannungsquelle liegt ein Nebenschluß-Kondensator 60". Der Kollektor des Transistors 53 ist direkt mit einer positiven Spannungsquelle 61 verbunden. Der Kollektor des Transistors 52 liegt über einem Widerstand 62 an einer positiven Spannungsquelle 63. Auf diese Weise werden die Transistoren 52 und 53 dauernd in ihrem linearen Betriebsbereich gehalten.

Unsymmetrische Analogsignale am Kollektor des Transistors 52 werden der Basis eines pnp-Transistors 66 zugeführt, der in Emitterschaltung arbeitet. Sein Emitter ist über einen Widerstand 67 an die Spannungsquelle geschaltet und sein Kollektor liegt über einen Lastwider stand 68 an Erde. Die Verstärkerstufe mit dem Transistor 66 liefert eine Verstärkung entsprechend dem Verhältnis der Widerstände R 68: R 67. Alle

509844/0785

Transsitoren 52, 53 und 66 arbeiten im linearen Bereich ihrer Kennlinien in allen Abschnitten des normalen Betriebs des Codierers.

Die Signale am Kollektor des Transistors 66 gehen über einen Koppelkondensator 69 an den Basisanschluß eines .npn-Transistors 70 in der Subtrahierschaltung 11. Der Transistor 70 ist zusammen mit einem weiteren npn-Transistor 71 zu einem linearen Differenzverstärker zusammengeschaltet, um die Subtrahierfunktion durchzuführen. Ein Koppelkondensator 72 führt der Basis des Transistors 71 die diskrete Analogsignal-Näherung von der Ausgangsleitung 28 des Codierer-Rückkopplungsweges zu. Widerstände 73 und 76 verbinden die Emitter der Transistoren 70 und71 mit einem Anschluß eines gemeinsamen Emitterwiderstandes 77, dessen anderer Anschluß an einer negativen Spannungsquelle 59 liegt. Der Kollektoranschluß des Transistors 70 ist über einen Kollektor-Lastwiderstand 78 mit der positiven Spannungsquelle 63 verbunden, und der Kollektor des Transistors 71 ist mit der gleichen Quelle über einen Widerstand 79 und einen pnp-Transistor 80 verbunden, dessen Basis am Kollektor des Transistors 70 liegt. Die Transistoren 70, 71 und 80 arbeiten normalerweise im linearen Bereich ihrer Kennlinien als Differenzverstärker, ohne daß einer der Transisotren 70 oder 71 in den gesperrten Zustand

5098 4 4/0785

kommt.

Die Leitung 81 verbindet den Kollektor des Transistors 71 mit der Basis eines Transistors 82 im Integrator 12. Die Integration wird durch einen parallel geschalteten Kondensator durchgeführt, der mit einem Anschluß an Erde und mit dem anderen Anschluß über einen kleinen Stabilisierungswiderstand 86 an der Leitung 81 liegt. Der Kondensator wird über die Kollektorkreise der Transistoren 80 bzw. 71 geladen und entladen, um eine zu große Entladung des Kondensators über die Vorspannungsversorgung für den Transistor· 71 zu vermeiden. Der Wert des Widerstandes 86 ist entsprechend der Beschreibungs beispielsweise in der US-Patentschrift 3 820 116 gewählt, derart, daß sich eine optimale Stabilität für den Codierer ergibt. Der Widerstand 86 führt einen Vorweg-Spannungsabfall in den Integrator ein, damit die Schwellenwertschaltung 13 schnell auf Änderungen in Laderichtung des Kondensators 83 ansprechen kann. Der Kondensator 83 und der Widerstand 86 besitzen zusammen eine Integratinns-Zeitkonstante, die etwa gleich einer Periode des Taktsignals CLK1 ist, das der Codierer-Abtastfrequenz entspricht. Der Frequenzbereich des vorgesehenen Sprach-Eingangssignals liegt zwischen 100 Hz und 4 KHz und die Abtastfrequenz beträgt 256 KHz. Der Bereich der durch den Kondensator 83 bewirkten Analog-Integration liegt

509844/0785

zwischen etwa 100 Hz und 256 KHz. Die untere Frequenz wird bestimmt durch die Zeitkonstante des Kondensators 83 zusammen mit einer Leckentladung, die durch die Kollektorimpedanzen der Transistoren 80 und 71 und die Basisimpedanz des Transistors 82 eingeführt wird. Die obere Integrationsgrenze wird bestimmt durch die Zeitkonstante des Kondensators 83 und des Widerstandes 86.

Der Transistor 82 ist ein Verstärker in Emitterschaltung und arbeitet in seinem linearen Bereich, um die integrierten Fehlersignale über dem Widerstand 86 und dem Kondensator 83 bei geringer Belastung in verstärkter Form an einen weiteren pnp-Transisbr 89 anzukopppeln, der als Emitterverstärker betrieben wird und eine Trennung sowie zusätzliche Verstärkung liefert. Ein Widerstand 87 legt den Emitter des Transistors 82 an Erde und ein Widerstand 88 verbindet dessen Kollektor mit der Spannungsquelle 63. Die Basis des pnp-Transistors 89 nimmt Signale vom Kollektor des Transistors 82 auf und der Emitter des Transistors 89 ist über zwei in Reihe geschaltete Widerstände 90 und 91 mit der positiven Spannungsquelle. 63 verbunden. Parallel zum Vorspannungswiderstand 90 liegt ein Nebenschluß-Kondensator 92. Eine Diode 93 ist zwischen den Kollektor und die Basis des Transistors 89 so geschaltet, daß sie vom Kollektor zur Basis in Durchlaßrichtung leitet,

509844/0785

um positive Spannungsspitzen am Kollektor des Transistors 89 zu begrenzen. Spannungsteilerwiderstände und 97 verbinden den Kollektor des Transistors 89 mit der negativen Spannungsquelle 59. Ihr gemeinsamer Anschluß ist direkt mit der Basis eines npn-Transistors 98 in Kollektorschaltung gekoppelt. Die Emitterfolger-Wirkung dieses Transistors führt zu einer niedrigen Impedanz für den D-Eingang eines Flipflops 106 in der Schwellenwertschaltung 13. Eine Diode 99 zwischen der Basis des Transistors 98 und Erde begrenzt negativ gerichtete Basissignale, um ein Anlegen zu großer, negativ gerichteter Signal an den Transistor 98 zu vermeiden. Ein Widerstand 100 verbindet den Kollektor des Transistors 98 mit einer positiven Spannungsquelle 101 und ein Widerstand 102 verbindet den Emitter dieses Transistors mit einer negativen SpannungsquBlle Die Leitung 103 führt das Signal am Emitter des Transistors 98 an einen Eingangder Schv/ellenwertschaltung 13.

Die Schwellenwertschaltung 13 enthält zwei in Reihe geschaltete D-Flipflops 106 und 107, die mit unterschiedlicher Phase getaktet werden. Das Flipflop 106 nimmt an seinem D-Eingang das verstärkte und integrierte Fehlersignal und an seinem Takteingang das Zeitbasissignal CLK1 auf. Die Ausgänge Q und ü des Flipflops 106 sind

5098U/0785

über eine Invertierlogik 105, die eine Gruppe von NAND-Gattern enthält, mit dem D-Eingang des Flipflops 107 verbunden. Die Invertierlogik 105 enthält zwei NAND-Gatter 108 und 109 mit je zwei Eingängen, die durch die Q- und Q-Ausgänge des Flipflops 106 betätigt werden. Die Gatter erhalten ferner die Ausgangssignale einer noch zu beschreibenden polaritätsempfindlichen Logik, um
das digitale Ausgangssignal des Codierers zu invertieren, wenn sich die Polarität des kontinuierlichen Analog-Eingangssignals des Codierers ändert. Ein NAND-Gatter 110 mit drei Eingängen nimmt die Ausgangssignale derGatter 108 und 109 sowie ein noch zu beschreibendes Anzeigesignal für einen Überlauf des
Schieberegisters auf. Die Invertierlogik 105 arbeitet aibso in gewisser V/eise als EXKLUSIV-ODER-Logik zur
selektiven Invertierung der digitalen Signalfolge im Vorwärts-Signalübertragungsweg des Codierers.

Das Flipflop 107 wird durch jedes Zeitbasissignal
CLK5 betätigt, um auf die vom Gatter 110 gelieferten Digitalsignal anzusprechen. Bei jedem Signal GLK6
wird das Flipflop 106 gelöscht, so daß es zu Beginn
jeder Abtastzeit vom gleichen bistabilen Zustand ausgeht, wodurch die Einflüsse von Temperatüränderungen auf die Triggercharakteristik des Flipflops kleingehalten werden. Die Regenerierung des Digital-Signals

5098U/0785

durch das Flipflop 107 schaltet Impulsbreiten-Modulation^ffekte aus, die im Ausgangssignal des Flipflops 106 durch dessen Triggerung mit einem analogen Fehlersignal auftreten können, das in der Praxis eine Amplitude besitzen kann, die dicht am Schwellenwert des Flipflops liegt. Man erkennt, daß der Q-Ausgang des Flipf-lops 107 die Digitalsignale am Ausgang des Flipflops 106 in nicht invertierter Form reproduziert, wenn das NAND-Gatter 108 durch die Polaritätssteuerinformation betätigt ist. Die Digitalsignale am Q-Ausgang des Flipflops 107 stellen jedoch das Komplement der Digitalsignale dar, wenn das NAND-Gatter durch die Polaritätsinformation betätigt wird. Ein weiteres NAND-Gatter 111 ist als Inverter geschaltet und trennt und invertiert das Q-Ausgangssignal des Flipflops 107 zwecks Übertragung an die Digital-Ausgangsleitung 18' des Codierers.

Die Ausgänge Q und "Q des Flipflops 107 sind außerdem über Leitungen R bzw. L weiterverbunden. Diese Leitungen entsprechen der Steuerleitung 21 in Fig. 1 und führen das digitale Ausgangssignal des Codierers in z\ireigleisiger logischer Form zu den entsprechend bezeichneten Richtungssteuereingängen des Schieberegisters 19 in Fig. 2B. Ein hohes(H)Q-Signal auf der R-Leitung veranißt das Schieberegister 19, nach rechts

509844/0785

zu schieben, d. h. in Richtung auf seine niedrigststellige Stufe, und zwar bei jedem Schiebeimpuls in der Impulsfolge CLK5. Auf entsprechende Weise veranlaßt ein Signal H am Ausgang Q des Flipflops 107 das Schieberegister 19 zum Schieben nach links in Richtung auf seine höchststellige Stufe. Das Taktsignal CLK6 wird durch das NAND-Gatter 127 vor dem Anlegen an das Register 19 invertiert, um eine zusätzliche Verzögerung von einer weiteren Gatterdurchlaufzeit zu ermöglichen, damit sich das Ausgangssignal der Schwellenwertschaltung 13 einstellen kann. Das Schieberegister 19 v/eist eine Erdverbindung 112 auf, um binäre O-Werte bei Rechtsverschiebungen in die höchststellige Stufe einzuführen. Auf entsprechende V.^reise ist eine Erdverbindung über ein NAND-Gatter 113 zur niedrigststelligen Stufe vorgesehen» um binäre 1-Werte bei Linksverschiebungen einzuführen. Die im Handel verfügbaren reversiblen Schieberegister enthalten interne Logikschaltungen, die bewirken, daß die Signaleinführanschlüsse 112 und 113 nur während der jeweils richtigen Schieberichtung wirksam sind.

Das Ausführungsbeispiel gemäß Fig. 2A und 2Bist so ausgelegt, daß es an bipolare Analogsignale angepaßt ist. Zu diesem Zweck enthalten die Verbindungen von den jeweiligen Stufenausgängen des Schieberegisters 19 zu den entsprechenden Anzapfpunkten entlang des Spannungsteilers

509844/0785

mit den Widerständen 27 Einrichtungen, um das Ausgangssignal des Schieberegisters entweder direkt oder in komplementierter Form an die Anzapfpunkte anzulegen. Die Auswahl der richtigen Form v/ird durch die polaritätsempfindliche Logik 116 gesteuert. Jeder der Vielzahl von Anzapf-Logikblöcken 117 enthält Sprossenwiderstände des Widerstands-Leiternetzwerks. Die einzelnen Blöcke sind gleich ausgebildet, so daß nur einer im einzelnen gezeigt ist. Es handelt sich dabei um den Block der niedrigststelligen Stufe des Schieberegisters 19. Ein NAND-Gatter 118 koppelt das Schieberegister-Ausgangssignal über einen Widerstand 26' an das Ende des niedrigststelligen Bit des Leiternetzwerkes, um negative Analog-Signalschritte auf der Leitung 28 zu erzeugen. Das Gatter 118 wird außerdem durch das Q-Ausgangssignal eines weiteren D-Flipflops 119 in der Polaritätslogik 116 nach Invertierung durch ein NAND-Gatter 120 angesteuert. Das gleiche Ausgangssignal des Schieberegisters 19 ist außerdem über eine Koinzidenz-Logik und einen Sprossenwiderstand 26'' mit dem gleichen Anzapfpunkt des Leiternetzwerkes zur Erzeugung positiver diskreter Analogsignale auf der Leitung 28 verbunden. In diesem Fall wird die Koinzidenz-Logik durch ein NAND-Gatter 121 mit einem einzigen Eingang geschaffen, das durch das Ausgangssignal eines NAND-Gatters 122 mit zwei Eingängen angesteuert v/ird, welches wiederum durch das Ausgangssignal des Schiebe-

50984 4/0785

registers betätigt wird. Die in Reihe geschalteten NAND-Gatter werden an Stelle eines einzigen UND-Gatters benutzt, da ausreichend viele NAND-Gatter mit zwei Eingängen für die Gatter 118 und 122 auf einer handelsüblichen Schaltungskarte mit integrierten Schaltungen desjenigen Typs zur Verfügung stehen, der insgesamt bei der praktischen Verwirklichung des Ausführungsbeispiels benutzt worden ist. Das Gatter 122 wird durch das Q-Ausgangssignal des Flip-Flops 119 nach Invertierung in einem NAND-Gatter 123 betätigt. Da die Widerstände 26' und 26'' im Effekt parallelgeschaltet sind, hat jeder Widerstand einen Wert, der viermal gleich dem Wert jedes der Widerstände 27 ist, um den Betrieb des Leiternetzwerkes vom Typ R/2R beizubehalten.

In der polaritätsempfindlichen Logik 116 betätigt jeder Codierer-Ausgangsimpuls am Q-Ausgang des Flipflops ein NAND-Gatter 126 mit drei Eingängen, wenn dieses Gatter zu diesem Zeitpunkt außerdem durch das invertierte Taktsignal CLK6 und den Q-Ausgang eines D-Flipflops 128 betätigt ist. Dieses Flipflop wird durch die Taktsignale CLK1 angesteuert und spricht auf das . gleiche niedrigststellige Ausgangs-Bit-Signal des Registers 19 an, das zur Ansteuerung der Anzapflogikschaltung 117 für das niedrigststellige Bit benutzt v/orden ist. Das Taktsignal CLK 6 wird invertiert, um sicher zu sein, daß das Gatter 126 nicht betätigt

5098 U/0785

werden kann, bis das Ausgangssignal des Flipflops 107 einen stabilen Wert angenommen hat.

Der Ü-Ausgang des Flipflops 128 liegt auf niedriger Spannung und hält das Gatter 126 immer ausgeschaltet, außer wenn eine binäre 0 in der niedrfeststelligen Stufe des Registers 19 gespeichert ist. Diese Bedingung zeigt an, daß das Schieberegister sich im Zustand mit nur 0-Werten befindet, d. h., daß ein Unterlauf stattfinden kann, wenn eine Verschiebung nach rechts befohlen wird. Eine solche Bedingung bedeutet, daß das analoge Eingangssignal des Codierers unter Umständen gerade die Nullachse kreuzt und seine Polarität umkehrt. Das Auftreten einer solchen binären 0 im Schieberegister 19 stellt das Flipflop 128 zurück, so daß dessen Ü-Ausgang auf hohe Spannung geht und dadurch da-s Gatter 126 betätigt. Dann vervollständigt das Auftreten eines Impulses auf der R-Ader am Codiererausgang, der normalerweise eine Verschiebung nach rechts veranlaßt, und das Auftreten eines invertierten Taktimpulses CLK6 die Betätigung des Gatters 126, so daß ein niedriges Ausgangssignal erzeugt wird, das/durch ein NAND-Gatter 129 mit einem Eingang invertiert und dem Takteingang des Flipflops 119 zugeführt, wird. Dieses Flipflop weist eine Verbindung von seinem Ausgang Q zu seinem D-Eingang auf, so daß das Flipflop bei jedem Empfang eines Taktsignals in den

5098U/Q785

entgegengesetzten Zustand umschaltet.

Die Ausgangssignale Q und Q des Flipflops 119 werden in invertierter Form an Eingänge aller Gatter 11 Sund aller Gatter 122 in den Anzapf-Logikschaltungen 117 angekoppelt. Die Inverter 120 und 123 sorgen für eine Entkopplung. Die Ausgangssignale des Flipflops 119 wählen also entweder das direkte Ausgangssignal des Schieberegisters 119 oder sein Komplement. Diese Auswahl wird jedesmal dann geändert, wenn das Flipflop 119 entsprechend der obigen Beschreibung umgeschaltet wird. Die gleichen Ausgangssignale Q und "Q liegen ohne Invertierung an den NAND-Gattern 109 bzw. 108 in der Schwellenwertschaltung 13 in Fig. 2A. Wenn also das Ausgangssignal Q auf niedrige Spannung geht und negative Polarität anzeigt, wählt es das komplementierte Ausgangssignal des Schieberegisters 19 zur Umwandlung in diskrete Analogform auf der Leitung 21 und schaltet außerdem das Gatter 109 ab, während das Ausgangssignal Q das Gatter 108 betätigt. Demgemäß wird das digitale Ausgangssignal des Codierers in nicht invertierter Form über das NAND-Gatter 110 zur Betätigung des Flipflops 107 übertragen. Auf entsprechende Weise wählt ein niedriges Q-Ausgangssignal des Flipflops 119 das nicht invertierte Ausgangssignal des Registers 19 und das Komplement des Digital-Ausgangssignals des Codierers. Jedesmal dann, wenn das Polaritäts-Flipflop 119 umgeschaltet wird,

509844/0785

wird das Digital-Ausgangssignal des Codierers komplementiert, das Ausgangssignal des Schieberegisters 19 für das Widerstands-Leiternetzwerk komplementiert und die Schieberegister-Richtungsbefehlsauswirkungen mit Bezug auf' das Ausgangssignal des Schwellenwert-Flipflops werden invertiert, um die diskrete Analog-Näherung auf der Leitung 28 weg von der Null-Amplitudenachse zu bringen. Einer Polaritätsumkehr des kontinuierlichen Analog-Eingangssignals des Codierers folgt also eine Polaritätsumkehr der diskreten Analog-Näherung auf der Leitung 28. Zusätzlich zu den vorstehend erläuterten Operationen wird das Q-Ausgangssignal des Polaritäts-Flipflops 119 in Fig. 2B durch ein NAND-Gatter 131 invertiert und über einen weiteren Widerstand 26'' an die niedrigststellige Seite des Widerstands-Leiternetzwerkes angelegt. Der gleiche Anschluß des Leiternetzwerkes ist außerdem über einen weiteren Widerstand 26' mit Erde verbunden. Wenn also das Polaritäts-Flipflop 119 in den Einstellzustand geschaltet wird und damit 'eine Änderung vonnegativer auf positive Spannung auf der Leitung 28 angibt, wird seine niedrige Ausgangsspannung Q durch das Gatter 131 invertiert, um ein zusätzliches Treibsignal auf das Leiternetzwerk zu geben. Dieses zusätzliche Signal schiebt die Analog-Näherung über die Null-Achse in positiver Richtung, wenn eine Umschaltung des Ausgangssignals des Schieberegisters 19 von der komplementierten Form in

5098 4 4/0785

die nicht komplementierte Form erfolgt. D. h., das zusätzliche, vom Gatter 131 gelieferte Signal führt dem Leiternetzwerk ein Signal zu, das den Schritt von

1 1

-4 auf -h? auf der Leitung 28 darstellt.

Faßt man die Polaritäts-Operation zusammen, so ergibt sich, daß das Flipflop 119 für eine negative Digitalsignal-Häherung zurückgestellt ist. Sein hohes Ausgangs signal Q schaltet alle Gatter 122 ab, so daß alle Gatter 121 niedrige Ausgangsspannungen an die Widerstände 26¹¹ liefern. Es sind jedoch alle Gatter 118 betätigt, und liefern niedrige oder hohe Ausgangsspannungen an die Widerstände 26'' in Abhängigkeit von hohen oder niedrigen Ausgangsspannungen der entsprechenden Stufen des Registers 19. Wenn die Digital-Näherung positiv wird, schaltet das Flipflop 119 um. Sein niedriges Ausgangssignal 'S betätitigt alle Gatter 122, so daß alle Gatter 121 niedrige oder hohe Ausgangsspannungen an die Widerstände 26'' liefern in Abhängigkeit von niedrigen oder hohen Ausgangsspannungen der entsprechenden Stufen des Registers 19. Alle Gatter 118 sind jedoch abgeschaltet und führen den Widerständen 26' hohe Ausgangsspannungen zu.

Eine Ergänzung der gerade beschriebenen Polaritätsänderung ist ein Überlaufschutz für das Register 19. Es handelt sich dabei um einen Schutz, der dafür sorgt,

50984 4 /0785

daß das Register nicht sinnlos weiter nach links auf Grund eines außerordentlich großen positiven Analog-Eingangssignals schiebt. Zu diesem Zweck ist der Ausgang der höchststelligen Stufe des Registers 19 über eine Leitung 132 und ein NAND-Gatter 133 in Fig. 2A mit einem Eingang des Gatters 110 in der Schwellenwertschaltung 13 verbunden. Wenn das Schieberegister 19 den Zustand mit nur 1-Werten erreicht, wird das hohe Ausgangssignal auf der Leitung 132 durch das Gatter 133 invertiert und schaltet damit das NAND-Gatter 110 ab, wodurch ein hohes Eingangssignal an das Flipflop 107 unabhängig vom Zustand des Codierer-Digitalsignals und unabhängig vom Zustand des Polaritäts-Flipflops 119 gegeben wird. Dadurch wird die Rechtsschiebeleitung am Ausgang des Flipflops 107 angesteuert und auf diese Weise die Einführung einer binären 0 in die höchststellige Stufe des Registers 19 veranlaßt, so daß die diskrete Analog-Näherung entsprechend verkleinert wird. Das nächstfolgende Bit im Ausgangssignal des Codierers bewirkt wiederum den Zustand mit nur 1-Werten, wenn die Amplitude des kontinuierlichen Analog-Eingangssignals sich nicht genügend verringert hat. Der Codierer schwankt dann weiterhin zwischen seinen obersten diskreten Amplitudenstufen, bis das Analog-Eingangssignal um einen genügenden Betrag in Richtung auf 0 kleiner wird.

509844/078

Auf diese Weise wird eine zu große Eingangsspannung in der Näherung sowohl beim Codierer als auch beim Decodierer begrenzt. Zusätzlich stellt jedoch das Hin- und Herschwanken die Beibehaltung einer festen Beziehung zwischen den Stufennummern der Digital-Näherung und der Codierer-Zeitbasis sicher, um eine Beschneidung der Auswirkungen von Ubertragungsfehlern entsprechend der nachfolgenden Erläuterung zu erleichtern.

Das Ausgangssignal des Polaritäts-Flipflops 119 wird darüberhinaus sinnvoll ausgenutzt. Die Q- und Q-Ausgangssignale werden durch NAND-Gatter 136 und 137 in Fig. 2A invertiert und über Tiefpassfilter an die Basen der Transistoren 70 und 71 in der Subtrahierschaltung 11 angelegt, um diese Transistoren mit Hilfe einer sehr niederfrequenten Rückkopplung in einen Bereich linearer Betriebsweise zu bringen. Man beachte, daß die Signalrückkopplung über die Leitung 28 auf Grund eines Kondensators 72 eine Wechselstrom-Kopplung ist. Auch das Eingangssignal ist wegen des Kondensators 69 wechselstromgekoppelt. Der Gleichstromwert wird durch die über Widerstände 138 führenden Verbindungen hergestellt, Jedes Tiefpassfilter ist ein T-Filter mit zwei Reihen Widerständen 138 und 139 und einem Kondensator 140, der im Querweg zwischen dem Verbindungspunkt der Widerstände 138, 139 und Erde liegt.

5Q9844/0785

Jedes Filter enthält außerdem einen Querwiderstand zwischen dem Verbindungspunkt der Widerstände 138, des jeweiligen Filters und der negativen Spannungsquelle 59, um die nötige Vorspannung für die Transistoren 70 und 71 zu liefern. Diese Vorspannung bewirkt, daß die Ausgangssignale der Gatter 136 und 137 etwa symmetrisch mit Bezug auf Erde zugeführt werden. Die Filter haben eine obere Grenzfrequenz deutlich unterhalb der niedrigsten Frequenz des Analog-Eingangssignals, so daß sie eine sogenannte "bang-bang"-Servofunktion haben. Das bedeutet, daß sie die Codierer-Rückkopplungsschleife in Richtung auf eine Vorzeichenänderung der diskreten Analog-Näherung führen, wenn das Codierer-Eingangssignal für eine zu große Zeit Null oder sehr klein wird. Die Servowirkung zwingt das System in einen Zustand, in welchem es die halbe Zeit positiv und die andere Hälfte negativ ist, so daß das reproduzierte Analogsignal Null ist, wenn der Sprecher schweigt.

In einem entsprechend den Darstellungen gemäß Fig. 2A und 2B ausgelegten und betriebenen Codierer für Sprachsignale wurde der Taktoszillator 36 mit einer Frequenz von 256 KHz betrieben. Dabei wurden befriedigende Ergebnisse für Fernsprech-Weitübertragungen erzielt, aber es wurde gefunden, daß sich subjektiv befriedigende Ergebnisse selbst dann ergeben, wenn die Oszillatorfrequenz auf einen Wert von 70 KHz verringert wurde.

509844/0785

Bei dem AusfUhrungsbeispiel wurden folgende Bauteile benutzt:

R 27 600 Ohm

R 26' und R 26" 24oo « R 48 und R 49 330 "

R 55 und R 57 1000 «

R 58 2700 »

R 62 2200 "

R 67 1200 » R 68 560 »

R 73 und R 76 270 "

R 77 4700 "

R 78 2200 «

R 79 1800 " R 86 560 "

R 87 4700 "

R 88 2200 » R 90 680 "

R 91 270 "

R 96 2200 "

R 97 8200 " R 100 100 »

R 102 6800 »

R 139 1200 »

509844/0785

	2516599	0,1 Mikrofarad
C 37	100 "
C 60	5 "
C 69	0,007 "
C 83	1 »
C 92	100 "
C 140	Western Electric
T 52, T 53	Typ 66F
T 70, T 71
T 82, T 98	Texas Instruments
T 66, T80, T89	Typ 2N 4121
	Texas Instruments
NAND-Gatter	SN 7404
m. 1 Eingang	Texas Instruments
NAND-Gatter	SN 7400
m. 2 Eingängen	Texas Instruments
NAND-Gatter	SN 7410
m. 3 Eingängen	Texas Instruments SN 74198
Schieberegister	Texas Instruments
D-Fliflops	SN 7474.

509844/0785

Die Schaltungen in der Empfangsstation einer Nachrichtenübertragungsanlage zur Decodierung von Differenz-Pulscodesignalen, die von dem Codierer gemäß Fig. 2A und 2B geliefert werden, sind den Rückkopplungsschaltungen des Codierers ähnlich und daher nicht noch einmal gezeigt. Demgemäß ergibt die Pulscode-Signalfolge im Codierer eine Richtungssteuerinformation für das Schieberegister des Decodierers und stellt außerdem ein Eingangssignal für eine Polaritäts-Logik-Schaltung dar, die beispielsweise der Logik 116 in Fig. 2B entspricht. Das Ausgangssignal dieser Logik liefert ein ■Vorzeichen-Eingangssignal an einen Digital-Analogwandler, wenn das Analogsignal entsprechend Fig. 2B im Decodierer reproduziert wird. Es werden jedoch keine Ausgangssignaie der Logik im Decodierer zur Erzielung eines "bang-bang"-Servobetriebs oder zur Invertierung der digitalen Signalfolge benötigt.

Fig. 3 zeigt überlagerte Kurvendiagramme für ein kontinuierliches Analog-Eingangssignal des Codierers und ein diskretes Analog-Näherungssignal. Die Kurvendiagramme zeigen Amplitudenwerte mit einem linearen Maßstab mit willkürlichen Einheiten in Abhängigkeit von der Zeit. In den überlagerten'Diagrammen lassen sich eine Anzahlvon interessanten Eigenschaften beobachten. Beispielsweise ergibt sich, daß die Schriftgrößen der diskreten Analog-Näherung für Amplituden nahe der

5098U/078S

Null-Achse am kleinsten sind und mit ansteigender Amplitude größer werden, beispielsweise mit den Einheiten

12 11 1

-r, 1—, A^, 9^2, 2.Ch? usw. Dadurch wird die oben in Verbindung mit der Betriebsweise des Schieberegisters 19 im Codierer-Rückkopplungsweg erläuterte Digital-Kompandierung wiedergegeben.

Man erkennt außerdem, daß ausgehend von links, d. h., vom Zeitpunkt O im Diagramm das kontinuierliche Analog-Signal bei den anfänglichen Entscheidungs-Zeitpunkten größer ist als die Näherung. Diese wird schrittweise bei jedem AbtastZeitpunkt größer bis zum vierten Abtastzeitpunkt, der mit ti beginnt. Zu diesem Zeitpunkt liegt die diskrete Näherung vor der Zeit ti oberhalb der Analog-Eingangsspannung, trotzdem aber geht die Näherung schrittweise nach oben. Dies ergibt sich daraus, daß das integrierte Fehlersignal von früheren Abtastperioden, wenn das kontinuierliche Analog-Signal, das größere war, nicht unmittelbar innerhalb der verhältnismäßig kurzen Zeit vor dem Zeitpunkt ti, in welchem es kleiner war, ausgeglichen wird. Diese Betriebsweise stellt sicher, daß der Mittelwert des diskreten Signals gleich dem mittleren kontinuierlichen Analogsignal ist. Ein ähnlicher Ausschlag der Näherung in der falschen Richtung tritt in negativer Richtung zum Zeitpunkt t2 auf. Weitere anscheinend falsche Ausschläge in der einen oder anderen Richtung ergeben sich auch an mehreren anderen Stellen

509844/0788

im Diagramm. Diese Ausschläge stellen unterschiedliche Beispiele der oben in Verbindung mit Fig. 1 für langsame Eingangssignale erwähnten dreistufigen Interpolierung dar.

Zum Zeitpunkt t3 zeigt sich, daß das Analog-Eingangssignal beginnt, auf Amplituden anzusteigen, die im Mittel oberhalb 40 liegen. Hier zeigt sich wiederum die dreistufige Interpolierung, da die diskrete Näherung des Codierers sich normalerweise zwischen den Schritten von 41·^· und 84·=? Amplitudeneinheiten für ein solches Analogsignal bewegt. Gelegentliche negative Ausschläge

1 außerhalb dieser Amplitudenpegel auf den Pegel 20^· , beispielsweise der Ausschlag zum Zeitpunkt t3, sind jedoch erforderlich,um den Mittelwert der Näherung dichter an das kontinuierliche Analog-Eingangssignal heranzubringen.

Zwischen den Zeitpunkten t4 und t5 liegt ein Abschnitt möglicher Instabilität des Codierers nach dem Ausschlag der diskreten Näherung auf den Pegel 844, während das Analogsignal auf einem Pegel mit etwa 30 Einheiten bei negativer Steigung war. Es besteht zwar die Möglichkeit, daß der Ausschlag zwischen denZeitpunkten t4 und t5 eine kompliziertere Ausdehnung der dreistufigen Interpolierung zvecks Ausgleich des oben erwähnten positiven Ausschlags ist,

509844/0785

es könnte aber ebenso eine Instabilität der Codierer-Operation vorliegen. Selbst im letztgenannten Fall zeigt sich aber, daß der Codierer sich schnell von der möglichen Instabilität in einer Zeitspanne von nur etwa 5 Abtastzeiten erholt. Dies ist eine verhältnismäßig kurze Zeit im Vergleich zu der Nyquist-Periode des Analog-Eingangssignals. Erfahrungen mit dem dargestellten Codierer haben gezeigt, daß Ausschläge entsprechend denen zwischen den Zeitpunkten t4 und t5 selten für das angegebene Analogsignal auftreten, daß sie aber unter der Annahme einer Instabilität den schlechtesten festgestellten Fall wiedergeben. Außerdem werden solche Ausschläge im Tiefpassfilter 32 geglättet und sind im reproduzierten Sprachsignal am Ausgang des Decodierers nicht hörbar.

Fig. 4 zeigt überlagerte Kurvendiagramme zum Vergleich der dreistufigen Interpolierung des Codierers nach der Erfindung mit einer zweistufigen Operation, die sich für gewisse bekannte 1-Bit-Codierer ergibt. Bekannte Deltamodulations-Codierer besitzen die Fähigkeit, einen Rückkopplungs-Akkumulator zu veranlassen, die Eingangsamplitude zu überschreiten oder zu unterschreiten, sie sind aber nicht in der Lage, den Codierer zu veranlassen, auf einem gegebenen Signalzustand zu verharren. Demgemäß sind sie nicht fähig, ein konstantes oder sich langsamänderndes Analog-Eingangssignal genau zu reproduzieren,

509844/0785

das einen Mittelwert über ein Nyquist-Intervall besitzt, welches sich von dem Mittelwert der beiden benachbarten Näherungsstufen des Codierers unterscheidet. Bekannte Codierer haben auf einer Vielbit-Grundlage gearbeitet, um eine Zeitinterpolierung verwenden zu können, damit eine genaue Darstellung eines analogen Eingangssignals über einen großen Amplitudenbereich möglich ist.

Fig. 4 zeigt gestrichelt ein Kurvendiagramm, das durch einen Codierer unter Verwendung einer Integration im Vorwärts-Signalweg und ein Vielbit-Digitalausgangssignal erzeugt,wird, bei dem die Codierer-Näherung veranlaßt werden kann, auf Jede angegebene Stufe zu gehen oder dort zu bleiben. Es handelt sich um -eine zweistufige Interpolierung. In Fig. 4 ist ein konstantes Analog-Eingangssignal mit 2,75 Amplitudeneinheiten mit der weiteren Annahme vorausgesetzt, daß der Vielstufen-Codierer zwischen den benachbarten Amplitudenwerten 2 und 4 entsprechend einer gleichmäßigen Näherung MLn und her gehen kann. Es wird außerdem angenommen, daß die zweistufige Darstellung für eine Abtastperiode gilt, die zwei Zyklus-Zeiten auf der Zeitachse in Fig. 4 einnimmt, Beidieser Darstellung ergibt sich, daß die zweistufige Näherung zwischen den Stufen mit zwei und 4 Einheiten in jeder Abtastzeit hin-und zurückgeht mit

509844/0785

Ausnahme der Zyklus-Zeiten 10 und 16. Dort bleibt die Näherung auf der Stufe mit zwei Einheiten, um den Mittelwert der Näherung von 3 auf 2,75 herabzusetzen.

Im Gegensatz dazu gibt die ausgezogene Kurve in Fig. 3 die dreistufige Interpolierung durch den Codierer gemäß Fig. 2 wieder. Bei diesem Codierer zwingt die kombinierte Verwendung einer Integration im Vorwärts-Weg und einer Richtungsbefehl-Frequenz gleich der Schiebe- und Abtastfrequenz die diskrete Analog-Näherung, sich in jedem Abtastzeitpunkt unabhängig von der Änderungsgeschwindigkeit des Analog-Eingangssignals zu ändern. Außerdem wird der Codierer veranlaßt, auf dreistufige Weise zu arbeiten. Zur Erläuterung der Fig. 4 kann der dreistufige Codierer die Näherungsstufen 1, 3 und 5 annehmen, die den für den zweistufigen Codierern angenommenen Stufen 2 und 4 benachbart sind. Diese angenommen Stufen geben eine gleichförmige Codier-Regel statt einer kompandierten Codier-Regel wieder, um den Vergleich in der Fig. 4 zu veieinfachen, aber das Prinzip der dreistufigen Interpolierung gilt in beiden Fällen.

Der dreistufige Codierer wird mit einer höheren Abtastfrequenz wie der zweistufige Codierer betrieben,, so daß er eine Abtastperiode für jede Zykluszeit auf der Zeitachse gemäß Fig. 4 besitzt. Die höhere Abtastfrequenz

509844/0785

ist ein ausgleichender Aufwand, um eine vergleichbare Rauschgüte und die Einfachheit eines 1-Bit-Codierers ohne den komplizierten Aufwand eines Vielbit-Codierers zu erzielen. Wegen der oben erläuterten Taktfrequenzbeziehungen muß der Codierer die diskreten Näherungsstufen zu jedem AbtastZeitpunkt ändern. Da es sich um eine 1-Bit-Operation handelt, muß die Näherung entweder nach oben oder nach unten gehen. Bei dieser Betriebsweise umfaßt der dreistufige Codierer nach der Erfindung zu Anfang das analoge Eingangssignal zwischen den Stufen mit einer und drei Einheiten. Gelegentlich Jedoch, beispielsweise zu den Zykluszeiten 3, 7 und 13 springt der Dreistufen-Codierer von der Stufe mit drei Einheiten auf die Stufe mit 5 Einheiten für eine Abtastzeit, um die Auswirkungen des Umstandes auf den diskreten Näherungs-Mittelwert auszugleichen, daß das Analog-Eingangssignal mit 2,75 Einheiten sehr dicht am Näherungswert mit 3 Einheiten ist.

Fig. 5A bis 5G zeigen die Diagramme, die zusätzliche Merkmale des Codierers nach Fig. 2 erläutern. Entsprechend diesem Merkmal der Erfindung ist die Codierer-Invertierlogik, die die Gatter 108, 109 und 110 (Fig. 2A) enthält, in den Vorwärts-Signalweg des Codierers innerhalb der Rückkopplungsschleife eingeschaltet. Es wurde gefunden, daß bei dieser Anordnung die Logik die Neigung hat, die

509844/0785

Auswirkungen von Übertragungsfehlern zu verringern, d. h., solcher Fehler, die durch äußere Einflüsse auf das Digitalsignal zwischen dem Codierer und dem Decodierer einwirken können. Übertragungsfehler innerhalb des Codierers oder Decodierers treten selten auf und haben nur sehr kurzzeitige Einflüsse, die vernachlässigbar sind, Die Invertierlogik erfüllt also auf digitale Weise die Funktion eines Leckwiderstandes in einem Analog-Integrator. Der Leckwiderstand führt dazu, daß solche Übertragungsfehler in einer begrenzten Zahl von Bit-Zeiten verschwinden, statt daß sie eine dauernde Verschiebung zwischen der Analog-Näherung im Codierer und Decodierer bewirken.

Fig. 5A zeigt ein kontinuierliches Analogsignal und überlagert die diskrete Analog-Näherung, die von dem Codierer gemäß Fig. 2A und 2B erzeugt wird. Auch bei dieser Darstellung ist wiederum zur Vereinfachung eine lineare Codier-Regel statt einer kompandierten Regel angenommen worden. In beiden Fällen ist jedoch hier die betrachtete vorteilhafte Fehlerverringerung im wesentlichen die gleiche. Die diskrete Analog-Näherung ist ebenfalls die gleiche, d. h., die gewünschte, in den Fig. 5D und 5G gezeigte Näherung. Fig. 5B zeigt in Form binärer 1- und O-Werte den Inhalt der Ausgangssignalfolge des 1-Bit-Codierers ohne Fehler. Diese würde zu der ächritt-

509844/0785

förmigen Analog-Näherung gemäß Fig. 5A in einem Codierer führen, in welchem die genannte Invertierlogik beispielsweise in den Links-Rechts-Richtungssteuerleitungen 21' des Rückkopplungsweges statt in den Vorwärts-Signalweg des Codierers eingeschaltet ist. D. h., die digitale Rückkopplungsintegration weist keine Leckfunktion auf. Der Polaritätsumkehreffekt wird dann für bipolare Signale verwirklicht, nicht aber der Fehlerverringerungseffekt. Fig. 5C zeigt die gleiche Information wie Fig. 5B,zusätzlich aber zu den Zeitpunkten ti und t3 Übertragungsfehler, die eine binäre 0 in eine binäre 1 umgeändert haben.

Fig. 5D erläutert mit dem gestrichelten Kurvendiagramm "Fehlerhaftes Signal" den Einfluß der in Fig. 5C gezeigten Übertragungsfehler auf einen Codierer, der die erwünschte Leckfunktion weder in analoger noch in digitaler Form besitzt. Das Fehlersignal zum Zeitpunkt ti bewirkt also, daß die Analog-Näherung nach oben statt nach unten wie im Fall des gewünschten Signals geht. Diese Verschiebungzwischen dem fehlerhaften Signal und dem gewünschten Signal dauert ohne irgendeine Leckfunktion dauernd an. Beim Auftreten des zweiten Übertragungsfehlers zum Zeitpunkt t3, der vom gleichen Typ wie der erste Fehler

509844/0785

zum Zeltpunkt ti ist, nimmt die Verschiebung zu. Üblicherweise treten solche Fehler in einer Anlage so auf, daß sie die im Decodierer erzeugte diskrete Analog-Näherung beeinflussen, nicht aber die im Codierer erzeugte Näherung. Demgemäß ergibt sich eine Verschiebung der dargestellten Art zwischen diean beiden Näherungen. Solche Verschiebungen können zu Rauschstörungen in einem im Decodierer reproduzierten Analogsignal führen, insbesondere, wenn wie in Verbdindung mit der vorliegenden Erfindung eine kompandierte CodiepRegel benutzt wird.

Fig. 5E zeigt in Form binärer 0- und 1-Werte das 1-Bit-Ausgangssignal des Codierers gemäß Fig. 2A und 2B, bei dem die Invertierlogik im Vorwärts-Signalweg des Codierers vorhanden ist. Das Diagramm enthält die gleiche Information wie in Fig. 5B mit den Änderungen, die die unterschiedliche Lage der Invertierlogik wiedergeben. Man erkennt demgemäß, daß das Digitalsignal in Fig. 5E im Vergleich zu dem in Fig. 5B jedesmal dann komplementiert ist, wenn das Analog-Eingangssignal die Null-Achse kreuzt. Fig. 5G zeigt als ausgezogene Kurve die gewünschte diskrete Analog-Näherung, die durch die Digital-Information gemäß Fig. 5E erzeugt wird.

509844/0785

Fig. 5F gibt die gleiche Information wie Fig. 5E wieder, enthält aber zusätzlich die beiden tJbertragungsfehler zu den Zeitpunkten ti und t3, die bereits in Verbindung mit Fig. 5C erwähnt worden sind. Der Fehler zum Zeitpunkt t3 erscheint jedoch als Änderung von dem Binärwert 1 auf den Binärwert 0 im Hinblick auf die Komplementierung, die aufgetreten ist, nachdem das Analog-Eingangssignal die 0-Amplitudenachse zum erstenmal gekreuzt hat. Diese fehlerhafte Digitalinformation erzeugt eine Analog-Näherung, die der gestrichelten Kurve in Fig. 5G entspricht. Nach dem ti-Fehler ist also eine VerschJe bung zwischen der Kurve für das fehlerhafte Signal und der Kurve für das gewünschte Signal vorhanden. Zum Zeitpunkt t2, also nach der Kreuzung des Analogsignals in den Bereich negativer Amplituden, bringt die Invertierung in der Logik die beiden Näherungskurven zur Deckung. Bis zum Auftreten des zweiten Fehlers zum Zeitpunkt t3 keine weitere Verschiebung statt. Der Einfluß des zweiten Fehlers wird auf entsprechende Weise zum Zeitpunkt t4 nach der nächsten Nullachsenkreuzung des Analog-Eingangssignals gelöscht. Es wurde gefunden, daß diese kurzzeitigen Verschiebungen als Ergebnis von Übertragungsfehlern im Diagramm gemäß Fig. 5G für das menschliche Ohr nicht wahrnehmbar sind, wenn die Abtastfrequenz hoch und die Fehlerhäufigkeit kleiner als etwa 1 Fehler in einer Sekunde ist.

509844/0785

Man erkennt, daß in den Fig. 5A und 5D die Amplitudenskala von einem Amplitudenwert Null nach oben läuft, der wenigstens so niedrig liegt wie der maximal zu erwartende negative Ausschlag des Analog-Eingängssignals, statt daß ein mittlerer Wert im Variationsbereich des Analogsignals gewählt ist. In Fig. 5G erstreckt sich jedoch der Maßstab in positiver und negativer Richtung von einem Amplitudenwert Null innerhalb des Variationsbereiches des kontinuierlichen Analogsignals gemäß Fig. 5A. Dieser Maßstabsunterschied hat den Zweck, die Erläuterung des Einflusses zu erleichtern, den die Lage der digitalen Invertierlogik gemäß Fig. 2A und 2B hat. Durch einen Vergleich der Kurven in Fig. 5A und 5B erkennt man, daß eine binäre 1 in der digitalen Signalfolge immer dazu führt, daß die Digital-Näherung sich in positiver Richtung bewegt, unabhängig davon, ob das Analog-Eingangssignal oberhalb oder unterhalb der dargestellten Achse innerhalb des Variationsbereiches für das kontinuierliche Analogsignal liegt. Auf entsprechende Weise bewirkt in Fig. 5A eine binäre 0 immer, daß die Näherung sich in negativer Richtung bewegt. Das gleiche gilt für Fig. 5D. In Fig. 5G erkennt man jedoch durch einen Vergleich der Kurvendiagramme mit dem Diagramm in Fig. 5E, daß die Einschaltung der in Fig. 2A und 2b gezeigten digitalen Invertierlogik in den Vorwärts-Signalweg jetzt dazu führt, daß eine binäre 1 in der digitalen Signalfolge die Digital-

509844/0785

Näherung weg von der mittleren Bezugsachse des kontinuierlichen Analogsignals bewegt, unabhängig davon, ob die Näherung sich oberhalb oder unterhalb der Achse befindet. Auf entspredi ende Weise bewegt eine binäre 0 die Analog-Näherung immer in Richtung auf die gleiche Analog-Bezugsachse. Demgemäß sagt man gelegentlich, daß die Rückkopplungssignale im Codierer gemäß Fig. 2 eine innerhalb des Bereichs liegende Signalgabe für die Schaltungen der Rückkopplungsakkumulation bewirken, da die Einwirkungen binärer 1- und O-Signale sich auf eine Amplitudenachse beziehen, die innerhalb des Variationsbereiches~des Analogsignals liegt. Entsprechend wird gelegentlich für die hypothetisch abgeänderte Codierer-Ausführung gemäß Fig. 5A und -5D gesagt, daß die Rückkopplungssignale eine außerhalb des Bereiches liegende Signalgabe bewirken, da sie den Rückkopplungsakkumulator mit Bezug auf eine Achse ansteuern, die außerhalb des Amplitudenbereiches des Analog-Eingangssignals liegen.

B098A4/0785

Claims

• OX. BLUMBACH · WES.ER · BERGEN · KRAMER ZWIRNER . HIRSCH 2516599 PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN Postadresse München: Patentcnnsult 8 München 60 Radeckestraße 43 Telefon (089) 883603/883604 Telex 05-212313 Postadresse Wiesbaden: Patentconsult 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121) 562943/561998 Telex 04-186237 WESTERN ELECTRIC COMPANY Brainard, R.C. 2-16 INCORPORATED 195 Broadway, New York, New York 10007, Y.St.A. Patentansprüche

1. Differenz-Pulscodesignalcodierer,

mit einer Analog-Subtrahierschaltung (11), die einen ersten Anschluß zur Aufnahme eines in digitale Form umzuwandelnden Analog-Eingangssignals besitzt,

einer Integratorschaltung (12) die auf das Ausgangssignal der Analog-Subtrahierschaltung anspricht, einer digitalen Quantizierschaltung, die eine Schwellenwertschaltung (13) zur Erzeugung eines Ausgangsimpulses bei jedem Erreichen einer vorbestimmten Schwellenwertamplitude durch das Ausgangssignal der Integratorschaltung aufweist, derart, daß ein Impulsvorhanden- oder Impulsnichtvorhanden-Zustand des digitalen Ausgangssignals ein Ansteigen oder Abfallen des Analog-Eingangssignals angibt, und mit einer auf das digitale Ausgangssignal ansprechenden Rückkopplungsschaltung (19, 25), die eine analoge Näherung des digitalen Ausgangssignals an einen zweiten Anschluß (28)

509844/0785

dor Analog-Subtrahierschaltung anlegt, dadurch gekennzeichnet, daß

die Rückkopplungsschaltung einen Digital-Akkumulator (19) aufweist, der reversibel entsprechend dem Impulsvorhandenoder Impulsnichtvorhanden-Zustand des digitalen Ausgangssignals betrieben wird, und einen an den Digital-Akkumulator angekoppelten Digital-Analogwandler (25), der eine Aiialog-Darstellung des Akkumulator inhaltes an den zweiten Anschluß (28) der Analog-Subtrahierschaltung gibt.

2. Codierer nach Anspruch 1,
dadurch gekennzeichnet, daß die Schwellenwertschaltung (13) eine 1-Bit-Triggerschaltung ist, und der Digital-Analogwandler (25) Schaltungen (26, 27) aufweist, um jede Summierung im Akkumulator in ein Analogsignal umzuwandeln, dessen Amplitude dem Binärwert der Summierung entspricht.

3. Codierer nach Anspruch 2,
dadurchge kennzeichnet, daß der Digital-Akkumulator Einrichtungen aufweist, um die Summierung entsprechend einem kompandierten Binär-Codiersystem zu bilden, wodurch die Triggerschaltung (13) mit einer Taktfrequenz arbeitet, die wenigstens gleich dem Produkt der Nyquist-Frequenz für die eroarteten Analog-Eingangssignale und der Anzahl von Amplitudenintervallen

509844/0785

je Abschnitt eines .in Abschnitte unterteilten Pulscode in dem kompanäiertori Coäier-System ist.

4. Codierer nach Anspruch 3,

dadurch gekennzeichnet, daß der Digital-Akkuruulator ein reversibles Schieberegister mit Steuereinrichtungen aufweist, um in Abhängigkeit von dem Impulsvorhanden- odor Impul sni chtvorhanden-Zu stand des digitalen Ausgangssignals in der einen oder der anderen Richtung zu arbeiten.

?. Codierer nach Anspruch 4,

dadurchgekennzeichnet, daß das Schieberegister (19) Vorspannungseinrichtungen (113 bzw. 112) aufweist, um binäre 1-Vierte in die niedrigststellige Stufe bei einer Schieberichtung und binäre 0-Werte in die höchststellige Stufe bei der anderen Schieberichtung einzuführen.

509844/0785