DE2516802C2 - Codierer zur Umwandlung analoger Eingangssignale in Differenzpulscodesignale - Google Patents

Description

Die Erfindung betrifft einen Codierer zur Umwandlung analoger Eingangssignale in Differenzpulscodesignale mit einer Einrichtung zur Erzeugung eines Pulscodesignals, das die Differenz zwischen dem analogen Eingangssignal und einem analogen Rückkopplungssignal darstellt, und mit einer Einrichtung zum Akkumulieren der Werte aufeinanderfolgender Differenzpulscodesignale und zur Erzeugung des analogen Rückkopplungssignals, derart, daß dieses die akkumulierten Werte der Differenzpulscodesignale darstellt.

Bei einer Differenzcodemodulation (DPCM), beispielsweise der Deltamodulation wird ein kontinuierliches Analog-Eingangssignal mit einer rückgekoppelten diskreten Analogsignal-Annäherung des Eingangssignals eines vorhergehenden Zeitintervalls verglichen. Das sich ergebende Fehlersignal wird zur Erzeugung eines digitalen Ausgangssignals abgetastet, welches die Art der Differenz zwischen dem kontinuierlichen und dem diskreten Analogsignal ausdrückt. Sowohl im Rfickkopplungsweg des Codierers als auch beim Decodierer einer Empfangsstelle wird eine Signalintegration benutzt, um aus dem digitalen Ausgangssignal des Codierers die diskrete Analogsigiial-Näherung zu erzeugen. Bei Deltamodulationssystemen ist jedoch eine Ableitfunktion erforderlich, um einen dauernden Einfluß von bei der Übertragung auftretenden Signalbitfehlern zu vermeiden, da die Auswirkungen solcher Fehler zu beträchtlichen Signalverzerrungen führen. In digitalen Anlagen wird die Signalintegration durch irgendeine Form einer Digitalsignal-Akkumulierung bewirkt. Bei diesen Systemen ist die Ableitfunktion dadurch erzielt worden, daß entweder das Akkumulatorsignal regelmäßig mit einem Faktor multipliziert wird, der etwas kleiner fcls 1 ist, oder daß bei Video-Systemen die digitale Speichereinrichtung periodisch auf einen Bezugsspeicherwert zurückgestellt wird, um angesammelte Fehler zum Verschwinden zu bringen. Die Multiplikation ist schaltungsmäßig aufwendig, und die periodische Rückstellung befriedigt bei Sprachübertragungsanlagen nicht, weil dort keine Pausenzeit vorhanden ist die der Strahlrückführzeit in Video-Anlagen entspricht, weiche die Möglichkeit zur Rückstellung des Speichers eröffnet

Die Verwendung einer Ableitfunktion in Verbindung mit einem digitalen Akkumulator ist begannt (IEEE Transactions on Communication, COM-21, Nr. 6, Juni 1973, Seiten 695-706), und zwar für einen DPCM-Codierer mittels eines digitalen Multiplizierers.

Die Erfindung hat sich die Aufgabe gestellt, eine Schaltung zur Erzielung einer Ableitfunktion zu schaffen, die keinen hohen Schaltungsaufwand erforderlich macht und außerdem für das zu übertragende Signal keine Informationspausen benötigt.

Zur Lösung der Aufgabe geht die Erfindung aus von einem Codierer der eingangs genannten Art und ist dadurch gekennzeichnet, daß eine Einrichtung, die das Differenzpulscodesignal als Ausgangssignal liefert, wenn das analoge Rückkopplungssignal die eine Polarität hat, und die das Differenzpulscodesignal komplementiert und das komplementierte Signal als Ausgangssignal lie fert. wenn das analoge Rückkopplungssignal die andere Polarität hat.

Wenn die Erfindung beispielsweise bei einem Delta-Codierer angewendet wird, so erzeugt ein Übertragungsfehler, nämlich der Verlust einer 1 oder die Einfügung einer 1, eine Differenz von Zwei zwischen dem in der Akkumulatoreinrichtung des Senders angesammelten Wert und dem durch die Akkumulatoreinrichtung des Empfängers angesammelten Wert. Zu irgendeinem Zeitpunkt tritt dann der Zustand ein, daß der Wert in einer Akkumulatoreinrichtung seine Polarität ändert, nicht dagegen der um Zwei unterschiedliche Wert der anderen Akkumulaioreinnchtung . Betrachtet man diesen Fall, so ergibt sich, daß die Akkumulatoreinrichtung, in der die Polaritätsänderung stattgefunden hat. jetzt die Wirkung ihrer zugeordneten Komplementierschaltung von beispielsweise inaktiv auf aktiv ändert. Da der Einfluß der Komplementierschaltung jet/t im Codierer und im Decodierer verschieden ist. so ist die Auswirkung des als nächstes übertragenen Bit im Codierer und im Decodierer entgegengesetzt. Das nächste Bit gleicht dann entweder die Werte in den beiden Akkumulatoreinrichtungen wieder aneinander an oder bringt sie noch weiter unter Erzeugung eines Unterschiedes von Vier auseinander. Wenn die Werte in den beiden Akkumuliereinrichtungen angeglichen werden, dann ändert der eine Wert, der gerade seine Polarität geändert hat, diese er-

iieut Der Einfluß der zugehörigen Komplementierschaltung wird demgemäß zurückgeändert, so daß der Einfluß des nachfolgenden Bits in beiden Akkumulatoreinrichtungen gleich ist und diese demgemäß weiterhin gleiche Werte beinhalten. Kehrt man iu dem Fall zurück, bei dem das nächste Bit einer Differenz von Vier geführt hat so ergibt sich, daß nachfolgende Bits weiterhin einen entgegengesetzten Einfluß auf den in den btiden Akkumuiatoreinrichtungen enthaltenen Wert ausüben, bis zu irgendeinem Zeitpunkt die Werte sich um Zwei unterscheiden. Das nächste Bit gleicht dann die Werte in den beiden Akkumulatoreinrichtungen an. Da von einer Differenz Zwei mit Werten entgegengesetzter Polarität ausgegangen worden ist und gleiche, aber entgegengesetzte Schritte stattgefunden haben, besitzen die Werte in den Akkumuiatoreinrichtungen, wenn sie zur Differenz Zwei zurückgekehrt sind, wiederum entgegengesetzte Polarität, so daß das Bit, das die Werte ausgleicht, eine Polaritätsänderung des Wertes in einer der Akkumuiatoreinrichtungen bewirkt, derart, daß wie im vorhergehenden Fall das nachfolgende Bit den gleichen Einfluß auf beide Akkumuiatoreinrichtungen besitzt, die demgemäß dann weiterhin gleiche Wert enthalten.

Nachfolgend wird die Erfindung anhand der Zeichnungen näher beschrieben. Es zeigt

F i g. 1 ein Blockschaltbild einer digitalen Nachrichtenübertragungsaniage unier Verwendung der Erfindung,

F i g. 2 eine modifizierte Ausführungsform der Anlage nach Fig. 1,

F i g. 3A bis 3G, 4A, 4B Signaldiagramme zur Erläuterung der Erfindung,

F i g. 5 und 6 ein Blockschaltbild einer weiteren Ausführungsform der Erfindung und ein Kurvendiagramm zu deren Erläuterung,

F i g. 7 und 8A b's 8D ein Blockschaltbild einer zusätzlichen Ausführungsform der Erfindung und Kurvendiagramme zu deren Erläuterung.

Bei der digitalen Nachrichtenübertragungsanlage gemaß F i g. 1 ist eine Sendestation 10 über ein geeignetes Übertragungsmedium 11 mit einer Empfangsstation 12 verbunden. In der Sendestation 10 liefert eine Taktsignalquelle 13 ein erstes Taktsignal C1 und ein zweites Taktsignal C 2, das die gleiche Frequenz wie das Taktsignal C1 hat, gegepüber diesem aber durch Übertragung über eine Verzögerungsschaltung 16 etwas verzögert ist. F.inc Verzögerungszeit gleich der Durchlaufzeit von vier in Reihe geschalteten Gattern reicht im allgemeinen für die Zwecke der zu beschreibenden Schaltungen aus. Die Taktsignale Cl und Cl werden, wie durch die entsprechenden Bezugszeichen angedeutet, an verschiedenen Punkten innerhalb der Sendestation 10 verwendet.

Ein kontinuierliches Analog-Eingangssignal, beispielsweise ein Sprachsignal in einer Fernsprechübertragungsanlage wird auf einer Leitung 17 aii einen Eingang einer Analog-Subtrahierschaltung 18 gegeben. Ein zweites Eingangssignal für die Analog-Subtrahierschaltung 18 ist ein Rückkopplungssignal in Form eines diskreten Analog-Näherungssignal, das einen Teil des Signals auf der Leitung 17 während eines früheren Zeitintervalls darstellt· Das am Ausgang der Subtrahierschaltung 18 erscheinende Differenzsignal wird an eine Schwellenwertschaltung gegeben, die im vorliegenden Fall zweckmäßig ein D-Flip-Flop 19 ist. Solche Flip-Flops sind bekannt. Sie nehmen bei Zuführung eines Signals an ihrem Takteingang CK einen Binärzustand an, der dem Binärzustand des Signals am .D-Eingang des Flip-Flops entspricht. Außerdem weisen die D-Flip-Flops einen Voreinstelleingang PS und einen Löscheingang CR auf, an den Signale angelegt werden können, die das Flip-Flop veranlassen, einen vorgegebenen Zustand unabhängig davon einzunehmen, ob das Flip-Flop durch ein Taktsignal betätigt wird oder nicht Solche Flip-Flops enthalten außerdem üblicherweise komplementäre Ausgänge Q und Q, von denen der Q- Ausgang auf hohem oder niedrigem Binärpegel abhängig davon ist ob das Signal am D-Eingang auf hohem bzw. niedrigem Pegel ist Ein solcher hoher Pegel am C?-Ausgang stellt den Einstell- oder Voreinstellzustand des Flip-Flops dar. Ein niedriger Pegel am (p-Ausgang stellt den Rückstell- oder Löschzustand dar. Das Flip-Flop 19 erhält das Taktsignal C1 an seinem Takteingang. Dieses Signal hat zweckmäßig eine Frequenz, die wesentlich größer als die Nyquist-Abtastfrequenz für Analogsignale derjenigen Art ist, welche voraussichtlich über die Eingangsleitung 17 eintreffen.

Der Q-Ausgang des Flip-Flops 19 ist mit dem Richtungssteuereingang eines Digital-Akkumulators, beispielsweise eines reversiblen Binärzählers 20. verbunden, dem an seinem Zähleingang das Taktsignal C2 zugeführt ist Der Zählwert des Zählers sieigt an. wenn das Flip-Flop 19 eingestellt ist, und fällt ab, wenn das Flip-Flop zurückgestellt ist. Entsprechend der Darstellung in Fig. 1 ist der Zähler 20 ebenso wie andere, noch zu beschreibende Zähler so gezeigt, daß die höchststellige Stufe oben und die niedrigststellige Stufe unten angeordnet ist. Bitparallele Ausgangssignale des Zählers 20 sind von entsprechenden Zählerstufen über individuelle Leitungen eines Kabels 21 an die Eingänge eines Digital-Analogwandlers 22 angekoppelt. Der Zähler 20 erzeugt eine Vorzeicheninformation in der höchstwertigen Stufe und eine Größeninformation in den anderen Stufen. Negative Zahlen werden in bekannter Weise als Zweierkomplement der positiven Zahl dargestellt Der Wandler 22 leitet aus den Zählerausgangssignalen eine zugeordnete diskrete Analogsignal-Näherung zur Übertragung über eine Leitung 23 zu dem obenerwähnten zweiten Eingang der Subtrahierschaltung 18 ab. Eine nicht getrennt dargestellte kapazitive Kopplung in Schaltungen, die das Ausgangssignal des Wandlers verwenden, stellt automatisch den Null-Amplitudenbezugswert für die diskrete Analog-Annäherung des Wandlers her, so daß eine auf das Vorzeichen der Digital-Näherung des Zählers ansprechende, komplementierende Logik nicht erforderlich ist. Digital-Analogwandler der erwähnten Art enthalten häufig irgendeine Art von Widerstands-Kettennetzwerken. Hiervon sind viele Arten bekannt und werden daher hier nicht betrachtet da Einzelheiten des Wandlers nicht Teil der Erfindung bilden.

Jedes Bit des Signalwortes auf dem Kabel 21 wird außerdem an individuelle Eingänge eines UND-Gatters 26 gekoppelt, das bei Koinzidenz hoher Ausgangssigna-Ie an allen Ausgängen des Zählers 20 anspricht und das Flip-Flop 19 zurückstellt. Diese Schaltung stellt einen Schutz für den Codierer dar. derart daß der Zähler 20 bei Erreichen seines vollen Zählwertes gezwungen wird, für einen Zyklus nach rückwärts, zu zählen, statt auf Null zu lai'fen. Auf ähnliche Weise sind die Adern des Kabels 21 an ein NOR-Gatter 27 gekoppelt, um das Flip-Flop 19 beim Auftreten eines Null-Zustandes im Zähler 20 voreinzustellen und zu verhindern, daß der Zähler in einer einzigen Taktperiode in den Zustand mit nur 1-Werten läuft, nachdem er den Null-Zustand erreicht hat.

Das digitale Ausgangssignal vom Q-Ausgang des Flip-Flops 19 wird außerdem einer wählbaren Invertier-Logik zugeführt, beispielsweise einem Verknüpfungsglied vom Typ eines EXKLUSIV-ODER-Gatters. Bei dem Ausführungsbeispiel wird ein EXKLUSIV-NOR-Gatter 28 verwendet, dessen digitales Ausgangssignal über ein weiteres D-Flip-Flop 29 zur Übertragungsstrecke 11 geht. Dem Flip-Flop 29 wird das C2-Taktsignal zur Regenerierung des Digitalformats des Codierer-Ausgangssignals zugeführt, so daß vom Q-Ausgang des Flip-Flops 29 an die Übertragungsstrecke gelieferte Impulse im wesentlichen einheitliche Amplitude und Dauer besitzen.

Die Polarität des digitalen Näherungswertes des Zählers 20 wird benutzt, um das serielle Digitalsignal zu invertieren, wenn das Ausgangssignal des Zählers 20 und demgemäß das analoge Rückkopplungsausgangssignal des Digital-Analogwandlers 22 negativ sind. Zu diesem Zweck verbindet die Leitung 30 den höchststelligen Bit-Ausgang des Zählers 20 mit einem zweiten Eingang des EXKLUSIV-NOR-Catters 28. Jedesmal wenn also das höchststelHge Bit, d. h. das Vorzeichen-Bit, des im Zähler 20 enthaltenen Digita !signals beispielsweise negative Polarität darstellt, wird die Digital-Darstellung des kontinuierlichen Analogsignals komplementiert. Die Auswirkung dieser Koinplementbildung besteht darin, daß ein Impuls oder eine binäre 1 ein digitales Näherungssignal immer wegtreibt von einem vorgegebenen Bezugspegel, beispielsweise 0, innerhalb des Bereiches voraussichtlicher Amplitudenvariationen des kontinuierlichen Analogsignals auf der Eingangsleitung 17. Auf entsprechende Weise treibt ein Signal ohne Impulse, d. h. eine binäre 0 das digitale Näherungssignal immer in Richtung auf den vorbestimmten Bezugspegel, beispielsweise 0. Diese Art der Richtungssteuerung wird gelegentlich Intern-Signalgabe genannt, da der Bezug, der die Richtung der Signalbewegung bestimmt, innerhalb des Analogsignal-Variationsbereiches liegt. Ein Ergebnis dieser Art der Steuerung besteht darin, daß ein Übertragungsfehler eines Bits der Digitaldarstellung nur eine kurze Abweichung der Analogsignal-Näherung in der Empfangsstation verursacht, da der Signalfehler automatisch gelöscht wird.

Der Decodierer in der Empfangsstation 12 führt im wesentlichen die gleiche Digital-Akkumulation wie im Rückkopplungsabschnitt des Codierers in der Sendestelle 10 aus. Ein EXKLUSIV-NOR-Gatter 31 koppelt die Digitalsignal-Darstellung von der Übertragungsstrecke 11 an den D-Eingang eines D-Flip-Fiops 32. In der Empfangsstation 12 werden aus den über die Übertragungsstrecke 11 gelieferten Eingangssignalen mit Hilfe von Taktwiedergewinnungsschaltungen (nicht gezeigt) irgendeiner geeigneter. Art Taktsignale abgeleitet. Diese wiedergewonnenen Taktsignale stellen die Taktsignale Cl' sowie die Taktsignale C2' dar, die mit Bezug auf die Taktsignale CI' auf die oben für die Sendestation 10 beschriebene Weise verzögert sind.

Die Taktsignale CV werden an den Takteingang des Flip-Flops 32 angelegt. Der (^-Ausgang dieses Flip-Flops liefert Richtungssteuerbefehle an einen reversiblen Binärzähler 33, dem die Taktsignale C2' als Zählsignal zugeführt sind. Die Adern eines Kabels 36 verbinden entsprechende Ausgänge des Zählers 33 mit Eingängen eines weiteren Digital-Analogwandlers 37. Dessen Ausgangssignal auf der Leitung 41 stellt nach einer geeigneten Tießpaßfilterung (nicht gezeigt) ein kontinuierliches Analogsignal dar, daß dem auf der Leitung 17 in der Sendestation 10 gelieferten Eingangssignal entspricht. Der Decodierer ist ebenfalls mit einem Überlaufschutz durch ein UND-Gatter 37 sowie einem Unterlaufschutz mit Hilfe eines NOR-Gat.ters 38 ausgestattet, wodurch der Rückstell- bzw. Voreinstelleingang des Flip-Flops 32 auf die oben in Verbindung mit der Sendestation 10 beschriebene Weise gesteuert wird. Die Leitung 39 verbindet den höchststelligen Ausgang des Zählers 33 mit einem zweiten Eingang des EXKLUSIV-NOR-Gatters 31, um die Digital-Darstellung des Decoder-Eingangssignals jedesmal dann zu komplementieren, wenn die vom Zähler 33 gelieferte Digital-Näherung ihr Vorzeichen ändert. Wenn also ein Übertragungsfehler auf der Strecke 11 dazu führt, daß die Umkehrwerte in den Gattern 28 und 31 außer Tritt geraten, so wird entsprechend der obigen Erläuterung diese Abweichung bei einem nachfolgenden Nulldurchgang gelöscht.

In Fig.2 ist ein abgeändertes Ausführungsbeispiel der digitalen Übertragungsanlage nach F i g 1 gezeigt.

Da das Ausführungsbeispiel nach F i g. 2 in vielen Punkten dem nach F i g. 1 ähnlich ist, sind entsprechende Bauteile mit den gleichen oder ähnlichen Bezugszeichen versehen. Die Abänderung besteht hier darin, daß das EXKLUSIV-NOR-Gatter 28 in die Rückkopplungsschleife des Codierers in der Sendestation 10' verlegt worden ist. Im einzelnen wird die Codierer-Rückkopplung vom Q-Ausgang des Flip-Flops 29' abgeleite! und an den Richtungssteuereingang des Zählers 20' angelegt. Bei diesem Ausführungsbeispiel speichert der Zäh- :1er 20' nur den Wert des Binärcode. Ein Polaritätsbit wird entsprechend der nachfolgenden Erläuterung getrennt abgeleitet. Das Kabel 21' koppelt die binärcodierte Signaldarstellung der Digital-Näherung im Zähler 20' an den Digital-Analogwandler 22'. Die Andern im Kabel 21' sind an ein UND-Gatter 40 angeschlossen, um das Flip-Flop 29' zurückzustellen und so einen Überlaufschutz der oben in Verbindung mit F i g. 1 beschriebenen Art bereitzustellen.
Bei dem Ausführungsbeispiel nach F i g. 2 sind der Unterlaufschutz und die polaritätsabhängige Logik miteinander kombiniert. Die Adern im Kabel 21' führen demgemäß zu entsprechenden Eingängen eines ODER-Gatters 43. Außerdem ist der Q-Ausgang des Flip-Flops 29' über eine Leitung 46 mit einem weiteren Eingang des Gatters 43 gekoppelt. Dessen Ausgang liefert ein Betätigungseingangssignal an das UND-Gatter 47 und ein Sperreingangwignal an das UND-Gatter 48, wenn eine binäre 1 in irgendeiner Stufe des Zählers 20' oder im digitalen Ausangssignal des Codierers vorhanden ist.

Taktsignale C3, die mit Bezug auf die Taktsignale C2 weiter mit Hilfe einer Verzögerungsschaitung 49 verzögert sind, stellen Betätigungseingangssignale für die beiden Gatter 47 und 48 dar. Im normalen Betrieb veranlaßt also jeder Impuls im digitalen Ausgangssignal des Codierers das Gatter 47, Taktsignale C3 zur Weiterschaltung des Zählers 20' durchzulassen. Bei Koinzidenz eines niedrigen Signalpegels, d. h. in Abwesenheit von Impulsen, auf den Adern 21' vom Zähler 20' und auf der Leitung 46 vom Flip-Flop 29' wird jedoch das Sperreingangssignal des Gatters 48 abgetrennt und ein Taktimpuls vom Zähler 20' über das Gatter 48 zum Takteingang eines weiteren D-Flip-Flops 50 abgelenkt, das als Kippschaltung geschaltet ist. Zu diesem Zweck ist der Q-Ausgang des Flip-Flops 50 über die Leitung 51 mit dem D-Eingang verbunden, so daß beim Auftreten jedes Taktimpulses das Flip-Flop 50 seinen Zustand ändert Eine solche Zustandsänderung tritt jedesmal dann auf, wenn der Zähler 20' im Null-Zustand ist und das Flip-

Flop 29' einen Rückwärtszählbefehl gibt, d. h. keinen Impuls liefert. Dieser Zustand gibt an, daß die Polarität der diskreten Analog-Näherung auf der Leitung 23 geändert werden muß und außerdem zu verhindern ist, daß der Zähler 20' unmittelbar in den Zustand mit nur 1-Werten läuft und dadurch den Codiererbetrieb verwirrt. Beide Notwendigkeiten werden durch die gerade beschriebenen Gatter 47 und 48 erfüllt.

Der Q-Ausgang des Flip-Flops 50 ist über eine Leitung 52 mit einer Komplement-Logik C passender Art im Digital-Analogwandler 22' verbunden, um die Polarität seines diskreten Analog-Ausgangssignals zu ändern. Beispielsweise kann die Logik C entweder den tatsächlichen Wert oder das Komplement des digitalen Ausgangssignals vom Zähler 20' wählen, oder die Logik kann das analoge Ausgangssignal des Wandlers entweder dem invertierenden Eingang oder dem nicht invertierenden Eingang eines Verstärkers (nicht gezeigt) zur Ankopplung an die Leitung 23 zu führen. Außerdem verbindet eine Leitung 53 den Q-Ausgang des Flip-Flops 50 mit dem zweiten Eingang des EXKLUSlV-NOR-Gatters 28, um die Digitalsignal-Invertierung vorzunehmen, die auf ähnliche Weise durch Signale auf der Leitung 30 in F i g. 1 veranlaßt worden ist. Wenn die Polarität am Ausgang des Digital-Analogwandlers 22 negativ ist, komplementiert das EXKLUSIV-NOR-Gatter 28 das digitale Eingangssignal am Richtungssteuereingang des Zählers 20. Der Zähler zählt dann in Vorwärtsrichtung, selbst wenn das kontinuierliche Eingangsanalogsignal auf der Leitung 17 noch weiter negativ wird.

in der Empfangsstation 12' gemäß Fig.2 wird das Digitalsignal von der Übertragungsstrecke 11 direkt an den D-Eingang des D-Flip-Flops 32' angelegt, dem die wiedergewonnenen Taktsignale entsprechend der obigen Erläuterung in Verbindung mit Fig. 1 zugeführt werden. Der (^-Ausgang des Flip-Flops 32' liefert Richtungssteuerbefehle an den Zähler 33', dessen bitparallelen Digital-Ausgangssignale über Adern des Kabels 36' mit dem Digital-Anaiogwandier 37' verbunden sind. Ein Überlaufschutz wird auf die oben für die Sendestation 10' beschriebene Weise durch ein UND-Gatter 56 bereitgestellt, das auf Signale auf den Adern des Kabels 36' anspricht und das Flip-Flop 32' zurückstellt, wenn nur 1-Zustände im Zähler 33' auftreten. Auf entsprechende Weise werden Signale vom Kabel 36' einem ODER-Gatter 58 zugeführt, dessen Ausgangssignale ein UND-Gatter 59 vorbereiten und ein UND-Gatter 60 sperren, um sowohl einen Unterlaufschutz als auch eine PolaritätsändcruRgsanzeige auf die gleiche Weise zu bewirken, wie oben in Verbindung mit dem Zähler 20' der Sendestation 10' beschrieben worden ist. Das Ablenken eines Taktimpulses vom Zähler 33' bei Feststellung, daß eine Polarkätsumkehr erforderlich ist, bewirkt, daß ein Taktimpuls CT an den Takteingang eines D-Flip-Flops 62 gegeben wird, das als Kippschaltung arbeitet. Der (^-Ausgang des Flip-Flops 62 führt über eine Leitung 63 an die Komplement-Logik C im Digital-Analogwandler 37'.

Aus der Ähnlichkeit zwischen den Akkumulatoren der Codierer und Decodierer bei den Ausführungsbeispielen nach F i g. 1 bzw. 2 läßt sich erkennen, daß ein Empfangs-Akkumulator dem ihm zugeordneten Sende-Akkumulator folgt Entsprechend wird, wenn ein Übertragungsfehler auf der Übertragungsstrecke der Anlagen gemäß F i g. 1 und 2 in Richtung des Signalflusses hinter dem EXKLUSIV-NOR-Gatter 28 auftritt, dieser Übertragungsfehler in irgendeinem nachfolgenden Digital-Akkumulator gelöscht, wenn die fehlerhafte diskrete Digital-Näherung sich dem Richtungsbezugspegel in einer Richtung nähert, die der entgegengesetzten ist, in welcher die richtige Näherung erfolgt wäre.
Fig.3A bis 3G zeigen Diagramme zur Erläuterung der Arbeitsweise der Digitalcode-Invertierlogik, beispielsweise des EXKLUSIV-NOR-Gatters 28. Die willkürlich gewählten Amplitudeneinheiten, die in den F i g. 3A, 3D und 3G verwendet werden, sind gleich, aber in den Fig.3A und 3D im Vergleich zu Fig.3G unterschiedlich numeriert, um das Verständnis der Arbeitsweise zu erleichtern. Wie oben erläuert, führt die Funktion dpr Logik zu einer Einschränkung andauernder Auswirkungen von Übertragungsfehlern, die in dem Digitalsignal an irgendeinem Punkt der Anlage hinter der EXKLUSIV-NOR-Logik auftreten können. Diese Logik erfüllt also auf digitale Weise die Funktion eines Leck- oder Ableitwiderstandes in einem Analog-Integrator, wobei die Leckentladung bewirkt, daß solche

Übertragungsfehler während einer begrenzten Zahl von Bit-Zeitintervallen verschwinden, statt zu einer dauernden Verschiebung zwischen der Codierer-Rückkopplungsnäherung und der Decodierer-Analognäherung zu führen.

Fig.3A zeigt überlagert ein Analogsignal und die zugeordnete diskrete Analog-Näherung, die von dem Codierer und Decodierer in F i g. 1 bei unterbrochenen Leitungen 30 und 39 erzeugt würde. In F i g. 3A ist kein Übertragungsfehler dargestellt. Fig.3B zeigt an Hand binärer 1- und 0-Werte die Ausgangssignalfolge des 1-Bit-Codierers, die zu der stufenförmigen Analog-Näherung gemäß F i g. 3A in Abwesenheit von Übertragungsfehlern führen würde. F i g. 3C enthält die gleiche Information wie Fig.3B, wobei aber zu den Zeitpunkten 11 und 13 Übenragungsfehler auftreten, die ein Bit 0 in ein Bit 1 umwandeln.

F i g. 3D zeigt an Hand der gestrichelten, mit »fehlerhaftes Signal« bezeichneten Kurve die Auswirkung der in F i g. 3 angegebenen Übertragungsfehler auf einen hypothetischen Codierer, der die Leckentladefunktion weder in analoger noch in digitaler Form besitzt. Das zum Zeitpunkt 11 auftretende Fehlersignal bewirkt, daß die Analog-Näherung nach oben statt nach unten wie im Falle des gewünschten Signals läuft. Diese Verschiebung zwischen dem fehlerhaften Signal und dem Weg, den das gewünschte Signal in Abwesenheit des Übertragungsfehlers genommen hätte, dauert in Abwesenheit irgendeiner Leckentladung unbegrenzt an. Beim Auftreten eines zweiten Übertragungsfehlers zum Zeit-

5Q nijnkt /3 vom gleichen Typ wie der erste Fehler zum Zeitpunkt 11 wird die Verschiebung größen Üblicherweise treten solche Fehler in einer Anlage so auf, daß sie die im Decodierer erzeugte Analog-Näherung beeinflussen, nicht aber die im Codierer erzeugte Näherung.

Demgemäß ergibt sich eine Verschiebung zwischen diesen beiden Näherungen. Eine solche Verschiebung ist insbesondere nachteilig in Anlagen, bei denen die Digital-Akkumulation unter Anwendung einer kompandierten, d. h., unstetigen Codierregel erfolgt

Fig.3E zeigt in Form binärer 0- und 1-Werte das 1-Bit-Codierausgangssignal auf der Leitung 11 vom Codierer gemäß F i g. 1 oder 2. Die Figur enthält die gleiche Information wie in F i g. 3B mit den Änderungen, die der Verwendung der EXKLUSIV-NOR-Invertierlogik entsprechen. Man erkennt daß das Digitalsignal in F i g. 3E im Vergleich zu dem in F i g. 3B jedesmal dann komplementiert ist, wenn das analoge Eingangssignal die mittlere Amplitudenachse bei 4,5 Amplitudeneinhei-

ten kreuzt.

F i g. 3G zeigt als ausgezogene Kurve die Analog-Näherung, die durch die Digital-Information in Fig.3E erzeugt wird. In Fig.3G sind die Amplitudeneinheiten positiv und negativ mit Bezug auf einen Null-Bezugspegel innerhalb des Variationsbereiches des Analogsignals numeriert. Um die Korrespondenz der Pegel mit den Fig.3A und 3D aufrechtzuerhalten, ist die Numerierung der Pegel in F i g. 3G nahe dem Null-Pegel im Vergleich zu tatsächlichem Amplitudenwerten notwendigerweise verzerrt.

F i g. 3F enthält die gleiche Information wie F i g. 3E. aber zusätzlich die beiden Übertragungsfehler zu den Zeitpunkten il und i3, die bereits in Verbindung mit F i g. 3C erwähnt worden sind. Zum Zwecke der vorliegenden Erläuterung wird ein Fehelr als eine Codeänderung angesehen, so daß in F i g. 3F der 13-Fehler als eine Änderung von einer binären 1 in eine binäre 0 im Hinblick auf die Komplementierung erscheint, die aufgetreten ist, nachdem das analoge Eingangssignal die Null-Amplitudenachse zum ersten Mal gekreuzt hat. Diese fehlerhafte Digitalinformation erzeugt eine Analog-Näherung, die der gestrichelten Kurve in F i g. 3O entspricht. Nach dem /1-Fehler ist also eine Verschiebung zwischen der Kurve für das fehlerhafte Signal und das erwünschte Signal vorhanden. Zum Zeitpunkt r2, also nach der Kreuzung des Analogsignals in den Bereich negativer Amplituden ist der Anstieg des kontinuierlichen Analogsignals so beschaffen, daß die gewünschte diskrete Näherung mehrere Nullachsenkreuzungen aufgewiesen hätte, bevor die fehlerhafte diskrete Näherung die Nullachse erreicht. Demgemäß werden die beiden Näherungen beim Pegel 1 zum Zeitpunkt f2 zur Deckung gebracht und die Verschiebung verschwindet. Die Invertierung in der EXKLUSIV-NOR-Logik hat die beiden Kurven für die Signalnäherung dadurch in Obereinstimmung gebracht, daß unabhängig von der Polarität mit Bezug auf die Nullachse jede 0 in Richtung auf die Nullachse treibt und jede 1 weg von der Nullachse.

Bis zum Auftreten des zweiten Fehlers zum Zeitpunkt 13 findet keine weitere Verschiebung statt. Der Einfluß des zweiten Fehlers wird auf entsprechende Weise zum Zeitpunkt i4 kurz vor der nächsten Nullachsenkreuzung des analogen Eingangssignals gelöscht. Es wurde gefunden, daß diese kurzzeitigen Verschiebungen als Ergebnis der Übertragungsfehler im Diagramm der F i g. 3G für das menschliche Ohr nicht wahrnehmbar sind.

Da die sogenannte Größen- oder Intern-Signalgabe die gleichen Auswirkungen hinsichtlich des Amplitudenbezügspegc's unabhängig davon hat, ob das kontinuierliche Analogsignal mit Bezug auf diesen Pegel positiv oder negativ ist, läßt sich die Information bezüglich der Signalpolarität nicht ohne weiteres zu einer Empfangsstation in einem digitalen Übertragungssystem unter Verwendung eines 1-Bit-Digitalcode desjenigen Typs übertragen, der von den hier bereits beschriebenen Codierern erzeugt wird. Trotzdem sollte keine dauernde Fehlanpassung zwischen den Funktionen der Empfangsstation und der Sendestation als Ergebnis eines Übertragungsfehlers auftreten. Dies gilt auch für den Fall einer Signalinversion, die auf einem Übertragungsfehler beruhen kann, wie er beispielsweise zum Zeitpunkt r i in F i g. 4A dargestellt ist Der richtige Digitalcode ist dort oberhalb des Kurvendiagramms angegeben und führt zu dem durch die ausgezogene Kurve in Fig.4A dargestellten richtigen Ansprechen. Nimmt man jedoch an, daß die erste binäre 1 zum Zeitpunkt f 1 fehlerhaft in eine binäre 0 vor dem Eintreffen in der Empfangsstation des Systems umgewandelt worden ist, dann würde sich kurzzeitig ein fehlerhaftes Signal-ansprechen ergeben, das durch die gestrichelte Kurve in F i g. 4A angedeutet ist. In diesem Fall bewirkt der Fehler, daß die tatsächliche digitale Näherung in der Empfangsstation die Nullachse, die zwischen den willkürlich numerierten Amplitudenregeln 4 und 5 in der Zeichnung erscheint, kreuzt. Dieser Fehlerzustand dauert für nur 5 Codiererzyklen an, bis er zum Zeitpunkt i2 gelöscht wird, wenn die beiden Digital-Näherungen beim Pegel 5 zur Deckung gebracht werden.

Es besteht jedoch die K- .gnehkeit, daß eine fehlerhafte Invertierung der digitalen Näherung durch ein fehler-

!5 haftes Starten oder durch einen Verlust der Anlagensynchronisation verursacht wird. Einen solchen Fall zeigt Fig.4B. Hierbei nimmt die invertierte Ansprechkurve gerade numerierte Amplitudenpegel in ungerade numerierten Codiererzyklen an und umgekehrt. Dagegen würde die richtige Ansprechkurve ungerade numerierte Pegel in ungerade numerierten Zyklen und gerade numerierte Pegel in gerade numerierten Zyklen haben. Eine Inversion dieser Art wird nicht automatisch durch die digitale Code-Invertie:iugik nach der Erfindung korngiert, da die richtige und fehlerhafte Dij·!·».¹ Näherung niemals auf einem gemeinsamen Ampii'.udenpegel zur Deckung gebracht werden können.

Diese Situation ist jedoch nicht besonders schwerwiegend. Im Fall eines Verlustes der Anlagensynchronisation ist es üblicherweise erforderlich, daß für die gesamte Digitalanlage beliebiger Art die normale Informationsübertragung unterbrochen und eine Neusynchronisation eingeleitet wird. Das gleiche gilt auch für digitale Übertragungsanlagen unter Verwendung der erfindungsgemäßen Schaltungsanordnung. Wenn die Signalinversion der in Fig.4B gezeigten Art als Ergebnis eines fehlerhaften Startverfahrens auftreten sollte, wäre trotzdem kein wesentlicher, vom Menschen wahrnehmbarer Unterschied zwischen der invertierten und der richtigen Digital-Annäherung vorhanden. Dies ergibt sich aus der Tatsache, daß solche Inversionen häufig in verschiedenen Verbindungsabschnitten von sprachfrequenten Anlagen verschiedener Art nach dem Stand der Technik auftreten. Wenn außerdem die invertierte Ansprechkurve gemäß F i g. 4B durch einen Übertragungsfehler verursacht würde, der in einem Codierer an einem Punkt des Signalflußweges vor der digitalen Code-Invertierlogik auftritt, wäre das Ergebnis ein einziges hörbares Klicken im reproduzierten kontinuierlichen Analog-Ausgangssignal in der Empfangsstation.

in F ■ g. 5 ist in Form eines Blockschaltbildes ein Codierer dargestellt der in vieler Hinsicht dem in Verbindung mit F i g. 2 beschriebenen Codierer ähnlich ist Sich entsprechende Schaltungsbauteile sind mit gleichen oder ähnlichen Bezugszeichen versehen. Bei diesem Codierer ist ein integrator 66 zwischen den Ausgang der Subtrahierschaltung 18 und dem D-Eingang des Flip-Flops 19" geschaltet Diese Integration erleichtert eine Codierer-Betriebsweise nach Art einer Zeitinterpolation, die dem Digitalteil des Codierers die Möglichkeit verschafft, auf der Grundlage einer kleinen Anzahl diskreter Amplitudenstufen zu arbeiten, aber sich zwischen diesen Stufen mit hoher Geschwindigkeit zu bewegen, so daß der Mittelwert der Digital-Näherung einem von einer Vielzahl von vorbestimmten Zwischenstufen zwischen einem Paar der diskreten Digitalstufen entspricht Bei diesem Ausführungsbeispiel wird das Flip-Flop 19" durch das Taktsignal CZ gelöscht, das jedem

Cl-Taktsignal folgt, welches das Flip-Flop in die Lage versetzt, auf den Analogsignalpegel an seinem Eingang Danzusprechen. Die Ausgänge Qund ζ»des Flip-Flops 19" sind mit der digitalen Code-Invertierlogik 67 verbunden, die in Form einer EXK.LUSIV-ODER-Logik zweigleisige logische Eingangssignale aufnehmen kann. Die Logik 67 enthält am Eingang NAND-Gatter 68 und 69, die die Q- und ^-Ausgangssignale des Flip-Flops 19" aufnehmen. Die Ausgangssignale der Gatter werden an zugeordnete Eingänge eines weiteren NAND-Gatters 70 gegeben, dessen Ausgang mit dem D-Eingang eines Flip-Flops 20" verbunden ist. Dessen Ausgänge Q und Q liefern zweigleisige logische Richtungsbefehle an die Eingänge R und L eines Schieberegisters 71, um Rechtsund Linksverschiebungen im Register zu steuern. In Fi g 5 ist das Schieberegister jedoch in vertikaler Lage dargestellt, wobei die höchststellige Stufe oben und die niedrigststellige Stufe unten angeordnet sind. Taktsignale C2 stellen die Schiebesignale für das Register 71 dar. nachdem sie ein NAND-Gatter 72 durchlaufen haben, um den Schiebevorgang mit Bezug auf das Ansprechen des Flip-Flops 20" zu verzögern, um sicher zu sein, duB uas Flip-Flop angesprochen hat, bevor das Schieberegister 71 betätigt wird.

Eine Leitung 73 führt binäre 0-Werte in die höchststellige Stufe des Registers beim Schieben nach rechts bzw. entsprechend der Darstellung nach unten ein und eine entsprechende Leitung 76 führt binäre 1-Werte in die niedrigsistellige Stufe bei Verschiebungen nach links bzw. nach oben ein. Eine nach oben gerichtete Verschiebung wird durch einen Codierer-Ausgangsimpuls veranlaßt, d. h. ein hohes <?-Ausgangssignal vom Flip-Flop 20". Entsprechend wird eine nach unten gerichtete Verschiebung beim Fehlen eines Impulses im digitalen Ausgangssignal des Flip-Flops 20" veranlaßt, d. h. bei einem hohen Ausgangssignal am Ausgang Q des Flip-Flops. Dadurch enthält das Schieberegister 71 eine binäre Codedarstellung von Amplituden, die Segmentgrenzen in einem segmentierten Pulscode gemäß einer stückweise linearen Näherung eines sogenannten mu-Gesetz-Kompandiertencode entsprechen. Eine solche Darstellung wird gelegentlich schiebekompandierter Code oder m : m-Code genannt, & h- es handelt sich um eine Codedarstellung, bei der nur 1-Werte am niedrigststelligen Ende eines Wortes und nur O-Werte am anderen Ende des Wortes gruppiert sind.

Das Schieberegister 71 enthält nur Größeninformationen. Ausgangssignale von entsprechenden Stufen des Registers sind über Adern im Kabel 2V an Eingänge des Digital-Analogwandlers 22' angekoppelt Ein Überlaufschutz wird durch eine Leitung 77 erzielt, die die höchststellige Ader im Kabel 21' mit einem Eingang des NAND-Gatters 70 in der Invertierlogik 67 verbindet Immer dann, wenn also das Register 71 einen Zustand mit nur 1-Werten annimmt, liefert die Leitung 77 ein hohes Eingangssignal an das NAND-Gatter 70, um dessen Ausgang auf den niedrigen Binärzustand zu bringen, so daß das Flip-Flop 20" beim Auftreten des nächsten Taktsignals C2 in den Rückstellzustand gezwungen wird. Dadurch geht der Ausgang Q des Flip-Flops auf hohe Spannung und zwingt das Schieberegister 71 unabhängig vom digitalen Ausgangssignal des Flip-Flops 19" zum Schieben nach unten. Diese Schiebeoperation bewirkt die Einführung einer binären 0 in die höchststellige Bit-Stufe, wodurch das Signal hoher Spannung von der Leitung 77 entfernt wird und der Codierer wiederum auf das digitale Ausgangssignal des Flip-Flops 19" anspricht Obwohl das Schieberegister 21 nicht wie ein Zähler in einem einzigen Bit-Intervall von einem Zustand mit nur 1-Werten in einen Zustand mit nur O-Werten übergeben kann, ist der Überlaufschutz notwendig, um das richtige Phasenansprechen der in Fig.4A gezeigten Art aufrechtzuerhalten, d. h. die Digital-Näherung des Codierers auf ungerade numerierten Stufen während ungerader Zyklen und auf gerade numerierten Stufen während gerader Zyklen zu halten.

Die Polaritätsinformation wird aus dem Schieberegister 71 über eine Leitung 78 abgeleitet, die die niedrigststellige Ader des Kabels 21' mit dem £>-Eingang eines Flip-Flops 79 verbindet, dem die Taktsignale Cl zugeführt werden. Das Q-Ausgangssignal des Flip-Flops 79 liegt an einem Eingang eines NAND-Gatters 80 zusammen mit den invertierten C2-Taktsignalen vom Gatter 72 und den digitalen Codierer-Ausgangssignalen von der Übertragungsstrecke 11. Diese drei Signale erzeugen zusammen ein hohes Ausgangssignal des Gatters 80, wenn das Schieberegister 71 im Zustand mit nur 0-Werten ist, und ein Zustand des digitalen Codierer-Ausgangssignals ohne Impulse würde dann ein weiteres Schieben des Registers nach unten bewirken. Das Signal niedriger Spannung wird durch ein NAND-Gatter 81 invertiert und als Taktsignal einem als Kippschaltung verbundenen D-Flip-Flop 82 zugeführt.

Die Ausgänge Q und 0 des Flip-Flops 82 liefern zweigleisige logische Vorzeicheninformationen auf den Leitungen 83 an den Vorzeichensteuereingang des Digital-Analogwandlers 22'. Die gleichen Ausangssignale des Flip-Flops 82 sind an die Gatter 69 und 68 in der Invertierlogik 67 angelegt, um entweder das eigentliche Ausgangssignal des Flip-Flops 19" oder dessen Komplement auszuwählen. Jeder Versuch, das Schieberegister in einen sozusagen Unterlaufzustand zu bringen, bewirkt also ein Kippen des Flip-Flops 82 und damit eine Komplementierung sowohl des digitalen Eingangssignals des Wandlers 22' als auch des digitalen Ausgangssignals des Flip-Flops 19".

Ein dem Codierer gemäß F i g. 5 zugeordneter Decodierer ist von der gleichen Art wie die Schaltungen im Rückkopplungsweg des Codierers nach F i g. 5. Das heißt, Digitalsignale von der Übertragungsstrecke 11 werden benutzt, um Richtungsbefehle an ein Schieberegister 86 zu geben, das wie das Schieberegister 71 geschaltet ist. Größen-Bits aus dem Register 86 werden an einen Digital-Analogwandler 87 gleichen Typs wie der Wandler 37' angelegt, der außerdem Polaritätsinformationen erhält, die aus dem Schieberegister auf die gleiche Weise abgeleitet werden, wie in Verbindung mit den Flip-Flops 79 und 82 beschrieben worden ist Im Decodierer ist keine getrennte Digital-Code-Invertierlogik aus den gleichen Gründen erforderlich, die bereits in Verbindung mit der Digitalanlage gemäß Fig.2 beschrieben worden sind, bei der der Sender eine Invertierlogik in der Rückkopplungsschleife des Codierers enthielt

F i g. 6 zeigt Kurvendiagramme zur Erläuterung der Betriebsweise der Schaltungsanordnung nach Fig.5 entsprechend der Darstellung in den F i g. 3F und 3G mit Bezug auf F i g. 1. Es sind also sowohl die fehlerhaften als auch die erwünschten Signale mit Fehlern zu den Zeitpunkten t 1 und r3 für das Ausführungsbeispiel mit einer Zeitinterpolation gemäß Fig.5 gezeigt Fig.6 zeigt zur Erleichterung der Darstellung eine gleichförmige Codierregel. Eine Ausdehnung auf eine nicht gleichförmige kompandierte Codierung würde jedoch die gleiche Betriebsweise für einen wesentlich größeren Amplitudenbereich ergeben. Aus F i g. 6 ist zu ersehen.

daß die Auswirkungen von Übertragungsfehlern schnell beseitigt werden.

F i g. 7 enthält ein vereinfachtes Blockschaltbild eines vielstufigen, d. h. Mehrbit-Codierers, der so ausgelegt ist, daß er eine Fehlerbeschränkung der in Verbindung mit den Einzelbit-Codierern in F i g. 1,2 und 5 beschriebenen Art ergibt. Die Fehlerbeschränkung läßt sich zwar auch bei Mehrbit-Codierern erzielen, bei gewissen Anwendungen kann sie aber weniger vorteilhaft als bei Einzelbit-Codierern wegen der verhältnismäßig langen Zeit sein, die häufig erforderlich ist, um gewisse Fehlertypen zu beseitigen. Soweit das Ausführungsbeispiel nach F i g. 7 Teile enthält, die denen in vorhergehend beschriebenen Ausführungsbeispitlcn yVich oder ähnlich sind, werden gleiche oder ähnliche Be?ugszeichen verwendet

Das kontinuierliche Analog-Eingangssignal wird über die Leitung 17 an eine Subtrahierschaltung 18 gegeben, in welcher es mit einer diskreten Analog-Näherung auf der Leitung 23 im Rückkopplungsweg des Codierers verglichen wird. Das Differenz- oder Fehlerausgangssignal der Subtrahierschaltung 18 liegt an einem Vielstufen-Quantizierer 88, in welchem das Fehlersignal in eines von mehreren binärcodierten Vielbit-Digitalwörtern umgewandelt wird, die unterschiedliche Amplituden des Fehlersignals darstellen. Quantizierer dieser Art, die binärcodierte Ausgangssignale mit Vorzeichen und Betrag liefern, sind bekannt. Für die Zwecke des vorliegenden Ausführungsbeispieles muß zusätzlich nur verlangt werden, daß die für den Quantizierer 88 gewählten Quantizierstufen Werte besitzen, derart, daß die Summe keiner geraden Anzahl von Stufen gleich der Summe irgendeiner ungeraden Anzahl von Stufen sein kann. Diese Einschränkung unterstützt die Vermeid;·";; von Digitalsignal-Inversionen der in Fig.4B gezeigten Art. Die Größen- oder Betragsbits im Ausgangssignal des Quantizierers 88 laufen über ein ausgezogen dargestelltes Kabel 89 und das Vorzeichenbit über eine gestrichelt dargestellte Leitung 90. Diese schematische Darstellung gilt für die gesamte F i g. 7.

H,; ' ',elbit-Quantiziererausgangssignal wird der Rückkopplung des Codierers an den Eingängen eines Digital-Addierers 91 zugeführt. Das Summenausgangssignal des Addierers liegt an den entsprechenden Betrags- und Vorzeichen-Eingangsanschlüssen des Digital-Analogwandlers 22'. Die gleichen Ausgangssignale des Addierers liegen über ein Register 92 an einem zweiten Eingang des Addierers 91. Das Register 92 wird durch nicht dargestellte Taktsignale so angesteuert, daß es für die zum Addierer 91 dargestellte Rückkupplung eine Verzögerung von einer Abtastzeit ergibt. Diese Kombination eines Addierers mit einem Verzögerungsregister bilden einen digitalen Vielbit-Akkumulator bekannter Art.

Das Vorzeichenausgangssignal des Quantizierers 88 liegt außerdem an einem Eingang eines EXKLUSIV-NOR-Gatters 93, dessen Ausgang mit einem 1 -Bitverzögerungsregister verbunden ist, beispielsweise dem Flip-Flop 96, das zweckmäßig ein getaktetes D-Flip· Flop der oben beschriebenen Art ist. Das Gatter 93 erhält ein zusätzliche«. Eingangssignal auf der Leitung 97 vom Vorzeichenbit-Ausgang des Registers 92, um das Vorzeichen des digitalen Codierer-Ausgangsignals immer dann zu invertieren, wenn das Vorzeichen der im Codierer angesammelten rückgekoppelten Summe sich ändert. Dadurch wird das gesamte digitale Ausgangssignal des Codierers komplementiert, das an die Übertragungsstrecke 11' gegeben wird. Das Flip-Flop 96 regeneriert das Vorzeichenbit, um dessen Verwendung im Decodierer der Empfangsstation zu erleichtern.

Im Decodierer ist die Schaltungsanordnung und Betriebsweise analog zu denen des Ausführungsbeispiels nach Fig. 1, bei dem die Codierer-Invertierung ebenfalls außerhalb der Rückkopplungsschleife des Codierers durchgeführt worden ist. Demgemäß nimmt in Fig.7 ein EXKLUSIV-NOR-Gatter 98 das Vorzeichenbit zur Weiterleitung an einen Eingang eines digita-

len Addierers 99 auf. Betrags-Bits von der Übertragungsstrecke 11' werden auf ähnliche Weise dem Eingang dieses Addierers zugeführt. Das Ausgangssigna! des Addierers geht über ein Verzögerungsregister 90, dessen Ausgang wiederum rückgekoppelt ist an einen

t5 weiteren Eingang des Addierers 99, um die bereits in Verbindung mit dem Codierer beschriebene digitale Akkumulation durchzuführen. Zusätzlich ist das Vorzeichenbit des Register-Ausgangssignals an einen weiteren Eingang des Gatters 98 angelegt, um es immer dann erneut zu invertieren, wenn das Vorzeichen der angesammelten Summe im Register 90 sich ändert. Das Summen-Ausgangssignal des Addierers 99 wird außerdem dem Digital-Analogwandler 37' zugeführt.

In F i g. 8A i.. ein Kurvendiagramm ähnlich dem Diagramm in Fig.3G dargestellt. Es werden die richtige und die fehlerhafte diskrete Analog-Näherung für den Vielbit-Codierer nach F i g. 7 gezeigt. Zur Vereinfachung der Zeichnung ist angenommen worden, daß die Quantizierungsstufen ± 1, ±3 oder ±5 sind. Diese Stufen, die zur Erleichterung angenommen sind, beachten nicht die oben angegebene Bedingung, daß keine Stufen vorhanden sein sollen, die sich so ergänzen können, daß eine Signalinvertierung bewirkt wird. Wie vorher ist i" '.!"■= _ri-:setzt, daß Fehler zu den Zeitpunkten f 1 und 13 auftreten.

F i g. 8B zeigt Stufenwerte, die vom Quantizierer 88 zu aufeinander folgenden Zeitpunkten erzeugt werden, um die gewünschte Digital-Näherung gemäß Fig.8A herzustellen. Diese enthält keine Fehler und zeigt keine digitale Invertierung der vorher in Verbindung mit dem Gatter 93 erwähnten Art.

F i g. 8C zeigt ähnliche Schrittwerte für die gleiche Digital-Näherung. Wiederum wird angenommen, daß keine Fehler vorhanden sind, wobei aber jetzt die durch das Gatter 93 bewirkte digitale Invertierung angegeben ist.

Schließlich stellt F i g. 8D die Fehler zu den Zeitpunkten 11 und 13 dar, die einen Schritt von + \ an Stelle von — 3 zum Zeitpunkt fl und einen Schritt von +5 an Stelle von +1 zum Zeitpunkt f3 bewirken. Fig.8A zeigt, daß es verhältnismäßig lange dauert, bevor der letztgenannte Fehler ι um Zeitpunkt 14 zum Verschwinden gebracht wird. Die angenommenen Fehler haben zwar für ihr Auftreten eine kleine Wahrscheinlichkeit, da sie voraussetzen, daß mehrere Bits eines Wortes beeinflußt werden, aber ihr Auftreten ist möglich, da eine bit-parallele Übertragung angenommen worden ist und jede Leitung unterschiedliche Fehlerbedingungen aufweisen kann.

Hierzu 6 Blatt Zeichnungen

Claims (5)

Patentansprüche:

1. Codierer zur Umwandlung analoger Eingangssignale in Differenzpulscodesignale mit einer Einrichtung (18, 19) zur Erzeugung eines Pulscodesignals, das die Differenz zwischen dem analogen Eingangssignal und einem analogen Rückkopplungssignal darstellt, und mit einer Einrichtung (20,22) zum Akkumulieren der Werte aufeinanderfolgender Differenzpulscodesignale und zur Erzeugung des analogen Rückkopplungssignals, derart, daß dieses die akkumulierten Werte der Differenzpulscodesignale darstellt, gekennzeichnet durch eine Einrichtung (28), die das Differenzpulscodesignal als Ausgangssignal liefert, wenn das analoge Rückkopplungssignal die eine Polarität hat, und die das Differenzpulscodesignal komplementiert und das komplementierte Signal als Ausgangssignal liefert, wenn das analoge Rückkopplungssignal die andere Polarität hat.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Akkumulatoreinrichtung einen reversiblen Binärzähler (20) aufweist, dessen Zählrichtung durch den Wert der Differenzpulscodesignale gesteuert wird.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Einrichtung (28) zur Lieferung des Ausgangssignals auf das Ausgangssignal der höchstwertigen Bitposition des Binärzählers (20) anspricht.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Einrichtung zur Lieferung des Ausgangssignals eine Gatterschaltung (28) zur Exklusiv-ODER-Verknüpfung der an einen ersten Eingang angelegten Differenzpulscodesignale und der an einen zweiten Eingang angelegten Polaritätsanzeigesignale aufweist.

5. Schaltungsanordnung nach Anspruch 2, 3 oder 4, dadurch gekennzeichnet, daß eine Gatterschaltung (26) vorgesehen ist, die einen Überlauf des reversiblen Binärzählers (20) feststellt und die Differenzpulscodesignale für eine Bitperiode in einen Signalzustand bringt, bei dem die Zählrichtung des Binärzählers umgekehrt wird.