DE2354748C3 - Rahmensynchronisieranordnung - Google Patents
RahmensynchronisieranordnungInfo
- Publication number
- DE2354748C3 DE2354748C3 DE2354748A DE2354748A DE2354748C3 DE 2354748 C3 DE2354748 C3 DE 2354748C3 DE 2354748 A DE2354748 A DE 2354748A DE 2354748 A DE2354748 A DE 2354748A DE 2354748 C3 DE2354748 C3 DE 2354748C3
- Authority
- DE
- Germany
- Prior art keywords
- signals
- comparator
- voltage control
- output
- control oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 14
- 230000010363 phase shift Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 238000005311 autocorrelation function Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002996 emotional effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/14—Relay systems
- H04B7/15—Active relay systems
- H04B7/204—Multiple access
- H04B7/212—Time-division multiple access [TDMA]
- H04B7/2125—Synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
- H04J3/0611—PN codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Radio Relay Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Description
Bei einem in der Satellitenübertragung od. dgl. verwendeten PCM-Zeitmultiplexzugriff wird eine reguläre
Übertragung nach dem Herbeiführen der Synchronisierung durch die Empfangsstation gestartet. Aufgrund
dieses Vorgangs sendet die Sendestation gegen Rauschen widerstandsfähige falsche Randomsignale
(PN) vor einer Übertragung, um die Empfangsstation in die Synchronisierung zu bringen. Unter falschem
Randomsignal wird hierbei ein Signal verstanden, dessen Autokorrelationsfunktion -1 für ./V=O ist, ciehe
Digital Communication with Space Applications von Solomon W. G ο 1 ο m b, Prentice-Hall, Ina, Englewood
ίο Cliffs, N. J„S. 527.
Es ist bereits vorgeschlagen worden, die in F i g. 1
innerhalb gestrichelter Linien dargestellte Schaltung als eine solche Rahmensynchronisieranordnung zu verwenden.
Als gegen Rauschen widerstandsfähige falsche
ι* Randomsignale PN werden z.B. Signale des in
Fig.4(a) gezeigten Aufbaus eines Rahmens mit 7 Bits verwendet und die Modulo-2-Addition der Signale und
der Taklsignale (Fig. 4(b)) wird ausgeführt, um die in
F i g. 4 (c) gezeigten, auszusendenden Signale zu erzeugen. Deshalb weiden die Signale PN@CL, wie in
F i g. 4 (c) gezeigt ist, zum Eingang der Rahmensynchronisieranordnung der Empfangsstation gegeben.
F i g. 1 zeigt einen Schaltungsaufbau, um Taktsignale CL und falsche Randomsignale PN zu erzeugen, um eine
Korrelation mit den Eingangssignalen zu erhalten und um die analoge Spannung entsprechend der Phasendifferenz
dem Spannungssteueroszillator 5 zuzuführen. Der Spannungssteueroszillator 5 erzeugt an seinem
Ausgang ein Signal mit einer Frequenz, das dem der
M analogen Eingangsspannung entspricht. Wenn die
Eingangsspannung Null wird, wird die Schwingungsfrequer.z festgehalten, um das Mitziehen auszuführen.
Die in Fig. 1 innerhalb gestrichelter Linien dargestellte Schaltung hat aber einen Nachteil darin, daß ein
normales Synchronisieren nicht ausgeführt werden kann, da viele instabile Punkte neben einem stabilen
Punkt für das Synchronisieren vorhanden sind, wie später beschrieben wird. Des weiteren besieht ein
Nachteil darin, daß eine Zeitdauer von maximal 2 Rahmen ei forderlich ist.
Bekannt ist auch eine Rahmensynchronisieranordnung mit einem Hauptkreis, der einen ersten Phasendetektor
mit Eingangssignalen, die durch Kombinieren von falscher Randomsignalen (PN) mit Taktsignalen
(CL) gebildet werden, mit einem Spannungssteueroszillator enthält, mit einem ersten Rückkopplungskreis, der
einen Phasenverschiebungskreis enthält, um das Ausgangssignal des Spannungssteueroszillators um 17/2 zu
verschieben, mit einem zweiten Rückkopplungskreis,
so der einen Generator zur Erzeugung falscher Randomsignale
enthält, und mit einem zweiten Phasendetektor, um Eingangssignale mit den Ausgangssignalen des
Spannungssteueroszillators in Korrelation zu bringen (vgl. hierzu Digital Communications with Space
Applications, von Solomon W. Golomb, Prentice-Hall, Ina, Englewood Cliffs, N. J.). Bei dieser bekannten
Anordnung kann die Synchronisierung an einem instabilen Punkt auftreten. Des weiteren müssen bei der
bekannten Anordnung für die Synchronisierung bis zu
fco zwei Rahmen durchlaufen werden.
Der Erfindung liegt die Aufgabe zugrunde, eine Rahmensynchronisieranordnung zu schaffen, bei der die
Synchronisierung an einem stabilen Punkt in möglichst kurzer Zeit ausgeführt wird. Die Lösung dieser Aufgabe
b5 erfolgt gemäß der Merkmale des Kennzeichens des
Anspruchs 1.
Durch die erfindungsgemäße Anordnung wird eine Synchronisierung an einem stabilen Punkt innerhalb
eines Rahmens erreicht, ohne daß eine Beeinflussung durch instabile Punkte erfolgt.
Die Erfindung wird beispielhaft anhand der Zeichnung beschrieben, in der sind
F i g. 1 ein Blockschaltbild einer Ausführungsform der Anordnung nach der Erfindung,
F i g. 2 ein Schaltbild eines Beispiels eines in F i g. 1 enthaltenen Vergleichers,
F i g. 3 ein Schaltbild eines Beispiels des in F i g. 1 enthaltenen fW-Signalgenerators,
Fig.4 eine Darstellung eines Beispiels eines falschen
Randomsignals PN,
F i g. 5 eine zeitliche Darstellung zur Erläuterung der Wirkungsweise des Vergleichs in F i g. 1,
Fig.6 eine Darstellung des Ausgangs des Vergleichers2in
Fig. 1,
Fig. 7 ein Schaltbild eines Beispiels des in Fig. 1 enthaltenen Schallkreises und
Fig.8 eine Darstellung des Ausgangs-ignals des
Vergleichers 8 in F i g. 1.
Fig. 1 ist ein Blockschaltbild einer Ausführungsform
der Erfindung, deren Wirkungsweise nachfolgend unter Bezugnahme auf den Fall beschrieben wird, bei dem die
falschen Randomsignale PN z. B. aus dem oben erwähnten, in Fig.4 gezeigten Aufbau eines Rahmens
mit 7 Bits bestehen.
Gemäß F i g. 1 sind 1, 2, 8 und 12 jeweils Vergleicher, die den Ausgang »1« nur dann erzeugen, wenn zwei
Eingangspegel nicht übereinstimmen. Dies kann als eine Art einer Ringmodulation mit Transformatoren 71, T2, so
Dioden Di bis D4 betrachtet werden, wie in Fig. 2
gezeigt ist. Wenn gemäß Fig. 2 zwei in den Pegeln unvereinbare Eingangssignale von A und B zugeführt
werden, wird das Ausgangssignal »1« bei Cerzeugt. Im
Vergleicher 2 bzw. 8 ist ein Integrator INT zum ir<
Integrieren des Ausgangs C vorgesehen, wie in Fig. 2 gezeigt ist, und bei D erscheint das integrierte
Ausgangssignal. Des weiteren bilden die Vergleicher 1 und 2 den ersten Phasendetektor I und die Vergleicher 1
und 8 bilden einen Phasendetektor II. Der mit 6 bezeichnete 17/2-Phasenschieber verschiebt die Taktsignale
vom Spannungssteueroszillator 5 um II/2 und
kann in einfacher Weise durch einen Verzögerungskreis od. dgl. realisiert werden. Der mit 7 bezeichnete
/W-Signalgenerator erzeugt die falschen Randomsignale
PN auf der Grundlage der Taktsignale vom Spannungssteueroszillator 5, dessen Einzelheiten in
Fig. 3 gezeigt sind. Der mit 31 bezeichnete Frequenzdopplerkreis
mit Taktsignalen CL vom Spannungssteueroszillator 5 am Eingang erzeugt Taktsignale mit
doppelter Frequenz. 32 ist ein Schieberegister, das aus Flip-Flop-Kreisen mit drei Stufen FFl bis FF3 besteht,
um die Taktsignale von dem Frequenzdopplerkreis 31 zu den Taktsignalen für die Verschiebung zu erzeugen.
33 und 34 sind logische NOR-Torkreise und 35 ist ein logischer NOR-Torkreis mit einem ODER-Tor. Der
Ausgang des Torkreises 35 wird zu dem Flip-Flop FFl rückgekoppelt und /W-Signale werden von dem
Ausgangsanschluß 36 abgenommen. Durch eine Änderung der Zahl der Stufen der Flip-Flop-Kreise des f>o
Schieberegisters und des Eingangs des in die Rückkopplungsschleife eingesetzten Torkreises 35 kann ein
/W-Signalgenerator auch für die anderen /W-Signale
leicht realisiert werden.
Für ein besseres Verständnis der Erfindung wird die fts
Wirkungsweise der bekannten Anordnung, also der innerhalb gestrichelter Linien in Fig. 1 dargestellten
Schaltung, beschrieben. Bei dem hier herausgestellten Fall handelt es sich z. B. um eine Synchronisierung durch
Verwendung von kombinierten Signalen aus falschen Randomsignalen (PN) und Taktsignalen (CL), wobei
durch
W = PN@CL
die Eingangssignale IVbzw. die in Fig.4 (c) gezeigten
Wellenformsignale IV ausgedrückt werden, die durch Kombinieren von P/V-Signalen mit 7 Bits aus 1, 1, 1,0, 1,
0,0, erhalten werden, die in einen in F i g. 4 (a) gezeigten Rahmen mit in Fig.4(b) gezeigten CL-Signalen
eingebracht werden, wobei ein exklusives ODER-Gatter verwendet wird. Die Eingangssignale W werden
jeweils durch die Vergleicher 1 und 2 in Korrelation zu den /W-Signalen, die durch den PA/-Signalgenerator 7
erzeugt werden, und zu den Taktsignalen gebracht, die jeweils um 1112 durch den U/2-Phasenschieber 6 von
dem Spannungssteueroszillator 5 verschoben sind. Fig. 5 zeigt diese Situation an den Phasenversetzungszuständen
von 1/5, 2Zs, '/2, V5 und 1 Bit, beginnend vom
Synchronisierzustand bei der Numerierung von 1 bis 6. In den jeweiligen Zuständen steht PN für den Ausgang
vom P/V-Signalgenerator 7; CL für den Ausgang des
II/2-Phasenschiebers 6; W für die an den ersten
Phasendetektor 1 angelegten Eingangssignale der Rahmensynchronisieranordnung; C für den Ausgang
des Vergleichers 1; und C für den Ausgang des Vergleichers 2 am Punkt C, wie in F i g. 2 gezeigt. Das in
F i g. 5 gezeigte Ausgangssignal C wird durch den Integrierkreis INTdes in F i g. 2 gezeigten Vergleichers
2 integriert und wird SC ein analoges Ausgangssignal. Die Beziehung zwischen der Phasendifferenz mit den
Eingangssignalen W und dem auf diese Weise erhaltenen analogen Ausgang vom Vergleicher 2 ist in
Fig.6 gezeigt. Fig. 6 zeigt die Phasenversetzung aus dem Synchronisierzustand auf der horizontalen Achse
und den analogen Spannungsausgang vom Vergleicher 2 auf der vertikalen Achse. Der Kreis 4 in F i g. 1 ist ein
Schaltkreis, der einen Spannungssteueroszillator 5 in der Stellung ©zum Ausführen der Synchronisierung
verbindet. Des weiteren erzeugt der Spannungssteueroszillator 5 Ausgangssignale mit einer Frequenz
entsprechend der Eingangsspannung. Wenn deshalb Signale mit einer höheren Frequenz als der Wiederholfrequenz
der Eingangssignale von dem Ausgang des Spannungssteueroszillators 5 zur Stellung © des Schaltkreises
4 mit einer bestimmten, vom Speisekreis 41 abgegebenen Spannung, zugeführt werden, ändert sich
die Phasendifferenz zwischen den Eingangssignalen und den Ausgangssignalen des Spannungssteueroszillators 5
periodisch. Dieser Zustand wird als Rahmensynchronisierablenkung bezeichnet und der Synchronisierzustand
ist vorhanden, wenn die Phasendifferenz Null ist.
F i g 6 zeigt eine Kennlinie mit aufeinanderfolgenden
niedrigen Wellen mit einer Höhe /der Spitzen zwischen hohen Wellen mit einer Höhe h der Spitzen und mit
Nulldurchgängen bei einer Periode des Rahmens. Der Nulldurchgang des ansteigenden Astes 111 der Kennlinie
ist ein stabiler Synchronisationspunkt 114 und ist jeweils nach zwei Rahmen vorhanden, wie in Fig.6
gezeigt ist. Dieser Punkt ist stabil, auch wenn eine geringe Versetzung zwischen der Eingangsphase und
der Rückkopplungsphase vorhanden ist. Am instabilen Punl;'. 15 hat die Kennlinie einen abfallenden Ast 112,
der eine Neigung hat, die so groß wie die Neigung des ansteigenden Astes 111 ist. An dem instabilen Punkt 15
zerstört eine geringe Versetzung der Synchronisierung die Stabilität, indem diese sich in einer anderen Richtung
bewegt. Wenn eine positive Ausgangsspannung des Vergleichers 2 betrachtet wird, um die Ausgangsfrequenz
des Spannungssteueroszillators 5 entsprechend der Ausgangsleitung des Vergleichers 2 zu verringern,
erhöht eine negative Ausgangsspannung die Ausgangsfrequenz. Der instabile Punkt 15 wird in Richtung der
Ausgangsspannung des Spannungssteueroszillalors gesteuert, um die Phasendifferenz zu erhöhen. Zwischen
dem stabilen Punkt 114 und dem instabilen Punkt 15 sind
weitere instabile Punkte 16 vorhanden, d. h. Nulldurchgänge mit ansteigenden Ästen 113.
Wenn deshalb eine Rahmenphasenablenkung in einer solchen Rahmensynchronisierschleife ausgeführt wird,
ist es möglich, daß die Synchronisierung an einem der instabilen Punkte anstelle des gewünschten stabilen
Punkts 114 ausgeführt wird und eine Signalsynchronisierung nicht erreicht werden kann. Des weiteren muß für
maximal zwei Rahmen die Phasenablenkung ausgeführt werden, um einen stabilen Punkt zu finden, was viel Zeit
für die Synchronisierung erfordert.
Durch die Erfindung werden die vorstehenden Nachteile vermieden.
Bei der Erfindung ist, wie in F i g. 1 gezeigt ist, ein
Vergleicher 8 mit demselben Aufbau wie der Vergleicher 2 vorgesehen, um eine Korrelation zwischen der
Ausgangsspannung des Vergleichers 1 und den Taktsignalen des Spannungssteueroszillators 5, die nicht über
den ///2-Phasenschieber 6 laufen, herbeizuführen. Die Korrelationen haben dabei die Funktion von Modulo-2-Toren.
Die analoge Ausgangsspannung des Vergleichers 8 steht deshalb zu dieser Zeit in Beziehung zur
Phasendifferenz mit den Eingangssignalen, wie in F i g. 8 gezeigt. In Fig. 8 ist wie im Fall der Fig. 6 die
Phasendifferenz auf der horizontalen Achse und die analoge Ausgangsspannung auf der vertikalen Achse
aufgetragen. Es werden P/V-Signale mit 7 Bits
verwendet, siehe Fig.4. Es erscheinen Pegel »1« an einem stabilen Punkt und » — 1« an einem instabilen
Punkt. Im Vergleich mit F i g. 6 ist die Logik des stabilen Synchronisierpunktes invers, da der Vergleicher 8 die
Übereinstimmung des Taktes, der seinem Eingang vom Ausgang des Spannungssteueroszillators 5 ohne Verschiebung
zugeführt wird, mit der Ausgangsspannung des Vergleichers 1 herstellt. Der Ausgang des
Vergleichers 8 wird den Eingängen der beiden Pegelerkennungskreise 10 und 11 über ein Tiefpaßfilter
9 zugeführt. Die Pegelerkennungskreise 10 und 11 können in einfacher Weise jeweils durch Schmitt-Triggerkreise
mit unterschiedlichen Schwellwertpegeln gebildet werden. Da gemäß F i g. 8 eine Wellenform 31
positiver Poiäfiiäi alle /wa Rahmen erscheint, indem
ein geeigneter Schwellwertpegel 34 in den Pegelerkennungskreis 10 eingesetzt wird, um eine Phasenablenkung
für zwei Rahmen auszuführen, kann nur die Wellenform 31 ohne Rücksicht auf instabile Punkte 33
erkannt werden und eine Synchronisierung wird in der Nachbarschaft des stabilen Punkts 36 und des weiteren
an dem stabilen Punkt 36 durch Mitziehen ausgeführt, wie vorstehend erwähnt wurde. Wenn der Pegelerkennungskreis
10 einen Anstieg oberhalb des Schwellwert-
pegels 34 erkennt, wird ein Impulsausgang erzeugt, um einen Flip-Flop 14 einzustellen. Die Einstellung des
Flip-Flops 14 schaltet den Schaltkreis 4 derart, daß er das Tiefpaßfilter 3 mit dem Spannungssteueroszillator 5
über die Kontaktseite© verbindet, wodurch eine Synchronisierschleife gebildet wird. Der Schaltkreis 4
besteht z. B. aus Relaiskreisen A und B und einem Torkreis C, wie er in F i g. 7 gezeigt ist. In Abhängigkeit
davon, ob der Flip-Flop 14 eingestellt ist oder nicht, ändert sich das Eingangspotential am Tor G. Wenn der
Flip-Flop eingestellt ist, wird der Relaiskreis A erregt, wodurch der Kontakt 5 t schließt, während kein Strom
in dem Relaiskreis B mit dem geöffneten .Schalter 52 fließt.
Die Erkennung des Schwellwertpegels 34 nur durch den Pegelerkennungskreis 10 erfordert, daß die
Phasenablenkung während zweier Bahnen ausgeführt wird, was viel Zeit für die Synchronisierung erfordert.
Um dies zu vermeiden, ist ein Pegelerkennungskreis 11 bei der Ausführungsform nach der Erfindung vorgesehen.
Der Pegelerkennungskreis 11 dient dazu, den Schwellwertpegel 35 gemäß F i g. 8 zu erkennen. Wenn
der Schwellwertpegel 35 erkannt ist, werden Impulse an den Ausgang des Pegelerkennungskreises 11 gegeben,
um den Hip-Kiop 13 einzustellen. Andererseits ist der
Vergleicher 12 mit derselben Wirkungsweise wie der in Fig. 2 gezeigte Vergleicher 1 zwischen dem Spannungssteueroszillator
5 und dem Vergleicher 8 eingesetzt und die Taktsignale von dem Spannungssteueroszillator
5 werden um 180° in der Phase gedreht, um dann
zum Eingang des Vergleichers 8 geführt zu werden. Aus der obigen Erläuterung ergibt sich, daß die Drehung der
Eingangstaktsignale zum Vergleicher 8 um 180° auch die analoge Spannung umkehrt. Die Umkehrung der
analogen Spannung in der Fig. 8 gibt der Wellenform 32 dieselbe Ausbildung, wie sie die Wellenform 31 hat.
Der instabile Punkt 37 wird so zu einem stabilen Punkt gemacht. Deshalb wird die umgekehrte Wellenform 32
aufeinanderfolgend durch den Pegelerkennungskreis 10 erkannt und die Pegelerkennungssignale stellen den
Flip-Flop 14 mit dem Schalter 4 ein, der mit der Seite © verbunden ist, um eine Synchronisierungsschleife
zu schließen.
Somit kann die Wellenform mit negativer Polarität an einem instabilen Punkt als Wellenform positiver
Polarität zur Synchronisierung genau so wie ein stabiler Punkt verwendet werden und deshalb ist die Ablenkung
von maximal einem Rahmen für die Synchronisierung ausreichend, im Gegensatz zu dem vorher erwähnten
Fall, bei dem eine Ablenkung für maximal zwei Rahmen notwendig ist. Hierdurch wird es möglich, die Zeit auf
die Hälfte zu reduzieren.
Die Anwendung der Erfindung bei einer Rahmensynchronisieranordnung
für Signale kann, wie oben erwähnt, zu einer fehlerfreien und schnellen Rahmensynchronisieranordnung
führen, da sie vollständig den Einfluß der instabilen Punkte ausschließt und da sie die
Zeit der Synchronisierung merklich dadurch verringert, daß ein instabiler Punkt in einen stabilen Punkt
umgekehrt wird.
Hierzu 4 Blatt Zeichnungen
Claims (4)
1. Rahmensynchronisieranordnung mit einem ersten Phasendetektor, dem Eingangssignale zugeführt
werden, die durch Kombinieren von gegen Rauschen widerstandsfähigen falschen Randomsignalen
(PN) mit Taktsignalen (CL) gebildet werden, mit einem Spannungssteueroszillator, mit einem
ersten Rückkopplungskreis, der einen Phasenverschiebungskreis enthält, der die Ausgangssignale des
Spannungssteueroszillators um Π/2 verschiebt, mit einem zweiten Rückkopplungskreis, der einen
Generator zur Erzeugung der Randomsignale
enthält, und mit einem zweiten Phasendetektor, der die Eingangssignale mit den Ausgangssignalen des
Spannungssieueroszillators in Korrelation bringt,
gekennzeichnet durch einen ersten Pegelerkennungskreis (10), der mit dem Ausgang des
zweiten Phasendetektors (II, 1, 8) verbunden ist und einen bestimmten Pegel positiver Polarität der
Ausgangssignale des zweiten Phasendetektors (II) erkennt, durch einen Speisekreis (41) zum Zuführen
einer konstanten Spannung an den Spannungssteueroszillator (5), durch einen Schalter (4), der den
Eingang des Spannungssteueroszillators (5) sowohl mit dem Speisekreis (41) zur Zuführung einer
konstanten Spannung als auch mit dem Ausgang des ersten Phasendeiektors (I, 1, 2) verbindet, wenn ein
bestimmter Pegel positiver Polarität durch den ersten Pegelerkennungskreis (10) erkannt worden
ist, und durch einen zweiten Pegelerkennungskreis
(11) zum Erkennen eines bestimmten Pegels negativer Polarität der Ausgangssignale des zweiten
Phasendetektors (II).
2. Rahmensynchronisieranordnung nach Anspruch 1, dadurch gekennzeichnet, daß der erste
Phasendetektor (I) einen ersten Vergleicher (1), der die Eingangssignale mit den Ausgangssignalen des
Generators (7) zur Erzeugung der Randotnsignak; in Korrelation bringt, und einen zweiten Vergleicher
(2) enthält, der die Ausgangssignale des ersten Vergleichers (1) mit den Ausgangssignalen des in
dem ersten Rückkopplungskreis enthaltenen Phasenschieberkreises (6) in Korrelation bringt.
3. Rahmensynchronisieranordnung nach Anspruch 2, dadurch gekennzeichnet, daß der zweite
Phasendetektor (H) den ersten Vergleicher (1) und einen dritten Vergleicher (8) enthält und die
Ausgangssignale des ersten Vergleichers (1) mit den Ausgangssignalen des Spannungssteueroszillalors
(5) in Korrelation bringt.
4. Rahmensynchronisieranordnung nach Anspruch 3, gekennzeichnet durch einen Vergleicher
(12) zwischen dem Ausgang des Spannungssteueroszillators (5) und dem Generator (7) zur Erzeugung
der Randomsignale, wobei der Vergleicher (12) die Ausgangssignale des Spannungssteueroszillaton; (5)
umkehrt, wenn der bestimmte Pegel negativer Polarität durch den zweiten Pegelerkennungskreis
(11) erkannt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP47110961A JPS4968606A (de) | 1972-11-06 | 1972-11-06 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2354748A1 DE2354748A1 (de) | 1974-05-16 |
DE2354748B2 DE2354748B2 (de) | 1979-03-08 |
DE2354748C3 true DE2354748C3 (de) | 1979-10-25 |
Family
ID=14548892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2354748A Expired DE2354748C3 (de) | 1972-11-06 | 1973-11-02 | Rahmensynchronisieranordnung |
Country Status (6)
Country | Link |
---|---|
US (1) | US3896265A (de) |
JP (1) | JPS4968606A (de) |
DE (1) | DE2354748C3 (de) |
FR (1) | FR2205790B1 (de) |
GB (1) | GB1450022A (de) |
IT (1) | IT999097B (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5127014A (en) * | 1974-08-30 | 1976-03-06 | Fujitsu Ltd | Hidokisetsuzokuhoshiki |
US4180701A (en) * | 1977-01-28 | 1979-12-25 | Ampex Corporation | Phase lock loop for data decoder clock generator |
JPS55135450A (en) * | 1979-04-10 | 1980-10-22 | Mitsubishi Electric Corp | Synchronous signal formation for digital transmission signal |
US4377728A (en) * | 1981-03-04 | 1983-03-22 | Motorola Inc. | Phase locked loop with improved lock-in |
DE3201934A1 (de) * | 1982-01-22 | 1983-08-04 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | System zur uebertragung von digitalen informatonssignalen |
EP0088564B1 (de) * | 1982-03-10 | 1988-08-31 | EMI Limited | Nachrichtenverbindung über verrauschte Leitungen |
GB2143385A (en) * | 1983-07-13 | 1985-02-06 | Plessey Co Plc | Phase lock loop circuit |
US6012822A (en) * | 1996-11-26 | 2000-01-11 | Robinson; William J. | Motion activated apparel flasher |
DE10123128B4 (de) * | 2001-05-08 | 2007-05-03 | Lehmann, Klaus, Prof. Dr.-Ing. | Verfahren zur Synchronisation von blockweise zu übertragenden Daten |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3440540A (en) * | 1964-02-14 | 1969-04-22 | Ortronix Inc | Frequency encoded data receiver employing phase-lock loop |
US3447085A (en) * | 1965-01-04 | 1969-05-27 | Gen Dynamics Corp | Synchronization of receiver time base in plural frequency differential phase shift system |
DE1766622B1 (de) * | 1967-07-07 | 1971-10-21 | Fujitsu Ltd | Frequenzvielfachempfaenger fuer differential phasenmodulierte signale |
US3532985A (en) * | 1968-03-13 | 1970-10-06 | Nasa | Time division radio relay synchronizing system using different sync code words for "in sync" and "out of sync" conditions |
JPS4830781B1 (de) * | 1968-06-25 | 1973-09-22 | ||
JPS5528454B2 (de) * | 1971-10-19 | 1980-07-28 |
-
1972
- 1972-11-06 JP JP47110961A patent/JPS4968606A/ja active Pending
-
1973
- 1973-10-26 US US410169A patent/US3896265A/en not_active Expired - Lifetime
- 1973-10-31 IT IT30749/73A patent/IT999097B/it active
- 1973-11-02 DE DE2354748A patent/DE2354748C3/de not_active Expired
- 1973-11-06 FR FR7339352A patent/FR2205790B1/fr not_active Expired
- 1973-11-06 GB GB5154073A patent/GB1450022A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2354748A1 (de) | 1974-05-16 |
JPS4968606A (de) | 1974-07-03 |
FR2205790B1 (de) | 1980-06-20 |
US3896265A (en) | 1975-07-22 |
IT999097B (it) | 1976-02-20 |
FR2205790A1 (de) | 1974-05-31 |
DE2354748B2 (de) | 1979-03-08 |
GB1450022A (en) | 1976-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2133962C3 (de) | ||
DE2740347A1 (de) | Vorrichtung zum einfuegen und ausblenden von zusatzinformation in einen bzw. aus einem digitalen informationsstrom | |
DE2428495A1 (de) | Anordnung zur stoerungsunterdrueckung in synchronisierten oszillatoren | |
DE2121405A1 (de) | Synchronisationseinrichtung für digitale Datensignale | |
DE2354748C3 (de) | Rahmensynchronisieranordnung | |
DE2853927C3 (de) | Fernsehempfänger mit einer Horizontal-Synchronschaltung | |
DE2459885C2 (de) | Schaltung zur Dekodierung eines dynamisch modulierten Signals | |
DE2414850C3 (de) | Verfahren und Vorrichtung zur Pulscodemodulation strommodulierter Halbleiterlaser | |
DE3813068A1 (de) | Filter mit geschaltetem kondensator fuer einen digital-analog-konverter | |
DE2514529A1 (de) | Digitales dekodiersystem | |
DE2015498A1 (de) | Verfahren zum Synchronisieren von Digitalsignalen und eine Anordnung zur Durchführung des Verfahrens | |
DE2226778A1 (de) | Datenübertragungssystem | |
DE2420440B2 (de) | Verfahren und Schaltungsanordnung zur Prüfung von Übertragungseinrichtungen mit einer Pseudozufalls-Impulsfolge | |
DE2021381A1 (de) | Nachrichtenuebertragungsvorrichtung | |
DE2623002A1 (de) | Konverter | |
DE2158548A1 (de) | Regeneratiwerstärker für digitale Übertragungssysteme | |
DE2108320A1 (de) | Einrichtung zur Frequenz- und Phasenregelung | |
EP1221220A2 (de) | Verfahren und vorrichtung zur bidirektionalen kommunikation wenigstens zweier kommunikationsteilnehmer | |
DE3435764C2 (de) | Schaltung zur Regeneration eines Taktsignals mit einer Taktsignal-Gewinnungseinrichtung | |
DE2141887A1 (de) | Phasensynchronisiersystem | |
EP0262609A2 (de) | Digitaler Phasenregelkreis | |
DE2805051C2 (de) | Phasenvergleichs-Schaltanordnung | |
CH617051A5 (de) | ||
DE2135565A1 (de) | Einrichtung zur Stabilisierung von Signal abständen | |
DE3153249C2 (en) | Phase discriminator arrangement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8328 | Change in the person/name/address of the agent |
Free format text: REINLAENDER, C., DIPL.-ING. DR.-ING., PAT.-ANW., 8000 MUENCHEN |
|
8339 | Ceased/non-payment of the annual fee |