DE2354748B2

DE2354748B2 - Rahmensynchronisieranordnung

Info

Publication number: DE2354748B2
Application number: DE732354748A
Authority: DE
Inventors: Takao Dipl.-Ing. Hara; Yukio Dipl.-Ing. Murayama
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1972-11-06
Filing date: 1973-11-02
Publication date: 1979-03-08
Also published as: DE2354748C3; JPS4968606A; FR2205790A1; DE2354748A1; IT999097B; US3896265A; FR2205790B1; GB1450022A

Description

Bei einem in der Satellitenübertragung od. dgl. verwendeten PCM-Zeitmultiplexzugriff wird eine reguläre Übertragung nach dem Herbeiführen der Synchronisierung durch die Empfangsstation gestartet. Aufgrund dieses Vorgangs sendet die Sendestation gegen Rauschen widerstandsfähige falsche Randomsignale (PN) vor einer Übertragung, um die Empfangsstation in

die Synchronisierung zu bringen. Unter falschem Randomsignal wird hierbei ein Signal verstanden, dessen Autokorrelationsfunktion -1 füry>0 ist, siehe Digital Communication with Space Applications von Solomon W. G ο I ο m b, Prenlice-Hall, Inc. Engiiwood

nt Cliffs. N. J. S. 527.

Es ist bereits vorgeschlagen worden, die in F i g. 1 innerhalb gestrichelter Linien dargestellte Schaltung als eine solche Rahmensynchronisieranordnung zu verwenden. Als gegen Rauschen widerstandsfähige falsche

Ii R.;ndomsignale PN werden z.B. Signale des in Fig.4(a) gezeigten Aufbaus eines Rahmens mit 7 Bits verwendet und die Modulo-2-Addition der Signale und der Taktsignale (Fig.4(b)) wird ausgeführt, um die in Fig.4(c) gezeigten, auszusendenden Signale zu erzeugen. Deshalb werden die Signale PN®CL, wie in F! g. 4 (c) gezeigt ist, zum Eingang der Rahmensynchronisieranordnung der Empfangsstation gegeben.

F i g. 1 zeigt einen Schaltungsaufbau, um Taktsignale CL und falsche Randomsignale PN zu erzeugen, um eine Korrelation mit den Eingangssignalen zu erhalten und um die analoge Spannung entsprechend der Phasendifferenz dem Spanntsngssteueroszillator 5 zuzuführen. Der Spannungssteueroszillator 5 erzeugt an seinem Ausgang ein Signal mit einer Frequenz, das dem der analogen Eingangsspannung entspricht. Wenn die Eingangsspannung Null wird, wird die Schwingungsfrequenz festgehalten, um das Mitziehen auszuführen.

Die in Fig. 1 innerhalb gestrichelter Linien dargestellte Schaltung hai aber einen Nachteil darin, daß ein normales Synchronisieren nicht ausgeführt werden kann, da viele instabile Punkte neben einem stabilen Punkt für das Synchronisieren vorhanden sind, wie später beschrieben wird. Des weiteren besteht ein Nachteil darin, daß eine Zeitdauf· von maximal 2

•to Rahmen erforderlich ist.

Bekannt ist auch eine Rahmensynchronisieranordnung mit einem Hauptkreis, der einen ersten Phasendetektor mit Eingangssignalen, die durch Kombinieren von falscher Randomsignalen (PN) mit Taktsignalen (CL) gebildet werden, mit einem Spannungssteueroszillator enthält, mit einem ersten Rückkopplungskreis, der einen Phasenverschiebungskreis enthält, um das Ausgangssignal des Spannungssteueroszillators um /T/2 zu verschieben, mit einem zweiten Rückkopplungskreis, der einen Generator zur Erzeugung falscher Randomsignale enthält, und mit einem zweiten Phasendelektor, um Eingangssignale mit den Ausgangssignalen des Spannungssteueroszillators in Korrelation zu bringen (vgl. hierzu Digital Communications with Space

Applications, von Solomon W. Golomb, Prentice-HaII, Inc., Englewood Cliffs, N. J.). Bei dieser bekannten Anordnung kann die Synchronisierung an einem instabilen Punkt auftreten. Des weiteren müssen bei der bekannten Anordnung für die Synchronisierung bis zu zwei Rahmen durchlaufen werden.

Der Erfindung liegt die Aufgabe zugrunde, eine Rahmensynchronisieranordnung zu schaffen, bei der die Synchronisierung an einem stabilen Punkt in möglichst kurzer Zeit ausgeführt wird. Die Lösung dieser Aufgabe erfolgt gemäß der Merkmale des Kennzeichens des Anspruchs 1.

Durch die erfindungsgemäße Anordnung wird eine Synchronisierung an einem stabilen Punkt innerhalb

sines Rahmens erreicht, ohne daß eine Beeinflussung durch instabile Punkte erfolgt.

Die Erfindung wird beispielhaft anhand der Zeichnung beschrieben, in der sind

F i g. 1 ein Blockschaltbild einer Ausführungsform der Anordnung nach der Erfindung,

Fig. 2 ein Schaltbild eines Beispiels eines in Fig. 1 enthaltenen Vergleichers,

Fig. 3 ein Schaltbild eines Beispiels des in Fig. I enthaltenen fW-Signalgenerators,

F i g. 4 eine Darstellung eines Beispiels eines falschen Randomsignals PN,

F i g. 5 eine zeitliche Darstellung zur Erläuterung der Wirkungsweise des Vergleichs in F i g. 1,

Fig.6 eine Darstellung des Ausgangs des Vergleichers 2 in Fig. 1,

Fig. 7 ein Schaltbild eines Beispiels des in Fig. 1 enthaltenen Schaltkreises und

Fig.8 eine Darstellung des Ausgangssignals des Vergleichers 8 in F i g. 1.

Fig. Ι ist ein Blockschaltbild einer Ausführungsform der Erfindung, deren Wirkungsweise nachfolg· nd unter Bezugnahme auf den Fall beschrieben wird, bei dem die falschen Randomsignale PN z. B. aus dem oben erwähnten, in Fig.4 gezeigten Aufbau eines Rahmens mit 7 Bits bestehen.

Gemäß Fig. 1 sind 1,2,8 und 12 jeweils Vergleicher, die den Ausgang »1« nur dann erzeugen, wenn zwei Eingangspegel nicht übereinstimmen. Dies kann als eine Art einer Ringmodulation mit Transformatoren Ti, T2, Dioden D\ bis DA betrachtet werden, wie in Fig. 2 gezeigt ist. Wenn gemäß Fig.2 zwei in den Pegeln unvereinbare Eingangssignale von A und B zugeführt werden, wird das Ausgangssignal »1« bei Cerzeugt. Im Vergleicher 2 bzw. 8 ist ein Integrator INT zum Integrieren des Ausgangs Cvorgesehen, wie in Fig.2 gezeigt ist, und bei D erscheint das integrierte Ausgangssignal. Des weiteren bilden die Vergleicher 1 und 2 den ersten Phasendetektor I und die Vergleicher 1 und 8 bilde- einen Phasendetektor II. Der mit 6 bezeichnete ίΙ/2-Phasenschieber verschiebt die Taktsignale vom Spannungssteueroszillator 5 um 77/2 und kann in einfacher Weise durch einen Verzögerungskreis od. dgl. realisiert werden. Der mit 7 bezeichnete PyV-Signalgenerator erzeugt die falschen Randomsignale PN auf der Grundlage der Taktsignale vom Spannungssteueroszillator 5, dessen Einzelheiten in F i g. 3 gezeigt sind. Der mit 31 bezeichnete Frequenzdopplerkreis mit Taktsignalen CL vom Spannungssteueroszillator 5 am Eingang erzeugt Taktsignale mit doppelter Frequenz. 32 ist ein Schieberegister, das aus Flip-Flop-f.reisen mit drei Stufen FFl bis FF3 besteht, um die Taktsignale von dem Frequenzdopplerkreis 31 zu den Taktsignalen für die Verschiebung zu erzeugen. 33 und 34 sind logische NOR-Torkreise und 35 ist ein logischer NOR-Torkreis mit einem ODER-Tor. Der Ausgang des Torkreises 35 wird zu dem Flip-Flop FFl rückgekoppelt und W-Signale werden von dem Ausgangsanschluß 36 abgenommen. Durch eine Änderung der Zahl der Stufen der Flip-Flop-Kreise des Schieberegisters und des Eingangs des in die Rückkopplungsschleife eingesetzten Torkreises 35 kann ein P/V-Signalgenerator auch für die anderen PAZ-Signale leicht realisiert werden.

Für ein besseres Verständnis der Erfindung wird die Wirkungsweise der bekannten Anordnung, also der innerhalb gestrichelter ' inien in Fig. 1 dargestellten Schaltung, beschrieben. Bei dem hier herausgestellten [-all handelt es sich /. B. um eine Synchronisierung duich Verwendung von kombinierten Signalen aus falschen Randomsignalen (PN) und Taktsignalen (CL), wobei durch

W = PN®CL

die Eingangssignale W bzw. die in Fig. 4 (c) gezeigten Wellenformsignale W ausgedrückt werden, die durch Kombinieren von P.V-Signalen mit 7 Bits aus 1, 1, 1,0, 1,

ίο 0, 0, erhalten werden, die in einen in F i g. 4 (a) gezeigten Rahmen mit in Fig.4(b) gezeigten (TX-Signalen eingebracht werden, wobei ein exklusives ODFR-Gatter verwendet wird. Die Eingangssignale W werden jeweils durch die Vergieicher 1 und 2 in Korrelation zu

ti den P/V-Signalen, die durch den AW-Signalgenerator 7 erzeugt werden, und zu den Taktsignalen gebracht, die jeweils um 77/2 durch den //^-Phasenschieber 6 von dem Spannungssteueroszillator 5 verschoben sind. F i g. 5 zeigt diese Situation an den Phasenversetzungszuständen von '/s, ²/s, '/2,³/5 und 1 Bi' beginnend vom Synchronisierzustand bei der Numeiitaing von 1 bis 6. In den jeweiligen Zuständen steht PN (w den Ausgang vom P/V-Signalgenerator 7; CL für den Ausgang des /7/2-Phasenschiebers 6; W für die an den ersten Phasendetektor 1 angelegten Eingangssignale der Rahmeiisynchronisieranordnung; C für den Ausgang des Vergleichers 1; und C für den Ausgang des Vergleichers 2 am Punkt C, wie in F i g. 2 gezeigt. Das in F i g. 5 gezeigte Ausgangssignal C wird durch den

jo Integrierkreis INTdes in F i g. 2 gezeigten Vergleichers 2 integriert und wird SC ein analoges Ausgangssignal. Die Beziehung zwischen der Phasendifferenz mit den Eingangssignalen W und dem auf diese Weise erhaltenen analogen Ausgang vom Vergleicher 2 ist in Fig. 6 gezeigt. Fig. 6 zeigt die Phasenversetzung aus dem Synchronisierzustand auf der horizontalen Achse und den analogen Spannungsausgang vom Vergleicher 2 auf der vertikalen Achse. Der Kreis 4 in F i g. 1 ist ein Schaltkreis, der einen Spannungssteueroszillator 5 in

•ίο der Stellung ©zum Ausführen der Synchronisierung verbindet. Des weiteren erzeugt der Spannungssteueroszillator 5 Ausgangssignale mit einer Frequenz entsprechend der Eingangsspannung. Wenn deshalb Signale mit einer höheren Frequenz als der Wiederholfrequenz der Eingangssignale von dem Ausgang des Spannungssteueroszillalors 5 zur Stellung © des Schaltkreises 4 mit einer bestimmten, vom Speisekreis 41 abgegebenen Spannung, zugeführt werden, ändert sich die Phasendifferenz zwischen den Eingangssignalen und den Ausgangssignalen des Spannungssteueroszillators 5 periodisch. Dieser Zustand wird als Rahmensynchronisierablenkung bezeichnet und der Synchronisierzustand ist vorhanden, wenn die Phasendifferenz Null ist.

F i g. G zeigt eine Kennlinie mit aufeinanderfolgenden niedrigen Wellen mit einer Höhe /der Spitzen zwischen hohen Wellen mit einer Höhe h der Spitzen und mit Nulldurchgängen bei einer Periode des Rahmens. Der Nulldurchgang des ansteigenden Astes 111 der Kennlinie ist ein stabiler Synchronisationspunkt 114 und ist jeweils nach zwei Rahmen vorhanden, wie in Fig. 6 gezeigt ist. Dieser Punkt ist stabil, auch wenn eine geringe Versetzung zwischen der Eingangsphase und der Rückkopplungsphase vorhanden ist. Am instabilen Punkt 15 hat die Kennlinie einen abfallenden Ast 112.

h3 der eine Neigung ha. die so groß wie die Neigung des ansteigenden Astes 111 ist. An dem instabilen Punkt 15 zerstört eine geringe Versetzung der Synchronisierung die Stabilität, indem diese sich in einer anderen Richtung

bewegt. Wenn cine positive Ausgangsspannung des Vergleichen 2 betrachtet wird, um die Ausgangsfrcquen/. des Spannungsslcucros/.illators 5 entsprechend der Ausgangsleitung des Vergleichen 2 zu verringern, erhöht eine negative Ausgangsspannung die Ausgangsfrequenz. Der inslabilc Punkt 15 wird in Richtung der Ausgangsspannung des Spannungssteueros/.illators gesteuert, um die Phasendifferenz zu erhöhen. Zwischen dem stabilen Punkt 114 und dem instabilen Punkt 15 sind weitere instabile Punkte 16 vorhanden, d. h. Nulldurchgänge mit ansteigenden Ästen 113.

Wenn deshalb eine Rahmenphascnablenkung in einer solchen Rahmensynchronisiersehleife ausgeführt wird, ist es möglich, daß die Synchronisierung an einem der instabilen Punkte anstelle des gewünschten stabilen Punkts 114 ausgeführt wird und cine Signalsynchronisierung nicht erreicht werden kann. Des weiteren muß für maximal zwei R.ihmen die Phasenablenkung ausgeführt wrrdrn, um cinrn stabilen Punkt zu finden, was viel Zeit für die Synchronisierung erfordert.

Durch die Erfindung werden die vorstehenden Nachteile vermieden.

Bei der Erfindung ist, wie in F i g. 1 gezeigt ist. ein Vergleicher 8 mit demselben Aufbau wie der Vcrglcichcr 2 vorgesehen, um eine Korrelation zwischen der Ausgangsspannung des Vergleichcrs 1 und den Taktsignalen des Spannungssteueroszillators 5. die nicht über den ///2-Phasenschieber 6 laufen, herbeizuführen. Die Korrelationen haben dabei die Funktion von Modulo-2-Toren. Die analoge Ausgangsspannung des Vergleichen 8 steht deshalb zu dieser Zeit in Beziehung zur Phasendifferenz mit den Eingangssignalen, wie in F i g. 8 gezeigt. In F i g. 8 ist wie im Fall der F i g. b die Phasendifferenz auf der horizontalen Achse und die analoge Ausgangsspannung auf der vertikalen Achse aufgetragen. Es werden /W-Signalc mit 7 Bits verwendet, siehe Fig.4. E.s erscheinen Pegel »I« an einem stabilen Punkt und »—1« an einem instabilen Punkt. Im Vergleich mit F i g. 6 ist die logik des stabilen .Synchronisierpunktes invers. da der \ ergleicher 8 die Übereinstimmung des Taktes, der seinem Eingang vom Ausgang des Spannungssteueroszillators 5 ohne Verschiebung zugeführt wird, mit der Ausgangsspannung des Vergleichers 1 herstellt. Der Ausgang des Vergleichers 8 wird den Eingängen der beiden Pegelerkennungskreise 10 und 11 über ein Tiefpaßfilter 9 zugeführt. Die Pegelerkennungskreise 10 und 11 können in einfacher Weise jeweils durch Schmitt-Triggerkreise mit unterschiedlichen Schwellwertpegeln gebildet werden. Da gemäß F i g. 8 eine Wellenform 31 positiver Polarität alle zwei Rahmen erscheint, indem ein geeigneter Schwellwertpegel 34 in den Pegelerkennungskreis 10 eingesetzt wird, urn eine Phasenablcn· kung für zwei Rahmen auszuführen, kann nur die Wellenform 31 ohne Rücksicht auf instabile Punkte 33 erkannt werden und eine Synchronisierung wird in der Nachbarschaft des stabilen Punkts 36 und des weiteren an dem stabilen Punkt 36 durch Mitziehen ausgeführt, wie vorstehend erwähnt wurde. Wenn der Pegelerkennungskreis 10 einen Anstieg oberhalb des Schwellwert-

pegels 34 erkennt, wird ein Impulsausgang erzeugt, um einen Flip-Flop 14 einzustellen. Die Einstellung des Flip-Flops 14 schaltet den Schaltkreis 4 derart, daß er das Tiefpaßfilter 3 mit dem Spannungssteiieroszillator 5 über die Kontaktscitc© verbindet, wodurch eine Synchronisierschleifc gebildet wird. Der Schaltkreis 4 besteht /.. V). aus Rclaiskreiscn A und Ii und einem Torkreis CS. wie er in F i g. 7 gezeigt ist. In Abhängigkeit davon, ob der ITp-Flop 14 eingestellt ist oder nicht, ändert sich das Eingangspolential am Tor Ci. Wenn der flip-flop eingestellt ist, wird der Rclaiskrcis Λ erregt, wodurch der Kontakt .S'1 schließt, wahrend kein Snom in dem Rclaiskrcis Ii mit dem geöffneten Schalter .V2 fließt.

Die Erkennung des Schwcllwertpegels 34 nur durch den Pcgclcrkennungskrcis 10 erfordert, daß die Phasenablcnkung während zweier Bahnen ausgeführt wird, was viel Zeit für die Synchronisierung erfordert. Um dies zu vermeiden, ist cm Pcgelerkennungskreis 11 bei der Ausführungsform nach der Erfindung vorgesehen. Der Pcgelerkennungskreis 11 dient dazu, den Schwellwertpegcl 35 gemäß F i g. 8 zu erkennen. Wenn der Schwellwertpegel 35 erkannt ist. werden Impulse an den Ausgang des Pegelcrkennungskreises 11 gegeben, um den Flip-Flop 13 einzustellen. Andererseits ist der Vcrgleichcr 12 mit derselben Wirkungsweise wie der in Fig.? gezeigte Vcrglcicher 1 /wischen dem Spannungssteiieroszillator 5 und dem Vergleicher 8 eingesetzt und die Taktsignale von dem Spannungssteueroszillator 5 werden um 180" in der Phase gedreht, um dann zum Eingang des Vergleichen 8 geführt zu werden. Aus der obigen Erläuterung ergibt sich, daß die Drehung der Eingangstaktsignale zum Vergleicher 8 um 180° auch die analoge Spannung umkehrt. Die Umkehrung der analogen Spannung in der F i g. 8 gibt der Wellenform 32 dieselbe Ausbildung, wie sie die Wellenform 31 hat. Der instabile Punkt 37 wird so zu einem stabilen Punkt gemacht. Deshalb wird die umgekehrte Wellenform 32 aufeinanderfolgend durch den Pegelerkenniingskreis 10 erkannt und die Pegclcrkennungssignale stellen den Flip-Flop 14 mit dem Schalter 4 ein. der mit der Seite © verbunden ist. um eine Synchronisierungsschleife zu schließen.

Somit kann die Wellenform mit negativer Polarität an einem instabilen Punkt als Wellenform positiver Polarität zur Synchronisierung genau so wie ein stabiler Punkt verwendet werden und deshalb ist die Ablenkung von maximal einem Rahmen für die Synchronisierung ausreichend, im Gegensatz zu dem vorher erwähnten Fall, bei dem eine Ablenkung für maximal zwei Rahmen notwendig ist. Hierdurch wird es möglich, die Ziit auf die Hälfte zu reduzieren.

Die Anwendung der Erfindung bei einer Rahmensynchronisieranordnung für Signale kann, wie oben erwähnt, zu einer fehlerfreien und schnellen Rahmensynchronisieranordnung führen, da sie vollständig den Einfluß der instabilen Punkte ausschließt und da sie die Zeit der Synchronisierung merklich dadurch verringert daß ein instabiler Punkt in einen stabilen Punkt umgekehrt wird.

Hiereu 4 Blatt Zeichnungen

Claims

Patentansprüche:

1. Rahmensynchronisieranordnung mit einem ersten Phasendetektor, dem Eingangssignale zugeführt werden, die durch Kombinieren von gegen Rauschen widerstandsfähigen falschen Randomsignalen (PN) mit Taktsignalen (CL) gebildet werden, mit einem Spannungssteueroszillator, mit einem ersten Rückkopplungskreis, der einen Phasenverschiebungskreis enthält, der die Ausgangssignale des Spannungssteueroszillators um U/2 verschiebt, mit einem zweiten Rückkopplungskreis, der einen Generator zur Erzeugung der Randomsignale enthält, und mit einem zweiten Phasendetektor, der die Eingangssignale mit den Ausgangssignalen des Spannungssteueroszillators in Korrelation bringt, gekennzeichnet durch einen ersten Pegelerkennungskreis (10), der mit dem Ausgang des zweiten Pha^ndetektors (II, 1, 8) verbunden ist und einen bestimmten Pegel positiver Polarität der Ausgangssignale des zweiten Phasendetektors (II) erkennt, durch einen Speisekreis (41) zum Zuführen einer konstanten Spannung an den Spannungssteuerosziliator (5), durch einen Schalter (4), der den Eingang des Spannungssteueroszillators (5) sowohl mit dem Speisekreis (41) zur Zuführung einer konstanten Spannung als auch mit dem Ausgang des ersten Phasendetektors (I₁ 1, 2) verbindet, wenn ein bestimmter Pegel positiver Polarität durch den ersten Pegelerkennungskreis (10) erkannt worden ist, und durch einen zweiten Pegelerkennungskreis

(11) zum Erkennen eines bestimmten Pegels negativer Polarität der Ausrangs.Mgnale des zweiten Phasendetektors (II).

2. Rahmensynchronisieranordnung nach Anspruch I₁ dadurch gekennzeichnet, daß der erste Phasendetektor (1) einen ersten Vergleicher (1), der die Eingangssignale mit den Ausgangssignalen des Generators (7) zur Erzeugung der Randomsignale in Korrelation bringt, und einen zweiten Vergleicher (2) enthält, der die Ausgangssignale des ersten Vergleichers (1) mit den Ausgangssignalen des in dem ersten Rückkopplungskreis enthaltenen Phasenschieberkreises (6) in Korrelation bringt.

3. Rahmensynchronisieranordnung nach Anspruch 2, dadurch gekennzeichnet, daß der zweite Phasendetektor (II) den ersten Vergleicher (1) und einen dritten Vergleicher (8) enthält und die Ausgangssignale des ersten Vergleichers (1) mit den Ausgangssignalen des Spannungssteueroszillators (5) in Korrelation bringt.

4. Rahmensynchronisieranordnung nach Anspruch 3, gekennzeichnet durch einen Vergleicher

(12) zwischen dem Ausgang des Spannungssteueroszillators (5) und dem Generator (7) zur Erzeugung der Randomsignale, wobei der Vergleicher (12) die Ausgangssignale des Spannungssteueroszillators (5) umkehrt, wenn der bestimmte Pegel negativer Polarität durch den zweiten Pegelerkennungskreis (U) erkannt wird.