DE2226778A1 - Datenübertragungssystem - Google Patents

Description

Patentanwälte Dipl.-Ing. F. Weickmann,

Dipl.-Ing. H. Weickmann, DiPL₁-PhYs. Dr. K. Fincke Dipl.-Ing. F. A.Weickmann, Dipl.-Chem. B. Huber

8 MÜNCHEN 86, DEN Z Z Z U / / ö

POSTFACH 860 820

MÖHLSTRASSE 22, RUFNUMMER 48 39 21/22

<983921/22>

Receptors, 205 Avenue 1 - Suite 18, Redondo Beach,

Ca., USA

Dat enüb ertragungs sys t em

Die Erfindung betrifft ein System zum Übertragen adressierter digitaler Daten zwischen Stationen über einen an die Stationen angeschlossenen Übertragungskanal.

Es existieren bereits zahllose verschiedene Arten digitaler Übertragungssysteme zum Übertragen von Daten zwischen verstreut gelegenen Stationen. Die meisten dieser Systeme sind jedoch aufwendig und demzufolge kostspielig.

Es entstand jedoch in letzter Zeit ein Bedarf an einfachen billigen Datenübertragungssystemen, die zur Übertragung von relativ langsam sich ändernden Daten, z. B. zwischen einer Zentralstation und abseits gelegenen Meßumwandlern, einsetzbar sind. Zum Beispiel kann in einem Prozeßsteuersystem die periodische Übertragung von Meßwerten einer Vielzahl einzeln gelegener Umwandler an die Zentralstation notwendig sein. Um die Kosten möglichst gering zu halten, wird normalerweise eine Zeitmultiplexübertragung über einen normalen Übertragungskanal durchgeführt, um auf diese Weise die erhaltenen Daten in der Zentralstation einem speziellen einzeln

209851/1096

1226778

gelegenen Umformer zuzuordnen. In manchen Systemen möchte man Daten außerdem so steuern, daß sie von der Zentralstation an irgendeine spezielle, d. h. "adressierte" einzeln gelegene Station übertragen werden, um z. B. einen eingestellten Sollwert zu ändern. In allgemeineren Fällen ist es bei einigen Anwendungen wichtig, daß das System eine Zweiwegübertragung adressierter Daten zwischen zwei beliebigen Stationen des Systems ermöglicht.

Das U₀S.-Patent Nr. 3.445.815 beschreibt ein System, das die Beobachtung und Steuerung einer Vielzahl einzeln gelegener Stationen von einer Zentralstation aus gestattet. Das dort beschriebene System verwendet einen Adressengenerator, der eine Folge von 31 Bits erzeugt, wobei die Folge sich nichtwiederholende Unterfolgen von 5 oder mehr Bits aufweist. Jede einzeln gelegene Station empfängt die Bitfolge und vergleicht sie mit einer am Ort erzeugten Folge. Wenn die empfangene und die am Ort erzeugte Folge in einer ausreichenden Anzahl an Bits übereinstimmen, d. h. wenn die letzten 5 empfangenen Bits mit einer Adresse der einzeln gelegenen Station übereinstimmen, wird ein Steuersignal erzeugt, das die einzeln gelegene Station in der gewünschten Weise betätigt» Da 3ede Station eine 5-Bit-Information benötigt, um ihre Adresse zu definieren, ist nur ein zusätzliches AdEessenbit erforderlich um die Adresse einer verschiedenen Station zu bilden. Neue Adressenbits werden entsprechend einem langsamen Takt erzeugt, der eine genügend lange Periode bestimmt und damit die Reservierung eines speziellen Teils der Periode für eine Antwortnachricht aus der adressierten Station ermöglicht«

Die vorliegende Erfindung hat die Aufgabe, in einem verbesserten Übertragungssystem adressierte Daten zwischen verstreut angeordneten Stationen über einen gewöhnlichen Übertragungskanal zu übertragen. Hierbei soll eine Folge von M-Bits mit einer sich nicht wiederholenden Unterfolge von

2 0 9851/1096

Έ oder mehr Bits erzeugt werden· Jede Unterfolge mit IT-Bits soll die Adresse einer einzeln gelegenen Station bilden. Durch jedes neu erzeugte Bit der Folge von M-Bits wird eine neue N-Bit-Adresse einer unterschiedlichen einzeln gelegenen Station bestimmt·

Die Erfindung löst diese Aufgabe dadurch, daß ein Taktgeber aufeinanderfolgende Adressenbitperioden bestimmt, daß ein Folgelogikschaltkreis eine Folge von M Adressenbits mit jeweils einem Adressenbit pro Adressenbitperiode erzeugt, wobei jede Folge aus einer Vielzahl jeweils einmal vorhandener Teilfolgen mit IT Bits besteht, die jeweils eine Adresse umfassen, daß Verknüpfungseinrichtungen entsprechend den erzeugten Adressenbits ein Adressenbltsignal mit einem Satz gleichabständiger Übergänge eines Signalpegels zwischen einem ersten und einem zweiten Signalpegel abgeben, die einen Satz an Datenbitperioden während jeder der aufeinanderfolgenden Adressenbitperioden bestimmen, wobei in einer ersten Gruppe von Übergängen in jedem Satz der Signalpegel bei einem Adressenbit "1" vom ersten Signalpegel auf den zweiten Signalpegel und bei einem Adressenbit "0" vom zweiten Signalpegel auf den ersten Signalpegel übergeht und wobei in einer zweiten Gruppe von Übergängen in jedem Satz der Signalpegel beim Adressenbit "1" vom zweiten Signalpegel zum ersten Signalpegel und beim Adressenbit ¹¹O" vom ersten Signalpegel auf den zweiten Signalpegel übergeht, daß Einrichtungen das Adressenbitsignal dem Übertragungskanal zuführen, daß eine Abtasteinrichtung in jeder Station auf die gleichabständigen Übergänge im Adressenbitsignal anspricht, daß ein Abtaster in jeder Station auf einen speziellen Übergang in jedem Satz von Übergängen des Adressenbitsignals anspricht, daß ein Adressenregister in jeder Station N Adressenbits speichert, daß eine weitere Abtasteinrichtung in jeder Station auf den speziellen Übergang und auf den Signalpegel des Adressenbitsignals anspricht, um das Adressenbit im Adressenregister zu speichern und daß ein Dekodierschaltkreis in jeder Station auf eine bestimmte

2098S1/1096

im Adressenregister gespeicherte Teilfolge anspricht und ein Steuersignal abgibt.

Eine bevorzugte Ausführungsform der Erfindung sieht einen verbesserten Adressengenerator vor, der ein Folgelogiknetzwerk mit einem N-stufigen Schieberegister aufweist· Der Adressengenerator erzeugt mit minimalem Bauteileaufwand eine M-Bitfolge für 2 einmal vorhandene M-Bit-Teilfolgen. Der minimale Bauteileaufwand entsteht durch ein Rüekführungsnet25werk, das das komplementäre Aus gangs signal der N-ten Stufe zur ersten Stufe zurüokführt. Wiederholt sich bei dieser Art der Rückführung ein Zustand, so wird stattdessen das Ausgangssignal der N-ten Stufe der ersten Stufe ohne Umkehrung zugeführt. Das Rückführungsnetzwerk bestimmt deswegen nur ob sich ein bereits aufgetretener Zustand wiederholt und bringt stattdessen einen bisher nicht definierten Zustand ein.

Erfindungsgemäß wird ein Kodierformat verwendet, das die Übertragung von Zeichen (d. h. binärer Ziffern oder Bits) über einen Übertragungskanal in einer aufeinanderfolgenden Reihe ermöglicht«, Synchron mit dieser Übertragung können adressierte Daten zu Zeitpunkten,die durch die Adresse bestimmt werden, aus der Reihe herausgelesen oder in sie aufgenommen werden. Insbesondere werden im Übertragungskanal Mressenbits (entweder "1" oder "0") durch ein Kodierformat wiedergegeben. Das Kodierformat enthält außerdem die Synohronisierungsinformation, die in jeder einzeln gelegenen Station abgenommen wird und die jede Adressenbitperiode in eine Vielzahl gleich langer sich über die gesamte Adressenbitperiode erstreckender Unterperioden aufteilt. Jede dieser Unterperioden ergibt eine Datenbitperiode, in der ein einzelnes Datenbit dem Übertragungskanal zugeführt werden kann.

Eine bevorzugte Ausführungsform der Erfindung verwendet ein Adressensignalformat mit einer Vielzahl gleichabständiger Signalpegelübergänge in jeder Adressenbitperiode. Auf diese

209851 /1096

Weise wird eine Vielzahl von Datenbitperioden in jeder Adressenbitperiode erzeugt« Jede einzeln gelegene Station weist Einrichtungen auf, die das Auftreten jedes dieser gleichabständigen Signalübergänge abtasten. Zusätzlich sind in jeder Station Einrichtungen vorgesehen, die einen speziellen Übergang aus den in jeder Adressenbitperiode auftretenden gleichabständigen Übergänge abtasten und die hieraus eine Adressenbitsynchronisierung ableiten. Das entsprechend der Erfindung gewählte Signalformat ermöglicht es, hierzu synchron dem Übertragungskanal Datenbits zuzuführen, wobei jedes Datenbit ein spezieller Teilabschnitt einer Datenbitperiode ist.

Im folgenden soll die Erfindung anhand von Zeichnungen näher erläutert werden.

Fig. 1 zeigt ein Blockschaltbild eines erfindungsgemäßen Datenübertragungssystems;

Fig.2A zeigt ein Diagramm mit einer typischen Folge von M-Bits (M m 16), die 2 (N » 4) einfach vorhandener Unterfolgen von N-Bits aufweist;

Fig.2B zeigt ein Blockschaltbild einer bevorzugten Ausführungsform eines Netzwerkes mit 4-stufiger Folgelogik, das die in Fig. 2Δ dargestellte M-Bitfolge erzeugt;

Fig.2C zeigt ein Blockschaltbild einer bevorzugten Ausführungsform eines Netzwerkes mit 6-stufiger Folgelogik, das eine M-Bitfolge mit 64 (2 ) einfach vor- , handener 6-Bit-Unterfolgen erzeugt;

209851/1096

Mg, 3 zeigt in einem Diagramm Kurvenformen eines bevorzugten erfindungsgemäßen Kodeformats, das sowohl eine Adressen- wie auoh eine Dateninformation enthält und das es an den Übertragungskanal angeschlossenen Stationen ermöglicht neben der Adressen- und Dateninformation sowohl eine Adressenbit- als auoh eine Datenbitsynchronisierung zu gewinnen;

Pig,4A zeigt ein Diagramm mit Kurvenformen, die erläutern, wie aus einer in Fig. 2A dargestellten Adressenbitfolge ein Signalformat nach Pig. 3 erzeugt werden kann;

Fig.4B zeigt ein Blockschaltbild eines Adressengenerators mit der Folgelogik aus Pig. 2B, der das in Fig. 4A dargestellte Signalformat erzeugt;

Fig. 5 zeigt ein Blockschaltbild eines Grundmodems als Teil einer typischen an dem Übertragungskanal angeschlossenen Station.

In Fig. 1 ist eine typische erfindungsgemäße Ausführungsform eines Datenübertragungssystems dargestellt. Wie im folgenden zum besseren Verständnis noch näher erläutert wird, ermöglicht ein erfindungsgemäßes Datenübertragungssystem eine Übertragung von Daten aus einer Abgabestation in dner Vielzahl verstreuter Stationen an eine Bestimmungsstation über einen gewöhnlichen Kanal. Die Bestimmungsstation ist irgendeine andere aus der Vielzahl der Stationen. Der Kanal kann aus einem Übertragungsmedium, wie z. B. aus zwei verdrillten Drähten, Telefonleitungenj er kann über Hochfrequenz oder optisch usw. übertragen und er kann Kombinationen dieser Übertragungsaedien verwenden. Abgesehen von der verwendeten Art des Kanals, wird der Kanal im Zeiiamiltiplexrerfahren betrieben. Damit ist jedem spezifischen Zeitabschnitt innerhalb dnes gesamten Zyklus des Systems eine spezifische Datenwortadresse zugeordnet«

2Q9851/1036

Jede abgelegene Station kann auf eine oder mehrere der Datenwortadressen antworten und mehrere Stationen sprechen auf eine einzige der Datenwortadressen an·

Das typische in Fig· 1 gezeigte System ermöglicht die Übertragung adressierter Daten zwischen zwei Stationen 10 in einer Vielzahl -von Stationen 10 über einen Übertragungskanal 12· Die Stationen 10 können auf unterschiedliche Art herkömmlich ausgebildet sein. Sie sind z. B₀ in drei unterschiedliche Arten eingeteilt: eine allgemeinen Zwecken dienende Station 14* eine Computerstation 16 und eine Daten lesende und aufzeichnende Station 18«

Mit "allgemeinen Zwecken dienende" Station 14 ist jede Station bezeichnet, die ein Grundmodem und wenigstens eine Abgabe- und/oder Nutzeinriehtung aufweist. Als Abgabeeinrichtung kann eine allgemeinen Zwecken dienende Station 14 einen Temperaturmeßumwandler aufweisen, der ein der gemessenen !Temperatur entsprechendes digitales Signal abgibt. Die Nutzeinrichtung ist ein auf digitale Daten ansprechendes Gerät, wie z.B. eine Anzeigeeinrichtung oder eine Relaisgruppe·

Der Ausdruck ^ltComputer^M-Station bezeichnet eine Station mit einem Grundmodem und einem speziellen oder allgemeinen Zwecken dienenden Computer, der in Rechenoperationen z. B. bewertet, glättet oder umrechnet·

Der Ausdruck "Daten lesende und aufzeichnende" Station 18 bezeichnet eine Station mit einem Grundmodem und einer Einrichtung, die unmittelbar mit Bedienungspersonal in Verbindung steht, wie z. B. einem Ein- und Ausgabetastenfeld· Eine derartige Einrichtung ist ohne weiteres transportierbar, ist leicht an irgendeiner Stelle des Übertragungskanals 12 anschließbar und gibt Daten an den Übertragungskanal 12 ab oder nimmt sie auf«

209851/1096

Zusätzlich, zu den vorstehend beschriebenen Stationen weist das Datenübertragungssystem nach Fig. 1 einen Adressengenerator 20 auf, der dem Übertragungskanal 12 nacheinander Adressensignale zuführt, die bestimmte Adressen definieren· Jede der an den Übertragungskanal 12 angeschlossenen Stationen

10 hat wenigstens eine zugeteilte Adresse« Erscheint eine Adresse im Übertragungskanal 12, so nimmt die adressierte Station 10 entweder Baten aus dem Übertragungskanal 12 auf oder gibt Daten an den Übertragungskanal 12 ab, je nachdem, ob die Station 10 als Sender oder als Empfänger arbeitet* Der Adressengenerator 20 erzeugt erfindungsgemäß zyklisch eine Folge von M Binärziffern oder Bits, im folgenden M-Bitfolge genannt. Die M-Bitfolge ist vorzugsweise so beschaffen, daß sie eine Vielzahl sich nicht wiederholender Unterfolgen von

11 Bits, im folgenden N-Bitunterfolge genannt, aufweist. Jede N-Bitunterfolge bezeichnet eine Adresse einer der Stationen 1O₄ Der Adressengenerator 20 erzeugt jede Adresse einmal in jedem Zyklus. Der Adressengenerator 20 ist in Pig. 1 als eigene mit einem Ende des Übertragungskanals 12 verbundene Station dargestellt. Er läßt sich jedoch an jedem Punkt des Übertragungskanals anschließen und ist vorzugsweise mit einer der Stationen 10 vereinigt.

Fig. 2A zeigt eine bevorzugte M-Bitfolge, die nacheinander mit mehreren Bits die Adressen der Stationen definiert. Im folgenden soll sich die M-Bitfolge (mit M « 16) mit jeweils einem Bit pro Zeiteinheit in Fig. 2A nach rechts bewegen. Innerhalb der M-Bitfolge ist jede N-Bitunterfolge (mit N » 4) nur einmal vorhanden. Damit entspricht die Folge aus 19 Bits, die in Fig.· 2A dargestellt ist, 16 4-Bitunterfolgen, die mit A1 - A16 bezeichnet sind. Eine wichtige Eigenschaft der M-Bitfolge in Fig. 2A ist, daß jedes aufeinanderfolgende'Bit der Folge eine neue 4-Bitunterfolge als Adresse bildet. In Fig. 2A ist in einem Adressenfenster 30 mit 4 Bits die Adresse A1 hervorgehoben. Bei Verschiebung der M-Bitfolge um 1 Bit nach reohts, erscheint in der äußerst linken Stelle des

209851/1096

Adressenfensters 30 ein "1" Bit und definiert die unterschiedliche Adresse A2« Damit entsprechen 16 Adressenbitperioden in einem Zyklus der in Fig· 2A dargestellten M-Bitfolge 16 einmal vorhandene Adressen mit 4 Bits· Der Adressengenerator 20 aus Fig· 2 gibt also in Übereinstimmung mit dem speziellen Signalformat ein Adressensignal an den Übertragungskanal 12 ab, das der M-Bitfolge der Adressen aus Figo 2A entspricht· Wenn sich die einzelnen Adressen A1-A16 mit jeweils 4 Bit duroh das Adressenfenster 30 bewegen, veranlasst ein hiervon verschiedener Adressenzeitspalt eine Station 10 zur Abgabe der Daten an den Übertragungskanal 12. Grlelchzeitig können eine oder mehrere Stationen Daten aus dem Übertragungskanal 12 aufnehmen·

Fig. 2B zeigt eine bevorzugte Ausführungsform einer Folgelogik, die die M-Bitfolge aus Fig« 2A erzeugt· Zwar erzeugen unzählige Ausgestaltungen der Folgelogik eine bestimmte M-Bitfolge, die Ausführungsformen der Figuren 2B und 20 zeichnen sich jedoch duroh minimalen Aufwand an Bauelementen zur Erzeugung der gewünschten M-Bitfolge aus. Die Ausführungsform der Folgelogik nach Fig· 2B weist vier Binärstufen 34 auf, die in Form eines Schieberegisters verbunden sind· Eine Ausgangsklemme % jeder Binärstufe 34 i* mit einer Eingangsklemme der darauf folgenden Binärstufe verbunden· Jede der Binärstufen 34 ist mit einer Eingangsklemme 38 für Schiebe taktimpuls e versehen, die mit einem Schiebetaktimpulsgenerator verbunden ist· Eine Rückführlogik 40 zwingt die Binärstufen 34 zur Abgabe der dargestellten M-Bitfolge· Die Rückführlogik 40 spricht auf ein Ausgangssignal der vierten Binärstufe 34 an und gibt an einen Eingang der ersten Binärstufe 34 ein Signal ab« Die Rückführlogik 40 beruht auf folgendem Algorithmus: das inverse Ausgangssignal (d. h· der 4· Binärstufe 34) wird dem Eingang (d. h« der 1· Binärstufe 34) solange zugeführt» bis ein schon erzeugter Zustand in einem Zyklus noch einmal

209851/1096

auftritt«, Dann wird als Ausnahme das Ausgangssignal selbst zurückgeführt. Bei mehr als vier Binärstufen 34 kann es manchmal notwendig sein, die Ausnahme vor einem sich wiederholenden Zustand zuzulassen, um eine Wiederholung des Zyklus vor seiner maximalen Länge zu verhindern· Die maximale Länge beträgt a^-Zustände bei N-Binä-rstufen 34. Die Rückführlogik 40 muß also nur die Ausnahmen vorsehen.

Die Zustände 8 und 16 in der Zustande tafel nach Pig· 2B ergeben sich als einzige Zustände der Folge von 16 Zuständen nicht durch reines Zurückführen des inversen Ausgangssignals aus der 4· Binärstufe 34 zum Eingang der 1· Binärstufe 34· Die sowohl dem Zustand 8 als auch dem Zustand 16 vorausgehenden Zustände weisen beide eine Kombination 001 in den 1· bis

3. Stufen 34 auf und die Rückführlogik 40 spricht deshalb im Beispiel der figuren 2A und 2B nur auf die Kombination 001 an· Ein NAND-Gatter 42 sprioht deshalb auf die Kombination 001 in der 1. bis 3· Binärstufe 34 an· Das NAND-Gatter 42 gibt nur bei dieser Kombination ein Nein-Ausgangs signal ab. Wenn das NAND-Gatter 42 ein Nein-Ausgangssignal abgibt, führen ein Gatter 44 und ein Gatter 46 ein Ja-Ausgangssignal der 4· Binärstufe auf den Eingang der 1. Binärstufe 34 zurück. Bei jeder von 001 verschiedenen Kombination in der 1. bis Binärstufe 34 gibt das NAND-Gatter 42 ein Ja-Ausgangssignal ab und ein Gatter 48 und das Gatter 46 führen dem Eingang der 1. Binärstufe 34 ein Komplement des Ausgangssignals der

4. Binärstufe 34 zu.

Wird den Binärstufen 34 der Folgelogik nach Pig· 2B an den Eingangsklemmen 38 ein Schiebetaktimpuls zugeführt, so gibt die Ausgangsklemme der 4· Binärstufe 34 eine der Kurvenform in Fig. 2A entsprechende Folge von Adressenbits ab. Wie untenstehend noch gezeigt wird, wird das Ausgangssignal der Folgelogik in Fig. 2B entsprechend einem besonderen Signalformat

209851/1096

moduliert und dem Übertragungskanal 12 zugeführt· Jede der Stationen 10 entnimmt dann Informationen zur Synchronisierung aus dem Übertragungskanal 10.

Das in Fig. 2B gezeigte Hetzwerk mit 4-stufiger Folge logik ist nur eine Ausführungsform<, Längere Folgen können nach demselben obenstehend beschriebenen Algorithmus definiert und mit einer größeren Anzahl an Binärstufen des Schieberegisters ausgeführt werden« In Fig. 20 ist eine weitere Ausführungsform der Folgelogik dargestellt, die mit 6 Binärstufen des Schieberegisters zyklisch eine Folge von 64 einmal vorkommender Zustände abgibt« Weiterhin zeigt Fig. 20 ein einfaches Netzwerk einer Rüokführlogik, das die Ausnahmen der Folge bewirkt. Die Ausnahmen sind durch Rückführen des komplementären Ausgaigssignals der 6. Binärstufe zum Eingang der 1. Binär stufe definiert. Aus der in Flg. 20 gezeigten Zustandstafel iet ersichtlich, daß die durch Pfeile angezeigten Ausnahmen für die Zustände 11, 22, 27, 29, 33, 43, 48, 60, 62 und 63 vorgesehen sind. Da die den Ausnahmen entsprechenden Zustände paarweise mit Redundanz in der 6. Binärstufe des Schieberegisters vorkommen, muß nur die Halffes, d. h„ die Zustände 00001X, 00010X, 11011X, 0011OX und 01001X, durch die Rückführlogik verwirklicht sein. Da diese Gruppe weitere Redundanzen aufweist, kann sie auf drei verringert werden. Dadurch verwirkliohen^dann die Zustände 0X00IX, 00X1OX und 11011X. Die Verwirklichung dieser Folge ist im Blockschaltbild der Fig. 20 dargestellt. Mit Hilfe des obenstehend beschriebenen Algorithmus lassen sich für jeden Wert Bi vollständige Folgen mit einer dementspreohenden Logik verwirklichen.

Flg. 3 erläutert das erfindungsgemäß verwendete Signalformat_o Die Zeile (a) der Fig. 3 zeigt einen gedehnten Ausschnitt aus der Kurvenform in Fig. 2A für die Adressenbitfolge. Der Ausschnitt entspricht einer Kombination 101 von drei Bits.

209851/1096

Wie untenstehend gezeigt wird, wird ein Adressenbit "1" dem Übertragungskanal 12 als ein Doppelpegelsignal zugeführt, das geeignet angeordnete Übergänge des Signalpegels aufweist« Ein Adressenbit "0" wird durch ein anderes Doppelpegelsignal wiedergegeben, das ebenfalls geeignet angeordnete Übergänge zwisohen Signalpegeln aufweiste Die Darstellungen für Doppelpegelsignale der Adressenbits 1 bzw, 0 sind in den Zeilen

(d) und (e) der Mg, 3 dargestellt. Über den Zeilen (d) und

(e) zeigt eine Zeile (b) ein Taktsignal, das ein wiederkehrendes Signalmuster als Taktbit "1" aufweist. Das Taktsignal der Zeile (b) weist gleiohabständige Impulse auf. Der Abstand zwisohen Vorderflanken jedes Impulses ist als Taktbitperiode der Dauer T bezeichnete Teilabschnitte innerhalb jeder Taktbitperiode T^ sind mit tO, ti, t2 bezeichnet.

Die Linie (c) der Pig, 3 zeigt ein anderes Taktsignal mit einem sich wiederholenden als Taktbit "0" bezeichneten Impulsmuster, Die Taktbits ¹¹O" und "1" sind komplementär. Die Taktsignale der Zellen (b) und (c) haben gleiche Frequenz, Während jeder Adressenbitperlode T zeigen die Zeilen (b) und (c) vier Zyklen der Taktbits.

Die Zeile (d) der Flg. 3 zeigt ein Adressenbit "1", das, bevor es dem Übertragungskanal 12 zugeführt wird so moduliert wird, daß es zwei aufeinanderfolgende Taktbits 1 und zwei anschließend aufeinanderfolgende Taktbits 0 aufweist. Das in der Zeile (e) der Pig, 3 dargestellte Adressenbit 0 wird, bevor es dem Übertragungskanal 12 zugeführt wird, so moduliert, daß auf zwei aufeinanderfolgende Taktbits 0 nacheinander zwei Taktbits 1 folgen. An den Punkten p1, p2, p3 und p4 treten damit in der Darstellung der Adressenbits in den Zeilen (d) und (*) gleichabständige Übergänge der Signalpegel auf. Während des Adressenbits 1 verlaufen die Übergänge des Signalpegels an den Punkten p1 und p2 von EIN nach Aus und von den Punkten p3 und p4 von Aus nach EIN. Pur den anderen Fall des Adressenbits 0 verlaufen die Übergänge des Signalpegels an den Punkten

709851 /1096

p1 und p2 von AUS nach EIN und an den Punkten p3 und p4 von EIN nach AUS . Die Zeile (f) der Fig. 3 zeigt ein Bild einer Kurvenform mit einem Doppelpegel, der der Bitfolge wie sie durch die Kurvenform der Zeile (a) dargestellt ist, entspricht, die aber entsprechend dem Format der in den Zeilen (d) und

(e) vriedergegebenen Adressenbits moduliert ist. Die Kurvenform der Zeile (f) stellt das Adressensignal dar, das der Adressengenerator 20 aus Fig. 1 an den Übertragungskanal 12 abgibt. Wie noch gezeigt wird, hat die Kurvenform der Zeile

(f) die Eigenschaft, daß sowohl die Information über Datenbits als auch über die Synchronisierung der Adressenbits durch jede der an den Übertragungskanal 12 angeschlossenen Stationen 10 ableitbar ist.

Die Zeile (g) zeigt ein aus dem Adressensignal der Zeile (f) ableitbares Taktsynchronisierungssignal. Das Taktsynohronisierungssignal der Zeile (g) entspricht einem Ausgangssignal eines monostabilen Multivibrators, dessen Ja-Pegel einenrunstabilen Zustand darstellt und dessen Nein-Pegel einen stabilen Zustand darstellt. Der monostabile Multivibrator befindet sich im unstabilen Zustand während einer etwas kürzeren Zeitdauer als einer Taktbitperiode T.. Bezeichnet MV^ die Zeitdauer in der sioh der monostabile Multivibrator im unstabilen Zustand befindet, so gilt 2/3 ^T _t<^MV ₁ O^· Der monostabile Multivibrator schaltet bei jedem in seinen stabilen Zustand fallenden Übergang des Adressensignals der. Zeile (f) in seinen unstabilen Zustand.

Aus dem Obenstehenden ist ersichtlich, daß das Taktsynchronisierungssignal der Zeile (g) synchron zum Adressensignal der Zeile (f) verläuft und entsprechend den Impulsflanken 60 der gleichabständigen Übergänge p1, p2, p3 und p4 in jeder Adressenbitfolge des Adressensignals In seinen unstabilen Zustand schaltet. Das Taktsynchronisierungssignal der Zeile

(g) schaltet, dargestellt durch Impulsflanken 62, kurz vor

7G9851 /1096

dem Ende jeder Taktbitperiode T. in den stabilen Zustand zurück. Jeder andere zwischen den Übergängen der Punkte p1, p2, p3 und p4 des Adressensignals der Zeile (f) wird übergangen, da das Ausgangssignal des monostabilen Multivibrators sich schon auf dem Pegel des unstabilen Zustande befindet.

Die ausgezogene Linie der Zeile (g)aus Fig. 3 zeigt das schon synchronisierte Taktsynchronisierungssignal. Die gestrichelte Kurvenform in Zeile (g) zeigt auf welche Weise das Taktsynchronisierungssignal synchronisiert wird. Das Taktsynchronisierungssignal soll z. B. an einem Übergang 64 gleichzeitig mit einem zwischen den gleichabständigen Übergängen an den Punkten p3 und p4 auftretenden Übergang des Adressensignals in den unstabilen Zustand schalten. Das gestrichelt eingezeichnete Taktsynchronisierungssignal bleibt dann über mehrere Zyklen hinweg-unsynchronisiert, wird jedoch an einer Impulsflanke 66 während der ersten darauf folgenden Taktbitperiode wieder synchronisiert, in der kein Übergang des Adressensignals zwischen gleichabständigen Übergängen an den Punkten p1, p2, ρ 3 und p4 auftritt. Die Zeile (f) zeigt, daß während jeder Adressenbitperiode zwischen den Punkten p2 und p3 kein Übergang des Adressensignals auftritt und daß aus diesem Grund das Taktsynchronisierungssignal der Zeile (g) sich stets mit einer Adressenbitperiode synchronisiert. Sind der Kurvenform Daten hinzugefügt, so kann es langer als eine Adressenperiode dauern, bis die Synchronisierung erreicht ist.

Aus dem Obenstehenden ist ersichtlich, daß das Taktsynchronisierungssignal der Zeile (g) in Pig. 3 aus dem Adressensignal der Zeile (f) ableitbar ist. Anhand der Zeilen (h) und (i) soll nun gezeigt werden, wie die Adressenbitsynchronisierung erreicht werden kann. Die Kurvenform der Zeile (h) ergibt sich, wenn das Adressensignal der Zeile (f) mit den Impulsen des Taktsynchronisierungssignals der Zeile (g) in ein ver-

51/109 6

zögerndes Flip-Flop eingelesen wird. Die entstehende Ausgangs signalkurvenform der Zeile (h) des Flip-Flops ist jeweils auf den ^gel eingestellt, den das Adressensignal kurz vor Auftreten jeder vorderen Impulsflanke 62 hat. In der gleichen Art, in der das Taktsynchronisierungssignal der Zeile (g) gebildet wurde, kann die Kurvenform der Zeile (h) dazu benutzt werden, ein Adressensynchronisierungssignal (Zeile i) zu bilden. Dies geschieht über einen zweiten Multivibrator mit einer Zeitdauer MVp seines unstabilen Zustandes. Jeder Übergang innerhalb der Kurvenform der Zeile (h) bringt den zweiten Multivibrator in seinen unstabilen Zustand. Die Zeitdauer MV₉ ist 3/4 T 4* MV₉ < T . Das Ausgangssignal des

i- el *- et

zweiten Multivibrators schaltet deshalb, wie in Zeile (i) der Fig. 3 gezeigt ist, bei einer Impulsflanke 70 auf einen Pegel für den unstabilen Zustand und kurz vor dem Ende der Zeitdauer T einer Adressenbitperiode in den stabilen Zustand (Impulsflanke 72). Beim nächsten Übergang in der Kurvenform in Zeile (h) schaltet das Adressenbitsynchronisierungssignal wieder auf den Pegel des unstabilen Zustands. Die Impulsflanken 70 des Adressenbitsvnchronisierungssignals der Zeile (i) entsprechen zeitlich in jeder aufeinanderfolgenden Adressenbitperiode der Impülsfla&ke 62 des Taktsynchronisierungssignals.

Anhand der Zeilen a - i der Fig. 3 wurde bisher nur beschrieben, wie Adressenbits in ein Doppelpegelsignalformat (Zeile f) kodiert werden und wie die Zeitbitsvnchronisierung (Zeile g) und die Adressenbitsvnchronisierung (Zeile i) aus dem Adressenbitsignal, das dem Übertragungskanal 12 zugeführt wird, erhalten werden kann. Bisher wurde noch nicht erklärt, wie die Daten dem Übertragungskanal zugeführt werden.

Erfindungsgemäß kann, wie anhand der folgenden Kurvenformen in Fig. 3 gezeigt wird, ein Datenbit pro Taktbitperiode (vier pro Adressenbitperiode) über den Übertragungskanal 12 Übertragen werden. Es soll insbesondere daran erinnert werden,

209851/1096

daß die gesicherten gleiohabständigen Signalpegelübergänge im Adressensignal der Zeile (f) an den Punkten p1, p2, p3 und p4 jeder Adressenbitperiode auftreten. Entsprechend dem Zeichen des zugeführten Datenbits befindet sich das Adressensignal während einem Teil einer Bitperiode zwischen aufeinanderfolgenden gesicherten Übergängen entweder auf einem EIN- oder einem AUS-Pegel. Im folgenden soll z. B. das Intervall zwischen den gesicherten Übergängen der Punkte p3 und p4 während jeder Adressenbitperiode des Adressensignals betrachtet werden. Eb soll noch einmal betont werden, daß jeder in diesem Intervall auftretende Übergang sich nicht auf die in den Zeilen (g) und (i) der Pig. 3 dargestellte Ableitung des Takt- und Adressensynohronisierungssignals auswirkt. Daraus folgt, daß das Intervall zwischen den gesicherten Übergängen der Signalpegel, d. h. p3 und p4, zur Wiedergabe von Daten verwendet werden kann.

Die Zeile (j) zeigt ein Beispiel eines Datensignals, das dem Übertragungskanal 12 zugeführt werden soll. Anhand des Datensignals der Zeile (j) soll erklärt werden, wie das Adressensignal der Zeile (f) bei Wiedergabe des Datensignals verändert wird. Das Datensignal der Zeile (j) ist teilweise als ausgezogene Linie und teilweise als gestrichelte Linie dargestellt. Nur die ausgezogenen Teile der Kurvenform in Zeile (j) verändern das Adressensignal der Zeile (f). Als Beispiel soll dem Übertragungskanal 12 das Datenwort 1001 zugeführt werden. Dem Übertragungskanal kann während jeder Taktbitperiode ein Datenbit zugeführt werden und dementsprechend werden dem Übertragungskanal 12 während einer einzigen Adressenbitperiode vier Däenbits zugeführt. Je ein Signalteil 80, 82, 84, 86, die jeweils das Datensignal der Kurvenform in Zeile (j) wiedergeben, treten zwischen den gesicherten Pegelübergängen an den Punkten p1, p2, p3 und p4 im Adressensignal der Zeile (f) auf. Solange diese gesicherten Pegelübergänge im Adressensignal nicht verändert werden, kann eine an den Übertragungskanal 12 angeschlossene

209851/1096

Station 10 die Takt- und Adressensyncnronisierungsinformation, wie sie in den Zeilen (f) und (i) dargestellt ist, abnehmen. Die Kurvenform des Signals der Zeile (j) kann deshalb dazu benutzt werden, das Adressensignal der Zeile (f) abzuändern und ein gemischtes Adressen- und Datensignal der Zeile (k) zu erzeugen. Das gemischte Adressen- und Datensignal wird dem Übertragungskanal 12 zugeführt. Die Kurvenform des gemischten Adressen- und Datensignals der Zeile (k) folgt dem Adressensignal der Zeile (f) bis auf die Teile jeder Taktbitperiode, die in Zeile (j) durch ausgezogene Linien dargestellt sind. Diese Teile liegen zwischen den gesicherten Übergängen p1, p2, p3 und p4 und hier folgt das gemischte Adressen- und Datensignal der Zeile (k) dem Datensignal der Zeile (j).

Die Zeile (l) der Pig. 3 zeigt ein Taktsynchronisierungssignal, das demjenigen der Zeile (g) entspricht. Dieses Taktsynchronisierungssignal wird aus dem gemischten Adressen- und Datensignal der Zeile (k) auf gleiche Weise erhalten, wie das Taktsynchronisierungssignal der Zeile Cg) aus dem Adressensignal der Zeile (f) abgeleitet wird. Auf ähnliche Weise wird eine Kurvenform der Zeile (m) durch eine Torschaltung aus den Kurvenformen der in den Zeilen (k) und (l) dargestellten Signale abgeleitet. Die Ableitung der Kurvenform in Zeile (l) entspricht der Ableitung der Kurvenform in Zeile (h) aus den Kurvenformen der Signale (f) und (g). Das Adressensynohronisierungssignal der Zeile (f) kann aus dem Signal der Zeile (m) genauso abgeleitet werden, wie das Signal der Zeile (i) aus dem Signal der Zeile (h) gebildet wurde.

Wie vorstehend beschrieben, führt der Adressengenerator 20 aus Fig. 1 dem Übertragungskanal 12 kontinuierlich Adressenbits zu. Jedes neu erzeugte Adressenbit bestimmt eine unterschiedliche Adresse mit vier Bit. Während jeder Adressenbit-

209851/1096

periode wird eine unterschiedliche Station 10 adressiert. Die adressierte Station erkennt sofort ihre Adresse und spricht darauf an, d. h. sie nimmt während der nachfolgenden Adressenbitperiode entweder Daten aus dem Übertragungskanal 12 auf oder gibt Daten an den Übertragungskanal 12 ab. Die Daten können dem Übertragungskanal 12 während des speziellen Teils jeder Taktbitperiode zugeführt werden oder aus dem Übertragungskanal 12 aufgenommen werden. Der spezielle Teil jedes Taktbits entspricht den ausgezogenen Iiinienteilen der Kurvenform in Zeile (j). Wie nachfolgend noch genauer gezeigt wird, erzeugt jede Station 10 entsprechend der in Zeile (l) dargestellten Taktsynohronisierungsinformation, die sie aus dem Signal des Übertragungskanals 12 ableitet, drei in den Zeilen (o), (p) und (q) der Fig. 3 dargestellte Taktimpulssignale. Die Taktimpulssignale der Zeilen (o), (p) und (q) entsprechen jeweils den mit t_Q, t^ und t« in Zeile (b) der Pig. 3 bezeichneten Teilabschnitten der Taktbitperiode. Die Impulse des Taktimpulssignals der Zeile (q) entsprechen dem Teilabschnitt t« der Taktbitperiode und tveten zwischen gesicherten Impulsübergängen p1, p2, ρ3 und p4 auf. Sie bezeichnen diejenigen Zeitpunkte, zu denen Daten dem Übertragungskanal 12 zugeführt werden können oder aus ihm abgenommen werden können.

Die Figuren 4A und 4B zeigen zusammen die Arbeitsweise und den logischen Aufbau des Adressengenerators 20 aus Fig. 1. Der in Fig. 4B gezeigte Apparat hat kurz gesagt die Aufgabe, das Ausgangssignal der in Fig. 2B gezeigten Folgelogik in das Format des in Zeile (f) der Fig. 3 gezeigten Adressensignals umzuwandeln. Die Zeile (a) der Fig. 4A entspricht der Zeile (a) der Fig. 3 und gibt einen Teil der durch die Folgelogik in Fig. 2B abgegebenen Ausgangskurvenform wieder. Die Zeile (e) der Fig. 4A ist mit der Zeile (f) der Fig. identisch und stellt das dem Übertragungskanal 12 zugeführte Adressensignal dar. Die Zeilen (b), (c) und (d) der Fig. 4A

1096

zeigen im Apparat der Fig. 4B auftretende Signalkurvenformen, die die Art und Weise erklären, in der das Signal der Zeile

(a) in das Format der Zeile (e) umgewandelt wird.

Insbesondere entspricht die Signalkurwenform aus Zeile (b) der Fig. 4A dem in Zeile (b) der Fig. 3 dargestellten Taktsignal. Die Signalkurvenform der Zeile (c) der Fig. 4A kann durch einen 4i1-Untersetzersohaltkreis aus dem Taktsignal der Zeile (b) gebildet werden. Die Kurvenform der Zeile (c) weist deshalb während einer Hälfte der Adressenbitperiode einen EIN-Pegel und während der anderen Hälfte der Adressenbitperiode einen AUS-Pegel au*. Die Kurvenform der Zeile (d) ergibt sich auf einfache Weise aus einer "exklusiv ODER"-Yerkntipfung der Kurvenformen in den Zeilen (a) und (c). Die Kurvenform der Zeile (e) der Fig. 4A ergibt sich dann aus einer "exklusiv ODER"-Verknüpfung der Kurvenformen in den Zellen

(b) und (d). Wenn die Signalpegel der Zeilen (b) und (d) gleich sind, weist die Kurvenform der Zeile (d) einen EIN-Pegel auf. Wenn die Pegel der Zeilen (b) und (d) unterschiedlicli sind, hat die Kurvenform der Zeile (e) einen AUS-Pegel. Die Kurvenform der Zeile (e) in Fig·, 4A ist mit der in Zeile (f) der ' Fig. 3 dargestellten KtsTenform des Adressensignals identisch.

Fig. 4B zeigt als Blockschaltbild einen Anfachen, das Adressensignal der Zeile (e) der Fig. 4A erzeugenden Apparat. Der Apparat weist die Folgelogik aus Fig. 2B und einen Oszillator 100 auf. An den Oszillator 100 ist ein 3:1-Untersetzerschaltkreis 106 angeschlossen, der das in Zeile (b) der Fig. 4A dargestellte Taktsignal abgibt. Ein 4:1-Untersetzerschal*- kreis 102 zählt diese Taktimpulee und gibt seinerseits Schiebeimpulse an die Folgelogik 32 ab. Die Folgelogik 32 gibt deshalb bei jeweils vier durch den Oszillator 100 erzeugten Taktimpulsen ein Adressenbit ab.

209851/1096

Das Ausgangssignal des 4:1-Untersetzersohaltkreises 102 wird außerdem einem Eingang einer ersten "exklusiv ODER"-Schaltung 110 zugeführt. Ein Ausgang der Folgelogikschaltung 32 ist mit dem Eingang der "exklusiv ODER"-Schaltung 110 verbunden, die deshalb an einer Ausgangsklemme die in Zeile (d) der Fig. 4A gezeigte Kurvenform erzeugt. Die Ausgangsklemme der "exklusiv ODER"-Schaltung 110 ist mit einem Eingang einer zweiten "exklusiv ODER"-Schaltung 112 verbunden. Einem zweiten Eingang der zweiten "exklusiv ODER"-Schaltung 112 wird das Ausgangssignal des 3:1-Untersetzerschaltkreises 106 zugeführt. Der zweite "exklusiv ODER"-Schaltkreis 112 gibt deshalb das in Zeile (e) der Pig. 4A dargestellt Adressensignal ab. Der Ausgang des zweiten "exklusiv ODER"-Schaltkreises 112 ist natürlich mit dem Übertragungskanal 12 der Fig. 1 verbunden.

Fig. 5 zeigt das Grundmodem als Teil jeder an den Übertragungskanal 12 angeschlossenen einzeln gelegenen Station 10. Der in Fig. 5 gezeigte Apparat kann sowohl als Sender als auch als Empfänger arbeiten. Beim Betrieb als Sender gibt die Station 10 Daten an den Übertragungskanal 12 ab wenn sie ihr Adressensignal empfängt. Beim Betrieb als Empfänger kann die Station 10 bei Auftreten ihrer Adresse im Übertragungskanal 12 vier Datenbits aus dem Übertragungskanal 12 aufnehmen. In einem ausgeführten System weisen einige Stationen 10 nur Sender auf und einige Stationen 10 nur Empfänger. Aus den Ansprüchen geht ebenfalls hervor, daß vorteilhafte entweder zum Senden oder zum Empfangen geeignete Ausführungsformen für beide Betriebsarten im wesentlichen die gleichen Bauelemente benötigen. Wie schon vorstehend beschrieben wurde, kann der Adressengenerator 20 aus Fig. 1 an jedem Punkt des Übertragungskanals 12 angeschlossen sein und trotzdem mit irgendeiner der beschriebenen einzeln gelegenen Stationen 10 körperlich vereinigt sein. Zwei oder mehr adressierbare Stationen 10 können an einem einzigen Platz entlang des Übertragungskanals 12 körperlich angeordnet sein. Der Aus-

209851/1ÖS6

druck Station 10 wurde deshalb hier in erster Linie zum Bezeichnen einer adressierbaren Größe verwendet. Zwei oder mehr Umsetzer, z. B. zum Anzeigen von Temperatur und Druck, können körperlich am gleichen Platz angeordnet sein, obwohl sie durch unterschiedliche vier Bitadressen identifizierbar sind.

Jede einzeln gelegene Station 10 weist einen Verstärker 150 auf, dessen Eingang an den Übertragungskanal 12 angeschlossen ist. Der Verstärker 150 gibt als Ausgangssignal das in Zeile (k) der Pig. 3 gezeigte gemischte Adressen- und Datensignal ab. Dieses Ausgangssignal wird einem Abtaster 152 für positive Impulsflanken und einem Abtaster 154 für negative Impulsflanken zugeführt. Der Abtaster 152 für positive Impulsflanken und der Abtaster 154 für negative Impulsflanken geben jeweils Ausgangsimpulse an ein ODER-Gatter 156 ab. Ein Ausgang des ODER-Gatters 156 ist mit einem Eingang eines ersten monostabilen Multivibrators 158 verbunden. Der erste monostabile Multivibrator 158 ist während einer Zeitdauer MV₁ unstabil. Hierbei gilt 2/3 Τ,<Μν.χτ. . Befindet sich der erste monostabile Multivibrator 158 in seinem stabilen Zustand, so schaltet ihn jeder vom ODER-Gatter 156 abgegebene Impuls in seinen unstabilen Zustand. Wie in Zusammenhang mit der Zeile (g) der Fig. 3 beschrieben wurde,' verläuft das Ausgangssignal des ersten monostabilen Multivibrators 158 nach einer gewissen Anzahl von Taktbitperioden T, synchron mit den in jeder Adressenbitperiode des Signals im Übertragungskanal 12 definierten gesicherten gleichabständigen Übergängen bei p1, p2, p3 und p4. Der erste monostabile Multivibrator 158 gibt deshalb ein Ausgangssignal ab, das dem in Zeile (l) der Pig. 3 gezeigten Taktsynchronisierungssignal entspricht.

Das Ausgangssignal des ersten monostabilen Multivibrators 158 wird einem Abtaster 160 für negative Impulsflanken zugeführt. Der Abtaster 160 für negative Impulsflanken gibt seinerseits Taktimpulse an eine Flip-Flop-Schaltung 162 ab.

209861/10&6

Das gemischte Adressen- lind Datensignal der Zeile (k) der Pig. 3 wird einer Eingangsklemme der Plip-Plop-Schaltung 162 zugeführt. Die Plip-Plop-Schaltung 162 gibt deshalb das in Zeile (m) der Pig. 3 dargestellte Ausgangssignal ab. Dieses Ausgangssignal ist, wie schon erwähnt, ein Doppelpegelsignal mit einem einzigen Signalpegelübergang in jeder Adressenbitperiode, der mit dem Übergang bei p3 des Signals im Übertragungskanal 12 zusammenfällt. Wenn das Adressenbit "1" ist, dann verläuft der in Zeile (m) gezeigte Übergang von EIN nach AUS. Wenn das Adressenbit als "0" erscheint, so verläuft der Übergang des Signals in Zeile (m) von AUS nach EIN.

Die Plip-Plop-Schaltung 162 gibt ein Ausgangssignal an Eingänge je einer Abtastschaltung 164 und 166 für positive bzw. negative Impulsflanken ab. Die Abtaster 164 und 166 für positive bzw. negative Impulsflanken geben Ausgangssignale an ein ODER-Gatter 168 ab. Das Ausgangssignal des ODER-Gatters 168 wird einem Eingang eines zweiten monostabilen Multivibrators 170 zugeführt, der sich während einer Zeitdauer MVp in einem unstabilen Zustand befindet. Hierbei

gilt 3/4 T ^ MV₀ / T . Der zweite monostabile Multivibrator a > 2 > a

170 gibt deshalb als Ausgangssignal das in der Zeile (n) der Pig. 3 gezeigte Adressenbitsynchronisierungssignal ab. Ein Abtaster 172 für positive Impulsflanken tastet die positiven Impulsflanken des Adressenbitsynchronisierungssignals ab und führt sie einer Schiebeeingangsklemme eines 4-Bit-Schieberegisters 174 zu. Das 4-Bit-Schieberegister bestimmt das bei der Erklärung der Pig. 2A erwähnte Adressenfenster 30.

Insbesondere tritt jede positive Impulsflanke der Kurvenform (n) gleichzeitig mit dem Übergang bei p3 in jeder Adressenbitperiode auf. Wie schon erwähnt, zeigt der Pegel

209861/1096

des gemischten Adressen- und Datensignals (Zeile (k) der Fig. 3) kurz vor dem Übergang bei p3 den Zustand des Adressenbits an. Wie aus den Zeilen (^) und (e) der Fig. 3 ersichtlich, ist, hat das Signal den AUS-Zustand wenn sich das Adressenbit kurz vor dem Übergang bei p3 auf "1" befindet und einen EIN-Zustand, wenn das Adressenbit "0" ist. Bei jeder durch den Abtasteri72 für positive Impulsflanken abgetasteten positiven Impulsflanke der Kurvenform (n) .wird ein neues Adressenbit in die erste Stufe des 4-Bit-Schieberegisters 174 eingelesen. Die verbleibenden Bits im 4-Bit-Schieberegister 174 werden um jeweils eine Stufe nach rechts verschoben. Wie schon in Verbindung mit Fig. 2 erklärt wurde, ergibt jede Adressenperiode eine neue 4-Bit-Adresse im 4-Bit-Schieberegister 174. Die Ausgänge der vier Stufen des 4-Bit-Schieberegisters 174 sind parallel mit einem Dekodierschaltkreis 176 verbunden. Der Dekodierschaltkreis 176 jeder Station spricht auf ein besonderes 4-Bit-Muster an und gibt, wenn er es im 4-Bit-Schieberegister 174 abtastet, ein Adressenidentifizierungs-Steuersignal an eine Leitung 178 ab. Wie untenstehend noch näher erläutert wird, benützt die Station 10 das Adressenidentifizierungs-Steuersignal auf der Leitung 178 um während einer nachfolgenden Adressenbitperiode entweder 4 Bits aus dem Übertragungskanal 12 aufzunehmen (Empfänger) oder um 4 Datenbits an den Übertragungskanal 12 abzugeben (Sender).

Der eben beschriebene Teil des Apparats in Fig. 5 dient zum Abtasten aufeinanderfolgend im Übertragungskanal 12 definierter Adressen. Der restliche in Fig. 5 dargestellte Apparat beginnt zu arbeiten, sobald die Adresse der Station 10 abgetastet wurde und das Adressenidentifizierungs-Steuersignal auf der Leitung 178 erscheint. Der verbleibende Teil in Fig. 5 weist eine phasenstarre Schleifenschaltung mit einem Phasendetektor 184, einem spannungsgesteuerten Multivibrator 186 und einem 3:1-Untersetzerschaltkreis 188 auf.

? 0 9 R 6 1 / 1 0 9 6

Der Phasendetektor 184 nimmt mit einer Eingangsklemme das vom ersten monostabilen Multivibrator 158 abgegebene Taktbitsynchronisierungssignal auf. Ein Ausgang des Phasendetektors 184 ist mit dem spannungsgesteuerten Multivibrator 186 verbunden. Die dem spannungsgesteuerten Multivibrator 186 zugeführte Spannungsamplitude bestimmt die an seinem Ausgang abgegebene Impulsrate. Der 3:1-Untersetzerschaltkreis 188 zählt die vom spannungsgesteuerten Multivibrator 186 abgegebenen Impulse und gibt seinerseits für jeweils drei vom spannungsgesteuerten Multivibrator 186 gelieferte Impulse einen Ausgangsimpuls an eine Leitung 190 ab. Der Phasendetektor 184 vergleicht die Phase der über die Leitung 190 sowie aus dem ersten monostabilen Multivibrator zugeführten Impulse und gibt ein Spannungssignal ab, das einer Differenz der Phasen entspricht. Das im Phasendetektor 184 erzeugte Spannungssignal wird als Fehlersignal im wesentlichen zur Änderung der Frequenz'des spannungsgesteuerten Multivibrators 186 verwendet. Auf Grund des geschlossenen Regelkreises der Schleifenschaltung synchronisieren sich die auf der Leitung 190 abgegebenen Impulse mit den Impulsen des ersten monostabilen Multivibrators 158. Die Kurvenform der in Fig.5 auf der Leitung 190 abgegebenen synchronisierten Impulse ist in Zeile (o) der Pig. 3 dargestellt. Der 3:1-Untersetzerschal tkreis 188 gibt außerdem noch die in den Zeilen (p) und (q) der Fig. 3 dargestellten Impulse ab. Außerdem ist hieraus ersichtlich, daß die Impulse der in der Zeile (q) dargestellten Kurvenform gleichzeitig mit den Teilabschnitten t₂ jeder Taktbitperiode (siehe Zeile (b) der Fig. 3) auftreten. Während dieses Teilabschnitts jeder Taktbitperiode können jedoch Datenbits dem Übertragungskanal 12 zugeführt oder aus ihm abgenommen werden. Dementsprechend steuern die an einer Klemme 194 des 3:1-Untersetzerschaltkreises aufnehmbaren und in der Zeile (q) der Fig. 3 dargestellten Impulse ein 4-Bit-Datenregister 200. ·

51/10 9

Es wurde bereits ausgeführt, daß der in Fig. 5 als Beispiel dargestellte Apparat sowohl als Sender als auch als Empfänger verwendbar ist. Wenn der Apparat als Sender betrieben wird, werden jeweils 4 Datenbits parallel (über je ein.Gatter 202) in das 4-Bit-Datenregister 200 eingelesen und dann durch serielles Verschieben zu geeigneten Zeiten an den Übertragungskanal 12 abgegeben. Arbeitet der Apparat in Fig. 5 andererseits als Empfänger, so werden 4 Datenbits aus dem Übertragungskanal 12 abgenommen und seriell in das 4-Bit-Datenregister 200 eingelesen. Sie können anschließend über die. Gatter 204 parallel aus dem 4-Bit-Datenregister 200 gelesen werden. , '

Zuerst soll der Betrieb als Sender genauer beschrieben werden. Die Stufen des 4-Bit-Datenregisters 200 lesen über die Gatter 202 vier Datenbits ein, die dem Übertragungskanal 12 zugeführt werden sollen. Die Gatter 202 werden entsprechend einem an Gattereingangsklemmen 206 zugeführten Taktsignal und dem gleichzeitig an Gattereingangsklemmen 208 zugeführten Adressenidentifizierungs-Steuersignal gesteuert. Das den Gattereingangsklemmen 206 zugeführte Taktsignal wird in einem Abtast- und Verzögerungskreis 210 für positive Impulsflanken erzeugt und ist in der Zeile (r) der Fig. 3 dargestellt. Der Abtast- und Verzögerungskreis £10 spricht auf das Ausgangssignal des zweiten monostabilen Multivibrators 170 an, das in der Kurvenform der Zeile (n) der Fig. 3 wiedergegeben ist. Der Abtast- und Verzögerungskreis 210 gibt am Ende des Taktbitsynchronisierungsimpulses (Zeile (l)) an seinem Ausgang Taktimpulse (Zeile (r)) ab, die unmittelbar auf die positive Flanke der Kurvenform in Zeile (n) folgen. Bei Steuerung der Gatter 202 durch gleichzeitiges Auftreten des Adressenidentifizierungs-Steuersignals und des Taktimpulses aus Zeile (r) werden vier Datenbits parallel in das 4-Bit-Datenregister 200 eingelesen. Diese Bits werden bei jedem nachfolgenden aus dem 3:1-Untersetzerschaltkreis 188 über die Leitung 190

209851/1096

abgegebenen Impuls um eine Stufe nach rechts verschoben. Die Leitung 190 ist insbesondere noch mit einem Eingang eines Abtasters 212 für negative Impulsflanken verbunden, der beim Betrieb als Sender eingeschaltet ist. Der Ausgang des Abtast- und Verzögerungskreises 210 ist mit einem Eingang eines ODER-Gatters 214 verbunden, dessen Ausgang wiederum an Schiebeeingangsklemmen jeder Stufe des 4-Bit-Datenregisters 200 angeschlossen ist. Der Zustand der letzten Stufe des 4-Bit-Datenregisters 200 wird dem Übertragungskanal 12 über ein Gatter 216 zugeführt, das beim Betrieb als Sender durch das gleichzeitige Auftreten des passenden Adressenidentifizierungs-Steuersignals und der Taktimpulse gesteuert wird, die an der Klemme 194 des 3:1-Untersetzerschaltkreises 188 auftreten. Die Zeile (q) der Fig. 3 zeigt die an der Klemme 194 auftretenden Taktimpulse, die die Datenbitintervalle bestimmen. Ist die Adresse einer speziellen Station 10 identifiziert und arbeitet die Station 10 als Sender, so gibt sie während aufeinanderfolgender Datenbitintervalle über das Gatter 216 Datenbits an den Übertragungskanal 12 ab. Die Datenbitintervalle sind durch die in der Zeile (q.) der Pig. 3 dargestellten Taktimpulse definiert.

Beim Arbeiten als Empfänger werden die im Übertragungskanal 12 auftretenden Datenbits seriell in das 4-Bit-Datenregister 200 eingelesen und kontinuierlichnach rechts geschoben. Das 4-Bit-Datenregister 200 wird jedoch über ein Gatter 204 nur dann getastet, wenn das Adressenidentifizierungssteuersignal der speziellen Station 10 auftritt. Insbesondere ist der Ausgang des Verstärkers 150 mit einem Eingang eines Gatters verbunden, das beim Betrieb als Empfänger angesteuert wird. Ein Ausgang des Gatters 218 ist mit einem Dateneingang der ersten Stufe des 4-Bit-Datenregisters 200 verbunden. Beim Betrieb als Empfänger gibt ein Abtast- und Verzögerungskreis 220 für positive Impulsflanken über das ODER-Gatter 214 Schiebetaktimpulse an die Schiebeeingänge des 4-Bit-Datenregieters 200. Der Abtast- und Verzögerungskreis 220 spricht

209861/1096

auf die an der Klemme 194 des 3:1-Untersetzungsschaltkreises 188 auftretenden Impulse an. Das an der Klemme 194 auftretende Signal ist in der Kurvenform der Zeile (q) der Pig. 3 dargestellt. Die Impulse der Zeile (q) definieren DatenMtintervalle und der Abtast- und Yerzögerungskreis 220 gibt Schiebetaktimpulse at>, die etwas innerhalb eines Datenbitintervalls auftreten, sobald sicher ist, daß das Datenbit'des Übertragungskanals 12 am Eingang des Gatters 218 verfügbar ist. Ein 4-Bit-Datenwort wird parallel aus dem 4-Bit-Datenregister 200 über die Gatter 204 ausgelesen. Die Gatter 204 werden beim Betrieb als Empfänger durch das Taktsignal des oben erwähnten Abtast- und Verzögerungskreises 210 und das gleichzeitig angewandte Adressenidentifizierungs-Steuersignalaus dem Dekodierschaltkreis 176 gesteuert. Die Stufen des 4-Bit-Datenregisters 200 werden damit gleichzeitig mit den in. Zeile (r) der Pig. 3 dargestellten Impulsen getastet.

Unter Berücksichtigung des Obenstehenden soll nun der Betrieb eines erfindungsgemäßen Systems betrachtet werden. Obwohl das in Pig. 5 dargestellte Grundmodem für die in erfindungsgemäßen Systemen verwendeten Grundmodems typisch ist, verdienen es einige nützliche Abweichungen, hervorgehoben zu werden. Obwohl das dargestellte Grundmodem wahlweise als Sender oder als Empfänger zu betreiben ist, ist es in manchen Pällen bei bestimmten Anwendungen wünschenswert, Sender und Empfänger als getrennte Einheiten zu betreiben. Überdies sendet (oder empfängt) das in Pig. 5 dargestellte Grundmodem nur ein 4-Bit-Datenwort in jedem durch den Adressengenerator 20 definierten vollständigen Adressenzyklus. In manchen Pällen ist es wünschenswert, einer bestimmten Station 1.0 mehr als eine Adresse zuzuordnen. Soll eine bestimmte Station 10 während jedes Zyklus des Adressengenerators 20 acht Bits senden, dann müssen dieser Station zwei bestimmte Adressen zugeordnet werden. Dies ist auf einfache Weise zu verwirklichen, indem ein zweiter Dekodierschaltkreis vorgesehen wird, der auf den

?09851/1G96

Inhalt des ^Bit-Schieberegisters 174 beim Auftreten der zweiten Adresse im Übertragungskanal 12 anspricht und ein Adressenidentifizierungs-Steuersignal abgibt. Statt jedoch jeder speziellen einzeln gelegenen Station 10 für jede der mehrfachen Adressen einen eigenen Dekodierschaltkreis zuzuordnen, wird ein minimaler Bauteileaufwand erreicht, wenn, wie in Pig. 5 dargestellt, ein einziger Dekodierschaltkreis 176 zusammen mit einem Zählschaltkreis verwendet wird, der auf das vom einzigen Dekodierschaltkreis 176 abgegebene Adressenidentifizierungs-Steuersignal anspricht. Sollen z.B. einer bestimmten einzeln gelegenen Station 10 fünf Adressen zugeordnet werden, so werden vorteilhafterweise fünf aufeinanderfolgende Adressen der in Fig. 2 dargestellten Folge des Adressengenerators 20 ausgewählt. Nachdem der Dekodierschaltkreis 176 die erste Adresse erkannt hat, bleibt die Station 10 während jeder der ihr zugeordneten Adressenbitperioden in Betrieb.

Das obenstehend beschriebene Datenübertragungssystem ermöglicht wirkungsvolle Übertragung adressierter Daten zwischen verstreut gelegenen Stationen 10, die an einen normalen Übertragungskanal 12 angeschlossen sind. Die Rollen der Adressen-und Datenbits sind hierbei austauschbar. Außerdem kann die Anzahl der Zustände pro Adressenbitperiode vergrößert werden. Weiterhin können ähnliche aber etwas verschiedene Techniken zum Vermischen der Datenbits im Adressensignal verwandt werden. Dem erfindungsgemäßen System können leicht Einrichtungen zugeordnet werden, die selektiv bestimmte Adressen innerhalb einer Adressenfolge unterdrücken um in irgendeinem Zyklus eine Adresse zu erzwingen. Das System arbeitet auf diese Weise mit Folgezugriff oder mit direktem Zugriff. Abschließend soll hervorgehoben werden, daß der Ausdruck Übertragungssystem in diesem Zusammenhang allgemein gefaßt ist und sowohl Echtzeitübertragungssysteme wie auch Systeme umfaßt, die die Informationen speichern um sie zu einem späteren Zeitpunkt zu übertragen, wie z. B. Magnetbandspeichereinheiten. 2 0 9 8 61/1086

Claims (14)

1. Patentansprüche

   Λ) System zum Übertragen adressierter digitaler Daten zwischen Stationen über einen an die Stationen angeschlossenen Übertragungskanal, dadurch gekennzeichnet, daß ein Taktgeber (100, 102, 106) aufeinanderfolgende Adressenbitperioden (Ta) bestimmt, daß ein Folgelogikschaltkreis (32, 40) eine Folge (Fig. 2A; 3a; 4Aa) von M-Adressenbits mit jeweils einem Adressenbit pro Adressenbitperiode (Ta) erzeugt, wobei jede Folge (Fig. 2A; 3a; 4Aa) aus einer Vielzahl jeweils einmal vorhandener Teilfolgen (A1-A16 in Fig. 2A) mit N Bits besteht, die jeweils eine Adresse umfassen, daß Verknüpfungseinrichtungen (110, 112) entsprechend den erzeugten Adressenbits ein Adressenbitsignal Fig. 3f; 4Ae) mit einem Satz gleichabständiger Übergänge (P1, P2, P3, P4) eines Signalpegels zwischen einem ersten und einem zweiten Signalpegel (Ein, Aus) abgeben, die einen Satz an Datenbitperioden während jeder der aufeinanderfolgenden Adressenbitperioden (Ta) bestimmen, wobei in einer ersten Gruppe (Fig. 3d) von Übergängen (P1, P2, P3, P4) in jedem Satz der Signalpegel bei einem Adressenbit "1" vom/ersten Signalpegel (Ein) auf den zweiten Signalpegel (Aus) und bei einem Adressenbit "0" vom zweiten Signalpegel (Aus) auf den ersten Signalpegel (Ein) übergeht und wobei in einer zweiten Gruppe (Fig. 3e;) von Übergängen (P1, P2, P3, P4) in jedem Satz der Signalpegel beim Adressenbit "1" vom zweiten Signalpegel (Aus) zum ersten Signalpegel (Ein) und beim Adressenbit "0" vom ersten Signalpegel (Ein) auf den zweiten Signalpegel (Aus) übergeht, daß Einrichtungen das Adressenbitsignal (Fig. 3fJ 4Ae) dem Übertragungskanal (12) zuführen, daß eine Abtasteinrichtung (152, 154, 156, 158) in jeder Station (10) auf die gleichabständigen Übergänge (P1, P2, P3, P4) im Adressenbitsignal (Fig.3f; 4Ae) anspricht, daß eine weitere Abtasteinrichtung (160-170) in jeder Station (10) auf einen speziellen Übergang (P3) in jedem Satz von Übergängen (P1, P2, P3, P4) des Adressenbitsignals (Fig. 3f;

   209851/1096

   4Ae) anspricht, daß ein Adressenregister (174) in jeder der Stationen (10) N Adressenbits speichert, daß eine Steuereinrichtung (172) in jeder Station (10) bei jedem speziellen Übergang (P3) das Adressenbit entsprechend dem Signalpegel des Adressenbitsignals (Fig. 3f; 4Ae) im Adressenregister (174) speichert und daß ein Dekodierschaltkreis (176) jeder Station (10) auf eine bestimmte, im Adressenregister (174) gespeicherte Teilfolge (A1-A16 in Fig. 2A) anspricht und ein Steuersignal abgibt.
2. 2. System nach Anspruch 1, dadurch gekennzeichnet, daß wenigstens eine Station (10) ein Datenregister (200) aufweist, das eine Vielzahl von Datenbits (Fig. 3j) speichert, daß eine Zähleinrichtung (188, 212, 220, 214) jeder Station (10) zwischen aufeinanderfolgenden gleichabständigen Übergängen (P1, P2, P3, P4) ein Datentaktsignal erzeugt und daß auf das Steuersignal ansprechende Gatterschaltungen (202, 218) das Adressenbitsignal (Fig. 3f; 4Ae) dem Datenregister (200) bei Auftreten des Datentaktsignals zuführen.
3. 3. System nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß in wenigstens einer Station (10) ein Datenregister (200) eine Vielzahl von Datenbits (Fig. 3j) speichert, daß eine Zähleinrichtung (188, 212, 220, 214) jeder Station (10) zwischen aufeinanderfolgenden gleichabständigen Übergängen (P1, P2, P3, P4) ein Datentaktsignal erzeugt und daß auf das Steuersignal ansprechende Gatterschaltungen (202, 218) das Adressenbitsignal (Fig. 3f; 4Ae) bei Auftreten des Datentaktsignals auf einen Pegel bringen, der durch den Zustand eines jeweils anderen gespeicherten Datenbits bestimmt ist.
4. 4. System nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der Folgelogikschaltkreis (32) periodisch eine Folge von M Adressenbits erzeugt, in der ein Bitmuster für jede

   209851/1096

   Gruppe aus N aufeinanderfolgenden Bits innerhalb einer Folge nur einmal auftritt.
5. 5. System nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die auf das Auftreten gleichabständiger Übergänge (P1, P2, P3, P4) ansprechende Abtasteinrichtung (152, 154, 156, 158) Flankenabtaster (152, 154), die jeden Übergang im Adressenbitsignal (Fig. 3f; 4Ae) abtasten, und einen ersten monostabilen Multivibrator (158) aufweist, der bei jedem auftretenden Übergang im Adressenbitsignal '(Fig. 3±; 4Ae) in einen nicht stabilen Zustand schaltet und in diesem nur wenig kürzer als die Zeitdauer zwischen zwei gleichabständigen Übergängen bleibt.
6. 6. System nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß das Adressenbitsignal.(Fig. 3^f ; 4Ae) eine Signalform mit Doppelpegel hat, die während erster und zweiter Teile einer Adressenbitperiode unterschiedliche erste und zweite Wiederholungsmuster aufweist und ein Adressenbit "1" darstellen und die wahrend erster und zweiter Teile einer Adressenbitperiode zweite und erste Wiederholungsmuster aufweist, die ein Adressenbit "0" darstellen.
7. 7. System nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die auf das Auftreten spezieller Übergänge (P3) ansprechende weitere Abtasteinrichtung (160-170) eine Einrichtung aufweist, die bei Auftreten gleichabständiger Übergänge (P1, P2, P3, P4) auf den Pegel des Adressenbitsignals (Fig.3f; 4Ae) anspricht und die einen zweiten monostabilen Multivibrator (170) aufweist, der bei einer Änderung im Pegel des Adressenbitsignals (Fig. 31; 4Ae) zwischen dem Auftreten aufeinanderfolgender gleichabständiger Übergänge (P1, P2, P3, P4) in einen unstabilen Zustand schaltet und in diesem unstabilen Zustand wenig kürzer als eine Adressenbitperiode bleibt.

   209851/1096
8. 8. System, insbesondere nach Anspruch 1, gekennzeichnet durch einen Adressengenerator (20), der dem Übertragungskanal (12) ein Adressenbitsignal (Fig. 3^fi 4Ae) zuführt und eine Folge von Bits mit einer Unterfolge von Bits bildet, wobei jede Unterfolge eine eigene Adresse darstellt, durch eine Adressenkenneinrichtung (174, 176) in jeder Station (10), die auf eine einzelne eigene Adresse anspricht und die bei Identifizierung der einzelnen eigenen Adresse ein Steuersignal abgibt und durch eine Datenregistereinrichtung (200, 202) in wenigstens einer der Stationen (10), die auf das Steuersignal anspricht und ein einem Multibitdatenwort entsprechendes Datensignal an den Übertragungskanal (12) abgibt.
9. 9. System nach Anspruch 8, dadurch gekennzeichnet, daß das Adressenbitsignal (Fig. 3f; 4Ae) gleichabständige Übergänge (P1, P2, P3, P4) zwischen ersten und zweiten Signalpegeln aufweist, die eine Adressenbitperiode (Ta) dazwischen definieren und daß die Datenregistereinrichtungen (200, 202) wenigstens der einen Station (10) während einer einzigen Adressenbitperiode (Ta) dem Übertragungskanal (12) das dem Multibitdatenwort entsprechende Datenbitsignal (Fig. 3f; 4Ae) zuführt.
10. 10. System nach Anspruch 9, dadurch gekennzeichnet, daß das Adressenbitsignal (Fig. 3f; 4Ae) voneinander getrennte Pegelübergänge (P1, P2, P3, P4) aufweist, die in jeder Adressenbitperiode (Ta) auftreten und während der Adressenbitperiode (Ta) Vielfachdatenbitperioden definieren und daß die das Datensignal abgebenden Datenregistereinrichtungen (200, 202) eine Einrichtung (202) zum Modulieren des Adressenbitsignals (Fig. 3f; 4Ae) während eines Teils jeder Datenbitperiode aufweisen.
11. 11. System nach Anspruch 10, dadurch gekennzeichnet, daß jede Station (10) Einrichtungen (152-172) aufweist, die entsprechend. dem Pegelübergang des Adressenbitsignals (Fig. 3f; 4Ae) Syn-

    209851/1096

    -53 - -

    chronisiersignale erzeugen, die· das zeitliche Auftreten der Adressenbitperioden (Ta) und der Datenbitperioden anzeigen und daß jede Station (10) Einrichtungen (174, 200) aufweist, die den Pegel des Adressenbitsignals (Fig. 3f; 4Ae) zu Zeitpunkten abtastet, die durch die Synchronisiersignale bestimmt sind und die eine Adressen- und eine Datenbitinformation aus dem Adressensignal abtrennen.
12. 12. System nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, daß der das Adressenbitsignal (Fig. 3f; 4Ae) dem Übertragungskanal (12) zuführende Signalgenerator (20) Einrichtungen (32) aufweist, die periodisch eine Folge.von M Adressenbits erzeugen und jede Unterfolge von N aufeinanderfolgender Bits innerhalb eines Zyklus einmal auftritt.
13. 13. Apparat zum Erzeugen einer Folge von M Bits, die aus 2 einmal auftretender Unterfolgen N aufeinanderfolgender Bits besteht, insbesondere in einem System nach Anspruch 1, gekennzeichnet durch N Binärspeicherstufen (34) mit jeweils einer Dateneinund Ausgangsklemme und einer Steuereingangsklemme (38) durch Verbindungen, die die Datenausgangsklemme der ersten bis (N-1)ten Stufe mit den Dateneingangsklemmen der darauffolgenden Stufe verbinden, durch einen periodische Taktimpulse abgebenden Generator (100, 106, 102\ durch Verbindungen, die den Taktimpulse abgebenden Generator (100, 106, 102) mit allen Steuereingangsklemmen (38) verbinden und durch eine Rückführschaltung (40), die entsprechend den in der ersten bis N-ten Stufe gespeicherten Bits selektiv entweder eine gleiche oder eine komplementäre Darstellung des in der Stufe N gespeicherten Bits der Dateneingangsklemme der ersten Stufe zuführen.
14. 14. Apparat nach Anspruch 13» dadurch gekennzeichnet, daß die selektiv zuführende Rückführschaltung (40) einen ersten und einen zweiten Signalweg aufweist, der die gleiche und die ent-

    209851/1090

    gegengesetzte Darstellung des in der Stufe N gespeicherten Bits der Dateneingangsklemme der ersten Stufe zufuhrt, daß eine Schalteinrichtung (44, 46, 48) normalerweise den ersten Signalweg abschalten und daß eine Dekodiereinrichtung (42) entsprechend den einzelnen in der ersten bis N-ten Stufe gespeicherten Bitmustern den zweiten Signalweg ab- und den ersten Signalweg einschaltet.

    209B5Y/1096

    Leerseite