DE3342739C2

DE3342739C2 - A/D- und D/A-Wandlung

Info

Publication number: DE3342739C2
Application number: DE3342739A
Authority: DE
Inventors: Wolf-Dieter Dipl.-Ing. 8013 Haar Schleifer
Original assignee: Individual
Current assignee: Individual
Priority date: 1982-11-25
Filing date: 1983-11-25
Publication date: 1986-10-02
Also published as: DE3342739A1

Abstract

Zur A/D-Wandlung eines Analogsignales wird aus diesem durch natürliche Abtastung ein PDM-Signal erzeugt und die Dauer jedes PDM-Impulses mittels eines getakteten, freilaufenden Binärzählers (7) ausgezählt. Im so erhaltenen Digitalsignal wird das rechteckförmige Taktsignal für den Binärzähler als niedrigstwertiges Binärsignal verwendet. Mit dem höchstwertigen Binärsignal wird jeweils der Beginn einer Abtastung und damit eine Auszählung ausgelöst. Zur gleichzeitigen D/A-Wandlung eines Digitalsignales in einer gemeinsamen Schaltungsanordnung wird das Digitalsignal mittels eines digitalen Komparators (25) fortlaufend mit dem binären Ausgangssignal des gleichen Binärzählers verglichen. Mit dem höchstwertigen Binärsignal vom Zählerausgang wird jeweils ein neuer Vergleich ausgelöst. Das Ausgangssignal des Komparators (25) ist ein PDM-Signal, das mittels eines Tiefpaßfilters (55) in das gewünschte Analogsignal umgewandelt wird. Zur Kompandierung des Digitalsignales wird der Binärzähler (7) mit einem zeitlich nichtlinearen Taktsignal beaufschlagt.

Description

Die Erfindung betrifft ein Verfahren zur A/D-Wandlung eines primären Analogsignales in ein Digitalsignal nach dem Oberbegriff des Anspruches 1.

Bei jeder A/D-Wandlung wird das primäre Analogsignal zunächst durch eine Abtastung in ein PCM-Signal umgesetzt. Die Abtastfrequenz muß mindestens doppelt so groß wie die obere Grenzfrequenz des Analogsignales sein. Theoretisch ist eine Abtastung z. B. mit kurzen, zeitlich gleichmäßig beabstar.deten Abtastimpulsen möglich, bei der Momentanwerte des primären Analogsignales in äquidistanten Zeitpunkten verarbeitet werden - im folgenden entsprechend der englischen Bezeichnung »uniform sampling« als gleichförmige Abtastung bezeichnet -, oder eine Abtastung z. B. mittels ansteigender Sägezahnimpulse, bei der die jeweilige digitale Kenngröße proportional zu demjenigen Momentanwert ist, den das primäre Analogsignal zum Zeitpunkt des Auftretens der digitalen Kenngröße annimmt - im folgenden entsprechend der englischen Bezeichnung »natural sampling« als natürliche Abtastung bezeichnet.

Üblich und postgenormt ist die Umsetzung in PAM-Signale unter Anwendung gleichförmiger Abtastung des Analogsignales. Die PAM hat aber den schaltungstechnischen Nachteil, daß aufwendige Widerstandsnetzwerte als Referenz benötigt werden. Diese sind bei einer PDM nicht notwendig. Erzeugt man aus dem Analogsignal ein PDM-Signal unter Anwendung natürlicher Abtastung läßt sich das PDM-Signal durch einfa-

ehe Tiefpaßfilterung praktisch verzerrungsfrei in das Analogsignal zurückverwandeln. Allerdings ist es dazu notwendig, mit einer vergleichsweise hohen Abtastfrequenz zu arbeiten. Mit einer Abtastfrequenz, die das Sechsfache der oberen Grenzfrequenz des Analogsignalcs beträgt, ergibt sich ein Klirrfaktor von 5%, der mit weiterer Erhöhung der Abtastfrequenz rasch weiter fällt.

Hs ist bekannt (Nachrichtentechnik (DDR), 19 (1969), Heft 4, April, Seite 121-128], die aus einer PAM-PDM-Umwandlung gewonnenen PDM-Impulse im sog. Zählverfahren zu digitalisieren, d. h. ihre Dauer durch Digitalsignale darzustellen, die durch Auszählen jedes einzelnen PDM-Impulses mittels eines Binärzählers gewonnen werden. Der Binärzähler wird mit einem Taktsignal weitergestellt, das dem Binärzähler während der Dauer des auszuzählenden PDM-Impulses zugeführt wird. Natürlich ist beim Auszählen die Auflösung der digitalen Darstellung um so höher, je größer die Taktfrequenz des Binärzählers ist. Das für genormte Nachrichtenübertragungssysteme geforderte Mindestmaß an Auflösung in Verbindung mit dem Bestreben, die Abtastfrequenz und damit die Frequenz des PDM-Signales hoch zu machen, führt zu Zählertaktfrequenzen, die an oder sogar jenseits der Grenze dessen liegen, was derzeit mit integrierten Schaltungen bei vertretbarem Aufwand technologisch realisierbar ist.

Dementsprechend liegt der Erfindung die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art anzugeben, das hohe Abtastfrequenzen unter Beibehaltung der normgerechten Auflösung zuläßt und dabei mit den derzeit zur Verfügung stehenden Integrationsprozessen bei der Schaltungsherstellung ohne technologische Schwierigkeiten durchführbar ist.

Diese Aufgabe wird erfindungsgemäß mit dem im Anspruch 1 und bezüglich vorteilhafter Ausgestaltungen in den Unteransprüchen 1 bis 6 gekennzeichneten Verfahren gelöst.

Beim erfindungsgemäßen Verfahren verwendet man einen freilaufenden Binärzähler zur Auszählung der einzelnen PDM-Impulse. Dies ermöglicht es, als niedrigstwertiges Binärsignal das rechteckförmige Taktsignal für den Binärzähler zu verwenden. Hierdurch wird das Taktsignal selber in die Erzeugung des Digitalsignales cinbezogen und dadurch die volle Ausnutzung der Taktfrequenz ermöglicht. Gegenüber üblichen Zählverfahren bedeutet dies eine Verdoppelung der Auflösung oder Halbierung der Taktfrequenz bei gleicher Auflösung. Außerdem schafft die Verwendung eines freilaufenden Binarzählers die Voraussetzung für eine sehr einfache schaltungstechnische Realisierung des erfindungsgemäßen Verfahrens einschließlich einer gewünschtenfalls anzuwendenden Komprimierung des Digilalsignales. Da der Binärzähler frei läuft, muß der Beginn jeder Auszählung eines PDM-Impulses vom Binärzähler aus gesteuert werden, was beim erfindungsgemäßen Verfahren in sehr einfacher Weise mit einer der beiden Flanken des höchstwertigen, im Laufe eines Zählerzyklus nur einmal seinen Schaltwert ändernden Binär-Ausgleichssignales des Zählers erfolgt.

Da bei dem erfindungsgemäßen Verfahren der Binär-Zähler frei läuft, ist es notwendig, das Digitalsignal, welches das Ergebnis der Auszählung darstellt, bei laufendem Binärzähler in den Zwischenspeicher zu überstellen. Dies geschieht gemäß Anspruch 2 in einfacher Weise dadurch, daß jeder einzelne Zählerstand des Binärzählers in den Zwischenspeicher unter Übersehrcihung des jeweils vorhergehenden Zählerstandes überstellt wird, und diese ÜbarsteUung mit dem Ende des aufzuzählenden PDM-Impulses beendet wird. Dadurch, daß man die Trigger-Impulse für den Zwischenspeicher zeitlich zwischen den Flanken des Taktsignales anordnet, ist hierbei erreicht, daß sich alle bistabilen Stufen des Binärzählers im eingeschwungenen Zustand befinden, wenn die Oberstellung ihrer Ausgangssignale in den Zwischenspeicher erfolgt. Im Zwischenspeicher steht dann das das Auszählergebnis darstellende Digitalsignal solange zur Verfügung, bis der nächste Zählzyklus des Binärzählers beginnt. Die Tatsache, daß das Digitalsignal nach Beendigung des PDM-Impulses am Zwischenspeicher abgegriffen werden kann, läßt sich in üblicher Weise durch ein Datenbereitsignal angeben, das aus der fallenden Ranke des ausgezählten PDM-Impulses abgeleitet wird.

Wk bereits ausgeführt, steuert der Binärzähler selber den Beginn der Auszählung jedes PDM-Impulses. Dies läßt sich in einfachster Weise gemäß Anspruch 3 so verwirklichen, daß der Zähler bzw. eine der beiden Flanken seines höchstwertigen Ausgangs-Binärsignales den Beginn der Abtastung auslöst, mit welcher der auszuzählende PDM-Impuls erzeugt wird. Handtlt es sich um eine natürliche Abtastung mit Hilfe eines Sägezahn-Abtastimpulses, kann dessen Erzeugung unmittelbar aus dem höchstwertigen Binärsignal des Zählers abgeleitet werden.

Zweckmäßigerweise arbeitet man mit einer Zuordnung zwischen der Amplitude des Analogsignales und der Dauer des PDM-Impulses gemäß Anspruch 4. Diese Zuordnung ermöglicht die einfache Unterscheidung zwischen positiven und negativen Werten des Analogsignales ohne besondere schaltungstechnische Maßnahmen. Außerdem schafft sie die Voraussetzung für eine mit sehr einfachen Mitteln durchzuführende Komprimierung und zugehörige Expandierung (Kompandierung) des Digitalsignales.

Die Maßnahmen nach Anspruch 4 schafft außerdem die Voraussetzung dafür, daß man betragsmäßig gleiche positive und negative Amplitudenwerte des Analogsignales durch zweier-komplementäre Datenwerte des Digitalsignales darstellen kann. Eine sehr einfache Maßnahme, um die zweier-komplementäre Darstellung zu verwirklichen, geht aus Anspruch 5 hervor. Die zweier-komplementäre Darstellung ist unabdingbare Voraussetzung für die Verarbeitung des erzeugten Digitalsignales in praktisch allen angrenzenden Schaltungen, die mit Mikroprozessoren arbeiten. Selbstverständlich ist die Invertierung nach Anspruch 5 durch eine entsprechende Invertierung des höchstwertigen Binärsignales bei der späteren D/A-Wandlung zu ergänzen.

Das erfindungsgemäße Verfahren eignet sich hervorragend zur Komprimierung des Digitalsignales durch Anwendung eines in der Zeit nichtlinearen Zähler-Taktsignales für den Binärzähler. Die Anwendung eines nichtlinearen Zähler-Taktsignales zur Komprimierung ist an sich bekannt. Im Rahmen des erfindungsgemäßen Verfahrens ergibt sich jedoch der Vorteil, daß zusammen mit dem freilaufenden Zähler auch die zur Erzeugung der Nichtlinearität des Zähler-Taktsignales eingesetzten Schaltungsglieder im eingeschwungenen Zustand arbeiten können. Insbesondere aber kann man diesem Zusammenhang gemäß Anspruch 6 errei-

chen, daß der Beginn jeder Auszählung eines PDM-Impulses mit dem Zeitpunkt zusammenfällt, in dem die Taktfrequenz für den Binärzähler ihr Minimum hat. Läßt man den Beginn der Abtastung mit dem Beginn

der Auszählung gemäß Anspruch 3 zusammenfallen, was gewöhnlich der Fall sein wird, gewinnt man auf diese Weise ausreichend Zeit für den Start des Abtastvorganges.

Ein weiterer Gegenstand der Erfindung ist ein Verfahren zur D/A-Wandlung eines Digitalsignales, das eine analoge Information enthält und nach dem erfindungsgemäßen Verfahren zur A/D-Wandlung mit Komprimierung des Digitalsignales gewonnen wurde. Dieses

Fig. 3 das Blockschaltbild einer Schaltungsanordnung zur A/D-Wandlung und D/A-Wandlung,

Fig. 4 das Prinzipschaltbild des Zählers und des Komparators der Schaltung zur Anordnung nach Fig. 3,

Fig. 5 einen Impulsplan zu der Schaltungsanordnung nach Fig. 1,

Die in Fig. 1 gezeigte Schaltungsanordnung zur A/D-Wandlung eines NF-Analogsignales umfaßt am Eingang

Verfahren ist in Anspruch 7 gekennzeichnet. Aufgrund io ein Tiefpaßfilter 1, das zur Bandbegrenzung des primäder Verwendung eines freilaufenden Binärzählers wie
bei der A/D-Wandlung und der Weiterstellung des
Binärzählers mit dem gleichen nichtlinearen Taktsignal
wie bei der A/D-Wandlung wird in einfacher Weise eine
Expandierung des Digitalsignales erreicht, die der vorherigen Komprimierung exakt entspricht

In der Praxis wird es häufig der Fall sein, daß eine A/D-Wandlung und eine D/A-Wandlung an der gleichen Stelle stattfindet, z. B. im Teilnehmeranschluß des

ren umzuwandelnden NF-Analogsignales dient. Das Analogsignal gelangt vom Tiefpaßfilter 1 zu einer Abtastschaltung 3, in welcher aus dem Analogsignal durch geeignete Abtastung, z. B. durch eine natürliche Abtastung, ein PDM-Signal erzeugt wird, das aus einzelnen FDM-Impuisen 5 besiehi. Die Dauer jedes PDM-Impulses wird mittels eines freilaufenden Binärzählers 7 ausgezählt, der mit einem rechteckförmigen Taktimpuls mit einer der beiden Flanken des Rechteck-

Telefons. Eine Schaltungsanordnung zur Realisierung 20 aktes von einem Taktgenerator 9 weitergestellt wird, dieser Funktion unter Anwendung des erfindungsgemä- Der Binärzähler 7 besitzt k-Stufen, die jeweils ein ßen Verfahrens ist ebenfalls Gegenstand der Erfindung Binärsignal abgeben. Die parallelen Binärsignale gelan- und im Anspruch 8 gekennzeichnet. Wesentliches gen als Digitalsignal zu entsprechenden Eingängen Merkmal der erfindungsgemäßen Schaltungsanordnung eines Zwischenspeichers 11, der kubinäre Speichenielist die Verwendung nur eines einzigen Binärzählers, der 25 len umfaßt. Der Zwischenspeicher 11 besitzt zu jedem sowohl für die A/D-Wandlung als auch für die D/A- Eingang einen korrespondierenden Ausgang, der nach Wandlung benutzt wird, so daß natürlich auch die Triggerung des Zwischenspeichers das gleiche Signal Schaltungsmittel zur Erzeugung des Zähler-Taktsignales nur einmal vorhanden zu sein brauchen. Dadurch
wird eine ganze erhebliche schaltungstechnische Vereinfachung erzielt. Eine derartige gemeinsame Verwendung eines einzigen Binärzählers für beide Umwandlungsrichtungen ist im Stand der Technik mit einem

durch die PDM-Impulse bzw. die ankommenden Digi-

wie der korrespondierende Eingang führt und dieses Ausgangssignal bis zur nächsten Triggerung beibehält. Das höchstwertige Binärsignal vom höchstwertigen Ausgang 2^k des Binärzählers 7 wird auch der Abtastschaltung 3 zugeführt und löst dort mit seinen fallenden Flanken jeweils den Beginn einer neuen Abtastung aus. Das reckteckförmige Taktsignal vom Taktgenerator 9

talsignale getriggerten Zähler ersichtlich nicht möglich. 35 gelangt außer zum Takteingang des Binärzählers 7 zum Der im Rahmen der D/A-Wandlung verwendete niedrigstwertigen Eingang 2" des Zwischenspeichers 11 Komparator ist vorzugsweise gemäß Anspruch 9 ausge- und stellt für diesen das niedrigstwertige Binärsignal des legt. Diese Auslegung hat den Vorteil, daß sich die dem Speicher zugeführten Digitalsignals dar.
Bildung des Vergleichs- bzw. PDM-Signales stufen- Weiterhin wird das Taktsignal über eine Impulsformweise in der gleichen Weise fortschreitend vollzieht, wie 40 stufe 13 dem einen Eingang eines Undgliedes 15 zuge-

c,vh H»r Bi"!"5u„ ,™;._m.i..i,., rwt,„n. 1 führt, das an seinem anderen Eingang die PDM-

Impulse von der Abtastschaltung 3 erhält. Die Impulsformstufe 13 erzeugt für jede Halbperiode des Taktsignales 17 einen schmalen Nadelimpuls 19, der zeitlich

Verzögerungsgliedern fester Laufzeit in Übereinstim- 45 zwischen den Flanken des Taktsignales, vorzugsweise mung bringen und so erreichen, daß besondere Syn- jeweils in der Mitte der Halbperiode der Taktsignale 17 chronisationsmaßnahmen beim Vergleichen überflüssig auftritt. Der Ausgang des Undgliedes 15 ist mit dem sind. Ohne weiteres läßt sich deshalb auch als Binärzäh- Triggereingang des Zwischenspeichers 11 verbunden, ler ein einfach gebauter asynchroner Zähler verwenden. Aufgrund der Undverknüpfung mit den PDM-Impulsen Der im Anspruch 9 gekennzeichnete Komparator hat 50 gelangen die Nadelimpulse als Triggerimpulse 21 zum auch außerhalb des Aufwendungsgebietes der D/A- Zwischenspeicher 11, solange ein PDM-Impuls ansteht.

sich der Binärzähler weiterschaltet. Deshalb kann man die Signal-Fortpflanzungsgeschwindigkeit im Komparator in einfacher Weise mit der Signal-Fortpflanzungsgeschwindigkeit im Zähler durch geeignete Einfügung von

Wandlung selbständige erfinderische Bedeutung.

Der genannte Komparator hat den weiteren fertigungstechnischen Vorteil, daß die einzelnen Gattergruppen sämtlich identisch sind, was eine besonders einfache Integration ermöglicht. Bevorzugt sind die einzelnen Gattergruppen gemäß Anspruch 10 aufgebaut. Man kommt hierbei mit vier Gattern pro zu vergleichendem Binärsignal-Paar aus.

Jedesmal, wenn der Binärzähler diejenige Zählstellung erreicht, in welcher sein höchstwertiges Ausgangs-Binärsignal von hohem auf niedrigen Schaltwert wechseit, beginnt in der Abtastschaltung 3 eine Abtastung. Während dieser Abtastung wird der Binärzähler im Rhythmus des Taktimpulses 17 weitergestellt. Die hierbei auftretenden Zählerstände bzw. die entsprechenden Binärsignale am Ausgang des Zählers gelangen fortlau-

Im folgenden ist die Erfindung mit weiteren vorteil- 60 fend zum Zwischenspeicher 11 und werden dort jeweils haften Einzelheiten anhand eines schematisch darge- ·*«--». —-— τ_- = 1- <» « -.

stellten Ausführungsbeispieis näher erläutert. Es zeigt Fig. 1 das stark vereinfachte Blockschaltbild einer Schaltungsanordnung, die zur Durchführung eines Verfahrens zur A/D-Wandlung geeignet ist,

Fig. 2 das stark vereinfachte Blockschaltbild einer Schaltungsanordnung, die zur Durchführung eines Verfahrens zur D/A-Wandlung geeignet ist.

durch einen Triggerimpuls 21 zum Ausgang überstellt. Die Überstellung hört auf, wenn der in der Abtastschaltung 3 gerade erzeugte PDM-Impuls auf Null geht, so daß dann der Ausgang des Zwischenspeichers 11 ein Digitalsignal führt, dessen Datenwert dem letzten vor Aufhören des PDM-Impulses überstellten Zählerstand des Binärzählers entspricht. Dieses Digitalsignal steht bis zum Beginn einer neuen Abtastung am Ausgang des

7 8

Zwischenspeichers für weitere Verarbeitung zur Verfü- mais erläutert.

giing. Wesentliches Merkmal der Schaltungsanordnung

Die in Fig. 2 gezeigte Schaltungsanordnung dient zur nach Fig. 3 ist der Umstand, daß für beide Wandler-

D/A-Wandlung des mit der Schaltungsanordnung nach Richtungen ein einziger, freilaufender Binärzähler 7

Fig. I erzeugten Digitalsignales. Die Schaltungsanord- 5 vorgesehen ist, der ausgangsseitig deshalb nicht nur mit

nung umfaßt einen freilaufenden Binärzähler 27, der dem Zwischenspeicher 11, sondern auch mit der Ein-

mit rechteckförmigen Taktimpulsen von einem Taktge- gangsseite A des digitalen !Comparators 25 verbunden

nerator 29 weitergestellt wird. Der Binärzähler 27 ist. Der eigene Binärzähler 27 für den Komparator

besieht aus k Stufen mit einer entsprechenden Zahl entfällt.

Ausgängen, die jeweils ein dem Zählerstand entspre- io Die Schaltungsanordnung arbeitet mit Komprimiechendes Binärsignal führen. Die Binärsignale gelangen rung des erzeugten und Expandieren des empfangenen parallel als Digitalsignal zu entsprechenden Eingängen Digitalsignales. Hierzu wird der freilaufende Binärzäheiner Eingangsseite A eines Digitalkomparators 25, ler 7, anders als bei den Anordnungen nach Fig. 1 und wobei der niedrigstwertige Eingang 2" unmittelbar mit 2, mit einem zeitlich nicht linearen Taktsignal beaufdcm rechteckförmigen Taktsignal vom Taktgenerator 15 schlagt, dessen Nichtlinearität in an sich bekannter 29 beauftragt wird. Weise vom Zählerstand des Binärzählers ausgangsseitig

Die Eingänge der anderen Eingangsseite B des digita- eine Taktauswahlschaltung 4i angeschlossen, die ent- |

len !Comparators 25 sind mit entsprechenden Ausgän- sprechend der vorgeschriebenen Kompandierungs-

gen eines Zwischenspeichers 31 verbunden, der ein- Kennlinie eine von mehreren Taktauswahlleitungen

gangsseitig das aus den parallelen Binärsignalen beste- 20 51-57 aktiviert. Die Taktauswahlleitungen sind zu einer

hende, umzuwandelnde Digitalsignal erhält. Der Zwi- Taktumschaltung 43 geführt, die außerdem an einen

schenspcicher 31 gleicht in Aufbau und Funktion dem Taktteiler 45 angeschlossen ist, der seinerseits vom

Zwischenspeicher 11 in Fig. 1. Taktgenerator 9 beaufschlagt wird, wobei der Taktge-

Der Triggereingang T des Zwischenspeichers 31 ist neratorausgang auch unmittelbar an einen Eingang der über eine Impulsformstufe 23 an den höchstwertigen 25 Taktumschaltung angeschlossen ist. Entsprechend der Ausgang 2' des Binärzählers 27 angeschlossen. Die jeweils aktivierten Taktauswahlleitung gibt die Takt-Impulsformstufe 23 erzeugt bei jeder fallenden Flanke umschaltung 43 einen der verschiedenen vorgesehenen des höchstwertigen Binärsignales 33 einen Nadelimpuls Takte vom Taktteiler 45 bzw. unmittelbar dem Taktge-35, der als Triggerimpuls die Überstellung des gerade nerator 9 zum Takteingang des freilaufenden Binärzähanslchenden Digitalsignales in den zwischenspeicher 31 30 lers 7 weiter. Die Zuordnung ist insgesamt so getroffen, bewirkt. daß das Taktsignal mit der niedrigsten Frequenz wirk-

Der digitale Komparator 25 ist so ausgelegt, daß er an sam wird, wenn das höchstwertige Binärsignal des

seinem Vergleichsausgang ein Signal mit dem Schalt- Binärzählers 7 von hohem auf niedrigen Schaltwert

wert 1 führt, solange der Datenwert des Digitalsignales umwechselt, und daß das Taktsignal mit der höchsten

an der Eingangsseite A kleiner als der Datenwert des 35 Frequenz wirksam wird, wenn das genannte Binärsignal

Digitalsignals an der Eingangsseite B ist. von niedrigem auf hohen Schaltwert umwechselt.

Die Erzeugung eines PDM-Impulses entsprechend An den Ausgang des Zwischenspeichers 11 ist ein

dem gerade anstehenden Digitalsignal beginnt jeweils Dezimator 47 angeschlossen, welcher das am Ausgang

dann, wenn der Binärzähler 27 von seinem höchsten auf des Zwischenspeichers 11 anstehende Digitalsignal digi-

scincn niedrigsten Zählerstand wechselt. Zu diesem 40 tal filtert, um eine Anpassung an bestehende Normen

Zeitpunkt wird mittels eines Triggerimpulses 35 das zu erzielen. Der Dezimator wird von der Bereitstellung

Digitalsignal in den Zwischenspeicher 31 überstellt und des fertigen Digitalsignales mittels eines Datenbereit-

steht dadurch an der Eingangsseite B mit einem Impulses informiert, der aus der abfallenden Flanke des

bestimmten Datenwert für die Dauer eines Zählzyklus jeweiligen PDM-Impulses mittels einer Impulsform-

fcst an. An der anderen Eingangsseite A des Kompara- 45 stufe 49 erzeugt wird.

tors 25 stehen die fortlaufend aufwärts gezählten Daten- Dem Dezimator 47 entspricht auf der Eingangsseite

werte vom Binärzähler 27 an. Bei Beginn des Verglei- für das Digitalsignal ein Interpolator 57, welcher die

ches, zum Zeitpunkt des Triggerimpulses 35, ging der von dem Dezimator 47 vollzogene Filterung des Digital-

Vergleichsausgang des Komparators 25 auf hohen signales rückgängig macht.

Schaltwert. Er bleibt auf diesem Schaltwert, bis der 50 Da der Komparator 25 mit der Eingangsseite A eben-Datenwert an der Eingangsseite B dem Datenwert an falls an den nichtlinear getakteten Binärzähler 7 angeder Eingangsseite B gleicht. Deshalb entsteht am Ver- schlossen ist, erfolgt bei der D/A-Wandlung automagleichsausgang des Komparators 25 ein Rechteckim- tisch eine Expandierung des Digitalsignales, die der puls, dessen Dauer dem Datenwert an der Eingangs- Komprimierung auf der A/D-Wandlungsseite exakt entscite D entspricht und der somit unmittelbar das 55 spricht. Das an den Vergleichsausgang des digitalen gewünschte PDM-Signal darstellt, welches anschließend Komparatoi 25 angeschlossene Tiefpaßfilter zur Rückin an sich bekannter, nicht dargestellter Weise einer gewinnung des Analogsignales ist mit 55 bezeichnet.
Tiefpaßfiiterung zur Rückgewinnung des Analogsigna- Dem höchstwertigen Eingang des Zwischenspeichers lcs unterzogen wird. 11 und dem höchstwertigen Eingang des Komparators

Fig. 3 zeigt eine Schaltungsanordnung, die sowohl 60 25 auf der Eingangsseite B ist jeweils ein Inverter 51

zur A/D-Wandlung eines ankommenden NF-Analogsi- bzw. 53 vorgeschaltet. Durch den Inverter 51 wird

gnales wie zur D/A-Wandlung eines ankommenden erreicht, daß das erzeugte Digitalsignal positive und

Digitalsignales D₁₁-D_n geeignet ist. Sie stellt eine negative Werte des Analogsignales zweier-komplemen-

Zusammenfassung der Schaltungsanordnung nach den tar darstellt. Der Inverter 53 dient dazu, diese Darstel-

Fig. 1 und 2 dar. Soweit die Schaltungsglieder mit den 65 lung rückgängig zu machen.

Schaltungsgliedern der Schaltungsanordnungen nach Fig. 4 zeigt Einzelheiten des freilaufenden Binärzäh-

Fig. 1 und 2 übereinstimmen, sind sie mit den gleichen lers 7 und des digitalen Komparators 25. Der Binärzäh-

Bczugszeichen gekennzeichnet und werden nicht noch- ler ist als asynchroner Zähler aus mehreren, untereinan-

der gleichen und in Serie geschalteten Binärstufen 67 aufgebaut. Der Komparator umfaßt mehrere untereinander gleiche Gattergruppen 75, die wie der Zähler in Serie geschaltet sind. Jede Gattergruppe umfaßt drei Undglieder 77, deren Ausgänge auf ein Oderglied 79 geschaltet sind. Die jeweils zwei Eingänge jedes Undgliedes 77 sind paarweise miteinander verbunden, so daß jede Gattergruppe drei Eingänge und einen Ausgang besitzt. Zwei der drei Eingänge erhalten jeweils zwei miteinander zu vergleichende, stellenwertgleiche Binärsignale vom Binärzähler 7 bzw. dem Zwischenspeicher 31. Der dritte Eingang wird mit dem Ausgangssignal der jeweils vorhergehenden Gattergruppe beaufschlagt. Die niedrigstwertige Gattergruppe ist am dritten Eingang auf Masse gelegt; der Ausgang der höchstwertigen Gattergruppe stellt den Vergleichsausgang des !Comparators dar.

Fig. 4 zeigt ferner zwischen den Flip-Flops 67 Laufzeitglieder konstanter Laufzeit zur Anpassung der Fortpflanzungsgeschwindigkeit der Schaltimpulse über die Flip-Flops 67 an die Fortpflanzungsgeschwindigkeit der PDM-Impulse über die Gattergruppen 75.

In dem Impulsplan der Fig. 5 sind verschiedene, bei der Schaltungsanordnung nach Fig. 3 vorkommende Signale in ihrem zeitlichen Zusammenhang über zwei Zählzyklen T₀ des Binärzählers in ihrem zeitlichen Zusammenhang nochmals dargestellt. Die Kurve ii) ist das höchstwertige Binärsignal vom Ausgang des Binärzählers 7. Die Kurve b) zeigt den aus der negativ gehenden Flanke des höchstwertigen Binärsignales abgeleiteten Startimpuls für die Abtastung. Die Kurve c) zeigt den bei natürlicher Abtastung unmittelbar verwendeten Sägezahn-Abtastimpuls. Mit d) ist das PDM-Signal für den Fall dargestellt, daß das Analogsignal die Amplitude Null hat. Schließlich zeigt e) die nichtlineare Flanke des Zähl-Taktes für die Kompandierung.

Hierzu 5 Blatt Zeichnungen

40

45

50

J5

<0

«5

Claims

Patentansprüche:

1. Verfahren zur A/D-Wandlung eines primären Analogsignales, bei welchem aus dem primären Signal durch Abtastung, vorzugsweise durch natürliche Abtastung, ein PDM-Signal erzeugt wird und die Dauer jedes PDM-Impulses durch Auszählung mit Hilfe eines getakteten Binärzählers als aus parallelen Binärsignalen bestehendes Digitalsignal dargestellt wird, das in einen Zwischenspeicher übersiedelt wird, dadurch gekennzeichnet, daß man den Binärzähler frei laufen läßt, daß man ais niedrigstwertiges Binärsignal das rechteckförmige Taktsignal für den Binärzähler verwendet, und daß man den Beginn einer Auszählung jeweils mit einer der beiden Flanken des höchstwertigen Binärsignales vom Zählerausgang auslöst.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß man aus jeder Halbperiode des rechteckförmigen Zähler-Taktsignales einen schmalen Triggerimpuls formt, der zeitlich zwischen den Flanken des Taktsignales liegt, daß man die Triggerimpulse mit dem PDM-Signal undverknüpft, und daß man mit jedem undverknüpften Triggerimpuls die Überstellung der jeweils anstehenden Binärsignale in den Zwischenspeicher steuert.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß man mit einer der beiden Flanken des höchstwertigen Binärsignales vom Zählerausgang jeweils den Beginn einer Abtastung des primären Signales zur Erzeugung eines PDM-Signales auslöst.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß man der Amplitude Null des primären Analogsignales einen PDM-Impuls zuordnet, dessen Dauer der Hälfte der maximalen Dauer bzw. der Periode des PDM-Signales entspricht.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß man das höchstwertige Binärsignal vom Zählerausgang für die Zwischenspeicherung invertiert.

6. Verfahren nach Anspruch 4 oder 5 mit Komprimierung des Digitalsignales, dadurch gekennzeichnet, daß man ein nichtlineares Zähler-Taktsignal verwendet, dessen Frequenz beim Auftreten der zum Auslösen der PDM-Impuls-Auszählung verwendeten Flanke des höchstwertigen Binärsignales ein Minimum hat und beiderseits des Minimums symmetrisch verteilt ist mit einem Maximum bei der anderen Flanke des höchstwertigen Binärsignales.

7. Verfahren zur D/A-Wandlung des nach Anspruch 6 gewonnene, aus mehreren parallelen Binärsignalen bestehenden, komprimierten Digitalsignales, bei welchem aus dem wertweise zwischengespeicherten Digitalsignal mit Hilfe eines getakteten Binärzählers ein PDM-Signal erzeugt und dieses mittels eines Tiefpasses in das Analogsignal umgewandelt wird, dadurch gekennzeichnet, daß man den Binärzähler frei laufen läßt, daß man den jeweiligen Zählerstand fortlaufend mit dem zwischengespeicherten Digitalsignal mittels eines digitalen Komparators vergleicht, an dessen Vergleichsausgang das PDM-Signal abgenommen wird, daß man mit einer der beiden Flanken des höchstwertigen Binärsignales vom Zählerausgang jeweils die Überstellung eines neuen Digitalsignales in den Zwischenspeicher aus-

löst, und daß man den freilaufenden Binärzähler mit dem gleichen nichtlinearen Taktsignal ansteuert, das man bei der A/D-Wandlung verwendet hat.

8. Schaltungsanordnung zui A/D-Wandlung eines empfangenen primären Analogsignal und zur gleichzeitigen D/A-Wandlung eines empfangenen Digitalsignales mit Komprimierung und Expandierung (Kompandierung) des Digitalsignales unter Anwendung der Verfahren nach Anspruch 6 und 7, dadurch gekennzeichnet, daß die Schaltungsanordnung nur einen einzigen freilaufenden Binärzähler enthält, mit dessen binären Ausgangssignalen sowohl der Zwischenspeicher für die A/D-Wandlung als auch der digitale Komparator für die D/A-Wandlung beaufschlagt wird.

9. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 7 mit einem getakteten Binärzähler und einem digitalen, an den Ausgang des Binärzählers angeschlossenen Komparator, dadurch gekennzeichnet, daß der Komparator aus einer Serienschaltung untereinander gleicher Gattergruppen besteht, deren Anzahl der Anzahl der Zählerstufen gleicht, und die jeweils drei Eingänge sowie einen einzigen Ausgang besitzen, dessen Signal ein Eingangssignal ausschließlich für die nächstfolgende Gattergruppe bzw. das Vergleichssignal ist, wobei jede Gattergruppe als weitere zwei Eingangssignale zwei sxellenwertgleiche Binärsignale der zu vergleichenden Digitalsignale erhält.

10. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, daß jede Gattergruppe drei Undglieder umfaßt, deren jeweils zwei Eingänge paarweise parallel geschaltet sind und deren Ausgänge auf ein gemeinsames Oderglied geschaltet sind.