-
-
Schaltungsanordnung zur Umsetzung von Analog-Signalen, in
-
Digital-Signale und von Digital-Signalen in Analog-Signale.
-
Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Umsetzung
von Analog-Signalen, Rnsbesondere PAM-Signalen, in Digital-Signale, insbesondere
PCM-Signale, und zur Umsetzung von Digital-Signalen, insbesondere PCM-Signalen,
in Analog-Signale, insbesondere PAM-Signale, unter Verwendung eines insbesondere
nach dem Iterativverfahren arbeitenden, einen Analog-Digital-Wandler und einen Digital-Analog-Wandler
umfassenden Codecs, bei dem die Umsetzungen von Analog-Signalen in Digital-Signale
und die Umsetzungen von Digital-Signalen in Analog-Signale zeitlich voneinander
getrennt erfolgen.
-
Es ist bereits eine als Codec bezeichnete Schaltungsanordnung bekannt
(US-PS 3 883 864), bei der ein in ein Digital-Signal umzusetzendes Analog-Signal
als PAM-Signal auf einem an einem Eingang eines Analog-Vergleichers angeschlossenen
Speicherkondensator gespeichert wird. Einem weiteren Eingang dieses Analog-Vergleichers,
der durch einen Operationsverstärker gebildet ist, wird eine entsprechend einem
gewünschten Verlauf zeitlich sich ändernde Vergleichsspannung zugeführt. Stellt
der betreffende Vergleicher eine Übereinstimmung der miteinander verglichenen Signale
fest, so gibt er einen Steuerimpuls an ein Schieberegister ab, in welchem mit Auftreten
des betreffenden Steuerimpulses eine Codefolge enthalten ist, die dem genannten
Analog-Signal entspricht. Die betreffende Codefolge stammt von einem Zähler, der
mit Auftreten der einen vorgegebenen Amplitudenbereich durchlaufenden
Vergleiclisspannung
für den erwähnten Analog-Vergleicher sämtliche Zählerstellungen durchläuft. Mithin
existiert zwischen den Zählerstellungen des erwähnten Zählers und den Amplituden
der erwähnten Vergleichsspannung eine bestimmte feste Beziehung.
-
Ist bei der zuvor betrachteten bekannten Schaltungsanordnung ein Digital-Signal
in ein Analog-Signal umzusetzen, so wird das betreffende Digital-Signal zunächst
mittels eines Digital-Vergleichers mit den von dem genannten Zähler abgegebenen
verschiedenen Codefolgen verglichen. Wird eine Übereinstimmung des Digital-Signals
mit einer dieser Codefolgen festgetellt, so wird ein Signal mit der zu dem betreffenden
Zeitpunkt vorhandenen Amplitude des erwähnten Vergleichssignals auf einem weiteren
Zwischenspeicher zwischengespeichert, um dann für eine gesonderte Leitung zu einer
Empfangseinrichtung weiterübertragen zu werden. Für die Übertragung der Analog-Signale
sind somit zwei Zweidrahtleitungen erforderlich - eine Zweidrahtleitung für die
Zuführung von in Digital-Signale umzusetzenden Analog-Signalen und eine weitere
Zweidrahtleitung für die Weiterleitung von Analog-Signalen, die umgesetzten Digital-Signalen
entsprechen.
-
Damit ist der erforderliche Leistungsaufwand relativ hoch.
-
3s ist ferner eine ebenfalls als Oodec zu bezeichnende Schaltungsanordnung
bekannt (US-PS 3 540 037), bei der ein in ein Analog-Signal umzusetzendes Digital-Signal
nach Einspeicherung in einem Register ein einen Digital-Analog-Wandler darstellendes
R-2R-Widerstandsnetzwerk derart ansteuert, daß am Ausgang dieses Widerstandsnetzwerks
eine dem betreffenden Digital-Signal entsprechende Analog-Signalspannung zur Verfügung
steht. Diese Analog-Signalspannung wird über einen als Operationsverstärker geschalteten
Differenzverstärker an eine gesonderte Übertragungsleitung abgegeben. Ein in ein
Digital-Signal umzusetzendes Analog-Signal wird dem betreffenden Vergleicher zusammen
mit einer von dem R-2R-Widerstandsnetzwerk abgegebenen Analog-Vergleichsspannung
zugeführt. Der betreffende Vergleicher steuert ausgangsseitig
in
diesem Fall über eine Ablaufsteuerlogik die Einstellung bzw. den Inhalt des bereits
erwähnten Registers, welches in diesem Fall als Zähler betrieben ist und ausgangsseitig
das R-2R-Widerstandsnetzwerk steuert. Stellt der Vergleicher eine Übereinstimmung
zwischen dem ihm zugeführten Analog-Signal und der von dem R-2R-Tiderstandsnetzwerk
gelieferten Analog-Vergleichsspannung fest, so hört die Einstellung des erwähnten
Registers (Zählers) auf; die zu dem betreffenden Zeitpunkt in dem Register befindliche
Codefolge stellt dann das dem erwähnten Analog-Signal entsprechende Digital-Signal
dar, das dann über eine gesonderte Leitung abgebbar ist. Damit sind also auch bei
diesem bekannten Codec für die Übertragung von Analog-Signalen zwei gesonderte Zweidraht-Übertragungsleitungen
erforderlich. Dies stellt, wie oben bereits erwähnt, einen relativ hohen Aufwand
dar.
-
Es ist nun auch schon eine Schaltungsanordnung zur Umsetzung von Analog-Signalen,
insbesondere PAM-Signalen, in Digital-Signale, insbesondere PCM-Signale, und zur
Umsetzung von Digital-Signalen, insbesondere PCM-Signalen, in Analog-Signale, insbesondere
PAM-Signale, vorgeschlagen worden (Dt-Anm. P 26 03 608.8-31), wobei ein nach dem
Iterativprinzip arbeitender Analog-Digital-Wandler verwendet ist, umfassend einen
Analog-Vergleicher, an dessen zonen Eingang ein Speicherkondensator liegt, dem das
jeweils in ein Digital-Signal umzusetzende Analog-Signal zugeführt wird und von
dessem Ausgang ein Digital-Analog-Umsetzer über ein Register steuerbar ist, welchem
bei der Umsetzung eines Analog-Signals in ein Digital-Signal eine sich fortlaufend
ändernde Codefolge zugeführt wird und welchem bei der Umsetzung eines Digital-Signals
in ein Analog-Signal das betreffende Digital-Signal zugeführt wird, wobei der Digital-Analog-Umsetzer
ausgangsseitig mit dem anderen Eingang des Analog-Vergleichers verbunden ist. Dabei
ist der genannte eine Eingang des Analog-Vergleichers über einen Schalter an einer
Zweidrahtleitung angeschlossen, über die die Analog-Signale übertragbar sind.
-
Zwischen dem genannten einen Eingang des Analog-Vergleichers und dessem
Ausgang ist eis Konstantstromquelle über einen weiteren Schalter angeschlossen.
Der genannte eine Schalter ist dabei jeweils für eine Dauer geschlossen, während
der die Aufladung des genannten Speicherkondensators durch ein in ein Digital-Signal
umzusetzendes Analog-Signal und/oder während der die Entladung des genannten Kondensators
im Zuge der Abgabe eines einem Digital-Signal entsprechenden Analog-Signals erfolgt.
Der genannte weitere Schalter ist mch Aufnahme eines in ein Analog-Signal umzusetzenden
Digital-Signals in dem genannten Register für eine Dauer geschlossen, während der
der Speicherkondensator auf eine der von dem Digital-Analog-Umsetzer auf die Zuführung
des genannten Digital-Signals hin abgegebenen Spannung entsprechende Spannung ladbar
ist.
-
Der Erfindung liegt nun die Aufgabe zugrunde, einen Weg zu zeigen,
wie auf noch einfachere Weise als bisherPDigital-Signale umzusetzende Analog-Signale
und Analog-Signale, die durch Umsetzung von Digital-Signalen gewonnen werden, über
ein und dieselbe Zweidrahtleitung übertragen werden können.
-
Gelöst wird die vorstehend aufgezeigte Aufgabe ausgehend von einer
Schaltungsanordnung der eingangs genannten Art erfindungsgemäß dadurch, daß der
Codec mit seinem für die Aufnahme von in Digital-Signale umzusetzenden Analog-Signalen
vorgesehenen Eingang und mit seinem für die Abgabe von Digital-Signalen entsprechenden
Analog-Signalen vorgesehenen Ausgang an einer für die Zuführung und für die Wegführung
von Analog-Signalen dienenden Zweidraht-Ubertragungsleitung zu unterschiedlichen
Zeitpunkten anschaltbar ist und daß die Zweidraht-übertragungsleitung jeweils während
einer Zeitspanne zwischen dem Ende einer zur Aufnahme eines Analog-Signals dienenden
Aufnahmezeitspanne und dem Beginn einer für die Abgabe eines Analog-Signals dienenden
Abgabezeitspanne in einen Entladekreis einschaltbar ist.
-
Die Erfindung bringt gegenüber den oben betrachteten bekannten Schaltungsanordnungen
den Vorteil mit sich, daß sie für die Übertragung der Analog-Signale mit einem geringeren
Leitungsaufwand auskommt. Gemäß der Erfindung kann nämlich sowohl für die Übertragung
der Analog-Signale, die durch den Analog-Digital-Wandler in Digital-Signale umzusetzen
sind, als auch für die Übertragung der Analog-Signale, die von dem Digital-Analog-Wandler
des Codecs auf die Aufnahme entsprechender Digital-Signale hin abgegeben worden
sind, ein und dieselbe Zweidraht-Jbertragungsleitung verwendet werden, ohne daß
es bei der Übertragung der Analog-Signale zu gegenseitigen Störungen zwischen diesen
Signalen kommt. Dies ist insbesondere dadurch gewährleistet, daß die betreffende
Zweidraht-Übertragungsleitung in einen Entladekreis während einer Zeitspanne eingBchaltet
wird, die zwischen dem Ende einer zur Aufnahme eines Analog-Signals dienenden Aufnahme
zeitspanne und dem Beginn einer für die Abgabe eines Analog-Signals dienenden Abgabezeitspanne
liegt.
-
Im übrigen bringt die Erfindung den Vorteil mit sich, daß sie keine
zusätzliche Konstantstromquelle benötigt, wie die zuletzt betrachtete bereits vorgeschlagene
Schaltungsanordnung.
-
Gemäß einer zweckmäßigen Ausgestaltung der Erfindung ist der Codec
mit seinem Analog-Signale aufnehmenden Eingang und mit seinem Analog-Signale abgebenden
Ausgang jeweils über einen gesondert betätigbaren Schalter gemeinsam an der Zweidraht-Übertragungsleitung
angeschlossen, die über einen noch weiteren Schalter in dem Entladekreis liegt.
Hierdurch ergibt sich der Vorteil einer besonders einfachen schaltungstechnischen
Realisierung hinsichtlich der Verbindung des Codecs mit der Zweidraht-Ubertragungsleitung
und für die Einbeziehung dieser Zweidraht-Übertragungsleitung in den Entladekreis.
-
Gemäß einer weiteren zweckmäßigen Ausgestaltung der Erfindung liegt
in der Zweidraht-Übertragungsleitung ein in beiden Übertragungsrichtungen betreibbares
Tiefpaßfilter. Hierdurch ergibt
sich der Vorteil eines besonders
geringen schaltungstechnischen Aufwands für die Übertragung der jeweils nur unterhalb
einer vorgegebenen maximalen Signalfrequenz liegenden Frequenzen der zu übertragenden
Analog-Signale.
-
Anhand von Zeichnungen wird die Erfindung nachstehend an einem Ausführungsbeispiel
näher erläutert.
-
Fig.1 zeigt ein Ausführungsbeispiel der Schaltungsanordnung gemäß
der Erfindung.
-
Fig.2 zeigt in einem Impuls-Zeit-Diagramm den Verlauf von Steuerimpulsen
für die Betätigung von bei der Schaltungsanordnung nach Fig.1 vorgesehenen Schaltern.
-
Die in Fig.1 dargestellte Schaltungsanordnung enthält einen durch
eine Strichpunktlinie umrahmten Schaltungsteil, der generell als CODEC bezeichnet
wird. Dieser CODEC umfaßt einen nach dem Iterativprinzip arbeitenden Analog-Digital-Wandler,
der Analog-Signale, insbesondere PAM-Signale, in Digital-Signale, insbesondere PCM-Signale,umzusetzen
gestattet und der mit einem ihm zugehörigen Digital-Analog-Wandler Digital-Signale,
insbesondere PCM-Signale, in Analog-Signale, insbesondere PAM-Signale, umzusetzen
gestattet. Der betreffende CODEC umfaßt einen Analog-Vergleicher V1, der durch einen
Operationsverstärker bzw.
-
Differenzverstärker gebildet sein mag. Am Ausgang dieses Vergleichers
V1 ist eine Verknüpfungssteuerschaltung Vs angeschlossen. Dabei ist in Fig.l angedeutet,
daß in dieser Verknüpfungssteuerschaltung Vs enthaltene Verknüpfungsglieder, beispielsweise
UND-Glieder, mit ihren einen Eingängen am Ausgang des Analog-Vergleichers bzw. Operationsverstärkers
V1 direkt angeschlossen sein mögen. Mit ihren anderen Eingängen sind die betreffenden
Verknüpfungsglieder an den Ausgängen eines Zählers Zt angeschlossen, der von einem
Taktgenerator Tg aufeinanderfolgeS Taktimpulse für eine Zählung zugeführt erhält.
-
Der Zähler Zt mag ein 1-aus-n-Zähler oder ein Binärzähler mit nachgeschaltetem
Decodiernetzwerk sein; er soll stets an einem seiner Ausgänge ein Ausgangssignal
abgeben.
-
Am Ausgang des Verknüpfungssteuernetzwerks Vs sind die Eingänge von
Registerstufen eines Schieberegisters Reg angeschlossen.
-
An den Ausgängen der Registerstufen des Schieberegisters Reg ist ein
Digital-Analog-Wandler DAC mit seinen Eingängen angeschlossen. Der Ausgang dieses
Digital-Analog-Wandlers DAC ist mit dem einen (in Fig.i unteren) Eingang (+) des
Analog-Vergleichers V1 über einen als Spannungsfolger geschalteten weiteren Operationsverstärker
V2 verbunden. Dabei ist der Operationsverstärker V2 mit seinem nichtinvertierenden
Eingang (+) am Ausgang des Digital-Analog-Wandlers DAC angeschlossen, und der Ausgang
dieses weiteren Operationsverstärkers V2 ist direkt mit dem nichtinvertierenden
Eingang (+) des den Analog-Vergleicher bildenden Operationsverstärkers V1 verbunden.
Der Ausgang des genannten weiteren Operationsverstärkers V2 ist mit dessen invertierenden
Eingang (-) über einen Rückkopplungswiderstand R2 verbunden; der betreffende Eingang
(-) des Operationsverstärkers V2 liegt über einen weiteren Widerstand R3 an Masse.
Bei dem zuvor erwähnten Digital-Analog-Wandler DAC kann es sich um ein R-2R-Widerstandsnetzwerk
handeln, wie es bei der einen der oben betrachteten bekannten Schaltungsanordnungen
verwendet ist.
-
Das Schieberegister Reg ist im vorliegenden Fall mit einem Schiebeeingang
an einer Digital-Signale, insbesondere PCM-Signale, in ankommender Richtung übertragenden
Zweidrahtleitung PCMan angeschlossen. Mit einem Schiebeausgang ist das betreffende
Schieberegister Reg an einer Digital-Signale, insbesondere PCM-Signale, in abgehender
Richtung übertragenden Zweidrahtleitung PCMab angeschlossen. Die beiden Zweidrahtleitungen
FCMan und PCMab bilden somit zusammen eine Vierdraht-Übertragungsstrecke
für
die Übertragung von Digital-Signalen, insbesondere PCM-Signalen, in beiden Übertragungsrichtungen.
-
An dem noch nicht erwähnten invertierenden Eingang (-) des den Analog-Vergleicher
bildenden Operationsverstärkers V1 ist ein Speicherkondensator C1 angeschlossen.
Auf diesem Speicherkondensator C1 werden die jeweils im Zuge einer Codierung in
Digital-Signale umzusetzenden Analog-Signale zwischengespeichert. Der betreffende
Speicherkondensator C1 liegt mit seiner nicht mit dem invertierenden Eingang (-)
des OpeFationsverstärkers V1 verbundenen Belegung auf Masse.
-
Der betreffende Operationsverstärker V1 ist mit seinem invertierenden
Eingang (-) über einen Ladewiderstand R1 mit der Schaltstrecke eines Schalters S1
verbunden, der mit seiner Schließung einen Analog-Signaleingang B is CODECs mit
dem invertierenden Eingang (-) des Operationsverstärkers V1 zu verbinden gestattet.
-
Der in Fig. 1 dargestellte Codec weist noch einen Analogdignalausgang
a Aalf, an dem ein noch weiterer Operationsverstärker V3 ausgangsseitig über einen
Widerstand R6 angeschlossen ist.
-
Dieser Operationsverstärker V3 ist mit seinem nichtinvTtierenden Eingang
(+) am Ausgang des Digital-Analog-Wandlers DAC angeschlossen. Mit seinem invertierendem
Eingang (-) liegt der Operationsverstärker V3 über einen Widerstand R5 an Masse.
-
Außerdem ist der Operationsverstärker V3 ausgangsseitig über einen
Widerstand R4 mit seinem invertierenden Eingang (-) verbunden. Der Ausgang des Operationsverstärkers
V3 liegt im übrigen über einen Speicherkondensator C2 an Masse. Damit ist der Operationsverstärker
V3 als Impedanzwandler betrieben.
-
Der zuvor betrachtete Analog-Signalausgang Aaes in Fig. 1 dargestellten
CODECs ist über die Schaltstrecke eines Schalters S3 an einer Zweidraht-Übertragungsleitung
Lz angeschlossen. An
dieser Zweidraht-Ubertragungsleitung Lz ist
gemäß Fig. 1 über ein Tiefpaßfilter Tp eine Teilnehmerstelle Tn eines nicht näher
dargestellten Fernsprechsystems angeschlossen.
-
An dieser Stelle sei bemerkt, daß anstelle der Teilnehmerstelle Tn
eine dem in Fig. 1 dargestellten CODEC entsprechende Schaltungsanordnung angeschlossen
sein kann. An der Zweidraht-Ubertragungsleitung Lz ist ferner der Analog-Signaleingang
E des CODECs über einen als invertierenden Verstärker geschalteten Operationsverstärker
V4 angeschlossen.
-
Dieser Operationsverstärker V4 ist dabei mit seinem nichtinvertierenden
Eingang (+) an der Zweidraht-ÜbertragLugsleitung Lz angeschlossen, und mit seinem
Ausgang ist dieser Operationsverstärker V4 mit dem erwähnten Analog-Signaleingang
des CODECs verbunden. Der Ausgang des Operationsverstärkers V4 ist mit dessen invertierenden
Eingang (-) über einen Widerstand R8 verbunden. Der invertierende Eingang(-) des
Operationsverstärkers V4 liegt ferner über einen Widerstand R9 an Masse.
-
Neben den vorstehend betrachteten Schaltungselementen ist an der Zweidraht-Ubertragungsleitung
Lz noch ein an Masse liegender Widerstand R7 über die Schaltstrecke eines Schalters
S2 angeschlossen. Dieser Schalter S2 bildet mit seiner Schaltstrecke und dem Widerstand
R7 einen Entladekreis für die Zweidraht-Ubertragungsleitung Lz. Dies bedeutet, daß
mit Schließen des Schalters S2 jegliche auf der Zweidraht-Ubertragungsleitung Lz
vorhandenen Ladungen nach Masse abgeleitet werden.
-
Die vorstehend erwähnten Schalter S1, S2 und S3 sind mit ihren Betätigungseingängen
an den Ausgängen einer DecoderschaltungDsangeschlossen, die am Ausgang des genannten
Zählers Zt angeschlossen sein mag. Während eines Zählzyklus des Zählers Zt wird
Jeder der Schalter S1, S2, S3 einmal geschlossen.
-
Hierauf wird im Zusammenhang mit der Erläuterung des in Fig.2 dargestellten
Diagramms noch näher eingegangen werden.
-
Im Hinblick auf die in Fig.l dargestellte Schaltungsanordnung sei
noch bemerkt, daß die in dieser Schaltungsanordnung vorgesehenen Schalter S1, S2,
S3 jeweils durch einen elektronischen Schalter gebildet sein können. Als derartiger
Schalter kann beispielsweise ein Feldeffekttransistor verwendet werden, dessen Drain-Source-Strecke
der Schaltstrecke eines Schalters entspricht und dessen Gate dem Betätigungseingang
des betreffenden Schalters entspricht. Ferner sei im Hinblick auf die in Fig.l dargestellten
Operationsverstärker V2, V3 und V4 bemerkt, daß diesehauptsädjchaus Widerstandsanpassungsgründen
vorgesehen sind.
-
im folgenden sei die Arbeitsweise der in Fig.l dargestellten Schaltungsanordnung
unter Heranziehung des in Fig.2 dargestellten Impuls-Zeit-Diagramms näher betrachtet.
In Fig.3 ist der Verlauf von drei Impulsen angedeutet, die an den Betätigungseingängen
der Schalter S1, S2 bzw. S3 auftreten mögen. Diese Impulse werden vom Ausgang der
in Fig.l angedeuteten Decoderschaltung Hs geliefert. Dabei sind die am Betätigungseingang
des Schalters S1 auftretenden Impulse in Fig.2 mit I1 bezeichnet. Die am Betätigungseingang
des Schalters S2 auftretenden Impulse sind gemäß Fig.2 mit I2 bezeichnet, und die
am Betätigungseingang des Schalters S3 auftretenden Impulse sind gemäß Fig.2 mit
I3 bezeichnet.
-
Treten die betreffenden Impulse I1, I2 bzw. I3 auf, so führen die
entsprechenden Betätigungseingänge der erwähnten Schalter jeweils ein hohes Potential
(H-Signal); zu allen übrigen Zeitpunkten führen die Betätigungseingänge der betreffenden
Schalter ein niedriges Potential (L-Signal).
-
die in Fig.2 gezeigt, treten die Impulse I1 jeweils während einer
Zeitspanne tl in einem zeitlichen Abstand von T auf.
-
Mit T soll dabei die Dauer eines Zyklus angedeutet sein, innerhalb
dessen in dem in Fig.1 dargestellten Codec sowohl eine Umsetzung eines Analog-Signals
in ein Digital-Signal als auch eine Umsetzung eines Digital-Signals in ein Analog-Signal
erfolgen. Unter Zugrundelegung eines herkömmlichen PCM-30/52-Kanal-Systems, bei
dem jedes PCM-Wcrt 8 Bits umfaßt und bei dem die jedem Zeitkanal zugehörigen Zeitfächer
mit einer Folgefrequenz von 8 kHz auftreten, kann die zuvor erwähnte Zeitspanne
T der Dauer eines der Pulsrahmen von 125 Fs entsprechen, aie bei einem derartigen
PCM-System für eine impulsweise Signalübertragung maßgebend sind. Die Zeitspanne
tl der Impulse I1 kann 4 Fs betragen.
-
Mit Auftreten jedes Impuls es I1 wird über den dann geschlossenen
Schalter S1 die über die Zweidraht-Übertragungsleitung Lz dem CODEC gemäß Fig.l
zugeführte Analog-Signalspannung auf dem Speicherkondensator C1 dieses CODECs gespeichert.
Diese Signalspannung wird sodann in dem CODEC in ein ihm entsprechendes Digital-Signal
umgesetzt, welches durch ein 8 Bits umfassendes PCM-Signal gebildet sein mag. Bevor
ein derartiger Umsetzvorgang in dem CODEC abläuft, werden jedoch noch die beiden
nachstehend beschriebenen Operationen ausgeführt.
-
Zunächst einmal wird mit dem im Anschluß an das Auftreten eines Impulses
I1 auftretenden Impuls I2 während einer Zeitspanne t2 von beispielsweise ?ps der
Schalter S2 geschlossen. Dadurch ist die Zweidraht-Übertragungsleitung Iz über den
geschlossenen Schalter S2 und den Widerstand R7 in einen Entladekreis eingeschaltet,
in welchem jegliche auf der Zweidraht-tJbertragungsleitung Lz vorhandene Ladung
nach Masse abgeleitet wird, so daß am Ende der Zeitspanne t2 die Zweidraht-Übertragungsleitung
Lz praktisch ohne eine Signalspannung ist. An dieser Stelle sei bemerkt, daß die
Impulse I2 ebenfalls mit einem zeitlichen Abstand von T:aufeinanderfolgen.und daß
zwischen der Vorderflanke eines
Impulses I2 und der Rückflanke
eines Impulses I1 eine gewisse SicherheitszeitapanneW liegen wird. Dadurch ist dann
sichergestellt, daß das Schließen des Schalters S2 keine nachteilige Auswirkung
hinsichtlich des Ladungszustands des Speicherkondensators C1 hat.
-
Nach dem Auftreten eines Impulses I2 tritt ein Impuls I3 während einer
Zeitspanne von t3 auf, die beispielsweise 8 pos betragen mag. Mit dem Auftreten
eines Impulses I3 wird der Schalter S3 geschlossen, wodurch der Analog-Signalausgang
des CODECs mit der Zweidraht-Übertragungsleitung Lz galvanisch verbunden ist. Dadurch
wird die von dem Digital-Analog-Wandler DAC des CODECs abgegebene Analog-Signalspannung
an die Zweidraht-0bertragungsleitung Lz abgegeben. Diese Analog-Signalspannung gelangt
dann bei der in Fig.l dargestellten Schaltungsanordnung über das angedeutete Tiefpaßfilter
Tp zu der Teilnehmerstelle Tn hin. Dabei wird zunächst der auf der Seite der Zweidraht-Übertragungsleitung
Lz liegende Filterkondensator des Tiefpaßfilters Tp auf die betreffende Analog-Signalspannung
vom Analog-Signalausgang Ais CODECs aufgeladen. Nach Auftreten eines derartigen
Impuls es I3 erfolgt dann innerhalb einer Zeitspanne ta die Umsetzung der auf dem
Speicherkondensator C1 gespeicherten Analog-Signal spannung in ein entsprechendes
Digital-Signal. Dabei bewirkt die Ansteuerung der zu der Verknüpfungssteuerschaltung
Vs gehörenden Verknüpfungsglieder vom Ausgang des Zählers Zt her eine entsprechende
Einstellung der Registerstufen des Schieberegisters Reg, welches ausgangsseitig
den Digital-Analog-Randlæ DAC ansteuert, der ausgangseeitig eine dem jeweiligen
Registerinhalt des Schieberegisters Reg entsprechende analoge Ausgangsspannung abgibt,
die mit der auf dem Speicherkondensator C1 gespeicherten Analog-Signalspannung mittels
des als Analog-Vergleichg dienenden Operationsverstärkere V1 verglichen wird. Je
nach dem, ob die vom Ausgang des Digital-Analog-Wandlers DAC dem Operationsverstärker
V1 zugeführte Spannung größer oder kleiner ist als die auf dem Speicherkondensator
C1 gespeicherte Analog-ignalspannung gibt
der betreffende Operationsverstärker
V1 eine solche Ausgangsspannung ab, daß schrittweise eine Annäherung der vom Ausgang
des Digital-Analog-Wandlers DAC abgegebenen Ausgangsspannung an die auf dem Speicherkondensator
C1 gespeicherte Analog-Signalspannung erfolgt. Dieser auch als Iterativverfahren
bekannte Vorgang läuft dabei innerhalb der Zeitspanne ta solange ab, bis praktisch
eine Übereinstimmung der mittels des Operationsverstärkers V1 miteinander verglichenen
Spannungen erzielt ist.
-
Der zu diesem Zeitpunkt vorhandene Registerinhalt des Schieberegisters
Reg stellt das Digital-Signal, welches im vorliegenden Fall durch ein 8 Bit umfassendes
PCM-Signal gebildet sein soll, dar, welches der auf dem Speicherkondensator C1 gespeicherten
Analog-Signalspannung entspricht. Dieses Digital-Signal kann aus dem Schieberegister
Reg herausgeschoben und über die abgehende Leitung PCMab übertragen werden, indem
über die ankommende Leitung PCMan ein in ein Analog-Signal umzusetzendes Digital-Signal
, insbesondere PCM-Signal, zugeführt wird. Nach Einführen eines derartigen, in ein
Analog-Signal umzusetzenden Digital-Signals in das Schieberegister Reg steht am
Ausgang des Digital-Analog-Wandlers DAC und damit an dem Speicher kondensator C2
des CODECs eine diesem Digital-Signal entsprechende Analog-Signalspannung zur Verfügung,
die mit Schließen des erwähnten Schalters S3 über die Zweidraht-bertragungsleitung
Lz weiterzuleiten ist. Vor einer solchen Betätigung des Schalters S3 werden jedoch
zuvor noch der Schalter S1 und der Schalter S2 betätigt Bezüglich der vorstehend
erwähnten Betätigung des Schalters S3 durch Steuerimpulse I3 sei noch bemerkt, daß
diese ebenfalls in einem zeitlichen Abstand von T aufeinanderfolgen. Dabei wird
zwischen der Vorderflanke eines Impulses 13 und der'Rückflanke anes diesem Impuls
unmittelbar vorangehenden Impulses I2 eine gewisse Sicherheitszeitspanneivorhanden
sein. Durch diese Sicherheitszeitspanne ist dann sichergestellt, daß mit Schließen
des Schalters S3 nicht die über die Zweidraht-Multiplexleitung Lz weiterzuleitende
Analog-Signalspannung sofort nach Masse abgeleitet wird.
-
Während der zuvor bereits erwähnten Zeitspanne ta, innerhalb der in
dem CODEC hauptsächlich eine Umwandlung eines diesem zugeführten Analog-Signals
in ein Digital-Signal erfolgt, wird der mit der Zweidraht-Übertragungsleitung Lz
verbundene Filterkondensator des Tiefpaßfilters Tp auf die von der Teilnehmerstelle
Tn zugeführte Analog-Signalspannung aufgeladen.
-
Dabei wird während einer Zeitspanne von tl vor Ende der Zeitspanne
ta die auf dem betreffenden Filterkondensator des Tiefpaßfilters Tp befindliche
Spannung über den geschlossenen Schalter S1 auf den Speicherkondensator C1 des CODECs
übertragen.
-
Der Operationsverstärker V4 dient dabei zur Lieferung der entsprechenden
Ladespannung für den Speicherkondensator C1.
-
Abschließend sei noch bemerkt, daß für die bei der in Fig.l dargestellten
Schaltungsanordnung gemäß der Erfindung vorgesehenen Schalter S1, S2, S3 Schalter
verwendet werden können, die eine relativ hochohmige Schaltstrecke aufweisen. Dadurch
kann man relativ billige Bauteile für die Realisierung der Schalter S1, S2, S3 verwenden.Bezüglich
der oben erwähnten Zeitspanne ta sei noch bemerkt,daß diese unter Zugrundelegung
der oben angegebenen Zahlenwerte für die Zeitspannen tl, t2, t3 und T eine Dauer
von 113 ys haben kann. Dabei ist angenommen, daß die Sicherheitszeitspannen t1,r2
jeweils eine Dauer von 1 /us haben. Die Zeitspanne ta genügt daher der Beziehung:
ta = T + tl - tl - t2 - t3 - zl - T2 = T - t2 - t3 - tl - r2.
-
L e e r s e i t e