AT390703B - Wandlerschaltung zur zwischenschaltung zwischen digitalen und pulsamplitudenmodulierten signalen und zur wahlweisen modifizierung der digitalen signale - Google Patents

Description

Nr. 390 703

Die Erfindung betrifft eine Wandlerschaltung zur Zwischenschaltung zwischen digitalen und pulsamplitudenmodulierten Signalen und zur wahlweisen Modifizierung der digitalen Signale, mit einer Wandlereinrichtung zur Durchführung der Umwandlung zwischen den digitalen und pulsamplitudenmodulierten Signalen sowie zum Ausgleich der durch die unterschiedliche Dämpfung der Signale bedingten unterschiedlichen Signalpegel.

Bei Femsprecheinrichtungen mit Pulscodemodulation (PCM) liegt eine wichtige Schnittstelle zwischen den (im Teilnehmer-Femsprechgerät auftretenden) Analogsignalen und den pulscodemodulierten digitalen PCM-Signalen. Einrichtungen, die sowohl das Codieren der Analogsignale in digitale PCM-Signale als auch das Decodieren der digitalen PCM-Signale in Analogsignale durchführen, werden im allgemeinen als "Codec"-Geräte bezeichnet. Die Dämpfung, die an der Analogseite dieser Codec-Geräte durch die zugeordnete Verdrahtung und Verschaltung (beispielsweise Stammleitungs- und Teilnehmerschaltungen) auftritt, mit der die Geräte also fertig werden müssen, ist infolge unterschiedlicher Drahtlängen und aus anderen Gründen variabel. Um dieses Problem zu lösen, sind bisher verschiedene Verfahren und Einrichtungen entwickelt worden, um die Sende- und Übertragunqspegel in analogen Femsprech-Stammleitungsschaltungen zu beeinflussen.

Bei diesen Einrichtungen ist auch die Verwendung von Potentiometern, Schaltern, einsteckbaren Widerstandsnetzwerken, durch Schrauben andrückbaren Einsätzen usw. bekannt, die eine anfängliche sowie periodische Einstellung von Ausrüstungen, wie Sprachfrequenzverstärkem, Analog- oder Digitalträgereinrichtungen oder einfachen metallischen Leitungswegen, ermöglichen sollen. Bei den bekannten Einrichtungen erfolgt die Signalpegelveränderung auch bei Digitalträgereinrichtungen immer im Analog-Sprachfiequenzweg.

Beispiele derartiger Codier-Decodier-Geräte bzw. Wandlerschaltungen sind in den US-PS 3 877 028, 3 883 864 und 3 906 488 beschrieben.

Ziel der Erfindung ist die Schaffung einer Wandlerschaltung, mit der diese Veränderungen der Sende- und Übertragungspegel nicht an der analogen Seite, sondern an der digitalen Seite des Gerätes eingeführt werden.

Dieses Ziel wird mit einer Wandlerschaltung der eingangs angegebenen Art erfindungsgemäß erreicht durch eine mit der digitalen Seite der Wandlereinrichtung seriengeschaltete steuerbare Code-Umsetzungseinrichtung, die mehrere digital codierte Signale enthält, welche verschiedenen Dämpfungs- oder Verstärkungsfaktoren entsprechen und am Ausgang der Code-Umsetzungseinrichtung ein abgeschwächtes bzw. verstärktes pulscodemoduliertes Ausgangssignal für jedes dem Eingang der Code-Umsetzungseinrichtung zugeführtes pulscodemodulierte Eingangssignal ergeben, und über einen Steuereingang durch eine Speichereinrichtung zur Steuerung des Betriebes der Code-Umsetzungseinrichtung in Abhängigkeit vom Speicherinhalt der Speichereinrichtung gesteuert ist, wobei durch die Steuersignale der Speichereinrichtung die in der Code-Umsetzungseinrichtung gespeicherten Dämpfungs- oder Verstärkungsfaktoren ausgewählt werden und dementsprechend das Ausmaß der in die von der Code-Umsetzungseinrichtung verarbeiteten digitalen Signale eingeführten Veränderungen gesteuert ist

Die Erfindung schafft somit eine Wandlerschaltung, die sowohl als Schnittstelle zwischen digitalen, z. B. pulscodemodulierten, und pulsamplitudenmodulierten Signalen als auch zur wahlweisen Modifizierung der digitalen Signale verwendet werden kann, um so die Amplitude des durch Decodieren des Digitalsignales erzeugten Analogsignales zu beeinflussen. Es ist darauf hinzuweisen, daß erfindungsgemäß sowohl die Umwandlung von digitalen in pulsamplitudenmodulierte als auch von pulsamplitudenmodulierten in digitale Signale vorgesehen ist.

Bei einer Ausführungsform der erfindungsgemäßen Wandlerschaltung zur Verwendung bei einem digitalen Femsprechschaltnetzwerk, ist von Vorteil, wenn die Wandlerschaltung einen Digital-Analog-Wandler sowie wenigstens einen Analog-Digital-Wandler aufweist, die Code-Umsetzungseinrichtung in zwei Code-Umsetzer unterteilt ist, von denen der erste mit dem digitalen Eingang des Digital-Analog-Wandlers in Reihe geschaltet ist und dem eingangsseitig digitale Signale zugeführt sind und der ausgangsseitig pulscodemodulierte Signale an den Digital-Analog-Wandler abgibt und von denen der zweite mit dem Analog-Digital-Wandler in Reihe geschaltet ist, wobei dieser Analog-Digital-Wandler mit pulsamplitudenmodulierten Signalen beaufschlagt ist und pulscodemodulierte Signale an den zweiten Code-Umsetzer abgibt, und die Speichereinrichtung an beide Code-Umsetzer angeschlossen ist.

In weiterer vorteilhafter Ausgestaltung der Erfindung kann die Speichereinrichtung an einen zyklischen Speicher angeschlossen und von diesem gesteuert sein, wobei der zyklische Speicher mindestens einen digitalen Code je Sprechkanal speichert und die gespeicherten digitalen Codes zyklisch umsetzt und dabei jeweils einen digitalen Code an die Speichereinrichtung mit einer Geschwindigkeit von mindestens 1 Code/Sprechkanal abgibt.

Dabei kann die Speichereinrichtung jeweils zweimal bei jedem Sprechkanalablauf abgefragt sein und zur Speicherung des jeweiligen digitalen Codes sowie zur Steuerung des Ausmaßes der durch die beiden Code-Umsetzer bewirkten Änderungen dienen.

Bevorzugterweise ist der zyklische Speicher zur Steuerung der Speichereinrichtung zum Speichern der digitalen Codes in regelmäßiger Ordnung ausgebildet.

Von Vorteil ist außerdem, wenn an den zyklischen Speicher ein von der zentralen Verarbeitungseinrichtung des digitalen Femsprechschaltnetzwerkes abhängiger Prozessor zum wahlweisen Ändern der in dem zyklischen Speicher gespeicherten digitalen Codes angeschlossen ist.

Schließlich kann die Code-Umsetzungseinrichtung ein digitales Anpaßglied sein, wodurch sich ein einfacher -2-

Nr. 390 703

Aufbau der Wandlerschaltung ergibt Z. B. kann die Wandlerschaltung nur für Empfang ausgebildet sein, wobei 32 verschiedene Sprechkanäle zeitversetzt ausgenutzt werden. Der Speicher speichert sequentiell 32 Digitalcodes, u. zw. jeweils einen für jeden Sprechkanal, welche die zur Veränderung der für die jeweiligen Sprechkanäle erforderlichen Signalstärken 5 darstellen. Anderseits kann die Wandlerschaltung sowohl zum Senden als auch zum Empfang ausgebildet sein, wobei der Speicher 64 Codes speichert, nämlich zwei für jeden Sprechkanal; jeder Code wird zumindest für die Zeit von 2 bits, aber nicht länger als für die Zeit eines Sprechkanals gespeichert, wobei jeder der 64 Codes die jeweilige Veränderung der für den Sprechkanal sowohl in Sende- als auch in Empfangsrichtung zur jeweiligen Zeit erforderlichen Signalstärke darstellt. Die Speichereinrichtung wird im Falle der nur zum Empfang 10 ausgebildelen Variante mit einem einzigen Code für jeden Sprechkanal durch einen zyklischen Speicher beladen, der bis zur beabsichtigten Änderung dauernd die für die 32 Sprechkanäle erforderlichen 32 Digitalcodes gespeichert hat. Der zyklische Speicher gibt als Ausgangssignal die gespeicherten Digitalcodes in regelmäßiger und zyklischer Weise einen nach dem anderen ab. Die Codes werden sodann dem Speicherregister eingegeben.

Die Erfindung wird nachstehend anhand bevorzugter Ausführungsbeispiele näher erläutert, die in den 15 Zeichnungen schematisch dargestellt sind; es zeigen Fig. 1 ein vereinfachtes Blockschaltbild einer Ausführungsform der Erfindung, Fig. 2a und 2b gemeinsam ein vereinfachtes Blockschaltbild einer bevorzugten Ausführungsform der Erfindung (im folgenden als Fig. 2 bezeichnet) und Fig. 3 ein vereinfachtes, verkürztes Blockschaltbild einer weiteren Ausführungsform der Erfindung.

Fig. 1 zeigt ein digitales Schaltnetzwerk (10), das mit einem Stammleitungsmodul (11) verbunden ist, 20 wobei die Schaltungen vereinfacht dargestellt sind. Der Stammleitungsmodul (11) enthält 16 analoge Empfangs-Signalprozessoren (12a) bis (12n), die durch (nicht gezeigte) Taktsignale taktgesteuert sind. Die Prozessoren (12a) bis (12n) verarbeiten die an ihren Eingangsleitungen (13a) bis (13n) angelegten pulsamplitudenmodulierten (PAM-) Signale (21) durch Filtern und Abtasten. Die Ausgangsleitungen (14a) bis (14n) der Prozessoren (12a) bis (12n) führen jeweils ein kontinuierliches Analogsignal. Die Empfangs-25 Signalprozessoren (12a) bis (12n) werden häufig auch als PAM-Gatter und PCM-Filter bezeichnet

Der Stammleitungsmodul (11) enthält außerdem 16 analoge Sende-Signalprozessoren (15a) bis (15n), welche die an ihren Eingangsleitungen (16a) bis (16n) ankommenden kontinuierlichen Analogsignale durch Filtern und Abtasten verarbeiten. Die Ausgangsleitungen (17a) bis (17n) führen also pulsamplitudenmodulierte (PAM-) Sende-Signale (22). Die Prozessoren (15a) bis (15n) werden häufig auch als PAM-Gatter und PCM-30 Filter bezeichnet

Die Prozessoren (12a) bis (12n) und (15a) bis (15n) werden alle über (nicht gezeigte) Taktsignalleitungen getaktet, so daß während des Betriebes irgendeines Sprechkanales nur das PAM-Gatter eines Empfangs-Prozessors (12a) bis (12n) zur Abtastung des PAM-Signales (21) von einer Sammelleitung (18) und nur das PAM-Gatter des entsprechenden Sende-Prozessors (15a) bis (15n) zur Erzeugung pulsamplitudenmodulierter Signale 35 und Abgabe an eine Sammelleitung (19) betrieben wird. Dabei entsprechen einander jeweils die mit denselben Kleinbuchstaben bezeichneten Prozessoren, d. h. (12a) und (15a), (12b) und (15b), usw. Die Eingangsleitungen (13a) bis (13n) aller Empfangs-Prozessoren (12a) bis (12n) sind jeweils mit der gemeinsamen Empfangs-Sammelleitung (18) verbunden, und alle Ausgangsleitungen (17a) bis (17n) der Sende-Prozessoren (15a) bis (15n) sind mit der gemeinsamen Sende-Sammelleitung (129) verbunden. 40 Die Sammelleitungen (18) und (19) verbinden die Prozessoren (12a) bis (12n) bzw. (15a) bis (15n) mit einem Teilnehmer-Codec-Gerät (20). Eine serielle Sammelleitung (23a), ein Seriell-Parallel-Wandler (24) und eine parallele Sammelleitung (23b) verbinden das Codec-Gerät (20) mit dem Schaltnetzwerk (10); eine parallele Sammelleitung (46b), ein Parallel-Seriell-Wandler (47) und eine serielle Sammelleitung (46a) verbinden ebenfalls das Codec-Gerät (20) mit dem Schalmetzwerk (10). Die Verbindungen der Einzelteile des 45 Codec-Gerätes (20) sind in Fig. 1 dargestellt und werden nun unter Bezug auf diese Figur beschrieben.

Empfangene serielle PCM-Signale (30), die vom Schalmetzwerk (10) abgegeben werden, werden im Seriell-Parallel-Wandler (24) in Parallelform umgewandelt und durch einen Code-Umsetzer (25) in Form eines digitalen Anpaßgliedes über die PCM-Sammelleitung (23b) empfangen. Der Code-Umsetzer (25) ist ein Lese- bzw. Festwertspeicher (ROM). Der Betrieb des Code-Umsetzers (25) wird durch eine Speichereinrichtung (26) 50 gesteuert. Bei einem an der Eingangsklemme (29) anliegenden gegebenen PCM-Eingangscode steuert ein an einen Steuereingang (27) des Code-Umsetzers (25) angelegtes Digitalsignal den an seiner Ausgangsklemme (28) abgegebenen PCM- Ausgangscode in folgender Weise.

Der Code-Umsetzer (25) enthält m "Tabellen" mit jeweils 128 Plätzen zu je 7 bits, wobei jede "Tabelle" einem unterschiedlichen Dämpfungs- oder Verstärkungsfaktor entspricht Bei der bevorzugten Ausführungsform 55 ist m = 8. Jede "Tabelle" ergibt bei jedem möglichen, an der Eingangsklemme (29) anliegenden PCM-Eingangscode einen pulscodemodulierten Dämpfungs- oder Verstärkungs-Ausgangscode an der Ausgangsklemme (28). Das Zeichenbit des 8-bit-PCM-Codes wird durch den Code-Umsetzer (25) nicht beeinflußt. Von der Speichereinrichtung (26) wird ein Steuerwort mit n bits an den Steuereingang (27) des Code-Umsetzers (25) angelegt und adressiert die n höchstwertigen Adreßbits des Code-Umsetzers (25), so daß sich eine Auswahl aus 60 einem von 2n = m möglichen Dämpfungs- oder Verstärkungsfaktoren ergibt. Bei der bevorzugten Ausführungsform der Erfindung ist n = 3. Die niederwertigen Adreßbits (7) sind diejenigen PCM-Signalanteile, die an die Eingangsklemmen (29) angelegt werden. -3-

Nr. 390 703

Ein weiteres Steuerbit, das von der Speichereinrichtung (26) an den Steuereingang (27) angelegt wird, dient dazu, das PCM-Signal an der Sammelleitung (23b) am Code-Umsetzer (25) vorbei- und direkt an die Ausgangsklemme (28) weiterzuleiten, wenn ein Kanal vorhanden ist, der weder eine Dämpfung noch eine Verstärkung erfordert. Eine detaillierte Darstellung des Betriebes derartiger Code-Umsetzer bzw. digitaler Anpaßglieder kann den US-PS 4 021652 und 4155 070 entnommen werden.

Das Ausgangssignal des Code-Umsetzers (25) an der Ausgangsklemme (28) wird einem Digital-Analog-Wandler (32) zugeführt, dessen Ausgangssignal dann als PAM-Signal an der Sammelleitung (18) liegt.

Die Sammelleitung (19) führt über einen Momentanwertspeicher (40) zum Eingang (A) eines Analog-Digital-Wandlers (33), der in herkömmlicher Weise einen Digital-Analog-Wandler (34), eine Logik (35) für sukzessive Approximation und einen analogen Komparator (36) aufweist, welche Bauteile gemäß Fig. 1 geschaltet sind. Die Logik (35) arbeitet mit aufeinanderfolgendem Prüfen von PCM-Codes bezüglich des PAM-Eingangssignales von der Sammelleitung (19), das am Eingang (A) des Komparators (36) nach Durchlaufen des Momentanwertspeichers (40) anliegt. Der Digital-Analog-Wandler (34) wandelt den von der Logik (35) abgegebenen Code in einen Analogwert um und legt diesen an den Eingang (B) des Komparators (36) an. Der Komparator (36) vergleicht den Wert am Eingang (A) mit dem Wert am Eingang (B) und erzeugt ein Ausgangssignal (37), das dem Eingang (38) der Logik (35) zugeführt wird.

Die Logik (35) arbeitet nach dem Verfahren der sukzessiven Approximation, bei dem so begonnen wird, daß die Logik (35) einen Code logisch "0" an den Digital-Analog-Wandler (34) abgibt. Wenn das Ausgangssignal (37) des Komparators (36) anzeigt, daß das an seinem Eingang (A) anliegende Signal negativer als das an seinem Eingang (B) anliegende Signal ist, so wird das erste Bit des PCM-Codes, d. h. das Vorzeichenbit, auf den Wert logisch "1” gesetzt und andernfalls auf logisch "0" belassen. Bei jedem folgenden Bit des PCM-Codes wird das Bit zunächst auf logisch "1" gesetzt und dann entweder auf logisch "1" belassen, wenn das Ausgangssignal (37) des Komparators (36) anzeigt, daß der Absolutwert des Signals am Eingang (A) größer ist als der Absolutwert des entsprechenden, am Eingang (B) anliegenden Prüfsignales, oder auf logisch "0" zurückgesetzt, wenn eine andere Anzeige durch das Ausgangssignal (37) erfolgt. Auf diese Weise werden alle 8 Bits des PCM-Codes nacheinander abgeleitet, wobei zuerst das Vorzeichenbit, dann das Bit mit dem höchsten Stellenwert usw. aufeinanderfolgen, bis das kleinstwertige Bit abgeleitet ist. Dieses Verfahren ist auf diesem Fachgebiet bekannt

Nachdem die Logik (35) den PCM-Code vollständig abgeleitet hat, wird dieser in Parallelform über eine Sammelleitung (43) und eine Schalteinrichtung (41) an eine Sammelleitung (39) weitergeleitet. Die Schalteinrichtung (41) ist vereinfacht als einfacher EIN/AUS-Schalter dargestellt, wird in der tatsächlichen Ausführungsform jedoch als Halbleiter- oder Festkörperschalter ausgebildet, der acht parallele Leiter schaltet Die strichlierte Linie zwischen der Logik (35) und der Schalteinrichtung (41) soll die Steuerung derselben durch die Logik (35) versinnbildlichen.

Zwischen der Sammelleitung (39) und einer parallelen Sammelleitung (46b) ist ein Code-Umsetzer (46) in Form eines digitalen Anpaßgliedes geschaltet, der durch die zeitweilige Speichereinrichtung (26) in gleicher Weise wie der Code-Umsetzer (25) gesteuert wird. Die Sammelleitung (46b) führt zu einem Parallel-Seriell-Wandler (47), dessen an eine serielle Sammelleitung (46a) abgegebenes Ausgangssignal das PCM-Sende-Signal (31) ist. Diese Sammelleitung (46a) führt zum Schalmetzwerk (10). Bei der bevorzugten Ausführungsform der Erfindung wird die Funktion der Code-Umsetzer (25) und (42) von einem einzigen digitalen Anpaßglied erfüllt, das unter Steuerung durch die Speichereinrichtung (26) sowohl als Code-Umsetzer (25) als auch als Code-Umsetzer (42) wirkt.

Im folgenden wird ein Ausführungsbeispiel der in Fig. 1 gezeigten Schaltung erläutert. Wie bereits erwähnt, behandelt der Stammleitungsmodul (11) nach Fig. 116 Sprechkanäle aus einer Gesamtanzahl von 32 Kanälen. Wenn die Sprechkanäle mit (0) bis (31) bezeichnet werden, so behandelt die Schaltung nach Fig. 1 jeden zweiten Kanal, also entweder alle ungeraden Kanäle (1), (3), (5),... (31) oder alle geraden Kanäle (0), (2), (4),... (30). Dies hat seinen Grund darin, daß der Analog-Digital-Wandler (33) die Zeit von zwei Sprechkanälen braucht, um sein Ausgangssignal an die Sammelleitung (39) abzugeben, und nicht schnell genug ist, um dies in der Zeit eines Sprechkanales durchzuführen.

Der Digital-Analog-Wandler (32) hingegen ist genügend schnell, um seine erforderliche Funktion während der Zeit eines Sprechkanales zu erfüllen; damit ist bei der Ausführungsform nach Fig. 1 der Digital-Analog-Wandler (32) bei jedem zweiten Sprechkanal frei und könnte also noch eine weitere Funktion übernehmen. Bei einer Variante der Ausführungsform gemäß Fig. 1, die in Fig. 2 gezeigt ist, ist ein zweiter Analog-Digital-Wandler (133) im Multiplex-Betrieb derart mit dem Analog-Digital-Wandler (33) zusammengeschaltet, daß die nicht durch diesen Analog-Digital-Wandler (33) bedienten 16 Sprechkanäle durch den zweiten Analog-Digital-Wandler (133) bedient werden.

Bei der Ausführungsform nach Fig. 1 sei z. B. angenommen, daß nur die ungeraden Sprechkanäle bedient werden und der Sprechkanal (a) während der Kanalperiode (5) vom Schalmetzwerk (10) an die Sammelleitung (23) angelegt wird. In der Kanalperiode (6) wird die PAM-Weitergabe des Kanales (a) an der PAM-Sammelleitung (18) verfügbar. Gleichfalls während dieser Kanalperiode (6) tritt das PAM-Signal (22) an der Sammelleitung (19) entsprechend dem Sprechkanal (a) auf. Die Umwandlung dieses PAM-Signales findet während der Kanalperioden (7) und (8) im Analog-Digital-Wandler (33) statt. Das Ausgangssignal des Code-Umsetzers (42) steht in paralleler Form an der Sammelleitung (46b) am Ende der Kanalperiode zur Verfügung, -4-

Nr. 390 703 und das PCM-Signal (31) steht in serieller Form an der Sammelleitung (46a) zur Aussendung an das Schaltnetzwerk (10) während der Kanalperiode (9) zur Verfügung.

Der zyklische Speicher (50) dient dazu, einen neuen Codewert in die zeitweilige Speichereinrichtung (26) für jede Richtung jedes Sprechkanales einzuspeichem. Dabei speichert der Speicher (50) zwei Codewerte für jeden Sprechkanal, d. h. insgesamt 32 Codewerte bei der in Fig. 1 gezeigten Ausführungsform, und läßt diese 32 Codewerte mit der Geschwindigkeit von zwei Codewerten bei jedem ungeraden Sprechkanal umlaufen, so daß jeder Sprechkanalrichtung (d. h. Senden oder Empfangen) jeweils ein vorbestimmter Code zugeordnet ist, welche durch die Code-Umsetzer (25) und (42) zu bewirkenden Veränderungen bestimmt

Der Prozessor (51) bewirkt unter Steuerung durch die zentrale Verarbeitungseinrichtung CPU (52) erforderlichenfalls eine Änderung der im Speicher (50) des gspeicherten Codes. Eine Tastatur (53) ermöglicht Eingriffe in Verarbeitungseinrichtung CPU (52), wobei ein Anzeige- oder Sichtgerät (54) zur Überwachung vorgesehen ist, sodaß also die im Speicher (50) gespeicherten Codes verändert werden können. Es ist darauf hinzuweisen, daß bei der bevorzugten Ausführungsform der Erfindung das Ändern der Codes im Speicher (50) durch eine Automatik bewirkt wird, die zur Vermeidung einer unübersichtlichen Beschreibung nicht dargestellt ist. Die zentrale Verarbeitungseinrichtung CPU (52) dient auch zur Steuerung des digitalen Schaltnetzwerkes (10).

Fig. 2 zeigt die bevorzugte Ausführungsform der Erfindung in vereinfachter Darstellung. Fig. 2 entspricht im wesentlichen der Fig. 1, wobei aber folgende Bestandteile hinzugefügt oder äbgewandelt sind, um anstatt der 16 mit der Ausführungsform nach Fig. 1 bedienten Sprechkanäle nunmehr 32 Sprechkanäle zu bedienen; in Fig. 2 sind die denjenigen der Fig. 1 entsprechenden Bauteile mit denselben Bezugszeichen, abgeänderte oder hinzugefügte gleichartige Bauteile mit einem um 100 erhöhten Bezugszeichen versehen, um Vergleiche ziehen zu können.

Bei dieser Variante sind 16 zusätzliche analoge Empfangssignalprozessoren (112a) bis (112n) vorgesehen, deren Eingangsleitungen (113a) bis (113n) jeweils mit einer PAM-Sammelleitung (118) gemeinsam mit den Eingangsleitungen (13a) bis (13n) der Prozessoren (12a) bis (12n) verbunden sind. Desgleichen sind 16 zusätzliche analoge Sende-Signalprozessoren (115a) bis (115n) hinzugefügt, deren Ausgangsleitungen (117a) bis (117n) mit einer PAM-Sammelleitung (19) in Verbindung stehen, an die auch die Ausgangsleitungen (17a) bis (17n) der Prozessoren (15a) bis (15n) angeschlossen sind. Die Sammelleitung führt die pulsamplitudenmodierten Sendesignale (122). Eine Sammelleitung (119a) verbindet die Sammelleitung (119) mit dem Digital-Analog-Wandler (33), und eine Sammelleitung (119b) verbindet die Sammelleitung (119) mit einem Analog-Digital-Wandler (133). Dabei sind die Sammelleitungen (118), (119), (119a) und (119b) im Zeitmultiplexverfahren betrieben. Der Wandler (133) entspricht dem Wandler (33) bis auf die Schalteinrichtung (41). Die Baugruppen (134), (135), (136) und (140) des Wandlers (133) entsprechen jeweils der Baugruppe (34), (35), (36) bzw. (40) des Wandlers (33) und werden in gleicher Weise betrieben. Je eine PCM-Sammelleitung (143) verbindet den Ausgang des Wandlers (133) mit dem Kontakt (E) der Schalteinrichtung (41). Diese Schalteinrichtung (41) wird durch die Logik (35) derart gesteuert, daß sie abwechselnd den Kontakt (C) mit einem der beiden Kontakte (D) bzw. (E) verbindet. Dieser Schaltvorgang erfolgt jeweils einmal beim Ablauf einer Kanalperiode, d. h. die Schalteinrichtung (41) verbindet bei einer Kanalperiode die beiden Kontakte (C) und (D) und in der darauffolgenden Kanalperiode die Kontakte (C) und (E); danach erfolgt wieder eine Verbindung der Kontakte (C) und (D), usw.

Demzufolge führt die Sammelleitung (39) PCM-Signale für alle 32 Sprechkanäle, die an den 16 Eingangsleitungen (16a) bis (16n) sowie an den 16 Eingangsleitungen (116a) bis (116n) vorhanden sind. In gleicher Weise führt die Sammelleitung (118) 32 PAM-Signale, die für die 16 Ausgangsleitungen (14a) bis (14n) sowie die 16 Ausgangsleitungen (114a) bis (114n) bestimmt sind. Die Speichereinrichtung (26) des im Zeitmultiplexbetrieb arbeitenden Codec-Gerätes (120) arbeitet genauso wie die entsprechende Einrichtung in Fig. 1, d. h. sie speichert zwei bestimmte Codewerte für jede Sprechkanalperiode. Der zyklische Speicher (50) ist der gleiche wie in Fig. 1, jedoch werden für den Stammleitungsmodul (111) nach Fig. 2 64 Codewerte (jeweils zwei für jeden der 32 Sprechkanäle) gespeichert und diese so zum Umlauf gebracht, daß immer zwei Codes je Sprechkanal aufitreten, d. h. ein Codewert zum Empfang und ein Codewert zum Senden. Der Prozessor (51), die Verarbeitungseinrichtung CPU (52), die Tastatur (53), das Anzeige- oder Sichtgerät (54) und das Schalmetzwerk (10) sind in Fig. 1 und 2 einander jeweils gleich ausgebildeL

Bei einer Variante der Erfindung wird das Codec-Gerät (120) nicht im Zeitmultiplexbetrieb zwischen den verschiedenen Signalprozessoren (12), (15), (112) und (115), sondern nur in Zuordnung zu einem einzigen Empfangs-Signalprozessor (12a) und einem einzigen Sende-Signalprozessor (15a) betrieben. Auf diese Weise ist der zyklische Speicher (50) entbehrlich und die Änderungen des in der Speichereinrichtung (26) gespeicherten Codes werden direkt durch den Prozessor (51) vorgenommen.

Bei einer anderen Variante der Ausführungsform gemäß Fig. 2 ist nur die Empfangsfunktion vorgesehen. Somit sind die Analog-Digital-Wandler (33) und (133) samt den zugehörigen Bauteilen, wie den Prozessoren (15a) bis (15n) und (115a) bis (115n), dem Code-Umsetzer (42) usw., entbehrlich, und die Änderungen bzw. Modifizierungen werden nur in einer Richtung, d. h. in Empfangs- oder in Senderichtung durchgeführt. Im Speicher (50) wird bloß ein Codewert für jede Sprechkanalperiode, d. h. 32 Codes für 32 Sprechkanäle, gespeichert, und die Speichereinrichtung (26) wird lediglich ein Mal je Sprechkanalperiode durch den Speicher -5-

Claims (7)

1. Nr. 390 703 (50) abgefragt. Fig. 3 zeigt eine weitere Variante der Erfindung in Form eines teilweisen Blockschaltbildes. Bei dieser Variante sind 16 analoge Empfangs-Signalprozessoren (212a) bis (212n) vorgesehen, welche die Ausgangssignale von jeweils einem von 16 Digital-Analog-Wandlern (232a) bis (232n) empfangen. Zusätzliche 16 analoge Empfangs-Signalprozessoren (312a) bis (312n) empfangen die Ausgangssignale von jeweils einem von 16 Digital-Analog-Wandlern (332a) bis (332n). Jeder dieser Wandler (232a) bis (232n) sowie (332a) bis (332n) ist so wie der Wandler (32) in Fig. 2 und jeder Prozessor (212a) bis (212n) und (312a) bis (312n) so wie der Prozessor (12a) nach Fig. 2 aufgebaut. In gleicher Weise sind 16 Analog-Digital-Wandler (233a) bis (233n) vorgesehen, welche die Ausgangssignale von 16 analogen Sende-Signalprozessoren (215a) bis (215n) empfangen, und 16 weitere Analog-Digital-Wandler (333a) bis (333n) empfangen die Ausgangssignale von jeweils einem von 16 analogen Sende-Signalprozessoren (315a) bis (315n). Auch hier sind alle Wandler (233a) bis (233n) und (333a) bis (333n) gleich wie der Wandler (33) gemäß Fig. 2 und alle Prozessoren (215a) bis (215n) und (315a) bis (315n) gleich wie der Prozessor (15a) in Fig. 2 aufgebaut. Die übrigen Bauteile und Schaltungen in Fig. 3 arbeiten in der gleichen Weise wie die in dem entsprechenden Abschnitt der Fig. 2 gezeigten. Die als digitale Anpaßglieder ausgebildeten Code-Umsetzer (25) und (42) sind in Fig. 3 mit der Speichereinrichtung (26) dargestellt. Auch diese Bestandteile entsprechen denjenigen der Fig. 2. Die übrigen Bestandteile, die den Fig. 2 und 3 gemeinsam sind, sind zur Vereinfachung der Fig. 3 weggelassen, nämlich die Seriell-Parallel-Wandler (24) und (47), der zyklische Speicher (50), der Prozessor (51), die zentrale Verarbeitungseinrichtung CPU (52), die Tastatur (53), das Anzeige- oder Sichtgerät (54) und das digitale Schaltnetzwerk (10). Diese Bestandteile sind jedoch tatsächlich in der gleichen Weise wie in Fig. 2 dargestellt auch in Fig. 3 vorhanden und geschaltet; ihre Funktion ist dieselbe wie in Zusammenhang mit Fig. 2 erläutert. Bei der Ausführungsform nach Fig. 3 wird jeweils ein eigener (analog-digital oder digital-analog arbeitender) Wandler für jeden Prozessor (212a) bis (212n), (312a) bis (312n) bzw. (215a) bis (215n) und (315a) bis (315n) verwendet. Der Rest der Schaltung nach Fig. 3 ist gleich dem entsprechenden Teil der Schaltung nach Fig. 2. Während die Wandler (232a) bis (232n), (233a) bis (233n), (332a) bis (332n) und (333a) bis (333n) unter Bezug auf Fig. 2 bereits erläutert worden sind, ist darauf hinzuweisen, daß bei der Variante nach Fig. 3 auch Wandler mit etwas geringerer Betriebsgeschwindigkeit als die der vorstehend genannten verwendet werden können, weil bei dieser Variante jeder Wandler (232a) bis (232n), (233a) bis (233n), (332a) bis (332n) und (333a) bis (333n) nur jeweils ein Ausgangssignal bei jedem der (32) Sprechkanalperioden abgeben muß. Bei der in Fig. 2 gezeigten Ausführungsform hingegen muß der Wandler (32) bei jeder Sprechkanalperiode ein Ausgangssignal und der Wandler (33) ein Ausgangssignal je zwei Sprechkanalperioden abgeben. PATENTANSPRÜCHE 1. Wandlerschaltung zur Zwischenschaltung zwischen digitalen und pulsamplitudenmodulierten Signalen und zur wahlweisen Modifizierung der digitalen Signale, mit einer Wandlereinrichtung zur Durchführung der Umwandlung zwischen den digitalen und pulsamplitudenmodulierten Signalen sowie zum Ausgleich der durch die unterschiedliche Dämpfung der Signale bedingten unterschiedlichen Signalpegel, gekennzeichnet durch eine mit der digitalen Seite der Wandlereinrichtung (32, 33) seriengeschaltete steuerbare Code-Umsetzungseinrichtung (25, 42), die mehrere digital codierte Signale enthält, welche verschiedenen Dämpfungs- oder Verstärkungsfaktoren entsprechen und am Ausgang der Code-Umsetzungseinrichtung (25,42) ein abgeschwächtes bzw. verstärktes pulscodemoduliertes Ausgangssignal für jedes dem Eingang der Code-Umsetzungseinrichtung (25, 42) zugeführte pulscodemodulierte Eingangssignal ergeben, und über einen Steuereingang (27) durch eine Speichereinrichtung (26) zur Steuerung des Betriebes der Code-Umsetzungseinrichtung (25,42) in Abhängigkeit vom Speicherinhalt der Speichereinrichtung (26) gesteuert ist, wobei durch die Steuersignale der Speichereinrichtung (26) die in der Code-Umsetzungseinrichtung (25,42) gespeicherten Dämpfungs- oder Verstärkungsfaktoren ausgewählt werden und dementsprechend das Ausmaß der in die von der Code-Umsetzungseinrichtung (25,42) verarbeiteten digitalen Signale eingeführten Veränderungen gesteuert ist. -6- Nr. 390 703
2. 2. Wandlerschaltung nach Anspruch 1, zur Verwendung bei einem digitalen Femsprechschaltnetzwerk, dadurch gekennzeichnet, daß die Wandlerschaltung einen Digital-Analog-Wandler (32) sowie wenigstens einen Analog-Digital-Wandler (33; 133) aufweist, daß die Code-Umsetzungseinrichtung in zwei Code-Umsetzer (25; 42) unterteilt ist, von denen der erste mit dem digitalen Eingang des Digital-Analog-Wandlers (32) in Reihe geschaltet ist und dem eingangsseitig digitale Signale zugeführt sind und der ausgangsseitig pulscodemodulierte Signale an den Digital-Analog-Wandler (32) abgibt und von denen der zweite mit dem Analog-Digital-Wandler (33; 133) in Reihe geschaltet ist, wobei dieser Analog-Digital-Wandler (33; 133) mit pulsamplitudenmodulierten Signalen beaufschlagt ist und pulscodemodulierte Signale an den zweiten Code-Umsetzer (42) abgibt, und daß die Speichereinrichtung (26) an beide Code-Umsetzer (25; 42) angeschlossen ist.
3. 3. Wandlerschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Speichereinrichtung (26) an einen zyklischen Speicher (50) angeschlossen und von diesem gesteuert ist, und daß der zyklische Speicher (50) mindestens einen digitalen Code je Sprechkanal speichert und die gespeicherten digitalen Codes zyklisch umsetzt und dabei jeweils einen digitalen Code an die Speichereinrichtung (26) mit einer Geschwindigkeit von mindestens 1 Code/Sprechkanal abgibt.
4. 4. Wandlerschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Speichereinrichtung (26) jeweils zweimal bei jedem Sprechkanalablauf abgefragt ist und zur Speicherung des jeweiligen digitalen Codes sowie zur Steuerung des Ausmaßes der durch die beiden Code-Umsetzer (25; 42) bewirkten Änderungen dient.
5. 5. Wandlerschaltung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß der zyklische Speicher (50) zur Steuerung der Speichereinrichtung (26) zum Speichern der digitalen Codes in regelmäßiger Ordnung ausgebildet ist.
6. 6. Wandlerschaltung nach den Ansprüchen 3 bis 5, dadurch gekennzeichnet, daß an den zyklischen Speicher (50) ein von der zentralen Verarbeitungseinrichtung (52) des digitalen Femsprechschaltnetzwerkes abhängiger Prozessor (51) zum wahlweisen Ändern der in dem zyklischen Speicher (50) gespeicherten digitalen Codes angeschlossen ist.
7. 7. Wandlerschaltung nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß die Code-Umsetzungseinrichtung (25, 42) ein digitales Anpaßglied ist. Hiezu 4 Blatt Zeichnungen -7-