DE2538543B2 - Verfahren zur Umsetzung von Analog-Signalen in Digital-Signale und von Digital-Signalen in Analogsignale - Google Patents

Description

Die Hauptanmeldung P 25 34 109.7 bezieht sich auf ein Verfahren und eine Schaltungsanordnung zur Umsetzung von Analog-Signalen, insbesondere PAM-

Signalen, in Digital-Signaie, insbesondere PCM-Signale, und zur Umsetzung von Digital-Signalen, insbesondere PCM-Signalen, in Analog-Signale, insbesondere PAM-Signale, in Fernmeldeanlagen mit Teilnehmerstellen, die jeweils eine Analog-Signale abgebende Sendeeinrich tung und eine Analog-Signale aufnehmende Empfangs einrichtung aufweisen, die ferner jeweils während der Dauer von Zeitfächern von Zeitfachfolgen mit zyklisch wiederholt in Pulsrahmen auftreter· Jen Zeitfächern mit Digital-Signale aufnehmenden Signalaufnahmeeinrich tungen bzw. mit Digital-Signale abgebenden Signalab gabeeinrichtungen verbindbar sind und denen jeweils für die Umsetzung der Analog-Signale in Digital-Signale ein Analog-Digital-Wandler zugehörig ist, dessen für die Abgabe des dem jeweils umzusetzenden Analog-Si gnal entsprechenden Digital-Signals dienender Schal lungsteil für die Aufnahme eines in ein Analog-Signal umzusetzenden Digital-Signals ausgenutzt wird, wobei bei Verwendung eines nach dem Iterativprinzip arbeitenden teilnehmerstellenindividuellen Analog-Di-

gital-Wandlers mit einem Zähler, einem durch dessen Z2hlersignale steuerbaren Zwischenregister, einem diesem Zwischenregister nachgeschalteten Digital-Analog-Umsetzer und einem mit einem Eingang am Ausgang dieses Digital-Analog-Umsetzers angeschlos senen Vergleicher, dem an einem anderen Eingang jeweils in Digital-Signale umzusetzende Analog-Signale zugeführt werden und der mit seinem Ausgangssignal die Abgabe der Zählersignale an das genannte Zwischenregister zu steuern vermag, während einer einem Pulsrahmen entsprechenden Dauer innerhalb einer Teilzeitspanne das in ein der Empfangseinrichtung der betreffenden Teilnehmerstelle zuzuführendes Analog-Signal umzusetzende Digital-Signal nach Einspeicherung in das genannte Zwischenregister in dem

t>5 zugehörigen Digital-Analog-Umsetzer und innerhalb einer anderen Teilzeitspanne das von der zugehörigen Sendeeinrichtung der betreffenden Teilnehmerstelle abgegebene, in ein Digital-Signal umzusetzende Ana-

log-Signal in dem zugehörigen Analog-Digital-Wandler umgesetzt wird.

Obwohl gemäß dem Verfahren nach der Hauptanmeldung der zu dem Analog-Digital-Wandler gehörende Zähler stets betrieben ist und somit der betreffende Analog-Digital-Wandler stets in Betrieb ist, können sich jedoch unter Umständen Schwierigkeiten bei der Umsetzung vor. Digital-Signalen in Analog-Signale ergeben. Dies ist dann der Fall, wenn der betreffende Zähler so schnell arbeitet, daß er den Digital-Analog-Umsetzer des Analog-Digital-Wandlers für die Umsetzung von Digital-Signalen zu Zeitpunkten ansteuert, zu denen ein bereits in ein Analog-Signal umgesetztes Digital-Signal noch für eine Umsetzung verfügbar ist Hierdurch würde es nämlich zu fehlerhaften Mehrfachumsetzungen der Digital-Signale kommen. Der Erfindung Hegt nun die Aufgabe zu Grunde, einen Weg zu zeigen, wie auf relativ einfache Weise sichergestellt werden kann, daß ein auftretendes Digital-Signal nur ein einziges Mai in ein Analog-Signal umgesetzt wird.

Gelöst wird die vorstehend aufgezeigte Aufgabe ausgehend von einem Verfahren gemäß dem Hauptpatent erfindungsgemäß dadurch, daß die Zeitfächer einer der Teilnehmerstelle für die Aufnahme von Signalen und gegebenenfalls für eine Abgabe von Signalen zugeteilten Zeitfachfolge für eine solche Steuerung des Zählers des Analog-Digital-Wandlers mitausgenutzt werden, daß dieser Zähler auf das Auftreten jedes derartigen Zeitfaches hin lediglich einen Zählzyklus ausführt, innerhalb dessen er sämtliche Zählerstellungen durchläuft Hierdurch ergibt sich der Vorteil, daß auf relativ einfache Weise sichergestellt ist, daß jedes in ein Analog-Signal umzusetzende Digital-Signal für eine Umsetzung nur ein einziges Mal erfaßt wird

Gemäß einer zweckmäßigen Ausgestaltung der Erfindung wird der Zähler mit Taktimpulsen solcher Frequenz angesteuert, daß die Zählzyklusdauer kleiner ist als die Periode der Zeitfächer der der genannten Teilnehmerstelle zugeteilten Zeitfachfolge. Hierdurch ergibt sich der Vorteil, daß auf besonders einfache Weise sichergestellt ist, daß sich der Zähler zum Zeitpunkt des Auftretens des jeweiligen in ein Analog-Signal umzusetzendes Digital-Signals in seiner Ausgangszählerstellung befindet

Gemäß einer weiteren zweckmäßigen Ausgestaltung der Erfindung wird aus jedem in ein Analog-Signal umzusetzenden, während der Dauer jeweils eines Zeitfaches der der genannten Teilnehmerstelle zugeteilten Zeitfachfolge auftretenden Digital-Signal mittels einer Impulsgewinnungsschaltung ein Steuersignal abgeleitet, welches mit einem bestimmten Pegel während der Zeitspanne abgegeben wird, während der das genannte Digital-Signal auftritt, und welches dem Setzeingang eines Flip-Flops zugeführt wird, dessen im Setzzustand mit einem »1 «-Pegel auftretendes Ausgangssignal zur Steuerung eines den genannten Zähler mit dem Ausgang eines Taktgenerators verbindenden Schalters herangezogen wird und dessen Rückstelleingang am Ende eines Zählzyklus ein Rückstellsignal zugeführt wird. Hierdurch ergibt sich der Vorteil, daß auf besonders einfache Weise sichergestellt ist, daß der Zähler jeweils nach Ausführung eines Zählzyklus in einer bestimmten Zählerstellung, nämlich der Ausgangszählerstellung, verbleibt und aus dieser Zählerstellung erst dann herausgeführt wird, wenn ein in ein Analog-Signal umzusetzendes Digital-Signal auftritt

Gemäß einer noch weiteren zweckmäßigen Ausgestaltung der Erfindung werden von der Impulsgewin- nungsschal'ung auf jedes in ein Analog-Signal umzusetzende Digital-Signal bin ferner Taktimpulse abgegeben, die den Takteingängjen eines für die Aufnahme der Digital-Signale dienenden Eingaberegisters und gegebenenfalls eines für die Abgabe von Digital-Signalen vorgesehenen Ausgaberegisters zugeführt werden. Hierdurch ergibt sich der Vorteil, daß auf relativ einfache Weise eine Taktsteuerung der erwähnten Register ermöglicht ist

Anhand einer Zeichnung wird die Erfindung nachstehend an einem Ausführungsbeispiel näher erläutert In der Zeichnung ist schematisch eine Teilnehmerstelle Tn mit einer im oberen Teil der betreffenden Figur angedeuteten Sendeeinrichtung und mit einer im unteren Teil der betreffenden Figur angedeuteten Empfangseinrichtung dargestellt Diese Teilnehmerstelle Tn — bei der as sich insbesondere um eine Teilnehmerstelle eines PCM-Zeitmultiplex-Fernsprechvermittlungssystems handeln mag — ist mit ihrer Sendeeinrichtung über ein Tiefpaßfilter Λρ 1 und einen Schalter 52 mit einem Kondensator Co verbunden. An diesem Kondensator Co ist der eine Eingang eines Vergleichers Cp angeschlossen, der ein Analog-Vergleicher ist. Der betreffende Vergleicher Cp kann z. B. einen Differenzverstärker enthalten, der mit seinem nichtinvertierenden Eingang (+) an dem erwähnten Kondensator Co angeschlossen ist Der erwähnte Vergleicher Cp ist mit einem weiteren Eingang an/ Ausgang eines Digital-Analog-Umsetzers DAC angeschlossen. Mit diesem Eingang des Vergleichers Cp kann der invertierende Eingang (-) des zuvor erwähnten Differenzverstärkers verbunden sein.

Am Ausgang des Vergleichers Cp sind durch UND-Glieder gebildete Verknüpfungsglieder GH bis G18 mit ihrem jeweils einen Eingang angeschlossen. Diese Eingänge der UND-Glieder G11 bis G18 stellen damit gewissermaßen Entriegelungseingänge du·. Mit ihren anderen Eingängen sind die UND-Glieder GIl bis G18 an Ausgängen a 5, a 7, a 8, a 9, a 10, a 11, a 12, a 13 bzw. a 14 eines Zählers Ct angeschlossen. Dieser Zähler Ct ist im vorliegenden Fall ein 16stufiger 1-aus-n-Zähler. Mit ihren Ausgängen sind die UND-Glieder GU bis G18 an den einen Eingängen von Flip-Flops FFl bis FF8 angeschlossen. Diese Flip-Flops FFl bis FF8 bilden Registerstufen eines Zwischenregisters. Bei den Flip-Flops FFl bis FF8 mag es sich um herkömmliche JK-FIip-Flops handeln; sie weisen jeweils Steuereingänge / und K, einen Takteingang T, einen Setzeingang Pr und einen Rückstelleingang Rs sowie einen Ausgang Q auf.

Von den UND-Gliedern GIl bis G18 ist das UND Glied G11 mit seinem Ausgang am J-Eingang des Flip-Flops FFl angeschlossen; demgegenüber sind die UND-Glieder G12 bis G18 mit ihren Ausgängen an den K-Eingängen der Flip-Flops FF2 bis FF8 angeschlossen. Der K-Eingang des Flip-Flops FFl liegt hingegen an Masse. Die J-Eingänge der Flip-Flops FF2 bis FF8 sind direkt an den Ausgängen a 7 bis a 13 des Zählers Ct angeschlossen. Die Takteingänge T der Flip-Flops FFl bis FF8 sind, ohne daß dies in der Zeichnung näher gezeigt ist, am Ausgang eines Taktgenerators C/angeschlossen, und zwar vorzugsweise über einen Schalter 51. Die Setzeingänge Pr der Flip-Flops FFl bis FF8 sind mit den Ausgängen von weiteren Verknüpfungsgliedern G1 bis G 8 verbunden, die ebenfalls durch UND-Glieder gebildet sein mögen. Die einen Eingänge dieser UND-Glieder Gl bis G 8 sind miteinander verbunden an einem Ausgang a 2 des

Zählers Ct angeschlossen. Die anderen Eingänge der UND-Glieder Gi bis G 8 sind an den Ausgängen der Registerstufen eines Eingaberegisters Regt angeschlossen, welches eingangsseitig an einer Leitung PCMan angeschlossen ist, über die dem betreffenden Eingaberegister Reg 1 in Analogsignale umzusetzende Digltal-Signale von einer Signalabgabeeinrichtung zugeführt werden. Dies mögen im vorliegenden Fall PCM-Signale sein. Demgemäß besitzt das Eingaberegister Reg 1 eine der Anzahl der jeweils ein PCM-Wort bildenden Bits entsprechende Anzahl von Registerstufen. Die UND-Glieder GI bis G 8 sind mit ihren erwähnten anderen Eingängen an den Ausgängen solcher Registerstufen des Eingaberegisters Reg ί angeschlossen, daß die Reihenfolge der Wertigkeit der einzelnen Bits des umzusetzenden Digital-Signals im Zuge der vorzunehmenden Digital-Analog-Umsetzung richtig berücksichtigt ist.

Mit ihren Rückstelleingängen Rs sind die Flip-Flops FFX bis FF8 gemeinsam an einem Zählerausgang a I und an einem Zählerausgang a 4 des Zählers Ct angeschlossen.

Mit ihren Ausgängen Q sind die Flip-Flops FFl bis FF8 an gesonderten Eingängen des Digital-Analog Umsetzers DA C angeschlossen. Dieser Digital-Analog-Umsetzer hat die Aufgabe, auf die ihm jeweils zugeführte Codefolge hin ein dieser entsprechendes analoges Ausgangssignal abzugeben. Zu diesem Zweck kann der betreffende Digital-Analog-Umsetzer durch ein herkömmliches /?-2/?-Netzwerk gebildet sein, bei dem den Verbindungspunkten der einzelnen vorgesehenen Widerstände Konstantströme von gesonderten Konstantstromquellen her zuführbar sind, die durch die Bits des jeweils umzusetzenden Digital-Signals wirksam steuerbar sind. Ein solcher Digital-Analog-Umsetzer ist z. B. aus der GBPS 11 58 453, Fig. 2, bekannt; er vermag das ihm jeweils zugeführte Digital-Signal unter Brücksichtigung einer nichtlinearen Knickkennlinie in ein entsprechendes Analog-Signal umzusetzen.

An den Q-Ausgängen der Flip-Flops FFl bis FF8 sind ferner die einen Eingänge von Verknüpfungsgliedern G 21 bis G 28 angeschlossen, die ebenfalls durch UND-Glieder gebildet sein können. Diese UND-Glieder G 21 bis (728 sind mit ihren anderen Eingängen gemeinsam an einem Ausgang a 15 des Zählers Ct angeschlossen. Mit ihren Ausgängen sind die UND-Glieder G 21 bis G 28 an den Eingängen jeweils einer Registerstufe von ein Ausgaberegister Reg 2 bildenden Registerstufen angeschlossen. Dabei sind die <?-Ausgänge der Flip-Flops FF 1 bis FF8 in solcher Reihenfolge mit den Eingängen des Ausgaberegisters Reg 2 verbunden, daß die Bits der von diesem Ausgaberegister Reg2 abgegebenen DigitaJ-Sigr.aie in derselben Wertigkeitsreihenfolge auftreten, in der die Bits von Digital-Signalen auftreten, die dem Eingaberegister Reg 1 zugeführt werden. Das Ausgaberegister Reg 2 — das eine der Anzahl der ein Digital-Signal bildenden Bits entsprechende Anzahl von Registerstufen aufweist — ist ausgangsseitig an einer Leitung PCMab angeschlossen, über die Digital-Signale an eine Signalaufnahmeeinrichtung, wie an eine der betrachteten Schaltungsanordnung entsprechende Schaltungsanordnung, abgegeben werden können. Bei diesen Digital-Signalen mag es sich im vorliegenden FaI! air. PCM-Signale handeln. Die erwähnten UND-Glieder G 21 bis G 28, die nur zu bestimmten Zeitpunkten übertragungsfähig sind, gehören dabei zu einer Signalabgabeschaltung Sab.

Am Ausgang des Digital-Analog-Umsetzers DAC

ist die obenerwähnte Empfangseinrichtung der Teilnehmerstelle Tn über ein Tiefpaßfilter Lp 2 und einen Schalter 53 angeschlossen. Der Schalter 53 und der oben bereits erwähnte Schalter 52 sind mit ihren Betätigungseingängen an einem Ausgang a 3 des Zahlers Ct angeschlossen. Der Zähler Ct ist mit einem Zahleingang e über einen Schalter 51 am Ausgang des bereits erwähnten Taktgenerators Cl angeschlossen. Der Betätigungseingang des Schalters 51 ist am

in Ausgang eines Flip-Flops KS angeschlossen, und zwar an demjenigen Ausgang, der im Setzzustand dieses Flip-Flops KS ein den Schalter 51 schließendes »!«-Signal abgibt Der Setzeingang 5des Flip-Flops KS ist an einem Ausgang 01 einer Impulsgewinnungsschal-

i*> tung Ts angeschlossen. Der Rückstelleingang R des Flip-Flops KS ist an einem Ausgang a 16 des Zählers Ct angeschlossen. Dieser Ausgang a 16 des Zählers Ct gibt, wie weiter unten noch ersichtlich werden wird, am Ende eines jeden Zählzyklus ein »!«-Signal ab. Die Impulsge-

.'" winnungsschaltung Ts ist mit ihrem Eingang an der Leitung PCMan angeschlossen, über die dem Eingaberegister Regt die in Analog-Signale umzusetzenden Digital-Signale zugeführt werden. Diese Digital-Signale treten im vorliegenden Fall während der Dauer von

-'"> Zeitspannen auf, die Zeitfächertl einer Zeitfachfolge entsprechen, welche der Teilnehmerstelle zumindest für die Dauer einer Signalübertragung zugeteilt ist, die der betrachteten Schaltungsanordnung zugehörig ist. Mit anderen Worten ausgedrückt heißt dies, daß hier die

w Zeitfachimpulse einer der Teilnehmerstelle Tn für eine Signalaufnahme/Signalabgabe zugeteilten Zeitfachimpulsfolge mit den Digital-Signalen gewissermaßen moduliert sind, die auf der Leitung PCMan auftreten. Das am Ausgang 01 der Impulsgewinnungsschaltung

i"' Ti auftretende Steuersignal tritt mit einem »!«-Signalpegel während der Zeitspanne auf, während der das jeweilige Digital-Signal auf der Leitung PCMan auftritt. An einem weiteren Ausgang 02 gibt die Impulsgewinnungsschaltung Ts auf das Auftreten des jeweiligen

■'» Digital-Signals hin, das ihrem Eingang zugeführt wird, Taktimpulse ab. Die Anzahl der auf das Auftreten eines Digital-Signals vom Ausgang 02 der Impulsgewinnungsschaltung Ts abgegebenen Taktimpulse entspricht dabei der Anzahl von Bits, die das jeweilige Digital-Signal

■>5 bilden. Diese Taktimpulse werden den Takteingängen des Eingaberegisters Regt und des Ausgaberegisters Reg 2 zugeführt. Die betreffenden Taktimpulse bewirken im Fall des Eingaberegisters Regi, daß die Bits jedes auf der Leitung PCMan auftretenden Dig*°'al-Si gnals im Rhythmus dieser Taktimpulse in das Eingabe register Regi eingeführt werden. Im Falle des Ausgaberegisters Reg2 bewirken die genannten Taktimpulse, daß die Bits des in diesem Register befindlichen Digital-Signals im Rhythmus der betreffenden Taktim pulse an die Leitung PCMab abgegeben werden.

Die vorstehend betrachtete Schaltungsanordnung — umfassend den Zähler Ct, das die Flip-Flops FFl bis FF8 enthaltende Zwischenregister, den diesem Zwischenregister nachgeschalteten Digital-Analog-Umset- zer DAC und den Vergleicher Cp, der mit einem Eingang am Ausgang des Digital-Analog-Umsetzers DAC angeschlossen ist, der an seinem anderen Eingang die jeweils in Digital-Signale umzusetzenden Analog-Signsle zugeführt erhält and der ausgangsseitig die Abgabe der Zahlersignale an das genannte Zwischenregister über die Verknüpfungsglieder GIl bis G18 zu steuern gestattet - stellt einen nach dem Iterativprinzip arbeitenden Analog-Digital-Wandler dar. Dieser Ana-

log-Digital-Wandler ist in dem Fernmeldesystem teilnehmersteüenindividuell vorgesehen.

Nachdem zuvor der Aufbau der in der Zeichnung dargestellten Schaltungsanordnung erläutert worden ist, sei nunmehr die Arbeitsweise dieser Schaltungsanordnung soweit betrachtet, wie sie sich von der Arbeitsweise der im Hauptpatent beschriebenen Schaltungsanordnung unterscheidet Zuvor sei jedoch darauf hingewiesen, daß die Taktfolgefrequer.z der von dem Taktgenerator Cl abgegebenen Taktimpulse und der Aufbau des Zählers Cl so gewählt sind, daß im Betrieb an den einzelnen Zählerausgängen jeweils in einem bestimmten Zyklus Zählerausgangssignale auftreten. Dieser Zyklus bzw. Zählzyklus ist hier kurzer als der Zyklus, in welchem Digital-Signale auf den Leitungen PCMan und PCMab des Fernmeldesystems auftreten.

WährpnH Hif» Dioital-dcrnal«» auf Af>n opnannlcn an den Zählerausgängen a 1 bis a 14 werden zunächst das dem Eingaberegister Reg 1 zugeführte Digital-Signal in ein Analog-Signal und sodann ein von der Sendeeinrichtung der zugehörigen Teilnehmerstelle Tn gegebenenfalls abgegebenes Analog-Signal in ein Digital-Signal umgesetzt. Die Umsetzung des Digital-Signals in ein Analog-Signal, welches der Empfangseinrichtung der zugehörigen Teilnehmerstelle Tn zuzuführen ist, erfolgt innerhalb einer ersten Teilzeitspanne in dem laufenden Zählzyklus; die Umsetzung eines Analog-Signals in ein Digital-Signal erfolgt innerhalb einer zweiten Teilzeitspanne in dem laufenden Zählzyklus; diese zweite Teilzeitspanne schließt sich an die erste Teilzeitspanne an.

Mit dem Auftreten eines Zählerausgangssignals am Zählerausgang a 15 werden die UND-Glieder G 21 bis ΓΖΟΛ iihssrtracriinocfahia ffpmarhl Πίρς hat 71ΙΓ Fnlcrp

Leitungen in einem zeitlichen Abstand bzw. Zyklus von L. R. 125 us auftreten, kann der Zählzyklus eine Dauer von z. B. 120 μβ besitzen. Die Zyklusdauer von 125 us entspricht im übrigen der Pulsrahmendaucr in herkömmlichen PCM-Zeitmultiplex-Fernsprechvermittlungssystemen.

Im folgenden sei angenommen, daß dem Eingaberegister Regt der betrachteten Schaltungsanordnung ein 2, Digital-Signal von einer Signalabgabeeinrichtung zugeführt wird — das in ein der Teilnehmerstelle zuzuführendes Analog-Signal umzusetzen ist. Auf G jnd der daraufhin erfolgenden Abgabe eines »1 «-Signals vom Ausgang 01 der Impulsgewinnungs- w schaltung Ts wird das Flip-Flop KSgesetzt. Dies hat zur Folge, daß der Schalter 51 geschlossen wird. Dadurch gelangen nunmehr vom Ausgang des Taktgenerators Cl — der im übrigen für eine Vielzahl von entsprechenden Schaltungsanordnungen ausgenutzt sein kann (wie dies α durch ein Vielfach-Schaltzeichen zwischen dem Ausgang des Taktgenrators CI und dem Schalter 51 angedeutet ist) — Taktimpulse an den Zählereingang e des Zählers Ct. Da sich der Zähler Ct annahmegemäß in seiner Ausgangszählerstellung befinden soll, in der von au keinem der in der Zeichnung angegebenen Ausgänge ein Zählerausgangssignal abgegeben wird, läuft nunmehr ein Zählzyklus und damit ein mit diesem übereinstimmender Umsetzzyklus ab. Im Zuge dieses Zählzyklus treten Zählerausgangssignale einzeln nach- « einander an den bezeichneten Zählerausgängen a I bis a 5 sowie a 7 bis a 16 des Zählers Ct auf. Die betreffenden Zählerausgangssignale mögen dabei in einer Reihenfolge aufeinanderfolgend auftreten, die der Bezeichnung der Ausgänge des Zählers Ct entspricht. v> Demgemäß wird innerhalb jedes Zählzyklus zunächst am Zählerausgang a I ein Zählerausgangssignal auftreten. Sodann wird am Zählerausgang a 2 ein Zählerausgangssignal auftreten usw., bis schließlich am Zählerausgang a 16 ein Zählerausgangssignal auftritt Das am Zählerausgang a 16 auftretende Zählerausgangssignal ist das letzte Zählerausgangssignal innerhalb eines jeden Zählzyklus. Nach Auftreten dieses letzten Zählerausgangssignals tritt zu Beginn des nächsten Zählzyklus wieder am Zählerausgang a 1 ein Zähleraus- e>o gangsssignal auf. Die Zählerausgangssignale an den einzelnen Zählerausgängen können jeweils dieselbe Dauer besitzen wie jeder der vom Taktgenerator Cl abgegebenen Taktimpuise; sie können im übrigen von anderer Dauer sein als die Bits der auf den Leitungen PCMan und PCMab auftretenden Digital-Signale, die insbesondere PCM-Signale sein mögen.

Im Zuge des Auftretens von Zählerausgangssignalen daß die von den Flip-Flops FFi bis FFS abgegebenen Bits nunmehr in die Registerstufen des Ausgaberegisters Reg2 eingespeichert werden. Damit steht das dem von der Sendeeinrichtung der Teilnehmerstelle Tn abgegebenen Analog-Signal entsprechende Digital-Signal für eine Übertragung über die Leitung PCMab zu einer Signalaufnahmeeinrichtung hin zur Verfügung, die wie die obenerwähnte Signalabgabeeinrichtung Teil einer PCM-Vermittlungsstelle sein kann und die z. B. durch einen Vollspeicher für einen Verbindungsverkehr in ankommender Verbindungsrichtung gebildet sein kann. Die Signalabgabeeinrichtung kann dabei z. B. ebenfalls durch einen Vollspeicher gebildet sein, allerdings für einen Verbindungsverkehr in abgehender Verbindungsrichtung.

Das zuletzt erwähnte Digital-Signal — welches auch ohne Zwischenspeicherung in dem Ausgaberegister Reg 2 an die Leitung PCMab abgegeben werden könnte, wobei dann die UND-Glieder G 21 bis G 28 mit ihren mit dem Zähler Ct verbundenen Eingängen während der Dauer eines Digital-Signals nacheinander in den übertragungsfähigen Zustand gesteuert würden und ausgangsseitig über ein ODER-Glied zusammengefaßt an der Leitung PCMab angeschlossen wären — wird über die Leitung PCMab übertragen, wenn im vorliegenden Fall den Takteingängen der Registerstufen des Ausgaberegisters Reg 2 Taktimpulse vom Ausgang 02 der Impulsgewinnungsschaltung Ts zugeführt werden. Dies ist der Fall, wenn der Impulsgewinnungsschaltung Ts eingangsseitig ein in ein Analog-Signal umzusetzendes Digital-Signal zugeführt wird, wie dies oben bereits erläutert worden ist. Bevor diese Übertragung des Digital-Signals über die Leitung PCMab erfolgt soll jedoch der Zähler Ct von seinem Ausgang a 16 ein »!«-Zählerausgangssignal abgeben, durch das das Flip-Flop KS in seinen Rückstellzustand gesteuert wird. In diesem Rückstellzustand wird dem mit diesem Flip-Flop KS verbundenen Betätigungseingang des Schalters 51 kein diesen Schalter 51 schließendes »1 «-Signal mehr zugeführt Dies hat zur Folge, daß der Zähler Ct keine Taktimpulse mehr vom Taktgenerator Cl zugeführt erhält Erst wenn die Impulsgewinnungsschaltung Ts von ihrem Ausgang 01 wieder ein »1 «-Signal abgibt und daraufhin das Flip-Flop K5 wieder in seinen Setzzustand gelangt, wird der Schalter 51 geschlossen. Daraufhin beginnt dann der Zähler Ct wieder mit der Ausführung eines neuen Zählzyklus, innerhalb dessen er sämtliche Zählerstellungen durchläuft Auf diese Weise ist also die beschriebene Schaltungsanordnung hinsichtlich ihres Betriebes auf den Betrieb der Digital-Signale abgebenden Signalab-

gabeeinrichlung bzw. auf den Betrieb der Digital-Signa-Ie aufnehmenden Signalaufnahmeeinrichtung synchronisiert, und zwar durch die Zeitfächer der Zeitfachfolge, die der Teilnehmerstelle Tn — welcher die betrachtete Schaltungsanordnung zugehörig ist — für eine Signalaufnahme von der Signalabgabeeinrichtung und gegebenenfalls für eine Signalabgabe an die Signalaufnahmeeinrichtung zugeteilt ist.

Mit Ausbleiben von Digital-Signalen auf der Leitung PCMan bleibt der Zähler Cl in seiner Ausgangsstellung stehen. Um dabei in dem Eingaberegister Reg I und in dem Ausgaberegister Reg 2 gegebenenfalls noch vorhandene Signale zu löschen, kann eine Zurückstellung der Registerstufen dieser Register erfolgen. Zu diesem Zweck kann z. B. von der Teilnehmerstelle Tn ein gesondertes Rückstellsignal abgegeben werden, wenn nach Ablauf einer gewissen Zeitspanne in dieser Ct der in der Zeichnung dargestellten Schaltungsanordnung dann zur Ausführung eines Zählvorgangs in Betrieb gesetzt wird — und zwar durch die Zuführung von Taktimpulsen von dem Taktgenerator Cl her —, wenn ein in ein Analog-Signal umzusetzendes Digital-Signal auf der Leitung PCMan auftritt Dies bedeutet also, daß der Analog-Digital-Wandler hier in beabsichtigter Weise nur dann zur Umsetzung von Digital-Signalen in Analog-Signale und von Analog-Signalen in Digital-Signale in Betrieb gesetzt wird, wenn in Analog-Signale umzusetzende Digital-Signale auftreten. Besteht der Wunsch, von der betreffenden Teilnehmerstelle 77? aus Analog-Signale in dem dieser Teilnehmcrstelle zugehörigen Analog-Digital-Wandler umzusetzen und als Digital-Signale abzugeben, so muß — um den betreffenden Analog-Digital-Wandler in Betrieb setzen zu können — gewartet werden, bis für

I CIIIICIIIIICI31CIIC III KCIII WCIlCICM AAIlClIUg-OIgMiII 1IICIII

eintrifft. Das betreffende Signal könnte über einen in de:r Teilnehmerstelle Tn enthaltenen Schalter abgegeben werden, der kapazitiv mit den Rückstelleingängen der Registerstufen der genannten Register verbunden ist und der nach Ablauf der erwähnten Zeitspanne einen »!«-Rückstellimpuls an die erwähnten Rückstelleingänge abgibt.

Im vorstehenden ist erläutert worden, daß der Zähler Analog-Signale umzusetzende Digital-Signale auftreten. Auf diese Weise kann also beispielsweise von einer Vermittlungszentrale, an der die betreffende Teilnehmerstelle mit ihrem Analog-Digital-Wandler angeschlossen ist, durch Abgabe von Digital-Signalen festgelegt werden, wann die Abgabe von Nachrichtensignalen von einer Teilnehmerstelle, wie der hier betrachteten Teilnehmerstelle Tn, erwünscht ist.

Hierzu 1 Blatt Zeichnungen

Claims (4)

Patentansprüche:

1. Verfahren zur Umsetzung von Analog-SignaJen, insbesondere PAM-Signalen, in Digital-Sigriale, insbesondere PCM-Signale, und zur Umsetzung von Digital-Signalen, insbesondere PCM-Signalen, in Analog-Signale, insbesondere PAM-Signale, in Fernmeldeanlagen mit Teilnehmerstellen, die jeweils eine Analog-Signale abgebende Sendeeinrichtung und eine Analog-Signale aufnehmende Empfangseinrichtung aufweisen, die ferner jeweils während der Dauer von Zeitfächern von Zeitfach folgen mit zyklisch wiederholt in Pulsrahmen auftretenden Zeitfächern mit Digital-Signale aufnehmenden Signalaufnahmeeinrichtungen bzw. mit Digital-Signale abgebenden Signalabgabeeinrichtungen verbindbar sind und denen jeweils für die Umsetzung der Analog-Signale in Digital-Signale ein Analog-Digital-Wandler zugehörig ist, dessen fur die Abgabe des dem jeweils umzusetzenden Analog-Signal entsprechenden Digital-Signals dienender Schaltungsteil für die Aufnahme eines in ein Analog-Signal umzusetzenden Digital-Signals ausgenutzt wird, wobei bei Verwendung eines nach eiern Iterativprinzip arbeitenden teilnehmerstellenindividuellen Analog-Digital-Wandlers mit einem ZäMer, einem durch dessen Zählersignale steuerbaren Zwischenregister, einem diesem Zwischenregister nachgeschauten Digital-Analog-Umsetzer und einem mit einem Eingang am Ausgang dieses Digital-Analog-Umsetzers angeschlossenen Vergleicher, dem an einem anderen Eingang die jeweils in Digital-Signale umzusetzenden Analog-Signale zugeführt werden und der mit seinem Ausgangssignal die Abgabe der Zählersignale an das genannte Zwischenregister zu steuern vermag, während einer einem Pulsrahmen entsprechenden Dauer innerhalb einer Teilzeitspanne das in ein der Empfangseinrichtung der betreffenden Teilnehmerstelle zuzuführendes Analog-Signal umzusetzende Digital-Signa¹ nach Einspeicherung in das genannte Zwischenregister in dem zugehörigen Digital-Analog-Umsetzer und innerhalb einer anderen Teilzeitspanne das von der zugehörigen Sendeeinrichtung der betreffenden Teilnehmerstelle abgegebene, in ein Digital-Signal umzusetzende Analog-Signal in dem zugehörigen Analog-Digital-Wandler umgesetzt wird, nach Hauptanmeldung P2534 109.7, dadurch gekennzeichnet, daß die Zeitfächer einer der Teilnehmerstelle (Tn) für eine Aufnahme von Signalen und gegebenenfalls für eine Abgabe von Signalen zugeteilten Zeitfachfolge für eine solche Steuerung des Zählers (Ct) des Analog-Digiial-Wandlers mitausgenutzt werden, daß dieser Zähler (Ct) auf das Auftreten jedes derartigen Zeitfachs !hin lediglich einen Zählzyklus ausführt, innerhalb dessen er sämtliche Zählerstellungen durchläuft

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Zähler (Ct) mit Taktimpuls solcher Frequenz angesteuert wird, daß die Zählityklusdauer kleiner ist als die Periode der Zeitfächer der der genannten Teilnehmerstelle (Tn) zugeteilten Zeitfachfolge.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß aus jedem in ein Analog-Signal umzusetzenden, während der Dauer jeweils eines Zeitfaches der der genannten Teilnehmerstelle (Tn)

zugeteilten Zeitfachfolge auftretenden Digital-Signal mittels einer Impulsgewinnungsschaltung (Ts) ein Steuersignal abgeleitet wird, welches mit einem bestimmten Pegel (»1«) während der Zeitspanne abgegeben wird, während der das genannte Digital-Signal auftritt, und welches dem Setzeingang (S) eines Flip-Flops (FS) zugeführt wird, dessen im Setzzustand mit einem »1«-Pegel auftretendes Ausgangssignal zur Steuerung eines den genannten Zähler (Ct) mit dem Ausgang eines Taktgenerators (QJ verbindenden Schalters (S 1) herangezogen wird und dessen Rückstelleingang (R) am Ende eines Zählzyklus ein Rückstellsignal zugeführt wird.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß mittels der Impulsgewinnungsschaltung (Ts) auf jedes in ein Analog-Signal umzusetzende Digital-Signal hin ferner Taktimpulse abgegeben werden, die den Takteingängen eines für die Aufnahme der Digital-Signale dienenden Eingaberegisters (Regt) und gegebenenfalls eines für die Abgabe von Digital-Signalen vorgesehenen Ausgaberegister (Reg 2) zugeführt werden.