DE2538580B2 - Verfahren zur Umsetzung von Analog-Signalen in Digital-Signale und von Digital-Signalen in Analog-Signale - Google Patents

Description

Die Hauptanmeldung P 25 34 109.7 bezieht sich auf ein Verfahren und eine Schaltungsanordnung zur Umsetzung von Analog-Signalen, insbesondere PAM-Signalen, in Digital-Signale, insbesondere PCM-Signale,

und zur Umsetzung von Digital-Signalen, insbesondere PCM-Signalen, in Analog-Signale, insbesondere PAM-Signale, in Fernmeldeanlagen mit Teilnehmerstellen, die jeweils eine Analog-Signale abgebende Sendeeinrichtung und eine Analog-Signale aufnehmende Empfangseinrichtung aufweisen, die ferner jeweils während der Dauer von Zeitfächern von Zeitfachfolgen mit zyklisch wiederholt in Piilsrahmen auftretenden Zeitfächern mit Digital-Signale aufnehmenden Signalaufnahmeeinrichtungen bzw. mit Digital-Signale abgebenden Signalabgabeeinrichtungen verbindbar sind und denen jeweils für die Umsetzung der Analog-Signale in Digital-Signale ein Analog-Digital-Wandler zugehörig ist, dessen für die Abgabe des dem jeweils umzusetzenden Analog-Signal entsprechenden Digital-Signals dienender Schaltungsteil für die Aufnahme eines in ein Analog-Signal umzuseizenden Digital-Signals ausgenutzt wird, wobei bei Verwendung eines nach dem Iterativ-Prinzip arbeitenden teilnehmerstellenindividuellen Analog-Digital-Wandlers mit einem Zähler, ekiem durch dessen Zählersignale steuerbaren Zwischenregistir, einem diesem Zwischenregister nachgeschalteten Digital-Ana-Sog-Umsetzer und einem mit einem Eingang am Ausgang dieses Digital-Analog-Umsetzers angeschlossenen Vergleicher, dem an einem anderen Eingang die jeweils in Digital-Signale umzusetzenden Analog-Signale zugeführt werden und der mit seinem Ausgangssignal die Abgabe der Zählersignale an das genannte Zwischenregister zu steuern vermag, während einer einem Pulsrahmen entsprechenden Dauer innerhalb einer Teilzeitspanne das in ein der Empfangseinrichtung der betreffenden Teilnehmerstelle zuzuführendes Analog-Signal umzusetzende Digital-Signal nach Einspeicherung in das genannte Zwischenregister in dem zugehörigen Digital-Analog-Umsetzer und innerhalb einer anderen Teilzeitspanne das von der zugehörigen Sendeeinrichtung der betreffenden Teilnehmerstelle abgegebene, in ein Digital-Signal umzusetzende Analog-Signal ir dem zugehörigen Analog-Digital-Wandler umgesetzt wird.

Bei dieser Betriebsweise des genannten Analog-Digital-Wandlers und insbesondere des zu diesem gehörenden Zähler kann es nun vorkommen, daß ein in ein Analog-Signal umzusetzendes Digital-Signal innerhalb eines laufenden Zählzyklus des Zählers zu einem Zeitpunkt auftritt, zu dem dieses Digital-Signal nicht sofort in dem Zwischenregister des betreffenden Analog-Digital-Wandlers übernommen werden kann. Dies macht daher an c>m die Digital-Signale aufnehmenden Eingang des Analog-Digital-Wandlers die Verwendung eines Eingaberegisters erforderlich, welches infolge seiner Zwischenspeicheraufgabe — und zwar bis zur Übernahme eines aufgenommenen Digital-Signals durch das Zwischenregister des Analog-Digital-Wandlers ein statisches Eingaberegister sein muß. Obwohl dieses statische Eingaberegister bei der Umsetzung von Digital-Signalen mit in Serie auftretenden Bits in Analog-Signale gleichzeitig für eine erforderliche Serien-Parallel-Umsetzung dieser Bits mitausgenutzt werden kann, ist es jedoch zuweilen erwünscht, hierfür mit einem einfacheren Serien-Parallel-Wandler auskommen zu können, also insbesondere mit einem dynamischen Serien-Parallel-Wandler, wie z. B. mit einem Laufzeitdraht, dem an einem Ende die seriell auftretenden Bits des jeweiligen Digital-Signals zugeführt werden und c*?r an einer der Anzahl der ein Digital-Signal bildenden Bits entsprechenden Anzahl von äquidistanten Abgriffen die Bits des jeweiligen

Digital-Signals abgibt.

Der Erfindung liegt daher die Aufgabe zugrunde, einen Weg zu zeigen, wie bei der Umsetzung von Digital-Signalen in Analog-Signale gemäß dem Verfahren nach dem Hauptpatent ohne eine Zwischenspeicherung der Digital-Signale in einem statischen Eingaberegister und wie im Falle der Umsetzung von Digital-Signalen mit seriell auftretenden Bits in Analog-Signale mit einem einfachen dynamischen Serien-Parallel-Wandler ausgekommen werden kann.

Gelöst wird die vorstehend aufgezeigte Aufgabe bei einem Verfahren gemäß der Hauptanmeldung P 25 34 109.7 erfindungsgemäß dadurch, daß der Zähler des Analog-Digital-Wandlers von einer bestimmten Ausgangszählerstellung aus zur sofortigen Steuerung der Umsetzung eines Digital-Signals in ein Analog-Signal und zur anschließenden wiederholten Steuerung der Umsetzung jeweils eines Analog-Signals in ein Digital-Signal und darauffolgend eines Digital-Signals in ein Analog-Signal erst in dem FaI. in Betrieb gesetzt wird, daß dem Eingaberegister eine bestimmte, vorgegebene Anrufsignal-Bitfolge bei in ihrem zur Aufnahme und zur Abgabe von Analog-Signalen bereiten Betriebszustand befindlicher Teilnehmerstelle zugeführt wird, und daß der genannte Zähler mit Oberführen der zugehörigen Teilnehmerstelle in ihren Ruhezustand wieder in seine bestimmte Ausgangszählerstellung gesteuert wird. Hierdurch ergibt sich der Vorteil, daß im Zuge der Umsetzung von Digital-Signalen in Analog-Signale ohne eine aufwendige Zwischenspeicherung der Digital-Signale durch ein statisches Eingaberegister ausgekommen werden kann, da nämlich auf relativ einfache Weise sichergestellt ist, daß die jeweils auftretenden Digital-Signale sofort in Analog-Signale umgesetzt werden. Das Eingaberegister kann somit in vorteilhafter Weise ein einfaches dynamisches Eingaberegister sein, um gegebenenfalls auftretende kurze Einstellverzögerungszeiten zu überbrücken. Treten die das jeweilige Digital-Signal bildenden Bits in serieller Form auf, so ergibt sich im vorliegenden Fall noch der Vorteil, daß mit einem einfachen dynamischen Eingaberegister, wie einem Laufzeitdraht — dem an einem Ende die Bits des jeweiligen Digital-Signals zugeführt werden und der an äquidistanten Abgriffen die Bits des jeweiligen Digital-Signals in paralleler Form abgibt — ausgekommen werden kann, um nämlich die Bits des jeweiligen Digital-Signals nach einer Serien-Parallel-Umsetzung in paralleler Form zur Ansteuerung der Registerstufen des Zwischenregisters weiterzuleiten.

Gemäß einer zweckmäßigen Ausgestaltung der Erfindung wird die genannte Anrufsignal-Bitfolge mittels einer Detektorschaltung ermittelt, durch die bei Ermittlung einer Anrufsignal-Bitfolge ein »1 «-Signal abgegeben wird, welches unter koinzidenzmäSiger Verknüpfung mit einem im Betriebszustand der zugehörigen Teilnehmerstelle von dieser abgegebenen »1 «-Signal zur Betätigung eines einen Zähleingang des Zählers mit einem Ausgang eines Taktgenerators verbindenden Schalters herangezogen wird. Hierdurch ergibt sich der Vorteil, daß auf besondere einfache Weise die Umsetzung von Digital-Signa'en in Analog-Signale und die Umsetzung von Analog-Signalen in Digital-Signale eingeleitet werden kann.

Gemäß einer wei'.eren zweckmäßigen Ausgestaltung der Erfindung wird dem Betätigungseingang des genannten Schalters ein diesen schließenden Betätigungssignal vom Ausgang einer bistabilen Kippschaltung zugeführt, deren Setzeingang ein Setzsignal von

der Detektorschaltung im Falle der Ermittlung einer bestimmten Anrufsignal-Bitfolge zugeführt wird und deren Rückstelleingang ein Rückstellsignal in dem Fall zugeführt wird, daß die zugehörige Teilnehmerstelle in ihren Ruhezustand überführt wird. Hierdurch ergibt sich der Vorteil, daß eine Inbetriebsetzung des genannten Zählers auf ein einmaliges Auftreten einer bestimmten Anrufsignal-Bitfolge vorgenommen werden kann.

Gemäß einer noch weiteren zweckmäßigen Ausge staltung der Erfindung wird das dem Rückstelleingang der genannten bistabilen Kippschaltung zugeführtc Rückstellsignal für die Rückstellung des Zählers in die Ausgangszählerstellung mitausgenutzt. Hierdurch ergibt sich der Vorteil, daß auf relativ einfache Weise sichergestellt ist, daß mit der Inbetriebsetzung des genannten Zählers dieser sofort in seine Zählerstellung gelangt, in der die Umsetzung eines Digital-Signals in

_:_ λ ι— ο: ι f_i_*

viii riiiaitsg-jigiiai ti iuigi

Gemäß einer noch weiteren zweckmäßigen Ausgestaltung der Erfindung wird durch die Detektorschaltung bei Ermittlung einer Anrufsignal-Bitfolge ein Anrufsignal an die Empfangseinrichtung der zugehörigen Teilnehmerstelle in dem Fall abgegeben, daß sich diese Teilnehmerstelle in ihrem Ruhezustand befindet, und ferner wird dieses Anrufsignal bei Überführen der betreffenden Teilnehmerstelle in ihren Betriebszustand aufgehoben. Hierdurch ergibt sich der Vorteil, daß auf relativ einfache Weise der Empfangseinrichtung der zugehörigen Teilnehmerstelle signalisiert werden kann, daß für sie bestimmte Analog-Signale von ihrem zugehörigen Analog-Digital-Wandler abgegeben werden sollen.

Gemäß einer noch weiteren zweckmäßigen Ausgestaltung der Erfindung wird der Empfangseinrichtung der Teilnehmerstelle das Anrufsignal von einem Signalgenerator über einen Schalter zugeführt, der durch Ansteuerung mittels eines Flip-Flops in dem Fall in seinen geschlossenen Zustand überführt wird, daß das betreffende Flip-Flop durch die Detektorschaltung angesteuert wird, und der in dem Fall geöffnet wird, daß das betreffende Flip-Flop in seinen Rückstellzustand umgesteuert wird, wozu dem Rückstelleingang des betreffenden Flip-Flops ein im Betriebszustand der Teilnehmerstelle auftretendes Steuersignal zugeführt wird. Hierdurch ist auf einfache Weise sichergestellt, daß sowohl ein einmaliges Auftreten der bestimmten Anrufsignal-Bitfolge zur Abgabe eines Anrufsignals an die zugehörige Teilnehmerstelle führt als auch daß von der betreffenden Teilnehmerstelle aus die Abgabe des Anrufsignals dadurch aufgehoben werden kann, daß sie in ihren Betriebszustand überführt wird.

Von Vorteil bei der zuletzt betrachteten zweckmäßigen Ausgestaltung ist es gemäß einer noch weiteren zweckmäßigen Ausgestaltung der Erfindung, wenn dem Rückstelleingang des genannten Flip-Flops über ein Verzögerungsglied von dem den Betätigungseingang des genannten Schalters steuernden Ausgang dieses Flip-Flops nach Ablauf der durch das betreffende Verzögerungsglied gegebenen Verzögerungszeitspanne ein Rückstellsignal zugeführt wird. Hierdurch ist nämlich auf relativ einfache Weise sichergestellt, daß nach Ablauf einer durch die Verzögerungszeitspanne des Verzögerungsgliedes gegebenen erwünschten Zeitspanne die Abgabe eines Anrufsignals an die zugehörige Teiinehmersteiie automatisch beendet wird Dies kann insbesondere dann von Nutzen sein, wenn die betreffende Teilnehmerstelle nicht in ihren Betriebszustand überführt werden kann, z. B. weil sie nicht von einer Bedienperson besetzt ist.

Anhand einer Zeichnung wird die Erfindung nachstehend an einem Ausführungsbeispiel näher erläutert.

In der Zeichnung ist schematisch eine Teilnehmerstel-'· le Tn mit einer im oberen Teil der betreffenden Figur angedeuteten Sendeeinrichtung und mit einer im unteren Teil der betreffenden Figur angedeuteten Empfangseinrichtung dargestellt. Diese Teilnehmerstelle Tn — bei der es sich insbesondere um eine

i" leilnehmerstelle eines PCM-Zeitmultiplex-Fernsprechvermittlungssystems handeln mag — ist mit ihrer Sendeeinrichtung über ein Tiefpaßfilter Lp 1 und einen Schalter 52 mit einem Kondensator Ko verbunden. An diesem Kondensator Ko ist der eine Eingang eines

ι ■ Vergleichers Cp angeschlossen, der ein Analog-Vergleicher ist. Der betreffende Vergleicher Cp kann z. B. einen Differenzverstärker enthalten, der mit seinem nichtinveriierenut-n Eingang (-t-) an dem erwähtiieii Kondensator Ko angeschlossen ist. Der erwähnte Vergleicher

.'" Cp ist mit einem weiteren Eingang am Ausgang eines Digital-Analog-Umsetzers DAC angeschlossen. Mit diesem Eingang des Vergleichers Cp kann der invertierende Eingang ( —) des zuvor erwähnten Differenzverstärkers verbunden sein.

Am Ausgang des Vergleichers Cp sind durch UND-Glieder gebildete Verknüpfungsglieder CU bis C 18 ;,\u ihrem jeweils einen Eingang angeschlossen. Diese Eingänge der UND-Glieder C 11 bis G 18 stellen damit gewissermaßen Entriegelungseingänge dar. Mit

i" ihren anderen Eingängen sind die UND-Glieder CH bis C 18 an Ausgängen a 5, a 7, a 8. a 9, a 10, a 11, a 12, a 13 bzw. a 14 eines Zählers Ct angeschlossen. Dieser Zähler O ist im vorliegenden Fall ein 16-stufiger 1-aus-n-Zähler. Mit ihren Ausgängen sind die UND-

:> Glieder GIl bis G18 an den einen Eingängen von Flip-Flops FFl bis FF8 angeschlossen. Diese Flip-Flops FFl bis FF8 bilden Registerstufen eines Zwischenregisters. Bei den Flip-Flops FFl bis FF8 mag es sich um herkömmliche JK-Flip-Flops handeln; sie

(' weisen jeweils Steuereingänge / und K, einen Takteingang T, einen Setzeingang Pr und einen Rückstelleingang Rs sowie einen Ausgang Q auf. Von den UND-Gliedern GIl bis G 18 ist das UND-Glied G 11 mit seinem Ausgang am /-Eingang des Flip-Flops

■'· FFl angeschlossen; demgegenüber sind die UND-Glieder G12 bis G18 mit ihren Ausgängen an den K-Eingängen der Flip-Flops FF2 bis FF8 angeschlossen.

Der K- Eingang des Flip-Flops FFl liegt hingegen an

in Masse. Die /-Eingänge der Flip-Flops FF2 bis Fl· 6 sind direkt an den Ausgängen a 7 bis a 13 des Zählers Ct angeschlossen. Die Takteingänge Tder Flip-Flops FFl bis FF8 sind, ohne daß dies in der Zeichnung näher gezeigt ist, am Ausgang eines Taktgenerators CI

5i angeschlossen, und zwar vorzugsweise über einen Schalter Sl. Die Setzeingänge Pr der Flip-Flops FFl bis FF8 sind mit den Ausgängen von weiteren Verknüpfungsgliedern Gl bis G 8 verbunden, die ebenfalls durch UND-Glieder gebildet sein mögen. Die

to einen Eingänge dieser UND-Glieder Gl bis G 8 sind miteinander verbunden an einem Ausgang a 2 des Zählers Ct angeschlossen. Die anderen Eingänge der UND-Glieder Gl bis G 8 sind an den Ausgängen der Stufen eines als Eingaberegisters dienenden Serien-Par allel-Wandlers SPC angeschlossen, welcher eingangs- seitig an einer Leitung PCMan angeschlossen ist, über die ihm in Analog-Signale umzusetzende Digital-Signa-Ie von einer Signalabgabeeinrichtung mit in Serie

auftretenden Bits zugeführt werden. Dies mögen im vorliegenden Fall PCM-Signale sein. Demgemäß besitzt der Serien-Parallel-Wandler SPC eine der Anzahl der jeweils ein PCM-Wort bildenden Bits entsprechende Anzahl von Stufen. Der betreffende Serien-Parallel-Wandler SPCkann dabei z. B. durch einen Laufzeitdraht gebik>:t sein, dem an einem Ende die Bits des jeweiligen Digital-Signals zugeführt werden und der an einer der Anzahl der jeweils ein Digital-Signal bildenden Bits entsprechenden Anzahl von aquidistanten Abgriffen die das jeweilige Digital-Signal bildenden Bits in Parallelform abgibt. Die UND-Glieder Gl bis G8 sind mit ihren erwähnten anderen Eingängen an den Ausgängen solcher Stufen bzw. Abgriffe des Serien-Parallel-Wandlers 5PC angeschlossen, daß die Reihenfolge der Wertigkeit der einzelnen Bits des umzusetzenden Digitalsignals im Zuge der vorzunehmenden Digital Ai'idiüg-UiViSci/UMg iiüiiiig uciücksiCliiigi lsi. im Hinblick auf die zuvor erwähnte Realisierungsmöglichkeit des Serien-Parallel-Wandlers SPC sei noch bemerkt, daß die Abstände zwischen benachbarten Abgriffen sowie zwischen dem Signaleinspeisungsende und dem ersten Abgriff des verwendeten Laufzeitdrahts so gewählt sein werden, daß zu dem Zeitpunkt, zu dem das jeweilige Digital-Signal in den Flip-Flops FFl bis FF8 übernommen werden kann, die Bits des betreffenden Digital-Signals gerade an den mit den Flip-Flops FFl bis FF8 verbundenen Abgriffen des Laufzeitdrahtes auftreten.

Mi' ihren Rückstelleingängen Rs sind die Flip-Flops FFl bis FF8 gemeinsam an einem Zählerausgang al und an einem Zählerausgang a 4 des Zählers Ct angeschlossen.

Mit ihren Ausgängen Q sind die Flip-Flops FFl bis FF8 an gesonderten Eingängen des Digital-Analog-Umsetzers DACangeschlossen. Dieser Digital-Analog-Umsetzer hat die Aufgabe, auf die ihm jeweils zugeführte Codefolge hin ein dieser entsprechendes analoges Ausganssignal abzugeben. Zu diesem Zweck kann der betreffende Digital-Analog-Umsetzer durch ein herkömmliches R-2R-Netzwerk gebildet sein, bei dem den Verbindungspunkten der einzelnen vorgesehenen Widerstände Konstantströme von gesonderten Konstantstromquellen her zuführbar sind, die durch die Bits des jeweils umzusetzenden Digital-Signals wirksam steuerbar sind. Ein solcher Digital-Analog-Umsetzer ist z.B. aus der GB-PS 1158 453, Fig. 2, bekannt; er vermag das ihm jeweils zugeführte Digital-Signal unter Berücksichtigung einer nichtlinearen Knickkennlinie in ein entsprechendes Analog-Signal umzusetzen.

An den (^-Ausgängen der Flip-Flops FFI bis FF8 sind ferner die einen Eingänge von Verknüpfungsgliedern G 21 bis G 28 angeschlossen, die ebenfalls durch UND-Glieder gebildet sein können. Diese UND-Glieder G 21 bis G 28 sind mit ihren anderen Eingängen gemeinsam an einem Ausgang a 15 des Zählers Ct angeschlossen. Mit ihren Ausgängen sind die UND-Glieder G 21 bis G 28 an den Eingängen jeweils einer Stufe eines als Ausgaberegisters dienenden Parallel-Wandlers PSCangeschlossen. Dabei sind die ^-Ausgänge der Flip-Flops FFl bis FF8 in solcher Reihenfolge mit den Stufen des Parallel-Serien-Wandlers PSC verbunden, daß die Bits der von diesem Parallel-Serien-Wandler PSCabgegebenen Digital-Signale in derselben Wertigkeitsreihenfolge auftreten, in der die Bits von Digital-Signalen auftreten, die dem Serien-Parallel-Wandler SPC zugeführt werden. Der Parallel-Serien-Wandler PSC — der eine der Anzahl der ein Digitalsignal bildenden Bits entsprechende Anzahl von Stufen aufweist — ist ausgangsseitig an einer Leitung PCMab angeschlossen, über die Digital-Signale an eine Signalaufnahmeeinrichtung, wie an eine der betrachteten Schaltungsanordnung entsprechende Schaltungsanordnung, abgegeben werden können. Bei diesen Digital-Signalen mag es sich im vorliegenden Fall um PCM-Signale handeln. Die erwähnten UND-Glieder G 21 bis G 28, die nur zu bestimmten Zeitpunkten übertragungsfähig sind, gehören dabei zu einer Signalabgabeschaltung Sab.

Im Hinblick auf den Parallel-Serien-Wandler PSCsei noch bemerkt, daß dieser wie der Serien-Parallel-Wandler SPCdurch einen Laufzeitdraht mit einer der Anzahl der ein Digital-Signal bildenden Bits entsprechenden Anzahl von aquidistanten Anzapfungen gebildet sein kann, denen im vorliegenden Fall allerdings die Bits '.■iiici abzugebenden Digiiai-Sigiiais zugefünri werden. Von einem Ende des betreffenden Laufzeitdrahtes werden dann die seriell auftretenden Bits an die Leitung PCMab abgegeben.

Am Ausgang des Digital-Analog-Umsetzers DACist die oben erwähnte Empfangseinrichtung der Teilnehmerstelle Tn über ein Tiefpaßfilter Lp 2 und einen Schalter S3 angeschlossen. Der Schalter S3 und der oben bereits erwähnte Schalter S 2 sind mit ihren Betätigungseingängen an einem Ausgang a 3 des Zählers Ct angeschlossen. Der Zähler Ct ist mit einem Zähleingang e hier über einen Schalter S1 am Ausgang des bereits erwähnten Taktgenerators C/angeschlossen. Der Betätigungseingang des Schalters Sl ist am Ausgang Q einer bistabilen Kippschaltung BSX angeschlossen. Der Setzeingang S dieser bistabilen Kippschaltung ßSl ist am Ausgang einer Detektorschaltung Det angeschlossen, die eingangsseitig an den Ausgängen des Serien-Parallel-Wandlers SPC angeschlossen ist. Die betreffende Detektorschaltung Det kann ein Verknüpfungsglied enthalten, welches auf das Auftreten einer bestimmten Folge der ein Digital-Signal bildenden Bits ein »1 «-Ausgangssignal abgibt. Bei dieser Bitfolge mag es sich um eine Anrufsignal-Bitfolge handeln, welche der betreffenden Teilnehmerstelle Tn anzeigen soll, daß anschließend für sie bestimmte Digital-Signale auftreten, die in Analog-Signale umzusetzen und als solche der betreffenden Teilnehmerstelle zuzuführen sind. Der Rückstelleingang R der bistabilen Kippschaltung SS 1 ist mit einem im Ruhezustand der Teilnehmerstelle Tn ein »1 «-Signal führenden Kontakt eines zu der betreffenden Teilnehmerstelle Tn gehörenden Gabelumschalters Ws über einen Kondensator Kr verbunden. Außerdem ist der betreffende Kontakt über dertgenannten Kondensator Kran einem Rückstelleingang rdes Zählers Cf angeschlossen.

Mit dem Ausgang der Detektorschaltung Det ist ferner der Setzeingang S einer weiteren bistabilen Kippschaltung BS2, nachstehend als Flip-Fiop BS2 bezeichnet, verbunden. Dieses Flip-Flop BS 2 ist mit seinem Ausgang Q am Betätigungseingang eines Schalters S4 angeschlossen. Ober den ein Rufsignalgenerator Tg mit der Empfangseinrichtung der zugehörigen Teilnehmerstelle Tn verbunden ist Der Rückstelleingang R des Flip-Flops BS2 ist an einem Kontakt des Gabelumschalter Hs angeschlossen, der bei in der Betriebsstellung befindlicher Teilnehmerstelle Tn ein »1 «-Signal führt Ferner kann der Rückstelleingang R des Flip-Flops BS 2 mit dem Ausgang Q dieses Flip-Flops über ein Verzögerungsglied Vg verbunden sein. Auf die Bedeutung dieses Schaltungsteiles,

umfassend das Flip-Flop ß52, den Schalter 54, den Rufsignalgenerator Tg und gegebenenfalls das Verzögerungsglied Vg, wird weiter unten noch eingegangen werden.

Die vorstehend betrachtete Schaltungsanordnung — ι umfassend den Zähler Ct, das die Flip-Flops FFl bis FF8 enthalte ,de Zwischenregister, den diesem 2!wischenregister nachgeschalteten Digital-Analog-Umset zer DAC und den Vergleicher Cp, der mit einem Eingang am Ausgang des Digital-Analog-Umsctsxrs in DAC angeschlossen ist, der ferner an seinem anderen Eingang die jeweils in Digital-Signale umzusetzenden Analog-Signale zugeführt erhält und der ausgangsseitig die Abgabe der Zählersignale an das genannte Zwischenregister über die Verknüpfungsglieder GW π bis G 18 zu steuern gestattet — stellt einen nach dem Iterativprinzip bzw. Wägeprinzip arbeitenden Analog-

Digilal-Wanrllpr rlar Dipspr Analng-nigitaj-WanrJjpr jet

in dem Fernmeldesystem teilnehmerstellenindividuell vorgesehen.

Nachdem zuvor der Aufbau der in der Zeichnung dargestellten Schaltungsanordnung erläutert worden ist, sei nunmehr die Arbeitsweise dieser Schaltungsanordnung insoweit betrachtet, als sie von der Arbeitsweise der im Hauptpatent beschriebenen Schaltungsanordnung abweicht. Zuvor sei jedoch darauf hingewiesen, daß die Taktfolgefrequenz der von dem Taktgenerator Cl abgegebenen Taktimpulse und der Aufbau des Zählers Ct so gewählt sind, daß im Betrieb an den einzelnen Zählerausgängen jeweils in einem bestimm- κι ten Rhythmus Zählerausgangssignale auftreten. Dieser Rhythmus stimmt mit dem Rhythmus überein, in dem Digital-Signale auf den Leitungen PCMan und PCMab des Fernmeldesystems auftreten; er kann eine L'<auer von z.B. 125 μβ besitzen. Dieser Wert entspricht der )5 Pulsrahmendauer in herkömmlichen PCM-Zeitmultiplex-Fernsprechvermittlungssystemen.

Nunmehr sei angenommen, daß auf der Leitung PCMan Digital-Signale auftreten, die der Teilnehmerstelle Tn in Form von Analog-Signalen zuzuführen sind. Diese Digital-Signale werden zunächst dem Serien-Parallel-Wandler 5PC zugeführt. Die zu dem ersten Digital-Signal gehörenden Bits mögen dabei in solcher Kombination vorhanden sein, daß die Detektorschaltung Det ausgangsseitig ein »1 «-Signal abgibt. Dies hat zur Folge, daß die bistabile Kippschaltung BS1 — die zuvor in ihrem zurückgestellten Zustand war — nunmehr gesetzt wird. Dadurch wird dem Betätigungseingang des Schalters 51 ein diesen Schalter schließendes Betätigungssignal zugeführt. Dies wiederum hat zur w Folge, daß nunmehr vom Taktgenerator Cl gelieferte Taktimpulse zum Zähleingang e des Zählers Ct hin gelangen. Damit beginnt ein Zählzyklus des Zählers Ct und ein damit übereinstimmender Umsetzzyklus. Der Zähler Ct, der in seinem Ruhezustand am Ausgang al ein »1 «-Zählerausgangssignal abgibt, gibt auf seine nunmehr erfolgende Ansteuerung hin am Zählerausgang a 2 ein »1«-Zählerausgangssignal ab. Dieses Zählerausgangssignal bewirkt die Entriegelung der UND-Glieder Gl bis G 8 und damit die sofortige ω Einspeicherung der von dem Serien-Parallel-Wandler SPCgelieferten Bits des umzusetzenden Digital-Signals in die das Zwischenregister bildenden Flip-Flops FFl bis FF8.

Während durch das »1 «-Zählerausgangssignal am Zählerausgang al die Zurückstellung der Flip-Flops FFl bis FF8 des Zwischenregisters erfolgte und durch das zweite »!«-Zählerausgangssignals am Zählerausgang a 2 die Einspeicherung der Bits des Digital- bzw. PCM-Signals in die Flip-Flops FF i bis FF8, bewirkt das Auftreten des dritten »!«-Zählerausgangssignals am Zählerausgang a 3 die Schließung der Schalter 52 und

51 und damit die Abgabe des nunmehr als Analog-Signal vorhandenen Digital-Signals — das zuvor auf der Leitung PCMan aufgetreten ist — und zum anderen wird ein von der Sendeeinrichtung der Teilnehmerstelle Tn gegebenenfalls abgegebenes Analog-Signal auf dem Kondensator Ko zwischengespeichert, also gewissermaßen eine PAM-Signalprobe dem betreffenden Analog-Signal entnommen.

Bevor der weitere Ablauf des betrachteten Zählzyklus erläutert wird, sei darauf hingewiesen, daß die Aufnahme eines Analog-Signals durch die Empfangseinrichtung und gegebenenfalls die Abgabe eines Analog-Signals durch die Sendeeinrichtiing der Teilnehmerstelid Ύ"η yo»"2usssizt dsß diese TeünehiTisrsteüe Tn sich in ihrer Betriebsstellung befindet. Um die Teilnehmerstelle Tn in ihre Betriebsstellung zu überführen, wird zunächst an die Empfangseinrichtung dieser Teilnehmerstelle Tn ein Rufsignal, z. B. ein akustisches Rufsignal, abgegeben. Dies geschieht dadurch, daß das dem Setzeingang 5 der bistabilen Kippschaltung BS\ zugeführte »!«-Signal der Detektorschaltung Det auch zum Setzen des Flip-Flops 552 ausgenutzt ist, das in seinem Setzzustand ein den Schalter 54 schließendes »!«-Signal abgibt. Über den geschlossenen Schalter 54 gelangt das von dem Rufsignalgenerator Tg abgegebene Rufsignal zu der Empfangseinrichtung der Teilnehmerstelle Tn. Dies ist jedoch nur dann der Fall, wenn sich die Teilnehmerstelle Tn noch in ihrem Ruhezustand befindet. Wird in der Teilnehmerstelle 77? — die sich zunächst noch in ihrem Ruhezustand befinden mag — das betreffende Rufsignal aufgenommen und wird diese Teilnehmerstelle Tn in ihren Betriebszustand überführt, so gelangt über den dann umschaltenden Gabelumschalter Hs ein »1 «-Signal zu dem Rückstelleingang R des Flip-Flops 552 hin und unterbricht infolge Offnens des Schalters 54 die Rufsignalabgabe an die Empfangseinrichtung der Teilnehmerstelle Tn.

Die zuvor betrachtete Rufsignalabschaltung kann auch automatisch erfolgen, wenn das in der Zeichnung angedeutete Verzögerungsglied Vg verwendet wird. Die Verzögerungsdauer dieses Verzögerungsgliedes Vg kann einen gewünschten Wert von z. B. 3 Minuten haben. Nach Ablauf dieser Zeitspanne würde bei Verwendung des Verzögerungsgliedes Vg in der dargestellten Schaltungsanordnung die Rufsignalabgabe an die Empfangseinrichtung der Teilnehmerstelle Tn beendet werden, wenn diese Teilnehmerstelle Tn nicht in ihren Betriebszustand überführt wird.

Zurückkommen auf den betrachteten Zählzyklus des Zählers Ct sei bemerkt, daß mit dem Auftreten eines »!«-Zählerausgangssignals am Zählerausgang a4 die Flip-Flops FFl bis FF8 des Zwischenregisters wieder zurückgesetzt werden. Außerdem werden die Schalter

52 und 53 wieder geöffnet Damit ist also innerhalb des betrachteten Zählzyklus in einer ersten Teilzeitspanne, während der an den Zählerausgängen al bis aA — genauer gesagt an den Zählerausgängen a 2 und a 3 — des Zählers Ct »!«-Zählerausgangssignale auftreten, eine Umsetzung eines durch ein PCM-Signal gebildeten Digital-Signals in ein Analog-Signal, das als PAM-Signal an die Empfangseinrichtung der zugehörigen Teilnehmerstelle Tn weitergeleitet wird, vorgenommen worden.

An die zuvor erwähnte erste Teilzeitspanne schließt

sich eine zweite Teilzeitspanne an. Während dieser zweiten Teilzeitspanne des Zählzyklus treten an den Zählerausgängen a 5 und al bis a 14 nacheinander »!«-Zählerausgangssignale auf. Die Zeitspanne, während der am Zählerausgang a 4 ein »1 «-Zählerausgangssignal auftritt, kann als Pause zwischen der ersten Teilzeitspanne und der zweiten Teilzeitspanne eines Zählzyklus betrachtet werden.

Mit Auftreten der »1 «-Zählerausgangssignale an den Zählerausgängen a 5 und a 7 bis a 14 innerhalb des in laufenden Zählzyklus wird das von der Sendeeinrichtung der Teilnehmerstelle Tn abgegebene Analog-Signal in ein Digital-Signal umgesetzt, wie dies im Hauptpatent näher beschrieben ist.

Nach Auftreten eines »1 «-Zählerausgangssignals am 1, Zählerausgang a 14 geben die Flip-Flops FFl bis FF8 des Zwischenregisters an ihren (^-Ausgängen Bits ab, dip irKtjpsamt pin niijital-.$icrnal HijHpn welches dem 2uf dem Kondensator Ko gespeicherten Analog-Signal entspricht.

Mit Auftreten des letzten »1 «-Zählerausgangssignals am Zählerausgang a 15 werden die UND-Glieder G 21 bis G 28 übertragungsfähig gemacht. Dies hat zur Folge, daß die von den Flip-Flops FFl bis FF8 abgegebenen Bits nunmehr parallel abgegeben werden und nach Umsetzung in dem Parallel-Serien-Wandler PSC seriell über die Leitung PCMab zu einer Signalaufnahmeeinrichtung hin übertragen werden

Nach Auftreten eines »!«-Zählerausgangssignals am Zählerausgang a 15 mag wieder am Zählerausgang a I ein »1 «-Zählerausgangssignal auftreten. Damit beginnt wieder ein neuer Zählzyklus. Den zuvor erläuterten Vorgängen entsprechende Vorgänge laufen dabei so lange ab, bis der Gabelumschalter Hs der Teilnehmerstelle Tn in seine Ausgangsstellung zurückgebracht ist. r, In dieser Ausgangsstellung, die dem Ruhezustand der Teilnehmerstelle Tn entspricht, gelangt ein »1 «-Impuls über den Kondensator Kr zu dem Rückstelleingang r des Zählers Ct und außerdem zu dem Rückstelleingang R der bistabilen Kippschaltung BSI hin. Der Zähler Ct 4i> gelangt dadurch in seine Zählerausgangsstellung, in der hier am Zählerausgang al ein »!«-Zählerausgangssignal abgegeben wird. Bezüglich dieser Zählerstellung sei hier noch bemerkt, daß diese zugleich als erste Zählerstellung eines erneut auszulösenden Zählzyklus betrachtet werden kann. Durch das »1 «-Zählerausgangssignal am Zählerausgang a I werden sämtliche Flip-Flops FFl bis FF8 des Zwischenregisters in ihrer. Rückstellzustand gesteuert. Die erwähnte bistabile Kippschaltung BS1 befindet sich auf das Auftreten des erwähnten »!«-Impulses an ihrem Rückstelleingang R im zurückgestellten Zustand. Die betrachtete Schaltungsanordnung befindet sich nunmehr wieder in ihrem Ausgangszustand.

Im vorstehenden ist erläutert worden, daß der Zähler Ct der in der Zeichnung dargestellten Schaltungsanordnung dann zur Ausführung eines Zählvorgangs in

Rptriph «7pcpt7t u/irrl — unH 7u/ar riiirph Hip 7iifiihriina

von Taktimpulsen von dem Taktgenerator Cl her — wenn eine Anrufsignal-Bitfolge auf der Leitung PCMan auftritt. Dies bedeutet also, daß der Analog-Digital-Wandler hier in beabsichtigter Weise nur dann zur Umsetzung von Digital-Signalen in Analog-Signale und von Analog-Signalen in Digital-Signale in Betrieb gesetzt wird, wenn eine solche Anrufsignal-Bitfolge aufgetreten ist. Besteht der Wunsch, von der betreffenden Teilnehmerstelle Tn aus Analog-Signale in dem dieser Teilnehmerstelle zugehörigen Analog-Digital-Wandler umzusetzen und als Digital-Signale abzugeben, so muß — um den betreffenden Analog-Digital-Wandler in Betrieb setzen zu können — gewartet werden, bis bei der betreffenden Teilnehmerstelle Tn die Anrufsignal-Bitfolge aufgetreten ist. Auf diese Weise kann also beispielsweise von einer Vermittlungszentrale, an der die betreffende Teilnehmerstelle mit ihrem Analog-Digital-Wandler angeschlosssen ist, durch Abgabe von Digital-Signalen festgelegt werden, wann die Abgabe von Nachrichtensignalen von einer Teilnehmerstelle, wie der hier betrachteten Teilnehmerstelle Tn, erwünscht ist.

Hierzu 1 Blatt Zeichnungen

Claims (7)

Patentansprüche:

1. Verfahren zur Umsetzung von Analog-Signalen, insbesondere PAM-Signalen, in Digital-Signale, insbesondere PCM-Signale, und zur Umsetzung von Digital-Signalen, insbesondere PCM-Signalen, in Analog-Signale, insbesondere PAM-Signale, in Fernmeldeanlagen mit Teilnehmerstellen, die jeweils eine Analog-Signale abgebende Sendeeinrichtung und eine Analog-Signale aufnehmende Empfangseinrichtung aufweisen, die ferner jeweils während der Dauer von Zeitfächern von Zeitfachfolgen mit zyklisch wiederholt in Pulsrahmen auftretenden Zeitfächern mit Digital-Signale aufnehmenden Signalaufnahmeeinrichtungen bzw. mit Digital-Signale abgebenden Signalabgabeeinrichtungen verbindbar sind und denen jeweils für die Umsetzung der Analog-Signale in Digital-Signale ein Analog-Digital-Wandler zugehörig ist, dessen für die Abgabe des dem jeweils umzusetzenden Analog Signal entsprechenden Digital-Signals dienender Schaltungsteil für die Aufnahme eines in ein Analog-Signal umzusetzenden Digital-Signals ausgenutzt wird, wobei bei Verwendung eines nach dem Iterativprinzip arbeitenden teiinehmerstellenindividuellen Analog-Digital-Wandlers mit einem Zähler, einem durch dessen Zählersignale steuerbaren Zwischenregister, einem diesem Zwischenregisiter nachgeschalteten Digital-Analog-Umsetzer und einem mit einem Eingang am Ausgang dieses Digital-AnaJog-Umsetters abgeschlossenen Vergleicher, dem an einem anderen Eingang die jeweils in Digital-Signale umzusetzend π Analog-Signale zugeführt werden und der mit seinem Ausgangssignal die Abgabe der Zählersignale an das genannte Zwischenregister zu steuern vermag, während einer einem Pulsrahmen entsprechenden Dauer innerhalb einer Teilzeitspanne das in ein der Empfangseinrichtung der betreffenden Teilnehmerstelle zuzuführendes Analog-Signal umzusetzende Digital-Signal nach Einspeicherung in das genannte Zwischenregister in dem zugehörigen Digital-Analog-Umsetzer und innerhalb einer anderen Teilzeitspanne das von der zugehörigen Sendeeinrichtung der Betreffenden Teilnehmerstelle abgegebene, in ein Digital-Signal umzusetzende Analog-Signal in dem zugehörigen Analog-Digital-Wandler umgesetzt wird, nach Hauptanmeldung P 2534 109.7, dadurch gekennzeichnet, daß der Zähler (Ct) des Analog-Digital-Wandlers von einer bestimmten Ausgangszählerstellung aus zur sofortigen Steuerung der Umsetzung eines Digital-Signals in ein Analog-Signal und der anschließenden wiederholten Umsetzung jeweils eines Analog-Signals in ein Digital-Signal und darauffolgend eines Digital· Signals in ein Analog-Signal in dem Fall in Betrieb gesetzt wird, daß dem Eingaberegister (SPC) eine bestimmte, vorgegebene Anrufsignal-Bitfolge bei in ihrem zur Aufnahme und zur Abgabe von Analog-Signalen bereiten Betriebszustand befindlicher Teilnehmerstelle (Tn) zugeführt wird, und daß der genannte Zähler (Cl) mit Überführen der zugehörigen Teilnehmerstelle (Tn) in ihren Ruhezustimd wieder in seine bestimmte Ausgangszählerstellurig gesteuert wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die genannte Anrufsignal-Bitfolge mittels einer Detektorschaltung (Det) ermittelt wird, durch die bei Ermittlung einer Anrufsignal-Bitfolge ein »!«-Signal abgegeben wird, welches unter koinzidenzmäßiger Verknüpfung mit einem in dem genannten Betriebszustand der zugehörigen Teilnehmerstelle (Tn) von dieser abgegebenen »1 «-Signal zur Betätigung unes einen Zähleingang (e) des Zählers (Ct) mit einem Ausgang eines Tak.generators (Cl) verbindenden Schalters (Si) herangezogen wird.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß dem Betätigungseingang des genannten Schalters (Si) ein diesen schließendes Betätigungssignal vom Ausgang einer bistabilen Kippschaltung (BS 1) zugeführt wird, deren Setzeingang (S) ein Setzsignal von der Detektorschaltung (Det) im Falle der Ermittlung einer bestimmten Anrufsignal-Bitfolge zugeführt wird und deren Rückstelleingang (R) ein Rückstellsignal in dem Fall zugeführt wird, daß die zugehörige Teilnehmerstelle (Tn) in ihren Ruhezustand überführt wird.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das dem Rückstelleingang (R) der genannten bistabilen Kippschaltung (BSi) zugeführte Rückstellsignal für die Rückstellung des Zählers (Ct)'m di<5 Ausgangszählerstellung mitausgenutzt wird.

5. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß durch die Detektorschaltung (Det) bei Ermittlung einer Anrufsignal-Bitfolge ein Anrufsignal an die Empfangseinrichtung der zugehörigen Teilnehmerstelle (Tn) in dem Fall abgegeben wird, daß sich diese Teilnehmerstelle (Tn) in ihrem Ruhezustand befindet, und daß dieses Anrufsignal bei Überführen der betreffenden Teilnehmerstelle (Tn) in ihren Betriebszustand aufgehoben wird.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der Empfangseinrichtung der Teilnehmerstelle (Tn) das Anrufsignal von einem Signalgenerator (Tg) über einen Schalter (S4) zugeführt wird, der durch Ansteuerung mittels eines Flip-Flops (BS 2) in dem Fall in seinen geschlossenen Zustand überführt wird, daß das betreffende Flip-Flop (BS2) durch die Detektorschaltung (BS 2) angesteuert wird, und der in dem Fall geöffnet wird, daß das betreffende Flip-Flop (BS 2) in seinen Rückstellzustand umgesteuert wird, wozu dem Rückstelleingang (R) des betreffenden Flip-Flops (BS2) ein im Betriebszustand der Teilnehmerstelle fTnJauftretendes Steuersignal (»1«) zugeführt wird.

7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß dem Rückstelleingang (R) des genannten Flip-Flops (BS2) über ein Verzögerungsglied (Vg) von dem den Betätigungseingang des genannten Schalters (SA) steuernden Ausgang (Q) dieses Flip-Flops (BS 2) nach Ablauf der durch das betreffende Verzögerungsglied (Vg) gegebenen Verzögerungszeitspanne ein Rückstellsignal zugeführt wird.