DE60219277T2 - Einstellung von Entscheidungspegeln und Abtastphase auf der Basis von vorherigen Bit-Werten - Google Patents

Einstellung von Entscheidungspegeln und Abtastphase auf der Basis von vorherigen Bit-Werten Download PDF

Info

Publication number
DE60219277T2
DE60219277T2 DE60219277T DE60219277T DE60219277T2 DE 60219277 T2 DE60219277 T2 DE 60219277T2 DE 60219277 T DE60219277 T DE 60219277T DE 60219277 T DE60219277 T DE 60219277T DE 60219277 T2 DE60219277 T2 DE 60219277T2
Authority
DE
Germany
Prior art keywords
bit
sampling
bit value
decision
previous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60219277T
Other languages
English (en)
Other versions
DE60219277D1 (de
Inventor
Herbert Haunstein
Thomas Fred Nuremberg Link
Frank Kunz
Konrad Sticht
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Application granted granted Critical
Publication of DE60219277D1 publication Critical patent/DE60219277D1/de
Publication of DE60219277T2 publication Critical patent/DE60219277T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/063Setting decision thresholds using feedback techniques only
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/048Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0057Block codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L2025/03433Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439Fixed structures
    • H04L2025/03445Time domain
    • H04L2025/03471Tapped delay lines
    • H04L2025/03484Tapped delay lines time-recursive
    • H04L2025/0349Tapped delay lines time-recursive as a feedback filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Optical Communication System (AREA)

Description

  • Die Erfindung betrifft eine Einrichtung und ein Verfahren zur Signalentzerrung in einer Signalempfangseinheit mit einem Entscheidungsrückkopplungsentzerrer, insbesondere die Einstellung von Entzerrungsparametern, die zum Entzerren der empfangenen Signale verwendet werden, und einen Vorwärtskopplungsentzerrer, der dafür ausgelegt ist, das Einstellverfahren auszuführen.
  • Moderne Kommunikationssysteme mit hoher Kapazität und für große Distanzen basieren gewöhnlich auf faseroptischer Datenübertragung. Die Signale werden jedoch aufgrund verschiedener linearer und nichtlinearer Phänomene bei der Übertragung über die optischen Übertragungsleitungen mehr oder weniger verzerrt. Insbesondere sind chromatische Dispersion (CD), Polarisationsmodendispersion, Chirpen, das Extinktionsverhältnis, Vierwellenmischung, Selbstphasenmodulation und Kreuzphasenmodulation für die Verzerrungen relevant und führen dadurch Zwischensymbolstörungen (ISI) ein. Verschiedene parasitäre Elemente der Umsetzungsschaltkreise können zusätzliche Verzerrungen einführen.
  • Im allgemeinen verringern diese Effekte die Augenöffnung im Empfänger und führen dadurch zu einem verringerten tolerierbaren optischen Signal/Rausch-Verhältnis (OSNR).
  • In dem optischen Empfänger werden die optischen Impulse wieder in elektrische Signale umgewandelt. Die digitalen Daten und der Abtasttakt müssen mittels einer Takt- und Datenwiedergewinnungsschaltung (CDR) aus dem Analogsignal abgeleitet werden.
  • Um die Signalqualität in der CDR-Schaltung zu verbessern, ist bekannt, adaptive Entzerrung anzuwenden. Die durch ISI auftretenden Augenöffnungskosten können durch Verwendung adaptiver Entzerrung reduziert oder besei tigt werden, wobei die Signalentzerrung gewöhnlich in der elektrischen Domäne des optischen Empfängers durchgeführt wird.
  • Zusätzlich wird häufig Vorwärtsfehlerkorrektur angewandt, um die Übertragungsleistungsfähigkeit für ein gegebenes Signal/Rausch-Verhältnis zu vergrößern. Bei der Codierung für Vorwärtsfehlerkorrektur fügt man einem ankommenden Bitstrom redundante Bit hinzu, so daß Übertragungsfehler am fernen Ende erkannt und korrigiert werden können.
  • Es werden verschiedene FEC-Codierungsverfahren verwendet, wie zum Beispiel Inband oder Außerband, BCH (Bose-Chaudhury-Hoequengheen) oder RS (Reed-Solomon)-Codes, die für die Sonet-/SDH-Digital-Wrapper-Formate passen. Wenn die Eingangsfehlerrate des Datenstroms unter der Fehlerkorrekturfähigkeit des jeweiligen Fehlerkorrekturcodes liegt, können die Bitfehler korrigiert werden, und Schätzungen einer Bitfehlerrate (BER) können durch Verwendung der zusätzlichen Informationen aus dem jeweiligen FEC-Decodierungsverfahren gemessen werden. Genauer gesagt beträgt die Anzahl der Fehler, die korrigiert werden können, (d – 1)/2, wobei d die minimale Anzahl von Bitpositionen bedeutet, um die sich Codewörter für einen bestimmten Code unterscheiden ("Hamming-Distanz"). Bei Verwendung von FEC kann somit die BER der decodierten Ausgangssignale im Vergleich zu den ankommenden Signalen, die durch den optischen Empfänger empfangen und umgesetzt werden, stark verringert werden.
  • Um die Augenöffnung vor der Digitalisierung der empfangenen und umgesetzten Signale zu vergrößern, verwendet man lineare und nichtlineare Entzerrer. Wohlbekannte Filter sind Vorwärtskopplungsentzerrer (FFE) und Entscheidungsrückkopplungsentzerrer (DFE).
  • Insbesondere ist Entscheidungsrückkopplungsentzerrung (DFE) eine weithin verwendete Technik zum Entfernen von Zwischensymbolstörungen, wenn durch einen linearen Vorwärtskopplungsentzerrer (FFE) verursachte Rauschverstärkung Leistungsfähigkeitsprobleme einführen kann.
  • Um die empfangenen Signale zu digitalisieren, verwenden zur Zeit implementierte DFE-Strukturen eine reguläre Abtastphase, die mittels einer Schmalband-Taktwiedergewinnung aus dem wiedergewonnenen Takt abgeleitet wird. Folglich wird die abgeleitete Abtastphase langsam angepaßt und zur Digitalisierung einer großen Anzahl von Bit verwendet.
  • US-A-6 178 213 ist eine mikroprozessorgesteuerte Datenwiedergewinnungseinheit mit einstellbarem Abtast- und Signalvergleichspegel bekannt. Die Datenwiedergewinnungseinheit enthält einen Datenkanal und einen Überwachungskanal. Der Überwachungskanal tastet einen ankommenden Datenstrom auf verifizierende Weise ab. Die Ergebnisse der Abtastung in dem Überwachungskanal werden zur Einstellung des Abtastens und Vergleichens des Signals in dem Datenkanal verwendet. Die Datenwiedergewinnungseinheit enthält bei einer Ausführungsform eine Taktwiedergewinnungseinheit auf PLL-Basis und bei einer anderen Ausführungsform wird das Taktsignal durch den Mikroprozessor abgeleitet.
  • Aus DE-A-1 971 642 ist ein Verfahren zur Datenregenerierung geschützter Daten bekannt, wobei eine Fehlerrate eines Empfangssignals mit Fehlerkorrekturcode identifiziert wird. Eine Abtastzeit und Entscheidungsschwelle werden in einem vorbestimmten Bereich provisorisch variiert, bis eine optimale Abtastzeit und eine optimale Entscheidungsschwelle wiedergewonnen werden, indem der Übertragungsfehler während dieser Prozedur identifiziert wird. Folglich wirken sich zusätzliche Übertragungsfehler aufgrund der Fehlerkorrektur nicht aus.
  • WO 99/12315 betrifft eine Entzerrerstruktur, bei der die Abtastzeit und eine Schwelle mit Bezug auf eine korrigierte Bitsequenz oder eine empfangene Bitsequenz eingestellt werden.
  • Die vorliegende Erfindung basiert auf der Feststellung, daß der optimale Abtastzeitpunkt oder die optimale Abtastphase abhängig von der Signalvorgeschichte variieren können. Insbesondere können nichtlineare Verzerrungen bewirken, daß sich die Position der maximalen Augenöffnung zeitlich so verschiebt, daß ein CDR mit einer regulären langsam veränderlichen Abtastphase den optimalen Zeitpunkt für die Signalabtastung verfehlt.
  • Kurzfassung der Erfindung
  • Ein Entzerrer und ein Verfahren gemäß der Erfindung werden in den unabhängigen Ansprüchen dargelegt. Bevorzugte Formen werden in den abhängigen Ansprüchen dargelegt.
  • Die Erfindung liefert eine Entscheidungsrückkopplungsstruktur und ein Verfahren zur Entscheidungsrückkopplungsentzerrung, wobei der Abtastzeitpunkt abhängig von der Sequenz oder dem Muster der vorausgehenden Bit abgestimmt wird, um so dem Zeitpunkt der maximalen Augenöffnung zu folgen.
  • Aufgrund des Umstands, daß asymmetrische Verzerrungen, die durch nichtlineare Übertragungseffekte eingeführt werden, erfordern, daß bitmusterabhängige Abtastphasen an die optimale Augenöffnung angepaßt sind, kann man einen Reservegewinn für OSNR-Kosten und Empfängerleistungskosten durch entsprechendes Anpassen des Abtastzeitpunkts erzielen. Im Gegensatz zu vorbekannten Einrichtungen ermöglicht somit die erfindungsgemäße Entscheidungsrückkopplungsentzerrerstruktur bitmustergesteuerte Einstellung der tatsächlichen Abtastphase. Ein Zeitpunkt zum Abtasten des empfangenen Signals wird auf der Basis einer Abtastphase, die aus einem Paktwiedergewinnungskreis abgeleitet wird, und einer Verzögerung, die abhängig von vorausgehenden Bitwerten angepaßt wird, ausgewählt und/oder eingestellt. Um den tatsächlichen Abtastzeitpunkt für das vorliegende Bit, das wiedergewonnen werden soll, auszuwählen und/oder einzustellen, werden mittels einer Rückkopplungsschleife vorherige Bitwerte zurückgekoppelt. Durch Wählen entsprechender Anpassungs- oder Einstellungsparameter kann der Abtastzeitpunkt für die Abtastphase für eine vorliegende Entscheidung verschoben werden, um den Zeitpunkt der maximalen Augenöffnung zu treffen.
  • Gemäß einem Aspekt der Erfindung umfassen die Mittel zum Anfassen des Abtastzeitpunkts für Bitwertentscheidungen mindestens zwei abstimmbare Verzögerungspuffer zum Abstimmen eines ersten Abtastzeitpunkts für Bitmuster, einschließlich eines vorausgehenden Nullbit, und eines zweiten Abtastzeitpunkts, einschließlich eines vorhergehenden einzelnen Bit.
  • Durch Bereitstellen von abstimmbaren Verzögerungspuffern für verschiedene Bitmuster kann jeder Puffer unabhängig abgestimmt werden, um eine vielseitige Anpassung der Verzögerungsparameter an die Eigenschaften der Übertragungsleitung zu gewinnen.
  • Der Datenstrom kann einen Vorwärtsfehlerkorrekturcode (FEC) enthalten, der eine Verbesserung der Bitfehlerrate (BER) für ein gegebenes Signal/Rausch-Verhältnis (SNR) erlaubt, in dem stochastische Verzerrungen aus optischem oder elektrischem Rauschen und Übersprechen verringert werden. Für Übertragungen mit hoher Bitrate wird FEC reifer, um das tolerierbare SNR auf Fernübertragungen zu vergrößern. Bei der Codierung für Vorwärtsfehlerkorrektur werden redundante Bit zu einem Bitstrom hinzugefügt, sodaß Fehler am fernen Ende erkannt und korrigiert werden können. Die Anzahl der hinzugefügten Bit kann bis zu der Anzahl der Signalbit betragen, was zu einer Verdopplung der Datenübertragungsrate für einen gegebenen Kanal führt. In vielen Fällen ist redundante Übertragung durch Verwendung von FEC jedoch aufgrund einer garantierten niedrigen Fehlerrate nützlich. Während der Vorwärtsfehlerkorrektur können bedingte Bitfehlerraten geschätzt werden. Durch Zählen fehlerhafter übertragener Bit in Abhängigkeit von vorausgehenden und nachfolgenden Bit. Die Verhältnisse konditionaler Bitfehlerraten liefern Informationen über Abweichungen von Entscheidungsschwellen und/oder Abtastphasen von ihren optimalen Werten. Ähnlich kann man mit diesen Fehlerraten den Abtastzeitpunkt verschieben. Wenn die Werte der Entscheidungsschwellen und Abtastphasen optimiert sind, sollten im Idealfall die konditionalen Fehler ausgeglichen sein. Es ist deshalb vorteilhaft, die abstimmbaren Verzögerungspuffer durch konditionale Bitfehlerraten zu steuern, die durch Vorwärtsfehlerkorrekturmittel geschätzt werden.
  • Die bitmusterabhängige Verschiebung des Abtastzeitpunkts kann zu dem Ausgangssignal transferiert werden, was zu Jitter des Takts des Ausgangsbitstroms führt. Um diesen Effekt zu kompensieren, kann die Entscheidungsrückkopplungsentzerrerstruktur vorteilhafterweise Mittel zum Neutimen des Bitstroms durch Verwendung eines aus dem Eingangssignal wiedergewonnenen Taktsignals umfassen.
  • Aufgrund nichtlinearer Verzerrungen bei der Signalübertragung tritt zusätzlich zu der bitmusterabhängigen Verschiebung des Zeitpunkts der maximalen Augenöffnung eine bitmusterabhängige Verschiebung des Werts der optimalen Entscheidungsschwelle auf. Deshalb ist es vorteilhaft, Mittel zum adaptiven Abstimmen der Entscheidungsschwelle für Bitwertentscheidungen in Abhängigkeit von dem Bitwert des vorausgehenden Bit bereitzustellen, um optimale Entscheidungsbedingungen zu gewinnen.
  • Innerhalb des Schutzumfangs der vorliegenden Erfindung wird außerdem in Betracht gezogen, ein Verfahren zum wiedergewinnen eines Bitstroms aus einem empfangenen Analogsignal in einer Entscheidungsrückkopplungsstruktur bereitzustellen. Gemäß dem Verfahren wird ein Taktsignal aus den empfangenen Analogsignalen wiedergewonnen, eine Abtastphase aus dem Taktsignal erzeugt, das Eingangsanalogsignal mit einer Entscheidungsschwelle verglichen, um zu einer Bitwertentscheidung zu einem Zeitpunkt zu kommen, und es wird ein Bitstrom auf der Basis der Bitwertentscheidungen generiert, wobei der Zeitpunkt in Bezug auf die Abtastphase abhängig von vorherigen Bitwertentscheidungen, insbesondere abhängig von der vorausgehenden Bitwertentscheidung, angepaßt wird.
  • Folglich ist das Verfahren dafür geeignet, optimale Leistungsfähigkeit für präzise Erkennung gesendeter Bitsequenzen bereitzustellen, die nichtlinearen Effekten unterzogen wurden, da der optimale Abtastzeitpunkt stark durch ISI beeinflußt wird.
  • Der Zeitpunkt kann vorteilhafterweise mittels bedingter Bitfehlerraten abgestimmt werden, die durch Vorwärtsfehlerkorrektur geschätzt wurden.
  • Gemäß einem Aspekt der Erfindung werden zwei Abtastzeitpunkte unabhängig voneinander abgestimmt. Genauer gesagt wird ein erster Abtastzeitpunkt abgestimmt, der für die Bitwertentscheidung benutzt wird, wenn der vorhergehende Bitwert null ist, und ein zweiter Abtastzeitpunkt abgestimmt, der für die Bitwertentscheidung benutzt wird, wenn der vorhergehende Bitwert eins ist. Zum Beispiel können die Abstimmparameter durch die durch Vorwärtsfehlerkorrektur geschätzten bedingten Bitfehlerraten gesteuert werden.
  • Aufgrund von bitmuster- oder bitvorgeschichteabhängigen Abtastphasen kann die Bitperiode der digitalisierten Ausgangsdaten oszillieren. Um diesen unerwünschten Effekt zu vermeiden, ist es vorteilhaft, die Ausgangsdaten zu synchronisieren. Die Synchronisation kann vorteilhafterweise durch eine Neutimingprozedur unter Verwendung des aus den Eingangsdaten wiedergewonnenen Takts erzielt werden.
  • Um die Leistungsfähigkeit des Verfahrens zu verbessern, ist es ferner vorteilhaft, die Entscheidungsschwelle für eine Bitwertentscheidung abhängig von dem Bitwert des vorhergehenden Bit adaptiv abzustimmen.
  • Die Erfindung wird nachfolgend ausführlicher im Hinblick auf bevorzugte und besonders bevorzugte Ausführungsformen beschrieben und es wird auf die beigefügten Zeichnungen bezug genommen. Es zeigen:
  • 1 ein Schema eines optischen Übertragungskanals,
  • 2 Augendiagramme verzerrter Signale und
  • 3 ein schematisches Schaltbild einer bevorzugten Ausführungsform der Erfindung.
  • Es wird nun auf 1 bezug genommen, worin Komponenten eines optischen Übertragungskanals 1 gezeigt sind, wobei die erfindungsgemäße Rückkopplungsentzerrerstruktur verwendet werden kann. Vor der Übertragung werden Daten in einem FEC-Codierer 3 verarbeitet, um einen redundant codierten Bitstrom bereitzustellen. Der Bitstrom wird mittels eines Umsetzers 4 von elektrisch in optisch in optische Signale umgesetzt und über die Faser 5 zu dem Empfänger an dem fernen Ende gesendet. Der Empfänger umfaßt einen Umsetzer 6 von optisch in elektrisch und eine Takt- und Datenwiedergewinnungsschaltung 7 mit einem Signalentzerrer. Der FEC-codierte Bitstrom wird dann mittels des Decoders 8 decodiert.
  • Der Decoder 8 kann zusätzlich die Übertragungsleistungsfähigkeit überwachen. Die Überwachungsparameter, wie zum Beispiel integrale oder bedingte BER, können zur Anpassung oder Abstimmung der Einstellungen anderer Komponenten der Übertragungsleitung verwendet werden. Insbesondere muß der Signalentzerrer auf der Seite des Empfängers an Schwankungen der Übertragungseigenschaften der Leitung angepaßt werden.
  • Aufgrund nichtlinearer optischer Effekte in der Faser sind die am fernen Ende ankommenden optischen Signale jedoch mehr oder weniger verzerrt und ISI unterworfen, wie oben besprochen.
  • 2 zeigt Augendiagramme verzerrter Signale entsprechend verschiedener Bitsequenzen. Die Pfeile 9 und 10 zeigen die maximalen Augenöffnungen für Signale mit verschiedenen Signalvorgeschichten an. Genauer gesagt, bedeuten die Pfeile 9 und 10 die maximale Augenöffnung für Signalsequenzen mit einem vorausgehenden Nullbit bzw. Einsbit. Gestrichelte Linien 91 und 92 markieren optimale Entscheidungsschwellen für Signale entsprechend Bitsequenzen mit einem vorhergehenden Nullbit (a010, a001) bzw. einem vorhergehenden Einsbit (a101, a110). Zur Zeit implementierte DFE-Strukturen passen den Enscheidungsschwellenwert abhängig von der Bitsequenz an, um diesen durch ISI eingeführten Effekt zu kompensieren.
  • Wie aus der Position der Pfeile 91 und 92 hervorgeht, verschiebt sich der Zeitpunkt der maximalen Augenöffnung jedoch auch abhängig von der Signalvorgeschichte. Im Fall eines vorderen Nullbit liegt der optimale Zeitpunkt zum Zeitpunkt t0, während ein vorderes Einsbit den Zeitpunkt 0 zu der Zeit t1 verschiebt. Die DFE-Struktur gemäß der vorliegenden Erfindung kann den Abtastzeitpunkt abhängig von der Signalvorgeschichte anpassen, was zu einer verbesserten Leistungsfähigkeit führt.
  • Es wird nun auf 3 bezug genommen, worin ein schematisches Schaltbild einer beispielhaften Ausführungsform mit einem Abgriff der erfindungsgemäßen DFE-Struktur 2 gezeigt ist. Über eine optische Faser gesendete Daten werden an dem Eingang 18 nach Umsetzung von optisch in elektrisch als Analogsignale empfangen. Ein durch eine Taktwiedergewinnungsschaltung erzeugtes Taktsignal wird über den Takteingang 21 zugeführt. An dem Eingang 18 empfangene eingegebene Analogsignale werden mittels Komparatoren 11 und 12 in Binärsignale umgesetzt. Jeder der Komparatoren 11 und 12 erhält über Schwelleneingänge 19 bzw. 20 unabhängige Enscheidungsschwellensignale. Im einzelnen erhält der Komparator 12 ein Enscheidungsschwellensignal, das für Bitsequenzen mit einem vorhergehenden Nullbit geeignet ist, und der Komparator 11 erhält ein Enscheidungsschwellensignal, das für Bitsequenzen mit einem vorhergehenden Einsbit geeignet ist. Die Schwellenwerte können abhängig von durch Vorwärtsfehlerkorrekturmittel geschätzten konditionalen Bitfehlerwerten abgestimmt werden.
  • Die binären Ausgangssignale der Komparatoren 11 und 12 werden Flipflops 13 und 14 zugeführt. Die Flipflops 13 und 14 sind vorzugsweise D-Flipflops. Die Signalabtastung der Flipflops wird mittels über Takteingänge 13c bzw. 14c zugeführter Taktsignale ausgelöst. Die Taktsignale werden von dem Taktsignal abgegriffen, das von den Eingangsdaten wiedergewonnen und über den Takteingang 21 zugeführt wird. Das abgegriffene Taktsignal wird mittels abstimmbarer Verzögerungspuffer 16 und 17 verzögert. Auf diese Weise werden über den Zweig 18a abgegriffene Eingangssignale unter Verwendung eines Abtastzeitpunkts abgetastet, der durch den abstimmbaren Verzögerungspuffer 17 aus dem Abtasttakt erzeugt wird. Der Abtasttakt wird entsprechend verzögert, um mit dem besten Abtastzeitpunkt übereinzustimmen, der Bitsequenzen mit einem vorderen Einsbit entspricht (Zeitpunkt t1 in 2). Ähnlich werden über dem Zweig 18b abge griffene Eingangssignale durch das Flipflop 13 unter Verwendung einer Abtastphase abgetastet, die durch den abstimmbaren Verzögerungspuffer 16 aus dem Abtasttakt erzeugt wird.
  • Die durch die Puffer 16, 17 erzeugte Verzögerung wird durch Abstimmparameter gesteuert, wie zum Beispiel über Eingänge 22 bzw. 23 zugeführte Abstimmspannungen. Die Abstimmparameter sind an die Eigenschaften der Übertragungsleitung angepaßt. In dem Beispiel können die Verzögerungspuffer 16 und 17 abhängig von konditionalen Bitfehlerraten abgestimmt werden, die durch Vorwärtsfehlerkorrektur geschätzt wurden, um so optimale Bedingungen aufrechtzuerhalten. Als Alternative kann man die Parameter unter Verwendung von Nachschlagetabellenwerten abstimmen. Die Tabellenwerte können mittels eines Augenüberwachers oder Analog/Digital-Umsetzers (ADC) und mindestens eines Least-Mean-Square-Algorithmus berechnet werden.
  • Am Ausgang der Flipflops 13 und 14 werden digitalisierte Signale Q0, Q1 bereitgestellt, die dem Multiplexer 15 zugeführt werden. In dem Multiplexer 15 werden Ausgangssignale durch Weiterleiten eines der digitalisierten Signale Q0, Q1 erzeugt. Mittels eines Rückkopplungsweges 24 wird das vorausgehende Bitsignal in dem Multiplexer 15 zurückgekoppelt. Auf der Basis des vorausgehenden Bitwerts wird eine Weiterleitungsentscheidung getroffen, d. h. wird im Fall eines vorhergehenden Nullbit das Signal Q0 weitergeleitet, während im Fall eines vorhergehenden Einsbit das Signal Q1 weitergeleitet wird.
  • Aufgrund der Weiterleitungsoperation des Multiplexers 15 umfassen die Ausgangssignale ein Taktsignal, das eine Überlagerung der durch die abstimmbaren Verzögerungspuffer 16 und 17 verzögerten Taktsignale ist. Der Takt des Ausgangsbitstroms enthält folglich ein Jitter, das Störungen bei nachfolgenden Datenverarbeitungsein richtungen, wie zum Beispiel Vorwärtsfehlerkorrekturschaltkreisen verursachen kann. Um unerwünschte Effekte aufgrund von Takt-Jitter zu vermeiden, gibt die DFE-Struktur 2 ferner Datenneutiming oder -synchronisation vor. Neutiming wird durch ein weiteres mit dem Ausgang des Multiplexers 15 verbundenes Flipflop 25 erzielt. Das Flipflop 25 wird durch das Taktsignal getriggert, das durch die Taktwiedergewinnungsschaltkreise des Empfängers wiedergewonnen und über den Takteingang 21 zugeführt wird. Auf diese Weise erhält man eine reguläre Bitperiode in dem Ausgangsbitstrom.
  • Die oben beschriebene Ausführungsform ist eine DFE-Struktur mit einem Abgriff. Das Konzept der DFE-Struktur gemäß der vorliegenden Erfindung kann jedoch leicht auf DFE-Strukturen mit mehreren Abgriffen erweitert werden, wobei jeder Abgriff einer spezifischen Sequenz vorhergehender Bit oder einer Gruppe von Sequenzen vorhergehender Bit entspricht.

Claims (8)

  1. Entzerrerstruktur zur Wiedergewinnung eines Bitstroms aus empfangenen Signalen, umfassend: einen Signaleingang (18), ein Entscheidungsmittel (11, 12, 13, 14, 15) zum Treffen von Bitwertentscheidungen an Abtastzeitpunkten, einen Rückkopplungsweg (24) zum Rückkoppeln von Bitwerten zu dem Entscheidungsmittel, ein Mittel (15, 16, 17) zum Justieren der Abtastzeitpunkte für durch das Entscheidungsmittel getroffene Bitwertentscheidungen, und das dafür ausgelegt ist, die Abtastzeitpunkte (t0, t1) abhängig von dem entschiedenen Bitwert des vorherigen Bit unterschiedlich zu justieren, dadurch gekennzeichnet, daß das Mittel zum Justieren des Abtastzeitpunkts für Bitwertentscheidungen zwei unabhängig anpaßbare Zweige umfaßt, wobei der erste Zweig einen ersten abstimmbaren Verzögerungspuffer (16) zum Abstimmen eines ersten Abtastzeitpunkts (t0), wenn der entschiedene Bitwert des vorherigen Bit null ist, und der zweite Zweig einen zweiten abstimmbaren Verzögerungspuffer (17) zum Abstimmen eines zweiten Abtastzeitpunkts (t1), wenn der entschiedene Bitwert des vorherigen Bit eins ist, enthält.
  2. Entzerrerstruktur nach Anspruch 1, wobei die zwei abstimmbaren Verzögerungspuffer abhängig von durch Vorwärtsfehlerkorrekturmittel geschätzten bedingten Bitfehlerraten gesteuert werden (22, 23).
  3. Entzerrerstruktur nach Anspruch 1 oder 2, gekennzeichnet durch ein Mittel (25) zum Neutimen des Bitstroms unter Verwendung eines aus dem Eingangssignal wiedergewonnenen Taktsignals.
  4. Entzerrerstruktur nach einem der Ansprüche 1 bis 3, ferner mit einem Mittel (15, 19, 20) zum adaptiven Abstimmen der Entscheidungsschwelle für Bitwertentscheidungen in Abhängigkeit von dem Bitwert des vorhergehenden Bit.
  5. Verfahren zum Wiedergewinnen eines Bitstroms aus einem empfangenen Analogsignal in einer Entzerrerstruktur, mit den folgenden Schritten: Wiedergewinnen eines Taktsignals aus den empfangenen Analogsignalen, Erzeugen einer Abtastphase aus dem Taktsignal, Vergleichen des Analogsignals mit Entscheidungsschwellen zu Abtastzeitpunkten, um zu Bitwertentscheidungen zu kommen, Erzeugen eines Bitstroms auf der Basis der Bitwertentscheidungen, Justieren der Abtastzeitpunkte in bezug auf die Abtastphase, wobei der Schritt des Justierens der Abtastzeitpunkte (t0, t1) abhängig von der vorhergehenden Bitwertentscheidung unterschiedlich ausgeführt wird und dadurch gekennzeichnet, daß der Schritt des Justierens der Abtastzeitpunkte in bezug auf die Abtastphase die folgenden Schritte umfaßt: Abstimmen eines ersten Abtastzeitpunkts (t0), der für die Bitwertentscheidung benutzt wird, wenn die vorhergehende Bitwertentscheidung null ist, unter Verwendung eines ersten abstimmbaren Verzögerungspuffers (16) in einem ersten Zweig und Abstimmen eines zweiten Abtastzeitpunkts (t1), der für die Bitwertentscheidung benutzt wird, wenn die vorhergehende Bitwertentscheidung eins ist, unter Verwendung eines zweiten abstimmbaren Verzögerungspuffers (17) in einem zweiten Zweig, wobei der erste und der zweite Abtastzeitpunkt unabhängig anpaßbar sind.
  6. Verfahren nach Anspruch 5, wobei der Schritt des Anpassens des Abtastzeitpunkts in bezug auf die Abtastphase den Schritt des Abstimmens des Abtastzeitpunkts in Abhängigkeit von durch Mittel zur Vorwärtsfehlerkorrektur geschätzte bedingte Bitfehlerraten umfaßt.
  7. Verfahren nach Anspruch 5 oder 6, ferner mit dem Schritt des Neutimens des Bitstroms unter Verwendung eines aus dem Eingangssignal wiedergewonnenen Taktsignals.
  8. Verfahren nach einem der Ansprüche 5 bis 7, ferner mit dem Schritt des adaptiven Abstimmens einer Entscheidungsschwelle (91, 92) für eine Bitwertentscheidung in Abhängigkeit von der Bitwertentscheidung des vorhergehenden Bit.
DE60219277T 2002-01-28 2002-01-28 Einstellung von Entscheidungspegeln und Abtastphase auf der Basis von vorherigen Bit-Werten Expired - Lifetime DE60219277T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP02250544A EP1331779B1 (de) 2002-01-28 2002-01-28 Einstellung von Entscheidungspegeln und Abtastphase auf der Basis von vorherigen Bit-Werten

Publications (2)

Publication Number Publication Date
DE60219277D1 DE60219277D1 (de) 2007-05-16
DE60219277T2 true DE60219277T2 (de) 2008-01-03

Family

ID=8185663

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60219277T Expired - Lifetime DE60219277T2 (de) 2002-01-28 2002-01-28 Einstellung von Entscheidungspegeln und Abtastphase auf der Basis von vorherigen Bit-Werten

Country Status (3)

Country Link
US (1) US7184477B2 (de)
EP (1) EP1331779B1 (de)
DE (1) DE60219277T2 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6622328B2 (en) * 2000-10-31 2003-09-23 Leatherman Tool Group, Inc. Folding multipurpose pocket tool with floating springs
US7397848B2 (en) 2003-04-09 2008-07-08 Rambus Inc. Partial response receiver
US7092472B2 (en) 2003-09-16 2006-08-15 Rambus Inc. Data-level clock recovery
US7126378B2 (en) 2003-12-17 2006-10-24 Rambus, Inc. High speed signaling system with adaptive transmit pre-emphasis
US7627029B2 (en) 2003-05-20 2009-12-01 Rambus Inc. Margin test methods and circuits
US7408981B2 (en) * 2003-05-20 2008-08-05 Rambus Inc. Methods and circuits for performing margining tests in the presence of a decision feedback equalizer
US7336749B2 (en) * 2004-05-18 2008-02-26 Rambus Inc. Statistical margin test methods and circuits
US7590175B2 (en) * 2003-05-20 2009-09-15 Rambus Inc. DFE margin test methods and circuits that decouple sample and feedback timing
US7233164B2 (en) 2003-12-17 2007-06-19 Rambus Inc. Offset cancellation in a multi-level signaling system
US7822113B2 (en) 2003-12-19 2010-10-26 Broadcom Corporation Integrated decision feedback equalizer and clock and data recovery
EP1587265A1 (de) * 2004-01-15 2005-10-19 Alcatel Erfassung von Fehlerausbreitung bei entscheidungsrückgekoppelter Entzerrung
US7599450B2 (en) * 2004-02-03 2009-10-06 Seagate Technology Pattern-dependent equalization and detection
US7782932B2 (en) * 2004-04-23 2010-08-24 Texas Instruments Incorporated Circuit and method for evaluating the performance of an adaptive decision feedback equalizer-based serializer deserializer and serdes incorporating the same
US7574146B2 (en) * 2004-07-09 2009-08-11 Infinera Corporation Pattern-dependent error counts for use in correcting operational parameters in an optical receiver
US20060034618A1 (en) * 2004-08-10 2006-02-16 Young-Kai Chen Adaptive optical equalization for chromatic and/or polarization mode dispersion compensation
US7516226B2 (en) * 2004-09-30 2009-04-07 Agere Systems Inc. Transmit adaptive equalization using ordered sets
US7424651B2 (en) * 2004-12-21 2008-09-09 Tyco Telecommunications (Us) Inc. Method and apparatus for decision threshold control in an optical signal receiver
US8085880B2 (en) * 2004-12-23 2011-12-27 Rambus Inc. Amplitude monitor for high-speed signals
US7606301B2 (en) * 2006-02-17 2009-10-20 Agere Systems Inc. Method and apparatus for adaptively establishing a sampling phase for decision-feedback equalization
US7809054B2 (en) 2006-04-18 2010-10-05 International Business Machines Corporation One-sample-per-bit decision feedback equalizer (DFE) clock and data recovery
US7711043B2 (en) * 2006-09-29 2010-05-04 Agere Systems Inc. Method and apparatus for determining latch position for decision-feedback equalization using single-sided eye
JP4557947B2 (ja) 2006-10-11 2010-10-06 ザインエレクトロニクス株式会社 クロックデータ復元装置
US7929654B2 (en) 2007-08-30 2011-04-19 Zenko Technologies, Inc. Data sampling circuit and method for clock and data recovery
US8407511B2 (en) * 2008-08-28 2013-03-26 Agere Systems Llc Method and apparatus for generating early or late sampling clocks for CDR data recovery
US9215112B2 (en) * 2010-02-23 2015-12-15 Rambus Inc. Decision feedback equalizer
US8611473B1 (en) 2010-12-15 2013-12-17 Pmc-Sierra, Inc. Reduction of correlated channel impairments
US10002650B1 (en) * 2016-12-21 2018-06-19 Mediatek Inc. Signal quality detection circuit for generating signal quality detection result according to two-dimensional nominal sampling point pattern and associated signal quality detection method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5097486A (en) * 1990-07-31 1992-03-17 Ampex Corporation Pipelined decision feedback decoder
US5896391A (en) * 1996-12-19 1999-04-20 Northern Telecom Limited Forward error correction assisted receiver optimization
DE19717642A1 (de) * 1997-04-25 1998-11-05 Siemens Ag Verfahren zur Datenregeneration
DE19738362B4 (de) 1997-09-02 2006-11-02 Siemens Ag Schaltungsanordnung und Verfahren zur Minimierung von Bitfehlern
US6178213B1 (en) * 1998-08-25 2001-01-23 Vitesse Semiconductor Corporation Adaptive data recovery system and methods

Also Published As

Publication number Publication date
EP1331779A1 (de) 2003-07-30
DE60219277D1 (de) 2007-05-16
US20030142740A1 (en) 2003-07-31
EP1331779B1 (de) 2007-04-04
US7184477B2 (en) 2007-02-27

Similar Documents

Publication Publication Date Title
DE60219277T2 (de) Einstellung von Entscheidungspegeln und Abtastphase auf der Basis von vorherigen Bit-Werten
DE19940589B4 (de) Empfänger zum Korrigieren der Abwanderung der Basislinie und zum Empfangen von Killerabtastwerten
DE60102798T2 (de) Zwei lernfolgen verwendende entzerrung
EP1540858B9 (de) Verfahren zur übertragung von optischen polarisationsmultiplexsignalen
US7184475B2 (en) Adjustment for equalization parameters in receivers
DE19843145B4 (de) Verfahren zur Sequenzerfassung und Sequenz-Ausgleicheinrichtung
DE602005000513T2 (de) Empfänger zur Verbesserung der Polarisationsmodendispersion mittels Polarisationsverwürfelung
DE60122733T2 (de) Durch FEC-Korrekturraten geregelter Vorwärtsentzerrer
DE60222228T2 (de) Datenregenerationsanordnung und -Verfahren mit Überwachung und Optimierung mittels Vorwärtsfehlerkorrekturinformationen
DE69826439T2 (de) Verfahren und vorrichtung zur ausführung von taktrückgewinnung
EP1470659A1 (de) Verfahren zur abtastphasenregelung
US20100246722A1 (en) Data Slicer Threshold Adjustment for Disparity Controlled Signals
EP1780914B1 (de) Vorrichtung zur adaptiven Entzerrung eines optischen polarisationsverschlüsselten Signals
US7161980B2 (en) Receiver for high rate digital communication system
EP2522082B1 (de) Vorrichtung und verfahren zur kompensation und identifikation von fernnebensprechen
AT401838B (de) Verfahren zur aufbereitung von signalen für die signalübertragung im basisband
US10148417B2 (en) Duty-cycled high speed clock and data recovery with forward error correction assist
DE112004002410B4 (de) Feedback-Filter
DE10241848A1 (de) Verfahren zur Erfassung von optischen bzw. elektrischen Signalfolgen und Augenmonitor zur Erfassung und Darstellung von Signalfolgen
US6047032A (en) Signal equalization and data recovery with non-linear digital threshold feedback
DE102004047702B4 (de) Verfahren und Vorrichtung zur Bestimmung eines Schätzfehlers eines Entscheiders sowie Entzerrer
EP1349300B1 (de) Empfangseinrichtung für gestörte optische Signale mit Erzeugung eines Rückkopplungssignals durch Korrelation, und Verfahren zum Erzeugen eines solchen Rückkopplungssignals
EP1005731A2 (de) Verfahren zur unterdrückung von störungen in einem bipolaren datenstrom und schaltungsanordnung zur durchführung des verfahrens
DE102017202879B4 (de) Verfahren zur drathlosen seriellen Datenübertragung
DE69728668T2 (de) Datenübertragung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition