DE102004047702B4 - Verfahren und Vorrichtung zur Bestimmung eines Schätzfehlers eines Entscheiders sowie Entzerrer - Google Patents

Verfahren und Vorrichtung zur Bestimmung eines Schätzfehlers eines Entscheiders sowie Entzerrer Download PDF

Info

Publication number
DE102004047702B4
DE102004047702B4 DE200410047702 DE102004047702A DE102004047702B4 DE 102004047702 B4 DE102004047702 B4 DE 102004047702B4 DE 200410047702 DE200410047702 DE 200410047702 DE 102004047702 A DE102004047702 A DE 102004047702A DE 102004047702 B4 DE102004047702 B4 DE 102004047702B4
Authority
DE
Germany
Prior art keywords
value
input value
estimation error
deviation
determining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE200410047702
Other languages
English (en)
Other versions
DE102004047702A1 (de
Inventor
Edoardo Prete
Anthony Fraser Sanders
Norbert Neurohr
Dr. Schöbinger Matthias
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Lantiq Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lantiq Deutschland GmbH filed Critical Lantiq Deutschland GmbH
Priority to DE200410047702 priority Critical patent/DE102004047702B4/de
Publication of DE102004047702A1 publication Critical patent/DE102004047702A1/de
Application granted granted Critical
Publication of DE102004047702B4 publication Critical patent/DE102004047702B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/067Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03012Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)

Abstract

Verfahren zur Bestimmung eines Schätzfehlers (sê) eines Entscheiders (2), wobei der Entscheider (2) in Abhängigkeit von einem Eingangswert (d) einen Ausgangswert (ŷ) bestimmt, wobei der Schätzfehler (sê) eine Abweichung des Eingangswertes (d) von einem dem Ausgangswert (ŷ) zugeordneten nominellen Eingangswert (a) bezeichnet, dadurch gekennzeichnet, dass mindestens eine mögliche Abweichung (f1, f2) zwischen dem Eingangswert (d) und einem möglichen nominellen Eingangswert (a) bestimmt wird, und dass der Schätzfehler (sê) in Abhängigkeit von der mindestens einen möglichen Abweichung (f1, f2) und dem Ausgangswert (ŷ) bestimmt wird.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zur Bestimmung eines Schätzfehlers eines Entscheiders sowie einen Entzerrer mit einer derartigen Vorrichtung.
  • Unter einem Entscheider („Slicer”) wird dabei eine Einrichtung verstanden, welche in Abhängigkeit von einem Eingangswert einen Ausgangswert bestimmt, wobei jedem möglichen Ausgangswert ein nomineller Eingangswert zugeordnet ist. Die Bestimmung des Ausgangswertes kann dabei insbesondere durch Vergleich des Eingangswertes mit einer oder mehreren Entscheidungsschwellen, welche abhängig von den nominellen Eingangswerten festgelegt werden, erfolgen. Derartige Entscheider werden beispielsweise beim Empfangen von Daten in Verbindung mit entscheidungsrückgekoppelten Entzerrern („Decision Feedback Equalizer”, DFE) verwendet.
  • Aus der EP 0 288 783 A2 ist eine Anordnung zur DPCM-Codierung von Fernsehsignalen bekannt. Dabei werden nicht volle Bildpunktsignale, sondern nur Differenzsignale, die durch eine Differenzbildung zwischen jeweils einem aktuellen Bildpunktsignal und einem aufgrund der vorausgegangenen Bildpunktsignale in einem Prädiktor ermittelten Schätzwert gebildet werden, übertragen. Zur Bildung dieses Schätzwertes ist unter anderem ein Begrenzer vorgesehen, welcher den Wert eines so genannten rekonstruierten Bildpunktsignals begrenzt. Die Begrenzerfunktion wird dabei in einem Look-Ahead-Verfahren realisiert.
  • Aus der EP 1 058 431 A2 ist ein entscheidungsrückgekoppelter Entzerrer offenbart, welcher sowohl eine parallele Verarbeitung als auch eine Verarbeitung mit Vorausschau (Look-Ahead) aufweist.
  • Diese Entzerrer werden vorteilhafterweise zur Entzerrung von Übertragungsstrecken mit starken Intersymbolstörungen („Inter Symbol Interference”, ISI) insbesondere dann eingesetzt, wenn die Implementierung eines Empfängers auf Basis des Prinzips der „Maximum Likelihood Sequence Detection” (MLSD), welche prinzipiell eine bessere Entzerrung bietet, aus Komplexitäts- oder Verlustleistungsgründen oder aufgrund anderer Systemrandbedingungen wie etwa einer Begrenzung einer maximal zulässigen Latenzzeit nicht in Frage kommt. Gegenüber einfacher zu implementierenden linearen Entzerrern beispielsweise auf Basis adaptiver FIR-Filter bietet ein DFE bei starker Intersymbolstörung den Vorteil einer geringeren Länge des Entzerrers und einer gegenüber linearen Entzerrung nicht vorhandenen Anhebung des Rauschens, welche bei linearen Entzerrern mit der Stärke der Intersymbolinterferenz zunimmt.
  • Ein einfacher DFE ist in 2 dargestellt. Dabei wird ein analoges Empfangssignal x einem Analog-Digital-Wandler 11 zugeführt, um eine Folge von Empfangswerten y zu erzeugen. Von jedem der Empfangswerte y wird in einem Subtrahierer 12 ein entsprechender Korrekturwert b subtrahiert, um einen Differenzwert d zu erzeugen, welcher einem Entscheider bzw. Slicer 13 zugeführt wird. Abhängig von dem ihm jeweils zugeführten Differenzwert d bestimmt der Entscheider 13 einen Ausgangssymbolwert ŷ, welcher bei fehlerfreier Übertragung einem zur Erzeugung des Empfangssignals x gesendeten Sendesymbol entspricht.
  • Das Ausgangssymbol ŷ wird einem Verzögerungsglied 15 zugeführt und in einem Multiplizierer 16 mit einem Koeffizienten c1 multipliziert, um den Korrekturwert b zur Bildung des folgenden Differenzwertes d zu erzeugen. Dabei ist anzumerken, dass bei tatsächlichen Realisierungen von DFEs im Allgemeinen mehrere Rückkoppelpfade vorhanden sind und der Korrekturwert b durch Gewichtung und Kombination mehrerer vorhergegangener Ausgangssymbole ŷ erzeugt wird. Diese weiteren Rückkoppelpfade sind für das Verständnis der vorliegenden Erfindung jedoch nicht nötig und sind daher zur Vereinfachung nicht dargestellt.
  • Des Weiteren wird in einem Subtrahierer 14 das Ausgangssymbol ŷ von dem jeweiligen Differenzwert d subtrahiert, um einen so genannten Schätzfehler ê zu erzeugen. Hierzu ist es nötig, entweder die Empfangswerte y oder die Ausgangssymbole ŷ zu skalieren, um eine Amplitude der Empfangswerte y bzw. der Differenzwerte d und das Alphabet der erzeugten Ausgangssymbole ŷ derart aufeinander abzustimmen, dass der Schätzfehler ê gleich 0 ist, falls der Differenzwert d mit einem nominellen Differenzwert bei perfekter Entzerrung und ansonsten ungestörter Übertragung für das Ausgangssymbol ŷ übereinstimmt.
  • Dieser Schätzfehler ê wird im Betrieb des DFE insbesondere verwendet, um die Koeffizienten des DFE, im vorliegenden Beispiel den Koeffizienten c1, zu adaptieren, um die Entzerrung an die Eigenschaften des Übertragungskanals, über welchen das analoge Empfangssignal x empfangen wird, anzupassen, da diese Eigenschaften sich im Allgemeinen mit der Zeit verändern. Auch für eine optimale Einstellung einer Abtastphase des analogen Empfangssignals x kann der Schätzfehler ê herangezogen werden. Dies ist beispielsweise in der WO 01/91361 A1 beschrieben.
  • Bei Hochgeschwindigkeitsanwendungen ergibt sich hierbei das Problem, dass die Rückkopplung des Ausgangssymbols ŷ in den Subtrahierer 14 zur Bildung des Schätzfehlers ê zeitkritisch ist, da das Ausgangssymbol ŷ von demjenigen Differenzwert d abgezogen werden muss, in Abhängigkeit von welchem es gebildet wurde.
  • Zudem ist zu beachten, dass bei der in 2 dargestellten digitalen Realisierung die durch die jeweilige Implementierung bedingte Genauigkeit durch die Genauigkeit des Koeffizienten c1 sowie durch die Auflösung des Analog-Digital-Wandlers 11 bestimmt wird. Die tolerierbare Genauigkeit bzw. der tolerierbare durch die jeweilige Implementierung bedingte Fehler hängen dabei von der jeweils erforderlichen maximalen Bitfehlerrate ab.
  • Bei Hochgeschwindigkeitsanwendungen stellt die Implementierung des Analog-Digital-Wandlers 11 dabei eine große Herausforderung dar, wobei zu bemerken ist, dass die erforderliche Auflösung des Analog-Digital-Wandlers 11 deutlich über der Auflösung, welche beispielsweise für einen MLSD-Empfänger erforderlich ist, liegt. Zudem weist der Analog-Digital-Wandler 11 eine gewisse Verlustleistung auf, die gerade bei Hochgeschwindigkeitsanwendungen häufig nicht in einem gesamten zulässigen Verlustleistungsbudget tolerierbar ist.
  • Daher wurden Lösungen vorgeschlagen, bei welchen die Kompensation der Intersymbolstörungen zumindest teilweise analog erfolgt, so dass auf einen Analog-Digital-Wandler am Eingang verzichtet werden kann. Eine derartige analoge Abwandlung eines DFE ist beispielsweise in J. H. Winters, R. D. Gitlin, S. Kasturia, „Reducing the Effects of Transmission Impairments in Digital Fiber Optic Systems”; IEEE Communications Magazine, Juni 1993, Seiten 68–76 dargestellt. Dabei wird der Entscheider für die Schätzung der Ausgangssymbole ŷ mittels eines oder mehrerer Komparatoren mit nachfolgendem Register realisiert, wobei dem Komparator ein Referenzwert zugeführt wird, welcher im Wesentlichen dem Korrekturwert b entspricht, wodurch der Subtrahierer 12 aus 2 ersetzt wird. Eine derartige Mixed-Signal-Lösung bedeutet einen minimalen Aufwand für die DFE-Kompensation der Intersymbolstörungen und die Schätzung der Ausgangssymbole. Allerdings ist bei dieser Vorrichtung keine Information über den Schätzfehler ê verfügbar, was eine Adapation des DFE im laufenden Betrieb erschwert.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Verfahren und eine Vorrichtung zur Bestimmung eines Schätzfehlers eines Entscheiders bereitzustellen, wobei insbesondere eine Bestimmung des Schätzfehlers bei Hochgeschwindigkeitsanwendungen und bei analogen bzw. Mixed-Signal-Entzerrern möglich ist. Zudem ist es eine Aufgabe, einen Entzerrer mit einer derartigen Vorrichtung bereitzustellen.
  • Diese Aufgabe wird gelöst durch ein Verfahren nach Anspruch 1, durch eine Vorrichtung nach Anspruch 11 bzw. einen Entzerrer nach Anspruch 15. Die abhängigen Ansprüche definieren vorteilhafte oder bevorzugte Ausführungsbeispiele des Verfahrens bzw. der Vorrichtung.
  • Die Erfindung stellt ein Verfahren und eine Vorrichtung zur Bestimmung eines Schätzfehlers eines Entscheiders bereit, wobei der Entscheider in Abhängigkeit von einem Eingangswert einen Ausgangswert bestimmt und wobei der Schätzfehler eine Abweichung des Eingangswertes von einem dem Ausgangswert zugeordneten nominellen Eingangswert bezeichnet. Erfindungsgemäß wird in Abhängigkeit von dem Eingangswert mindestens eine mögliche Abweichung zwischen dem Eingangswert und einem möglichen nominellen Eingangswert bestimmt und der Schätzfehler in Abhängigkeit von der mindestens einen möglichen Abweichung und dem Ausgangswert bestimmt.
  • Zum Bestimmen der mindestens einen möglichen Abweichung ist dabei der Ausgangswert nicht nötig, so dass die Implementierung bei Hochgeschwindigkeitsanwendungen vereinfacht wird.
  • Bei einem bevorzugten Ausführungsbeispiel umfasst die mindestens eine mögliche Abweichung die Abweichungen zwischen dem Eingangswert und allen möglichen nominellen Eingangswerten, und zur Bestimmung des Schätzfehlers wird die dem Ausgangswert entsprechende Abweichung ausgewählt. Es ist jedoch auch möglich, nicht alle diese Abweichungen zu bestimmen. In diesem Fall ist im Allgemeinen nicht bei jedem Ausgangswert ein Schätzfehler verfügbar, was jedoch beispielsweise zur Adaption eines entscheidungsrückgekoppelten Entzerrers, welcher ein bevorzugtes Anwendungsbeispiel der vorliegenden Erfindung darstellt, ausreichend sein kann.
  • Die ausgewählte Abweichung kann direkt als Schätzfehler verwendet werden, oder der Schätzfehler kann das Vorzeichen der ausgewählten Abweichung angeben.
  • Die Erfindung wird nachfolgend unter Bezugnahme auf die beigefügte Zeichnung anhand bevorzugter Ausführungsbeispiele näher erläutert. Es zeigen:
  • 1 ein Blockschaltbild eines Ausführungsbeispiels einer erfindungsgemäßen Vorrichtung zur Bestimmung eines Schätzfehlers, und
  • 2 ein Blockschaltbild eines herkömmlichen entscheidungsrückgekoppelten Entzerrers mit Bestimmung eines Schätzfehlers.
  • In 1 ist ein Blockdiagramm eines Ausführungsbeispiels der vorliegenden Erfindung dargestellt. Dabei zeigt 1, wie im Folgenden genauer erläutert werden wird, den Einsatz der vorliegenden Erfindung in einem entscheidungsrückgekoppelten Entzerrer („Decision Feedback Equalizer”, DFE), dessen grundlegendes Prinzip bereits in der Beschreibungseinleitung unter Bezugnahme auf 2 erläutert wurde.
  • Der in 1 dargestellten Vorrichtung wird ein Eingangssignal oder eine Folge von Eingangswerten y zugeführt. Von den Eingangswerten y werden in einem Subtrahierer 1 jeweilige Korrekturwerte k subtrahiert, um Differenzwerte d zu erzeugen. Dabei wird im Folgenden angenommen, dass die dargestellte Vorrichtung zum Empfangen eines binären Signals dient und im Falle einer ungestörten bzw. durch die Korrekturwerte k perfekt entzerrten Übertragung die Differenzwerte d die Werte +h0 und –h0 annehmen können, um die zwei möglichen Zustände des binären Signals zu repräsentieren.
  • Die Differenzwerte d werden einem Entscheider („Slicer”) 2 zugeführt, um – wie im Fall des Entscheiders 13 aus 2, welcher bereits beschrieben wurde – abhängig von den Differenzwerten d jeweils entsprechende Ausgangssymbole ŷ abzuschätzen bzw. zu bestimmen. Nach einer Verzögerung um eine Einheit eines Arbeitstaktes in einem Verzögerungsglied 3 werden diese Ausgangssymbolwerte ŷ ausgegeben.
  • Die Korrekturwerte k können dabei wie bereits in dem in der Einleitung beschriebenen Fall von 2 durch Rückkopplung und Gewichtung eines oder mehrerer vorhergehender Ausgangssymbolwerte ŷ erfolgen, oder es kann eine analoge Realisierung mit einem oder mehreren Komparatoren vorliegen. Die im Folgenden beschriebene erfindungsgemäße Bestimmung eines Schätzfehlers ist dabei von der genauen Bestimmung der Korrekturwerte k unabhängig. Unter dem Schätzfehler wird dabei die Abweichung des Differenzwertes d von dem Ausgangssymbol ŷ verstanden.
  • Der Vorrichtung aus 1 wird weiterhin ein Zusatzwert a zugeführt, welcher für den oben beschriebenen Fall, dass die Differenzwerte d bei perfekter Entzerrung die Werte –h0 und +h0 annehmen, h0 beträgt. Da sich der Wert von h0 im Laufe der Übertragung durch Änderung der Eigenschaften eines verwendeten Übertragungskanals ändern kann, muss der Wert von a entsprechend angepasst werden.
  • Sowohl die Differenzwerte d als auch der Zusatzwert a werden einem Subtrahierer 4 und einem Addierer 7 zugeführt, um Abweichungswerte f1 bzw. f2 zu berechnen, wobei für a = h0 f1 = d – h0 und f2 = d + h0 gilt. Da der Entscheider 2 im Allgemeinen für d > 0 ein Ausgangssymbol ŷ ausgeben wird, welches dem durch h0 repräsentierten Wert (beispielsweise +1) entspricht, und für d < 0 ein Ausgangssymbol ŷ ausgeben wird, welches dem durch –h0 repräsentierten Wert (beispielsweise –1) entspricht, die Entscheidungsschwelle in diesem Fall also 0 beträgt, stellen die Werte f1 und f2 die beiden möglichen Schätzfehler für die dargestellte Vorrichtung dar: d – h0 für den Fall d > 0 und d + h0 für den Fall d < 0.
  • Da im Allgemeinen lediglich das Vorzeichen des Schätzfehlers benötigt wird, wird mit zusätzlichen Entscheidern 5 und 8 das Vorzeichen von f1 bzw. f2 bestimmt und dieses Ergebnis Verzögerungsgliedern 6 bzw. 9, welche dieselbe Verzögerung wie das Verzögerungsglied 3 aufweisen, zugeführt, um so Vorzeichenwerte e1 bzw. e2 zu erzeugen. In einem Multiplexer 10 wird abhängig von dem Ausgangssymbol ŷ der „passende” Vorzeichenwert ausgewählt, das heißt e1 für ŷ = +1 und e2 für ŷ = –1, um ein Schätzfehlervorzeichen sê zu erhalten.
  • Auf diese Weise wird der Schätzfehler bzw. sein Vorzeichen ermittelt, ohne dass eine zeitkritische Rückkopplung des Ausgangssymbols ŷ erfolgen muss, was die dargestellte Vorrichtung insbesondere für Hochgeschwindigkeitsanwendungen geeignet macht. Es ist dabei zu bemerken, dass die Kombination aus Subtrahierer 4 und Entscheider 5 bzw. Addierer 7 und Entscheider 8 auch durch einen Komparator mit einem Referenzwert +h0 oder –h0 verbunden mit einem entsprechenden Register realisiert werden kann. Ist hingegen der genaue Wert des Schätzfehlers und nicht nur sein Vorzeichen von Interesse, können die Entscheider 5 und 8 auch weggelassen werden.
  • Häufig ist es – beispielsweise zur Adaption von Koeffizienten zur Bestimmung der Korrekturwerte k – nicht nötig, für jedes Ausgangssymbol ŷ einen Wert sê zu erhalten. In diesem Fall kann es ausreichend sein, lediglich den Schaltungszweig zur Bestimmung von e1 oder den Schaltungszweig zur Bestimmung von e2 zu realisieren. In diesem Fall wird im Mittel nur für 50% der Werte von ŷ, das heißt wenn ŷ den zu dem jeweiligen realisierten Zweig passenden Wert annimmt, ein Schätzfehlervorzeichen sê ausgegeben. In der übrigen Zeit kann beispielsweise ein Wert 0 oder eine vorgegebener Wert, welcher anzeigt, dass kein gültiger Wert sê vorliegt, ausgegeben werden.
  • Prinzipiell ist es auch möglich, die Entscheider 5 und 8 derart auszugestalten, dass die Werte e1 und e2 eine Mehrzahl von vorgegebenen Werten annehmen können, so dass der Wert sê eine höhere Auflösung als eine bloße Vorzeicheninformation liefert.
  • Zur Einstellung des Zusatzwertes a auf h0 kann eine Adaption durchgeführt werden, oder der Wert von a kann auf andere Weise von außen, beispielsweise durch separate Schaltungen, entsprechend dem verwendeten Übertragungskanal eingestellt werden. Als Alternative ist es auch möglich, einen fest eingestellten Wert für a zu verwenden und die Eingangswerte y durch eine entsprechende Verstärkungsregelung entsprechend anzupassen.
  • Diesbezüglich ist anzumerken, dass auch bei der Ermittlung des Schätzfehlers gemäß dem Stand der Technik wie in der Beschreibungseinleitung unter Bezugnahme auf 2 beschrieben die Notwendigkeit einer Anpassung der Eingangswerte an Ausgangssymbole des Entscheiders besteht, so dass auch hier eine zusätzliche Information über die Amplitude der Eingangswerte benötigt wird. Diesbezüglich bedeutet die Verwendung der erfindungsgemäßen Vorrichtung also keinen höheren Aufwand.
  • Die Erfindung wurde in dem dargestellten Ausführungsbeispiel für den Fall einer binären Datenübertragung erläutert. Eine Erweiterung auf höherstufige Modulationsverfahren ist problemlos möglich. Nimmt das Differenzsignal d im optimale Fall beispielsweise vier mögliche Wert –2h1, –h1, h1 und 2h1 an, können entweder zwei Signale a mit den Werten h1 und 2h1 zugeführt werden, oder es wird lediglich der Wert h1 zugeführt und die fehlenden Werte zur Bestimmung der verschiedenen möglichen Abschätzfehler durch entsprechende Multiplikation mit zwei berechnet. In diesem Fall wären vier Zweige nötig, um die vier möglichen Schätzfehler für ein Differenzsignal d zu bestimmen, aus welchen dann mit einem Multiplexer ähnlich dem Multiplexer 10 in Abhängigkeit von dem Ausgangssymbol ŷ ausgewählt wird.
  • Es ist noch zu bemerken, dass im Idealfall optimaler Entzerrung sowie optimal eingestellter Schwelle des Entscheiders 2 das Differenzsignal d mit den nominellen Werten ±h0 übereinstimmt. Sehr kleine Abweichungen, welche durch Rauschen bedingt sein können, ergeben dann bereits entsprechende Werte sê für das Vorzeichen des Schätzfehlers. Im Mittel ergibt sich für diesen Fall dann jedoch der Wert 0.
  • Weiterhin ist zu bemerken, dass bei der in der Beschreibungseinleitung dargestellten analogen Entscheiderimplementierung basierend auf Komparator mit nachfolgendem Register prinzipiell Imperfektionen zu berücksichtigen wären, welche darauf beruhen, dass in diesem Fall ein Eingangssignal des Registers nahe an einem Metastabilitätspunkt des Registers betrieben wird. Durch Systemsimulationen konnte jedoch gezeigt werden, dass dies die Statistik des durch die erfindungsgemäße Vorrichtung ermittelten Schätzfehlers nicht modifiziert, so dass die erfindungsgemäße Vorrichtung auch bei derartigen Entscheidern eingesetzt werden kann.
  • Schließlich ist die Anwendung der Erfindung nicht auf entscheidungsrückgekoppelte Entzerrer beschränkt. Sie kann beispielsweise auch bei adaptiven linearen Entzerrern angewendet werden oder allgemein in Fällen, bei welchen ein Schätzfehler eines Entscheiders ermittelt werden soll, insbesondere bei Hochgeschwindigkeitsanwendungen.

Claims (15)

  1. Verfahren zur Bestimmung eines Schätzfehlers (sê) eines Entscheiders (2), wobei der Entscheider (2) in Abhängigkeit von einem Eingangswert (d) einen Ausgangswert (ŷ) bestimmt, wobei der Schätzfehler (sê) eine Abweichung des Eingangswertes (d) von einem dem Ausgangswert (ŷ) zugeordneten nominellen Eingangswert (a) bezeichnet, dadurch gekennzeichnet, dass mindestens eine mögliche Abweichung (f1, f2) zwischen dem Eingangswert (d) und einem möglichen nominellen Eingangswert (a) bestimmt wird, und dass der Schätzfehler (sê) in Abhängigkeit von der mindestens einen möglichen Abweichung (f1, f2) und dem Ausgangswert (ŷ) bestimmt wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zur Bestimmung des Schätzfehlers (sê) eine dem dem Ausgangswert (ŷ) zugeordneten nominellen Eingangswert (a) entsprechende Abweichung der mindestens einen möglichen Abweichung (f1, f2) ausgewählt wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass kein Schätzfehler (sê) bestimmt wird, wenn die mindestens eine mögliche Abweichung (f1, f2) keine Abweichung zwischen dem Eingangswert (d) und dem dem Ausgangswert (ŷ) zugeordneten nominellen Eingangswert (a) umfasst.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als mögliche Abweichungen (f1, f2) Abweichungen zwischen dem Eingangswert (d) und allen möglichen nominellen Eingangswerten (a) bestimmt werden.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als Schätzfehler (sê) das Vorzeichen einer Abweichung der mindestens einen möglichen Abweichung (f1, f2) bestimmt wird.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass das Vorzeichen durch Vergleichen des Eingangswertes (d) mit einem von einem möglichen nominellen Eingangswert (a) abhängigen Schwellenwert bestimmt wird.
  7. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass als Schätzfehler (sê) eine Abweichung der mindestens einen möglichen Abweichung (f1, f2) bestimmt wird.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Eingangswert (d) abhangig von einem Empfangswert (y) und einem Korrekturwert (k) zur Entzerrung des Empfangswertes (y) gebildet wird.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass der Korrekturwert (k) in Abhängigkeit von einem Ausgangswert (ŷ) gebildet wird, welcher in Abhängigkeit von einem dem Eingangswert (d) zeitlich vorangehenden Eingangswert (d) bestimmt wurde.
  10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Eingangswert (d) in Abhängigkeit von einem über eine Übertragungsstrecke empfangenen Empfangswert (y) bestimmt wird, und dass die nominellen Eingangswerte (a) in Abhängigkeit von Eigenschaften der Übertragungsstrecke bestimmt werden und/oder dass eine Amplitude des Eingangswertes (d) an vorgegebene nominelle Eingangswerte (a) angepasst wird.
  11. Vorrichtung zur Bestimmung eines Schatzfehlers (sê) eines Entscheiders (2) zur Bestimmung eines Ausgangswertes (ŷ) in Abhängigkeit von einem Eingangswert (d), wobei der Schätzfehler (sê) eine Abweichung des Eingangswertes (d) von einem dem Ausgangswert (ŷ) zugeordneten nominellen Eingangswert (a) bezeichnet, gekennzeichnet durch erste Bestimmungsmittel (46, 79) zur Bestimmung mindestens einer möglichen Abweichung (f1, f2) zwischen dem Eingangswert (d) und einem möglichen nominellen Eingangswert (a), und zweite Bestimmungsmittel (10) zur Bestimmung des Schätzfehlers (sê) in Abhängigkeit von der mindestens einen möglichen Abweichung (f1, f2) und dem Ausgangswert (ŷ).
  12. Vorrichtung nach Anspruch 11, dadurch gekennzeichnet, dass die Vorrichtung digital ausgestaltet ist.
  13. Vorrichtung nach Anspruch 11, dadurch gekennzeichnet, dass die Vorrichtung zumindest teilweise analog ausgestaltet ist.
  14. Vorrichtung nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass die Vorrichtung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 10 ausgestaltet ist.
  15. Entzerrer zur Entzerrung einer Empfangssignalfolge (y) und zur Bestimmung von der Empfangssignalfolge (y) entsprechenden Ausgangswerten (ŷ), mit einem Entscheider (2) zur Bestimmung der Ausgangswerte (ŷ) in Abhängigkeit von der Empfangssignalfolge (y), gekennzeichnet durch eine Vorrichtung nach einem der Ansprüche 11 bis 14 zur Bestimmung eines Schätzfehlers (sê) des Entscheiders (2).
DE200410047702 2004-09-30 2004-09-30 Verfahren und Vorrichtung zur Bestimmung eines Schätzfehlers eines Entscheiders sowie Entzerrer Active DE102004047702B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200410047702 DE102004047702B4 (de) 2004-09-30 2004-09-30 Verfahren und Vorrichtung zur Bestimmung eines Schätzfehlers eines Entscheiders sowie Entzerrer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200410047702 DE102004047702B4 (de) 2004-09-30 2004-09-30 Verfahren und Vorrichtung zur Bestimmung eines Schätzfehlers eines Entscheiders sowie Entzerrer

Publications (2)

Publication Number Publication Date
DE102004047702A1 DE102004047702A1 (de) 2006-04-20
DE102004047702B4 true DE102004047702B4 (de) 2015-02-05

Family

ID=36120317

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200410047702 Active DE102004047702B4 (de) 2004-09-30 2004-09-30 Verfahren und Vorrichtung zur Bestimmung eines Schätzfehlers eines Entscheiders sowie Entzerrer

Country Status (1)

Country Link
DE (1) DE102004047702B4 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0288783A2 (de) * 1987-04-28 1988-11-02 Siemens Aktiengesellschaft Anordnung zur DPCM-Codierung von Fernsehsignalen
EP1058431A2 (de) * 1999-06-04 2000-12-06 Lucent Technologies Inc. Entscheidungsrückgekoppelter Entzerrer mit sowohl parallelen Verarbeitung als auch Verarbeitung mit Vorausschau
WO2001091361A1 (de) * 2000-05-24 2001-11-29 Infineon Technologies Ag Verfahren und vorrichtung zur taktregelung eines digitalen empfängers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0288783A2 (de) * 1987-04-28 1988-11-02 Siemens Aktiengesellschaft Anordnung zur DPCM-Codierung von Fernsehsignalen
EP1058431A2 (de) * 1999-06-04 2000-12-06 Lucent Technologies Inc. Entscheidungsrückgekoppelter Entzerrer mit sowohl parallelen Verarbeitung als auch Verarbeitung mit Vorausschau
WO2001091361A1 (de) * 2000-05-24 2001-11-29 Infineon Technologies Ag Verfahren und vorrichtung zur taktregelung eines digitalen empfängers

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WINTERS,J.H., u.a.: Reducing the Effects of Transmission Impairments in Digital Fiber Optic Systems. In: IEEE Communications Magazine, June 1993, S.68-76 *

Also Published As

Publication number Publication date
DE102004047702A1 (de) 2006-04-20

Similar Documents

Publication Publication Date Title
DE69532371T2 (de) Hybrid-Entzerrer für eine Datenübertragungseinrichtung
DE19940589B4 (de) Empfänger zum Korrigieren der Abwanderung der Basislinie und zum Empfangen von Killerabtastwerten
DE19904059B4 (de) Detektorsystem mit Entzerrer und Verfahren zum Entwerfen eines Entzerrers mit mehreren Multiplizierern
DE60219277T2 (de) Einstellung von Entscheidungspegeln und Abtastphase auf der Basis von vorherigen Bit-Werten
DE10354557B4 (de) Verfahren und Vorrichtungen zur Prädiktion von in einem Empfangssignal enthaltenen Rauschen sowie ein digitaler Empfänger
DE60312444T2 (de) Hybrider adaptiver Entzerrer für optische Übertragungssysteme
EP1139622B1 (de) Rückgekoppelter Entzerror, insbesondere für Anwendung bei optischer Übertragung
DE19843145A1 (de) Verfahren zur Sequenzerfassung und Sequenz-Ausgleicheinrichtung
DE19946749B4 (de) Entscheidungsgegenkopplungsequalizer
DE69833658T2 (de) Leitungsschnittstelle für Daten- und Leistungsversorgung
DE10141597A1 (de) Verfahren zum Rekonstruieren von über eine Übertragungsstrecke übertragenen Daten in einem Empfänger und entsprechende Vorrichtung
DE60122733T2 (de) Durch FEC-Korrekturraten geregelter Vorwärtsentzerrer
EP2522082A2 (de) Vorrichtung und verfahren zur kompensation und identifikation von fernnebensprechen
AT401838B (de) Verfahren zur aufbereitung von signalen für die signalübertragung im basisband
DE10101950C1 (de) Entscheidungsrückgekoppelte Entzerrervorrichtung
EP0218181A1 (de) Adaptiver Transversalentzerrer
DE102004047702B4 (de) Verfahren und Vorrichtung zur Bestimmung eines Schätzfehlers eines Entscheiders sowie Entzerrer
DE10051490B4 (de) Entscheidungsrückgekoppelter Entzerrer
DE102004014448A1 (de) Vorwärtsentzerrer und Verfahren zum analogen Entzerren eines Datensignals
DE102005008988B4 (de) Verfahren und Vorrichtung zur Bestimmung einer Ausgangsfolge aus einer Eingangsfolge
DE102005008989B4 (de) Verfahren und Vorrichtung zur Bestimmung einer Ausgangsfolge aus einer Eingangsfolge
EP0921664A2 (de) Verfahren zur digitalen Nachrichtenübertragung
EP1005731A2 (de) Verfahren zur unterdrückung von störungen in einem bipolaren datenstrom und schaltungsanordnung zur durchführung des verfahrens
EP0098588B1 (de) Adaptiver Entzerrer zur Entzerrung mehrstufiger Signale
DE3610383A1 (de) Adaptiver entscheidungsrueckgekoppelter entzerrer

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE

R081 Change of applicant/patentee

Owner name: LANTIQ DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20110325

Owner name: LANTIQ BETEILIGUNGS-GMBH & CO. KG, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20110325

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: INTEL CORP., SANTA CLARA, US

Free format text: FORMER OWNER: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE

Owner name: LANTIQ BETEILIGUNGS-GMBH & CO. KG, DE

Free format text: FORMER OWNER: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: KRAUS & WEISERT PATENTANWAELTE PARTGMBB, DE

R081 Change of applicant/patentee

Owner name: INTEL CORP., SANTA CLARA, US

Free format text: FORMER OWNER: LANTIQ BETEILIGUNGS-GMBH & CO. KG, 85579 NEUBIBERG, DE

R082 Change of representative