DE19904059B4 - Detektorsystem mit Entzerrer und Verfahren zum Entwerfen eines Entzerrers mit mehreren Multiplizierern - Google Patents

Detektorsystem mit Entzerrer und Verfahren zum Entwerfen eines Entzerrers mit mehreren Multiplizierern Download PDF

Info

Publication number
DE19904059B4
DE19904059B4 DE19904059A DE19904059A DE19904059B4 DE 19904059 B4 DE19904059 B4 DE 19904059B4 DE 19904059 A DE19904059 A DE 19904059A DE 19904059 A DE19904059 A DE 19904059A DE 19904059 B4 DE19904059 B4 DE 19904059B4
Authority
DE
Germany
Prior art keywords
coefficient
signal
equalizer
output
multiplier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19904059A
Other languages
English (en)
Other versions
DE19904059A1 (de
Inventor
Sreen A. La Jolla Raghavan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE19904059A1 publication Critical patent/DE19904059A1/de
Application granted granted Critical
Publication of DE19904059B4 publication Critical patent/DE19904059B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/01Equalisers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03012Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03012Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L2025/0335Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03356Baseband transmission
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L2025/03433Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439Fixed structures
    • H04L2025/03445Time domain
    • H04L2025/03471Tapped delay lines
    • H04L2025/03477Tapped delay lines not time-recursive

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)

Abstract

Detektorsystem mit einem Entzerrer (403; 410), umfassend:
einen Eingangsanschluß zum Empfangen eines Eingangssignals (yk), wobei das Eingangssignal (yk) unter einer Kanalverzerrung leidet, die durch eine Kanalfunktion mit einem Nennerpolynom der Ordnung L und K Nennerpolynomkoeffizienten beschrieben ist, wobei L = 3 und K = 2;
eine Verwirklichung einer Übertragungsfunktion, die mit der Kanalfunktion verknüpft ist, wobei die Verwirklichung genau L Verzögerungselemente (411, 412, 413) und genau K Multiplizierer (414, 415) aufweist, wobei jeder der K Multiplizierer (414, 415) einen Multiplikationskoeffizienten (b1 k, b3 k) hat, der einem der K Nennerpolynomkoeffizienten entspricht, und wobei jeder der K Multiplizierer (414, 415) angeschlossen ist, um ein Ausgangssignal (yk-1, yk-3) von einem der L Verzögerungselemente (411, 412, 413) zu empfangen;
einen Addierer (416), welcher angeschlossen ist, um Ausgangssignale von jedem der K Multiplizierer (414, 415) zu empfangen; und
einen Ausgangsanschluß zum Ausgeben eines korrigierten Signals (ak') abhängig von den K Nennerpolynomkoeffizienten und...

Description

  • Die Erfindung betrifft die Vereinfachung der Entzerrer, die zum Überwinden der Intersymbol-Interferenz benötigt werden, die in einem digitalen Datenübertragungssystem auftritt.
  • Die dramatische Zunahme bei der Tischrechner-Rechenleistung, die über aus dem Intranet stammende Operationen angesteuert werden, und die zunehmenden Anforderungen an die zeitkritische Übertragung zwischen Benutzern hat die Entwicklung von Hochgeschwindigkeits-Ethernet-LANs angespornt. Das Ethernet 100BASE-TX, das einen Kupferdraht der Ka tegorie 5 verwendet, und das sich neu entwickelnde Ethernet 1000BASE-T für die Übertragung von Daten im Bereich von Gigabit/s über bestehende Kupferdrähte der Kategorie 5 erfordern neue Techniken bei der Hochgeschwindigkeits-Symbolverarbeitung. Die Übertragung im Bereich von Gigabit pro Sekunde kann erreicht werden, wenn vier verdrillte Leitungspaare (Twisted-Pair) und eine Übertragungsrate von 125 Megasymbolen/s auf jedem Paar eingesetzt werden, wobei jedes Symbol zwei Bit entspricht. Verdrillte Kupferkabelpaare werden auch in Weitverkehrsnetzen (WAN) und Datenübertragungsanwendungen mit digitalen Teilnehmerschleifen eingesetzt. Mit weiter zunehmender Nachfrage nach Bandbreite gewinnen Technologien, die hohe Datenübertragungsraten über verdrillte Kabelpaare unterstützen, breite Akzeptanz. Die Übertragung mittels 100Base-TX (schnelles Ethernet) und 100Base-T über Langstrecken-Kupferkabel (die auch als Gigabit-Ethernet bekannt ist) und Technologien mit digitalen Teilnehmerschleifen übertragen alle Daten mit hohen Übertragungsraten über verdrillte Kupferkabelpaare.
  • Physisch werden Daten unter Verwendung eines Satzes Spannungen übertragen, wobei jede Spannung ein oder mehrere Datenbits darstellt. Jede Spannung in dem Spannungssatz wird als ein Symbol angesehen, und der gesamte Spannungssatz wird als ein Symbol-Alphabet bezeichnet.
  • Ein System zum Übertragen von Daten mit hohen Geschwindigkeiten ist die NRZ-Signalbildung (NRZ = Non Return to Zero; Aufzeichnungsverfahren in Wechselschrift). Bei der NRZ-Signalbildung ist das Symbol-Alphabet {A} gleich {–1, +1}. Eine logische „1” wird als eine positive Spannung übertragen, während eine logische „0” als eine negative Spannung übertragen wird. Bei 125 Mega-Symbolen/s beträgt die Impulsbreite jedes Symbols (d. h. die positive oder negative Spannung) 8 ns.
  • Ein anderes System für die Hochgeschwindigkeits-Symboldatenübertragung wird als MLT3-Signalbildung bezeichnet, wobei es sich um ein System mit drei Spannungsstufen handelt. (Siehe American National Standard Information System, Fibre Distributed Data Interface (FDDI) – Teil: Token Ring Twisted Pair Physical Layer Medium Dependent (TP-PDM), ANSI X3.263:199X). Das Symbolalphabet bei MLT3 ist {A} = {–1, 0, +1}, entsprechend dem Spannungssatz {–V, 0, V}. Die Spannung V beträgt üblicherweise 1 V.
  • Bei der MLT3-Übertragung wird eine logische „1” entweder durch ein Symbol –1 oder +1 übertragen, während eine logische „0” als ein Symbol 0 übertragen wird. Bei der Übertragung von zwei aufeinanderfolgenden logischen „1”en muß das System bei dem Übergang nicht durch null gehen. Eine Übertragung der logischen Folge („1”, „0”, „1”) würde zur Übertragung der Symbole (+1, 0, –1) oder (–1, 0, +1) führen, abhängig davon, welche Symbole vor dieser Folge übertragen wurden. Wenn das unmittelbar vor der Folge übertragene Symbol +1 war, dann werden die Symbole (+1, 0, –1) übertragen. Wenn das unmittelbar vor der Folge übertragene Symbol –1 war, werden die Symbole (–1, 0, +1) übertragen. Wenn das unmittelbar vor dieser Folge übertragene Symbol 0 war, wird das erste Symbol der übertragenen Folge +1 sein, wenn die vorhergehende logische „1” als –1 übertragen wurde, und es wird –1 sein, wenn die vorhergehende logische „1” als +1 übertragen wurde.
  • Bei dem idealen MLT3-System sendet der Sendetreiber einfach einen Spannungsimpuls, der dem übertragenen Symbol entspricht. Der Impuls hat eine Dauer von 8 Nanosekunden für jedes der gesendeten Symbole, und er hat eine finite (endliche) Anstiegs/Abfall-Zeit von drei bis fünf Nanosekunden (siehe American National Standard Information System, Fibre Distributed Data Interface (FDDI) – Teil: Token Ring Twisted Pair Physical Layer Medium Dependent (TP-PMD), ANSI X3.263:199X).
  • Das Erfassungssystem muß bei der MLT3-Norm jedoch zwischen drei Spannungspegeln unterscheiden, anstelle der zwei Spannungspegel bei einem zweistufigen System. Das Signal-Rausch-Verhältnis, das benötigt wird, um eine bestimmte Bitfehlerrate zu erreichen, ist bei der MLT3-Signalbildung größer als bei zweistufigen Systemen. Der Vorteil des MLT3-Systems besteht jedoch darin, daß das Energiespektrum der ausgesendeten Strahlung bei dem MLT3-System auf niedrigere Frequenzen konzentriert ist und daher leichter die FCC- Strahlungsemissionsnorm für die Übertragung mittels verdrillter Doppelleitungen erfüllt. Andere Übertragungssysteme können ein Symbol-Alphabet mit mehr als zwei Spannungspegeln in der physischen Schicht verwenden, um mit jedem einzelnen Symbol mehrere Datenbits zu übertragen.
  • Ein Blockdiagramm eines üblichen Datenübertragungssystems ist in 1 gezeigt. In 1 sind die übertragenen Daten durch die Symbolfolge {ak} dargestellt. Die übertragenen Symbole in der Folge {ak} sind Elemente des Symbol-Alphabets {A}. In dem Fall der dreistufigen MLT3-Signalbildung ist das Symbol-Alphabet {A} gegeben durch {–1, 0, +1}. Der Index k bezeichnet den Zeitindex für dieses Symbol, d. h. zur Abtastzeit k ist das gesendete Symbol gegeben ist durch ak. Die Kanalantwort wird durch die Kanalübertragungsfunktion f(z) dargestellt. Die Kanalfunktion f(z) ist die Z-Transformation der abgetasteten Zeitantwort des Kanals.
  • In 1 gehen die übertragenen Symbole {ak} in den Kanal 1. Der Signalausgang des Kanals 1, xk, ist eine lineare Verzerrung der übertragenen Symbole {ak}, wobei die Verzerrung durch die Kanalübertragungsfunktion f(z) beschrieben wird. Das Signal xk wird im Addierer 2 mit einem Rauschabtastwert nk addiert, um das Signal yk zu bilden. Die Rauschabtastwerte {nk} stellen Zufallsrauschen auf der Übertragungsleitung dar. Das Signal yk, das sowohl unter der Kanalverzerrung als auch dem Zufallsrauschen leidet, wird dann in den Detektor 3 eingegeben. Der Detektor 3 gibt die verzerrten Signale yk ein, wirkt denen durch die Kanalübertragungsfunktion f(z) beschriebenen Effekten entgegen und gibt eine Folge erfaßter Symbole {âk} aus.
  • 2 zeigt einen üblichen 100Base-Tx-Sender. Der Sendedatenweg in einem 100Base-Tx-Transceiver (Sender-Empfänger) (Norm IEEE 802.3u) besteht aus einer physischen Codierunterebene (PCS; Physical Coding Sub-Layer) 11 und einer physischen medienabhängigen (PMD; Physical Medium Dependent) Unterebene 12. Die PCS 11 enthält eine medienunabhängige Schnittstelle (MII; Medium Independent Interface) 4 und einen 4B5B-Codierer 5 (Rate 4/5). Die medienunabhängige Schnittstelle 4 ist die Schnittstelle zwischen dem Transceiver und der Medienzugriffs-Steuereinrichtung (MAC; Media Access Controller). Der 4B5B-Codierer 5 garantiert ausreichend Übergänge in den Sendedaten für eine robuste Taktwiedergewinnung bei dem Empfänger und erzeugt Ethernet-Steuerzeichen. Die Datenrate am Ausgangsanschluß des PCS 11 beträgt 125 MHz wegen des Geschwindigkeitsnachteils, der mit dem 4B5B-Codierer 5 einhergeht. Der physische medienabhängige Abschnitt 12 des 100Base-TX-Sendedatenweges besteht aus einem Vermischer 6, einem Binär-MLT3-Wandler 7 und einem Sendetreiber 8, der ein Spitze-zu-Spitze-Signal von IV auf das verdrillte Kabelpaar 10 über einen Trenntransformator 9 ausgibt. Die Sendesymbolfolge {ak} wird in dem Binär-MLT3-Wandler 7 erzeugt.
  • Es wird angenommen, daß das durch f(z) dargestellte Kanalmodel den Effekt der Sende- und Empfangsfilterung umfaßt. Zusätzlich wird angenommen, daß der Übertragungskanal linear ist, so daß sich zwei überlappende Signale einfach als eine lineare Überlagerung addieren. Das Polynom der Kanalübertragungsfunktion kann daher wie folgt definiert werden: f(Z) = f0 + f1Z–1 + f2Z–2 + ... + fNZ–N, (1)wobei f0, ..., fj, ..., fN die Polynomkoeffizienten sind. Der Polynomkoeffizient fj stellt die verteilte Komponente des (k – j)-ten Symbols dar, das in dem k-ten empfangenen Abtastwert enthalten ist, und N ist eine ganzzahlige Abbruchzahl, so daß für j > N fj vernachlässigbar ist. Das Polynom f(Z) stellt die Z-Transformation der abgetasteten Frequenzantwort des Übertragungskanals dar. In der Gleichung 1 wird Z–1 als eine Verzögerung von einer Taktperiode angesehen; siehe A. V. OPPENHEIM und R. W. SCHAFER, DISCRETE-TIME SIGNAL PROCESSING 1989.
  • Das nicht rauschbehaftete Ausgangssignal des Kanals zur Abtastzeit k ist dann gegeben durch: xk = f0·ak + f1·ak-1 + ... + fN·ak-N, (2)wobei, ohne Verlust der Allgemeingültigkeit, f0 als 1 angenommen werden kann. Das Kanalausgangssignal zur Zeit k hängt somit nicht nur von den übertragenen Daten zur Zeit k ab, sondern auch von vergangenen Werten der übertragenen Daten. Dieser Effekt ist als „Intersymbolinterferenz” (ISI) bekannt; siehe E. A. LEE und D. G. MESSERSCHMITT, DIGITAL COMMUNICATIONS 1988.
  • Die Intersymbolinterferenz ist ein Resultat der verteilten Natur des Übertragungskanals. Die IEEE-Normen für LANs (lokale Netze) fordern, daß die Systeme Daten über ein wenigstens 100 Meter langes Kabel der Kategorie 5 senden und empfangen können. 3A zeigt einen Übertragungssymbolstrom einschließlich der Effekte der Verteilung oder Streuung (Dispersion). 3B zeigt das Leistungsspektrum des verteilten Impulses über der Frequenz. Bei einem 100 Meter langen Kabel wird die Signalstärke bei der Nyquistfrequenz von 62,5 MHz am Empfangsende des Kabels um beinahe 20 dB reduziert. Bei dieser Verteilung kann ein einziges übertragenes Symbol mehrere empfangene Symbole am Ausgang des Kabels beeinflussen.
  • Der Rauschanteil des Signals wird durch die Folge {nk} dargestellt. Das rauschbehaftete Ausgangssignal des Kanals ist somit gegeben durch yk = xk + nk. (3)wobei angenommen wird, daß die Rauschabtastwerte {nk} unabhängig und identisch verteilte Gaussche Zufallsvariablen (siehe LEE und MESSERSCHMITT) mit einer Varianz von σ2 sind.
  • Die meisten Datenübertragungssysteme des Standes der Technik verwenden zwei Arten von Detektoren zur Bekämpfung der durch Gleichung (2) beschriebenen ISI. Diese zwei Detekto ren, der lineare Entzerrer und der Entscheidungs-Rückkopplungsentzerrer, sind in 4A gezeigt.
  • Ein linearer Entzerrer mit finiter Impulsantwort, der m + 1 Multiplizierer umfaßt, ist in 4B gezeigt. In 4B wird das Symbol yk in eine Verzögerungsanordnung 10 eingegeben, welche Verzögerungselemente (D1 bis Dm) aufweist, die bei jeder Stufe das Symbol um eine Zeitperiode verzögern. Ein Satz Multiplizierer 20, der die Multiplizierer M0 bis Mm umfaßt, multipliziert jedes der m + 1 Symbole in der Anordnung der Verzögerungselementen D1 bis Dm mit einem entsprechenden Koeffizienten C0 bis Cm. Der Addierer 30 addiert die Ausgangssignale von den Multiplizierer M0 – Mm, um das Ergebnissignal zu erhalten. ak' = C0yk + C1yk-1 + ... + Cmyk-m. (4)
  • Das Signal ak', das von dem linearen Entzerrer kommt, wird in einen Doppelbegrenzer (Slicer) 40 eingegeben, die über das Ausgangssymbol âk entscheidet. Das Ausgangssymbol âk ist das Symbol aus dem Symbol-Alphabet {A}, welches das Eingangssignal ak' am besten annähert.
  • Die Multipliziererkoeffizienten C0 bis Cm definieren eine Übertragungsfunktion T, die gegeben ist durch: T = C0 + C1Z–1 + ... + CmZ–m. (5)
  • Die Koeffizienten C0 bis Cm können von einem intelligenten Algorithmus in einer adaptiven Realisierungsform gewählt werden, um die Arbeitsweise des Entzerrers zu optimieren. Ein linearer Entzerrer, der null erzwingt, (ZFLE; Zero-Forcing Linear Equalizer), hat eine Übertragungsfunktion T, die durch die Inverse der Frequenzant wort des Kanals gegeben ist. Ein linearer Entzerrer, der auf der Basis des minimalen mittleren quadratischen Fehlers arbeitet (MMSE-LE; Minimum Mean Squared Error Based Linear Equalizer), optimiert den mittleren quadratischen Fehler zwischen den gesendeten Daten und den erfaßten Daten und findet somit einen Kompromiß zwischen der nicht ausgeglichenen ISI des Ausgangssignals des Entzerrers und der Varianz des Ausgangsrauschens.
  • 4C zeigt einen üblichen Entscheidungs-Rückkopplungsentzerrer (DFE; Decision Feedback Equalizer) mit finiter Impulsantwort, der Nff Multiplizierer in dem Mitkopplungsfilter und Nfb Multiplizierer in dem Rückkopplungsfilter aufweist. Das Eingangssignal yk wird in den Mitkopplungsfilter 100 eingegeben. Das resultierende Signal aus dem Mitkopplungsfilter wird mit dem Negativen des resultierenden Signal aus dem Rückkopplungsfilter 200 im Addierer 300 addiert. Das addierte Signal ak wird in den Slicer 400 eingegeben, der das Ausgangssymbol âk des Entzerrers bestimmt.
  • In dem Mitkopplungsfilter 100 wird das Eingangssignal yk in eine Mitkopplungs-Verzögerungsanordnung eingegeben, welche Verzögerungselemente D1 ff bis DNff-1 ff aufweist. Jedes Verzögerungselement verzögert das Signal um eine Periode, so daß die Verzögerungsanordnung 101 Nff – 1 vergangene Eingangssignale speichert. Jedes der gespeicherten Signale wird mit einem entsprechenden Koeffizienten C0 bis CNff-1 von Multiplizierern M0 ff bis MNff-1 ff multipliziert. Die Ausgangssignale von den Multiplizierern M0 ff bis MNff-1 ff werden im Addierer 103 addiert, so daß das in den Addierer 300 auf der Leitung 301 eingegebene Signal gegeben ist durch ak'' = C0yk + C1yk-1 + ... + CNff-1yk-Nff+1. (6)
  • Das Rückkopplungsfilter 200 gibt das Aussgangssymbol âk in eine Rückkopplungs-Verzögerungsanordnung 201 ein, welche Verzögerungselemente D0 fb bis DNfb-1 fb aufweist. Die Rückkopplungs-Verzögerungsanordnung 201 speichert Nfb vergangene ermittelte Symbole âk-Nfb bis âk-1. Die Ausgangssymbole der Rückkopplungs-Verzögerungsanordnung 201 werden in Multiplizierer 202, M0 fb bis MNfb-1 fb, eingegeben. Die resultierenden Signale von den Multiplizierern 202 werden in einem Addierer 203 addiert, so daß das Eingangssignal des Addierers 300 auf der Leitung 302 gegeben ist durch: ak''' = b0âk-1 + b1âk-2 + bNfb-1âk-Nfb. (7)
  • Der Addierer 300 addiert das Eingangssignal auf der Leitung 301 mit dem invertierten Eingangssignal auf der Leitung 302, um ak' = ak'' – ak''' erhalten, das an den Slicer 400 weitergegeben wird. Der Slicer 400 entscheidet über das Ausgangssymbol âk. Das Ausgangssymbol âk, das von dem Slicer 400 abgeleitet wird, ist das Symbol in dem Symbol-Alphabet {A}, welches das Signal ak' am Eingangsanschluß des Slicers 400 am besten annähert.
  • Der DFE arbeitet nach dem Grundsatz, daß dann, wenn die vergangenen, übertragenen Daten richtig erfaßt wurden, die ISI-Wirkung dieser vergangenen Datensymbole aus den aktuell, empfangenen Signalen vor deren Erfassung eliminiert werden kann. Bei einem DFE, der null erzwingt, wird die Mitkopplungs-Übertragungsfunktion auf 1 eingestellt (d. h. C0 = 1 und C1 bis Cm = 0 bei dem FIR-Filter der 4C), und die Rückkopplungsübertragungsfunktion ist gegeben durch [f(z) – 1], wobei f(z) die Kanalübertragungsfunktion ist. Praktische Umsetzungen des Entscheidungsrückkopplungs-Entzerrers verwenden FIR-Rückkopplungsfilter (FIR = Finite Impulse Respone; finite Impulsantwort). Ein FIR-Filter realisiert eine Übertragungsfunktion, deren Dauer endlich ist. IIR-Filter (IIR = Infinite Impulse Response; unendliche Impulsantwort), d. h. Filter, die eine Übertragungsfunktion realisieren, deren Dauer unendlich ist, machen Schwierigkeiten bei der Umsetzung von Algorithmen für die adaptive Einstellung der Multiplikationskoeffizienten.
  • Da die vergangenen, erfaßten Datenabtastwerte kein Rauschen enthalten, leidet der DFE nicht unter einer Vergrößerung des Rauschens, während der lineare Entzerrer dies tut. Der DFE leidet jedoch unter einer Fehlerfortpflanzung; d. h., wenn eines der vergangenen erfaßten Symbole falsch ist, breiten sich die Defektes dieses Fehlers auf mehr Symbolentscheidungen in der Zukunft aus.
  • Da der Entzerrer ein Rückkopplungsentzerrer ist, ist ferner die Pipeline-Verarbeitung des Rückkopplungs-Filterbetriebs nicht möglich, anders als bei einem linearen Entzerrer, dessen Betrieb im Pipeline-Betrieb (durch fortlaufende Wiederholungen von Operationen) erfolgen kann. Insbesondere ist ein linearer Entzerrer nur von den Eingangssignalen abhängig und kann daher mehrere Taktzyklen verwenden, um die Rechenfunktionen auszuführen, die zum Erreichen eines Ausgangssignals notwendig sind. Die Wirkung der Verwendung mehrerer Taktzyklen führt dazu, daß eine Hochgeschwindigkeitsumsetzung des Entzerrers möglich wird, indem die Rechenbelastung des Entzerrers über mehrere Taktzyklen aufgeteilt wird. Ein Entscheidungsrückkopplungsentzerrer ist jedoch vom Ausgang vorhergehender Symbole abhängig, um das aktuelle Symbol zu ermitteln, d. h. âk-1 ist zum Ermitteln von âk notwendig. Alle Berechnungen zum Ermitteln des Symbols âk müssen daher innerhalb eines einzigen Taktzyklus abgeschlossen sein, so daß der Entzerrer nicht im Pipeline-Betrieb arbeiten kann.
  • Mathematisch kann die Frequenzantwort des verdrillten Kabelpaares als e–β modelliert werden. Der Exponent β ist α1(jf)1/2, wobei α der Kabelkoeffizient ist, 1 ist die Länge des Kabels in Metern, und f ist die Frequenz in MHz. Für ein verdrilltes Kabelpaar der Kategorie 5 beträgt α ungefähr 3,7 × 10–3/(m√MHz). Die gesamte Frequenzantwort des Systems, einschließlich des Kanals, der TX-Formung und des Transformators ist gegeben durch: H(f) = HT(f)e–β, (8)wobei HT(f) die Effekte der Sendeformung und die Transformatorfrequenzantwort umfaßt. Diese Effekte umfassen den Effekt eines Analog-Digital-Wandlers, eines Tiefpaßfilters und eines Hochpaßfilters. HT(f) kann näherungsweise modelliert werden durch:
    Figure 00110001
    wobei T = 1/125 MHz, fL liegt in der Größenordnung von 25–50 KHz, und fH beträgt ungefähr 86 MHz für das schnelle Ethernet-Übertragungssystem.
  • Eine abgetastete Impulsantwort des Kanals (ein gefaltetes Spektrum) ist gegeben durch: HS,τ(f) = (1/T)ΣkHT(f + k/T)e–j2πfτ (10) wobei –0,5/T ≤ f < 0,5/T, und τ ist die Zeitphase der Abtasteinrichtung, die von der Taktwiedergewinnungsschaltung in dem Empfänger ausgewählt ist; siehe LEE & MESSERSCHMITT.
  • Ein üblicher Entzerrer realisiert die Kanalfunktion f(z), die durch die Einstellung f(z = ej2πfT) = HS,τ(f) berechnet wird. Dieser Prozeß führt zu dem Aufbau eines Entzerrers mit 12 oder mehr Multiplizierern.
  • Detektorsysteme mit Entzerrern, bei denen die Anzahl der Multiplizierer mindestens ebenso groß ist wie die Anzahl der Verzögerungselemente, sind in den europäischen Anmeldeschriften EP 534 651 A1 und EP 467 412 A2 sowie den US-Patentschriften US 5,471,504 und US 5,031,194 offenbart.
  • Vor dem Hintergrund des Standes der Technik und der vorstehend beschriebenen Probleme besteht die Aufgabe der vorliegenden Erfindung darin, ein Detektorsystem mit einem Entzerrer anzugeben, bei dem die Anzahl der Multiplizierer minimiert ist.
  • Die Erfindung schlägt einen Entzerrer vor, der die Eigenschaften der Frequenzantwort des Kanals ausnutzt. Die Anmelderin hat beobachtet, daß die Frequenzantwort des Kanals durch einen Funktion angenähert wird, die eine Reihe von Polen in dem Nenner hat. Die Anzahl der Multiplizierer, die zum Umsetzen des Entzerrers notwendig sind, ist gleich der Anzahl der Terme in der Polreihe und somit minimal.
  • Bei der bevorzugten Ausführungsform wird ein linearer Entzerrer vorgeschlagen, der nur zwei Multiplizierer verwendet. Bei einer zweiten Ausführungsform wird ein Entscheidungs-Rückkopplungsentzerrer vorgeschlagen, der nur zwei Multiplizierer verwendet. Beide Entzerrer nutzen die beobachtete Kanalfunktion mit der Polreihe in dem Nenner aus.
  • Ein Detektor gemäß dieser Erfindung hat einen Entzerrer mit mehreren Eingangsanschlüssen zum Empfang eines Eingangssignals, das unter einer Kanalverzerrung leidet. Die Kanalverzerrung wird durch eine Kanalfunktion mit einem Nennerpolynom der Ordnung L und mit K Nennerpolynomkoeffizienten beschrieben, wobei L eine positive ganze Zahl größer als 1 ist, und K ist eine positive ganze Zahl, die kleiner oder gleich L ist. Der Entzerrer setzt eine Kanalfunktion mit L Verzögerungen und K Multiplizierern um, wobei jeder der K Multiplizierer einen Multiplikationskoeffizienten hat, der gleich einem entsprechenden Koeffizienten der K Nennerpolynomkoeffizienten ist. Der Entzerrer gibt ein korrigiertes Signal abhängig von den K Nennerpolynomkoeffizienten und dem Eingangssignal aus.
  • Ein linearer Entzerrer mit endlicher Impulsantwort (FIR), der das Nennerpolynom realisiert, bildet die bevorzugte Ausführungsform der Erfindung. Ein Entscheidungsrückkopplungsentzerrer mit einer unendlichen Impulsantwort (IIR), der in dem Rückkopplungsabschnitt ein IIR-Filter realisiert, bildet eine andere Ausführungsform der Erfindung.
  • Die Erfindung ist im folgenden anhand bevorzugter Ausführungsformen mit Bezug auf die Zeichnung näher erläutert. In den Figuren zeigen:
  • 1 ein übliches digitales Datenübertragungsystem;
  • 2 einen 100Base-TX-Transceiver-Datenweg zum Übertragen von Daten;
  • 3A eine Verteilung über dem Übertragungskanal;
  • 3B die Größe der Übertragungsfunktion eines üblichen 100 Meter langen Kabels der Kategorie 5;
  • 4A zwei übliche Detektoren, die in einem digitalen Datenübertragungssystem verwendet werden;
  • 4B einen üblichen linearen Entzerrer;
  • 4C einen üblichen Entscheidungsrückkopplungsentzerrer;
  • 5 einen 100Base-TX-Empfänger gemäß der vorliegenden Erfindung;
  • 6 das bevorzugte Erfassungssystem, welches einen linearen Entzerrer verwendet; und
  • 7 einen Entscheidungsrückkopplungsentzerrer gemäß der vorliegenden Erfindung.
  • Die vorliegende Erfindung schlägt einen linearen Entzerrer (Equalizer) vor, der eine minimale Anzahl Multiplizierer in der Multipliziereranordnung benötigt. Die Multipliziererkoeffizienten werden vorteilhaft so gewählt, daß die Anzahl der erforderlichen Multiplizierer reduziert wird.
  • Bei einer Verkabelung der Kategorie 5, die bei der schnellen Ethernet-Übertragung verwendet wird, wurde empirisch beobachtet, daß die Frequenzantwort des durch die Gleichung 10 beschriebenen Kanals durch folgende Gleichung angenähert werden kann: HS,τ(z) = gz–M/(1 + b1z–1 + b2z–2 + ... + bLz–L) (11)wobei z = g ist der lineare Verlustfaktor des Kanals, M ist eine feste Verzögerung in Baudperioden, {bi} sind Koeffizienten eines Nennerpolynoms, und L ist eine positive ganze Zahl größer als 1. Das Nennerpolynom der Ordnung L, 1 + b1z–1 + b2z–2 + ... + bLz–L, das in Gleichung 11 gezeigt ist, ist eine Erweiterung in einer Polreihe, wobei der Koeffizient bi mit dem Term i-ter Ordnung z–i multipliziert wird. Die Nennerpolynomkoeffizienten {bi} hängen von dem abgetasteten Gesamtspektrum ab. Tabelle 1 Koeffizienten als eine Funktion der Kabellänge
    Kabellänge (Meter) Linearer Verlust g Berechnete b1, b2, b3 Gemessene b1, b2, b3
    0 0,9771 –0,0614 +0,0090 +0,0090 –0,0078 +0,0078 +0,0078
    20 0,7676 –0,1002 –0,0157 –0,0056 –0,1016 –0,0078 –0,0078
    40 0,5743 –0,2375 –0,0253 –0,0195 –0,2344 –0,0156 –0,0234
    60 0,4360 –0,3593 –0,0189 –0,0325 –0,3281 –0,0156 –0,0313
    80 0,3248 –0,4912 +0,0116 –0,0457 –0,4531 +0,0078 –0,04696
    100 0,2409 –0,6323 +0,0698 –0,606 –0,5625 +0,0234 –0,0703
  • Die Parameter in Gleichung 11 sind in Tabelle 1 angegeben. Tabelle 1 gibt Werte für den linearen Verlustfaktor g, die ersten drei Nennerpolynomkoeffizienten {b1, b2, b3}, so wie sie unter Verwendung von Gleichung 10 berechnet werden, und Werte für die ersten drei Nennerpolynomkoeffizienten {b1, b2, b3}, sowie sie empirisch für verschiedene Längen des Kabels der Kategorie 5 gemessen wurden, an. Die Diskrepanz zwischen den berechneten und den gemessenen Werten für die Nennerpolynomkoeffi zienten sind darauf zurückführbar, daß das Modell den Kanal nicht perfekt wiedergibt. Das Modell ist jedoch ausreichend, um eine Basis zu bieten, auf der ein Erfassungssystem realisiert werden kann.
  • Der Ethernet-Empfänger ist dazu konzipiert, die Effekte der Frequenzverzerrung HS,τ(f) aufzuheben. Aus der Gleichung 11 ergibt sich ein linearer Entzerrer, der mit der Übertragungsfunktion E = (1 + b1z–1 + b2z–2 + ... + bLz–L) (12)realisiert wird und die Verzerrung des Kanals kompensiert. Der Effekt des linearen Verlusts g, der in Tabelle 1 für verschiedene Kabellängen gezeigt ist, wird durch die automatische Verstärkungssteuerschaltung in dem Empfänger bekämpft.
  • Bei der bevorzugten Ausführungsform der Erfindung hat sich gezeigt, daß L = 3 ein guter Kompromiß zwischen Leistung und Komplexität ist. Das Nennerpolynom hat daher nur Terme bis z–3 und kann mit Hilfe von nur drei Verzögerungselementen und bis zu drei Multiplizierern realisiert werden. Zusätzlich wird der bevorzugte Entzerrer als ein linearer Entzerrer mit finiter Impulsantwort realisiert und kann daher im Pipelinebetrieb arbeiten und in VLSI-Architekturen eingesetzt werden. Bei der bevorzugten Ausführungsform wird der lineare Entzerrer im Pipelineverfahren betrieben.
  • Ferner hat sich aus den gemessenen Nennerpolynomkoeffizienten in Tabelle 1 ergeben, daß die folgenden Vereinfachungen bei den Koeffizienten zu einem vernachlässigbaren Leistungsverlust führen:
    b1 ≤ 0 für alle Kabellängen;
    b2 = 0 für alle Kabellängen; und
    |b3| ≤ ¼ für alle Kabellängen.
  • Der bevorzugte Entzerrer, der lineare Entzerrer, realisiert daher die Übertragungsfunktion E = (1 + b1z–1 + b3z–3), (13)die mit nur zwei Multiplizierern realisiert wird. Im allgemeinen wird ein Nennerpolynom mit L Termen K Multiplizierer für die Realisierung benötigen, wobei K eine positive ganze Zahl größer als 1 jedoch kleiner oder gleich L ist. Eine alternative Ausführungsform der Erfindung ist ein Entscheidungsrückkopplungsentzerrer mit einem Mitkopplungsfilter, das die Übertragungsfunktion 1 realisiert, und einem Rückkopplungsfilter, das die Übertragungsfunktion [HS,τ(z) – 1] realisiert.
  • Das Ausgangssignal des linearen Entzerrer zur Abtastzeit k ist gegeben durch ak' = yk + b1 kyk-1 + b3 kyk-3 (14)wobei yk das Eingangssignal des Entzerrers zur Abtastzeit k ist. Bei der bevorzugten Ausführungsform werden die Koeffizienten b1 k und b3 k adaptiv für jede Abtastzeit k eingestellt. Das Ausgangssignal aus einem Doppelbegrenzer (Slicer), die decodierte MLT3-Entscheidung gestützt auf das Ausgangssignal des Entzerrers, zur Abtastzeit k ist gegeben durch
    Figure 00180001
  • Bei der bevorzugten Ausführungsform werden die Koeffizienten b1 k und b3 k durch einen Algorithmus der kleinsten mittleren Quadrate (LMS; Least Mean Squares) adaptiv gewählt. Gemessene Koeffizienten für verschiedene Kabellängen sind in Tabelle 1 angegeben, sie werden jedoch zu jeder Abtastzeit eingestellt, um den linearen Entzerrer zu optimieren. Die Koeffizienten hängen von der Kabellänge, der Übertragungsform 8 und den Eigenschaften des Transformators 9 ab (siehe 2). Bei der Ausführungsform mit dem linearen Entzerrer werden die Koeffizienten für die Abtastzeit (k + 1) gemäß der folgenden Rekursion aktualisiert: b1 k+1 = b1 k – γ(ak' – âk)yk-1 b3 k+1 = b3 k – γ(ak' – âk)yk-3 (16)wobei die Konstante γ die Aktualisierungskonstante ist. Die Aktualisierungskonstante γ steuert die Korrektgeschwindigkeit der Multipliziererkoeffizienten, die, wie man aus Gleichung 16 sieht, auf den berechneten Fehler ak' – âk am Ausgang des Entzerrers gestützt ist. Die in Gleichung 16 gezeigte Aktualisierungsrekursion erlaubt es dem Empfänger, auf die Änderungen in dem Kanal zu reagieren und den Fehler zu korrigieren. Der Kanal ändert sich mit verschiedenen Faktoren, einschließlich des Alters und Schwankungen der Umgebungstemperatur.
  • Verschiedene Überlegungen bestimmen den Wert der Aktualisierungskonstante γ. Wenn γ zu niedrig ist, wird die Konvergenz der Aktualisierungsrekursion auf optimale Werte für die Multipliziererkoeffizienten b1 k+1 und b3 k+1 zu langsam. Wenn γ zu groß ist, entsteht ein größerer Fehler bei den Multipliziererkoeffizienten b1 k+1 und b3 k+1 in bezug auf ihre optimalen Werte. Die kontinuierliche Rückkopplung bei der Aktualisierungsrekursion, die durch γ kontrolliert wird, bewirkt, daß die Multipliziererkoeffizienten b1 k+1 und b3 k+1 um optimale Werte mit einer Variation schwanken, die von dem Wert von γ abhängig ist. Bei der bevorzugten Ausführungsform wird γ beim Hochfahren des Empfängers groß gewählt, 1 × 10–3, und es wird für den kontinuierlichen Betrieb des Empfängers auf etwa 1 × 10–4 reduziert. Auf diese Weise wird eine schnelle Konvergenz auf optimale Werte der Multipliziererkoeffizienten erreicht, und der Empfänger reagiert auf Schwankungen in dem Kanal, während Schwingungen um die optimalen Werte der Multipliziererkoeffizienten minimiert werden.
  • 5 zeigt einen 100Base-TX-Empfänger, der die Erfindung nutzt. Das Eingangssignal von dem verdrillten Kupferkabelpaar wird in einen Verstärker 400 eingegeben, der den linearen Verlustfaktor g des Kanals ausgleicht, indem er das Eingangssignal mit einer Verstärkung von 1/g verstärkt. Der Verstärkungsfaktor wird von einer Ver stärkungsregelung 407 eingestellt, um die Empfängerfunktion zu optimieren. Gemessene Relativwerte von g für verschiedene Kabellängen sind in Tabelle 1 angegeben.
  • Das Anti-Aliasingfilter 401 verhindert Anti-Aliasing, indem es das Eingangssignal durch ein Tiefpaßfilter schickt, um außerhalb eines Bandes liegendes Rauschen zu unterdrücken. Der Analog-Digital-Wandler (ADC) 402 tastet das Eingangssignal ab und hält es für eine Dauer von 8 ns. Die digitalisierten Signale yk werden dann in den Entzerrer 403 eingegeben. In dem Entzerrer 403 wird den Effekten der Kanalverzerrung entgegengewirkt, und der Entzerrer 403 gibt ein Signal ak' aus. Wenn der Entzerrer 403 ein linearer Entzerrer ist, wird die Gleichung 14 annähernd umgesetzt, und wenn der Entzerrer 403 ein Entscheidungsrückkopplungsentzerrer ist, realisiert das Mitkopplungsfilter „1”, und das Rückkopplungsfilter realisiert ungefähr [HS,τ(z) – 1]. Wenn ein Entscheidungsrückkopplungsentzerrer umgesetzt wird, wird zusätzlich eine Leitung 408 eingefügt, um den Rückführungsabschnitt des Entzerrers 403 mit dem Ergebnis von dem Slicer 404 vorzusehen. Der Slicer 404 gibt das Signal ak' von dem Entzerrer 403 ein und entscheidet über das Ausgangssymbol âk durch Umsetzen der Gleichung 15.
  • Die Multipliziererkoeffizienten {bi} werden in dem Koeffizientenaktualisierungsblock 405 adaptiv gewählt. Die Multipliziererkoeffizienten entsprechen den Nennerpolynomkoeffizienten, die als Funktion der Kabllänge in Tabelle 1 gezeigt sind. Der Koeffizientenaktualisierungsblock 405 setzt die Gleichung 16 für einen linearen Entzerrer um und stellt die Multipliziererkoeffizienten in jeder Zeitperiode ein. Die Taktwiedergewinnung 406 verfolgt die Zeitsteuerung der Schaltung und stellt die Zeitphase τ für die Abtast- und Haltefunktion des Analog-Digital-Wandlers (ADC) 402 ein. Die Taktwiedergewinnung 406 stellt die Zeitphase τ ein, indem sie die Nullübergänge in dem Signal ak' schätzt. Die Verstärkungssteuerung 407 stellt die Verstärkung des Multiplizierers 400 ein, indem sie den Modulus des Signals ak' mit einem Soll- Schwellwert vergleicht. Die Verstärkung des Multiplizierers 400 kompensiert den linearen Verlustfaktor g des Kanals in Gleichung 11.
  • 6 zeigt die bevorzugte Ausführungsform des Entzerrers 403 in dem 100Base-TX-Empfänger der 5. Der Entzerrer realisiert die Übertragungsfunktion der Gleichung 13. Der Entzerrer 410 in 6 ist ein linearer Entzerrer mit finiter Impulsantwort, der zwei Multiplizierer 414 und 415 und drei Verzögerungselemente 411, 412 und 413 aufweist, von denen jedes das Signal um eine Taktperiode verzögert. Das Signal yk wird in das Verzögerungselement 411 und den Addierer 416 eingegeben. Das Ausgangssignal des Verzögerungselementes 411, yk-1, wird in das Verzögerungselement 412 eingegeben und im Multiplizierer 414 mit b1 k multipliziert. Das Ausgangssignal des Multiplizierers 414, b1 kyk-1, wird in den Addierer 416 eingegeben. Das Ausgangssignal des Verzögerungselementes 412, yk-2, wird in das Verzögerungselement 413 eingegeben. Das Ausgangssignal des Verzögerungselementes 413, yk-3, wird im Multiplizierer 415 mit b3 k multipliziert. Das Ausgangssignal des Multiplizierers 415, b3 kyk-3, wird in den Addierer 416 eingegeben. Das Ausgangssignal des Addierers 416, yk + b1 kyk-1 + b3 kyk-3, ist das Signal ak' der Gleichung 14, das in den Slicer 404 eingegeben wird. Eine Realisierungsform des linearen Entzerrers umfaßt im allgemeinen auch eine Umsetzung einer zweiten Übertragungsfunktion zusätzlich zu der oben beschriebenen Übertragungsfunktion. Bei der bevorzugten Ausführungsform ist die zweite Übertragungsfunktion 1.
  • 7 zeigt einen Entscheidungsrückkopplungsentzerrer 420 mit unendlicher Impulsantwort (IIR) gemäß der Erfindung. Der Entscheidungsrückkopplungsentzerrer 420 wird auch bei der Umsetzung des Nennerpolynoms minus 1 als Teil des Rückkopplungsfilters 429 des Entscheidungsrückkopplungsentzerrers 420 mit nur zwei Multiplizierern realisiert, den Multiplizierern 426 und 427. In 7 wurde der Mitkopplungsteil des Entscheidungsrückkopplungsentzerrers 420 auf eins eingestellt, so daß ak'' gleich dem Eingangssignal yk ist und direkt in den Addierer 421 eingegeben wird. Der Mitkopplungsteil des Rückkopplungsentzerrers realisiert im allgemeinen eine Mitkopplungs-Übertragungsfunktion.
  • Das Ausgangssignal des Slicers 404, âk, aus 5 wird über die Leitung 408 in den Addierer 422 eingegeben. Der Addierer 422 addiert das Ausgangssymbol von dem Slicer 404, âk, zu dem Ausgangssignal des Rückkopplungsfilters 429, ak'''. Das Ausgangssignal des Addierers 422 wird in das Verzögerungselement 423 eingegeben. Das Ausgangssignal des Verzögerungselementes 423 wird in das Verzögerungselement 424 und den Multiplizierer 426 eingegeben. Der Multiplizierer 426 multipliziert das Ausgangssignal aus dem Verzögerungselement 423 mit b1 k und gibt das resultierende Signal in den Addierer 428 ein. Das Ausgangssignal aus dem Verzögerungselement 424 wird in das Verzögerungselement 425 eingegeben. Das Ausgangssignal aus dem Verzögerungselement 425 wird in den Multiplizierer 427 eingegeben. Der Multiplizierer 427 multipliziert das Ausgangssignal des Verzögerungselementes 425 mit b3 k. Das Ausgangssignal aus dem Multiplizierer 427 wird zu dem Ausgangssignal aus dem Multiplizierer 426 im Addierer 428 addiert. Der Addierer 421 subtrahiert das Ausgangssignal des Addierers 428, ak''', von dem Eingangssymbol yk, um ak' zu erhalten, das in den Slicer 404 eingegeben wird.
  • Die Verzögerungselemente 423, 424 und 425, Multiplizierer 426 und 427 und Addierer 428 des Rückkopplungsfilters 429 realisieren die Übertragungsfunktion b1 kz–1 + b3 kz–3. Die über die Leitung 430 vorgesehene Rückkopplung bewirkt, daß das Rückkopplungsfilter 429 die Kanalfunktion T(z) = (b1z–1 + b3z–3)/(1 + b1z–1 + b3z–3) (17)realisiert.
  • Die Kanalfunktion in Gleichung 17 ist das Negative der Kanalantwort der Gleichung 11 – ohne die feste Verzögerung oder den linearen Verlustfaktor und mit L = 3 und b2 = 0 – minus 1. Das Ausgangssignal des Entzerrers, ak', ist daher ak' = yk + b1 kk-1 – ak-1''') + b3 kk-3 – ak-3''') (18)wobei die Koeffizienten b1 k und b3 k durch die Koeffizientenaktualisierungsschaltung 405 adaptiv eingestellt werden, um den Entzerrer zu optimieren, ak'' ist das Ausgangssignal des Mitkopplungsfilters, yk, und ak''' ist das Ausgangssignal des Rückkopplungsfilters 429. Wie zuvor realisiert der Slicer 404 die Gleichung 15 und entscheidet über das Ausgangssymbol âk.
  • Eine alternative Ausführungsform des Entscheidungsrückkopplungsentzerrers setzt eine Kanalfunktion um, die f(z) – 1, –T(z) der Gleichung 17 entspricht. In diesem Fall gilt, ak' = yk + b1 kk-1 + ak-1''') + b3 kk-3 + ak-3'''). Bei beiden Ausführungsformen addiert der Addierer 421 die Eingangssignale yk und ak''' miteinander. Bei dieser alternativen Ausführungsform addiert der Addierer 422 auch beide Eingangssignale, âk und ak''', anstatt ak''' von âk zu subtrahieren, wie in 7 gezeigt.
  • Die Koeffizienten b1 k und b3 k in dem Entscheidungsrückkopplungsentzerrer werden von der Koeffizientenaktualisierungsschaltung 405 gemäß der folgenden rekursiven Gleichung adaptiv gewählt: b1 k+1 = b1 k – γekk-1. – ak-1''') b3 k+1 = b3 k – γekk-3. – ak-3'''), (19)wobei ek = ak' – âk. Die Aktualisierungskonstante γ wird wiederum unter Berücksichtigung derselben Erwägungen wie bei Gleichung 16 für den linearen Entzerrer gewählt, um die Konvergenz auf die optimalen Multiplikationskoeffizienten für den Entzerrer zu optimieren. Man beachte, daß bei der Realisierung der Gleichung 19 (siehe 5) die Koeffizientenaktualisierungsschaltung 405 das Ausgangssignal des Rückkopplungsfilters des Entscheidungsrückkopplungsentzerrers 420, ak''', eingibt. Bei einem allgemeineren IIR-Entscheidungsrückkopplungsentzerrer wird ferner der Koeffizient fj k+1 mit Hilfe der rekursiven Gleichung fj k+1 = fj k – γekk-j. – ak-j''') adaptiv gewählt, wenn die Rückkopplungsmultiplizierer in dem Rückkopplungsfilter des Entscheidungsrückkopplungsentzerrer die Übertragungsfunktion f1z–1 + f2z–2 + ... +fjz–j + ... + fLz–L umsetzen.

Claims (12)

  1. Detektorsystem mit einem Entzerrer (403; 410), umfassend: einen Eingangsanschluß zum Empfangen eines Eingangssignals (yk), wobei das Eingangssignal (yk) unter einer Kanalverzerrung leidet, die durch eine Kanalfunktion mit einem Nennerpolynom der Ordnung L und K Nennerpolynomkoeffizienten beschrieben ist, wobei L = 3 und K = 2; eine Verwirklichung einer Übertragungsfunktion, die mit der Kanalfunktion verknüpft ist, wobei die Verwirklichung genau L Verzögerungselemente (411, 412, 413) und genau K Multiplizierer (414, 415) aufweist, wobei jeder der K Multiplizierer (414, 415) einen Multiplikationskoeffizienten (b1 k, b3 k) hat, der einem der K Nennerpolynomkoeffizienten entspricht, und wobei jeder der K Multiplizierer (414, 415) angeschlossen ist, um ein Ausgangssignal (yk-1, yk-3) von einem der L Verzögerungselemente (411, 412, 413) zu empfangen; einen Addierer (416), welcher angeschlossen ist, um Ausgangssignale von jedem der K Multiplizierer (414, 415) zu empfangen; und einen Ausgangsanschluß zum Ausgeben eines korrigierten Signals (ak') abhängig von den K Nennerpolynomkoeffizienten und dem Eingangssignal (yk); wobei die L Verzögerungselemente (411, 412, 413) ein erstes Verzögerungselement (411), ein zweites Verzögerungselement (412) und ein drittes Verzögerungselement (413) umfassen, die in Reihe geschaltet sind, wobei das erste Verzögerungselement das Eingangssignal (yk) empfängt und jedes der drei Verzögerungselemente (411, 412, 413) das Eingangssignal (yk) um einen Taktzyklus verzögert; wobei ferner die K Multiplizierer (414, 415) einen ersten Multiplizierer (414) und einen zweiten Multiplizierer (415) umfassen, der erste Multiplizierer (414) einen ersten Koeffizienten (b1 k) und der zweite Multiplizierer (415) einen zweiten Koeffizienten (b3 k) hat, der erste Multiplizierer (414) ein erstes verzögertes Signal (yk-1) von dem ersten Verzögerungselement (411) empfängt und bei einem ersten Ausgangsanschluß das erste verzögerte Signal (yk-1), multipliziert mit dem ersten Koeffizienten (b1 k), ausgibt, der zweite Multiplizierer (415) ein drittes verzögertes Signal (yk-3) von dem dritten Verzögerungselement (413) empfängt und an einem dritten Ausgangsanschluß das dritte verzögerte Signal (yk-3), multipliziert mit dem zweiten Koeffizienten (b3 k), ausgibt; und der Addierer (416) mit dem Eingangsanschluß des Entzerrers (403, 410), dem ersten Ausgangsanschluß und dem dritten Ausgangsanschluß verbunden ist und die Summe des ersten verzögerten Signals (yk-1) multipliziert mit dem ersten Koeffizienten (b1 k), des dritten verzögerten Signals (yk-3) multipliziert mit dem zweiten Koeffizienten (b3 k) und des Eingangssignals (yk) als das korrigierte Signal (ak') des Entzerrers (403, 410) ausgibt.
  2. System nach Anspruch 1 mit einem Doppelbegrenzer (404) mit einem Eingangsanschluß, der mit dem Ausgangsanschluß des Entzerrers (403; 410) verbunden ist, um das korrigierte Signal (ak') zu empfangen, und mit einem Ausgangsanschluß zum Ausgeben eines Ausgangssymbols (âk) abhängig von dem korrigierten Signal (ak').
  3. System nach Anspruch 1 oder 2, bei dem der Entzerrer (403, 410) einen Koeffizienteneingangsanschluß zum Empfangen des entsprechenden Multipliziererkoeffizienten (b1 k, b3 k) jedes der K Multiplizierer (414, 415) aufweist, und mit Koeffizientenaktualisierungsmitteln mit einem Koeffizientenausgangsanschluß, der mit dem Koeffizienteneingangsanschluß des Entzerrers (403, 410) verbunden ist, wobei die Koeffizientenaktualisierungsmittel den entsprechenden Multiplikationskoeffizienten (b1 k, b3 k) jedes der K Multiplizierer (414, 415) abhängig von dem Eingangssignal (yk), dem korrigierten Signal (ak') und dem Ausgangssymbol (âk) adaptiv einstellen.
  4. System nach einem der vorangehenden Ansprüche, bei dem der Entzerrer (403, 410) ein linearer Entzerrer mit finiter Impulsantwort ist und die Übertragungsfunktion gleich dem Nennerpolynom ist.
  5. System nach einem der vorangehenden Ansprüche, bei dem der erste Koeffizient (b1 k) und der zweite Koeffizient (b3 k) von Koeffizientenaktualisierungsmitteln adaptiv gewählt werden.
  6. System nach einem der vorangehenden Ansprüche, bei dem der erste Koeffizient (b1 k) kleiner als 0 ist und der zweite Koeffizient (b3 k) eine Größe von weniger als 0,25 hat.
  7. System nach einem der vorangehenden Ansprüche mit einer Verwirklichung einer zweiten Übertragungsfunktion, wobei ein Ausgangsanschluß der zweiten Übertragungsfunktion mit einem Eingangsanschluß der Verwirklichung der Übertragungsfunktion verbunden ist.
  8. System nach einem der vorangehenden Ansprüche, bei dem der Entzerrer (403, 410) einen Entscheidungsrückkopplungsentzerrer mit einem Mitkopplungsabschnitt und einem Rückkopplungsabschnitt (429) aufweist, wobei der Rückkopplungsabschnitt (429) einen Rückkopplungseingang zum Empfangen des Ausgangssymbols (âk) aufweist und die Übertragungsfunktion verwirklicht.
  9. Detektorsystem mit einem Entzerrer (403, 420), umfassend: einen Eingangsanschluß zum Empfangen eines Eingangssignals (yk), wobei das Eingangssignal (yk) unter einer Kanalverzerrung leidet, die durch eine Kanalfunktion mit einem Nennerpolynom der Ordnung L und K Nennerpolynomkoeffizienten beschrieben ist, wobei L = 3 und K = 2; eine Verwirklichung einer Übertragungsfunktion, die mit der Kanalfunktion verknüpft ist, wobei die Verwirklichung genau L Verzögerungselemente (423, 424, 425) und genau K Multiplizierer (426, 427) aufweist, wobei jeder der K Multiplizierer (426, 427) einen Multiplikationskoeffizienten (b1 k, b3 k) hat, der einem der K Nennerpolynomkoeffizienten entspricht, und wobei jeder der K Multiplizierer (426, 427) angeschlossen ist, um ein Ausgangssignal von einem der L Verzögerungselemente (423, 424, 425) zu empfangen; ein erster Addierer (428), welcher angeschlossen ist, um Ausgangssignale von jedem der K Multiplizierer (426, 427) zu empfangen; einen Ausgangsanschluß zum Ausgeben eines korrigierten Signals (ak') abhängig von den K Nennerpolynomkoeffizienten und dem Eingangssignal (yk); und einen Doppelbegrenzer (404) mit einem Eingangsanschluß, der mit dem Ausgangsanschluß des Entzerrers (403, 420) verbunden ist, um das korrigierte Signal (ak') zu empfangen, und mit einem Ausgangsanschluß zum Ausgeben eines Ausgangssymbols (âk) abhängig von dem korrigierten Signal (ak'); wobei der Entzerrer (403, 420) einen Entscheidungsrückkopplungsentzerrer mit einem Mitkopplungsabschnitt und einem Rückkopplungsabschnitt (429) aufweist, wobei der Rückkopplungsabschnitt (429) einen Rückkopplungseingang zum Empfangen des Ausgangssymbols (âk) aufweist und die Übertragungsfunktion verwirklicht, wobei die L Verzögerungselemente (423, 424, 425) ein erstes Verzögerungselement (423), ein zweites Verzögerungselement (424) und ein drittes Verzögerungselement (425) umfassen, die in Reihe geschaltet sind, wobei das erste Verzögerungselement (423) einen Eingangsanschluss aufweist, welcher mit dem Rückkopplungseingang verbunden ist, und ein Eingangssymbol empfängt und jedes der drei Verzögerungselemente (423, 424, 425) das Eingangssymbol um einen Taktzyklus verzögert; und. wobei ferner die K Multiplizierer (426, 427) einen ersten Multiplizierer (426) und einen zweiten Multiplizierer (427) umfassen, der erste Multiplizierer (426) einen ersten Koeffizienten (b1 k) und der zweite Multiplizierer (427) einen zweiten Koeffizienten (b3 k) hat, der erste Multiplizierer (426) ein erstes verzögertes Signal von dem ersten Verzögerungselement (423) empfängt und bei einem ersten Ausgangsanschluß das erste verzögerte Signal, multipliziert mit dem ersten Koeffizienten (b1 k), ausgibt, der zweite Multiplizierer (427) ein drittes verzögertes Signal von dem dritten Verzögerungselement (425) empfängt und an einem dritten Ausgangsanschluß das dritte verzögerte Signal, multipliziert mit dem zweiten Koeffizienten (b3 k), ausgibt; der erste Addierer (428) mit den Ausgangsanschlüssen des ersten Multiplizierers (426) und des zweiten Multiplizierers (427) verbunden ist und einen Ausgangsanschluß zum Ausgeben eines Ausgangssignals (ak''') aufweist, wobei das Ausgangssignal (ak''') gleich der Summe des ersten verzögerten Signals, multipliziert mit dem ersten Koeffizienten (b1 k), und des dritten verzögerten Signals, multipliziert mit dem zweiten Koeffizienten (b3 k), ist; ein zweiter Addierer (421) mit dem Ausgangsanschluß des ersten Addierers (428) und mit dem Eingangsanschluß des Entzerrers (403, 420) verbunden ist, wobei der zweite Addierer (421) das korrigierte Signal (ak') ausgibt und wobei das korrigierte Signal (ak') gleich der Summe des Eingangssignals (yk) und des Ausgangssignals (ak''') des ersten Addierers (428) ist; ein dritter Addierer (422) mit dem Ausgangsanschluß des ersten Addierers (428) verbunden ist und das Ausgangssymbol (âk) empfängt, wobei der dritte Addierer (422) die Differenz zwischen dem Ausgangssymbol (âk) und dem Ausgangssignal (ak''') des ersten Addierers (428) an den Eingangsanschluß des ersten Verzögerungselementes (423) ausgibt.
  10. System nach Anspruch 9, bei dem der erste Koeffizient (b1 k) und der zweite Koeffizient (b3 k) von Koeffizientenaktualisierungsmitteln adaptiv eingestellt werden.
  11. System nach Anspruch 9 oder 10, bei dem der erste Koeffizient (b1 k) kleiner als 0 ist und der zweite Koeffizient (b3 k) eine Größe von weniger als 0,25 hat.
  12. System nach einem der Ansprüche 9 bis 11, bei dem der Mitkopplungsabschnitt die Funktion ”1” realisiert.
DE19904059A 1998-02-09 1999-02-02 Detektorsystem mit Entzerrer und Verfahren zum Entwerfen eines Entzerrers mit mehreren Multiplizierern Expired - Fee Related DE19904059B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/020,628 1998-02-09
US09/020,628 US6115418A (en) 1998-02-09 1998-02-09 Simplified equalizer for twisted pair channel

Publications (2)

Publication Number Publication Date
DE19904059A1 DE19904059A1 (de) 1999-08-12
DE19904059B4 true DE19904059B4 (de) 2010-04-08

Family

ID=21799699

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19904059A Expired - Fee Related DE19904059B4 (de) 1998-02-09 1999-02-02 Detektorsystem mit Entzerrer und Verfahren zum Entwerfen eines Entzerrers mit mehreren Multiplizierern

Country Status (3)

Country Link
US (2) US6115418A (de)
KR (1) KR100318801B1 (de)
DE (1) DE19904059B4 (de)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6115418A (en) 1998-02-09 2000-09-05 National Semiconductor Corporation Simplified equalizer for twisted pair channel
KR100459879B1 (ko) * 1998-04-20 2005-01-15 삼성전자주식회사 비선형 신호 수신기
US6415003B1 (en) 1998-09-11 2002-07-02 National Semiconductor Corporation Digital baseline wander correction circuit
US6438163B1 (en) 1998-09-25 2002-08-20 National Semiconductor Corporation Cable length and quality indicator
US6546047B1 (en) * 1998-10-08 2003-04-08 Altima Communications, Inc. Methods and circuits for optimal equalization
US6226332B1 (en) * 1998-11-13 2001-05-01 Broadcom Corporation Multi-pair transceiver decoder system with low computation slicer
US6249544B1 (en) * 1998-11-13 2001-06-19 Broadcom Corporation System and method for high-speed decoding and ISI compensation in a multi-pair transceiver system
US6418172B1 (en) 1999-04-21 2002-07-09 National Semiconductor Corporation Look-ahead maximum likelihood sequence estimation decoder
US6590930B1 (en) * 1999-07-22 2003-07-08 Mysticom Ltd. Local area network diagnosis
US7489725B2 (en) * 1999-08-13 2009-02-10 Broadcom Corporation Decision feedback equalizer and precoder ramping circuit
US6608862B1 (en) * 1999-08-20 2003-08-19 Ericsson, Inc. Method and apparatus for computing prefilter coefficients
US7050517B1 (en) 2000-04-28 2006-05-23 National Semiconductor Corporation System and method suitable for receiving gigabit ethernet signals
US7254198B1 (en) 2000-04-28 2007-08-07 National Semiconductor Corporation Receiver system having analog pre-filter and digital equalizer
US6795494B1 (en) * 2000-05-12 2004-09-21 National Semiconductor Corporation Receiver architecture using mixed analog and digital signal processing and method of operation
AU2000267433A1 (en) * 2000-05-16 2001-11-26 Nortel Networks Limited Cellular communications system receivers
US7158566B2 (en) * 2000-07-24 2007-01-02 Eric Morgan Dowling High-speed adaptive interconnect architecture with nonlinear error functions
US6765958B1 (en) * 2000-07-24 2004-07-20 Eric Morgan Dowling High-speed adaptive interconnect architecture
US6870881B1 (en) 2000-08-24 2005-03-22 Marvell International Ltd. Feedforward equalizer for DFE based detector
US6542914B1 (en) 2000-09-01 2003-04-01 Lecroy Corporation Method and apparatus for increasing bandwidth in sampled systems
GB2371695B (en) * 2000-12-07 2005-02-16 Ubinetics Ltd Signal processing
US7436881B2 (en) * 2001-09-28 2008-10-14 Nec Corporation Per-bin DFE for advanced OQAM-based multi-carrier wireless data transmission systems
US7502418B2 (en) * 2001-12-18 2009-03-10 Agere Systems Inc. Method and apparatus for joint equalization and decoding of multilevel codes
US6701335B2 (en) * 2002-02-27 2004-03-02 Lecroy Corporation Digital frequency response compensator and arbitrary response generator system
JP2005537747A (ja) * 2002-08-30 2005-12-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 周波数領域判定フィードバック等化デバイス及び方法
US7875068B2 (en) * 2002-11-05 2011-01-25 Merit Medical Systems, Inc. Removable biliary stent
US7545859B2 (en) * 2004-01-14 2009-06-09 L-3 Communications Integrated Systems L.P. Adaptive channel equalization technique and method for wideband passive digital receivers
CN1965478A (zh) * 2004-11-05 2007-05-16 神经网路处理有限公司 数字滤波器及其设计方法、设计装置、数字滤波器设计用程序
US7397849B2 (en) * 2005-03-18 2008-07-08 Interdigital Technology Corporation Channel estimation enhanced LMS equalizer
US8513952B2 (en) * 2007-12-11 2013-08-20 Marvell International Ltd. Sub-symbol rate cable tester
US8477833B2 (en) 2009-02-06 2013-07-02 International Business Machines Corporation Circuits and methods for DFE with reduced area and power consumption
WO2011087905A1 (en) * 2010-01-12 2011-07-21 Quantenna Communications, Inc. Quality of service and rate selection
CN102208984B (zh) * 2011-05-25 2013-10-23 北京星网锐捷网络技术有限公司 一种信号传输方法、网络接口及网络设备
US8681848B2 (en) 2011-10-28 2014-03-25 Texas Instruments Incorporated Linear system for link training
US8891607B2 (en) 2012-09-06 2014-11-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Feed forward equalizer tap weight adaptation based on channel estimation
US8964827B2 (en) 2013-03-07 2015-02-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Adaptation of equalizer settings using error signals sampled at several different phases
US9077574B1 (en) * 2014-03-04 2015-07-07 Avago Technologies General Ip (Singapore) Pte. Ltd. DSP SerDes receiver with FFE-DFE-DFFE data path
US10056887B2 (en) * 2016-09-08 2018-08-21 Futurewei Technologies, Inc. Apparatus and method for controlling a delay circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5031194A (en) * 1989-08-11 1991-07-09 Bell Communications Research, Inc. Wideband digital equalizers for subscriber loops
EP0467412A2 (de) * 1990-07-20 1992-01-22 Fujitsu Limited Leitungsentzerrer für digitale Signale
EP0534651A1 (de) * 1991-09-27 1993-03-31 Hewlett-Packard Company Signalverarbeitungssystem mit selbstanpassender Entzerrung
US5471504A (en) * 1994-04-14 1995-11-28 Computer & Communication Research Laboratories Bilinear decision feedback equalizer

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5833313A (ja) * 1981-08-21 1983-02-26 Nec Corp トランスバ−サル定利得可変等化器
GB8308843D0 (en) * 1983-03-30 1983-05-11 Clark A P Apparatus for adjusting receivers of data transmission channels
JP2723228B2 (ja) 1987-07-16 1998-03-09 株式会社東芝 利得可変増幅回路
JPH01248816A (ja) * 1988-03-30 1989-10-04 Toshiba Corp デジタルフィルタ
JPH0831819B2 (ja) 1989-02-15 1996-03-27 松下電器産業株式会社 データ伝送装置
US4984079A (en) 1989-07-26 1991-01-08 Hughes Aircraft Company Video preamplifier circuit
US5245291A (en) 1989-12-06 1993-09-14 Hitachi Denshi Kabushiki Kaisha Method and apparatus for detecting cable length
US5119196A (en) * 1990-06-25 1992-06-02 At&T Bell Laboratories Ghost cancellation of analog tv signals
JPH0522079A (ja) * 1991-07-12 1993-01-29 Pioneer Electron Corp 予測フイルタ
US5502735A (en) 1991-07-16 1996-03-26 Nokia Mobile Phones (U.K.) Limited Maximum likelihood sequence detector
US5291499A (en) 1992-03-16 1994-03-01 Cirrus Logic, Inc. Method and apparatus for reduced-complexity viterbi-type sequence detectors
JP3399019B2 (ja) 1993-05-26 2003-04-21 ソニー株式会社 ビタビ等化器
JPH07123027A (ja) * 1993-10-26 1995-05-12 Fujitsu Ltd ディジタル加入者線伝送装置
WO1995012926A1 (fr) 1993-11-05 1995-05-11 Ntt Mobile Communications Network Inc. Procede de demodulation adaptative produisant des repliques et demodulateur l'utilisant
US5841484A (en) * 1994-02-10 1998-11-24 Philips Electronics North North America Corporation Blind equalizer method and apparatus for HDTY transmission using an NTSC rejection filter for mitigating co-channel interference
US5465272A (en) 1994-04-08 1995-11-07 Synoptics Communications, Inc. Data transmitter baseline wander correction circuit
EP0723353B1 (de) 1994-08-08 2004-02-18 Ntt Mobile Communications Network Inc. Verfahren zur verzögerungsdemodulation von dpsk-wellen mit linearer prädiktion
JPH08116275A (ja) 1994-10-18 1996-05-07 Hitachi Ltd ディジタル信号復号化処理装置
JPH08172366A (ja) 1994-12-19 1996-07-02 Pioneer Electron Corp ビタビ復号器におけるブランチメトリック演算回路
JPH08255303A (ja) 1995-03-20 1996-10-01 Fujitsu Ltd アナログ信号の波形整形回路
US5638065A (en) 1995-06-13 1997-06-10 International Business Machines Corporation Maximum-likelihood symbol detection for RLL-coded data
US5859861A (en) 1995-06-21 1999-01-12 Hyundai Electronics Ind. Co., Ltd. High speed viterbi decoder
EP0852089B1 (de) 1995-09-18 2006-08-09 Hitachi Global Storage Technologies Netherlands B.V. Vorrichtung und verfahren zur rauschvorhersagenden maximal-wahrscheinlichkeitsdetektion
JPH09148944A (ja) 1995-11-22 1997-06-06 Sony Corp ビタビ復号器および情報再生装置
JPH09153845A (ja) 1995-11-29 1997-06-10 Sony Corp 等化器
US6035007A (en) 1996-03-12 2000-03-07 Ericsson Inc. Effective bypass of error control decoder in a digital radio system
US5914988A (en) 1996-04-09 1999-06-22 Thomson Multimedia S.A. Digital packet data trellis decoder
US5909384A (en) 1996-10-04 1999-06-01 Conexant Systems, Inc. System for dynamically adapting the length of a filter
US5982818A (en) 1997-01-07 1999-11-09 Daniel J. Krueger Method for implementing trellis codes for ISI channels
US5940442A (en) 1997-01-30 1999-08-17 National Semioonductor Corporation High speed data receiver
US6047022A (en) 1997-02-28 2000-04-04 Orckit Communication Ltd. Apparatus and method for transmission of high speed data over communication channels
US5818378A (en) 1997-06-10 1998-10-06 Advanced Micro Devices, Inc. Cable length estimation circuit using data signal edge rate detection and analog to digital conversion
US5914982A (en) 1997-06-13 1999-06-22 Rockwell Semiconductor Systems, Inc. Method and apparatus for training linear equalizers in a PCM modem
US6038269A (en) 1997-11-20 2000-03-14 National Semiconductor Corporation Detection for digital communication receivers
US6148046A (en) 1998-01-20 2000-11-14 Texas Instruments Incorporated Blind automatic gain control system for receivers and modems
US6115418A (en) 1998-02-09 2000-09-05 National Semiconductor Corporation Simplified equalizer for twisted pair channel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5031194A (en) * 1989-08-11 1991-07-09 Bell Communications Research, Inc. Wideband digital equalizers for subscriber loops
EP0467412A2 (de) * 1990-07-20 1992-01-22 Fujitsu Limited Leitungsentzerrer für digitale Signale
EP0534651A1 (de) * 1991-09-27 1993-03-31 Hewlett-Packard Company Signalverarbeitungssystem mit selbstanpassender Entzerrung
US5471504A (en) * 1994-04-14 1995-11-28 Computer & Communication Research Laboratories Bilinear decision feedback equalizer

Also Published As

Publication number Publication date
KR19990072449A (ko) 1999-09-27
US6421381B1 (en) 2002-07-16
DE19904059A1 (de) 1999-08-12
US6115418A (en) 2000-09-05
KR100318801B1 (ko) 2001-12-29

Similar Documents

Publication Publication Date Title
DE19904059B4 (de) Detektorsystem mit Entzerrer und Verfahren zum Entwerfen eines Entzerrers mit mehreren Multiplizierern
DE19945665B4 (de) Einrichtung zum Anzeigen von Kabellänge und -qualität
DE19940589B4 (de) Empfänger zum Korrigieren der Abwanderung der Basislinie und zum Empfangen von Killerabtastwerten
DE19843145B4 (de) Verfahren zur Sequenzerfassung und Sequenz-Ausgleicheinrichtung
DE69221970T2 (de) Verfahren und Einrichtung zur Aktualisierung der Koeffizienten eines komplexen, adaptiven Entzerrers
DE60223823T2 (de) Schnelle errechnung der koeffizienten eines entscheidungsrückgekoppelten entzerrers für mimokanäle
DE60311348T2 (de) Errechnung der Koeffizienten für einen entscheidungsrückgekoppelten Entzerrer änderbarer Verzögerung
DE69530739T2 (de) Vorkodierungssystem und -Verfahren für eine Datenübertragungseinrichtung
DE3884061T2 (de) System zum Übertragen von Datensignalen unter Anwendung entscheidungsrückgekoppelter Entzerrung.
DE60218874T2 (de) Schnelle rechnung der koeffizienten eines entshceidungsrückgekoppelten entzerrers
DE10329661B4 (de) Adaptiver Sendeentzerrer
DE60102798T2 (de) Zwei lernfolgen verwendende entzerrung
DE60312444T2 (de) Hybrider adaptiver Entzerrer für optische Übertragungssysteme
DE69429137T2 (de) Unterdrückung von nahem Übersprechen
DE69819736T2 (de) Reduzierter maximalwahrscheinlichkeitsfolgeschätzer für drahtlose lokale netze
EP2522082B1 (de) Vorrichtung und verfahren zur kompensation und identifikation von fernnebensprechen
DE10141597B4 (de) Verfahren zum Rekonstruieren von über eine Übertragungsstrecke übertragenen Daten in einem Empfänger und entsprechende Vorrichtung
DE102020100751A1 (de) Mehrfachabgriff-entscheidungsvorwärtsentzerrer mitpräcursor- und postcursorabgriffen
DE102020100926A1 (de) Serdes-empfänger mit optimierter cdr-impulsformung
WO2003065637A1 (de) Verfahren zur abtastphasenregelung
US20060098727A1 (en) Adaptive equalizer
DE112004002410B4 (de) Feedback-Filter
DE69025484T2 (de) Nachbarkanalstörungskompensator mit Minimisierungsmitteln für Nachbarsymbolstörung
WO2002058353A1 (de) Entscheidungsrückgekoppelte entzerrervorrichtung
EP0921664B1 (de) Verfahren zur digitalen Nachrichtenübertragung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee