JPH08172366A

JPH08172366A - ビタビ復号器におけるブランチメトリック演算回路

Info

Publication number: JPH08172366A
Application number: JP6314922A
Authority: JP
Inventors: Hideki Hayashi; 英樹林
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1994-12-19
Filing date: 1994-12-19
Publication date: 1996-07-02
Also published as: US5809079A

Abstract

(57)【要約】【目的】小なる回路規模にて高速復号処理が可能なビ
タビ復号器におけるブランチメトリック演算回路を提供
することを目的とする。【構成】受信サンプル値と予測サンプル値との減算結
果値の２乗値を求めるための２乗演算を、複数の１次関
数による折れ線近似にて行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データ伝送システム、
もしくは記録媒体に記録されている記録情報の再生を行
う記録情報再生装置等において、ディジタルデータ信号
の復号を行うビタビ復号器（Viterbi Decoder）に関
し、特に、かかるビタビ復号器におけるブランチメトリ
ック演算回路に関する。

【０００２】

【背景技術】かかる記録情報再生装置の如き記録再生系
において、符号間干渉を受けたディジタルデータ信号を
高い信頼性をもって復号する方法にビタビ復号がある。
かかるビタビ復号によれば、符号間干渉が大なる場合及
び再生信号のＳ／Ｎが低い場合においても、低い誤り率
にてディジタルデータ信号の復号を行うことが出来る。

【０００３】図１は、かかるビタビ復号を実現するビタ
ビ復号器の構成を示す図である。かかる図１において、
ディジタル信号が記録されている記録媒体から読み取ら
れた読取信号もしくはディジタル伝送システムにおける
通信端末から送信されてきた情報信号は、受信信号とし
てＡ／Ｄ変換器１に供給される。Ａ／Ｄ変換器１は、か
かる受信信号を所定サンプルタイミングにてサンプリン
グして順次、受信サンプル値系列に変換してこれをブラ
ンチメトリック演算回路２に供給する。

【０００４】ブランチメトリック演算回路２は、かかる
受信サンプル値として取り得る理想的な値（ノイズ等の
影響を受けない場合に得られる値）としての複数の予測
サンプル値各々と、かかるＡ／Ｄ変換器１から供給され
た受信サンプル値との２乗誤差値、すなわち、

【０００５】

【数１】｛［受信サンプル値］−［予測サンプル値］｝²・・・・(1) を求め、これをブランチメトリック値としてパスメトリ
ック演算回路３に供給する。図２は、かかるブランチメ
トリック演算回路２の内部構成の一例を示す図である。

【０００６】図２において、減算器２１は、Ａ／Ｄ変換
器１から供給された受信サンプル値と、予測サンプル値
との減算を行い、この減算結果を乗算器２２に供給す
る。乗算器２２は、かかる減算結果の２乗値を求めてこ
れをブランチメトリック値として得る。ここで、かかる
ビタビ復号器に上述の受信信号が供給されるまでの伝送
路系をＰＲ（１、１）伝送系（パーシャルレスポンス伝
送系クラスＩ）とすると、時点ｋにおける受信サンプ
ル値Ｙ(k)は、時点ｋにおける送信サンプル値Ｘ(k)と一
時点前の送信サンプル値Ｘ(k-1)とによって予測出来
る。すなわち、かかるＸ(k)とＸ(k-1)が「０、０」の時
にはＹ(k)は「０」となり、Ｘ(k)とＸ(k-1)が「０、
１」もしくは「１、０」の時にはＹ(k)は「１」とな
り、Ｘ(k)とＸ(k-1)が「１、１」の時にはＹ(k)は
「２」となるのである。つまり、ビタビ復号器に供給さ
れる受信サンプル値Ｙ(k)は、２つの送信サンプル値Ｘ
(k)とＸ(k-1)とに応じて４通りの予測が出来るのであ
る。

【０００７】この際、ブランチメトリック演算回路２
は、これら４つの予測サンプル値各々に対応した４つの
ブランチメトリック値λ₀₀〜λ₁₁をパスメトリック演算
回路３に供給するのである。パスメトリック演算回路３
は、ブランチメトリック値毎にその値を順次、累算加算
して得られたものをパスメトリック値とし、これらパス
メトリック値の内で最も小さい値となるパスを示すパス
選択信号をパスメモリ４に供給する。パスメモリ４は、
かかるパス選択信号に応じて「０」及び「１」からなる
仮判定値を更新させながらこれを復号ディジタル信号と
して出力する。

【０００８】以上の如く、かかるビタビ復号器において
は、受信サンプル値と予測サンプル値との２乗誤差をブ
ランチメトリックとして求め、かかるブランチメトリッ
クに基づいて確からしいディジタル信号系列を得るので
ある。しかしながら、かかる２乗誤差を求めるために
は、図２に示される乗算器２２を用いた２乗演算処理が
不可欠となり、その乗算器内部に生じる桁上げ動作によ
る遅延によりかかる演算処理に費やされる時間は大とな
る。よって、ビタビ復号全体に費やされる処理時間も、
かかる２乗演算処理に費やされる時間に依存して遅くな
ってしまうという問題が生じた。更に、かかる乗算器２
２の回路規模が大なるものであるため、上記図１に示さ
れるが如き構成のビタビ復号器をＬＳＩ化するにあた
り、その製造コストが高くなるという問題があった。

【０００９】

【発明が解決しようとする課題】本発明は、かかる問題
を解決すべくなされたものであり、小なる回路規模にて
高速復号処理が可能なビタビ復号器におけるブランチメ
トリック演算回路を提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明によるビタビ復号
器におけるブランチメトリック演算回路は、受信値と予
測値との２乗誤差をブランチメトリックとして得て前記
ブランチメトリックに基づいて復号データ系列を得るビ
タビ復号器におけるブランチメトリック演算回路であっ
て、前記受信値と前記予測値との減算を行って減算値を
得る減算手段と、２乗演算に対する折れ線近似関数にて
前記減算値を変換して得られた値を前記ブランチメトリ
ックとする折れ線変換手段とを有する。

【００１１】

【作用】本発明によるビタビ復号器におけるブランチメ
トリック演算回路は、受信サンプル値と予測サンプル値
との減算結果値の２乗値を求めるための２乗演算を、複
数の１次関数による折れ線近似にて行う。

【００１２】

【実施例】以下、本発明の実施例について説明する。図
３は、本発明によるブランチメトリック演算回路の構成
を示す図である。かかる図３において、減算器２１は、
図１のＡ／Ｄ変換器１から供給された受信サンプル値
と、予測サンプル値との減算を行い、この減算結果値を
折れ線変換回路２３に供給する。

【００１３】折れ線変換回路２３は、かかる減算結果値
を、２乗演算の折れ線近似関数にて変換し、この変換値
をブランチメトリック値として得る。この際、かかる減
算結果値をＸとすると、上記折れ線近似関数は下記の１
次関数Ｙa及びＹbにて示される。

【００１４】

【数２】Ｙa＝２ⁱ・｜Ｘ｜ただし｜Ｘ｜＜ｔＹb＝２^j・｜Ｘ｜−ａただし｜Ｘ｜≧ｔ図３における折れ線変換回路２３においては、上記減算
結果値Ｘの絶対値｜Ｘ｜を絶対値生成回路２３１にて求
め、この絶対値｜Ｘ｜をビットシフト回路２３２にてｉ
ビット分だけビットシフトすることにより上記１次関数
Ｙaを実現している。一方、ビットシフト回路２３３に
て上記絶対値｜Ｘ｜をｊビット分だけビットシフトして
得られた値から、所定定数ａを減算器２３５にて減算す
ることにより上記１次関数Ｙbを実現している。

【００１５】この際、セレクタ２３４は、上記絶対値｜
Ｘ｜の値がｔよりも小なる場合は、上記ビットシフト回
路２３２にて上述の如くビットシフトされて得られた値
をブランチメトリック値とする一方、絶対値｜Ｘ｜の値
が所定値ｔ以上の場合は、ビットシフト回路２３３にて
ビットシフトされた値から所定定数ａを減算して得られ
た値をブランチメトリック値とする。

【００１６】図４は、かかる折れ線変換回路２３にて為
される２乗演算に対する折れ線近似関数を示す図であ
る。図４に示されるが如く、減算結果値Ｘの絶対値が所
定値ｔよりも小なる場合は、その傾きが２ⁱである１次
関数Ｙa（実線にて示す）を用いてこの減算結果値Ｘを
変換してこれをブランチメトリック値Ｙとする一方、減
算結果値Ｘの絶対値が所定値ｔ以上の場合は、その傾き
が２^jである１次関数Ｙb（破線にて示す）を用いてかか
る減算結果値Ｘを変換してこれをブランチメトリック値
Ｙとするのである。

【００１７】図５は、２乗演算をＹ_P＝（１／４）・Ｘ²
とした場合に適用される折れ線近似関数の一例を示す図
である。かかる図５においては、上記減算結果値Ｘを４
ビットで表される整数値（−８〜７）とし、この際、上
記１次関数Ｙaのｉ＝０、上記１次関数Ｙbのｊ＝１、ａ
＝４、更に、ｔを絶対値｜Ｘ｜の最大値の（１／２）、
すなわち４とした場合における折れ線近似関数を示して
いる。

【００１８】従って、この際、かかる折れ線近似関数
は、

【００１９】

【数３】Ｙa＝｜Ｘ｜ただし｜Ｘ｜＜４Ｙb＝２・｜Ｘ｜−４ただし｜Ｘ｜≧４となる。この際、図３に示される絶対値生成回路２３１
は、減算器２１から供給された減算結果値Ｘの４ビット
の内、最上位ビットの論理値が「０」、すなわち減算結
果値Ｘの値が７以下の正の整数である場合には、この減
算結果値Ｘをそのまま絶対値｜Ｘ｜としてビットシフト
回路２３２及び２３３の各々に供給する一方、かかる最
上位ビットの論理値が「１」、すなわち減算結果値Ｘの
値が−８以上の負の整数である場合には、この減算結果
値Ｘの全てのビット論理を反転したものに１を加算した
値を絶対値｜Ｘ｜としてビットシフト回路２３２及び２
３３の各々に供給するのである。ここで、上述の如く、
ビットシフト回路２３２におけるｉ＝０としたので、こ
の際、ビットシフト回路２３２はかかる絶対値｜Ｘ｜を
ビットシフトせずにそのままセレクタ２３４に供給す
る。一方、ビットシフト回路２３３は、かかる絶対値｜
Ｘ｜を１ビットだけ最上位側にビットシフトして得られ
た値を減算器２３５に供給する。減算器２３５は、この
値から４だけ減算した値をセレクタ２３４に供給する。
かかるセレクタ２３４は、絶対値｜Ｘ｜の値が４よりも
小なる場合は、上記ビットシフト回路２３２にて上述の
如くビットシフトされて得られた値をブランチメトリッ
ク値とする一方、絶対値｜Ｘ｜の値が４以上の場合は、
ビットシフト回路２３３にてビットシフトされた値から
所定定数ａを減算して得られた値をブランチメトリック
値とする。

【００２０】以上の如く、本発明においては、ブランチ
メトリック値の累和が最小となる系列を選択することに
より確からしいデータ系列の復号を行うというビタビ復
号の動作に鑑みて、ブランチメトリック演算回路の２乗
演算を複数の１次関数による折れ線近似にて実現する構
成としている。すなわち、ビタビ復号においては、ブラ
ンチメトリックの値そのものは重要ではなく、複数の復
号系列各々に対応して得られたブランチメトリック値の
内いずれが最も小なる値であるかを判定することが重要
なのである。つまり、各ブランチメトリックの相対的な
大小比較が行えれば良いので、２乗演算にてブランチメ
トリック値を求めずとも、上記の如き複数の１次関数に
よる折れ線近似にてブランチメトリック値を求めるよう
にしてもその復号精度が落ちることは無いのである。

【００２１】よって、本発明によれば、乗算器を用いた
２乗演算処理にてブランチメトリック値を求めるように
したブランチメトリック演算回路に比して、高速処理が
可能となるのである。尚、上記図５に示される実施例で
は、減算結果値Ｘが正の整数の場合及び負の整数の場合
各々において、その変換関数の形態を対称としている
が、非対称としても構わない。

【００２２】図６は、かかる点に鑑みてなされた折れ線
近似関数の一例を示す図である。図６に示される折れ線
近似関数においては、以下の如き５つの１次関数Ｙa〜
Ｙeにて構成されている。

【００２３】

【数４】Ｙa＝Ｘただし０≦Ｘ＜４Ｙb＝２・Ｘ−４ただし４≦ＸＹc＝０ただし −１≦Ｘ＜０Ｙd＝−Ｘ−１ただし −５≦Ｘ＜−１Ｙe＝−２・Ｘ−６ただしＸ＜−５図７は、かかる５つの１次関数Ｙa〜Ｙeにてブランチメ
トリック値を得る折れ線変換回路２３の回路構成の一例
を示す図である。又、図８は、かかる図７に示されるが
如き回路の真理値表を示す図である。

【００２４】図７において、図３にて示される減算器２
１から供給された減算結果値Ｘの各ビットＸ₀〜Ｘ₃は、
排他的論理和回路ＥＸ１〜ＥＸ３に供給される。排他的
論理和回路ＥＸ１は、減算結果値ＸにおけるビットＸ₂
及びＸ₃の排他的論理和出力をセレクタＳＥ１〜ＳＥ４
各々の選択端Ｓに供給する。排他的論理和回路ＥＸ２
は、減算結果値ＸにおけるビットＸ₁及びＸ₃の排他的論
理和出力を、セレクタＳＥ１の入力端Ｐ₁、セレクタＳ
Ｅ３の入力端Ｐ₀、及びインバータＩＶ１の各々に供給
する。インバータＩＶ１は、この排他的論理和回路ＥＸ
２から供給された排他的論理和出力の論理値を反転して
これをセレクタＳＥ２の入力端Ｐ₁に供給する。排他的
論理和回路ＥＸ３は、減算結果値ＸにおけるビットＸ₀
及びＸ₃の排他的論理和出力を、セレクタＳＥ３の入力
端Ｐ₁、セレクタＳＥ４の入力端Ｐ₀の各々に供給する。

【００２５】セレクタＳＥ１〜ＳＥ４は、各々インバー
タＩＶ２、アンドゲートＡＮ１及びＡＮ２、オアゲート
ＯＲ１からなる２TO１セレクタであり、その選択端Ｓに
論理値「０」の信号が供給された場合は、入力端Ｐ₀に
供給された信号を選択してこれをブランチメトリック値
Ｙ₀〜Ｙ₃とする一方、選択端Ｓに論理値「１」の信号が
供給された場合は、入力端Ｐ₁に供給された信号を選択
してこれをブランチメトリック値Ｙ₀〜Ｙ₃とする。

【００２６】以上の如く、図６にて示される折れ線近似
関数は、図７に示されるように、比較的小規模な論理回
路にて実現出来るのである。尚、上記実施例において
は、２段階の折れ線にて２乗演算に対する折れ線近似を
実現しているがこの２段階に限定されるものではない。
図９は、４段階の折れ線にて、２乗演算に対する折れ線
近似を行う折れ線変換回路２３を備えたブランチメトリ
ック演算回路の構成を示す図である。

【００２７】かかる図９において、減算器２１は、図１
のＡ／Ｄ変換器１から供給された受信サンプル値と、予
測サンプル値との減算を行いこの減算結果値を折れ線変
換回路２３に供給する。折れ線変換回路２３は、かかる
減算結果値を２乗演算に対する折れ線近似関数にて変換
してこの変換値をブランチメトリック値として得る。こ
の際、かかる折れ線近似関数は下記の１次関数Ｙa〜Ｙd
にて示される。

【００２８】

【数５】Ｙa＝２ⁱ・｜Ｘ｜ただし｜Ｘ｜＜ｔ₁ Ｙb＝２^j・｜Ｘ｜−ａただしｔ₁≦｜Ｘ｜＜ｔ₂ Ｙc＝２^k・｜Ｘ｜−ｂただしｔ₂≦｜Ｘ｜＜ｔ₃ Ｙd＝２^l・｜Ｘ｜−ｃただしｔ₃≦｜Ｘ｜図９に示される折れ線変換回路２３においては、上記減
算結果値Ｘの絶対値｜Ｘ｜を絶対値生成回路２３１にて
求め、この絶対値｜Ｘ｜をビットシフト回路２４１にて
ｉビット分だけビットシフトすることにより上記１次関
数Ｙaを実現している。一方、ビットシフト回路２４２
にて上記絶対値｜Ｘ｜をｊビット分だけビットシフトし
て得られた値から、所定定数ａを減算器２４６にて減算
することにより上記１次関数Ｙbを実現している。又、
ビットシフト回路２４３にて上記絶対値｜Ｘ｜をｋビッ
ト分だけビットシフトして得られた値から、所定定数ｂ
を減算器２４７にて減算することにより上記１次関数Ｙ
cを実現している。更に、ビットシフト回路２４４にて
上記絶対値｜Ｘ｜をｌビット分だけビットシフトして得
られた値から、所定定数ｃを減算器２４８にて減算する
ことにより上記１次関数Ｙdを実現している。

【００２９】この際、セレクタ２４５は、上記絶対値｜
Ｘ｜の値がｔ₁よりも小なる場合は、上記ビットシフト
回路２４１にて上述の如くビットシフトされて得られた
値をブランチメトリック値とする。又、セレクタ２４５
は絶対値｜Ｘ｜の値がｔ₁以上でありかつｔ₂未満の場合
は、ビットシフト回路２４２にてビットシフトされた値
から所定定数ａを減算して得られた値をブランチメトリ
ック値とする。又、セレクタ２４５は絶対値｜Ｘ｜の値
がｔ₂以上でありかつｔ₃未満の場合は、ビットシフト回
路２４３にてビットシフトされた値から所定定数ｂを減
算して得られた値をブランチメトリック値とする。又、
セレクタ２４５は絶対値｜Ｘ｜の値がｔ₃より大なる場
合は、ビットシフト回路２４４にてビットシフトされた
値から所定定数ｃを減算して得られた値をブランチメト
リック値とする。

【００３０】図１０は、上記ｉ＝−１、ｊ＝０、ｋ＝
１、ｌ＝２、ａ＝１、ｂ＝５、ｃ＝１７として、更に、
上記ｔ₁を絶対値｜Ｘ｜の最大値の（１／４）である
２、上記ｔ₂を絶対値｜Ｘ｜の最大値の（１／２）であ
る４、上記ｔ₃を絶対値｜Ｘ｜の最大値の（３／４）で
ある６とした場合における折れ線近似関数を示す図であ
る。この際、かかる折れ線近似関数は下記の如きものと
なる。

【００３１】

【数６】Ｙa＝（１／２）・｜Ｘ｜ただし｜Ｘ｜＜２Ｙb＝｜Ｘ｜−１ただし２≦｜Ｘ｜＜４Ｙc＝２・｜Ｘ｜−５ただし４≦｜Ｘ｜＜６Ｙd＝４・｜Ｘ｜−１７ただし６≦｜Ｘ｜又、７段階の折れ線にて、２乗演算に対する折れ線近似
を行う折れ線近似関数の例を図１１にて示す。

【００３２】図１１に示される折れ線近似関数は、以下
の如き７つの１次関数Ｙa〜Ｙgにて構成されている。

【００３３】

【数７】Ｙa＝０ただし −２＜Ｘ≦１Ｙb＝Ｘ−１ただし１＜Ｘ≦３Ｙc＝２・Ｘ−４ただし３≦Ｘ＜６Ｙd＝４・Ｘ−１６ただし６≦ＸＹe＝−Ｘ−２ただし −４＜Ｘ≦−２Ｙf＝−２・Ｘ−６ただし −７＜Ｘ≦−４Ｙg＝−４・Ｘ−２０ただしＸ≦−７図１２は、かかる７つの１次関数Ｙa〜Ｙgにてブランチ
メトリック値を得る折れ線変換回路２３の回路構成の一
例を示す図である。又、図１３は、かかる図１２に示さ
れるが如き回路の真理値表を示す図である。

【００３４】図１２において、図９にて示される減算器
２１から供給された減算結果値Ｘの各ビットＸ₀〜Ｘ
₃は、排他的論理和回路ＥＸ４〜ＥＸ６に供給される。
排他的論理和回路ＥＸ４は、減算結果値Ｘにおけるビッ
トＸ₂及びＸ₃の排他的論理和出力をセレクタＳＥ５〜Ｓ
Ｅ８各々の選択端Ｓ２に供給する。排他的論理和回路Ｅ
Ｘ５は、減算結果値ＸにおけるビットＸ₁及びＸ₃の排他
的論理和出力をセレクタＳＥ５〜ＳＥ８各々の選択端Ｓ
１に供給する。排他的論理和回路ＥＸ６は、減算結果値
ＸにおけるビットＸ₀及びＸ₃の排他的論理和出力をセレ
クタＳＥ６の入力端Ｐ₃、セレクタＳＥ７の入力端Ｐ₁及
びＰ₂、及びインバータＩＶ３の各々に供給する。イン
バータＩＶ３は、この排他的論理和回路ＥＸ６から供給
された排他的論理和出力の論理値を反転してこれをセレ
クタＳＥ８の入力端Ｐ₁に供給する。

【００３５】セレクタＳＥ５〜ＳＥ８は、各々、図に示
されるが如きゲートＧ１〜Ｇ５からなる４TO１セレクタ
であり、その選択端Ｓ１及びＳ２に夫々論理値「０、
０」の信号が供給された場合は、入力端Ｐ₀に供給され
た信号を選択してこれをブランチメトリック値Ｙ₀〜Ｙ₃
とする。又、セレクタＳＥ５〜ＳＥ８は、その選択端Ｓ
１及びＳ２に夫々論理値「１、０」の信号が供給された
場合は、入力端Ｐ₁に供給された信号を選択してこれを
ブランチメトリック値Ｙ₀〜Ｙ₃とする。又、セレクタＳ
Ｅ５〜ＳＥ８は、その選択端Ｓ１及びＳ２に夫々論理値
「０、１」の信号が供給された場合は、入力端Ｐ₂に供
給された信号を選択してこれをブランチメトリック値Ｙ
₀〜Ｙ₃とする。又、セレクタＳＥ５〜ＳＥ８は、その選
択端Ｓ１及びＳ２に夫々論理値「１、１」の信号が供給
された場合は、入力端Ｐ₃に供給された信号を選択して
これをブランチメトリック値Ｙ₀〜Ｙ₃とする。

【００３６】以上の如く、図１１にて示される折れ線近
似関数は、かかる図１２に示されるように、比較的小規
模な論理回路にて実現出来るのである。又、上述した如
き折れ線近似関数によるブランチメトリックの演算にお
いて、そのブランチメトリック値の最大値を制限するよ
うにしても良い。すなわち、ある程度以上大きなブラン
チメトリックを有するブランチ及びこのブランチを含む
パスが最終的に選択される確率は極めて低いため、ブラ
ンチメトリック値の最大値を制限しても復号性能が低下
することはないのである。

【００３７】図１４は、図３にて示されるブランチメト
リック演算回路に、ブランチメトリック値の最大値制限
を行ういわゆるリミッタ機能を設けた場合の構成例を示
す図である。尚、かかる図１４において、図３における
各機能ブロックと同一機能ブロックには、同一符号が付
されている。かかる図１４の構成においては、絶対値生
成回路２３１にて得られた減算結果値Ｘにおける絶対値
｜Ｘ｜の値が所定のリミット値よりも大なる場合、セレ
クタ２３４’は固定値Ｌｍをブランチメトリック値とし
て出力する。

【００３８】図１５は、かかるリミット値の上限値を
７、下限値を−７、固定値Ｌｍを１０とした場合におけ
る折れ線近似関数の一例を示す図である。この際、かか
る折れ線近似関数は、

【００３９】

【数８】Ｙa＝｜Ｘ｜ただし｜Ｘ｜＜４Ｙb＝２・｜Ｘ｜−４ただし４≦｜Ｘ｜＜７Ｙc＝１０ただし７≦｜Ｘ｜である。

【００４０】図１６は、上記リミット値の上限値を７、
下限値を−８、固定値Ｌｍを１０とした場合における折
れ線近似関数の他の実施例を示す図である。この際、折
れ線近似関数は、

【００４１】

【数９】Ｙa＝Ｘただし０≦Ｘ＜４Ｙb＝２・Ｘ−４ただし４≦Ｘ＜７Ｙc＝１０ただし７≦Ｘ、又はＸ＜−８Ｙd＝０ただし −１≦Ｘ＜０Ｙe＝−Ｘ−１ただし −５≦Ｘ＜−１Ｙf＝−２・Ｘ−６ただし −８≦Ｘ＜−５である。

【００４２】図１７は、かかる６つの１次関数Ｙa〜Ｙf
にてブランチメトリック値を得る折れ線変換回路２３の
回路構成の一例を示す図である。又、図１８は、かかる
図１７に示されるが如き回路の真理値表を示す図であ
る。図１７においては、図１４にて示される減算器２１
からビットＸ₀〜Ｘ₄からなる５ビットの減算結果値Ｘが
排他的論理和回路ＥＸ７〜ＥＸ１０に供給される。排他
的論理和回路ＥＸ７は、減算結果値ＸにおけるビットＸ
₄及びＸ₃の排他的論理和出力をオアゲートＯＲ２〜ＯＲ
４の各々に供給する。排他的論理和回路ＥＸ８は、減算
結果値ＸにおけるビットＸ₄及びＸ₂の排他的論理和出力
をオアゲートＯＲ２に供給する。排他的論理和回路ＥＸ
９は、減算結果値ＸにおけるビットＸ ₄及びＸ₁の排他的
論理和出力をオアゲートＯＲ３に供給する。排他的論理
和回路ＥＸ１０は、減算結果値ＸにおけるビットＸ₄及
びＸ₀の排他的論理和出力をオアゲートＯＲ４に供給す
る。オアゲートＯＲ２は、排他的論理和回路ＥＸ７及び
ＥＸ８から供給された排他的論理和出力の論理和をセレ
クタＳＥ９〜ＳＥ１２各々の選択端Ｓに供給する。オア
ゲートＯＲ３は、排他的論理和回路ＥＸ７及びＥＸ９か
ら供給された排他的論理和出力の論理和をセレクタＳＥ
９の入力端Ｐ₁、セレクタＳＥ１１の入力端Ｐ₀、及びイ
ンバータＩＶ５の各々に供給する。インバータＩＶ５
は、このオアゲートＯＲ３から供給された論理和の論理
値を反転してこれをセレクタＳＥ１０の入力端Ｐ₁に供
給する。オアゲートＯＲ４は、排他的論理和回路ＥＸ７
及びＥＸ１０から供給された排他的論理和出力の論理和
をセレクタＳＥ１１の入力端Ｐ₁、セレクタＳＥ１２の
入力端Ｐ₀の各々に供給する。

【００４３】セレクタＳＥ９〜ＳＥ１２は、図７にて示
されるセレクタＳＥ１〜ＳＥ４と同一内部構成の２TO１
セレクタであり、その選択端Ｓに論理値「０」の信号が
供給された場合は、入力端Ｐ₀に供給された信号を選択
してこれをブランチメトリック値Ｙ₀〜Ｙ₃とする一方、
選択端Ｓに論理値「１」の信号が供給された場合は、入
力端Ｐ₁に供給された信号を選択してこれをブランチメ
トリック値Ｙ₀〜Ｙ₃とする。

【００４４】以上の如く、ブランチメトリック演算回路
にリミッタ機能を設けることにより、演算に要するビッ
ト数を低減することが出来るので、このブランチメトリ
ック演算回路以降、すなわちパスメトリック演算時にお
ける回路規模を低減することが可能となる。尚、上記の
各実施例においては、折れ線近似関数の各１次関数が連
続しているが、図１９の実線にて示されるが如く不連続
であっても構わない。

【００４５】

【発明の効果】以上の如く、本発明によるビタビ復号器
におけるブランチメトリック演算回路においては、受信
サンプル値と予測サンプル値との減算結果値の２乗値を
求めるための２乗演算を、複数の１次関数による折れ線
近似にて行う構成としている。よって、本発明によれ
ば、乗算器を用いた２乗演算処理にてブランチメトリッ
ク値を求めるようにしたブランチメトリック演算回路に
比して、小規模な回路構成にて高速処理が可能となるの
である。

【図面の簡単な説明】

【図１】ビタビ復号器の構成を示す図である。

【図２】従来のブランチメトリック演算回路の構成を示
す図である。

【図３】本発明によるブランチメトリック演算回路の構
成を示す図である。

【図４】本発明のブランチメトリック演算回路による２
乗演算に対する折れ線近似関数の一例を示す図である。

【図５】本発明のブランチメトリック演算回路による２
乗演算に対する折れ線近似関数の一例を示す図である。

【図６】本発明のブランチメトリック演算回路による２
乗演算に対する折れ線近似関数の一例を示す図である。

【図７】本発明によるブランチメトリック演算回路の回
路構成の一例を示す図である。

【図８】図７に示されるブランチメトリック演算回路の
真理値表を示す図である。

【図９】本発明によるブランチメトリック演算回路の他
の構成を示す図である。

【図１０】本発明のブランチメトリック演算回路による
２乗演算に対する折れ線近似関数の一例を示す図であ
る。

【図１１】本発明のブランチメトリック演算回路による
２乗演算に対する折れ線近似関数の一例を示す図であ
る。

【図１２】本発明によるブランチメトリック演算回路の
回路構成の一例を示す図である。

【図１３】図１２に示されるブランチメトリック演算回
路の真理値表を示す図である。

【図１４】本発明によるブランチメトリック演算回路の
他の構成を示す図である。

【図１５】本発明のブランチメトリック演算回路による
２乗演算に対する折れ線近似関数の一例を示す図であ
る。

【図１６】本発明のブランチメトリック演算回路による
２乗演算に対する折れ線近似関数の一例を示す図であ
る。

【図１７】本発明によるブランチメトリック演算回路の
回路構成の一例を示す図である。

【図１８】図１７に示されるブランチメトリック演算回
路の真理値表を示す図である。

【図１９】本発明のブランチメトリック演算回路による
２乗演算に対する折れ線近似関数の一例を示す図であ
る。

【主要部分の符号の説明】

２ブランチメトリック演算回路２１減算器２３折れ線変換回路

Claims

【特許請求の範囲】

【請求項１】受信値と予測値との２乗誤差をブランチ
メトリックとして得て前記ブランチメトリックに基づい
て復号データ系列を得るビタビ復号器におけるブランチ
メトリック演算回路であって、前記受信値と前記予測値との減算を行って減算値を得る
減算手段と、２乗演算に対する折れ線近似関数にて前記減算値を変換
して得られた値を前記ブランチメトリックとする折れ線
変換手段とを有することを特徴とするビタビ復号器にお
けるブランチメトリック演算回路。
【請求項２】前記折れ線近似関数は、互いに異なる複
数の１次関数からなることを特徴とする請求項１記載の
ビタビ復号器におけるブランチメトリック演算回路。
【請求項３】前記１次関数の傾きは２^N（Ｎは整数）
であることを特徴とする請求項２記載のビタビ復号器に
おけるブランチメトリック演算回路。