JPH10336045A - ビタビ復号器 - Google Patents
ビタビ復号器Info
- Publication number
- JPH10336045A JPH10336045A JP14682497A JP14682497A JPH10336045A JP H10336045 A JPH10336045 A JP H10336045A JP 14682497 A JP14682497 A JP 14682497A JP 14682497 A JP14682497 A JP 14682497A JP H10336045 A JPH10336045 A JP H10336045A
- Authority
- JP
- Japan
- Prior art keywords
- path
- metric
- state
- data
- viterbi decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】
【課題】 所定の符号化規則に基づいて入力データから
得られた各ブランチメトリックに、過去の生残りパスの
パスメトリックを加算し、その加算値を相互に比較し、
最も確からしい生残りパスのパスメトリックを選択し
て、保持してゆくようにしたビタビ復号器２１におい
て、演算処理速度の高速化を図る。 【解決手段】 演算器２７Ａ，２７Ｂによって過去と現
在とのブランチメトリックを相互に加減算することによ
ってそれぞれ状態Ｓ００，Ｓ１１に関連するブランチメ
トリックを演算し、これを加算器４４Ａ，４４Ｂにおい
て状態Ｓ１１，Ｓ００の生残りパスのパスメトリックと
加算し、比較器４３Ａ，４３Ｂにおいて状態Ｓ００，Ｓ
１１のパスメトリックと比較する。加算器４４Ａ，４４
Ｂの入力側から比較器４３Ａ，４３Ｂの出力側の間にレ
ジスタ４５Ａ，４５Ｂを介在してパイプライン処理を行
い、比較的時間のかかる加算および比較処理を並列処理
可能とする。
得られた各ブランチメトリックに、過去の生残りパスの
パスメトリックを加算し、その加算値を相互に比較し、
最も確からしい生残りパスのパスメトリックを選択し
て、保持してゆくようにしたビタビ復号器２１におい
て、演算処理速度の高速化を図る。 【解決手段】 演算器２７Ａ，２７Ｂによって過去と現
在とのブランチメトリックを相互に加減算することによ
ってそれぞれ状態Ｓ００，Ｓ１１に関連するブランチメ
トリックを演算し、これを加算器４４Ａ，４４Ｂにおい
て状態Ｓ１１，Ｓ００の生残りパスのパスメトリックと
加算し、比較器４３Ａ，４３Ｂにおいて状態Ｓ００，Ｓ
１１のパスメトリックと比較する。加算器４４Ａ，４４
Ｂの入力側から比較器４３Ａ，４３Ｂの出力側の間にレ
ジスタ４５Ａ，４５Ｂを介在してパイプライン処理を行
い、比較的時間のかかる加算および比較処理を並列処理
可能とする。
Description
【０００１】
【発明の属する技術分野】本発明は、いわゆるミニディ
スク等の光ディスクなどに記録されているディジタルデ
ータを再生するにあたって、データの変換法に合わせ
て、最尤復号を行うビタビ復号器に関する。
スク等の光ディスクなどに記録されているディジタルデ
ータを再生するにあたって、データの変換法に合わせ
て、最尤復号を行うビタビ復号器に関する。
【０００２】
【従来の技術】前記光ディスクや磁気ディスクなどの記
録媒体にディジタルデータを記録するにあたって、再生
信号自身から、該再生信号に同期したクロックを得るよ
うにした、いわゆるセルフクロック方式を実現するため
に、記録すべきデータをＲＬＬ（Run Length Limited）
符号に変換した後、記録が行われている。前記ＲＬＬ符
号は、符号列中に現れる「０」の最小連続個数と最大連
続個数とが制限された符号であり、たとえばｄを前記最
小連続個数とし、ｋを最大連続個数とすると、（ｄ，
ｋ）ＲＬＬ符号と記述される。
録媒体にディジタルデータを記録するにあたって、再生
信号自身から、該再生信号に同期したクロックを得るよ
うにした、いわゆるセルフクロック方式を実現するため
に、記録すべきデータをＲＬＬ（Run Length Limited）
符号に変換した後、記録が行われている。前記ＲＬＬ符
号は、符号列中に現れる「０」の最小連続個数と最大連
続個数とが制限された符号であり、たとえばｄを前記最
小連続個数とし、ｋを最大連続個数とすると、（ｄ，
ｋ）ＲＬＬ符号と記述される。
【０００３】また、記録マークをなるべく大きくするた
めに、前記ＲＬＬ符号における「０」の最小連続個数を
１以上として、前記ＲＬＬ符号に変換を行った後、デー
タ列中に「１」が現れたときに出力を反転するＮＲＺＩ
（Non Return to Zero Inverse）変換が行われている。
めに、前記ＲＬＬ符号における「０」の最小連続個数を
１以上として、前記ＲＬＬ符号に変換を行った後、デー
タ列中に「１」が現れたときに出力を反転するＮＲＺＩ
（Non Return to Zero Inverse）変換が行われている。
【０００４】図６に、前記ＲＬＬ符号の一例として、
（１，７）ＲＬＬ符号の変換テーブルを示す。なお、こ
の図６において、データビットとは、変換前のビットを
表し、符号ビットとは、変換後のビットを表す。符号ビ
ットは、変換対象となる２データビットと、それに続く
直後の２データビットと、直前の符号ビットとによって
決定される。この図６で示すように、２ビットのデータ
ビットが、変換後は３ビットの符号ビットとなり、
「１」と「１」との間には、最低１個、最大７個の
「０」が存在することになり、「０」の最小連続個数ｄ
は１、最大連続個数ｋは７に制限される。
（１，７）ＲＬＬ符号の変換テーブルを示す。なお、こ
の図６において、データビットとは、変換前のビットを
表し、符号ビットとは、変換後のビットを表す。符号ビ
ットは、変換対象となる２データビットと、それに続く
直後の２データビットと、直前の符号ビットとによって
決定される。この図６で示すように、２ビットのデータ
ビットが、変換後は３ビットの符号ビットとなり、
「１」と「１」との間には、最低１個、最大７個の
「０」が存在することになり、「０」の最小連続個数ｄ
は１、最大連続個数ｋは７に制限される。
【０００５】したがって、該（１，７）ＲＬＬ符号によ
る変換後にＮＲＺＩ変換を施すと、最小反転間隔が２符
号ビットで、最大反転間隔が８符号ビットとなって、デ
ータ列中に短い間隔で反転が出現し、「０」や「１」が
長期間連続することがなく、前記セルフクロック方式を
可能としている。また、何も変換しないで記録するより
も、最小記録マーク（最小反転間隔）を大きくすること
ができる。このようにして、変換が施されて実際に記録
媒体に記録される前記符号ビットの１ビットを、以後１
チャネルビットと称し、この１チャネルビットの周期を
１サイクルと称する。
る変換後にＮＲＺＩ変換を施すと、最小反転間隔が２符
号ビットで、最大反転間隔が８符号ビットとなって、デ
ータ列中に短い間隔で反転が出現し、「０」や「１」が
長期間連続することがなく、前記セルフクロック方式を
可能としている。また、何も変換しないで記録するより
も、最小記録マーク（最小反転間隔）を大きくすること
ができる。このようにして、変換が施されて実際に記録
媒体に記録される前記符号ビットの１ビットを、以後１
チャネルビットと称し、この１チャネルビットの周期を
１サイクルと称する。
【０００６】たとえば、図７（ａ）で示すデータ列のデ
ータビットを、前記（１，７）ＲＬＬ符号に変換すると
図７（ｂ）で示すようになり、これをＮＲＺＩ変換する
と図７（ｃ）で示すようになる。したがって、記録媒体
上の記録マークは図７（ｄ）で示すようになり、図７
（ｅ）で示す何も変換しない場合の記録マークと比較す
ると、１チャネルビットの大きさ、したがって１サイク
ルは０．６６倍となるけれども、マークおよび非マーク
の長さの最小値である最小反転間隔が１．３３倍となっ
ている。
ータビットを、前記（１，７）ＲＬＬ符号に変換すると
図７（ｂ）で示すようになり、これをＮＲＺＩ変換する
と図７（ｃ）で示すようになる。したがって、記録媒体
上の記録マークは図７（ｄ）で示すようになり、図７
（ｅ）で示す何も変換しない場合の記録マークと比較す
ると、１チャネルビットの大きさ、したがって１サイク
ルは０．６６倍となるけれども、マークおよび非マーク
の長さの最小値である最小反転間隔が１．３３倍となっ
ている。
【０００７】一方、前記ビタビ復号器は、たとえば特開
平４−３０３０６号公報に示されるように、データの変
換法に合わせて時系列的に再生データが取り得るトレリ
ス線図から、最も確率の高いデータの遷移経路（パスメ
トリックが最小なパス）を求めてゆくことによって、無
駄な計算をできるだけ省くようにして、最尤復号を行う
ものである。
平４−３０３０６号公報に示されるように、データの変
換法に合わせて時系列的に再生データが取り得るトレリ
ス線図から、最も確率の高いデータの遷移経路（パスメ
トリックが最小なパス）を求めてゆくことによって、無
駄な計算をできるだけ省くようにして、最尤復号を行う
ものである。
【０００８】これを利用して、高密度記録された光ディ
スクからの再生信号を、データ間の相互干渉を除去する
ためにパーシャルレスポンス方式のＰＲ（１，１）特性
で等化し、その後に前記ビタビ復号を行うようにした従
来技術（M.Tobita；“Viterbi Detection of Partial R
esponse on a Magneto Optical Recording Channel”；
SPIE Vol.1663, Optical Data Storage(1992)p166-p17
3）が提案されている。
スクからの再生信号を、データ間の相互干渉を除去する
ためにパーシャルレスポンス方式のＰＲ（１，１）特性
で等化し、その後に前記ビタビ復号を行うようにした従
来技術（M.Tobita；“Viterbi Detection of Partial R
esponse on a Magneto Optical Recording Channel”；
SPIE Vol.1663, Optical Data Storage(1992)p166-p17
3）が提案されている。
【０００９】同様に、前記ＰＲ（１，１）特性と比べ
て、孤立ビットの再生波形を時間軸方向に拡大して、高
密度記録されたデータを見掛け上低域側にシフトするこ
とができるＰＲ（１，２，１）特性で再生信号を等化
し、その後に前記ビタビ復号を行うようにした従来技術
（藤原，山口 他；“光磁気記録再生系におけるＰＲＭ
Ｌ検出の一検討”，１９９３年電子情報通信学会春季大
会予稿集Ｃ−４７４）、（“光ディスクのデータ検出方
式”；特開平６−２４３５９８号公報）も提案されてい
る。
て、孤立ビットの再生波形を時間軸方向に拡大して、高
密度記録されたデータを見掛け上低域側にシフトするこ
とができるＰＲ（１，２，１）特性で再生信号を等化
し、その後に前記ビタビ復号を行うようにした従来技術
（藤原，山口 他；“光磁気記録再生系におけるＰＲＭ
Ｌ検出の一検討”，１９９３年電子情報通信学会春季大
会予稿集Ｃ−４７４）、（“光ディスクのデータ検出方
式”；特開平６−２４３５９８号公報）も提案されてい
る。
【００１０】さらにまた、記録されるデータの最小反転
間隔が２チャネルビット以上に制限されている場合、こ
の特性と前記ＰＲ特性とを利用してビタビ復号を行うよ
うにした従来技術（“光ディスクのデータ検出方式”；
特開平７−１２２０００号公報）も提案されている。こ
の従来技術は、前記最小反転間隔が２チャネルビット以
上という制限のため、記録データ列中に、「０１０」や
「１０１」というデータ列が現れないことを利用し、状
態遷移を図８の状態遷移図に従うものとしてビタビ復号
を行うものである。
間隔が２チャネルビット以上に制限されている場合、こ
の特性と前記ＰＲ特性とを利用してビタビ復号を行うよ
うにした従来技術（“光ディスクのデータ検出方式”；
特開平７−１２２０００号公報）も提案されている。こ
の従来技術は、前記最小反転間隔が２チャネルビット以
上という制限のため、記録データ列中に、「０１０」や
「１０１」というデータ列が現れないことを利用し、状
態遷移を図８の状態遷移図に従うものとしてビタビ復号
を行うものである。
【００１１】この図８において、４つの状態、Ｓｉｊ
（ｉ＝０，１、ｊ＝０，１）の添数字は、ｉが前回検出
されたデータを表し、ｊが前々回検出されたデータを表
す。また、各状態Ｓｉｊ間の経路に付記してある記号
で、／の左側は、その状態に遷移するためのデータを表
し、／の右側は、その状態の発生するときの信号レベル
の期待値を表す。
（ｉ＝０，１、ｊ＝０，１）の添数字は、ｉが前回検出
されたデータを表し、ｊが前々回検出されたデータを表
す。また、各状態Ｓｉｊ間の経路に付記してある記号
で、／の左側は、その状態に遷移するためのデータを表
し、／の右側は、その状態の発生するときの信号レベル
の期待値を表す。
【００１２】図８（ａ）は、前記ＰＲ（１，２，１）特
性の場合の状態遷移図であり、前記期待値はｄ０，ｄ
１，ｄ３，ｄ４の４種類となる。また、図８（ｂ）は、
前記ＰＲ（１，１）特性の場合の状態遷移図であり、前
記期待値はｄ０，ｄ１，ｄ２の３種類である。ビタビ復
号器への入力データは、通常、再生信号をアナログ／デ
ィジタル変換器によって量子化したものであり、前記期
待値もその入力データの範囲内に設定されている。
性の場合の状態遷移図であり、前記期待値はｄ０，ｄ
１，ｄ３，ｄ４の４種類となる。また、図８（ｂ）は、
前記ＰＲ（１，１）特性の場合の状態遷移図であり、前
記期待値はｄ０，ｄ１，ｄ２の３種類である。ビタビ復
号器への入力データは、通常、再生信号をアナログ／デ
ィジタル変換器によって量子化したものであり、前記期
待値もその入力データの範囲内に設定されている。
【００１３】前述のように、記録データ列中には、「０
１０」や「１０１」というデータ列が現れないため、こ
の図８の状態遷移では、状態Ｓ１０からＳ０１への遷移
および状態Ｓ０１からＳ１０という遷移は、除去されて
いる。このようにして、前記最小反転間隔が２チャネル
ビット以上であることを利用して、再生データを１チャ
ネルビット毎に交互に変化するような誤ったデータに復
号してしまうことを防止し、復号誤り率の改善が図られ
ている。
１０」や「１０１」というデータ列が現れないため、こ
の図８の状態遷移では、状態Ｓ１０からＳ０１への遷移
および状態Ｓ０１からＳ１０という遷移は、除去されて
いる。このようにして、前記最小反転間隔が２チャネル
ビット以上であることを利用して、再生データを１チャ
ネルビット毎に交互に変化するような誤ったデータに復
号してしまうことを防止し、復号誤り率の改善が図られ
ている。
【００１４】このようなＰＲ（１，１）特性やＰＲ
（１，２，１）特性を利用したビタビ復号器は、G.D.Fo
rney.JR ；“The Viterbi Algorithm ”，Proc IEEE,6
1,No.3,pp268-278,March,1973や、トリケップス；“実
践誤り訂正技術”pp159-161 に示されているような方法
によって、実現することができる。
（１，２，１）特性を利用したビタビ復号器は、G.D.Fo
rney.JR ；“The Viterbi Algorithm ”，Proc IEEE,6
1,No.3,pp268-278,March,1973や、トリケップス；“実
践誤り訂正技術”pp159-161 に示されているような方法
によって、実現することができる。
【００１５】たとえば、前記図８（ａ）で示すＰＲ
（１，２，１）特性の状態遷移を利用した従来技術のビ
タビ復号器１は、図９で示すように構成されている。こ
のビタビ復号器１は、大略的に、ブランチメトリック演
算器２と、後述するＡＣＳ（Adder Compare Select）部
３と、データ復号部４とを備えて構成されている。光デ
ィスクなどから再生された再生信号は、増幅やフィルタ
処理などが施された後、等化回路において前記ＰＲ
（１，２，１）特性に等化され、さらに前記アナログ／
ディジタル変換器によってディジタルデータに変換され
て、このビタビ復号器１に入力される。
（１，２，１）特性の状態遷移を利用した従来技術のビ
タビ復号器１は、図９で示すように構成されている。こ
のビタビ復号器１は、大略的に、ブランチメトリック演
算器２と、後述するＡＣＳ（Adder Compare Select）部
３と、データ復号部４とを備えて構成されている。光デ
ィスクなどから再生された再生信号は、増幅やフィルタ
処理などが施された後、等化回路において前記ＰＲ
（１，２，１）特性に等化され、さらに前記アナログ／
ディジタル変換器によってディジタルデータに変換され
て、このビタビ復号器１に入力される。
【００１６】入力されたデータに対して、前記ブランチ
メトリック演算器２は、前記各期待値ｄ０，ｄ１，ｄ
３，ｄ４をそれぞれ用いてブランチメトリックを演算
し、出力Ａ，Ｂ，Ｃ，Ｄからそれぞれ出力する。前記Ａ
ＣＳ部３は、加算器５Ａ，５Ｂ，５Ｃ，５Ｄ，５Ｅ，５
Ｆと、レジスタ６Ａ，６Ｂ，６Ｃ，６Ｄと、比較器７
Ａ，７Ｂと、選択器８Ａ，８Ｂとを備えて構成されてい
る。
メトリック演算器２は、前記各期待値ｄ０，ｄ１，ｄ
３，ｄ４をそれぞれ用いてブランチメトリックを演算
し、出力Ａ，Ｂ，Ｃ，Ｄからそれぞれ出力する。前記Ａ
ＣＳ部３は、加算器５Ａ，５Ｂ，５Ｃ，５Ｄ，５Ｅ，５
Ｆと、レジスタ６Ａ，６Ｂ，６Ｃ，６Ｄと、比較器７
Ａ，７Ｂと、選択器８Ａ，８Ｂとを備えて構成されてい
る。
【００１７】このＡＣＳ部３に入力された前記ブランチ
メトリックは、各レジスタ６Ａ，６Ｂ，６Ｃ，６Ｄに保
持されている過去の生残りパスのパスメトリックと加算
器５Ａ，５Ｂ，５Ｃ，５Ｄ，５Ｅ，５Ｆによって加算さ
れ、加算器５Ａ，５Ｂ；５Ｃ，５Ｄの加算結果が、比較
器７Ａ，７Ｂにおいて相互に比較されて、さらに選択器
８Ａ，８Ｂで選択されることによって、より確からしい
方のパスメトリックが生残りパスのパスメトリックとし
て、前記レジスタ６Ａ，６Ｂ；６Ｃ，６Ｄに保持され
る。また、前記比較器７Ａ，７Ｂの出力は、データ復号
部４の入力Ｃ１，Ｃ２に入力されて、以下のようにし
て、データの復号が行われる。
メトリックは、各レジスタ６Ａ，６Ｂ，６Ｃ，６Ｄに保
持されている過去の生残りパスのパスメトリックと加算
器５Ａ，５Ｂ，５Ｃ，５Ｄ，５Ｅ，５Ｆによって加算さ
れ、加算器５Ａ，５Ｂ；５Ｃ，５Ｄの加算結果が、比較
器７Ａ，７Ｂにおいて相互に比較されて、さらに選択器
８Ａ，８Ｂで選択されることによって、より確からしい
方のパスメトリックが生残りパスのパスメトリックとし
て、前記レジスタ６Ａ，６Ｂ；６Ｃ，６Ｄに保持され
る。また、前記比較器７Ａ，７Ｂの出力は、データ復号
部４の入力Ｃ１，Ｃ２に入力されて、以下のようにし
て、データの復号が行われる。
【００１８】図１０は、前記データ復号部４の具体的構
成を示すブロック図である。このデータ復号部４は、ｎ
段の選択器Ｍ１１，Ｍ１２；Ｍ２１，Ｍ２２；…；Ｍｎ
１，Ｍｎ２およびシフトレジスタＲ１１〜Ｒ１４；Ｒ２
１〜Ｒ２４；…；Ｒｎ１〜Ｒｎ４を備えて構成されてい
る。
成を示すブロック図である。このデータ復号部４は、ｎ
段の選択器Ｍ１１，Ｍ１２；Ｍ２１，Ｍ２２；…；Ｍｎ
１，Ｍｎ２およびシフトレジスタＲ１１〜Ｒ１４；Ｒ２
１〜Ｒ２４；…；Ｒｎ１〜Ｒｎ４を備えて構成されてい
る。
【００１９】第１段目の選択器Ｍ１１の両入力Ａａ，Ｂ
ａには、それぞれ初期値の「０」が入力され、同様に選
択器Ｍ１２の両入力Ａｂ，Ｂｂには、「１」が入力され
ている。選択器Ｍ１１，Ｍ２１，…，Ｍｎ１の選択端子
Ｓａには、前記比較器７Ａからの選択出力が与えられて
おり、これに対して、選択器Ｍ１２，Ｍ２２，…，Ｍｎ
２の選択端子Ｓｂには、前記比較器７Ｂからの選択出力
が与えられる。これらの選択器Ｍ１１〜Ｍｎ１；Ｍ１２
〜Ｍｎ２は、それぞれ選択端子Ｓａ，Ｓｂに「１」が入
力されているときには、入力Ａａ，Ａｂ側の入力を後段
のシフトレジスタＲ１１〜Ｒｎ１；Ｒ１４〜Ｒｎ４へ、
それぞれ出力Ｙａ，Ｙｂから出力し、「０」が入力され
ているときには、入力Ｂａ，Ｂｂ側の入力を選択して出
力する。
ａには、それぞれ初期値の「０」が入力され、同様に選
択器Ｍ１２の両入力Ａｂ，Ｂｂには、「１」が入力され
ている。選択器Ｍ１１，Ｍ２１，…，Ｍｎ１の選択端子
Ｓａには、前記比較器７Ａからの選択出力が与えられて
おり、これに対して、選択器Ｍ１２，Ｍ２２，…，Ｍｎ
２の選択端子Ｓｂには、前記比較器７Ｂからの選択出力
が与えられる。これらの選択器Ｍ１１〜Ｍｎ１；Ｍ１２
〜Ｍｎ２は、それぞれ選択端子Ｓａ，Ｓｂに「１」が入
力されているときには、入力Ａａ，Ａｂ側の入力を後段
のシフトレジスタＲ１１〜Ｒｎ１；Ｒ１４〜Ｒｎ４へ、
それぞれ出力Ｙａ，Ｙｂから出力し、「０」が入力され
ているときには、入力Ｂａ，Ｂｂ側の入力を選択して出
力する。
【００２０】したがって、シフトレジスタＲ１１〜Ｒｎ
４のうち、初段のシフトレジスタＲ１１〜Ｒ１４には初
期値が設定され、２段目以降のシフトレジスタＲ２１〜
Ｒｎ４では、生残りパスがどのような状態遷移であった
かに対応して、復号結果が選択されてコピーされてい
る。したがって、段数ｎをある程度以上大きくすると、
最終段の４つのレジスタＲｎ１〜Ｒｎ４に格納されてい
る値は同じになる。すなわち、過去に逆上ると、４つの
生残りパスは１つに収束されている。したがって、最終
段のシフトレジスタＲｎ１〜Ｒｎ４には、生残りパスの
復号結果が、それぞれ同じ値として保持されることにな
る。最終段のシフトレジスタＲｎ１〜Ｒｎ４の任意のレ
ジスタの出力が復号データとして、たとえばパーソナル
コンピュータなどの上位装置に出力される。
４のうち、初段のシフトレジスタＲ１１〜Ｒ１４には初
期値が設定され、２段目以降のシフトレジスタＲ２１〜
Ｒｎ４では、生残りパスがどのような状態遷移であった
かに対応して、復号結果が選択されてコピーされてい
る。したがって、段数ｎをある程度以上大きくすると、
最終段の４つのレジスタＲｎ１〜Ｒｎ４に格納されてい
る値は同じになる。すなわち、過去に逆上ると、４つの
生残りパスは１つに収束されている。したがって、最終
段のシフトレジスタＲｎ１〜Ｒｎ４には、生残りパスの
復号結果が、それぞれ同じ値として保持されることにな
る。最終段のシフトレジスタＲｎ１〜Ｒｎ４の任意のレ
ジスタの出力が復号データとして、たとえばパーソナル
コンピュータなどの上位装置に出力される。
【００２１】また、ビタビ復号は、上述のように、過去
のパスメトリックにブランチメトリックを加算して生残
りパスのパスメトリックを求めるので、演算途中でオー
バーフローが生じることがある。このため、前記図９で
示すビタビ復号器１に対して、前記オーバーフローの防
止のための構成を設けたビタビ復号器１１が提案されて
おり、この構成を図１１に示す。なお、この図１１の構
成は、前述の図９の構成に類似し、対応する部分には、
同一の参照符号を付して、その説明を省略する。このビ
タビ復号器１１では、パスメトリック監視回路１２が設
けられるとともに、ＡＣＳ部１３内には、前記各レジス
タ６Ａ，６Ｂ，６Ｃ，６Ｄに個別的に対応するオーバー
フロー防止回路１４Ａ，１４Ｂ，１４Ｃ １４Ｄが設け
られている。
のパスメトリックにブランチメトリックを加算して生残
りパスのパスメトリックを求めるので、演算途中でオー
バーフローが生じることがある。このため、前記図９で
示すビタビ復号器１に対して、前記オーバーフローの防
止のための構成を設けたビタビ復号器１１が提案されて
おり、この構成を図１１に示す。なお、この図１１の構
成は、前述の図９の構成に類似し、対応する部分には、
同一の参照符号を付して、その説明を省略する。このビ
タビ復号器１１では、パスメトリック監視回路１２が設
けられるとともに、ＡＣＳ部１３内には、前記各レジス
タ６Ａ，６Ｂ，６Ｃ，６Ｄに個別的に対応するオーバー
フロー防止回路１４Ａ，１４Ｂ，１４Ｃ １４Ｄが設け
られている。
【００２２】パスメトリック監視回路１２には、各レジ
スタ６Ａ，６Ｂ，６Ｃ，６Ｄに保持されているパスメト
リックが入力されており、このパスメトリック監視回路
１２は、いずれか１つのパスメトリックが予め定める閾
値を超えると、オーバーフロー防止回路１４Ａ，１４
Ｂ，１４Ｃ １４Ｄにパスメトリックが前記所定値を超
えたことを表す信号を出力する。前記レジスタ６Ａ，６
Ｂ，６Ｃ，６Ｄに保持されているパスメトリックは、前
述のように加算器５Ａ，５Ｂ，５Ｃ，５Ｄ，５Ｅ，５Ｆ
においてブランチメトリックと加算されるにあたって、
前記オーバーフロー防止回路１４Ａ，１４Ｂ，１４Ｃ，
１４Ｄをそれぞれ通過するように構成されており、オー
バーフロー防止回路１４Ａ，１４Ｂ，１４Ｃ，１４Ｄ
は、パスメトリック監視回路１２によってオーバーフロ
ーが検知されると、オーバーフローを回避するための演
算、たとえば所定の定数を減算する処理を行う。
スタ６Ａ，６Ｂ，６Ｃ，６Ｄに保持されているパスメト
リックが入力されており、このパスメトリック監視回路
１２は、いずれか１つのパスメトリックが予め定める閾
値を超えると、オーバーフロー防止回路１４Ａ，１４
Ｂ，１４Ｃ １４Ｄにパスメトリックが前記所定値を超
えたことを表す信号を出力する。前記レジスタ６Ａ，６
Ｂ，６Ｃ，６Ｄに保持されているパスメトリックは、前
述のように加算器５Ａ，５Ｂ，５Ｃ，５Ｄ，５Ｅ，５Ｆ
においてブランチメトリックと加算されるにあたって、
前記オーバーフロー防止回路１４Ａ，１４Ｂ，１４Ｃ，
１４Ｄをそれぞれ通過するように構成されており、オー
バーフロー防止回路１４Ａ，１４Ｂ，１４Ｃ，１４Ｄ
は、パスメトリック監視回路１２によってオーバーフロ
ーが検知されると、オーバーフローを回避するための演
算、たとえば所定の定数を減算する処理を行う。
【００２３】前記パスメトリックには、絶対値は不要で
あり、その相対値だけが必要であるので、このようにし
てオーバーフローを防止するための処理を行っても、復
号データにエラーが生じることはない。
あり、その相対値だけが必要であるので、このようにし
てオーバーフローを防止するための処理を行っても、復
号データにエラーが生じることはない。
【００２４】
【発明が解決しようとする課題】上述の従来技術のビタ
ビ復号器１，１１では、入力データに応答して得られた
各ブランチメトリックに対して、加算器５Ａ，５Ｂ，５
Ｃ，５Ｄ，５Ｅ，５Ｆにおいて加算すべきパスメトリッ
クは、１サイクル前の演算で求められていなければなら
ない。すなわち、加算、比較、選択の演算を１サイクル
で処理しなければならない。一方、加算や比較の処理な
どは、全ビットを順次演算処理してゆかなければなら
ず、全ビットを一斉に演算処理することができる選択な
どの他の論理演算に比べて、時間がかかる。したがっ
て、上述のビタビ復号器１，１１では、これが障害とな
って、動作サイクルを高速にすることができないという
問題がある。特に、（ｄ，ｋ）ＲＬＬ符号による変換を
行うと、前述のように１サイクルの周期が短くなり、高
速動作させることが必須となる。
ビ復号器１，１１では、入力データに応答して得られた
各ブランチメトリックに対して、加算器５Ａ，５Ｂ，５
Ｃ，５Ｄ，５Ｅ，５Ｆにおいて加算すべきパスメトリッ
クは、１サイクル前の演算で求められていなければなら
ない。すなわち、加算、比較、選択の演算を１サイクル
で処理しなければならない。一方、加算や比較の処理な
どは、全ビットを順次演算処理してゆかなければなら
ず、全ビットを一斉に演算処理することができる選択な
どの他の論理演算に比べて、時間がかかる。したがっ
て、上述のビタビ復号器１，１１では、これが障害とな
って、動作サイクルを高速にすることができないという
問題がある。特に、（ｄ，ｋ）ＲＬＬ符号による変換を
行うと、前述のように１サイクルの周期が短くなり、高
速動作させることが必須となる。
【００２５】本発明の目的は、高速動作可能なビタビ復
号器を提供することである。
号器を提供することである。
【００２６】
【課題を解決するための手段】請求項１の発明に係るビ
タビ復号器は、ビットの最小反転間隔が２ビット以上と
なるように予め定める符号化規則によって符号化された
ディジタルデータを、前記符号化規則を利用して最尤復
号するためのビタビ復号器において、過去のブランチメ
トリックと現在のブランチメトリックとを相互に加減算
する演算手段と、前記演算手段の演算結果のうち、前記
最小反転間隔以上０が連続したときに到達すべき第１の
状態に関連する第１の演算結果および前記最小反転間隔
以上１が連続したときに到達すべき第２の状態に関連す
る第２の演算結果に対して、第２の状態での生残りパス
のパスメトリックおよび第１の状態での生残りパスのパ
スメトリックをそれぞれ加算して、第１および第２の加
算値を得る加算手段と、前記第１および第２の加算値
と、前記第１の状態での生残りパスのパスメトリックお
よび第２の状態での生残りパスのパスメトリックとをそ
れぞれ比較して、生残りパスを判定する比較手段と、前
記加算手段の入力側から比較手段の出力側の間のいずれ
かに介在される第１のデータ保持手段とを含むことを特
徴とする。
タビ復号器は、ビットの最小反転間隔が２ビット以上と
なるように予め定める符号化規則によって符号化された
ディジタルデータを、前記符号化規則を利用して最尤復
号するためのビタビ復号器において、過去のブランチメ
トリックと現在のブランチメトリックとを相互に加減算
する演算手段と、前記演算手段の演算結果のうち、前記
最小反転間隔以上０が連続したときに到達すべき第１の
状態に関連する第１の演算結果および前記最小反転間隔
以上１が連続したときに到達すべき第２の状態に関連す
る第２の演算結果に対して、第２の状態での生残りパス
のパスメトリックおよび第１の状態での生残りパスのパ
スメトリックをそれぞれ加算して、第１および第２の加
算値を得る加算手段と、前記第１および第２の加算値
と、前記第１の状態での生残りパスのパスメトリックお
よび第２の状態での生残りパスのパスメトリックとをそ
れぞれ比較して、生残りパスを判定する比較手段と、前
記加算手段の入力側から比較手段の出力側の間のいずれ
かに介在される第１のデータ保持手段とを含むことを特
徴とする。
【００２７】上記の構成によれば、（１，７）ＲＬＬお
よびＮＲＺＩ変換などの予め定める符号化規則によっ
て、ビットの最小反転間隔が２ビット以上となるように
符号化されたディジタルデータに対して、ブランチメト
リックと過去の生残りパスのパスメトリックとを加算
し、それらを相互に比較して、最も確からしいものを選
択し、保持するようにしたビタビ復号器において、まず
演算手段によって、過去のブランチメトリックと現在の
ブランチメトリックとを相互に加減算して、前記最小反
転間隔以上０が連続したときに到達すべき第１の状態、
たとえば前記（１，７）ＲＬＬおよびＮＲＺＩ変換など
のビットの最小反転間隔が２ビットである場合には状態
Ｓ００、また（２，７）ＲＬＬおよびＮＲＺＩ変換やＥ
ＦＭ変換などのビットの最小反転間隔が３ビットである
場合には状態Ｓ０００に関連する第１の演算結果と、前
記最小反転間隔以上１が連続したときに到達すべき第２
の状態、すなわち前記最小反転間隔が２ビットである場
合には状態Ｓ１１、３ビットである場合には状態Ｓ１１
１に関連する第２の演算結果とを求める。
よびＮＲＺＩ変換などの予め定める符号化規則によっ
て、ビットの最小反転間隔が２ビット以上となるように
符号化されたディジタルデータに対して、ブランチメト
リックと過去の生残りパスのパスメトリックとを加算
し、それらを相互に比較して、最も確からしいものを選
択し、保持するようにしたビタビ復号器において、まず
演算手段によって、過去のブランチメトリックと現在の
ブランチメトリックとを相互に加減算して、前記最小反
転間隔以上０が連続したときに到達すべき第１の状態、
たとえば前記（１，７）ＲＬＬおよびＮＲＺＩ変換など
のビットの最小反転間隔が２ビットである場合には状態
Ｓ００、また（２，７）ＲＬＬおよびＮＲＺＩ変換やＥ
ＦＭ変換などのビットの最小反転間隔が３ビットである
場合には状態Ｓ０００に関連する第１の演算結果と、前
記最小反転間隔以上１が連続したときに到達すべき第２
の状態、すなわち前記最小反転間隔が２ビットである場
合には状態Ｓ１１、３ビットである場合には状態Ｓ１１
１に関連する第２の演算結果とを求める。
【００２８】こうして求めた演算結果のブランチメトリ
ックに対して、加算すべきパスメトリックは２サイクル
過去の値でよく、その２サイクル過去の第２の状態での
生残りパスのパスメトリックおよび第１の状態での生残
りパスのパスメトリックと、前記演算手段の第１および
第２の演算結果であるブランチメトリックとが、第１お
よび第２の加算手段でそれぞれ相互に加算されて、第１
および第２の加算値が求められる。これら第１および第
２の加算値は、比較手段において、それぞれ第１の状態
での生残りパスのパスメトリックおよび第２の状態での
生残りパスのパスメトリックと比較されて、生残りパス
が判定され、最も確からしい方の生残りパスのパスメト
リックが保持されることになる。
ックに対して、加算すべきパスメトリックは２サイクル
過去の値でよく、その２サイクル過去の第２の状態での
生残りパスのパスメトリックおよび第１の状態での生残
りパスのパスメトリックと、前記演算手段の第１および
第２の演算結果であるブランチメトリックとが、第１お
よび第２の加算手段でそれぞれ相互に加算されて、第１
および第２の加算値が求められる。これら第１および第
２の加算値は、比較手段において、それぞれ第１の状態
での生残りパスのパスメトリックおよび第２の状態での
生残りパスのパスメトリックと比較されて、生残りパス
が判定され、最も確からしい方の生残りパスのパスメト
リックが保持されることになる。
【００２９】したがって、前述のように、演算手段で求
められたブランチメトリックに加算されるべきパスメト
リックは、２サイクル過去の値でよくなり、加算手段の
入力側から比較手段の出力側の間のいずれかの箇所に、
レジスタなどで実現される第１のデータ保持手段を介在
することが可能となる。
められたブランチメトリックに加算されるべきパスメト
リックは、２サイクル過去の値でよくなり、加算手段の
入力側から比較手段の出力側の間のいずれかの箇所に、
レジスタなどで実現される第１のデータ保持手段を介在
することが可能となる。
【００３０】これによって、その介在した第１のデータ
保持手段よりも前段側の演算処理と後段側の演算処理と
を並列で行う、いわゆるパイプライン処理が可能とな
り、たとえば加算手段と比較手段との間に介在すること
によって、特に時間のかかる加算処理および比較処理を
並列で行うことができ、高速動作、すなわち最大クロッ
ク周波数を高くすることができる。
保持手段よりも前段側の演算処理と後段側の演算処理と
を並列で行う、いわゆるパイプライン処理が可能とな
り、たとえば加算手段と比較手段との間に介在すること
によって、特に時間のかかる加算処理および比較処理を
並列で行うことができ、高速動作、すなわち最大クロッ
ク周波数を高くすることができる。
【００３１】また請求項２の発明に係るビタビ復号器で
は、前記演算手段は、その出力段に、第２のデータ保持
手段をさらに有することを特徴とする。
は、前記演算手段は、その出力段に、第２のデータ保持
手段をさらに有することを特徴とする。
【００３２】上記の構成によれば、ブランチメトリック
の加減算もまた、前記パイプライン処理によって、前述
のような加算処理や比較処理と並列に行うことができ、
さらに高速動作が可能となる。
の加減算もまた、前記パイプライン処理によって、前述
のような加算処理や比較処理と並列に行うことができ、
さらに高速動作が可能となる。
【００３３】さらにまた請求項３の発明に係るビタビ復
号器は、ＰＲ（１，２，１）特性を利用した請求項１記
載のビタビ復号器であって、前記演算手段は、過去のサ
ンプルデータと現在のサンプルデータとを相互に加算す
る第１の加算器と、前記第１の加算器の出力の全ビット
を反転する反転手段と、前記反転手段の出力と予め定め
る定数とを相互に加算する第２の加算器と、前記第１の
加算器の出力と予め定める定数とを相互に加算する第３
の加算器とを備えることを特徴とする。
号器は、ＰＲ（１，２，１）特性を利用した請求項１記
載のビタビ復号器であって、前記演算手段は、過去のサ
ンプルデータと現在のサンプルデータとを相互に加算す
る第１の加算器と、前記第１の加算器の出力の全ビット
を反転する反転手段と、前記反転手段の出力と予め定め
る定数とを相互に加算する第２の加算器と、前記第１の
加算器の出力と予め定める定数とを相互に加算する第３
の加算器とを備えることを特徴とする。
【００３４】上記の構成によれば、再生信号をＰＲ
（１，２，１）特性で等化すると、入力データの過去の
サンプルデータと現在のサンプルデータとを加算し、さ
らにその全ビットの反転値に定数を加えたものは、前記
最小反転間隔以上０が連続したときに到達すべき第１の
状態Ｓ００やＳ０００に関連する第１の演算結果に対応
しており、また過去のサンプルデータと現在のサンプル
データとを加算して、さらに予め定める定数を加算した
ものは、前記最小反転間隔以上１が連続したときに到達
すべき第２の状態Ｓ１１やＳ１１１に関連する第２の演
算結果に対応している。
（１，２，１）特性で等化すると、入力データの過去の
サンプルデータと現在のサンプルデータとを加算し、さ
らにその全ビットの反転値に定数を加えたものは、前記
最小反転間隔以上０が連続したときに到達すべき第１の
状態Ｓ００やＳ０００に関連する第１の演算結果に対応
しており、また過去のサンプルデータと現在のサンプル
データとを加算して、さらに予め定める定数を加算した
ものは、前記最小反転間隔以上１が連続したときに到達
すべき第２の状態Ｓ１１やＳ１１１に関連する第２の演
算結果に対応している。
【００３５】したがって、減算処理がなく、また定数の
加算は通常の加算処理に比べて処理を簡略化することが
でき、構成を簡略化することができる。
加算は通常の加算処理に比べて処理を簡略化することが
でき、構成を簡略化することができる。
【００３６】また請求項４の発明に係るビタビ復号器
は、ビットの最小反転間隔が２ビット以上となるように
予め定める符号化規則によって符号化されたディジタル
データを、前記符号化規則およびＰＲ（１，１）特性を
利用して最尤復号するためのビタビ復号器において、前
記最小反転間隔以上０が連続したときに到達すべき第１
の状態から遷移するブランチのブランチメトリックまた
は前記最小反転間隔以上１が連続したときに到達すべき
第２の状態から遷移するブランチのブランチメトリック
のいずれかに対して、第１の状態での生残りパスのパス
メトリックおよび第２の状態での生残りパスのパスメト
リックをそれぞれ加算して、第１および第２の加算値を
得る加算手段と、前記第１および第２の加算値と、前記
第２の状態での生残りパスのパスメトリックおよび第１
の状態での生残りパスのパスメトリックとをそれぞれ比
較して、生残りパスを判定する比較手段と、前記加算手
段の入力側から比較手段の出力側の間のいずれかに介在
される第１のデータ保持手段とを含むことを特徴とす
る。
は、ビットの最小反転間隔が２ビット以上となるように
予め定める符号化規則によって符号化されたディジタル
データを、前記符号化規則およびＰＲ（１，１）特性を
利用して最尤復号するためのビタビ復号器において、前
記最小反転間隔以上０が連続したときに到達すべき第１
の状態から遷移するブランチのブランチメトリックまた
は前記最小反転間隔以上１が連続したときに到達すべき
第２の状態から遷移するブランチのブランチメトリック
のいずれかに対して、第１の状態での生残りパスのパス
メトリックおよび第２の状態での生残りパスのパスメト
リックをそれぞれ加算して、第１および第２の加算値を
得る加算手段と、前記第１および第２の加算値と、前記
第２の状態での生残りパスのパスメトリックおよび第１
の状態での生残りパスのパスメトリックとをそれぞれ比
較して、生残りパスを判定する比較手段と、前記加算手
段の入力側から比較手段の出力側の間のいずれかに介在
される第１のデータ保持手段とを含むことを特徴とす
る。
【００３７】上記の構成によれば、再生信号をＰＲ
（１，１）特性で等化すると、得られたブランチメトリ
ックのうち、Ｓ００やＳ０００などの第１の状態から遷
移するブランチ、たとえば状態Ｓ１０へのブランチのブ
ランチメトリックと、Ｓ１１やＳ１１１などの第２の状
態から遷移するブランチ、たとえば状態Ｓ０１へのブラ
ンチのブランチメトリックとは、ともに過去のブランチ
メトリックと現在のブランチメトリックとを相互に加減
算した値に対応している。
（１，１）特性で等化すると、得られたブランチメトリ
ックのうち、Ｓ００やＳ０００などの第１の状態から遷
移するブランチ、たとえば状態Ｓ１０へのブランチのブ
ランチメトリックと、Ｓ１１やＳ１１１などの第２の状
態から遷移するブランチ、たとえば状態Ｓ０１へのブラ
ンチのブランチメトリックとは、ともに過去のブランチ
メトリックと現在のブランチメトリックとを相互に加減
算した値に対応している。
【００３８】したがって、これら第１の状態から遷移す
るブランチのブランチメトリックまたは第２の状態から
遷移するブランチのブランチメトリックのいずれかに対
して、第１の状態での生残りパスのパスメトリックおよ
び第２の状態での生残りパスのパスメトリックをそれぞ
れ加算して求めた第１および第２の加算値から、生残り
パスを判定することができる。
るブランチのブランチメトリックまたは第２の状態から
遷移するブランチのブランチメトリックのいずれかに対
して、第１の状態での生残りパスのパスメトリックおよ
び第２の状態での生残りパスのパスメトリックをそれぞ
れ加算して求めた第１および第２の加算値から、生残り
パスを判定することができる。
【００３９】このとき、加算すべきパスメトリックは、
２サイクル過去の値でよくなり、加算手段の入力側から
比較手段の出力側の間のいずれかの箇所に、レジスタな
どで実現される第１のデータ保持手段を介在することが
可能となる。
２サイクル過去の値でよくなり、加算手段の入力側から
比較手段の出力側の間のいずれかの箇所に、レジスタな
どで実現される第１のデータ保持手段を介在することが
可能となる。
【００４０】これによって、その介在した第１のデータ
保持手段よりも前段側の演算処理と後段側の演算処理と
を並列で行う、いわゆるパイプライン処理が可能とな
り、たとえば加算手段と比較手段との間に介在すること
によって、特に時間のかかる加算処理および比較処理を
並列で行うことができ、高速動作、すなわち最大クロッ
ク周波数を高くすることができる。
保持手段よりも前段側の演算処理と後段側の演算処理と
を並列で行う、いわゆるパイプライン処理が可能とな
り、たとえば加算手段と比較手段との間に介在すること
によって、特に時間のかかる加算処理および比較処理を
並列で行うことができ、高速動作、すなわち最大クロッ
ク周波数を高くすることができる。
【００４１】また、特別な演算手段を設けることなく、
ブランチメトリック演算器の出力の引回しを追加するだ
けで前記パイプライン処理が可能となり、簡単な構成で
高速動作を行うことができる。
ブランチメトリック演算器の出力の引回しを追加するだ
けで前記パイプライン処理が可能となり、簡単な構成で
高速動作を行うことができる。
【００４２】さらにまた請求項５の発明に係るビタビ復
号器は、前記加算手段および第１のデータ保持手段の組
合せを並列にもう１組設け、前記パスメトリックを保持
しておくべき第３のデータ保持手段の出力側および前記
もう１組の加算手段の入力側にオーバーフロー防止のた
めの演算を行う演算器を設け、前記比較手段へは、オー
バーフロー防止演算を行うか否かに対応して、２組の第
１のデータ保持手段の出力を選択的に入力することを特
徴とする。
号器は、前記加算手段および第１のデータ保持手段の組
合せを並列にもう１組設け、前記パスメトリックを保持
しておくべき第３のデータ保持手段の出力側および前記
もう１組の加算手段の入力側にオーバーフロー防止のた
めの演算を行う演算器を設け、前記比較手段へは、オー
バーフロー防止演算を行うか否かに対応して、２組の第
１のデータ保持手段の出力を選択的に入力することを特
徴とする。
【００４３】上記の構成によれば、生残りパスのパスメ
トリックを保持しておくべき第３のデータ保持手段の出
力側にオーバーフロー防止演算を行う演算器を設ける
と、該オーバーフロー防止演算が行われるときには、そ
の出力がオーバーフロー防止演算が行われていない１サ
イクル前のパスメトリックとなる。このため、加算手段
および第１のデータ保持手段の組合せを並列にもう１組
設けておき、オーバーフロー防止演算が行われるときに
は、そのもう１組の側に設けた演算器によって、同じ１
サイクル前のパスメトリックに対して加算処理を行った
値が、比較手段において過去の生残りパスのパスメトリ
ックと比較されることになる。
トリックを保持しておくべき第３のデータ保持手段の出
力側にオーバーフロー防止演算を行う演算器を設ける
と、該オーバーフロー防止演算が行われるときには、そ
の出力がオーバーフロー防止演算が行われていない１サ
イクル前のパスメトリックとなる。このため、加算手段
および第１のデータ保持手段の組合せを並列にもう１組
設けておき、オーバーフロー防止演算が行われるときに
は、そのもう１組の側に設けた演算器によって、同じ１
サイクル前のパスメトリックに対して加算処理を行った
値が、比較手段において過去の生残りパスのパスメトリ
ックと比較されることになる。
【００４４】これによって、比較器で比較されるデータ
は、同じタイミングのデータとなり、前記パイプライン
処理を可能としても、オーバーフロー防止演算も従来通
り行うことができる。
は、同じタイミングのデータとなり、前記パイプライン
処理を可能としても、オーバーフロー防止演算も従来通
り行うことができる。
【００４５】また請求項６の発明に係るビタビ復号器
は、前記パスメトリックを保持しておくべき第３のデー
タ保持手段の入力側および前記第１のデータ保持手段の
入力側に、オーバーフロー防止のための演算を行う演算
器を設けることを特徴とする。
は、前記パスメトリックを保持しておくべき第３のデー
タ保持手段の入力側および前記第１のデータ保持手段の
入力側に、オーバーフロー防止のための演算を行う演算
器を設けることを特徴とする。
【００４６】上記の構成によれば、オーバーフロー防止
演算を行う演算器を、パスメトリックを保持しておくべ
き第３のデータ保持手段の入力側に設け、これに対応し
て第１のデータ保持手段の入力側にもオーバーフロー防
止演算を行う演算器を設ける。
演算を行う演算器を、パスメトリックを保持しておくべ
き第３のデータ保持手段の入力側に設け、これに対応し
て第１のデータ保持手段の入力側にもオーバーフロー防
止演算を行う演算器を設ける。
【００４７】これによって、比較器で比較されるデータ
は、同じタイミングでオーバーフロー防止演算が行われ
たデータとなり、前記パイプライン処理を可能として
も、従来通りオーバーフロー防止演算も行うことができ
る。
は、同じタイミングでオーバーフロー防止演算が行われ
たデータとなり、前記パイプライン処理を可能として
も、従来通りオーバーフロー防止演算も行うことができ
る。
【００４８】
【発明の実施の形態】本発明の実施の第１の形態につい
て、図１に基づいて説明すれば以下のとおりである。
て、図１に基づいて説明すれば以下のとおりである。
【００４９】図１は、本発明の実施の第１の形態のビタ
ビ復号器２１の構成を示すブロック図である。このビタ
ビ復号器２１は、前記図８（ａ）で示す状態遷移、すな
わちビットの最小反転間隔が２ビット以上であり、かつ
ＰＲ（１，２，１）特性に対応した復号器である。この
ビタビ復号器２１は、大略的に、ブランチメトリック演
算器２２と、ＡＣＳ部２３と、データ復号部２４とを備
えて構成されている。ブランチメトリック演算器２２お
よびデータ復号部２４は、それぞれ前述のブランチメト
リック演算器２およびデータ復号部４と同様に構成され
ている。しかしながら、ＡＣＳ部２３は、その演算処理
手順を工夫することによって、該演算処理の高速化が図
られている。
ビ復号器２１の構成を示すブロック図である。このビタ
ビ復号器２１は、前記図８（ａ）で示す状態遷移、すな
わちビットの最小反転間隔が２ビット以上であり、かつ
ＰＲ（１，２，１）特性に対応した復号器である。この
ビタビ復号器２１は、大略的に、ブランチメトリック演
算器２２と、ＡＣＳ部２３と、データ復号部２４とを備
えて構成されている。ブランチメトリック演算器２２お
よびデータ復号部２４は、それぞれ前述のブランチメト
リック演算器２およびデータ復号部４と同様に構成され
ている。しかしながら、ＡＣＳ部２３は、その演算処理
手順を工夫することによって、該演算処理の高速化が図
られている。
【００５０】まず、このビタビ復号器２１のＡＣＳ部２
３における演算処理の考え方を説明する。前述のＡＣＳ
部３，１３での演算処理を演算式で表現すると、レジス
タ６Ａに関連して、 Ｐ００k-1 ＋Ｂ００- ００k ＜Ｐ０１k-1 ＋Ｂ０１- ００k …（１） 上式が真のとき Ｐ００k ＝Ｐ００k-1 ＋Ｂ００- ００k …（２） 上式が偽のとき Ｐ００k ＝Ｐ０１k-1 ＋Ｂ０１- ００k …（３） で表すことができ、レジスタ６Ｄに関連して、 Ｐ１１k-1 ＋Ｂ１１- １１k ＜Ｐ１０k-1 ＋Ｂ１０- １１k …（４） 上式が真のとき Ｐ１１k ＝Ｐ１１k-1 ＋Ｂ１１- １１k …（５） 上式が偽のとき Ｐ１１k ＝Ｐ１０k-1 ＋Ｂ１０- １１k …（６） で表すことができ、レジスタ６Ｂに関連して、 Ｐ１０k ＝Ｐ００k-1 ＋Ｂ００- １０k …（７） で表すことができ、レジスタ６Ｃに関連して、 Ｐ０１k ＝Ｐ１１k-1 ＋Ｂ１１- ０１k …（８） で表すことができる。
３における演算処理の考え方を説明する。前述のＡＣＳ
部３，１３での演算処理を演算式で表現すると、レジス
タ６Ａに関連して、 Ｐ００k-1 ＋Ｂ００- ００k ＜Ｐ０１k-1 ＋Ｂ０１- ００k …（１） 上式が真のとき Ｐ００k ＝Ｐ００k-1 ＋Ｂ００- ００k …（２） 上式が偽のとき Ｐ００k ＝Ｐ０１k-1 ＋Ｂ０１- ００k …（３） で表すことができ、レジスタ６Ｄに関連して、 Ｐ１１k-1 ＋Ｂ１１- １１k ＜Ｐ１０k-1 ＋Ｂ１０- １１k …（４） 上式が真のとき Ｐ１１k ＝Ｐ１１k-1 ＋Ｂ１１- １１k …（５） 上式が偽のとき Ｐ１１k ＝Ｐ１０k-1 ＋Ｂ１０- １１k …（６） で表すことができ、レジスタ６Ｂに関連して、 Ｐ１０k ＝Ｐ００k-1 ＋Ｂ００- １０k …（７） で表すことができ、レジスタ６Ｃに関連して、 Ｐ０１k ＝Ｐ１１k-1 ＋Ｂ１１- ０１k …（８） で表すことができる。
【００５１】ここで、Ｐｉｊは、前記図８（ａ）におけ
る状態Ｓｉｊに遷移してきた生残りパスのパスメトリッ
クであり、Ｂｉｊ- ｇｈ（ｇ＝０，１、ｈ＝０，１、ｈ
＝ｉ）は、状態Ｓｉｊから状態Ｓｇｈに遷移するブラン
チのブランチメトリックである。また、添字ｋは時間を
表しており、たとえば該ｋを現時点とすると、ｋ−１は
１サイクル過去を表している。さらにまた、各式におい
て、ブランチメトリックＢおよびパスメトリックＰは、
値が小さい程、尤度（確からしさ）が大きいとしてい
る。
る状態Ｓｉｊに遷移してきた生残りパスのパスメトリッ
クであり、Ｂｉｊ- ｇｈ（ｇ＝０，１、ｈ＝０，１、ｈ
＝ｉ）は、状態Ｓｉｊから状態Ｓｇｈに遷移するブラン
チのブランチメトリックである。また、添字ｋは時間を
表しており、たとえば該ｋを現時点とすると、ｋ−１は
１サイクル過去を表している。さらにまた、各式におい
て、ブランチメトリックＢおよびパスメトリックＰは、
値が小さい程、尤度（確からしさ）が大きいとしてい
る。
【００５２】すなわち、たとえばレジスタ６Ａに記憶さ
れるパスメトリックＰ００k について考えると、加算器
５Ａによって求められる該レジスタ６Ａに記憶されてい
た１サイクル以前のパスメトリックＰ００k-1 とブラン
チメトリックＢ００- ００kとの和、すなわち状態Ｓ０
０のままであるときのパスメトリックと、加算器５Ｂに
おいて求められるレジスタ６Ｃに記憶されていた１サイ
クル以前のパスメトリックＰ０１k-1 とブランチメトリ
ックＢ０１- ００k との和、すなわち状態Ｓ０１から状
態Ｓ００に遷移するときのパスメトリックとが比較器７
Ａで比較され、その比較結果から、確からしい方が選択
器８Ａによって選択されて、該レジスタ６Ａに格納され
る。
れるパスメトリックＰ００k について考えると、加算器
５Ａによって求められる該レジスタ６Ａに記憶されてい
た１サイクル以前のパスメトリックＰ００k-1 とブラン
チメトリックＢ００- ００kとの和、すなわち状態Ｓ０
０のままであるときのパスメトリックと、加算器５Ｂに
おいて求められるレジスタ６Ｃに記憶されていた１サイ
クル以前のパスメトリックＰ０１k-1 とブランチメトリ
ックＢ０１- ００k との和、すなわち状態Ｓ０１から状
態Ｓ００に遷移するときのパスメトリックとが比較器７
Ａで比較され、その比較結果から、確からしい方が選択
器８Ａによって選択されて、該レジスタ６Ａに格納され
る。
【００５３】したがって、パスメトリックＰ００k ，Ｐ
１１k ，Ｐ１０k ，Ｐ０１k を決定するために、１サイ
クル過去のパスメトリックと現時点のブランチメトリッ
クとを加算し、さらにその加算値の大小判定および選択
という処理を１サイクルの間に実行する必要がある。し
たがって、これらの処理がビタビ復号器の最大クロック
周波数を決定することになる。
１１k ，Ｐ１０k ，Ｐ０１k を決定するために、１サイ
クル過去のパスメトリックと現時点のブランチメトリッ
クとを加算し、さらにその加算値の大小判定および選択
という処理を１サイクルの間に実行する必要がある。し
たがって、これらの処理がビタビ復号器の最大クロック
周波数を決定することになる。
【００５４】この点、たとえば図１２（ａ）で示すよう
な、クロック基準で動作する一般的なディジタル回路で
は、前記最大クロック周波数ｆｍａｘは、 ｆｍａｘ＝１／（ｔｃｏ＋ｔｃｍｂ＋ｔｓｕ） …（９） で与えられる。ただし、ｔｃｏは入力段のレジスタ１５
にクロックが入力されてから出力が確定するまでの時間
であり、ｔｃｍｂは論理演算器１６の入力が変化してか
ら出力が確定するまでの時間であり、ｔｓｕは出力段の
レジスタ１７の入力が確定してからクロックが入力され
るまでに必要ないわゆるセットアップ時間である。
な、クロック基準で動作する一般的なディジタル回路で
は、前記最大クロック周波数ｆｍａｘは、 ｆｍａｘ＝１／（ｔｃｏ＋ｔｃｍｂ＋ｔｓｕ） …（９） で与えられる。ただし、ｔｃｏは入力段のレジスタ１５
にクロックが入力されてから出力が確定するまでの時間
であり、ｔｃｍｂは論理演算器１６の入力が変化してか
ら出力が確定するまでの時間であり、ｔｓｕは出力段の
レジスタ１７の入力が確定してからクロックが入力され
るまでに必要ないわゆるセットアップ時間である。
【００５５】すなわち、レジスタ１５の出力は、クロッ
クの立上がりエッジからｔｃｏだけ経過した時点で出力
が確定し、論理演算器１６は、入力が変化してからｔｃ
ｍｂ経過した時点で論理演算結果が確定し、またレジス
タ１７の入力は、次のクロックの立上がりエッジの少な
くともｔｓｕだけ以前には確定していなければならない
ことを表す。このような回路で、クロック周波数を前記
最大クロック周波数ｆａｍｘより高くすると、その出力
結果は保証されないことになる。
クの立上がりエッジからｔｃｏだけ経過した時点で出力
が確定し、論理演算器１６は、入力が変化してからｔｃ
ｍｂ経過した時点で論理演算結果が確定し、またレジス
タ１７の入力は、次のクロックの立上がりエッジの少な
くともｔｓｕだけ以前には確定していなければならない
ことを表す。このような回路で、クロック周波数を前記
最大クロック周波数ｆａｍｘより高くすると、その出力
結果は保証されないことになる。
【００５６】このため、クロック周波数を前記式９で規
定された最大クロック周波数ｆｍａｘより高くするため
に、一般的には、図１２（ｂ）で示すような手法が用い
られる。この図１２（ｂ）の構成において、前述の図１
２（ａ）に対応する部分には、同一の参照符号を付して
示す。この図１２（ｂ）のディジタル回路では、前述の
論理演算器１６における論理演算を複数の処理に分割し
て、それらを行う論理演算器１６Ａ，１６Ｂ間にレジス
タ１８を挿入する、いわゆるパイプライン処理によっ
て、高速化が図られている。
定された最大クロック周波数ｆｍａｘより高くするため
に、一般的には、図１２（ｂ）で示すような手法が用い
られる。この図１２（ｂ）の構成において、前述の図１
２（ａ）に対応する部分には、同一の参照符号を付して
示す。この図１２（ｂ）のディジタル回路では、前述の
論理演算器１６における論理演算を複数の処理に分割し
て、それらを行う論理演算器１６Ａ，１６Ｂ間にレジス
タ１８を挿入する、いわゆるパイプライン処理によっ
て、高速化が図られている。
【００５７】したがって、前記論理演算器１６での論理
演算が、その入力をｉｎとし、出力をｏｕｔとし、 ｏｕｔ＝β×（ｉｎ＋α） …（１０） で表されるとき、論理演算器１６Ａの出力、すなわち論
理演算器１６Ｂの入力をｉｎ’とすると、 ｉｎ’＝ｉｎ＋α …（１１） ｏｕｔ＝β×ｉｎ’ …（１２） となる。
演算が、その入力をｉｎとし、出力をｏｕｔとし、 ｏｕｔ＝β×（ｉｎ＋α） …（１０） で表されるとき、論理演算器１６Ａの出力、すなわち論
理演算器１６Ｂの入力をｉｎ’とすると、 ｉｎ’＝ｉｎ＋α …（１１） ｏｕｔ＝β×ｉｎ’ …（１２） となる。
【００５８】このように構成することによって、論理演
算器１６Ａの入力ｉｎが変化してから、出力ｉｎ’が確
定するまでの時間をｔｃｍｂＡとし、論理演算器１６Ｂ
の入力ｉｎ’が変化してから出力ｏｕｔが確定するまで
の時間をｔｃｍｂＢとするとき、前記最大クロック周波
数ｆｍａｘは、ｔｃｍｂＡ≧ｔｃｍｂＢである場合に
は、 ｆｍａｘ＝１／（ｔｃｏ＋ｔｃｍｂＡ＋ｔｓｕ） …（１３） となり、ｔｃｍｂＡ＜ｔｃｍｂＢの場合には、 ｆｍａｘ＝１／（ｔｃｏ＋ｔｃｍｂＢ＋ｔｓｕ） …（１４） となる。
算器１６Ａの入力ｉｎが変化してから、出力ｉｎ’が確
定するまでの時間をｔｃｍｂＡとし、論理演算器１６Ｂ
の入力ｉｎ’が変化してから出力ｏｕｔが確定するまで
の時間をｔｃｍｂＢとするとき、前記最大クロック周波
数ｆｍａｘは、ｔｃｍｂＡ≧ｔｃｍｂＢである場合に
は、 ｆｍａｘ＝１／（ｔｃｏ＋ｔｃｍｂＡ＋ｔｓｕ） …（１３） となり、ｔｃｍｂＡ＜ｔｃｍｂＢの場合には、 ｆｍａｘ＝１／（ｔｃｏ＋ｔｃｍｂＢ＋ｔｓｕ） …（１４） となる。
【００５９】ｔｃｍｂ＞ｔｃｍｂＡであり、かつｔｃｍ
ｂ＞ｔｃｍｂＢであるので、このようなパイプライン処
理を行うことによって、前記最大クロック周波数ｆｍａ
ｘを高くし、高速動作が可能となっている。
ｂ＞ｔｃｍｂＢであるので、このようなパイプライン処
理を行うことによって、前記最大クロック周波数ｆｍａ
ｘを高くし、高速動作が可能となっている。
【００６０】しかしながら、このようなパイプライン処
理は、通常、フィードフォワードな回路、すなわち入力
から出力へ１方向に進んでゆく回路には適用することが
できるけれども、前記ビタビ復号器１，１１のようなフ
ィードバックを有する回路、すなわち過去の演算結果を
必要とする回路には、単純には適用することができな
い。
理は、通常、フィードフォワードな回路、すなわち入力
から出力へ１方向に進んでゆく回路には適用することが
できるけれども、前記ビタビ復号器１，１１のようなフ
ィードバックを有する回路、すなわち過去の演算結果を
必要とする回路には、単純には適用することができな
い。
【００６１】つまり、加算・比較・選択を行わなければ
ならない上記式１〜式３および式４〜式６において、ブ
ランチメトリックＢ００- ００k ，Ｂ１１- １１k ，Ｂ
０１- ００k ，Ｂ１０- １１k が現在のデータであり、
かつ演算処理が施されていない入力データであるので対
して、パスメトリックＰ００k-1 ，Ｐ１１k-1 ，Ｐ０１
k-1 ，Ｐ１０k-1 は、１サイクル前の演算結果であるの
で、前記パイプライン処理を適用することができない。
ならない上記式１〜式３および式４〜式６において、ブ
ランチメトリックＢ００- ００k ，Ｂ１１- １１k ，Ｂ
０１- ００k ，Ｂ１０- １１k が現在のデータであり、
かつ演算処理が施されていない入力データであるので対
して、パスメトリックＰ００k-1 ，Ｐ１１k-1 ，Ｐ０１
k-1 ，Ｐ１０k-1 は、１サイクル前の演算結果であるの
で、前記パイプライン処理を適用することができない。
【００６２】本発明では、前述のようなパイプライン処
理を、ビタビ復号のＡＣＳ部２３に適用可能とするもの
であり、演算処理を以下のようにして行う。まず、前記
式１を、 Ｐ００k-1 ＜（Ｐ０１k-1 ＋Ｂ０１- ００k ）−Ｂ００- ００k …（１５） に変形し、さらに右辺のＰ０１k-1 に前記式８を代入し
て、 Ｐ００k-1 ＜｛（Ｐ１１k-2 ＋Ｂ１１- ０１k-1 ）＋Ｂ０１- ００k ｝−Ｂ００- ００k …（１６） から、 Ｐ００k-1 ＜Ｐ１１k-2 ＋（Ｂ１１- ０１k-1 ＋Ｂ０１- ００k −Ｂ００- ００k ） …（１７） を得る。
理を、ビタビ復号のＡＣＳ部２３に適用可能とするもの
であり、演算処理を以下のようにして行う。まず、前記
式１を、 Ｐ００k-1 ＜（Ｐ０１k-1 ＋Ｂ０１- ００k ）−Ｂ００- ００k …（１５） に変形し、さらに右辺のＰ０１k-1 に前記式８を代入し
て、 Ｐ００k-1 ＜｛（Ｐ１１k-2 ＋Ｂ１１- ０１k-1 ）＋Ｂ０１- ００k ｝−Ｂ００- ００k …（１６） から、 Ｐ００k-1 ＜Ｐ１１k-2 ＋（Ｂ１１- ０１k-1 ＋Ｂ０１- ００k −Ｂ００- ００k ） …（１７） を得る。
【００６３】同様に、前記式４に関しても、 Ｐ１１k-1 ＜Ｐ００k-2 ＋（Ｂ００- １０k-1 ＋Ｂ１０- １１k −Ｂ１１- １１k ） …（１８） を得る。
【００６４】なお、式１７に関して前記式２，３であ
り、式１８に関して前記式５，６となる。
り、式１８に関して前記式５，６となる。
【００６５】演算量が多い前記式１７，式１８におい
て、ブランチメトリック同士の演算である、（Ｂ１１-
０１k-1 ＋Ｂ０１- ００k −Ｂ００- ００k ）と、（Ｂ
００-１０k-1 ＋Ｂ１０- １１k −Ｂ１１- １１k ）と
は、ＡＣＳ部２３への入力データの現在および過去の値
であり、フィードバックループには含まれないので、前
記パイプライン処理が可能である。また、前記式１７に
おけるパスメトリックＰ１１k-2 および式１８における
パスメトリックＰ００k-2 は、２サイクル過去のデータ
であり、それぞれ左辺のパスメトリックＰ００k-1 およ
びＰ１１k-1 よりも１サイクル過去の値である。
て、ブランチメトリック同士の演算である、（Ｂ１１-
０１k-1 ＋Ｂ０１- ００k −Ｂ００- ００k ）と、（Ｂ
００-１０k-1 ＋Ｂ１０- １１k −Ｂ１１- １１k ）と
は、ＡＣＳ部２３への入力データの現在および過去の値
であり、フィードバックループには含まれないので、前
記パイプライン処理が可能である。また、前記式１７に
おけるパスメトリックＰ１１k-2 および式１８における
パスメトリックＰ００k-2 は、２サイクル過去のデータ
であり、それぞれ左辺のパスメトリックＰ００k-1 およ
びＰ１１k-1 よりも１サイクル過去の値である。
【００６６】ここで、簡単化のために、前記ブランチメ
トリック同士の演算を、 Ｂ１１- ０１k-1 ＋Ｂ０１- ００k −Ｂ００- ００k ＝Ｂ００k …（１９） Ｂ００- １０k-1 ＋Ｂ１０- １１k −Ｂ１１- １１k ＝Ｂ１１k …（２０） とおく。前記式１９は、第１の状態である状態Ｓ００に
遷移してゆくブランチのブランチメトリックと、該状態
Ｓ００で遷移しないブランチのブランチメトリックとの
差を表す第１の演算結果であり、式２０は、第２の状態
である状態Ｓ１１に遷移するブランチのブランチメトリ
ックと、該状態Ｓ１１で遷移しないブランチのブランチ
メトリックとの差を表す第２の演算結果である。
トリック同士の演算を、 Ｂ１１- ０１k-1 ＋Ｂ０１- ００k −Ｂ００- ００k ＝Ｂ００k …（１９） Ｂ００- １０k-1 ＋Ｂ１０- １１k −Ｂ１１- １１k ＝Ｂ１１k …（２０） とおく。前記式１９は、第１の状態である状態Ｓ００に
遷移してゆくブランチのブランチメトリックと、該状態
Ｓ００で遷移しないブランチのブランチメトリックとの
差を表す第１の演算結果であり、式２０は、第２の状態
である状態Ｓ１１に遷移するブランチのブランチメトリ
ックと、該状態Ｓ１１で遷移しないブランチのブランチ
メトリックとの差を表す第２の演算結果である。
【００６７】このような式１９，２０をそれぞれ前記式
１７，１８に代入し、右辺のパスメトリックＰ１
１k-2 ，Ｐ００k-2 が１サイクル過去の値であることを
利用すると、 Ｐ００k-1 ＜Ｄ（Ｐ１１k-1 ＋Ｂ００k+1 ） …（２１） Ｐ１１k-1 ＜Ｄ（Ｐ００k-1 ＋Ｂ１１k+1 ） …（２２） となる。式２１に関しては前記式２，３であり、式２２
に関しては前記式５，６である。
１７，１８に代入し、右辺のパスメトリックＰ１
１k-2 ，Ｐ００k-2 が１サイクル過去の値であることを
利用すると、 Ｐ００k-1 ＜Ｄ（Ｐ１１k-1 ＋Ｂ００k+1 ） …（２１） Ｐ１１k-1 ＜Ｄ（Ｐ００k-1 ＋Ｂ１１k+1 ） …（２２） となる。式２１に関しては前記式２，３であり、式２２
に関しては前記式５，６である。
【００６８】ここで、Ｄ（ｘ）は、１サイクルの遅延を
表しており、Ｄフリップフロップから成るレジスタ等で
実現することができる。したがって、上記式２１，式２
２から、（Ｐ１１k-1 ＋Ｂ００k+1 ）および（Ｐ００
k-1 ＋Ｂ１１k+1 ）の演算を行う加算器と、その加算結
果とＰ００k-1 およびＰ１１k-1 とをそれぞれ比較する
比較器との間にレジスタの挿入が可能であり、すなわち
１段のパイプライン処理が可能であることが理解され
る。これによって、１サイクルに処理しなければならな
い演算で最も時間のかかる部分は、大小比較処理と選択
処理との組合わせまたは加算処理と選択処理との組合わ
せとなり、前記式９で示すような従来の手法に比べて、
高速動作が可能であることが理解される。
表しており、Ｄフリップフロップから成るレジスタ等で
実現することができる。したがって、上記式２１，式２
２から、（Ｐ１１k-1 ＋Ｂ００k+1 ）および（Ｐ００
k-1 ＋Ｂ１１k+1 ）の演算を行う加算器と、その加算結
果とＰ００k-1 およびＰ１１k-1 とをそれぞれ比較する
比較器との間にレジスタの挿入が可能であり、すなわち
１段のパイプライン処理が可能であることが理解され
る。これによって、１サイクルに処理しなければならな
い演算で最も時間のかかる部分は、大小比較処理と選択
処理との組合わせまたは加算処理と選択処理との組合わ
せとなり、前記式９で示すような従来の手法に比べて、
高速動作が可能であることが理解される。
【００６９】図１を参照して、このビタビ復号器２１の
ＡＣＳ部２３内の後述する各レジスタおよび前段側のア
ナログ／ディジタル変換器には、図示しないクロック信
号源からクロック信号が入力されており、これらは前記
１チャネルビット間隔のクロック周期を基準として動作
する。前記アナログ／ディジタル変換器からの入力デー
タｙは、ブランチメトリック演算器２２に入力され、ブ
ランチメトリックが演算される。通常、ブランチメトリ
ックは、ノイズ成分が白色のガウス分布ノイズであると
仮定すると、 ブランチメトリック＝（ｙ−ｄｎ）2 …（２３） で計算される。ここで、ｄｎは期待値であり、前記図８
（ａ）で示すＰＲ（１，２，１）方式を前提にすると、
前述のようにｄ０，ｄ１，ｄ３，ｄ４の４種類の値とな
り、前記図８（ｂ）で示すＰＲ（１，１）方式を前提と
していれば、ｄ０，ｄ１，ｄ２の３種類となる。
ＡＣＳ部２３内の後述する各レジスタおよび前段側のア
ナログ／ディジタル変換器には、図示しないクロック信
号源からクロック信号が入力されており、これらは前記
１チャネルビット間隔のクロック周期を基準として動作
する。前記アナログ／ディジタル変換器からの入力デー
タｙは、ブランチメトリック演算器２２に入力され、ブ
ランチメトリックが演算される。通常、ブランチメトリ
ックは、ノイズ成分が白色のガウス分布ノイズであると
仮定すると、 ブランチメトリック＝（ｙ−ｄｎ）2 …（２３） で計算される。ここで、ｄｎは期待値であり、前記図８
（ａ）で示すＰＲ（１，２，１）方式を前提にすると、
前述のようにｄ０，ｄ１，ｄ３，ｄ４の４種類の値とな
り、前記図８（ｂ）で示すＰＲ（１，１）方式を前提と
していれば、ｄ０，ｄ１，ｄ２の３種類となる。
【００７０】この図１のビタビ復号器２１は、前記ＰＲ
（１，２，１）方式を前提としているので、ブランチメ
トリック演算器２２の出力Ａ，Ｂ，Ｃ，Ｄからは、それ
ぞれ、 出力Ａ：Ｂ００- ００k ＝（ｙk −ｄ０）2 …（２４） 出力Ｂ：Ｂ００- １０k ＝Ｂ０１- Ｂ００k ＝（ｙk −ｄ１）2 …（２５） 出力Ｃ：Ｂ１０- １１k ＝Ｂ１１- Ｂ０１k ＝（ｙk −ｄ３）2 …（２６） 出力Ｄ：Ｂ１１- １１k ＝（ｙk −ｄ４）2 …（２７） によって演算されたブランチメトリックが出力される。
（１，２，１）方式を前提としているので、ブランチメ
トリック演算器２２の出力Ａ，Ｂ，Ｃ，Ｄからは、それ
ぞれ、 出力Ａ：Ｂ００- ００k ＝（ｙk −ｄ０）2 …（２４） 出力Ｂ：Ｂ００- １０k ＝Ｂ０１- Ｂ００k ＝（ｙk −ｄ１）2 …（２５） 出力Ｃ：Ｂ１０- １１k ＝Ｂ１１- Ｂ０１k ＝（ｙk −ｄ３）2 …（２６） 出力Ｄ：Ｂ１１- １１k ＝（ｙk −ｄ４）2 …（２７） によって演算されたブランチメトリックが出力される。
【００７１】ＡＣＳ部２３は、大略的に、タイミング回
路２６と、演算手段である演算器２７Ａ，２７Ｂと、Ａ
ＣＳ本体演算部２８とを備えて構成されている。タイミ
ング回路２６は、前記ブランチメトリック演算器２２の
各出力Ａ，Ｂ，Ｃ，Ｄに対応して、それぞれ３段ずつ設
けられるレジスタ３１Ａ，３２Ａ，３３Ａ；３１Ｂ，３
２Ｂ，３３Ｂ；３１Ｃ，３２Ｃ，３３Ｃ；３１Ｄ，３２
Ｄ，３３Ｄを備えて構成されており、後述するような所
望とする過去のブランチメトリック抽出のために用いら
れる。
路２６と、演算手段である演算器２７Ａ，２７Ｂと、Ａ
ＣＳ本体演算部２８とを備えて構成されている。タイミ
ング回路２６は、前記ブランチメトリック演算器２２の
各出力Ａ，Ｂ，Ｃ，Ｄに対応して、それぞれ３段ずつ設
けられるレジスタ３１Ａ，３２Ａ，３３Ａ；３１Ｂ，３
２Ｂ，３３Ｂ；３１Ｃ，３２Ｃ，３３Ｃ；３１Ｄ，３２
Ｄ，３３Ｄを備えて構成されており、後述するような所
望とする過去のブランチメトリック抽出のために用いら
れる。
【００７２】なお、ブランチメトリック演算器２２とＡ
ＣＳ本体演算部２８との間にこのタイミング回路２６を
介在しても、入力データｙに対する復号データの出力タ
イミングは、該レジスタ３１Ａ〜３３Ｄの段数分だけ、
すなわち３サイクルだけ遅くなるけれども、これらのレ
ジスタ３１Ａ〜３３Ｄは、フィードフォワード回路であ
り、後述するような生残りパスの演算には何ら問題を生
じることはない。
ＣＳ本体演算部２８との間にこのタイミング回路２６を
介在しても、入力データｙに対する復号データの出力タ
イミングは、該レジスタ３１Ａ〜３３Ｄの段数分だけ、
すなわち３サイクルだけ遅くなるけれども、これらのレ
ジスタ３１Ａ〜３３Ｄは、フィードフォワード回路であ
り、後述するような生残りパスの演算には何ら問題を生
じることはない。
【００７３】したがって、各レジスタ３３Ａ，３３Ｂ，
３３Ｃ，３３Ｄからは、前記ブランチメトリック演算器
２２の出力Ａ，Ｂ，Ｃ，Ｄから３サイクルだけ遅延した
ブランチメトリックＢ００- ００，Ｂ００- １０，Ｂ１
１- ０１，Ｂ１１- １１が、それぞれ出力されることに
なる。
３３Ｃ，３３Ｄからは、前記ブランチメトリック演算器
２２の出力Ａ，Ｂ，Ｃ，Ｄから３サイクルだけ遅延した
ブランチメトリックＢ００- ００，Ｂ００- １０，Ｂ１
１- ０１，Ｂ１１- １１が、それぞれ出力されることに
なる。
【００７４】各レジスタ３３Ａ，３３Ｂ，３３Ｃ，３３
Ｄから出力されるブランチメトリックは、（１，７）Ｒ
ＬＬおよびＮＲＺＩ変換ならびにＰＲ（１，２，１）特
性に対応したＡＣＳ本体演算部２８に入力され、加算器
４１Ａ，４１Ｂ，４１Ｃ，４１Ｄ，４１Ｅ，４１Ｆにお
いて、レジスタ３４Ａ，３４Ｂ，３４Ｃ，３４Ｄに保持
されていた１サイクルだけ以前のパスメトリックと相互
に加算される。加算器４１Ａ，４１Ｂからのパスメトリ
ックのいずれかが選択器４２Ａで選択されて、生残りパ
スのパスメトリックとして、前記レジスタ３４Ａにおい
て次のサイクルまで保持され、同様に加算器４１Ｄ，４
１Ｃでの加算結果は、選択器４２Ｂで選択されて、前記
レジスタ３４Ｄにおいて次のサイクルまで保持される。
また、加算器４１Ｅ，４１Ｆでの加算結果は、それぞれ
レジスタ３４Ｂ，３４Ｃにおいて次のサイクルまで保持
される。
Ｄから出力されるブランチメトリックは、（１，７）Ｒ
ＬＬおよびＮＲＺＩ変換ならびにＰＲ（１，２，１）特
性に対応したＡＣＳ本体演算部２８に入力され、加算器
４１Ａ，４１Ｂ，４１Ｃ，４１Ｄ，４１Ｅ，４１Ｆにお
いて、レジスタ３４Ａ，３４Ｂ，３４Ｃ，３４Ｄに保持
されていた１サイクルだけ以前のパスメトリックと相互
に加算される。加算器４１Ａ，４１Ｂからのパスメトリ
ックのいずれかが選択器４２Ａで選択されて、生残りパ
スのパスメトリックとして、前記レジスタ３４Ａにおい
て次のサイクルまで保持され、同様に加算器４１Ｄ，４
１Ｃでの加算結果は、選択器４２Ｂで選択されて、前記
レジスタ３４Ｄにおいて次のサイクルまで保持される。
また、加算器４１Ｅ，４１Ｆでの加算結果は、それぞれ
レジスタ３４Ｂ，３４Ｃにおいて次のサイクルまで保持
される。
【００７５】このＡＣＳ本体演算部２８は、従来、加算
器４１Ａ，４１Ｂ，４１Ｄ，４１Ｃにおいて過去の生残
りパスの各パスメトリックとブランチメトリックとを加
算してから生残りパスの判定を行っていたのに対して、
前記式１７および式１８でそれぞれ示すように、演算器
２７Ａ，２７Ｂにおいてブランチメトリックを演算して
おき、その演算結果と２サイクル過去の生残りパスのパ
スメトリックとを加算したものを、１サイクル過去の生
残りパスのパスメトリックと比較するようにし、加算処
理と比較処理との間に１サイクルの余裕を生じさせ、レ
ジスタ４５Ａ，４５Ｂを介在して前記パイプライン処理
を可能とするものである。
器４１Ａ，４１Ｂ，４１Ｄ，４１Ｃにおいて過去の生残
りパスの各パスメトリックとブランチメトリックとを加
算してから生残りパスの判定を行っていたのに対して、
前記式１７および式１８でそれぞれ示すように、演算器
２７Ａ，２７Ｂにおいてブランチメトリックを演算して
おき、その演算結果と２サイクル過去の生残りパスのパ
スメトリックとを加算したものを、１サイクル過去の生
残りパスのパスメトリックと比較するようにし、加算処
理と比較処理との間に１サイクルの余裕を生じさせ、レ
ジスタ４５Ａ，４５Ｂを介在して前記パイプライン処理
を可能とするものである。
【００７６】すなわち、演算器２７Ａは、減算器４６Ａ
と、加算器４７Ａと、レジスタ３２Ｅと、レジスタ３３
Ｅとを備えて構成されており、まず、減算器４６Ａで
は、現在のブランチメトリックＢ０１- ００k からブラ
ンチメトリックＢ００- ００kの減算値が求められ、レ
ジスタ３２Ｅに保持される。この減算値は、加算器４７
Ａにおいて、相対的に１サイクル過去のブランチメトリ
ックＢ１１- ０１k-1 と加算されて、レジスタ３３Ｅに
保持される。
と、加算器４７Ａと、レジスタ３２Ｅと、レジスタ３３
Ｅとを備えて構成されており、まず、減算器４６Ａで
は、現在のブランチメトリックＢ０１- ００k からブラ
ンチメトリックＢ００- ００kの減算値が求められ、レ
ジスタ３２Ｅに保持される。この減算値は、加算器４７
Ａにおいて、相対的に１サイクル過去のブランチメトリ
ックＢ１１- ０１k-1 と加算されて、レジスタ３３Ｅに
保持される。
【００７７】前記減算器４６Ａでの減算処理およびレジ
スタ３２Ｅの入力確定は、１クロック周期内で行われ
る。したがって、減算器４６Ａで減算処理される現在の
ブランチメトリックＢ０１- ００k ，Ｂ００- ００k に
対して、加算器４７Ａで加算されるブランチメトリック
Ｂ１１- ０１k-1 を相対的に１サイクルだけ過去のデー
タとするためには、前記レジスタ３２Ｅと並列に配置さ
れるレジスタ３３Ｃとともに、もう１段レジスタ３１Ｃ
が必要となる。このためタイミング回路２６には、ブラ
ンチメトリック演算器２２の各出力Ａ，Ｂ，Ｃ，Ｄに対
して、それぞれ２段のレジスタ３１Ａ，３２Ａ；３１
Ｂ，３２Ｂ；３１Ｃ，３２Ｃ；３１Ｄ，３２Ｄが設けら
れている。また、加算器４７Ａでの加算結果を保持する
レジスタ３２Ｅに対応して、レジスタ３３Ａ，３３Ｂ，
３３Ｃ，３３Ｄが設けられている。こうして、レジスタ
３３Ｅから出力される演算結果は、ＡＣＳ本体演算部２
８に入力されるブランチメトリックをＢ００- ００k ，
Ｂ００- １０k ，Ｂ１１- ０１k ，Ｂ１１- １１k とす
ると、式１９で示すＢ００k を１サイクル進めたＢ００
k+1 となる。
スタ３２Ｅの入力確定は、１クロック周期内で行われ
る。したがって、減算器４６Ａで減算処理される現在の
ブランチメトリックＢ０１- ００k ，Ｂ００- ００k に
対して、加算器４７Ａで加算されるブランチメトリック
Ｂ１１- ０１k-1 を相対的に１サイクルだけ過去のデー
タとするためには、前記レジスタ３２Ｅと並列に配置さ
れるレジスタ３３Ｃとともに、もう１段レジスタ３１Ｃ
が必要となる。このためタイミング回路２６には、ブラ
ンチメトリック演算器２２の各出力Ａ，Ｂ，Ｃ，Ｄに対
して、それぞれ２段のレジスタ３１Ａ，３２Ａ；３１
Ｂ，３２Ｂ；３１Ｃ，３２Ｃ；３１Ｄ，３２Ｄが設けら
れている。また、加算器４７Ａでの加算結果を保持する
レジスタ３２Ｅに対応して、レジスタ３３Ａ，３３Ｂ，
３３Ｃ，３３Ｄが設けられている。こうして、レジスタ
３３Ｅから出力される演算結果は、ＡＣＳ本体演算部２
８に入力されるブランチメトリックをＢ００- ００k ，
Ｂ００- １０k ，Ｂ１１- ０１k ，Ｂ１１- １１k とす
ると、式１９で示すＢ００k を１サイクル進めたＢ００
k+1 となる。
【００７８】同様に、演算器２７Ｂは、減算器４６Ｂ
と、加算器４７Ｂと、レジスタ３２Ｆと、レジスタ３３
Ｆとを備えて構成されている。減算器４６Ｂは、現在の
ブランチメトリックＢ１０- １１k からブランチメトリ
ックＢ１１- １１k を減算し、加算器４７Ｂは、その減
算値に対して、１サイクル過去のブランチメトリックＢ
００- １０k-1 を加算する。こうして、レジスタ３３Ｆ
からは、前記式２０で示すブランチメトリックＢ１１k
を１サイクル進めたＢ１１k+1 が出力されることにな
る。
と、加算器４７Ｂと、レジスタ３２Ｆと、レジスタ３３
Ｆとを備えて構成されている。減算器４６Ｂは、現在の
ブランチメトリックＢ１０- １１k からブランチメトリ
ックＢ１１- １１k を減算し、加算器４７Ｂは、その減
算値に対して、１サイクル過去のブランチメトリックＢ
００- １０k-1 を加算する。こうして、レジスタ３３Ｆ
からは、前記式２０で示すブランチメトリックＢ１１k
を１サイクル進めたＢ１１k+1 が出力されることにな
る。
【００７９】このようにして求められたブランチメトリ
ックＢ００k+1 は、加算器４４Ａにおいて、レジスタ３
４Ｄに保持されているパスメトリックＰ１１k-1 と加算
されて、１段パイプライン処理を行うためのレジスタ４
５Ａに保持される。レジスタ４５Ａの出力は、比較器４
３Ａの入力Ｂｃに入力されており、したがって比較器４
３Ａには、前記加算器４４Ａの出力が１サイクル後に得
られることになる。レジスタ３４Ａに保持されているパ
スメトリックＰ００k-1 は、この比較器４３Ａの入力Ａ
ｃに入力されている。この比較器４３Ａは、Ａｃ＜Ｂｃ
のときに出力Ｙｃから１を出力し、それ以外では０を出
力する。したがって、この比較器４３Ａは前記式２１で
示す比較演算を行い、その出力は、データ復号部２４の
入力Ｃ１に入力されるとともに、選択器４２Ａの入力Ｓ
ｅに入力されている。前記選択器４２Ａの入力Ａｅに
は、加算器４１Ａによって求められたブランチメトリッ
クＢ００- ００k とパスメトリックＰ００k-1 との加算
値が入力されており、入力Ｂｅには、加算器４１Ｂか
ら、ブランチメトリックＢ００- １０k とパスメトリッ
クＰ０１k-1 との加算値が入力されている。この選択器
４２Ａは、出力Ｙｅからレジスタ３４Ａに、入力Ｓｅが
１であるときには入力Ａｅへの入力を選択して出力し、
入力Ｓｅが０であるときには入力Ｂｅへの入力を出力す
る。これによって、レジスタ３４Ａで保持されるパスメ
トリックは、前記式２または式３で示すようになる。
ックＢ００k+1 は、加算器４４Ａにおいて、レジスタ３
４Ｄに保持されているパスメトリックＰ１１k-1 と加算
されて、１段パイプライン処理を行うためのレジスタ４
５Ａに保持される。レジスタ４５Ａの出力は、比較器４
３Ａの入力Ｂｃに入力されており、したがって比較器４
３Ａには、前記加算器４４Ａの出力が１サイクル後に得
られることになる。レジスタ３４Ａに保持されているパ
スメトリックＰ００k-1 は、この比較器４３Ａの入力Ａ
ｃに入力されている。この比較器４３Ａは、Ａｃ＜Ｂｃ
のときに出力Ｙｃから１を出力し、それ以外では０を出
力する。したがって、この比較器４３Ａは前記式２１で
示す比較演算を行い、その出力は、データ復号部２４の
入力Ｃ１に入力されるとともに、選択器４２Ａの入力Ｓ
ｅに入力されている。前記選択器４２Ａの入力Ａｅに
は、加算器４１Ａによって求められたブランチメトリッ
クＢ００- ００k とパスメトリックＰ００k-1 との加算
値が入力されており、入力Ｂｅには、加算器４１Ｂか
ら、ブランチメトリックＢ００- １０k とパスメトリッ
クＰ０１k-1 との加算値が入力されている。この選択器
４２Ａは、出力Ｙｅからレジスタ３４Ａに、入力Ｓｅが
１であるときには入力Ａｅへの入力を選択して出力し、
入力Ｓｅが０であるときには入力Ｂｅへの入力を出力す
る。これによって、レジスタ３４Ａで保持されるパスメ
トリックは、前記式２または式３で示すようになる。
【００８０】同様に、演算器２７Ｂからのブランチメト
リックＢ１１k+1 は、加算器４４Ｂにおいて、レジスタ
３４Ａに保持されているパスメトリックＰ００k-1 と加
算された後、１段パイプライン処理のレジスタ４５Ｂに
入力される。レジスタ４５Ｂの出力は、比較器４３Ｂの
入力Ｂｄに入力されており、したがって比較器４３Ｂに
は、前記加算器４４Ｂの出力が１サイクル後に得られる
ことになる。レジスタ３４Ｄに保持されているパスメト
リックＰ１１k-1 は、この比較器４３Ｂの入力Ａｄに入
力されている。この比較器４３Ｂは、Ａｄ＜Ｂｄのとき
に出力Ｙｄから１を出力し、それ以外では０を出力す
る。したがってこの比較器４３Ｂは、前記式２２で示す
比較演算を行い、その出力は、データ復号部２４の入力
Ｃ２に入力されるとともに、選択器４２Ｂの入力Ｓｆに
入力されている。前記選択器４２Ｂの入力Ａｆには、加
算器４１Ｄによって求められたブランチメトリックＢ１
１-１１k とパスメトリックＰ１１k-1 との加算値が入
力されており、他方の入力Ｂｆには、加算器４１Ｃか
ら、ブランチメトリックＢ１１- ０１k とパスメトリッ
クＰ１０k-1 との加算値が入力されている。この選択器
４２Ｂは、出力Ｙｆからレジスタ３４Ｄに、入力Ｓｆが
１であるときには入力Ａｆの値を選択して出力し、入力
Ｓｆが０であるときには入力Ｂｆへの入力を出力する。
これによって、レジスタ３４Ｄに保持されるべきパスメ
トリックは、前記式５または式６で示すようになる。
リックＢ１１k+1 は、加算器４４Ｂにおいて、レジスタ
３４Ａに保持されているパスメトリックＰ００k-1 と加
算された後、１段パイプライン処理のレジスタ４５Ｂに
入力される。レジスタ４５Ｂの出力は、比較器４３Ｂの
入力Ｂｄに入力されており、したがって比較器４３Ｂに
は、前記加算器４４Ｂの出力が１サイクル後に得られる
ことになる。レジスタ３４Ｄに保持されているパスメト
リックＰ１１k-1 は、この比較器４３Ｂの入力Ａｄに入
力されている。この比較器４３Ｂは、Ａｄ＜Ｂｄのとき
に出力Ｙｄから１を出力し、それ以外では０を出力す
る。したがってこの比較器４３Ｂは、前記式２２で示す
比較演算を行い、その出力は、データ復号部２４の入力
Ｃ２に入力されるとともに、選択器４２Ｂの入力Ｓｆに
入力されている。前記選択器４２Ｂの入力Ａｆには、加
算器４１Ｄによって求められたブランチメトリックＢ１
１-１１k とパスメトリックＰ１１k-1 との加算値が入
力されており、他方の入力Ｂｆには、加算器４１Ｃか
ら、ブランチメトリックＢ１１- ０１k とパスメトリッ
クＰ１０k-1 との加算値が入力されている。この選択器
４２Ｂは、出力Ｙｆからレジスタ３４Ｄに、入力Ｓｆが
１であるときには入力Ａｆの値を選択して出力し、入力
Ｓｆが０であるときには入力Ｂｆへの入力を出力する。
これによって、レジスタ３４Ｄに保持されるべきパスメ
トリックは、前記式５または式６で示すようになる。
【００８１】上述のように構成されたＡＣＳ部２３は、
レジスタ４５Ａ，４５Ｂを挿入することによって、加算
器４１Ａ，４１Ｂ，４１Ｃ，４１Ｄ，４１Ｅ，４１Ｆ
と、比較器４３Ａ，４３Ｂとの並列処理が可能となり、
前述の図９で示すビタビ復号器１のＡＣＳ部３の最大ク
ロック周波数ｆｍａｘが、 ｆｍａｘ＝１／（ｔｃｏ＋ｔａｄｄ＋ｔｃｍｐ＋ｔｓｅｌ＋ｔｓｕ） …（２８） で表されるのに対して、ｔａｄｄ≦ｔｃｍｐであるときには、 ｆｍａｘ＝１／（ｔｃｏ＋ｔｃｍｐ＋ｔｓｅｌ＋ｔｓｕ） …（２９） とすることができ、ｔａｄｄ＞ｔｃｍｐである場合には、 ｆｍａｘ＝１／（ｔｃｏ＋ｔａｄｄ＋ｔｓｅｌ＋ｔｓｕ） …（３０） とすることができる。ただし、ｔａｄｄは加算器５Ａ，
５Ｂ，５Ｃ，５Ｄ，５Ｅ，５Ｆ；４１Ａ，４１Ｂ，４１
Ｃ，４１Ｄ，４１Ｅ，４１Ｆでの遅延時間であり、ｔｃ
ｍｐは比較器７Ａ，７Ｂ；４３Ａ，４３Ｂでの遅延時間
であり、ｔｓｅｌは選択器８Ａ，８Ｂ；４２Ａ，４２Ｂ
での遅延時間であり、ｔｃｏはレジスタ６Ａ，６Ｂ，６
Ｃ，６Ｄ；３４Ａ，３４Ｂ，３４Ｃ，３４Ｄの出力確定
時間であり、ｔｓｕはレジスタ６Ａ，６Ｂ，６Ｃ，６
Ｄ；３４Ａ，３４Ｂ，３４Ｃ，３４Ｄのセットアップ時
間である。
レジスタ４５Ａ，４５Ｂを挿入することによって、加算
器４１Ａ，４１Ｂ，４１Ｃ，４１Ｄ，４１Ｅ，４１Ｆ
と、比較器４３Ａ，４３Ｂとの並列処理が可能となり、
前述の図９で示すビタビ復号器１のＡＣＳ部３の最大ク
ロック周波数ｆｍａｘが、 ｆｍａｘ＝１／（ｔｃｏ＋ｔａｄｄ＋ｔｃｍｐ＋ｔｓｅｌ＋ｔｓｕ） …（２８） で表されるのに対して、ｔａｄｄ≦ｔｃｍｐであるときには、 ｆｍａｘ＝１／（ｔｃｏ＋ｔｃｍｐ＋ｔｓｅｌ＋ｔｓｕ） …（２９） とすることができ、ｔａｄｄ＞ｔｃｍｐである場合には、 ｆｍａｘ＝１／（ｔｃｏ＋ｔａｄｄ＋ｔｓｅｌ＋ｔｓｕ） …（３０） とすることができる。ただし、ｔａｄｄは加算器５Ａ，
５Ｂ，５Ｃ，５Ｄ，５Ｅ，５Ｆ；４１Ａ，４１Ｂ，４１
Ｃ，４１Ｄ，４１Ｅ，４１Ｆでの遅延時間であり、ｔｃ
ｍｐは比較器７Ａ，７Ｂ；４３Ａ，４３Ｂでの遅延時間
であり、ｔｓｅｌは選択器８Ａ，８Ｂ；４２Ａ，４２Ｂ
での遅延時間であり、ｔｃｏはレジスタ６Ａ，６Ｂ，６
Ｃ，６Ｄ；３４Ａ，３４Ｂ，３４Ｃ，３４Ｄの出力確定
時間であり、ｔｓｕはレジスタ６Ａ，６Ｂ，６Ｃ，６
Ｄ；３４Ａ，３４Ｂ，３４Ｃ，３４Ｄのセットアップ時
間である。
【００８２】したがって本発明では、ｔｃｍｐとｔａｄ
ｄとの小さい方の遅延時間の影響がなくなり、高速動作
を行うことができる。
ｄとの小さい方の遅延時間の影響がなくなり、高速動作
を行うことができる。
【００８３】なお、加算器４４Ａ，４４Ｂでの加算によ
る遅延時間とレジスタ４５Ａ，４５Ｂでのセットアップ
時間との和は、前記式２９または式３０の右辺における
合計遅延時間よりも短く、最大クロック周波数ｆｍａｘ
に影響を及ぼすことはない。また、演算器２７Ａ，２７
Ｂでの演算も、レジスタ３３Ｅ，３３Ｆによって、加算
器４４Ａ，４４Ｂでの加算処理および比較器４３Ａ，４
３Ｂでの比較処理と並列に行うことができ、前記最大ク
ロック周波数ｆｍａｘに影響を及ぼすことはない。
る遅延時間とレジスタ４５Ａ，４５Ｂでのセットアップ
時間との和は、前記式２９または式３０の右辺における
合計遅延時間よりも短く、最大クロック周波数ｆｍａｘ
に影響を及ぼすことはない。また、演算器２７Ａ，２７
Ｂでの演算も、レジスタ３３Ｅ，３３Ｆによって、加算
器４４Ａ，４４Ｂでの加算処理および比較器４３Ａ，４
３Ｂでの比較処理と並列に行うことができ、前記最大ク
ロック周波数ｆｍａｘに影響を及ぼすことはない。
【００８４】さらにまた、上述の例ではレジスタ４５
Ａ，４５Ｂは、加算器４４Ａ，４４Ｂと比較器４３Ａ，
４３Ｂとの間に介在されているけれども、加算器４４
Ａ，４４Ｂの入力側から比較器４３Ａ，４３Ｂの出力側
までの間のいずれの箇所に介在されてもよい。
Ａ，４５Ｂは、加算器４４Ａ，４４Ｂと比較器４３Ａ，
４３Ｂとの間に介在されているけれども、加算器４４
Ａ，４４Ｂの入力側から比較器４３Ａ，４３Ｂの出力側
までの間のいずれの箇所に介在されてもよい。
【００８５】また、タイミング回路２６におけるレジス
タの段数は、ブランチメトリック演算器２２の出力に対
するパイプライン処理の段数に対応して決定される。す
なわち、図１で示すように、パイプライン処理の段数が
０段である場合には、レジスタは３１Ａ，３２Ａ，３３
Ａ；３１Ｂ，３２Ｂ，３３Ｂ；３１Ｃ，３２Ｃ，３３
Ｃ；３１Ｄ，３２Ｄ，３３Ｄのそれぞれ３段ずつとな
り、パイプライン処理の段数が１段である場合には、レ
ジスタは２段ずつとなり、パイプライン処理の段数が２
段である場合には、レジスタは１段ずつとなり…、場合
によっては、演算器２７Ａ，２７Ｂの出力側にタイミン
グ回路を設ける必要もある。
タの段数は、ブランチメトリック演算器２２の出力に対
するパイプライン処理の段数に対応して決定される。す
なわち、図１で示すように、パイプライン処理の段数が
０段である場合には、レジスタは３１Ａ，３２Ａ，３３
Ａ；３１Ｂ，３２Ｂ，３３Ｂ；３１Ｃ，３２Ｃ，３３
Ｃ；３１Ｄ，３２Ｄ，３３Ｄのそれぞれ３段ずつとな
り、パイプライン処理の段数が１段である場合には、レ
ジスタは２段ずつとなり、パイプライン処理の段数が２
段である場合には、レジスタは１段ずつとなり…、場合
によっては、演算器２７Ａ，２７Ｂの出力側にタイミン
グ回路を設ける必要もある。
【００８６】本発明の実施の第２の形態について、図２
に基づいて説明すれば以下のとおりである。
に基づいて説明すれば以下のとおりである。
【００８７】前記式２３で示すブランチメトリックの演
算式を変形すると、 （ｙ−ｄｎ）2 ＝ｙ2 −２・ｙ・ｄｎ＋ｄｎ2 …（３１） となる。ここで、ｙ2 は、各ブランチメトリックに共通
であり、各ブランチメトリックには、前述のようにその
相対値が重要であり、したがって右辺を、 −２・ｙ・ｄｎ＋ｄｎ2 …（３２） と変形することができる。
算式を変形すると、 （ｙ−ｄｎ）2 ＝ｙ2 −２・ｙ・ｄｎ＋ｄｎ2 …（３１） となる。ここで、ｙ2 は、各ブランチメトリックに共通
であり、各ブランチメトリックには、前述のようにその
相対値が重要であり、したがって右辺を、 −２・ｙ・ｄｎ＋ｄｎ2 …（３２） と変形することができる。
【００８８】ここで、各期待値ｄｎの公約数をＬとし
て、ｄｎ＝Ｍｎ・Ｌとすると、上式は、 −２・ｙ・Ｍｎ・Ｌ＋Ｍｎ2 ・Ｌ2 …（３３） となる。また、すべてのブランチメトリックを同じ値で
割っても、割切れれば大小関係の精度は失われないの
で、上式をＬで割ると、 −２・ｙ・Ｍｎ＋Ｍｎ2 ・Ｌ …（３４） となる。さらにＭｎ・Ｌが偶数であるとすると、上式を
２で割ることができ、 −ｙ・Ｍｎ＋Ｍｎ2 ・Ｌ／２ …（３５） と表すことができる。
て、ｄｎ＝Ｍｎ・Ｌとすると、上式は、 −２・ｙ・Ｍｎ・Ｌ＋Ｍｎ2 ・Ｌ2 …（３３） となる。また、すべてのブランチメトリックを同じ値で
割っても、割切れれば大小関係の精度は失われないの
で、上式をＬで割ると、 −２・ｙ・Ｍｎ＋Ｍｎ2 ・Ｌ …（３４） となる。さらにＭｎ・Ｌが偶数であるとすると、上式を
２で割ることができ、 −ｙ・Ｍｎ＋Ｍｎ2 ・Ｌ／２ …（３５） と表すことができる。
【００８９】したがって、前記式１９，２０に沿った前
記演算器２７Ａ，２７Ｂでのブランチメトリック演算
は、上記式３５を用いると、 Ｂ００k+1 ＝Ｂ１１- ０１k ＋Ｂ０１- ００k+1 −Ｂ００- ００k+1 ＝（ｙk −ｄ３）2 ＋（ｙk+1 −ｄ１）2 −（ｙk+1 −ｄ０）2 ＝（−ｙk ・Ｍ３＋Ｍ３2 ・Ｌ／２） ＋（−ｙk+1 ・Ｍ１＋Ｍ１2 ・Ｌ／２） −（−ｙk+1 ・Ｍ０＋Ｍ０2 ・Ｌ／２） ＝−ｙk ・Ｍ３＋ｙk+1 ・（−Ｍ１＋Ｍ０） ＋（Ｍ３2 ＋Ｍ１2 −Ｍ０2 ）・Ｌ／２ …（３６） Ｂ１１k+1 ＝Ｂ００- １０k ＋Ｂ１０- １１k+1 −Ｂ１１- １１k+1 ＝（ｙk −ｄ１）2 ＋（ｙk+1 −ｄ３）2 −（ｙk+1 −ｄ４）2 ＝（−ｙk ・Ｍ１＋Ｍ１2 ・Ｌ／２） ＋（−ｙk+1 ・Ｍ３＋Ｍ３2 ・Ｌ／２） −（−ｙk+1 ・Ｍ４＋Ｍ４2 ・Ｌ／２） ＝−ｙk ・Ｍ１＋ｙk+1 ・（−Ｍ３＋Ｍ４） ＋（Ｍ１2 ＋Ｍ３2 −Ｍ４2 ）・Ｌ／２ …（３７） とすることができる。
記演算器２７Ａ，２７Ｂでのブランチメトリック演算
は、上記式３５を用いると、 Ｂ００k+1 ＝Ｂ１１- ０１k ＋Ｂ０１- ００k+1 −Ｂ００- ００k+1 ＝（ｙk −ｄ３）2 ＋（ｙk+1 −ｄ１）2 −（ｙk+1 −ｄ０）2 ＝（−ｙk ・Ｍ３＋Ｍ３2 ・Ｌ／２） ＋（−ｙk+1 ・Ｍ１＋Ｍ１2 ・Ｌ／２） −（−ｙk+1 ・Ｍ０＋Ｍ０2 ・Ｌ／２） ＝−ｙk ・Ｍ３＋ｙk+1 ・（−Ｍ１＋Ｍ０） ＋（Ｍ３2 ＋Ｍ１2 −Ｍ０2 ）・Ｌ／２ …（３６） Ｂ１１k+1 ＝Ｂ００- １０k ＋Ｂ１０- １１k+1 −Ｂ１１- １１k+1 ＝（ｙk −ｄ１）2 ＋（ｙk+1 −ｄ３）2 −（ｙk+1 −ｄ４）2 ＝（−ｙk ・Ｍ１＋Ｍ１2 ・Ｌ／２） ＋（−ｙk+1 ・Ｍ３＋Ｍ３2 ・Ｌ／２） −（−ｙk+1 ・Ｍ４＋Ｍ４2 ・Ｌ／２） ＝−ｙk ・Ｍ１＋ｙk+1 ・（−Ｍ３＋Ｍ４） ＋（Ｍ１2 ＋Ｍ３2 −Ｍ４2 ）・Ｌ／２ …（３７） とすることができる。
【００９０】ここで、ＰＲ（１，２，１）特性の場合、
前述のように、期待値はｄ０，ｄ１，ｄ３，ｄ４の４値
であり、入力データｙ、すなわち前段のアナログ／ディ
ジタル変換器の出力中心が０となるように調整されてい
るとすると、前記期待値は、 ｄ０＝−２／Ｌ ｄ１＝−１・Ｌ ｄ３＝＋１・Ｌ ｄ４＝＋２・Ｌ …（３８） となる。
前述のように、期待値はｄ０，ｄ１，ｄ３，ｄ４の４値
であり、入力データｙ、すなわち前段のアナログ／ディ
ジタル変換器の出力中心が０となるように調整されてい
るとすると、前記期待値は、 ｄ０＝−２／Ｌ ｄ１＝−１・Ｌ ｄ３＝＋１・Ｌ ｄ４＝＋２・Ｌ …（３８） となる。
【００９１】すなわち、Ｍ０＝−２，Ｍ１＝−１，Ｍ３
＝＋１，Ｍ４＝＋２となり、これを前記式３６に代入す
ると、 Ｂ００k+1 ＝−ｙk ・Ｍ３＋ｙk+1 ・（−Ｍ１＋Ｍ０） ＋（Ｍ３2 ＋Ｍ１2 −Ｍ０2 ）・Ｌ／２ ＝−ｙk ・（＋１）＋ｙk+1 ・｛−（−１）＋（−２）｝ ＋｛（＋１）2 ＋（−１）2 −（−２）2 ｝・Ｌ／２ ＝−（ｙk ＋ｙk+1 ）＋（−Ｌ） …（３９） となる。
＝＋１，Ｍ４＝＋２となり、これを前記式３６に代入す
ると、 Ｂ００k+1 ＝−ｙk ・Ｍ３＋ｙk+1 ・（−Ｍ１＋Ｍ０） ＋（Ｍ３2 ＋Ｍ１2 −Ｍ０2 ）・Ｌ／２ ＝−ｙk ・（＋１）＋ｙk+1 ・｛−（−１）＋（−２）｝ ＋｛（＋１）2 ＋（−１）2 −（−２）2 ｝・Ｌ／２ ＝−（ｙk ＋ｙk+1 ）＋（−Ｌ） …（３９） となる。
【００９２】ここで、負の数を２の補数形式で表現する
と、 Ｂ００k+1 ＝Ｉｎｖ（ｙk ＋ｙk+1 ）＋１＋（−Ｌ） ＝Ｉｎｖ（ｙk ＋ｙk+1 ）＋（−Ｌ＋１） …（４０） と表すことができる。ただし、Ｉｎｖ（ｘ）は、全ビッ
トの反転を表し、また＋１は、全ビットの反転が−１倍
してから１を減算した値に等しくなるので、正確に−１
倍とするための補正値である。
と、 Ｂ００k+1 ＝Ｉｎｖ（ｙk ＋ｙk+1 ）＋１＋（−Ｌ） ＝Ｉｎｖ（ｙk ＋ｙk+1 ）＋（−Ｌ＋１） …（４０） と表すことができる。ただし、Ｉｎｖ（ｘ）は、全ビッ
トの反転を表し、また＋１は、全ビットの反転が−１倍
してから１を減算した値に等しくなるので、正確に−１
倍とするための補正値である。
【００９３】前記式３７についても、前記Ｍｎを代入す
ると、 Ｂ１１k+1 ＝−ｙk ・Ｍ１＋ｙk+1 ・（−Ｍ３＋Ｍ４） ＋（Ｍ１2 ＋Ｍ３2 −Ｍ４2 ）・Ｌ／２ ＝−ｙk ・（−１）＋ｙk+1 ・｛−（＋１）＋（＋２）｝ ＋｛（−１）2 ＋（＋１）2 −（＋２）2 ｝・Ｌ／２ ＝ｙk ＋ｙk+1 ＋（−Ｌ） …（４１） となる。
ると、 Ｂ１１k+1 ＝−ｙk ・Ｍ１＋ｙk+1 ・（−Ｍ３＋Ｍ４） ＋（Ｍ１2 ＋Ｍ３2 −Ｍ４2 ）・Ｌ／２ ＝−ｙk ・（−１）＋ｙk+1 ・｛−（＋１）＋（＋２）｝ ＋｛（−１）2 ＋（＋１）2 −（＋２）2 ｝・Ｌ／２ ＝ｙk ＋ｙk+1 ＋（−Ｌ） …（４１） となる。
【００９４】このような式４０および式４１を用いてブ
ランチメトリックＢ００k+1 およびＢ１１k+1 をそれぞ
れ求めるようにした本発明の実施の第２の形態のビタビ
復号器５１は、図２で示すように構成することができ
る。なお、このビタビ復号器５１において、前述のビタ
ビ復号器２１に類似し、対応する部分には同一の参照符
号を付して、その説明を省略する。
ランチメトリックＢ００k+1 およびＢ１１k+1 をそれぞ
れ求めるようにした本発明の実施の第２の形態のビタビ
復号器５１は、図２で示すように構成することができ
る。なお、このビタビ復号器５１において、前述のビタ
ビ復号器２１に類似し、対応する部分には同一の参照符
号を付して、その説明を省略する。
【００９５】このビタビ復号器５１では、ＡＣＳ部５２
に設けられる演算器５３Ａ，５３Ｂは、アナログ／ディ
ジタル変換器からの入力データｙを入力とし、それぞれ
前記式４０および式４１に対応している。演算器５３Ａ
は、入力データｙの１サイクル遅延用のレジスタ５４Ａ
と、そのレジスタ５４Ａでの遅延値と入力値との加算を
行う加算器５５Ａと、パイプライン処理用のレジスタ５
６Ａと、該レジスタ５６Ａのデータを全ビット反転する
反転器５７と、定数（−Ｌ＋１）を加算する加算器５８
Ａと、パイプライン処理用のレジスタ５９Ａとを備えて
構成されている。
に設けられる演算器５３Ａ，５３Ｂは、アナログ／ディ
ジタル変換器からの入力データｙを入力とし、それぞれ
前記式４０および式４１に対応している。演算器５３Ａ
は、入力データｙの１サイクル遅延用のレジスタ５４Ａ
と、そのレジスタ５４Ａでの遅延値と入力値との加算を
行う加算器５５Ａと、パイプライン処理用のレジスタ５
６Ａと、該レジスタ５６Ａのデータを全ビット反転する
反転器５７と、定数（−Ｌ＋１）を加算する加算器５８
Ａと、パイプライン処理用のレジスタ５９Ａとを備えて
構成されている。
【００９６】これに対して、演算器５３Ｂは、入力デー
タｙとその１サイクル遅延した値との加算を行うための
レジスタ５４Ｂおよび加算器５５Ｂと、パイプライン処
理用のレジスタ５６Ｂと、定数（−Ｌ）を加算する加算
器５８Ｂと、パイプライン処理用のレジスタ５９Ｂとを
備えて構成されている。なお、レジスタ５４Ｂ、加算器
５５Ｂおよびレジスタ５６Ｂは、前述のレジスタ５４
Ａ、加算器５５Ａおよびレジスタ５６Ａにそれぞれ対応
しており、加算器５８Ｂに前記レジスタ５６Ａからの出
力を直接入力することによって、構成を簡略化するよう
にしてもよい。
タｙとその１サイクル遅延した値との加算を行うための
レジスタ５４Ｂおよび加算器５５Ｂと、パイプライン処
理用のレジスタ５６Ｂと、定数（−Ｌ）を加算する加算
器５８Ｂと、パイプライン処理用のレジスタ５９Ｂとを
備えて構成されている。なお、レジスタ５４Ｂ、加算器
５５Ｂおよびレジスタ５６Ｂは、前述のレジスタ５４
Ａ、加算器５５Ａおよびレジスタ５６Ａにそれぞれ対応
しており、加算器５８Ｂに前記レジスタ５６Ａからの出
力を直接入力することによって、構成を簡略化するよう
にしてもよい。
【００９７】このように構成することによって、減算器
が不要となり、また加算器５８Ａ，５８Ｂにおける一方
の入力が定数となって、該加算器５８Ａ，５８Ｂの構成
を簡略化することもでき、回路構成を簡略化することが
できる。
が不要となり、また加算器５８Ａ，５８Ｂにおける一方
の入力が定数となって、該加算器５８Ａ，５８Ｂの構成
を簡略化することもでき、回路構成を簡略化することが
できる。
【００９８】本発明の実施の第３の形態について、図３
に基づいて説明すれば以下のとおりである。
に基づいて説明すれば以下のとおりである。
【００９９】図３は、本発明の実施の第３の形態のビタ
ビ復号器６１の構成を示すブロック図である。このビタ
ビ復号器６１は、前段の等化器が、前記図８（ｂ）で示
すＰＲ（１，１）特性の場合を想定している。したがっ
て、ブランチメトリック演算器６２の各出力Ａ，Ｂ，
Ｃ，Ｄからは、それぞれ、 出力Ａ：Ｂ００- ００k ＝Ｂ０１- ００k ＝（ｙk −ｄ０）2 …（４２） 出力Ｂ：Ｂ００- １０k ＝（ｙk −ｄ１）2 …（４３） 出力Ｃ：Ｂ１０- １１k ＝（ｙk −ｄ１）2 …（４４） 出力Ｄ：Ｂ１１- １１k ＝Ｂ１０- １１k ＝（ｙk −ｄ２）2 …（４５） が出力される。
ビ復号器６１の構成を示すブロック図である。このビタ
ビ復号器６１は、前段の等化器が、前記図８（ｂ）で示
すＰＲ（１，１）特性の場合を想定している。したがっ
て、ブランチメトリック演算器６２の各出力Ａ，Ｂ，
Ｃ，Ｄからは、それぞれ、 出力Ａ：Ｂ００- ００k ＝Ｂ０１- ００k ＝（ｙk −ｄ０）2 …（４２） 出力Ｂ：Ｂ００- １０k ＝（ｙk −ｄ１）2 …（４３） 出力Ｃ：Ｂ１０- １１k ＝（ｙk −ｄ１）2 …（４４） 出力Ｄ：Ｂ１１- １１k ＝Ｂ１０- １１k ＝（ｙk −ｄ２）2 …（４５） が出力される。
【０１００】したがって、前記式３６，式３７と同様に
して、ブランチメトリックＢ００k+1 ，Ｂ００k+1 を求
めると、 Ｂ００k+1 ＝Ｂ１１- ０１k ＋Ｂ０１- ００k+1 −Ｂ００- ００k+1 ＝（−２・ｙk ・ｄ１＋ｄ１2 ） ＋（−２・ｙk+1 ・ｄ０＋ｄ０2 ） −（−２・ｙk+1 ・ｄ０＋ｄ０2 ） ＝−２・ｙk ・ｄ１＋ｄ１2 ＝Ｂ１１- ０１k …（４６） Ｂ１１k+1 ＝Ｂ００- １０k ＋Ｂ１０- １１k+1 −Ｂ１１- １１k+1 ＝（−２・ｙk ・ｄ１＋ｄ１2 ） ＋（−２・ｙk+1 ・ｄ２＋ｄ２2 ） −（−２・ｙk+1 ・ｄ２＋ｄ２2 ） ＝−２・ｙk ・ｄ１＋ｄ１2 ＝Ｂ００- １０k ＝Ｂ００k+1 …（４７） となる。
して、ブランチメトリックＢ００k+1 ，Ｂ００k+1 を求
めると、 Ｂ００k+1 ＝Ｂ１１- ０１k ＋Ｂ０１- ００k+1 −Ｂ００- ００k+1 ＝（−２・ｙk ・ｄ１＋ｄ１2 ） ＋（−２・ｙk+1 ・ｄ０＋ｄ０2 ） −（−２・ｙk+1 ・ｄ０＋ｄ０2 ） ＝−２・ｙk ・ｄ１＋ｄ１2 ＝Ｂ１１- ０１k …（４６） Ｂ１１k+1 ＝Ｂ００- １０k ＋Ｂ１０- １１k+1 −Ｂ１１- １１k+1 ＝（−２・ｙk ・ｄ１＋ｄ１2 ） ＋（−２・ｙk+1 ・ｄ２＋ｄ２2 ） −（−２・ｙk+1 ・ｄ２＋ｄ２2 ） ＝−２・ｙk ・ｄ１＋ｄ１2 ＝Ｂ００- １０k ＝Ｂ００k+1 …（４７） となる。
【０１０１】したがって、ブランチメトリックＢ００
k+1 ，Ｂ１１k+1 を特別に演算する必要はなく、通常の
ブランチメトリックＢ１１- ０１k またはＢ００- １０
k を流用すればよく、ＡＣＳ部６３は、前述のＡＣＳ本
体演算部２８のみの構成とすることができる。このよう
にして、回路構成を簡略化することができる。
k+1 ，Ｂ１１k+1 を特別に演算する必要はなく、通常の
ブランチメトリックＢ１１- ０１k またはＢ００- １０
k を流用すればよく、ＡＣＳ部６３は、前述のＡＣＳ本
体演算部２８のみの構成とすることができる。このよう
にして、回路構成を簡略化することができる。
【０１０２】なお、この図３のビタビ復号器６１では、
ブランチメトリックＢ００k+1 としてブランチメトリッ
ク演算器６２の出力Ｃを用い、ブランチメトリックＢ１
１k+1 として出力Ｂを用いるようにしているけれども、
上式から明らかなように、ブランチメトリックＢ００
k+1 ，Ｂ１１k+1 に、出力Ｂ，Ｃのいずれかを共通に用
いるようにしてもよい。
ブランチメトリックＢ００k+1 としてブランチメトリッ
ク演算器６２の出力Ｃを用い、ブランチメトリックＢ１
１k+1 として出力Ｂを用いるようにしているけれども、
上式から明らかなように、ブランチメトリックＢ００
k+1 ，Ｂ１１k+1 に、出力Ｂ，Ｃのいずれかを共通に用
いるようにしてもよい。
【０１０３】本発明の実施の第４の形態について、図４
に基づいて説明すれば以下のとおりである。
に基づいて説明すれば以下のとおりである。
【０１０４】図４は、本発明の実施の第４の形態のビタ
ビ復号器におけるＡＣＳ本体演算部７１の構成を示すブ
ロック図である。このＡＣＳ本体演算部７１には、前記
演算器２７Ａ，２７Ｂなどから、ブランチメトリックＢ
００k+1 ，Ｂ１１k+1 が入力されるとともに、前記タイ
ミング回路２６などからブランチメトリックＢ００-０
０k-1 ，Ｂ０１- ００k-1 ，Ｂ１０- １１k-1 ，Ｂ１１
- １１k-1 が入力される。
ビ復号器におけるＡＣＳ本体演算部７１の構成を示すブ
ロック図である。このＡＣＳ本体演算部７１には、前記
演算器２７Ａ，２７Ｂなどから、ブランチメトリックＢ
００k+1 ，Ｂ１１k+1 が入力されるとともに、前記タイ
ミング回路２６などからブランチメトリックＢ００-０
０k-1 ，Ｂ０１- ００k-1 ，Ｂ１０- １１k-1 ，Ｂ１１
- １１k-1 が入力される。
【０１０５】注目すべきは、このＡＣＳ本体演算部７１
では、前記ビタビ復号器１１と同様に、レジスタ３４
Ａ，３４Ｂ，３４Ｃ，３４Ｄに保持されるパスメトリッ
クは、パスメトリック監視回路７２で監視されており、
いずれかのレジスタでオーバーフローが生じると、各レ
ジスタ３４Ａ，３４Ｂ，３４Ｃ，３４Ｄの後段側に個別
的に配置されるオーバーフロー防止回路７３Ａ，７３
Ｂ，７３Ｃ，７３Ｄが、一斉に前記オーバーフロー防止
演算を行うことである。
では、前記ビタビ復号器１１と同様に、レジスタ３４
Ａ，３４Ｂ，３４Ｃ，３４Ｄに保持されるパスメトリッ
クは、パスメトリック監視回路７２で監視されており、
いずれかのレジスタでオーバーフローが生じると、各レ
ジスタ３４Ａ，３４Ｂ，３４Ｃ，３４Ｄの後段側に個別
的に配置されるオーバーフロー防止回路７３Ａ，７３
Ｂ，７３Ｃ，７３Ｄが、一斉に前記オーバーフロー防止
演算を行うことである。
【０１０６】しかしながら、前記式２１，式２２におい
て、右辺はパスメトリックの演算結果を１サイクル遅延
したものであるから、前記オーバーフロー防止演算を行
うと、左辺の演算結果にはオーバーフロー防止演算が行
われ、右辺の演算結果にはオーバーフロー防止演算が行
われていないという問題が生じる。
て、右辺はパスメトリックの演算結果を１サイクル遅延
したものであるから、前記オーバーフロー防止演算を行
うと、左辺の演算結果にはオーバーフロー防止演算が行
われ、右辺の演算結果にはオーバーフロー防止演算が行
われていないという問題が生じる。
【０１０７】このため、ＡＣＳ本体演算部７１では、前
記加算器４４Ａおよびレジスタ４５Ａと並列に加算器７
４Ａおよびレジスタ７５Ａを設け、加算器７４Ａには、
前記オーバーフロー防止回路７３Ｄを介して出力される
レジスタ３４Ｄのパスメトリックが、オーバーフロー防
止回路７６Ａを介して入力されている。このオーバーフ
ロー防止回路７６Ａは、オーバーフローが生じないよう
に、入力Ｘｈに入力されたパスメトリックに対して、常
時、一定値を減算するなどしてオーバーフロー防止演算
を行い、出力Ｙｈから前記加算器７４Ａへ出力する。
記加算器４４Ａおよびレジスタ４５Ａと並列に加算器７
４Ａおよびレジスタ７５Ａを設け、加算器７４Ａには、
前記オーバーフロー防止回路７３Ｄを介して出力される
レジスタ３４Ｄのパスメトリックが、オーバーフロー防
止回路７６Ａを介して入力されている。このオーバーフ
ロー防止回路７６Ａは、オーバーフローが生じないよう
に、入力Ｘｈに入力されたパスメトリックに対して、常
時、一定値を減算するなどしてオーバーフロー防止演算
を行い、出力Ｙｈから前記加算器７４Ａへ出力する。
【０１０８】したがって、レジスタ７５Ａに保持される
パスメトリックはオーバーフロー防止演算が行われたも
のであり、前記レジスタ４５Ａのパスメトリックと、選
択器７７Ａによって選択されて、前記比較器４３Ａの入
力Ｂｃに入力される。なお、加算器４４Ｂおよびレジス
タ４５Ｂに関しても同様に、加算器７４Ｂおよびレジス
タ７５Ｂが並列に設けられるとともに、その入力側には
オーバーフロー防止回路７６Ｂが設けられ、出力側には
選択器７７Ｂが設けられる。
パスメトリックはオーバーフロー防止演算が行われたも
のであり、前記レジスタ４５Ａのパスメトリックと、選
択器７７Ａによって選択されて、前記比較器４３Ａの入
力Ｂｃに入力される。なお、加算器４４Ｂおよびレジス
タ４５Ｂに関しても同様に、加算器７４Ｂおよびレジス
タ７５Ｂが並列に設けられるとともに、その入力側には
オーバーフロー防止回路７６Ｂが設けられ、出力側には
選択器７７Ｂが設けられる。
【０１０９】パスメトリック監視回路７２は、通常時に
はローレベルを出力しており、オーバーフローを検知す
るとハイレベルを出力する。この出力は、オーバーフロ
ー防止回路７３Ａ，７３Ｂ，７３Ｃ，７３Ｄの入力Ｓｇ
に入力されるとともに、選択器７７Ａ，７７Ｂの入力Ｓ
ｉに入力される。オーバーフロー防止回路７３Ａ，７３
Ｂ，７３Ｃ，７３Ｄは、前記入力Ｓｇがローレベルであ
るときには、入力Ｘｇに入力される各レジスタ３４Ａ，
３４Ｂ，３４Ｃ，３４Ｄのデータを出力Ｙｇから、その
まま出力しており、入力Ｓｇがハイレベルとなると、オ
ーバーフロー防止演算を行う。これに対して、選択器７
７Ａ，７７Ｂは、入力Ｓｉがローレベルである通常時に
は、入力Ｂｉに入力されるレジスタ４５Ａ，４５Ｂのス
トア内容を出力Ｙｉからそれぞれ出力しており、前記入
力Ｓｉがハイレベルとなるオーバーフロー防止演算時に
は、入力Ａｉに入力されるレジスタ７５Ａ，７５Ｂのス
トア内容を選択して出力する。
はローレベルを出力しており、オーバーフローを検知す
るとハイレベルを出力する。この出力は、オーバーフロ
ー防止回路７３Ａ，７３Ｂ，７３Ｃ，７３Ｄの入力Ｓｇ
に入力されるとともに、選択器７７Ａ，７７Ｂの入力Ｓ
ｉに入力される。オーバーフロー防止回路７３Ａ，７３
Ｂ，７３Ｃ，７３Ｄは、前記入力Ｓｇがローレベルであ
るときには、入力Ｘｇに入力される各レジスタ３４Ａ，
３４Ｂ，３４Ｃ，３４Ｄのデータを出力Ｙｇから、その
まま出力しており、入力Ｓｇがハイレベルとなると、オ
ーバーフロー防止演算を行う。これに対して、選択器７
７Ａ，７７Ｂは、入力Ｓｉがローレベルである通常時に
は、入力Ｂｉに入力されるレジスタ４５Ａ，４５Ｂのス
トア内容を出力Ｙｉからそれぞれ出力しており、前記入
力Ｓｉがハイレベルとなるオーバーフロー防止演算時に
は、入力Ａｉに入力されるレジスタ７５Ａ，７５Ｂのス
トア内容を選択して出力する。
【０１１０】したがって、比較器４３Ａ，４３Ｂの入力
Ａｃ，Ａｄと、入力Ｂｃ，Ｂｄとに同時にオーバーフロ
ー防止演算が施された値が入力されることになり、前記
パイプライン処理によって演算処理速度の高速化を図っ
ても、オーバーフロー防止演算も行うことができる。
Ａｃ，Ａｄと、入力Ｂｃ，Ｂｄとに同時にオーバーフロ
ー防止演算が施された値が入力されることになり、前記
パイプライン処理によって演算処理速度の高速化を図っ
ても、オーバーフロー防止演算も行うことができる。
【０１１１】本発明の実施の第５の形態について、図５
に基づいて説明すれば以下のとおりである。
に基づいて説明すれば以下のとおりである。
【０１１２】図５は、本発明の実施の第５の形態のビタ
ビ復号器におけるＡＣＳ本体演算部８１の構成を示すブ
ロック図である。このＡＣＳ本体演算部８１において、
前述のＡＣＳ本体演算部７１に類似し、対応する部分に
は同一の参照符号を付して、その説明を省略する。注目
すべきは、このＡＣＳ本体演算部８１では、前記オーバ
ーフロー防止回路７３Ａ，７３Ｂ，７３Ｃ，７３Ｄが、
それぞれレジスタ３４Ａ，３４Ｂ，３４Ｃ，３４Ｄの前
段側に設けられていることである。また、加算器４４
Ａ，４４Ｂの前段側にも、オーバーフロー防止回路７３
Ｅ，７３Ｆがそれぞれ設けられており、レジスタ３４
Ｄ，３４Ａのストア内容が、このオーバーフロー防止回
路７３Ｅ，７３Ｆを介して加算器４４Ａ，４４Ｂに入力
されることになる。
ビ復号器におけるＡＣＳ本体演算部８１の構成を示すブ
ロック図である。このＡＣＳ本体演算部８１において、
前述のＡＣＳ本体演算部７１に類似し、対応する部分に
は同一の参照符号を付して、その説明を省略する。注目
すべきは、このＡＣＳ本体演算部８１では、前記オーバ
ーフロー防止回路７３Ａ，７３Ｂ，７３Ｃ，７３Ｄが、
それぞれレジスタ３４Ａ，３４Ｂ，３４Ｃ，３４Ｄの前
段側に設けられていることである。また、加算器４４
Ａ，４４Ｂの前段側にも、オーバーフロー防止回路７３
Ｅ，７３Ｆがそれぞれ設けられており、レジスタ３４
Ｄ，３４Ａのストア内容が、このオーバーフロー防止回
路７３Ｅ，７３Ｆを介して加算器４４Ａ，４４Ｂに入力
されることになる。
【０１１３】このようにしてもまた、比較器４３Ａ，４
３Ｂの入力Ａｃ，Ａｄへの入力と、入力Ｂｃ，Ｂｄへの
入力とに、同時にオーバーフロー防止演算を施した値を
入力することができる。
３Ｂの入力Ａｃ，Ａｄへの入力と、入力Ｂｃ，Ｂｄへの
入力とに、同時にオーバーフロー防止演算を施した値を
入力することができる。
【０１１４】なお、本発明はビットの最小反転間隔が２
ビット以上であれば実施することができ、２−７ＲＬＬ
変換やＥＦＭ変換によって符号化されたデータに関して
も実施することができる。
ビット以上であれば実施することができ、２−７ＲＬＬ
変換やＥＦＭ変換によって符号化されたデータに関して
も実施することができる。
【０１１５】
【発明の効果】請求項１の発明に係るビタビ復号器は、
以上のように、予め定める符号化規則によって、ビット
の最小反転間隔が２ビット以上となるように符号化され
たディジタルデータに対して、ブランチメトリックと過
去の生残りパスのパスメトリックとを加算し、それらを
相互に比較して、最も確からしいものを選択し保持する
ようにしたビタビ復号器において、演算手段によって、
過去のブランチメトリックと現在のブランチメトリック
とを相互に加減算して、前記最小反転間隔以上０が連続
したときに到達すべき第１の状態Ｓ００やＳ０００に関
連する演算結果と、前記最小反転間隔以上１が連続した
ときに到達すべき第２の状態Ｓ１１やＳ１１１に関連す
る第２の演算結果とを求め、こうして求めた演算結果の
ブランチメトリックに対して、加算すべきパスメトリッ
クを２サイクル過去の値として、その２サイクル過去の
パスメトリックと前記第１および第２の演算結果とを第
１および第２の加算手段で加算して第１および第２の加
算値を求め、その第１および第２の加算値と第１および
第２の状態での生残りパスのパスメトリックとを比較手
段において比較する。
以上のように、予め定める符号化規則によって、ビット
の最小反転間隔が２ビット以上となるように符号化され
たディジタルデータに対して、ブランチメトリックと過
去の生残りパスのパスメトリックとを加算し、それらを
相互に比較して、最も確からしいものを選択し保持する
ようにしたビタビ復号器において、演算手段によって、
過去のブランチメトリックと現在のブランチメトリック
とを相互に加減算して、前記最小反転間隔以上０が連続
したときに到達すべき第１の状態Ｓ００やＳ０００に関
連する演算結果と、前記最小反転間隔以上１が連続した
ときに到達すべき第２の状態Ｓ１１やＳ１１１に関連す
る第２の演算結果とを求め、こうして求めた演算結果の
ブランチメトリックに対して、加算すべきパスメトリッ
クを２サイクル過去の値として、その２サイクル過去の
パスメトリックと前記第１および第２の演算結果とを第
１および第２の加算手段で加算して第１および第２の加
算値を求め、その第１および第２の加算値と第１および
第２の状態での生残りパスのパスメトリックとを比較手
段において比較する。
【０１１６】それゆえ、１段パイプライン処理が可能と
なり、加算手段の入力側から比較手段の出力側の間のい
ずれかの箇所に、レジスタなどで実現される第１のデー
タ保持手段を介在することができ、その介在した第１の
データ保持手段よりも前段側の演算処理と後段側の演算
処理とを並列処理可能として、高速動作、すなわち最大
クロック周波数を高くすることができる。
なり、加算手段の入力側から比較手段の出力側の間のい
ずれかの箇所に、レジスタなどで実現される第１のデー
タ保持手段を介在することができ、その介在した第１の
データ保持手段よりも前段側の演算処理と後段側の演算
処理とを並列処理可能として、高速動作、すなわち最大
クロック周波数を高くすることができる。
【０１１７】また請求項２の発明に係るビタビ復号器で
は、以上のように、前記演算手段は、その出力段に、第
２のデータ保持手段をさらに有する。
は、以上のように、前記演算手段は、その出力段に、第
２のデータ保持手段をさらに有する。
【０１１８】それゆえ、ブランチメトリックの加減算も
また、前記パイプライン処理によって、前述のような加
算処理や比較処理と並列に行うことができ、さらに高速
動作が可能となる。
また、前記パイプライン処理によって、前述のような加
算処理や比較処理と並列に行うことができ、さらに高速
動作が可能となる。
【０１１９】さらにまた請求項３の発明に係るビタビ復
号器は、以上のように、ＰＲ（１，２，１）特性を利用
した請求項１記載のビタビ復号器であって、再生信号を
ＰＲ（１，２，１）特性で等化すると、入力データの過
去のサンプルデータと現在のサンプルデータとを加算
し、さらにその全ビットの反転値に定数を加えたもの
は、前記最小反転間隔以上０が連続したときに到達すべ
き第１の状態Ｓ００に関連する第１の演算結果に対応し
ており、また過去のサンプルデータと現在のサンプルデ
ータとを加算して、さらに予め定める定数を加算したも
のは、前記最小反転間隔以上１が連続したときに到達す
べき第２の状態Ｓ１１に関連する第２の演算結果に対応
することを利用する。
号器は、以上のように、ＰＲ（１，２，１）特性を利用
した請求項１記載のビタビ復号器であって、再生信号を
ＰＲ（１，２，１）特性で等化すると、入力データの過
去のサンプルデータと現在のサンプルデータとを加算
し、さらにその全ビットの反転値に定数を加えたもの
は、前記最小反転間隔以上０が連続したときに到達すべ
き第１の状態Ｓ００に関連する第１の演算結果に対応し
ており、また過去のサンプルデータと現在のサンプルデ
ータとを加算して、さらに予め定める定数を加算したも
のは、前記最小反転間隔以上１が連続したときに到達す
べき第２の状態Ｓ１１に関連する第２の演算結果に対応
することを利用する。
【０１２０】それゆえ、減算処理がなく、また定数の加
算は通常の加算処理に比べて処理を簡略化することがで
きるので、構成を簡略化することができる。
算は通常の加算処理に比べて処理を簡略化することがで
きるので、構成を簡略化することができる。
【０１２１】また請求項４の発明に係るビタビ復号器
は、以上のように、ビットの最小反転間隔が２ビット以
上となるように予め定める符号化規則によって符号化さ
れたディジタルデータを、前記符号化規則およびＰＲ
（１，１）特性を利用して最尤復号するためのビタビ復
号器において、Ｓ００やＳ０００などの第１の状態から
遷移するブランチ、たとえば状態Ｓ１０へのブランチの
ブランチメトリックと、Ｓ１１やＳ１１１などの第２の
状態から遷移するブランチ、たとえば状態Ｓ０１へのブ
ランチのブランチメトリックとは、ともに過去のブラン
チメトリックと現在のブランチメトリックとを相互に加
減算した値に対応していることを利用して、これら第１
の状態から遷移するブランチのブランチメトリックまた
は第２の状態から遷移するブランチのブランチメトリッ
クのいずれかに対して、第１の状態での生残りパスのパ
スメトリックおよび第２の状態での生残りパスのパスメ
トリックをそれぞれ加算して求めた第１および第２の加
算値から、生残りパスを判定する。
は、以上のように、ビットの最小反転間隔が２ビット以
上となるように予め定める符号化規則によって符号化さ
れたディジタルデータを、前記符号化規則およびＰＲ
（１，１）特性を利用して最尤復号するためのビタビ復
号器において、Ｓ００やＳ０００などの第１の状態から
遷移するブランチ、たとえば状態Ｓ１０へのブランチの
ブランチメトリックと、Ｓ１１やＳ１１１などの第２の
状態から遷移するブランチ、たとえば状態Ｓ０１へのブ
ランチのブランチメトリックとは、ともに過去のブラン
チメトリックと現在のブランチメトリックとを相互に加
減算した値に対応していることを利用して、これら第１
の状態から遷移するブランチのブランチメトリックまた
は第２の状態から遷移するブランチのブランチメトリッ
クのいずれかに対して、第１の状態での生残りパスのパ
スメトリックおよび第２の状態での生残りパスのパスメ
トリックをそれぞれ加算して求めた第１および第２の加
算値から、生残りパスを判定する。
【０１２２】それゆえ、特別な演算処理手段を設けるこ
となく、ブランチメトリック演算器の出力の引回しを追
加するだけで前記パイプライン処理が可能となり、簡単
な構成で高速動作を行うことができる。
となく、ブランチメトリック演算器の出力の引回しを追
加するだけで前記パイプライン処理が可能となり、簡単
な構成で高速動作を行うことができる。
【０１２３】さらにまた請求項５の発明に係るビタビ復
号器は、以上のように、生残りパスのパスメトリックを
保持しておくべき第３のデータ保持手段の出力側にオー
バーフロー防止演算を行う演算器を設けると、該オーバ
ーフロー防止演算が行われるときには、その出力がオー
バーフロー防止演算が行われていない１サイクル前のパ
スメトリックとなることに対応して、加算手段および第
１のデータ保持手段の組合せを並列にもう１組設けてお
き、オーバーフロー防止演算が行われるときには、その
もう１組の側に設けた演算器によって同様のオーバーフ
ロー防止演算を行い、比較器で比較されるデータを同じ
タイミングでのデータとする。
号器は、以上のように、生残りパスのパスメトリックを
保持しておくべき第３のデータ保持手段の出力側にオー
バーフロー防止演算を行う演算器を設けると、該オーバ
ーフロー防止演算が行われるときには、その出力がオー
バーフロー防止演算が行われていない１サイクル前のパ
スメトリックとなることに対応して、加算手段および第
１のデータ保持手段の組合せを並列にもう１組設けてお
き、オーバーフロー防止演算が行われるときには、その
もう１組の側に設けた演算器によって同様のオーバーフ
ロー防止演算を行い、比較器で比較されるデータを同じ
タイミングでのデータとする。
【０１２４】それゆえ、前記パイプライン処理を可能と
しても、オーバーフロー防止演算も従来通り行うことが
できる。
しても、オーバーフロー防止演算も従来通り行うことが
できる。
【０１２５】また請求項６の発明に係るビタビ復号器
は、以上のように、前記パスメトリックを保持しておく
べき第３のデータ保持手段の入力側および前記第１のデ
ータ保持手段の入力側に、オーバーフロー防止のための
演算を行う演算器を設ける。
は、以上のように、前記パスメトリックを保持しておく
べき第３のデータ保持手段の入力側および前記第１のデ
ータ保持手段の入力側に、オーバーフロー防止のための
演算を行う演算器を設ける。
【０１２６】それゆえ、比較器で比較されるデータを、
同じタイミングでオーバーフロー防止演算が行われたデ
ータとして、前記パイプライン処理を可能としても、従
来通りオーバーフロー防止演算も行うことができる。
同じタイミングでオーバーフロー防止演算が行われたデ
ータとして、前記パイプライン処理を可能としても、従
来通りオーバーフロー防止演算も行うことができる。
【図１】本発明の実施の第１の形態のビタビ復号器の構
成を示すブロック図である。
成を示すブロック図である。
【図２】本発明の実施の第２の形態のビタビ復号器の構
成を示すブロック図である。
成を示すブロック図である。
【図３】本発明の実施の第３の形態のビタビ復号器の構
成を示すブロック図である。
成を示すブロック図である。
【図４】本発明の実施の第４の形態のビタビ復号器にお
けるＡＣＳ本体演算部の構成を示すブロック図である。
けるＡＣＳ本体演算部の構成を示すブロック図である。
【図５】本発明の実施の第５の形態のビタビ復号器にお
けるＡＣＳ本体演算部の構成を示すブロック図である。
けるＡＣＳ本体演算部の構成を示すブロック図である。
【図６】１−７ＲＬＬ変換の変換テーブルを示す図であ
る。
る。
【図７】前記１−７ＲＬＬ変換およびＮＲＺＩ変換によ
って得られるデータおよびその記録マークを説明するた
めの図である。
って得られるデータおよびその記録マークを説明するた
めの図である。
【図８】ビットの最小反転間隔が２チャネルビット以上
である符号化規則と、ＰＲ特性とを考慮した再生データ
の状態遷移図である。
である符号化規則と、ＰＲ特性とを考慮した再生データ
の状態遷移図である。
【図９】典型的な従来技術のビタビ復号器の構成を示す
ブロック図である。
ブロック図である。
【図１０】ビタビ復号器におけるデータ復号部の具体的
構成を示すブロック図である。
構成を示すブロック図である。
【図１１】他の従来技術のビタビ復号器の構成を示すブ
ロック図である。
ロック図である。
【図１２】一般的なディジタル回路の高速化手法を説明
するための図である。
するための図である。
２１，５１，６１ ビタビ復号器 ２２，６２ ブランチメトリック演算器 ２３，５２，６３ ＡＣＳ部 ２４ データ復号部 ２６ タイミング回路 ２７Ａ，２７Ｂ；５３Ａ，５３Ｂ 演算器（演算手
段） ２８，７１，８１ ＡＣＳ本体演算部 ３１Ａ〜３１Ｄ；３２Ａ〜３２Ｄ；３３Ａ〜３３Ｄ
レジスタ ３３Ｅ，３３Ｆ レジスタ（第２のデータ保持手
段） ３４Ａ〜３４Ｄ レジスタ（第３のデータ保持手
段） ４１Ａ〜４１Ｆ 加算器 ４２Ａ，４２Ｂ 選択器 ４３Ａ，４３Ｂ 比較器（比較手段） ４４Ａ，４４Ｂ 加算器（加算手段） ４５Ａ，４５Ｂ レジスタ（第１のデータ保持手
段） ５５Ａ，５５Ｂ 加算器（第１の加算器） ５７ 反転器（反転手段） ５８Ａ 加算器（第２の加算器） ５８Ｂ 加算器（第３の加算器） ７３Ａ〜７３Ｆ オーバーフロー防止回路（演算
器） ７４Ａ，７４Ｂ 加算器（加算手段） ７５Ａ，７５Ｂ レジスタ（第１のデータ保持手
段） ７６Ａ，７６Ｂ オーバーフロー防止回路（演算
器） ７７Ａ，７７Ｂ 選択器
段） ２８，７１，８１ ＡＣＳ本体演算部 ３１Ａ〜３１Ｄ；３２Ａ〜３２Ｄ；３３Ａ〜３３Ｄ
レジスタ ３３Ｅ，３３Ｆ レジスタ（第２のデータ保持手
段） ３４Ａ〜３４Ｄ レジスタ（第３のデータ保持手
段） ４１Ａ〜４１Ｆ 加算器 ４２Ａ，４２Ｂ 選択器 ４３Ａ，４３Ｂ 比較器（比較手段） ４４Ａ，４４Ｂ 加算器（加算手段） ４５Ａ，４５Ｂ レジスタ（第１のデータ保持手
段） ５５Ａ，５５Ｂ 加算器（第１の加算器） ５７ 反転器（反転手段） ５８Ａ 加算器（第２の加算器） ５８Ｂ 加算器（第３の加算器） ７３Ａ〜７３Ｆ オーバーフロー防止回路（演算
器） ７４Ａ，７４Ｂ 加算器（加算手段） ７５Ａ，７５Ｂ レジスタ（第１のデータ保持手
段） ７６Ａ，７６Ｂ オーバーフロー防止回路（演算
器） ７７Ａ，７７Ｂ 選択器
Claims (6)
- 【請求項１】ビットの最小反転間隔が２ビット以上とな
るように予め定める符号化規則によって符号化されたデ
ィジタルデータを、前記符号化規則を利用して最尤復号
するためのビタビ復号器において、 過去のブランチメトリックと現在のブランチメトリック
とを相互に加減算する演算手段と、 前記演算手段の演算結果のうち、前記最小反転間隔以上
０が連続したときに到達すべき第１の状態に関連する第
１の演算結果および前記最小反転間隔以上１が連続した
ときに到達すべき第２の状態に関連する第２の演算結果
に対して、第２の状態での生残りパスのパスメトリック
および第１の状態での生残りパスのパスメトリックをそ
れぞれ加算して、第１および第２の加算値を得る加算手
段と、 前記第１および第２の加算値と、前記第１の状態での生
残りパスのパスメトリックおよび第２の状態での生残り
パスのパスメトリックとをそれぞれ比較して、生残りパ
スを判定する比較手段と、 前記加算手段の入力側から比較手段の出力側の間のいず
れかに介在される第１のデータ保持手段とを含むことを
特徴とするビタビ復号器。 - 【請求項２】前記演算手段は、その出力段に、第２のデ
ータ保持手段をさらに有することを特徴とする請求項１
記載のビタビ復号器。 - 【請求項３】ＰＲ（１，２，１）特性を利用した請求項
１記載のビタビ復号器であって、前記演算手段は、 過去のサンプルデータと現在のサンプルデータとを相互
に加算する第１の加算器と、 前記第１の加算器の出力の全ビットを反転する反転手段
と、 前記反転手段の出力と予め定める定数とを相互に加算す
る第２の加算器と、 前記第１の加算器の出力と予め定める定数とを相互に加
算する第３の加算器とを備えることを特徴とするビタビ
復号器。 - 【請求項４】ビットの最小反転間隔が２ビット以上とな
るように予め定める符号化規則によって符号化されたデ
ィジタルデータを、前記符号化規則およびＰＲ（１，
１）特性を利用して最尤復号するためのビタビ復号器に
おいて、 前記最小反転間隔以上０が連続したときに到達すべき第
１の状態から遷移するブランチのブランチメトリックま
たは前記最小反転間隔以上１が連続したときに到達すべ
き第２の状態から遷移するブランチのブランチメトリッ
クのいずれかに対して、第１の状態での生残りパスのパ
スメトリックおよび第２の状態での生残りパスのパスメ
トリックをそれぞれ加算して、第１および第２の加算値
を得る加算手段と、前記第１および第２の加算値と、前
記第２の状態での生残りパスのパスメトリックおよび第
１の状態での生残りパスのパスメトリックとをそれぞれ
比較して、生残りパスを判定する比較手段と、 前記加算手段の入力側から比較手段の出力側の間のいず
れかに介在される第１のデータ保持手段とを含むことを
特徴とするビタビ復号器。 - 【請求項５】前記加算手段および第１のデータ保持手段
の組合せを並列にもう１組設け、前記パスメトリックを
保持しておくべき第３のデータ保持手段の出力側および
前記もう１組の加算手段の入力側にオーバーフロー防止
のための演算を行う演算器を設け、 前記比較手段へは、オーバーフロー防止演算を行うか否
かに対応して、２組の第１のデータ保持手段の出力を選
択的に入力することを特徴とする請求項１〜４のいずれ
かに記載のビタビ復号器。 - 【請求項６】前記パスメトリックを保持しておくべき第
３のデータ保持手段の入力側および前記第１のデータ保
持手段の入力側に、オーバーフロー防止のための演算を
行う演算器を設けることを特徴とする請求項１〜４のい
ずれかに記載のビタビ復号器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14682497A JPH10336045A (ja) | 1997-06-04 | 1997-06-04 | ビタビ復号器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14682497A JPH10336045A (ja) | 1997-06-04 | 1997-06-04 | ビタビ復号器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10336045A true JPH10336045A (ja) | 1998-12-18 |
Family
ID=15416366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14682497A Pending JPH10336045A (ja) | 1997-06-04 | 1997-06-04 | ビタビ復号器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10336045A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6771580B2 (en) | 2000-05-22 | 2004-08-03 | Fujitsu Limited | Data reproduction apparatus |
| KR100729619B1 (ko) | 2005-11-07 | 2007-06-19 | 삼성전자주식회사 | 고속 데이터 전송을 위한 비터비 디코딩 방법 및 장치 |
| CN111030711A (zh) * | 2019-12-25 | 2020-04-17 | 吉首大学 | 一种维特比译码器并行加比选处理方法 |
-
1997
- 1997-06-04 JP JP14682497A patent/JPH10336045A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6771580B2 (en) | 2000-05-22 | 2004-08-03 | Fujitsu Limited | Data reproduction apparatus |
| KR100729619B1 (ko) | 2005-11-07 | 2007-06-19 | 삼성전자주식회사 | 고속 데이터 전송을 위한 비터비 디코딩 방법 및 장치 |
| CN111030711A (zh) * | 2019-12-25 | 2020-04-17 | 吉首大学 | 一种维特比译码器并行加比选处理方法 |
| CN111030711B (zh) * | 2019-12-25 | 2023-06-16 | 吉首大学 | 一种维特比译码器并行加比选处理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2693256B2 (ja) | 記録装置用ビタビ等化器及び記録装置 | |
| US7702991B2 (en) | Method and apparatus for reduced-state viterbi detection in a read channel of a magnetic recording system | |
| JP3619677B2 (ja) | 状態数を低減したビタビ検出方法及びデータ伝送システム | |
| US7653868B2 (en) | Method and apparatus for precomputation and pipelined selection of branch metrics in a reduced state Viterbi detector | |
| US5430744A (en) | Method and means for detecting partial response waveforms using a modified dynamic programming heuristic | |
| US7581160B2 (en) | ACS circuit and Viterbi decoder with the circuit | |
| JPH10150370A (ja) | ビタビ復号器およびビタビ復号方法 | |
| US6678862B1 (en) | Detection apparatus | |
| EP1056084B1 (en) | Data decoding apparatus and data decoding method | |
| US7370266B2 (en) | Digital signal decoding device and digital signal decoding method | |
| US7426681B2 (en) | Viterbi detector | |
| JP4099730B2 (ja) | ディジタル信号再生装置 | |
| US5916315A (en) | Viterbi detector for class II partial response equalized miller-squared signals | |
| JPH10336045A (ja) | ビタビ復号器 | |
| US7653154B2 (en) | Method and apparatus for precomputation and pipelined selection of intersymbol interference estimates in a reduced-state Viterbi detector | |
| JPH0837466A (ja) | ビタビ復号回路 | |
| JPH11296987A (ja) | 基準振幅レベル更新回路、適応型ビタビ復号化装置及び記録再生制御装置 | |
| KR19980070857A (ko) | 디지탈 자기기록재생장치 | |
| KR19990038679A (ko) | 비터비 검출방법 및 장치 | |
| JPH1031866A (ja) | データ検出回路 | |
| JP2004505535A (ja) | データ復号 | |
| JPH10178354A (ja) | ビタビ復号器 | |
| Moon et al. | Fixed-Delay Tree Search | |
| WO1994000843A1 (en) | Alternative system and method to viterbi detection | |
| JP2001035088A (ja) | 差分型ビタビ復号装置 |