DE19904059A1 - Detektorsystem mit Entzerrer und Verfahren zum Entwerfen eines Entzerrers mit mehreren Multiplizierern - Google Patents
Detektorsystem mit Entzerrer und Verfahren zum Entwerfen eines Entzerrers mit mehreren MultiplizierernInfo
- Publication number
- DE19904059A1 DE19904059A1 DE19904059A DE19904059A DE19904059A1 DE 19904059 A1 DE19904059 A1 DE 19904059A1 DE 19904059 A DE19904059 A DE 19904059A DE 19904059 A DE19904059 A DE 19904059A DE 19904059 A1 DE19904059 A1 DE 19904059A1
- Authority
- DE
- Germany
- Prior art keywords
- coefficient
- equalizer
- multiplier
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/01—Equalisers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
- H04L2025/03356—Baseband transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
- H04L2025/03439—Fixed structures
- H04L2025/03445—Time domain
- H04L2025/03471—Tapped delay lines
- H04L2025/03477—Tapped delay lines not time-recursive
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
Description
Die Erfindung betrifft die Vereinfachung der Entzerrer, die zum Überwinden der Intersymbol-
Interferenz benötigt werden, die in einem digitalen Datenübertragungssystem auftritt.
Die dramatische Zunahme bei der Tischrechner-Rechenleistung, die über aus dem Intranet
stammende Operationen angesteuert werden, und die zunehmenden Anforderungen an die
zeitkritische Übertragung zwischen Benutzern hat die Entwicklung von Hochgeschwindig
keits-Ethernet-LANs angespornt. Das Ethernet 100BASE-TX, das einen Kupferdraht der Ka
tegorie 5 verwendet, und das sich neu entwickelnde Ethernet 1000BASE-T für die Übertra
gung von Daten im Bereich von Gigabit/s über bestehende Kupferdrähte der Kategorie 5 er
fordern neue Techniken bei der Hochgeschwindigkeits-Symbolverarbeitung. Die Übertragung
im Bereich von Gigabit pro Sekunde kann erreicht werden, wenn vier verdrillte Leitungspaare
(Twisted-Pair) und eine Übertragungsrate von 125 Megasymbolen/s auf jedem Paar eingesetzt
werden, wobei jedes Symbol zwei Bit entspricht. Verdrillte Kupferkabelpaare werden auch in
Weitverkehrsnetzen (WAN) und Datenübertragungsanwendungen mit digitalen Teilnehmer
schleifen eingesetzt. Mit weiter zunehmender Nachfrage nach Bandbreite gewinnen Techno
logien, die hohe Datenübertragungsraten über verdrillte Kabelpaare unterstützen, breite Ak
zeptanz. Die Übertragung mittels 100Base-TX (schnelles Ethernet) und 100Base-T über
Langstrecken-Kupferkabel (die auch als Gigabit-Ethernet bekannt ist) und Technologien mit
digitalen Teilnehmerschleifen übertragen alle Daten mit hohen Übertragungsraten über ver
drillte Kupferkabelpaare.
Physisch werden Daten unter Verwendung eines Satzes Spannungen übertragen, wobei jede
Spannung ein oder mehrere Datenbits darstellt. Jede Spannung in dem Spannungssatz wird als
ein Symbol angesehen, und der gesamte Spannungssatz wird als ein Symbol-Alphabet be
zeichnet.
Ein System zum Übertragen von Daten mit hohen Geschwindigkeiten ist die NRZ-
Signalbildung (NRZ = Non Return to Zero; Aufzeichnungsverfahren in Wechselschrift). Bei
der NRZ-Signalbildung ist das Symbol-Alphabet {A} gleich {-1, +1}. Eine logische "1" wird
als eine positive Spannung übertragen, während eine logische "0" als eine negative Spannung
übertragen wird. Bei 125 Mega-Symbolen/s beträgt die Impulsbreite jedes Symbols (d. h. die
positive oder negative Spannung) 8 ns.
Ein anderes System für die Hochgeschwindigkeits-Symboldatenübertragung wird als MLT3-
Signalbildung bezeichnet, wobei es sich um ein System mit drei Spannungsstufen handelt.
(Siehe American National Standard Information System, Fibre Distributed Data Interface
(FDDI) - Teil: Token Ring Twisted Pair Physical Layer Medium Dependent (TP-PDM),
ANSI X3.263 : 199X). Das Symbolalphabet bei MLT3 ist {A} = {-1, 0, +1}, entsprechend
dem Spannungssatz {-V, 0, V}. Die Spannung V beträgt üblicherweise 1 V.
Bei der MLT3-Übertragung wird eine logische "1" entweder durch ein Symbol -1 oder +1
übertragen, während eine logische "0" als ein Symbol 0 übertragen wird. Bei der Übertragung
von zwei aufeinanderfolgenden logischen "1"en muß das System bei dem Übergang nicht
durch null gehen. Eine Übertragung der logischen Folge ("1", "0", "l") würde zur Übertra
gung der Symbole (+1, 0, -1) oder (-1, 0, +1) führen, abhängig davon, welche Symbole vor
dieser Folge übertragen wurden. Wenn das unmittelbar vor der Folge übertragene Symbol +1
war, dann werden die Symbole (+1, 0, -1) übertragen. Wenn das unmittelbar vor der Folge
übertragene Symbol -1 war, werden die Symbole (-1, 0, +1) übertragen. Wenn das unmittel
bar vor dieser Folge übertragene Symbol 0 war, wird das erste Symbol der übertragenen Folge
+1 sein, wenn die vorhergehende logische "1" als -1 übertragen wurde, und es wird -1 sein,
wenn die vorhergehende logische "1" als +1 übertragen wurde.
Bei dem idealen MLT3-System sendet der Sendetreiber einfach einen Spannungsimpuls, der
dem übertragenen Symbol entspricht. Der Impuls hat eine Dauer von 8 Nanosekunden für
jedes der gesendeten Symbole, und er hat eine finite (endliche) Anstiegs/Abfall-Zeit von drei
bis fünf Nanosekunden (siehe American National-Standard Information System, Fibre Distri
buted Data Interface (FDDI) - Teil: Token Ring Twisted Pair Physical Layer Medium De
pendent (TP-PMD), ANSI X3.263 : 199X).
Das Erfassungssystem muß bei der MLT3-Norm jedoch zwischen drei Spannungspegeln un
terscheiden, anstelle der zwei Spannungspegel bei einem zweistufigen System. Das Signal-
Rausch-Verhältnis, das benötigt wird, um eine bestimmte Bitfehlerrate zu erreichen, ist bei
der MLT3-Signalbildung größer als bei zweistufigen Systemen. Der Vorteil des MLT3-
Systems besteht jedoch darin, daß das Energiespektrum der ausgesendeten Strahlung bei dem
MLT3-System auf niedrigere Frequenzen konzentriert ist und daher leichter die FCC-
Strahlungsemissionsnorm für die Übertragung mittels verdrillter Doppelleitungen erfüllt. An
dere Übertragungssysteme können ein Symbol-Alphabet mit mehr als zwei Spannungspegeln
in der physischen Schicht verwenden, um mit jedem einzelnen Symbol mehrere Datenbits zu
übertragen.
Ein Blockdiagramm eines üblichen Datenübertragungssystems ist in Fig. 1 gezeigt. In Fig. 1
sind die übertragenen Daten durch die Symbolfolge {ak} dargestellt. Die übertragenen Sym
bole in der Folge {ak} sind Elemente des Symbol-Alphabets {A}. In dem Fall der dreistufigen
MLT3-Signalbildung ist das Symbol-Alphabet {A} gegeben durch {-1, 0, +1}. Der Index k
bezeichnet den Zeitindex für dieses Symbol, d. h. zur Abtastzeit k ist das gesendete Symbol
gegeben durch ak. Die Kanalantwort wird durch die Kanalübertragungsfunktion f(z) darge
stellt. Die Kanalfunktion f(z) ist die Z-Transformation der abgetasteten Zeitantwort des Ka
nals.
In Fig. 1 gehen die übertragenen Symbole {ak} in den Kanal 1. Der Signalausgang des Kanals
1, xk, ist eine lineare Verzerrung der übertragenen Symbole {ak}, wobei die Verzerrung durch
die Kanalübertragungsfunktion f(z) beschrieben wird. Das Signal xk wird im Addierer 2 mit
einem Rauschabtastwert nk addiert, um das Signal yk zu bilden. Die Rauschabtastwerte {nk}
stellen Zufallsrauschen auf der Übertragungsleitung dar. Das Signal yk, das sowohl unter der
Kanalverzerrung als auch dem Zufallsrauschen leidet, wird dann in den Detektor 3 eingege
ben. Der Detektor 3 gibt die verzerrten Signale yk ein, wirkt denen durch die Kanalübertra
gungsfunktion f(z) beschriebenen Effekten entgegen und gibt eine Folge erfaßter Symbole
{âk} aus.
Fig. 2 zeigt einen üblichen 100Base-Tx-Sender. Der Sendedatenweg in einem 100Base-Tx-
Transceiver (Sender-Empfänger) (Norm IEEE 802.3u) besteht aus einer physischen Co
dierunterebene (PCS; Physical Coding Sub-Layer) 11 und einer physischen medienabhängi
gen (PMD; Physical Medium Dependent) Unterebene 12. Die. PCS 11 enthält eine medie
nunabhängige Schnittstelle (MII; Medium Independent Interface) 4 und einen 4B5B-Codierer 5
(Rate 4/5). Die medienunabhängige Schnittstelle 4 ist die Schnittstelle zwischen dem
Transceiver und der Medienzugriffs-Steuereinrichtung (MAC; Media Access Controller). Der
4B5B-Codierer 5 garantiert ausreichend Übergänge in den Sendedaten für eine robuste Takt
wiedergewinnung bei dem Empfänger und erzeugt Ethernet-Steuerzeichen. Die Datenrate am
Ausgangsanschluß des PCS 11 beträgt 125 MHz wegen des Geschwindigkeitsnachteils, der
mit dem 4B5B-Codierer 5 einhergeht. Der physische medienabhängige Abschnitt 12 des
100Base-TX-Sendedatenweges besteht aus einem Vermischer 6, einem Binär-MLT3-Wandler
7 und einem Sendetreiber 8, der ein Spitze-zu-Spitze-Signal von 1 V auf das verdrillte Kabel
paar 10 über einen Trenntransformator 9 ausgibt. Die Sendesymbolfolge {ak} wird in dem
Binär-MLT3-Wandler 7 erzeugt.
Es wird angenommen, daß das durch f(z) dargestellte Kanalmodel den Effekt der Sende- und
Empfangsfilterung umfaßt. Zusätzlich wird angenommen, daß der Übertragungskanal linear
ist, so daß sich zwei überlappende Signale einfach als eine lineare Überlagerung addieren.
Das Polynom der Kanalübertragungsfunktion kann daher wie folgt definiert werden:
f(Z) = f0 + f1Z-1 + f2Z-2 + . . . + fNZ-N, (1)
wobei f0, . . ., fj, . . ., fN die Polynomkoeffizienten sind. Der Polynomkoeffizient fj stellt die
verteilte Komponente des (k-j)-ten Symbols dar, das in dem k-ten empfangenen Abtastwert
enthalten ist, und N ist eine ganzzahlige Abbruchzahl, so daß für j < N fj vernachlässigbar ist.
Das Polynom f(Z) stellt die Z-Transformation der abgetasteten Frequenzantwort des Übertra
gungskanals dar. In der Gleichung 1 wird Z-1 als eine Verzögerung von einer Taktperiode
angesehen; siehe A.V. OPPENHEIM und R. W. SCHAFER, DISCRETE-TIME SIGNAL
PROCESSING 1989.
Das nicht rauschbehaftete Ausgangssignal des Kanals zur Abtastzeit k ist dann gegeben
durch:
xk = f0.ak + f1.ak-1 + . . . + fN.ak-N (2),
wobei, ohne Verlust der Allgemeingültigkeit, f0 als 1 angenommen werden kann. Das Kanal
ausgangssignal zur Zeit k hängt somit nicht nur von den übertragenen Daten zur Zeit k ab,
sondern auch von vergangenen Werten der übertragenen Daten. Dieser Effekt ist als "Inter
symbolinterferenz" (ISI) bekannt; siehe E.A. LEE und D.G. MESSERSCHMITT, DIGITAL
COMMUNICATIONS 1988.
Die Intersymbolinterferenz ist ein Resultat der verteilten Natur des Übertragungskanals. Die
IEEE-Normen für LANs (lokale Netze) fordern, daß die Systeme Daten über ein wenigstens
100 Meter langes Kabel der Kategorie 5 senden und empfangen können. Fig. 3A zeigt einen
Übertragungssymbolstrom einschließlich der Effekte der Verteilung oder Streuung (Dispersi
on). Fig. 3B zeigt das Leistungsspektrum des verteilten Impulses über der Frequenz. Bei ei
nem 100 Meter langen Kabel wird die Signalstärke bei der Nyquistfrequenz von 62,5 MHz
am Empfangsende des Kabels um beinahe 20 dB reduziert. Bei dieser Verteilung kann ein
einziges übertragenes Symbol mehrere empfangene Symbole am Ausgang des Kabels beein
flussen.
Der Rauschanteil des Signals wird durch die Folge {nk} dargestellt. Das rauschbehaftete Aus
gangssignal des Kanals ist somit gegeben durch:
yk = xk + nk, (3)
wobei angenommen wird, daß die Rauschabtastwerte {nk} unabhängig und identisch verteilte
Gaussche Zufallsvariablen (siehe LEE und MESSERSCHMITT) mit einer Varianz von σ2
sind.
Die meisten Datenübertragungssysteme des Standes der Technik verwenden zwei Arten von
Detektoren zur Bekämpfung der durch Gleichung (2) beschriebenen ISI. Diese zwei Detekto
ren, der lineare Entzerrer und der Entscheidungs-Rückkopplungsentzerrer, sind in Fig. 4A
gezeigt.
Ein linearer Entzerrer mit finiter Impulsantwort, der m + 1 Multiplizierer umfaßt, ist in Fig. 4B
gezeigt. In Fig. 4B wird das Symbol yk in eine Verzögerungsanordnung 10 eingegeben, wel
che Verzögerungselemente (D1 bis Dm) aufweist, die bei jeder Stufe das Symbol um eine
Zeitperiode verzögern. Ein Satz Multiplizierer 20, der die Multiplizierer M0 bis Mm umfaßt,
multipliziert jedes der m + 1 Symbole in der Anordnung der Verzögerungselementen D1 bis Dm
mit einem entsprechenden Koeffizienten C0 bis Cm. Der Addierer 30 addiert die Ausgangs
signale von den Multiplizierer M0-Mm, um das Ergebnissignal zu erhalten.
ak' = C0yk + C1yk-1, + . . . + Cmyk-m (4).
Das Signal ak', das von dem linearen Entzerrer kommt, wird in einen Doppelbegrenzer
(Slicer) 40 eingegeben, die über das Ausgangssymbol âk entscheidet. Das Ausgangs
symbol âk ist das Symbol aus dem Symbol-Alphabet {A}, welches das Eingangssignal
ak' am besten annähert.
Die Multipliziererkoeffizienten C0 bis Cm definieren eine Übertragungsfunktion T, die
gegeben ist durch:
T = C0 + C1Z-1 + . . . + CmZ-m (5).
Die Koeffizienten C0 bis Cm können von einem intelligenten Algorithmus in einer ad
aptiven Realisierungsform gewählt werden, um die Arbeitsweise des Entzerrers zu
optimieren. Ein linearer Entzerrer, der null erzwingt, (ZFLE; Zero-Forcing Linear
Equalizer), hat eine Übertragungsfunktion T, die durch die Inverse der Frequenzant
wort des Kanals gegeben ist. Ein linearer Entzerrer, der auf der Basis des minimalen
mittleren quadratischen Fehlers arbeitet (MMSE-LE; Minimum Mean Squared Error
Based Linear Equalizer), optimiert den mittleren quadratischen Fehler zwischen den
gesendeten Daten und den erfaßten Daten und findet somit einen Kompromiß zwi
schen der nicht ausgeglichenen ISI des Ausgangssignals des Entzerrers und der Vari
anz des Ausgangsrauschens.
Fig. 4C zeigt einen üblichen Entscheidungs-Rückkopplungsentzerrer (DFE; Decision
Feedback Equalizer) mit finiter Impulsantwort, der Nff Multiplizierer in dem Mit
kopplungsfilter und Nfb Multiplizierer in dem Rückkopplungsfilter aufweist. Das Ein
gangssignal yk wird in den Mitkopplungsfilter 100 eingegeben. Das resultierende Si
gnal aus dem Mitkopplungsfilter wird mit dem Negativen des resultierenden Signal
aus dem Rückkopplungsfilter 200 im Addierer 300 addiert. Das addierte Signal ak wird
in den Slicer 400 eingegeben, der das Ausgangssymbol âk des Entzerrers bestimmt.
In dem Mitkopplungsfilter 100 wird das Eingangssignal yk in eine Mitkopplungs-
Verzögerungsanordnung eingegeben, welche Verzögerungselemente D1 ff bis DNff-1 ff
aufweist. Jedes Verzögerungselement verzögert das Signal um eine Periode, so daß die
Verzögerungsanordnung 101 Nff-1 vergangene Eingangssignale speichert. Jedes der
gespeicherten Signale wird mit einem entsprechenden Koeffizienten C0 bis CNff-1 von
Multiplizierern M0 ff bis MNff-1 ff multipliziert. Die Ausgangssignale von den Multipli
zierern M0 ff bis MNff-1 ff werden im Addierer 103 addiert, so daß das in den Addierer
300 auf der Leitung 301 eingegebene Signal gegeben ist durch
ak'' = C0yk + C1yk-1 + . . . + CNff-1yk-Nff+1 (6).
Das Rückkopplungsfilter 200 gibt das Ausgangssymbol âk in eine Rückkopplungs-
Verzögerungsanordnung 201 ein, welche Verzögerungselemente D0 fb bis DNfb-1 fb auf
weist. Die Rückkopplungs-Verzögerungsanordnung 201 speichert Nfb vergangene er
mittelte Symbole âk-Nfb bis âk-1. Die Ausgangssymbole der Rückkopplungs-
Verzögerungsanordnung 201 werden in Multiplizierer 202, M0 fb bis MNfb-1 fb, eingege
ben. Die resultierenden Signale von den Multiplizierern 202 werden in einem Addierer
203 addiert, so daß das Eingangssignal des Addierers 300 auf der Leitung 302 gegeben
ist durch:
ak''' = b0âk-1 + b1âk-2 + bNfb-1âk-Nfb (7).
Der Addierer 300 addiert das Eingangssignal auf der Leitung 301 mit dem invertierten
Eingangssignal auf der Leitung 302, um ak' = ak''-ak''' zu erhalten, das an den Slicer
400 weitergegeben wird. Der Slicer 400 entscheidet über das Ausgangssymbol âk. Das
Ausgangssymbol âk, das von dem Slicer 400 abgeleitet wird, ist das Symbol in dem
Symbol-Alphabet {A}, welches das Signal ak' am Eingangsanschluß des Slicers 400
am besten annähert.
Der DFE arbeitet nach dem Grundsatz, daß dann, wenn die vergangenen, übertragenen
Daten richtig erfaßt wurden, die ISI-Wirkung dieser vergangenen Datensymbole aus
den aktuell empfangenen Signalen vor deren Erfassung eliminiert werden kann. Bei
einem DFE, der null erzwingt, wird die Mitkopplungs-Übertragungsfunktion auf 1
eingestellt (d. h. C0 = 1 und C1 bis Cm = 0 bei dem FIR-Filter der Fig. 4C), und die
Rückkopplungsübertragungsfunktion ist gegeben durch [f(z)-1], wobei f(z) die Ka
nalübertragungsfunktion ist. Praktische Umsetzungen des Entscheidungsrückkopp
lungs-Entzerrers verwenden FIR-Rückkopplungsfilter (FIR = Finite Impulse Respone;
finite Impulsantwort). Ein FIR-Filter realisiert eine Übertragungsfunktion, deren Dauer
endlich ist. IIR-Filter (IIR = Infinite Impulse Response; unendliche Impulsantwort), d. h.
Filter, die eine Übertragungsfunktion realisieren, deren Dauer unendlich ist, machen
Schwierigkeiten bei der Umsetzung von Algorithmen für die adaptive Einstellung der
Multiplikationskoeffizienten.
Da die vergangenen, erfaßten Datenabtastwerte kein Rauschen enthalten, leidet der
DFE nicht unter einer Vergrößerung des Rauschens, während der lineare Entzerrer
dies tut. Der DFE leidet jedoch unter einer Fehlerfortpflanzung; d. h., wenn eines der
vergangenen erfaßten Symbole falsch ist, breiten sich die Defekte dieses Fehlers auf
mehr Symbolentscheidungen in der Zukunft aus.
Da der Entzerrer ein Rückkopplungsentzerrer ist, ist ferner die Pipeline-Verarbeitung
des Rückkopplungs-Filterbetriebs nicht möglich, anders als bei einem linearen Entzer
rer, dessen Betrieb im Pipeline-Betrieb (durch fortlaufende Wiederholungen von Ope
rationen) erfolgen kann. Insbesondere ist ein linearer Entzerrer nur von den Eingangs
signalen abhängig und kann daher mehrere Taktzyklen verwenden, um die Rechen
funktionen auszuführen, die zum Erreichen eines Ausgangssignals notwendig sind.
Die Wirkung der Verwendung mehrerer Taktzyklen führt dazu, daß eine Hochge
schwindigkeitsumsetzung des Entzerrers möglich wird, indem die Rechenbelastung
des Entzerrers über mehrere Taktzyklen aufgeteilt wird. Ein Entscheidungsrückkopp
lungsentzerrer ist jedoch vom Ausgang vorhergehender Symbole abhängig, um das
aktuelle Symbol zu ermitteln, d. h. âk-1 ist zum Ermitteln von âk notwendig. Alle Be
rechnungen zum Ermitteln des Symbols âk müssen daher innerhalb eines einzigen
Taktzyklus abgeschlossen sein, so daß der Entzerrer nicht im Pipeline-Betrieb arbeiten
kann.
Mathematisch kann die Frequenzantwort des verdrillten Kabelpaares als e-β modelliert
werden. Der Exponent β ist αl(jf)1/2, wobei α der Kabelkoeffizient ist, l ist die Länge
des Kabels in Metern, und f ist die Frequenz in MHz. Für ein verdrilltes Kabelpaar der
Kategorie 5 beträgt α ungefähr 3,7 × 10-3/(m√MHz). Die gesamte Frequenzantwort
des Systems, einschließlich des Kanals, der TX-Formung und des Transformators ist
gegeben durch:
H(f) = HT(f)e-β, (8)
wobei HT(f) die Effekte der Sendeformung und die Transformatorfrequenzantwort um
faßt. Diese Effekte umfassen den Effekt eines Analog-Digital-Wandlers, eines Tief
paßfilters und eines Hochpaßfilters. HT(f) kann näherungsweise modelliert werden
durch:
wobei T = 1/125 MHz, fL liegt in der Größenordnung von 25-50 KHz, und fH beträgt
ungefähr 86 MHz für das schnelle Ethernet-Übertragungssystem.
Eine abgetastete Impulsantwort des Kanals (ein gefaltetes Spektrum) ist gegeben
durch:
Hs,r(f) = (1/T)Σk HT(f + k/T)e-j2πfτ, (10)
wobei -0,5/T ≦ f < 0,5/T, und τ ist die Zeitphase der Abtasteinrichtung, die von der
Taktwiedergewinnungsschaltung in dem Empfänger ausgewählt ist; siehe LEE &
MESSERSCHMITT.
Ein üblicher Entzerrer realisiert die Kanalfunktion f(z) um, die durch die Einstellung
f(z = ej2πfT) = Hs,τ(f) berechnet wird. Dieser Prozeß führt zu dem Aufbau eines Entzer
rers mit 12 oder mehr Multiplizierern.
Die Erfindung schlägt einen Entzerrer vor, der die Eigenschaften der Frequenzantwort
des Kanals ausnutzt. Die Anmelderin hat beobachtet, daß die Frequenzantwort des
Kanals durch eine Funktion angenähert wird, die eine Reihe von Polen in dem Nen
ner hat. Die Anzahl der Multiplizierer, die zum Umsetzen des Entzerrers notwendig
sind, ist gleich der Anzahl der Terme in der Polreihe und somit minimal.
Bei der bevorzugten Ausführungsform wird ein linearer Entzerrer vorgeschlagen, der
nur zwei Multiplizierer verwendet. Bei einer zweiten Ausführungsform wird ein Ent
scheidungs-Rückkopplungsentzerrer vorgeschlagen, der nur zwei Multiplizierer ver
wendet. Beide Entzerrer nutzen die beobachtete Kanalfunktion mit der Polreihe in dem
Nenner aus.
Ein Detektor gemäß dieser Erfindung hat einen Entzerrer mit mehreren Eingangsan
schlüssen zum Empfang eines Eingangssignals, das unter einer Kanalverzerrung leidet.
Die Kanalverzerrung wird durch eine Kanalfunktion mit einem Nennerpolynom der
Ordnung L und mit K Nennerpolynomkoeffizienten beschrieben, wobei L eine positi
ve ganze Zahl größer als 1 ist, und K ist eine positive ganze Zahl, die kleiner oder
gleich L ist. Der Entzerrer setzt eine Kanalfunktion mit L Verzögerungen und K Mul
tiplizierern um, wobei jeder der K Multiplizierer einen Multiplikationskoeffizienten
hat, der gleich einem entsprechenden Koeffizienten der K Nennerpolynomkoeffizien
ten ist. Der Entzerrer gibt ein korrigiertes Signal abhängig von den K Nennerpoly
nomkoeffizienten und dem Eingangssignal aus.
Ein linearer Entzerrer mit endlicher Impulsantwort (FIR), der das Nennerpolynom
realisiert, bildet die bevorzugte Ausführungsform der Erfindung. Ein Entscheidungs
rückkopplungsentzerrer mit einer unendlichen Impulsantwort (IIR), der in dem Rück
kopplungsabschnitt ein IIR-Filter realisiert, bildet eine andere Ausführungsform der
Erfindung.
Die Erfindung ist im folgenden anhand bevorzugter Ausführungsformen mit Bezug auf
die Zeichnung näher erläutert. In den Figuren zeigen:
Fig. 1 ein übliches digitales Datenübertragungssystem;
Fig. 2 einen 100Base-TX-Transceiver-Datenweg zum Übertragen von Daten;
Fig. 3A eine Verteilung über dem Übertragungskanal;
Fig. 3B die Größe der Übertragungsfunktion eines üblichen 100 Meter langen
Kabels der Kategorie 5;
Fig. 4A zwei übliche Detektoren, die in einem digitalen Datenübertragungssy
stem verwendet werden;
Fig. 4B einen üblichen linearen Entzerrer;
Fig. 4C einen üblichen Entscheidungsrückkopplungsentzerrer;
Fig. 5 einen 100Base-TX-Empfänger gemäß der vorliegenden Erfindung;
Fig. 6 das bevorzugte Erfassungssystem, welches einen linearen Entzerrer ver
wendet; und
Fig. 7 einen Entscheidungsrückkopplungsentzerrer gemäß der vorliegenden
Erfindung.
Die vorliegende Erfindung schlägt einen linearen Entzerrer (Equalizer) vor, der eine
minimale Anzahl Multiplizierer in der Multipliziereranordnung benötigt. Die Multipli
ziererkoeffizienten werden vorteilhaft so gewählt, daß die Anzahl der erforderlichen
Multiplizierer reduziert wird.
Bei einer Verkabelung der Kategorie 5, die bei der schnellen Ethernet-Übertragung
verwendet wird, wurde empirisch beobachtet, daß die Frequenzantwort des durch die
Gleichung 10 beschriebenen Kanals durch folgende Gleichung angenähert werden
kann:
Hs,τ(z) = gz-M/(1 + b1z-1 + b2z-2 + . . . + bLz-L), (11)
wobei z = ej2πfT, g ist der lineare Verlustfaktor des Kanals, M ist eine feste Verzöge
rung in Baudperioden, {bi} sind Koeffizienten eines Nennerpolynoms, und L ist eine
positive ganze Zahl größer als 1. Das Nennerpolynom der Ordnung L,
1 + b1z-1 + b2z-2 + . . . + bLz-L, das in Gleichung 11 gezeigt ist, ist eine Erweiterung in
einer Polreihe, wobei der Koeffizient bi mit dem Term i-ter Ordnung z-i multipliziert
wird. Die Nennerpolynomkoeffizienten {bi} hängen von dem abgetasteten Ge
samtspektrum ab.
Die Parameter in Gleichung 11 sind in Tabelle 1 angegeben. Tabelle 1 gibt Werte für
den linearen Verlustfaktor g, die ersten drei Nennerpolynomkoeffizienten {b1, b2,
b3}, so wie sie unter Verwendung von Gleichung 10 berechnet werden, und Werte für
die ersten drei Nennerpolynomkoeffizienten {b1, b2, b3}, so wie sie empirisch für ver
schiedene Längen des Kabels der Kategorie 5 gemessen wurden, an. Die Diskrepanz
zwischen den berechneten und den gemessenen Werten für die Nennerpolynomkoeffi
zienten sind darauf zurückführbar, daß das Modell den Kanal nicht perfekt wiedergibt.
Das Modell ist jedoch ausreichend, um eine Basis zu bieten, auf der ein Erfassungssy
stem realisiert werden kann.
Der Ethernet-Empfänger ist dazu konzipiert, die Effekte der Frequenzverzerrung
Hs,τ(f) aufzuheben. Aus der Gleichung 11 ergibt sich ein linearer Entzerrer, der mit der
Übertragungsfunktion
E = (1 + b1z-1 + b2z-2 + . . . + bLz-L) (12)
realisiert wird und die Verzerrung des Kanals kompensiert. Der Effekt des linearen
Verlusts g, der in Tabelle 1 für verschiedene Kabellängen gezeigt ist, wird durch die
automatische Verstärkungssteuerschaltung in dem Empfänger bekämpft.
Bei der bevorzugten Ausführungsform der Erfindung hat sich gezeigt, daß L = 3 ein
guter Kompromiß zwischen Leistung und Komplexität ist. Das Nennerpolynom hat
daher nur Terme bis z-3 und kann mit Hilfe von nur drei Verzögerungselementen und
bis zu drei Multiplizierern realisiert werden. Zusätzlich wird der bevorzugte Entzerrer
als ein linearer Entzerrer mit finiter Impulsantwort realisiert und kann daher im Pipeli
nebetrieb arbeiten und in VLSI-Architekturen eingesetzt werden. Bei der bevorzugten
Ausführungsform wird der lineare Entzerrer im Pipelineverfahren betrieben.
Ferner hat sich aus den gemessenen Nennerpolynomkoeffizienten in Tabelle 1 erge
ben, daß die folgenden Vereinfachungen bei den Koeffizienten zu einem vernachläs
sigbaren Leistungsverlust führen:
b1 ≦ 0 für alle Kabellängen;
b2 = 0 für alle Kabellängen; und
|b3| ≦ ¼ für alle Kabellängen.
b1 ≦ 0 für alle Kabellängen;
b2 = 0 für alle Kabellängen; und
|b3| ≦ ¼ für alle Kabellängen.
Der bevorzugte Entzerrer, der lineare Entzerrer, realisiert daher die Übertragungs
funktion
E = (1 + b2z-1 + b3z-3), (13)
die mit nur zwei Multiplizierern realisiert wird. Im allgemeinen wird ein Nennerpoly
nom mit L Termen K Multiplizierer für die Realisierung benötigen, wobei K eine po
sitive ganze Zahl größer als 1, jedoch kleiner oder gleich L ist. Eine alternative Ausfüh
rungsform der Erfindung ist ein Entscheidungsrückkopplungsentzerrer mit einem Mit
kopplungsfilter, das die Übertragungsfunktion 1 realisiert, und einem Rückkopplungs
filter, das die Übertragungsfunktion [Hs,τ(z)-1] realisiert.
Das Ausgangssignal des linearen Entzerrers zur Abtastzeit k ist gegeben durch
ak' = yk + b1 kyk-1 + b3 kyk-3, (14)
wobei yk das Eingangssignal des Entzerrers zur Abtastzeit k ist. Bei der bevorzugten
Ausführungsform werden die Koeffizienten b1 k und b3 k adaptiv für jede Abtastzeit k
eingestellt. Das Ausgangssignal aus einem Doppelbegrenzer (Slicer), die decodierte
MLT3-Entscheidung gestützt auf das Ausgangssignal des Entzerrers, zur Abtastzeit k
ist gegeben durch
Bei der bevorzugten Ausführungsform werden die Koeffizienten b1 k und b3 k durch
einen Algorithmus der kleinsten mittleren Quadrate (LMS; Least Mean Squares) ad
aptiv gewählt. Gemessene Koeffizienten für verschiedene Kabellängen sind in Tabelle
1 angegeben, sie werden jedoch zu jeder Abtastzeit eingestellt, um den linearen Ent
zerrer zu optimieren. Die Koeffizienten hängen von der Kabellänge, der Übertragungs
form 8 und den Eigenschaften des Transformators 9 ab (siehe Fig. 2). Bei der Aus
führungsform mit dem linearen Entzerrer werden die Koeffizienten für die Abtastzeit
(k + 1) gemäß der folgenden Rekursion aktualisiert:
b1 k+1 = b1 k - γ(ak' - âk)yk-1
b3 k+1 = b3 k - γ(ak' - âk)yk-3 (16)
b3 k+1 = b3 k - γ(ak' - âk)yk-3 (16)
wobei die Konstante γ die Aktualisierungskonstante ist. Die Aktualisierungskonstante
γsteuert die Korrektgeschwindigkeit der Multipliziererkoeffizienten, die, wie man aus
Gleichung 16 sieht, auf den berechneten Fehler ak'- âk am Ausgang des Entzerrers ge
stützt ist. Die in Gleichung 16 gezeigte Aktualisierungsrekursion erlaubt es dem Emp
fänger, auf die Änderungen in dem Kanal zu reagieren und den Fehler zu korrigieren.
Der Kanal ändert sich mit verschiedenen Faktoren, einschließlich des Alters und
Schwankungen der Umgebungstemperatur.
Verschiedene Überlegungen bestimmen den Wert der Aktualisierungskonstante γ.
Wenn γ zu niedrig ist, wird die Konvergenz der Aktualisierungsrekursion auf optimale
Werte für die Multipliziererkoeffizienten b1 k+1 und b3 k+1 zu langsam. Wenn γ zu groß
ist, entsteht ein größerer Fehler bei den Multipliziererkoeffizienten b1 k+1 und b3 k+1 in
bezug auf ihre optimalen Werte. Die kontinuierliche Rückkopplung bei der Aktualisie
rungsrekursion, die durch γ kontrolliert wird, bewirkt, daß die Multipliziererkoeffizi
enten b1 k+1 und b3 k+1 um optimale Werte mit einer Variation schwanken, die von dem
Wert von γ abhängig ist. Bei der bevorzugten Ausführungsform wird γ beim Hochfah
ren des Empfängers groß gewählt, 1 × 10-3, und es wird für den kontinuierlichen Be
trieb des Empfängers auf etwa 1 × 10-4 reduziert. Auf diese Weise wird eine schnelle
Konvergenz auf optimale Werte der Multipliziererkoeffizienten erreicht, und der Emp
fänger reagiert auf Schwankungen in dem Kanal, während Schwingungen um die op
timalen Werte der Multipliziererkoeffizienten minimiert werden.
Fig. 5 zeigt einen 100Base-TX-Empfänger, der die Erfindung nutzt. Das Eingangs
signal von dem verdrillten Kupferkabelpaar wird in einen Verstärker 400 eingegeben,
der den linearen Verlustfaktor g des Kanals ausgleicht, indem er das Eingangssignal
mit einer Verstärkung von 1/g verstärkt. Der Verstärkungsfaktor wird von einer Ver
stärkungsregelung 407 eingestellt, um die Empfängerfunktion zu optimieren. Gemes
sene Relativwerte von g für verschiedene Kabellängen sind in Tabelle 1 angegeben.
Das Anti-Aliasingfilter 401 verhindert Anti-Aliasing, indem es das Eingangssignal
durch ein Tiefpaßfilter schickt, um außerhalb eines Bandes liegendes Rauschen zu
unterdrücken. Der Analog-Digital-Wandler (ADC) 402 tastet das Eingangssignal ab
und hält es für eine Dauer von 8 ns. Die digitalisierten Signale yk werden dann in den
Entzerrer 403 eingegeben. In dem Entzerrer 403 wird den Effekten der Kanalverzer
rung entgegengewirkt, und der Entzerrer 403 gibt ein Signal ak' aus. Wenn der Entzer
rer 403 ein linearer Entzerrer ist, wird die Gleichung 14 annähernd umgesetzt, und
wenn der Entzerrer 403 ein Entscheidungsrückkopplungsentzerrer ist, realisiert das
Mitkopplungsfilter "1", und das Rückkopplungsfilter realisiert ungefähr [Hs,τ(z)-1].
Wenn ein Entscheidungsrückkopplungsentzerrer umgesetzt wird, wird zusätzlich eine
Leitung 408 eingefügt, um den Rückführungsabschnitt des Entzerrers 403 mit dem
Ergebnis von dem Slicer 404 vorzusehen. Der Slicer 404 gibt das Signal ak' von dem
Entzerrer 403 ein und entscheidet über das Ausgangssymbol âk durch Umsetzen der
Gleichung 15.
Die Multipliziererkoeffizienten {bi} werden in dem Koeffizientenaktualisierungsblock
405 adaptiv gewählt. Die Multipliziererkoeffizienten entsprechen den Nennerpoly
nomkoeffizienten, die als Funktion der Kabellänge in Tabelle 1 gezeigt sind. Der
Koeffizientenaktualisierungsblock 405 setzt die Gleichung 16 für einen linearen Ent
zerrer um und stellt die Multipliziererkoeffizienten in jeder Zeitperiode ein. Die Takt
wiedergewinnung 406 verfolgt die Zeitsteuerung der Schaltung und stellt die Zeitphase
τ für die Abtast- und Haltefunktion des Analog-Digital-Wandlers (ADC) 402 ein. Die
Taktwiedergewinnung 406 stellt die Zeitphase τ ein, indem sie die Nullübergänge in
dem Signal ak' schätzt. Die Verstärkungssteuerung 407 stellt die Verstärkung des Mul
tiplizierers 400 ein, indem sie den Modulus des Signals ak' mit einem Soll-
Schwellwert vergleicht. Die Verstärkung des Multiplizierers 400 kompensiert den li
nearen Verlustfaktor g des Kanals in Gleichung 11.
Fig. 6 zeigt die bevorzugte Ausführungsform des Entzerrers 403 in dem 100Base-TX-
Empfänger der Fig. 5. Der Entzerrer realisiert die Übertragungsfunktion der Gleichung
13. Der Entzerrer 410 in Fig. 6 ist ein linearer Entzerrer mit finiter Impulsantwort, der
zwei Multiplizierer 414 und 415 und drei Verzögerungselemente 411, 412 und 413
aufweist, von denen jedes das Signal um eine Taktperiode verzögert. Das Signal yk
wird in das Verzögerungselement 411 und den Addierer 416 eingegeben. Das Aus
gangssignal des Verzögerungselementes 411, yk-1, wird in das Verzögerungselement
412 eingegeben und im Multiplizierer 414 mit b1 k multipliziert. Das Ausgangssignal
des Multiplizierers 414, b1 kyk-1, wird in den Addierer 416 eingegeben. Das Ausgangs
signal des Verzögerungselementes 412, yk-2, wird in das Verzögerungselement 413
eingegeben. Das Ausgangssignal des Verzögerungselementes 413, yk-3, wird im Multi
plizierer 415 mit b3 k multipliziert. Das Ausgangssignal des Multiplizierers 415, b3 kyk-3,
wird in den Addierer 416 eingegeben. Das Ausgangssignal des Addierers 416,
yk + b1 kyk-1 + b3 kyk-3, ist das Signal ak' der Gleichung 14, das in den Slicer 404 einge
geben wird. Eine Realisierungsform des linearen Entzerrers umfaßt im allgemeinen
auch eine Umsetzung einer zweiten Übertragungsfunktion zusätzlich zu der oben be
schriebenen Übertragungsfunktion. Bei der bevorzugten Ausführungsform ist die
zweite Übertragungsfunktion 1.
Fig. 7 zeigt einen Entscheidungsrückkopplungsentzerrer 420 mit unendlicher Im
pulsantwort (IIR) gemäß der Erfindung. Der Entscheidungsrückkopplungsentzerrer
420 wird auch bei der Umsetzung des Nennerpolynoms minus 1 als Teil des Rück
kopplungsfilters 429 des Entscheidungsrückkopplungsentzerrers 420 mit nur zwei
Multiplizierern realisiert, den Multiplizierern 426 und 427. In Fig. 7 wurde der Mit
kopplungsteil des Entscheidungsrückkopplungsentzerrers 420 auf eins eingestellt, so
daß ak'' gleich dem Eingangssignal yk ist und direkt in den Addierer 421 eingegeben
wird. Der Mitkopplungsteil des Rückkopplungsentzerrers realisiert im allgemeinen
eine Mitkopplungs-Übertragungsfunktion.
Das Ausgangssignal des Slicers 404, âk, aus Fig. 5 wird über die Leitung 408 in den
Addierer 422 eingegeben. Der Addierer 422 addiert das Ausgangssymbol von dem
Slicer 404, âk, zu dem Ausgangssignal des Rückkopplungsfilters 429, ak'''. Das Aus
gangssignal des Addierers 422 wird in das Verzögerungselement 423 eingegeben. Das
Ausgangssignal des Verzögerungselementes 423 wird in das Verzögerungselement
424 und den Multiplizierer 426 eingegeben. Der Multiplizierer 426 multipliziert das
Ausgangssignal aus dem Verzögerungselement 423 mit b1 k und gibt das resultierende
Signal in den Addierer 428 ein. Das Ausgangssignal aus dem Verzögerungselement
424 wird in das Verzögerungselement 425 eingegeben. Das Ausgangssignal aus dem
Verzögerungselement 425 wird in den Multiplizierer 427 eingegeben. Der Multiplizie
rer 427 multipliziert das Ausgangssignal des Verzögerungselementes 425 mit b3 k. Das
Ausgangssignal aus dem Multiplizierer 427 wird zu dem Ausgangssignal aus dem
Multiplizierer 426 im Addierer 428 addiert. Der Addierer 421 subtrahiert das Aus
gangssignal des Addierers 428, ak''', von dem Eingangssymbol yk, um ak' zu erhalten,
das in den Slicer 404 eingegeben wird.
Die Verzögerungselemente 423, 424 und 425, Multiplizierer 426 und 427 und Addie
rer 428 des Rückkopplungsfilters 429 realisieren die Übertragungsfunktion
b1 kz-1 + b3 kz-3. Die über die Leitung 430 vorgesehene Rückkopplung bewirkt, daß das
Rückkopplungsfilter 429 die Kanalfunktion
T(z) = (b1z-1 + b3z-3)/(1 + b1z-1 + b3z-3) (17)
realisiert.
Die Kanalfunktion in Gleichung 17 ist das Negative der Kanalantwort der Gleichung
11 - ohne die feste Verzögerung oder den linearen Verlustfaktor und mit L = 3 und
b2 = 0 - minus 1. Das Ausgangssignal des Entzerrers, ak', ist daher
ak' = yk + b1 k(âk-1 - ak-1''') + b3 k(âk-3 - ak-3'''), (18)
wobei die Koeffizienten b1 k und b3 k durch die Koeffizientenaktualisierungsschaltung
405 adaptiv eingestellt werden, um den Entzerrer zu optimieren, ak'' ist das Ausgangs
signal des Mitkopplungsfilters, yk, und ak''' ist das Ausgangssignal des Rückkopp
lungsfilters 429. Wie zuvor realisiert der Slicer 404 die Gleichung 15 und entscheidet
über das Ausgangssymbol âk.
Eine alternative Ausführungsform des Entscheidungsrückkopplungsentzerrers setzt
eine Kanalfunktion um, die f(z)-1, -T(z) der Gleichung 17 entspricht. In diesem Fall
gilt, ak' = yk + b1 k(âk-1 + ak-1''') + b3 k(âk-3 + ak-3'''). Bei beiden Ausführungsformen ad
diert der Addierer 421 die Eingangssignale yk und ak''' miteinander. Bei dieser alter
nativen Ausführungsform addiert der Addierer 422 auch beide Eingangssignale, âk und
ak''', anstatt ak''' von âk zu subtrahieren, wie in Fig. 7 gezeigt.
Die Koeffizienten b1 k und b3 k in dem Entscheidungsrückkopplungsentzerrer werden
von der Koeffizientenaktualisierungsschaltung 405 gemäß der folgenden rekursiven
Gleichung adaptiv gewählt:
b1 k+1 = b1 k - γek(âk-1.- ak-1''')
b3 k+1 = b3 k - γek(âk-3.- ak-3'''), (19)
b3 k+1 = b3 k - γek(âk-3.- ak-3'''), (19)
wobei ek = ak' - âk. Die Aktualisierungskonstante γ wird wiederum unter Berücksichti
gung derselben Erwägungen wie bei Gleichung 16 für den linearen Entzerrer gewählt,
um die Konvergenz auf die optimalen Multiplikationskoeffizienten für den Entzerrer
zu optimieren. Man beachte, daß bei der Realisierung der Gleichung 19 (siehe Fig. 5)
die Koeffizientenaktualisierungsschaltung 405 das Ausgangssignal des Rückkopp
lungsfilters des Entscheidungsrückkopplungsentzerrers 420, ak''', eingibt. Bei einem
allgemeineren IIR-Entscheidungsrückkopplungsentzerrer wird ferner der Koeffizient
fj k+1 mit Hilfe, der rekursiven Gleichung fj k+1 = fj k - γek(âk-j.- ak-j''') adaptiv gewählt,
wenn die Rückkopplungsmultiplizierer in dem Rückkopplungsfilter des Entschei
dungsrückkopplungsentzerrers die Übertragungsfunktion
f1z-1 + f2z-2 + . . . + fjz-j + . . . + fLz-L umsetzen.
Die oben beschriebenen Ausführungsformen der Erfindung dienen lediglich als Bei
spiel. Modifikationen dieser Ausführungsform, die für den Fachmann offensichtlich
sind, liegen im Bereich dieser Anmeldung. Der Bereich der Anmeldung ist daher nur
durch die folgenden Ansprüche beschränkt.
Claims (18)
1. Detektorsystem mit einem Entzerrer, umfassend:
einen Eingangsanschluß zum Empfangen eines Eingangssignals, wobei das Eingangs signal unter einer Kanalverzerrung leidet, die durch eine Kanalfunktion mit einem Nennerpolynom der Ordnung L und K Nennerpolynomkoeffizienten beschrieben ist, wobei L eine positive ganze Zahl größer als 1 ist, und K ist eine positive ganze Zahl größer als 1 und kleiner als L;
eine Verwirklichung einer Übertragungsfunktion, die mit der Kanalfunktion verknüpft ist, wobei die Verwirklichung L Verzögerungselemente und K Multiplikatoren auf weist, wobei jeder der K Multiplikatoren einen Multiplikationskoeffizienten hat, der einem der K Nennerpolynomkoeffizienten entspricht; und
einen Ausgangsanschluß zum Ausgeben eines korrigierten Signals abhängig von den K Nennerpolynomkoeffizienten und dem Eingangssignal.
einen Eingangsanschluß zum Empfangen eines Eingangssignals, wobei das Eingangs signal unter einer Kanalverzerrung leidet, die durch eine Kanalfunktion mit einem Nennerpolynom der Ordnung L und K Nennerpolynomkoeffizienten beschrieben ist, wobei L eine positive ganze Zahl größer als 1 ist, und K ist eine positive ganze Zahl größer als 1 und kleiner als L;
eine Verwirklichung einer Übertragungsfunktion, die mit der Kanalfunktion verknüpft ist, wobei die Verwirklichung L Verzögerungselemente und K Multiplikatoren auf weist, wobei jeder der K Multiplikatoren einen Multiplikationskoeffizienten hat, der einem der K Nennerpolynomkoeffizienten entspricht; und
einen Ausgangsanschluß zum Ausgeben eines korrigierten Signals abhängig von den K Nennerpolynomkoeffizienten und dem Eingangssignal.
2. System nach Anspruch 1, mit
einem Doppelbegrenzer mit einem Eingangsanschluß, der mit dem Ausgangsanschluß
des Entzerrers verbunden ist, um das korrigierte Signal zu empfangen, und mit einem
Ausgangsanschluß zum Ausgeben eines Ausgangssymbols abhängig von dem korri
gierten Signal.
3. System nach Anspruch 1 oder 2, bei dem der Entzerrer einen Koeffizienteneingangs
anschluß zum Empfangen des entsprechenden Multipliziererkoeffizienten jedes der K
Multiplizierer aufweist, und mit
Koeffizientenaktualisierungsmittel mit einem Koeffizientenausgangsanschluß, der mit
dem Koeffizienteneingangsanschluß des Entzerrers verbunden ist, wobei die Koeffizi
entenaktualisierungsmittel den entsprechenden Multiplikationskoeffizienten jedes der
K Multiplizierer abhängig von dem Eingangssignal, dem korrigierten Signal und dem
Ausgangssymbol adaptiv einstellen.
4. System nach einem der vorangehenden Ansprüche, bei dem der Entzerrer ein linearer
Entzerrer mit finiter Impulsantwort ist und die Übertragungsfunktion gleich dem Nen
nerpolynom ist.
5. System nach einem der vorangehenden Ansprüche, bei dem
L = 3; und
die L Verzögerungselemente ein erstes Verzögerungselement, ein zweites Verzöge rungselement und ein drittes Verzögerungselement umfassen, die in Reihe geschaltet sind, wobei jedes der drei Verzögerungselemente das Eingangssymbol um einen Takt zyklus verzögert und das erste Verzögerungselement das Eingangssymbol empfängt.
L = 3; und
die L Verzögerungselemente ein erstes Verzögerungselement, ein zweites Verzöge rungselement und ein drittes Verzögerungselement umfassen, die in Reihe geschaltet sind, wobei jedes der drei Verzögerungselemente das Eingangssymbol um einen Takt zyklus verzögert und das erste Verzögerungselement das Eingangssymbol empfängt.
6. System nach Anspruch 5, bei dem
K = 2; und
die K Multiplizierer einen ersten Multiplizierer und einen dritten Multiplizierer umfas sen, der erste Multiplizierer einen ersten Koeffizienten und der dritte Multiplizierer ei nen dritten Koeffizienten hat, der erste Multiplizierer ein erstes verzögertes Signal von dem ersten Verzögerungselement empfängt und bei einem ersten Ausgangsanschluß das erste verzögerte Signal multipliziert mit dem ersten Koeffizienten ausgibt, der dritte Multiplizierer ein drittes verzögertes Signal von dem dritten Verzögerungsele ment empfängt und an einem dritten Ausgangsanschluß das dritte verzögerte Signal multipliziert mit dem dritten Koeffizienten ausgibt; und
ein Addierer mit dem Eingangsanschluß des Entzerrers, dem ersten Ausgangsanschluß und dem dritten Ausgangsanschluß verbunden ist und die Summe des ersten verzö gerten Signals multipliziert mit dem ersten Koeffizienten, des dritten verzögerten Si gnals multipliziert mit dem dritten Koeffizienten und des Eingangssymbols als das korrigierte Signal des Entzerrers ausgibt.
K = 2; und
die K Multiplizierer einen ersten Multiplizierer und einen dritten Multiplizierer umfas sen, der erste Multiplizierer einen ersten Koeffizienten und der dritte Multiplizierer ei nen dritten Koeffizienten hat, der erste Multiplizierer ein erstes verzögertes Signal von dem ersten Verzögerungselement empfängt und bei einem ersten Ausgangsanschluß das erste verzögerte Signal multipliziert mit dem ersten Koeffizienten ausgibt, der dritte Multiplizierer ein drittes verzögertes Signal von dem dritten Verzögerungsele ment empfängt und an einem dritten Ausgangsanschluß das dritte verzögerte Signal multipliziert mit dem dritten Koeffizienten ausgibt; und
ein Addierer mit dem Eingangsanschluß des Entzerrers, dem ersten Ausgangsanschluß und dem dritten Ausgangsanschluß verbunden ist und die Summe des ersten verzö gerten Signals multipliziert mit dem ersten Koeffizienten, des dritten verzögerten Si gnals multipliziert mit dem dritten Koeffizienten und des Eingangssymbols als das korrigierte Signal des Entzerrers ausgibt.
7. System nach Anspruch 6, bei dem der erste Koeffizient und der dritte Koeffizient von
Koeffizientenaktualisierungsmitteln adaptiv gewählt werden.
8. System nach Anspruch 6 oder 7, bei dem der erste Koeffizient kleiner als 0 ist und der
dritte Koeffizient eine Größe von weniger als 0,25 hat.
9. System nach einem der vorangehenden Ansprüche, mit einer Verwirklichung einer
zweiten Übertragungsfunktion, wobei ein Ausgangsanschluß der zweiten Übertra
gungsfunktion mit einem Eingangsanschluß der Verwirklichung der Übertragungs
funktion verbunden ist.
10. System nach einem der Ansprüche 1 bis 3, bei dem der Entzerrer einen Entscheidungs
rückkopplungsentzerrer mit einem Mitkopplungsabschnitt und einem Rückkopplungs
abschnitt aufweist, wobei der Rückkopplungsabschnitt einen Rückkopplungseingang
zum Empfangen des Ausgangssymbols aufweist und die Übertragungsfunktion ver
wirklicht.
11. System nach Anspruch 10, bei dem
L = 3; und
die L Verzögerungselemente ein erstes Verzögerungselement, ein zweites Verzöge rungselement und ein drittes Verzögerungselement umfassen, die in Reihe geschaltet sind, wobei jedes der drei Verzögerungselemente das Eingangssymbol um einen Takt zyklus verzögert und das erste Verzögerungselement das Eingangssymbol empfängt.
L = 3; und
die L Verzögerungselemente ein erstes Verzögerungselement, ein zweites Verzöge rungselement und ein drittes Verzögerungselement umfassen, die in Reihe geschaltet sind, wobei jedes der drei Verzögerungselemente das Eingangssymbol um einen Takt zyklus verzögert und das erste Verzögerungselement das Eingangssymbol empfängt.
12. System nach Anspruch 10 oder 11, bei dem
K = 2;
die K Multiplizierer einen ersten Multiplizierer und einen dritten Multiplizierer umfas sen, der erste Multiplizierer einen ersten Koeffizienten und der dritte Multiplizierer ei nen dritten Koeffizienten hat, der erste Multiplizierer ein erstes verzögertes Signal von dem ersten Verzögerungselement empfängt und bei einem ersten Ausgangsanschluß das erste verzögerte Signal multipliziert mit dem ersten Koeffizienten ausgibt, der dritte Multiplizierer ein drittes verzögertes Signal von dem dritten Verzögerungsele ment empfängt und an einem dritten Ausgangsanschluß das dritte verzögerte Signal multipliziert mit dem dritten Koeffizienten ausgibt;
ein erster Addierer mit den Ausgangsanschlüssen des ersten Multiplizierers und des dritten Multiplizierers verbunden ist und einen Ausgangsanschluß zum Ausgeben ei nes Ausgangssignals aufweist, wobei das Ausgangssignal gleich der Summe des ersten verzögerten Signals multipliziert mit dem ersten Koeffizienten und des dritten verzö gerten Signals multipliziert mit dem dritten Koeffizienten ist;
ein dritter Addierer mit dem Ausgangsanschluß des ersten Addierers verbunden ist und das Ausgangssymbol empfängt, wobei der dritte Addierer die Differenz zwischen dem Ausgangssymbol und dem Ausgangssignal des ersten Addierers an den Eingangsan schluß des ersten Verzögerungselementes ausgibt; und
ein zweiter Addierer mit dem Ausgangsanschluß des ersten Addierers und mit dem Eingangsanschluß des Entzerrers verbunden ist, wobei der zweite Addierer das korri gierte Symbol ausgibt, und wobei das korrigierte Symbol gleich der Summe des Ein gangssymbols und des Ausgangssymbols des ersten Addierers ist.
K = 2;
die K Multiplizierer einen ersten Multiplizierer und einen dritten Multiplizierer umfas sen, der erste Multiplizierer einen ersten Koeffizienten und der dritte Multiplizierer ei nen dritten Koeffizienten hat, der erste Multiplizierer ein erstes verzögertes Signal von dem ersten Verzögerungselement empfängt und bei einem ersten Ausgangsanschluß das erste verzögerte Signal multipliziert mit dem ersten Koeffizienten ausgibt, der dritte Multiplizierer ein drittes verzögertes Signal von dem dritten Verzögerungsele ment empfängt und an einem dritten Ausgangsanschluß das dritte verzögerte Signal multipliziert mit dem dritten Koeffizienten ausgibt;
ein erster Addierer mit den Ausgangsanschlüssen des ersten Multiplizierers und des dritten Multiplizierers verbunden ist und einen Ausgangsanschluß zum Ausgeben ei nes Ausgangssignals aufweist, wobei das Ausgangssignal gleich der Summe des ersten verzögerten Signals multipliziert mit dem ersten Koeffizienten und des dritten verzö gerten Signals multipliziert mit dem dritten Koeffizienten ist;
ein dritter Addierer mit dem Ausgangsanschluß des ersten Addierers verbunden ist und das Ausgangssymbol empfängt, wobei der dritte Addierer die Differenz zwischen dem Ausgangssymbol und dem Ausgangssignal des ersten Addierers an den Eingangsan schluß des ersten Verzögerungselementes ausgibt; und
ein zweiter Addierer mit dem Ausgangsanschluß des ersten Addierers und mit dem Eingangsanschluß des Entzerrers verbunden ist, wobei der zweite Addierer das korri gierte Symbol ausgibt, und wobei das korrigierte Symbol gleich der Summe des Ein gangssymbols und des Ausgangssymbols des ersten Addierers ist.
13. System nach Anspruch 12, bei dem der erste Koeffizient und der dritte Koeffizient von
Koeffizientenaktualisierungsmitteln adaptiv eingestellt werden.
14. System nach Anspruch 13, bei dem der erste Koeffizient kleiner als 0 ist und der
zweite Koeffizient eine Größe von weniger als 0,25 hat.
15. System nach einem der Ansprüche 12 bis 14, bei dem der Mitkopplungsabschnitt die
Funktion "1" realisiert.
16. Verfahren zum Entwerfen eines Entzerrers mit mehreren Multiplizierern, wobei jeder
der mehreren Multiplizierer einen Multipliziererkoeffizienten hat, mit folgenden Ver
fahrensschritten:
Annähern einer Kanalfrequenzantwort mit einer Kanalfunktion, die im Nenner ein Nennerpolynom hat; und
Umsetzen einer Übertragungsfunktion, die dem Nennerpolynom entspricht.
Annähern einer Kanalfrequenzantwort mit einer Kanalfunktion, die im Nenner ein Nennerpolynom hat; und
Umsetzen einer Übertragungsfunktion, die dem Nennerpolynom entspricht.
17. Verfahren nach Anspruch 16, bei dem der Entzerrer ein linearer Entzerrer mit finiter
Impulsantwort ist und das Umsetzen der Übertragungsfunktion das Umsetzen des
Nennerpolynoms umfaßt.
18. Verfahren nach Anspruch 16 oder 17, bei dem der Entzerrer ein Entscheidungsrück
kopplungsentzerrer mit unendlicher Impulsantwort ist und das Umsetzen der Übertra
gungsfunktion das Umsetzen der Kanalfunktion minus 1 innerhalb einer Rückkopp
lungsschleife in einem Rückkopplungsabschnitt des Entzerrers umfaßt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/020,628 US6115418A (en) | 1998-02-09 | 1998-02-09 | Simplified equalizer for twisted pair channel |
US09/020,628 | 1998-02-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19904059A1 true DE19904059A1 (de) | 1999-08-12 |
DE19904059B4 DE19904059B4 (de) | 2010-04-08 |
Family
ID=21799699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19904059A Expired - Fee Related DE19904059B4 (de) | 1998-02-09 | 1999-02-02 | Detektorsystem mit Entzerrer und Verfahren zum Entwerfen eines Entzerrers mit mehreren Multiplizierern |
Country Status (3)
Country | Link |
---|---|
US (2) | US6115418A (de) |
KR (1) | KR100318801B1 (de) |
DE (1) | DE19904059B4 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001089165A1 (en) * | 2000-05-16 | 2001-11-22 | Nortel Networks Limited | Cellular communications system receivers |
DE19917357B4 (de) * | 1998-04-20 | 2009-04-09 | Samsung Electronics Co., Ltd., Suwon | Empfänger für ein nichtlineares Signal |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6115418A (en) | 1998-02-09 | 2000-09-05 | National Semiconductor Corporation | Simplified equalizer for twisted pair channel |
US6415003B1 (en) | 1998-09-11 | 2002-07-02 | National Semiconductor Corporation | Digital baseline wander correction circuit |
US6438163B1 (en) | 1998-09-25 | 2002-08-20 | National Semiconductor Corporation | Cable length and quality indicator |
US6546047B1 (en) * | 1998-10-08 | 2003-04-08 | Altima Communications, Inc. | Methods and circuits for optimal equalization |
US6226332B1 (en) * | 1998-11-13 | 2001-05-01 | Broadcom Corporation | Multi-pair transceiver decoder system with low computation slicer |
US6249544B1 (en) * | 1998-11-13 | 2001-06-19 | Broadcom Corporation | System and method for high-speed decoding and ISI compensation in a multi-pair transceiver system |
US6418172B1 (en) | 1999-04-21 | 2002-07-09 | National Semiconductor Corporation | Look-ahead maximum likelihood sequence estimation decoder |
US6590930B1 (en) * | 1999-07-22 | 2003-07-08 | Mysticom Ltd. | Local area network diagnosis |
US7489725B2 (en) * | 1999-08-13 | 2009-02-10 | Broadcom Corporation | Decision feedback equalizer and precoder ramping circuit |
US6608862B1 (en) * | 1999-08-20 | 2003-08-19 | Ericsson, Inc. | Method and apparatus for computing prefilter coefficients |
US7254198B1 (en) | 2000-04-28 | 2007-08-07 | National Semiconductor Corporation | Receiver system having analog pre-filter and digital equalizer |
US7050517B1 (en) | 2000-04-28 | 2006-05-23 | National Semiconductor Corporation | System and method suitable for receiving gigabit ethernet signals |
US6795494B1 (en) * | 2000-05-12 | 2004-09-21 | National Semiconductor Corporation | Receiver architecture using mixed analog and digital signal processing and method of operation |
US6765958B1 (en) * | 2000-07-24 | 2004-07-20 | Eric Morgan Dowling | High-speed adaptive interconnect architecture |
US7158566B2 (en) * | 2000-07-24 | 2007-01-02 | Eric Morgan Dowling | High-speed adaptive interconnect architecture with nonlinear error functions |
US6870881B1 (en) | 2000-08-24 | 2005-03-22 | Marvell International Ltd. | Feedforward equalizer for DFE based detector |
US6542914B1 (en) | 2000-09-01 | 2003-04-01 | Lecroy Corporation | Method and apparatus for increasing bandwidth in sampled systems |
GB2371695B (en) * | 2000-12-07 | 2005-02-16 | Ubinetics Ltd | Signal processing |
US7436881B2 (en) * | 2001-09-28 | 2008-10-14 | Nec Corporation | Per-bin DFE for advanced OQAM-based multi-carrier wireless data transmission systems |
US7502418B2 (en) * | 2001-12-18 | 2009-03-10 | Agere Systems Inc. | Method and apparatus for joint equalization and decoding of multilevel codes |
US6701335B2 (en) * | 2002-02-27 | 2004-03-02 | Lecroy Corporation | Digital frequency response compensator and arbitrary response generator system |
CN100556012C (zh) * | 2002-08-30 | 2009-10-28 | 皇家飞利浦电子股份有限公司 | 单载波信号的频域均衡 |
US7875068B2 (en) * | 2002-11-05 | 2011-01-25 | Merit Medical Systems, Inc. | Removable biliary stent |
US7545859B2 (en) * | 2004-01-14 | 2009-06-09 | L-3 Communications Integrated Systems L.P. | Adaptive channel equalization technique and method for wideband passive digital receivers |
EP1808962A1 (de) * | 2004-11-05 | 2007-07-18 | Neuro Solution Corp. | Digitales filter und verfahren zu seinem entwurf, entwurfsvorrichtung und programm zum entwurf eines digitalen filters |
US7397849B2 (en) * | 2005-03-18 | 2008-07-08 | Interdigital Technology Corporation | Channel estimation enhanced LMS equalizer |
WO2009076355A1 (en) | 2007-12-11 | 2009-06-18 | Marvell World Trade Ltd. | Sub-symbol rate cable tester |
US8477833B2 (en) | 2009-02-06 | 2013-07-02 | International Business Machines Corporation | Circuits and methods for DFE with reduced area and power consumption |
US8755455B2 (en) * | 2010-01-12 | 2014-06-17 | Quantenna Communications Inc. | Quality of service and rate selection |
CN102208984B (zh) * | 2011-05-25 | 2013-10-23 | 北京星网锐捷网络技术有限公司 | 一种信号传输方法、网络接口及网络设备 |
US8681848B2 (en) | 2011-10-28 | 2014-03-25 | Texas Instruments Incorporated | Linear system for link training |
US8891607B2 (en) | 2012-09-06 | 2014-11-18 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Feed forward equalizer tap weight adaptation based on channel estimation |
US8964827B2 (en) | 2013-03-07 | 2015-02-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Adaptation of equalizer settings using error signals sampled at several different phases |
US9077574B1 (en) * | 2014-03-04 | 2015-07-07 | Avago Technologies General Ip (Singapore) Pte. Ltd. | DSP SerDes receiver with FFE-DFE-DFFE data path |
US10056887B2 (en) * | 2016-09-08 | 2018-08-21 | Futurewei Technologies, Inc. | Apparatus and method for controlling a delay circuit |
Family Cites Families (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5833313A (ja) * | 1981-08-21 | 1983-02-26 | Nec Corp | トランスバ−サル定利得可変等化器 |
GB8308843D0 (en) * | 1983-03-30 | 1983-05-11 | Clark A P | Apparatus for adjusting receivers of data transmission channels |
JP2723228B2 (ja) | 1987-07-16 | 1998-03-09 | 株式会社東芝 | 利得可変増幅回路 |
JPH01248816A (ja) * | 1988-03-30 | 1989-10-04 | Toshiba Corp | デジタルフィルタ |
JPH0831819B2 (ja) | 1989-02-15 | 1996-03-27 | 松下電器産業株式会社 | データ伝送装置 |
US4984079A (en) | 1989-07-26 | 1991-01-08 | Hughes Aircraft Company | Video preamplifier circuit |
US5031194A (en) * | 1989-08-11 | 1991-07-09 | Bell Communications Research, Inc. | Wideband digital equalizers for subscriber loops |
US5245291A (en) | 1989-12-06 | 1993-09-14 | Hitachi Denshi Kabushiki Kaisha | Method and apparatus for detecting cable length |
US5119196A (en) * | 1990-06-25 | 1992-06-02 | At&T Bell Laboratories | Ghost cancellation of analog tv signals |
CA2047557C (en) | 1990-07-20 | 1996-12-10 | Mitsuo Kakuishi | Received data adjusting device |
JPH0522079A (ja) * | 1991-07-12 | 1993-01-29 | Pioneer Electron Corp | 予測フイルタ |
US5502735A (en) | 1991-07-16 | 1996-03-26 | Nokia Mobile Phones (U.K.) Limited | Maximum likelihood sequence detector |
US5150379A (en) * | 1991-09-27 | 1992-09-22 | Hewlett-Packard Company | Signal processing system for adaptive equalization |
US5291499A (en) | 1992-03-16 | 1994-03-01 | Cirrus Logic, Inc. | Method and apparatus for reduced-complexity viterbi-type sequence detectors |
JP3399019B2 (ja) | 1993-05-26 | 2003-04-21 | ソニー株式会社 | ビタビ等化器 |
JPH07123027A (ja) * | 1993-10-26 | 1995-05-12 | Fujitsu Ltd | ディジタル加入者線伝送装置 |
EP0684706B1 (de) | 1993-11-05 | 2003-02-05 | Ntt Mobile Communications Network Inc. | Replikherstellendes adaptives demodulationsverfahren und dieses verwendender demodulator |
US5841484A (en) * | 1994-02-10 | 1998-11-24 | Philips Electronics North North America Corporation | Blind equalizer method and apparatus for HDTY transmission using an NTSC rejection filter for mitigating co-channel interference |
US5465272A (en) | 1994-04-08 | 1995-11-07 | Synoptics Communications, Inc. | Data transmitter baseline wander correction circuit |
US5471504A (en) * | 1994-04-14 | 1995-11-28 | Computer & Communication Research Laboratories | Bilinear decision feedback equalizer |
WO1996005680A1 (fr) | 1994-08-08 | 1996-02-22 | Ntt Mobile Communications Network Inc. | Procede de detection de retard a prediction lineaire des ondes a modulation de phase differentielle (mdpd) |
JPH08116275A (ja) | 1994-10-18 | 1996-05-07 | Hitachi Ltd | ディジタル信号復号化処理装置 |
JPH08172366A (ja) | 1994-12-19 | 1996-07-02 | Pioneer Electron Corp | ビタビ復号器におけるブランチメトリック演算回路 |
JPH08255303A (ja) | 1995-03-20 | 1996-10-01 | Fujitsu Ltd | アナログ信号の波形整形回路 |
US5638065A (en) | 1995-06-13 | 1997-06-10 | International Business Machines Corporation | Maximum-likelihood symbol detection for RLL-coded data |
US5859861A (en) | 1995-06-21 | 1999-01-12 | Hyundai Electronics Ind. Co., Ltd. | High speed viterbi decoder |
EP0852089B1 (de) | 1995-09-18 | 2006-08-09 | Hitachi Global Storage Technologies Netherlands B.V. | Vorrichtung und verfahren zur rauschvorhersagenden maximal-wahrscheinlichkeitsdetektion |
JPH09148944A (ja) | 1995-11-22 | 1997-06-06 | Sony Corp | ビタビ復号器および情報再生装置 |
JPH09153845A (ja) | 1995-11-29 | 1997-06-10 | Sony Corp | 等化器 |
US6035007A (en) | 1996-03-12 | 2000-03-07 | Ericsson Inc. | Effective bypass of error control decoder in a digital radio system |
US5841819A (en) | 1996-04-09 | 1998-11-24 | Thomson Multimedia, S.A. | Viterbi decoder for digital packet signals |
US5909384A (en) | 1996-10-04 | 1999-06-01 | Conexant Systems, Inc. | System for dynamically adapting the length of a filter |
US5982818A (en) | 1997-01-07 | 1999-11-09 | Daniel J. Krueger | Method for implementing trellis codes for ISI channels |
US5940442A (en) | 1997-01-30 | 1999-08-17 | National Semioonductor Corporation | High speed data receiver |
US6047022A (en) | 1997-02-28 | 2000-04-04 | Orckit Communication Ltd. | Apparatus and method for transmission of high speed data over communication channels |
US5818378A (en) | 1997-06-10 | 1998-10-06 | Advanced Micro Devices, Inc. | Cable length estimation circuit using data signal edge rate detection and analog to digital conversion |
US5914982A (en) | 1997-06-13 | 1999-06-22 | Rockwell Semiconductor Systems, Inc. | Method and apparatus for training linear equalizers in a PCM modem |
US6038269A (en) | 1997-11-20 | 2000-03-14 | National Semiconductor Corporation | Detection for digital communication receivers |
US6148046A (en) | 1998-01-20 | 2000-11-14 | Texas Instruments Incorporated | Blind automatic gain control system for receivers and modems |
US6115418A (en) | 1998-02-09 | 2000-09-05 | National Semiconductor Corporation | Simplified equalizer for twisted pair channel |
-
1998
- 1998-02-09 US US09/020,628 patent/US6115418A/en not_active Expired - Lifetime
-
1999
- 1999-02-02 DE DE19904059A patent/DE19904059B4/de not_active Expired - Fee Related
- 1999-02-05 KR KR1019990003929A patent/KR100318801B1/ko not_active IP Right Cessation
-
2000
- 2000-07-20 US US09/620,363 patent/US6421381B1/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19917357B4 (de) * | 1998-04-20 | 2009-04-09 | Samsung Electronics Co., Ltd., Suwon | Empfänger für ein nichtlineares Signal |
WO2001089165A1 (en) * | 2000-05-16 | 2001-11-22 | Nortel Networks Limited | Cellular communications system receivers |
US6961371B2 (en) | 2000-05-16 | 2005-11-01 | Nortel Networks Limited | Cellular communications system receivers |
Also Published As
Publication number | Publication date |
---|---|
KR100318801B1 (ko) | 2001-12-29 |
US6115418A (en) | 2000-09-05 |
US6421381B1 (en) | 2002-07-16 |
DE19904059B4 (de) | 2010-04-08 |
KR19990072449A (ko) | 1999-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19904059B4 (de) | Detektorsystem mit Entzerrer und Verfahren zum Entwerfen eines Entzerrers mit mehreren Multiplizierern | |
DE19945665B4 (de) | Einrichtung zum Anzeigen von Kabellänge und -qualität | |
DE19940589B4 (de) | Empfänger zum Korrigieren der Abwanderung der Basislinie und zum Empfangen von Killerabtastwerten | |
DE19843145B4 (de) | Verfahren zur Sequenzerfassung und Sequenz-Ausgleicheinrichtung | |
DE69925628T2 (de) | Fir-filterstruktur mit geringer latenzzeit, zur andwendung bei gigabit-ethernet | |
US7254198B1 (en) | Receiver system having analog pre-filter and digital equalizer | |
DE69530739T2 (de) | Vorkodierungssystem und -Verfahren für eine Datenübertragungseinrichtung | |
US7394849B2 (en) | Decision feedback equalizer with dynamic feedback control | |
DE69532371T2 (de) | Hybrid-Entzerrer für eine Datenübertragungseinrichtung | |
DE3884061T2 (de) | System zum Übertragen von Datensignalen unter Anwendung entscheidungsrückgekoppelter Entzerrung. | |
DE60102798T2 (de) | Zwei lernfolgen verwendende entzerrung | |
DE60312444T2 (de) | Hybrider adaptiver Entzerrer für optische Übertragungssysteme | |
DE10141597B4 (de) | Verfahren zum Rekonstruieren von über eine Übertragungsstrecke übertragenen Daten in einem Empfänger und entsprechende Vorrichtung | |
WO2003065637A1 (de) | Verfahren zur abtastphasenregelung | |
EP2522082B1 (de) | Vorrichtung und verfahren zur kompensation und identifikation von fernnebensprechen | |
US20030043897A1 (en) | Adaptive equalizer with large data rate range | |
EP0592747B1 (de) | Einrichtung und Verfahren zur adaptiven Entzerrung in Tokenringübertragungseinrichtungen unter Verwendung von ungeschirmten verdrillten Kabelpaaren | |
EP1538797B1 (de) | Elektrische Übertragung über Rückwandplatinen mittels duobinärer Signalisierung | |
US6047024A (en) | Device for equalizing channel-distorted signals | |
CA2217985C (en) | Adaptive equalizer | |
DE69025484T2 (de) | Nachbarkanalstörungskompensator mit Minimisierungsmitteln für Nachbarsymbolstörung | |
DE3873683T2 (de) | Adaptiver entzerrer, der in dem empfaenger eines datenuebertragungssystems eingeschlossen ist. | |
EP0387498B1 (de) | Digitalübertragungssystem zur Übertragung mehrerer binärer Signale über Leiterpaare | |
CN115913841B (zh) | 一种用于等效时间采样信号的数据均衡方法 | |
DE10212913C1 (de) | Berechnungsschaltung zur Berechnung eines Taktregelkriteriums |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8364 | No opposition during term of opposition | ||
R082 | Change of representative | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |