KR19990072449A

KR19990072449A - 이퀄라이저를구비한검출기시스템

Info

Publication number: KR19990072449A
Application number: KR1019990003929A
Authority: KR
Inventors: 래거반스린에이
Original assignee: 클라크 3세 존 엠.; 내셔널 세미콘덕터 코포레이션
Priority date: 1998-02-09
Filing date: 1999-02-05
Publication date: 1999-09-27
Also published as: DE19904059B4; KR100318801B1; DE19904059A1; US6115418A; US6421381B1

Abstract

채널의 주파수 응답 형태를 이용하여, 왜곡이 감소된 출력 신호를 생성하기 위한 간이 필터를 제공하는 100Base-TX 검출기 시스템이 제안된다. 카테고리-5 트위스트 페어 케이블링의 주파수 응답 함수의 특성을 이용하여, 유한 충격 응답 선형 이퀄라이저 또는 무한 충격 응답 결정 피드 백 이퀄라이저가 2 개 정도로 적은 개수의 승산기들을 갖고 실행된다.

Description

이퀄라이저를 구비한 검출기 시스템 {Detector system having an equalizer}

본 발명은 디지털 통신 시스템에서 나타나는 기호간 간섭을 제거하는데 필요한 이퀄라이저를 간소화시키는 것에 관한 것이다.

인트라넷 기반 오퍼레이션에 의해 구동되는 데스크톱 컴퓨팅 파워의 현저한 증가와 사용자들 사이의 타임 센시티브 송신 (time-sensitive delivery) 에 대한 증가된 요구로 고속 이서넷 랜 (high speed Ethernet LANs) 의 개발에 박차가 가해졌다.

카테고리-5 구리선 (category-5 copper wire) 을 이용하는 100BASE-TX 이서넷 및, 현재의 카테고리-5 구리선 상에서 기가비트/초의 데이터 송신을 위한 1000BASE-T 이서넷을 새로 개발하는 것은 고속 기호 처리에 새로운 기술을 요한다. 초당 기가비트 송신은 4 개의 트위스트 페어 및 각 페어 상에서 125 megasymbol/s 송신 속도를 이용하여 수행되며, 여기서 각 기호는 2 비트를 나타낸다. 트위스트 페어 구리 케이블은 또한 광역 통신망 (WAN;완) 및 디지털 가입자 루프 데이터 통신 응용에서 이용된다. 대역폭에 대한 필요성이 매우 증가하여, 트위스트 페어 케이블을 통한 고속 데이터 송신 속도를 지원하는 기술이 광범위한 호평을 얻고 있다. 100Base-TX (고속 이서넷), 운반 구리선 상의 1000Base-T 송신 및 디지털 가입자 루프 기술은 모두 트위스트 구리선 페어 상에서 데이터를 고속으로 송신한다.

물리적으로, 각 전압이 하나 이상의 데이터 비트를 나타내는 일련의 전압을 이용하여 데이터가 송신된다. 일련의 전압에서 각 전압은 기호 (symbol) 에 관련되며, 전체 일련 전압은 기호 알파벳 (symbol alphabet) 에 관련된다.

고속으로 데이터를 송신하는 한 시스템은 비영 복귀 (NRZ) 신호 송신 방식이다. NRZ 신호 송신 방식에서, 기호 알파벳｛A｝은 ｛-1, +1｝이다. 논리적 "1" 은 양전압으로 송신되는 반면, 논리적 "0" 은 음전압으로 송신된다. 125 Msymbols/s 에서, 각 기호의 펄스폭은 (즉 양 또는 음전압) 8 ㎱ 이다.

고속으로 데이터를 송신하는 또다른 시스템은 MLT3 신호 처리 방식이 적용되며, 3 전압 레벨 시스템 (three voltage level system) 을 포함한다 (미국립 표준 정보 시스템, 광섬유 분산 데이터 인터페이스 -파트: 토큰 링 트위스트 페어 물리층 중간 종속 (TP-PMD), ANSI X3.263:199X). MLT3 용 기호 알파벳은 ｛A｝=｛-1, 0 +1｝이며, 일련의 전압｛-V, 0, V｝에 대응된다. 전압 (V) 는 통상 1 V 이다.

MLT3 송신에서, 논리적 "1" 은 -1 또는 1 기호에 의해 송신되는 반면, 논리적 "0" 은 0 기호에 의해 송신된다. 2 개의 연속적인 논리적 "1" 들의 송신에서, 시스템은 영을 통과하는 변화를 필요로 하지 않는다. 논리적 시퀀스 ("1", "0", "1") 의 송신은 이 시퀀스 이전에 송신된 기호에 종속하여 기호 (+1, 0, -1) 또는 (-1, 0, +1) 의 송신으로 나타난다. 이 시퀀스 직전에 송신된 기호가 +1 인 경우에, 기호 (+1, 0, -1) 이 송신된다. 이 시퀀스 전에 송신된 기호가 -1 인 경우에는 기호 (-1, 0, +1) 이 송신된다. 이 시퀀스 전에 송신된 기호가 0 인 경우에, 이전의 논리적 "1" 이 -1 로 송신되었다면 송신된 시퀀스의 제 1 기호가 +1 이 되며, 이전의 논리적 "1" 이 +1 로 송신되었다면, 송신된 시퀀스의 제 1 기호는 -1 이 된다.

이상적인 MLT3 시스템에서, 송신 구동기는 단순히 송신될 기호에 대응하는 전압 펄스를 보낸다. 이 펄스는 송신 기호 각각에 대해 8 ㎱ 의 지속 시간을 가지며, 3 내지 5 ㎱ 의 한정된 상승/하강 시간을 갖는다 (미국립 표준 정보 시스템, 광섬유 분산 데이터 인터페이스 -파트: 토큰 링 트위스트 페어 물리층 중간 종속 (TP-PMD), ANSI X3.263:199X).

그러나, MLT3 표준에서 검출 시스템은 2 레벨 시스템에서의 2 개의 전압 레벨 대신에 3 개의 전압 레벨들을 구분하는 것이 필요하다. 특정 비트 오차율을 얻기 위해 필요한 노이즈 비율 (noise ratio) 에 대한 신호는, 2 레벨 시스템에서보다 MLT3 신호 처리 방식에서 더 크다. MLT3 시스템의 장점은, MLT3 시스템으로부터 방출된 방사의 파워 스펙트럼이 더 낮은 주파수에 집중되어서, 트위스트 페어 케이블 상의 송신을 위한 FCC 방사 방출과 더욱 용이하게 일치한다. 다른 통신 시스템은 각 개개의 기호를 이용하여 다수의 데이터를 송신하기 위해 물리층에서 2 개보다 많은 전압 레벨을 갖는 기호 알파벳을 이용할 수 있다.

통상적인 디지털 통신 송신 시스템의 블록도가 도 1 에서 설명된다. 도 1 에서, 송신된 데이터는 기호 시퀀스｛a_k｝에 의해서 나타낸다. 시퀀스 ｛a_k｝ 에서 송신된 기호는 신호 알파벳｛A｝의 멤버이다. 3 레벨 MLT3 신호 처리 방식의 경우에, 기호 알파벳｛A｝은 ｛-1, 0, +1｝에 의해 주어진다. 인덱스 k 는 상기 기호에 대한 시간 인덱스를 나타낸다. 즉 샘플 시간 k 에, 송신될 기호가 a_k에 의해서 주어진다. 채널 응답은 채널 변환 함수 (channel transfer function) 에 의해서 나타낸다. 채널 함수 f(z) 는 채널의 샘플된 시간 응답의 Z 변환이다.

도 1 에서, 송신된 기호｛a_k｝가 채널 1 에 입력된다. 채널 (1) 으로부터 출력된 신호 (x_k) 는 송신된 기호｛a_k｝의 선형 변형이며, 이 변형은 채널 변환 함수 f(z) 에 의해 설명된다. 신호 (x_k) 는 가산기 (2) 에서 노이즈 샘플 (n_k) 과 합해져서 신호 (y_k) 를 형성한다. 노이즈 샘플들｛n_k｝은 송신선 상의 랜덤 노이즈를 나타낸다. 채널 변형 및 랜덤 노이즈를 모두 겪은 후, 신호 (y_k) 는 검출기 (3) 에 입력된다. 검출기 (3) 는 변형된 신호들 (y_k) 을 입력하고, 채널 전달 함수 f(z) 에 의해 설명된 효과와 반대로 작용하여, 검출된 신호들의 시퀀스를 출력한다.

도 2 는 통상의 100Base-TX 송신기를 도시한다. 100Base-TX 송수신기에서 데이터 송신 경로 (IEEE 802.3u 표준) 는 물리적 코딩 부층 (PCS) (11) 및 물리적 중간 종속 (PMD) 부층 (12) 으로 구성된다. PCS (11) 는 중간 독립 인터페이스 (MII) (4) 및 4B5B (속도 4/5) 인코더 (5) 를 포함한다. 중간 종속 인터페이스 (4) 는 송수신기 및 미디어 액세스 제어 (MAC) 사이의 인터페이스이다. 4B5B 인코더 (5) 는 수신기에서 확실한 클록 복구를 위해 송신 데이터에서 충분한 변화 (transition) 를 보장하고, 이서넷 제어 특성을 발생시킨다. PCS (11) 의 출력 단자에서 데이터 속도는 4B5B 인코더 (5) 와 관려된 속도 패널티로 인해 125 ㎒ 이다. 100Base-TX 송신 데이터 경로의 물리적 중간 종속부 (12) 는 스크램블러 (6), 바이너리- MLT3 컨버터 (7) 및 송신 구동기 (8) 로 구성되며, 1 V 의 피크대피크 신호를 고립 변압기 (9) 를 통해 트위스트 페어 (10) 상으로 출력한다. 송신 신호 시퀀스｛a_k｝는 바이너리- MLT3 컨버터 (7) 에 발생된다.

f(z) 로 나타낸 채널 모델이 송신 및 수신 필터링 효과를 포함하는 것을 가정한다. 또한, 송신 채널은 2 개의 겹치는 신호들이 선형 중첩으로 단순히 더해지는 것을 가정한다. 따라서, 채널 변환 함수 다항식이

로 규정될 수 있으며, 여기서 f₀, ..., f_j, ..., f_N은 다항식의 계수이다. 다항식의 계수 f_j는 k 번째 수신된 샘플에 나타나는 (k-j) 번째 기호의 분산된 성분을 나타내고, N 은 j>N 인 경우에 f_j가 무시할 만큼 작은 컷오프 정수이다. 다항식 f(Z) 는 송신 채널의 샘플된 주파수 응답의 Z 변환을 나타낸다. 수학식 1 에서, Z^-1은 한 클록 주기 지연으로 고려된다. A. V. OPPENHEIM & R. W. SCHAFER, DISCRETE-TIME SIGNAL PROCESSING 1989 를 참고한다.

샘플 타임 (k) 에서 채널의 노이즈없는 출력은

으로 주어지며, 보편성을 잃지 않고, f₀를 1 로 가정할 수 있다. 따라서, 타임 (k) 에서의 채널 출력 신호는 타임 (k) 에서 송신된 데이터에만 의존하지 않고, 송신된 데이터의 이전의 값에도 의존한다. 이러한 효과는 "기호간 간섭" (ISI) 으로 알려져 있다. E.A. LEE AND D.G. MESSERSCHMITT, DIGITAL COMMUNICATIONS (1988) 을 참조한다.

기호간 간섭은 통신 채널의 분산 속성의 결과이다. IEEE LAN 표준에서는 시스템이 100 m 이상의 카테고리-5 케이블을 통해 데이터를 송신 및 수신할 수 있어야 한다. 도 3a 는 분산 효과가 있는 송신 기호 스트림을 도시한다. 도 3b 는 주파수에 대해 분산된 파워 스펙트럼을 도시한다. 100 m 케이블에서는, 62.5 ㎒ 의 나이퀴스트 주파수에서 신호 세기는 케이블의 단부에서 수신시에 약 20 db 로 감소한다. 이러한 분산에서, 단일 송신 기호는 배선의 출력에서 수 개의 수신된 기호에 영향을 줄 수도 있다.

신호의 노이즈 소자는 시퀀스｛n_k｝에 의해 나타내진다. 따라서, 노이즈가 있는 채널의 출력 신호는

으로 주어지고, 노이즈 샘플｛n_k｝은 독립적이고, 분산이 σ²인 균등하게 분포된 가우시안 랜덤 변수인 것을 가정한다 (LEE & MESSERSCHMITT 참조).

최첨단 통신 시스템은 수학식 2 에 의해 설명된 ISI 를 제거하기 위한 2 가지 유형의 검출기들을 이용한다. 선형 이퀄라이저 및 결정 피드 백 이퀄라이저인 이러한 2 가지 검출기들이 도 4a 에서 도시된다.

m+1 개의 승산기를 갖는 유한 충격 응답 선형 이퀄라이저가 도 4b 에서 설명된다. 도 4b 에서, 기호 y_k는 각 단계에서 한 타임 주기만큼 기호를 지연시키는 지연 (D₁내지 D_m) 을 갖는 지연 배열 (10) 에 입력된다. 승산기들 (M₀내지 M_m) 을 갖는 승산기 세트 (20) 가 지연 (D₁내지 D_m) 배열에서 m+1 개의 기호 각각을 대응 계수 (C₀내지 C_m) 와 승산된다. 가산기 (30) 는 승산기들 (M₀-M_m) 로부터의 출력 신호들을 모두 가산하여 다음의 결과 신호를 얻는다.

선형 이퀄라이저로부터의 신호 (a_k') 는 출력 신호를 결정하는 슬라이서에 입력된다. 출력 신호는 입력 신호 (a_k') 에 가장 근접한 기호 알파벳｛A｝으로부터의 신호이다.

승산기 계수들 (C₀내지 C_m) 은 다음과 같이 주어지는 변환 함수를 정의한다.

계수들 (C₀내지 C_m) 은 이퀄라이저의 기능을 최적화시키기 위한 적응 실행 (adaptive implementation) 의 지능 알고리즘 (intelligent algorithm) 에 의해 선택될 수 있다. 제로 포어싱 선형 이퀄라이저 (zero-forcing linear equalizer: ZFLE) 는 채널의 주파수 응답의 역에 의해 주어지는 변환 함수 T 를 갖는다. 선형 이퀄라이저에 대한 최소 평균 제곱 오차 (minimum mean squared error based linear equalizer: MMSE-LE) 는 송신된 데이터 및 검출된 데이터 사이의 평균 제곱 오차를 최적화시켜서, 이퀄라이저의 출력 신호의 제거되지 않은 ISI 및 출력 노이즈 분산 사이의 절충점을 찾는다.

도 4c 는 피드 포워드 필터에서 N_ff개의 승산기를 갖고, 피드 백 필터에서 N_fb개의 승산기를 갖는 통상적인 유한 충격 응답 결정 피드 백 이퀄라이저 (Decision Feedback Equalizer: DFE) 를 도시한다. 입력 신호 (y_k) 는 피드 포워드 필터 (100) 에 입력된다. 가산기 (300) 에서, 피드 포워드 필터로부터의 결과 신호와 피드 백 필터 (200) 로부터의 결과 신호가 가산된다. 가산된 신호 (a_k) 는 이퀄라이저의 출력 신호를 결정하는 슬라이서 (400) 에 입력된다.

피드 포워드 필터 (100) 에서, 입력 신호 (y_k) 는 지연 (D₁ ^ff내지 D_Nff-1 ^ff) 을 갖는 피드 포워드 지연 배열에 입력된다. 각 지연은 한 주기씩 신호를 지연시켜서, 지연 배열 (101) 이 N_ff-1 개의 과거 입력 신호들을 기억한다. 기억된 신호 각각은 승산기 (M₀ ^ff내지 M_Nff-1 ^ff) 에 의해서 대응 계수 (C₀내지 C_Nff-1) 와 승산된다. 승산기 (M₀ ^ff내지 M_Nff-1 ^ff) 로부터의 출력 신호가 모두 가산기 (103) 에서 가산되어, 라인 (301) 상의 가산기 (300) 에 입력된 신호가 다음과 같이 주어진다.

피드 백 필터 (200) 는 출력 신호를 지연 (D₀ ^fb내지 D_Nfb-1 ^fb) 을 갖는 피드 백 지연 배열 (201) 에 입력한다. 피드 백 지연 배열 (201) 은 N_fb개의 과거 결정 기호들을 기억한다. 피드 백 지연 배열 (201) 의 출력 기호는 승산기 (202, M₀ ^fb내지 M_Nfb-1 ^fb) 에 각각 입력된다. 승산기 (202) 로부터의 결과 신호는 가산기 (203) 에서 가산되어 라인 (300) 상의 가산기 (300) 의 입력 신호가 다음과 같이 주어진다.

가산기 (300) 는 라인 (301) 상의 입력 신호를 라인 (302) 상의 입력 신호의 네거티브을 가산하여, 슬라이서 (400) 에 의해 수신된 a_k' = a_k'' - a_k''' 을 얻을 수 있다.

슬라이서 (400) 는 출력 기호를 결정한다. 슬라이서 (400) 에 의해 도달된 출력 기호는, 슬라이서 (400) 의 입력 단자에서 신호 a_k' 에 가장 근접한 기호 알파벳｛A｝내의 기호이다.

DFE 는 과거에 송신된 데이터가 정확하게 검출된 경우에, 상기 과거 데이터 기호의 ISI 효과가 검출 이전의 현재 수신된 신호로부터 제거될 수 있다. 제로 포어싱 DFE 를 위해, 피드 포워드 변환 함수는 1 로 설정되고 (즉, 도 4c 의 유한 충격응답 필터에서 C₀= 1 및 C₁내지 C_m은 0 이다), 피드 백 변환 함수는 채널 변환 함수인 [f(z)-1], f(z) 로 주어진다. 결정 피드 백 이퀄라이저의 실제 실행에서는 유한 충격 응답 (FIR) 피드 백 필터들이 이용된다. 유한 충격 응답 필터는 지속 시간이 유한한 변환 함수를 실행한다. 지속 시간이 무한한 변환 함수를 실행하는 무한 충격 응답 (IIR) 필터들은 승산기 계수들을 적응 조절하는 알고리즘을 실행하는데 어려움이 있다.

과거의 검출 데이터 샘플들이 노이즈를 포함하지 않기 때문에, DFE 는 노이즈 증대를 겪지 않는 반면, 선형 이퀄라이저는 그렇지 않다. 그러나, DFE 는 오류 전파를 겪게 된다; 즉 과거에 검출된 기호들 중 하나가 부정확하면, 그 오류의 효과가 미래의 더 많은 기호 결정에까지 전파하게 된다.

또한, 이퀄라이저가 피드 백 이퀄라이저이기 때문에, 동작이 파이프라이닝될 수 있는 선형 이퀄라이저와는 달리 피드 백 필터링 동작의 파이프라이닝이 가능하지 않다. 특히, 선형 이퀄라이저는 단지 입력 신호에만 의존하기 때문에, 출력 신호에 도달하는 데 필요한 계산 기능을 수행하는데 수 개의 클록 사이클을 이용한다. 수 개의 클록 사이클을 이용하는 효과는, 이퀄라이저의 계산 부하를 수 개의 클록 사이클로 분할하여, 이퀄라이저의 고속 실행을 가능하게 한다. 그러나, 결정 피드 백 이퀄라이저는 이전 기호의 출력에 의존하여 현재 기호를 결정한다. 즉,이를 결정하는데 필요하다. 따라서, 기호를 결정하는 모든 계산이, 이퀄라이저의 파이프라이닝을 피하기 위해서, 단일 클록 사이클 내에 실행될 필요가 있다.

수학적으로, 트위스트 페어 케이블의 주파수 응답이 e^-β로 모델링될 수 있다. 지수 β 는 α^ℓ(jf)^1/2이고, 여기서 α 는 케이블 계수 이고, ℓ 은 케이블의 미터 단위의 길이이고, f 는 ㎒ 단위의 주파수이다. 카테고리-5 트위스트 페어 케이블에서, α 는 약이다. 채널, TX 셰이핑 및 변압기를 포함하는 시스템의 전체 주파수 응답은 다음과 같이 주어진다.

여기서, H_T(f) 는 송신 셰이핑 및 변압기 주파수 응답의 효과를 포함한다. 이러한 효과는 아날로그-디지털 변환기, 저역 통과 필터 및 고역 통과 필터 효과를 포함한다. H_T(f) 는 근사적으로 다음과 같이 모델링될 수 있다.

여기서, 고속 이서넷 송신 시스템에 대해, T=1/125 ㎒ 이고, f_L은 25-50 ㎑ 정도이며, f_H는 약 85 ㎒ 이다.

채널의 샘플된 충격 응답 (중첩 스펙트럼; folded spectrum) 은 다음과 같이 주어진다.

여기서, -0.5/T ≤ f ≤ 0.5/T 이고, τ 는 수신기의 클록 복구 회로 소자 (clock recovery circuitary) 에 의해 선택된 샘플러의 타이밍 위상이다. LEE & MESSERSCHMITT 를 참조한다.

통상적인 이퀄라이저는 f(z=e^j2πfT) = H_s,τ(f) 로 설정함으로써 계산된 채널 함수 f(z) 를 실행한다. 이러한 프로세스에 따라서, 12 개 이상의 승산기를 갖는 이퀄라이저를 설계하게 된다.

본 발명의 목적은 승산기 배열 내에 최소 개수의 승산기가 필요한 선형 이퀄라이저를 제안하는 것이다.

도 1 은 통상적인 디지털 통신 시스템이다.

도 2 는 데이터를 송신하기 위한 100Base-TX 송수신기 데이터 경로를 도시한다.

도 3a 는 송신 채널에서의 분산을 도시한다.

도 3b 는 통상적인 100 m 카테고리-5 케이블의 응답 크기를 도시한다.

도 4a 는 디지털 통신 시스템에서 이용되는 2 개의 통상적인 검출기를 도시한다.

도 4b 는 통상적인 선형 이퀄라이저를 도시한다.

도 4c 는 통상적인 결정 피드 백 이퀄라이저를 도시한다.

도 5 는 본 발명에 따른 100Base-TX 수신기를 도시한다.

도 6 은 선형 이퀄라이저를 이용한 바람직한 검출 시스템을 도시한다.

도 7 은 본 발명에 따른 결정 피드 백 이퀄라이저를 도시한다.

* 도면의 주요 부분에 대한 부호의 설명 *

1 : 채널

2 : 가산기

3 : 검출기

4 : MII (중간 독립 인터페이스)

5 : 4B5B 인코더

6 : 스크램블러

본 발명에 따르면, 채널의 주파수 응답 특성을 이용한 이퀄라이저가 제안된다. 출원인은 채널의 주파수 응답이, 분모에 극의 급수 (a series of poles) 를 갖는 함수에 의해 근사된다는 것을 관찰하였다. 이퀄라이저를 실행시키는데 필요한 승산기의 개수는 극의 급수에서 항의 개수와 동일하며, 따라서 최소이다.

바람직한 실시예에서, 단지 2 개의 승산기를 이용한 선형 이퀄라이저가 제안되었다. 제 2 실시예에서, 단지 2 개의 승산기들을 이용하는 결정 피드 백 이퀄라이저가 제안되었다. 상기 이퀄라이저들 양자 모두, 분모에 폴의 급수를 갖는 상기 채널 함수를 이용한다.

본 발명을 구현하는 검출기는 채널 왜곡을 겪는 입력 신호를 수신하는 입력 단자를 구비한 이퀄라이저를 갖는다. 채널 왜곡은 L 차 분모 다항식과 K 개의 분모 다항식 계수들을 갖는 채널 함수에 의해 설명되며, 여기서 L 은 1 보다 큰 양의 정수이고, K 는 L 이하의 양의 정수이다. 이퀄라이저는 L 개의 지연들 및 K 개의 승산기들을 갖는 채널 함수를 실행하며, K 개의 승산기 각각은 K 개의 분모 다항식 계수들 중 대응하는 하나와 동일한 승산기 계수를 갖는다. 이퀄라이저는 K 개의 분모 다항식 계수들 및 입력 신호에 응답하여 교정된 신호를 출력한다.

분모 다항식을 실행하는 유한 충격 응답 (FIR) 선형 이퀄라이저는 본 발명의 바람직한 실시예이다. 피드 백 섹션에서 IIR 필터를 실행하는 무한 충격 응답 (IIR) 결정 피드 백 이퀄라이저는 본 발명의 또다른 실시예로서 제안된다.

본 발명 및 그 실시예들은 첨부 도면들을 참고하여 상세히 설명한다.

본 발명에 따르면, 승산기 배열 내에 최소 개수의 승산기가 필요한 선형 이퀄라이저가 제안된다. 승산기 계수가 바람직하게 선택되어 필요한 승산기의 개수가 감소된다.

고속 이서넷 송신에서 이용되는 카테고리-5 케이블링에서는, 수학식 10 에 의해 설명된 채널의 주파수 응답이 다음과 같이 근사될 수 있다는 것이 실험적으로 관찰되었다.

여기서 z=e^j2πfT이고, g 는 채널 플랫 손실 인자이며, M 은 보드 주기 (baud period) 에서 고정된 지연이며,｛b_i｝는 분모 다항식의 계수이고, L 은 1 보다 큰 양의 정수이다. 수학식 11 에서 표시된 L 차 분모 다항식, 1 + b₁z^-1+ b₂z^-2+ . . . + b_Lz^-L은 i 차항 z^-i과 계수 b_i를 곱한 극의 급수 전개식이다. 분모 다항식의 계수,｛b_i｝는 전체 샘플된 스펙트럼에 의존한다.

수학식 11 에서의 매개 변수는 표 1 에서 주어진다. 표 1 에서, 수학식 10 을 이용하여 계산된 분모 다항식의 처음 3 개의 계수들｛b1, b2, b3｝과, 카테고리-5 케이블의 가변 길이에 대해 실험적으로 측정된 분모 다항식의 처음 3 개의 계수들｛b1, b2, b3｝이 주어진다. 분모 다항식의 계수의 계산치와 측정치 사이의 불일치는 상기 모델이 채널을 완벽하게 나타내지 못하기 때문이다. 그러나, 이 모델은 검출 시스템을 실행하는 기초를 제공하기에 충분하다.

이서넷 수신기는 주파수 왜곡 H_s,τ(f) 의 효과를 원상태로 되돌리도록 설계된다. 수학식 11 로부터, 다음의 변환 함수로 실행되는 선형 이퀄라이저가 채널의 왜곡을 보정한다.

다양한 케이블 길이에 대해 표 1 에서 도시된 플랫 손실 (g) 의 효과는 수신기 내의 자동 이득 제어 회로 소자에 의해 제거된다.

본 발명을 실행하는 바람직한 실시예에서, L = 3 은 성능과 복잡성의 사이에서 좋은 절충안이 된다. 따라서, 분모 다항식은 z^-3까지의 항만을 갖고, 단지 3 개의 지연들을 이용하여 실행될 수 있으며, 승산기를 3 개까지 필요로 한다. 또한, 바람직한 이퀄라이저는 유한 충격 응답 선형 이퀄라이저로서 실행되고, 따라서 VLSI 구조에서 이용하기 위해 파이프라이닝을 할 수 있다. 바람직한 실시예에서, 선형 이퀄라이저는 파이프라이닝을 이용하여 실행된다.

표 1 에서 나타낸, 측정된 분모의 다항식 계수들로부터, 계수들을 다음과 같이 단순화하여도 성능의 손실이 무시할 만큼 작다는 것을 더 알게 된다.

모든 케이블 길이에 대해서, b₁≤ 0;

모든 케이블 길이에 대해서, b₂= 0;

모든 케이블 길이에 대해서, |b₃| ≤ 1/4.

따라서, 바람직한 이퀄라이저인 선형 이퀄라이저는 단지 2 개의 승산기들을 이용하여 실행되는 다음의 변환 함수를 실행한다.

통상적으로, L 개의 항들을 갖는 분모 다항식은 K 개의 승산기들이 실행하는 것을 필요로 하며, 여기서 K 는 L 이하의 1 보다 큰 양의 정수이다. 본 발명의 대안적인 실시예는 변환 함수 1 을 실행하는 피드 포워드 필터, 및 변환 함수 [H_s,τ(z)-1] 을 실행하는 피드 백 필터를 갖는 결정 피드 백 이퀄라이저이다.

샘플 타임 k 에서 선형 이퀄라이저 출력 신호는 다음과 같이 주어진다.

여기서, y_k는 샘플 타임 k 에서의 이퀄라이저 입력 신호이다. 바람직한 실시예에서, 계수들 (b₁ ^k및 b₃ ^k) 은 각 샘플 타임 (k) 에 대해 적응 조절된다. 샘플 타임 k 에서, 이퀄라이저 출력 신호를 기초로 하여 디코드된 MLT3 결정인 슬라이서로부터의 출력 신호가 다음과 같이 주어진다.

바람직한 실시예에서, 계수들 (b₁ ^k및 b₃ ^k) 은 최소 평균 제곱 (LMS) 알고리즘에 의해 적응 선택된다. 다양한 케이블 길이에 대해 측정된 계수들이 표 1 에서 주어지지만, 선형 이퀄라이저를 최적화시키기 위해, 매 샘플 타임시에 조절된다. 계수들은 케이블 길이, 송신 셰이프 (8) 및 변압기 (9) 특성에 의존한다 (도 2 참조). 선형 이퀄라이저 실시예에서, 계수들은 다음의 반복에 따라서, 샘플 타임 (k+1) 에 대해서 갱신된다.

여기서 γ 는 갱신 상수이다. 갱신 상수 (γ) 는 승산기 계수들의 보정율을 제어하며, 이것은 수학식 16 에서 알 수 있는 바와 같이 이퀄라이저 출력에서 계산된 오류 (a_k'-_k) 에 기초한다. 수학식 16 에서 도시된 갱신 반복은 수신기가 오류를 보정함으로써 채널 내의 변화에 반응할 수 있게 한다. 채널은 기간 및 주변 온도 변화를 포함하는 다양한 인자들에 따라 변한다.

수 개의 조건들로부터 갱신 상수 γ 를 결정한다. γ 가 너무 작은 경우, 갱신 반복이 너무 완만해서 승산기 계수들 (b₁ ^k+1및 b₃ ^k+1) 의 최적값으로 수렴할 수 없다. γ 가 너무 큰 경우, 승산기 계수들 (b₁ ^k+1및 b₃ ^k+1) 의 오류가 최적값에 대해서 더 큰 오류를 갖게 된다. 갱신 반복에서 γ 에 의해서 제어되는 연속적인 피드 백은, 승산기 계수들 (b₁ ^k+1및 b₃ ^k+1) 이 γ 값에 따라 가변하여 최적값 주위로 진동하게 한다. 바람직한 실시예에서, 수신기의 개시에서 γ 는 큰 값, 1×10^-3으로 선택되어 수신기의 계속적인 동작 동안 약 1×10^-4으로 감소된다. 이러한 방법으로, 승산기 계수들의 최적값으로 급속한 수렴이 이루어지고, 수신기는 채널의 변화에 응답하며, 승산기 계수들의 최적값 주위로의 진동이 최소화된다.

도 5 는 본 발명을 이용한 100 Base TX 수신기를 도시한다. 트위스트 구리선 페어로부터의 입력 신호는 이득 (1/g) 에 의해 입력 신호를 증폭시킴으로써 채널 플랫 손실 인자 (g) 를 보상하는 증폭기 (400) 로 입력된다. 수신기 기능을 최적화시키기 위해서, 이득이 이득 제어 (407) 에 의해 조절된다. 수 개의 케이블 길이들에 대해 측정된 상대값들이 표 1 에서 주어진다.

겹침 방지 필터 (401) 는 대역 이외의 노이즈를 거부하도록 저역 통과 필터를 통해 입력 신호를 통과시킴으로써 겹침 현상을 방지한다. 아날로그-디지털 변환기 (ADC) (402) 는 지속 시간 8 ㎱ 동안 입력 신호를 샘플로 하거나, 유지한다. 그런 후, 디지털화된 신호들 (y_k) 은 이퀄라이저 (403) 로 입력된다. 이퀄라이저 (403) 에서, 채널 왜곡의 효과가 제거되고, 이퀄라이저 (403) 는 신호 (a_k') 를 출력한다. 이퀄라이저 (403) 가 선형 이퀄라이저인 경우, 수학식 14 는 근사적으로 실행되며, 이퀄라이저 (403) 가 결정 피드 백 이퀄라이저인 경우, 피드 포워드 필터가 1 을 실행하고, 피드 백 필터가 근사적으로 [H_s,τ(z)-1] 을 실행한다. 또한, 결정 피드 백 이퀄라이저가 실행된 경우에, 라인 (408) 이 삽입되어, 이퀄라이저 (403) 의 피드 백 섹션에 슬라이서 (404) 로부터의 결과를 제공한다. 슬라이서 (404) 는 이퀄라이저 (403) 로부터의 신호 (a_k') 를 입력하고, 수학식 15 를 실행하여 출력 기호를 결정한다.

승산기 계수들｛b_i｝은 계수 갱신 블록 (405) 에서 적응 선택된다. 승산기 계수들은 표 1 에서 케이블 길이의 함수로서 나타낸 분모 다항식 계수들에 대응한다. 계수 갱신 (405) 은 선형 이퀄라이저에 대해 수학식 16 을 실행하고, 매 타임 주기에 승산기 계수들을 조절한다. 클록 복구 (406) 는 회로의 타이밍을 탐지하여 샘플에 대한 타이밍 위상 (τ) 을 조절하고, 아날로그-디지털 변환기 (ADC) (402) 의 기능을 유지한다. 클록 복구 (406) 는 신호 (a_k') 의 기호 변환점을 추정함으로써 타이밍 위상 (τ) 을 조절한다. 이득 제어 (407) 는 신호 (a_k') 의 절대값을 목표 임계치와 비교하여 승산기 (400) 의 이득을 조절한다. 승산기 (400) 의 이득은 수학식 11 에서 채널 플랫 손실 인자 (g) 를 보상한다.

도 6 은 도 5 의 100Base TX 수신기 내의 이퀄라이저 (403) 의 바람직한 실행을 도시한다. 이퀄라이저는 수학식 13 의 변환 함수를 실행한다. 도 6 에서 이퀄라이저 (140) 는 2 개의 승산기 (414 및 415) 및 신호를 한 클록 주기만큼 지연시키는 3 개의 지연들 (411, 412 및 413) 을 갖는 유한 충격 응답 선형 이퀄라이저이다. 신호 (y_k) 는 지연 (411) 및 가산기 (416) 에 입력된다. 지연 (411) 의 출력 신호 (y_k-1) 는 지연 (412) 에 입력되고, 승산기 (414) 에서 b₁ ^k와 승산된다. 승산기 (414) 의 출력 신호 (b₁ ^ky_k-1) 는 가산기 (416) 에 입력된다. 지연 (412) 의 출력 신호 (y_k-2) 는 지연 (413) 에 입력된다. 지연 (413) 의 출력 신호 (y_k-3) 는 승산기 (415) 에서 b₃ ^k와 승산된다. 승산기 (415) 의 출력 신호 (b₃ ^ky_k-3) 는 가산기 (416) 에 입력된다. 가산기 (416) 의 출력 신호 (y_k+ b₁ ^ky_k-1+ b₃ ^ky_k-3) 는 슬라이서 (404) 에 입력되는 수학식 14 의 신호 (a_k') 이다. 통상적으로, 선형 이퀄라이저의 실행은 상기 변환 함수 뿐 아니라, 제 2 변환 함수의 실행을 또한 포함한다. 바람직한 실행에서, 제 2 변환 함수는 1 이다.

도 7 은 본 발명에 따른 무한 충격 응답 결정 피드 백 이퀄라이저 (420) 를 도시한다. 결정 피드 백 이퀄라이저 (420) 는 또한, 단지 2 개의 승산기들로 실행되며, 승산기들 (426 및 427) 은 분모 다항식 빼기 1 의 실행에서 결정 피드 백 이퀄라이저 (420) 의 피드 백 필터 (429) 부분으로서 실행된다. 도 7 에서, 결정 피드 백 이퀄라이저 (420) 의 피드 포워드부는 1 로 설정되어, a_k'' 는 입력 신호 (y_k) 와 동일하고, 직접 가산기 (421) 에 입력된다. 통상적으로, 피드 백 이퀄라이저의 피드 포워드부는 피드 포워드 변환 함수를 실행한다.

도 5 의 슬라이서 (404) 로부터의 출력 신호가 라인 (408) 을 통하여 가산기 (422) 에 입력된다. 가산기 (422) 는 슬라이서 (404) 로부터의 출력 기호를 피드 백 필터 (429) 의 출력 신호 (a_k''') 에 가산한다. 가산기 (422) 의 출력 신호는 지연 (423) 에 입력된다. 지연 (423) 의 출력 신호는 지연 (424) 및 승산기 (426) 에 입력된다. 승산기 (426) 는 지연 (423) 으로부터의 출력 신호를 b₁ ^k와 승산하고, 결과 신호를 가산기 (428) 에 입력한다. 지연 (424) 으로부터의 출력 신호는 지연 (425) 에 입력된다. 지연 (425) 으로부터의 출력 신호는 승산기 (427) 에 입력된다. 승산기 (427) 는 지연 (425) 의 출력 신호를 b₃ ^k와 승산한다. 가산기 (428) 에서, 승산기 (427) 로부터의 출력 신호가 승산기 (426) 로부터의 출력 신호와 가산된다. 가산기 (421) 는 입력 기호 (y_k) 에서, 가산기 (428) 로부터의 출력 신호 (a_k''') 를 빼서 a_k' 를 얻고, 슬라이서 (404) 에 입력한다.

피드 백 필터 (429) 의 지연 (423, 424 및 425), 승산기 (426 및 427) 및 가산기 (428) 가 변환 함수 b₁ ^kz^-1+ b₃ ^kz^-3을 실행한다. 라인 (430) 에 의해 제공되는 피드 백은 피드 백 필터 (429) 가 다음과 같은 채널 함수를 실행하도록 한다.

수학식 17 에서 채널 함수는, 수학식 11 (고정된 지연 또는 플랫 손실 인자가 없고, L = 3 이고, b₂= 0 일 때) 의 채널 응답의 네거티브 빼기 1 이다. 따라서, 이퀄라이저의 출력 신호 (a_k') 는 다음과 같다.

여기서 계수들 (b₁ ^k및 b₃ ^k) 은 계수 갱신기 (405) 에 의해 적응 조절되어서, 이퀄라이저를 최적화시키고, a_k'' 는 피드 포워드 필터의 출력 신호 (y_k') 이고, a_k''' 는 피드 백 필터 (429) 의 출력 신호이다. 이전과 같이, 슬라이서 (404) 는 수학식 15 를 실행하고, 출력 신호를 결정한다.

결정 피드 백 이퀄라이저의 대안적인 실시예는 수학식 (17) 의 f(z) - 1, -T(z) 에 대응하는 채널 함수를 실행한다. 그런 경우에,이다. 상기 실시예 양자 모두에서, 가산기 (421) 는 입력 신호들 (y_k및 a_k''') 을 모두 가산한다. 이러한 대안적인 실시예에서는, 도 7 에서 도시된 바와 같이에서 a_k''' 를 빼는 것과는 반대로, 가산기 (422) 는 또한 입력 신호들양자 모두를 가산한다.

결정 피드 백 이퀄라이저에서 계수들 (b₁ ^k및 b₃ ^k) 은 다음의 순환식에 따라서 계수 갱신기 (405) 에 의해 적응 선택된다.

여기서,이다. 선형 이퀄라이저에 대해서 수학식 16 에서와 동일한 조건들로 갱신 상수 γ 가 다시 선택되어, 이퀄라이저에 대한 최적 승산기 계수로 수렴을 최적화시킨다. 수학식 19 의 실행에서, 계수 갱신기 (405) 는 결정 피드 백 이퀄라이저 (420) 의 피드 백 필터의 출력 신호 (a_k''') 를 입력한다. 또한, 더욱 통상적인 IIR 결정 피드 백 이퀄라이저에서, 결정 피드 백 이퀄라이저의 피드 백 필터 내에 있는 피드 백 승산기가 변환 함수 f₁z^-1+ f₂z^-2+ . . . + f_Lz^-L을 실행하는 경우, 계수 (f_j ^k+1) 는 순환식을 이용하여, 적응 선택된다.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며 본 발명의 기술 분야의 통상의 지식을 가진자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해하여야 한다. 따라서 본 발명의 진정한 보호범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims

이퀄라이저를 구비한 검출기 시스템에 있어서, 상기 이퀄라이저는

L 은 1 보다 큰 양의 정수이고, K 는 1 보다 크고 L 보다 작은 양의 정수일 때, L 차 분모 다항식과 K 개의 분모 다항식 계수들을 갖는 채널 함수에 의해 설명되는 채널 왜곡을 겪는 입력 신호를 수신하기 위한 입력 단자,

L 개의 지연과, 각각이 상기 K 개의 분모 다항식 계수들 중 하나에 대응하는 승산기 계수를 갖는 K 개의 승산기를 가지며, 채널 함수와 관련된 변환 함수의 실행 수단, 및

상기 K 개의 분모 다항식 계수들 및 입력 신호에 응답하여 보정된 신호를 출력하기 위한 출력 단자를 구비하는 것을 특징으로 하는 검출기 시스템.
제 1 항에 있어서, 상기 시스템이 상기 이퀄라이저의 상기 출력 단자에 접속된 입력 단자를 구비하여 보정된 신호를 수신하고, 상기 보정된 신호에 응답하여 출력 기호를 출력하기 위한 출력 단자를 구비한 슬라이서를 더 구비하는 것을 특징으로 하는 시스템.
제 2 항에 있어서, 상기 이퀄라이저는 상기 K 개의 승산기들 각각에 대응하는 승산기 계수를 수신하기 위한 계수 입력 단자를 구비하며,

상기 이퀄라이저의 계수 입력 단자에 접속된 계수 출력 단자를 갖는 계수 갱신기를 더 구비하며, 상기 계수 갱신기는 상기 입력 신호에 응답하여 상기 K 개의 승산기들 각각에 대응하는 승산기 계수를 적응 조절하여, 보정된 신호 및 출력 기호를 얻는 것을 특징으로 하는 시스템.
제 1 항에 있어서, 상기 이퀄라이저가 유한 충격 응답 선형 이퀄라이저이고, 상기 변환 함수가 상기 분모 다항식인 것을 특징으로 하는 시스템.
제 1 항에 있어서,

L = 3 이고,

상기 L 개의 지연은 직렬로 접속된 제 1 지연, 제 2 지연 및 제 3 지연을 포함하며, 상기 제 1 지연, 상기 제 2 지연 및 상기 제 3 지연 각각은 한 클록 사이클만큼 상기 입력 기호를 지연시키고, 상기 제 1 지연이 상기 입력 신호를 수신하는 것을 특징으로 하는 시스템.