KR100278215B1

KR100278215B1 - 디지털 통신 수신기를 위한 향상된 검파

Info

Publication number: KR100278215B1
Application number: KR1019980037776A
Authority: KR
Inventors: 스린 에이 래거번
Original assignee: 클라크 3세 존 엠.; 내셔널 세미콘덕터 코포레이션
Priority date: 1997-11-20
Filing date: 1998-09-14
Publication date: 2001-01-15
Also published as: KR19990044821A; JP3459879B2; DE19843145B4; US6038269A; DE19843145A1; JPH11196137A

Abstract

인터심볼(intersymbol) 간섭을 받는 디지털 통신 시스템의 검파신호 대 잡 음(SNR)비를 개선하는 신규의 검파 시스템이 설명되어 있다. 이 검파 시스템은 통신 채널의 분산 성질에 의해 생성된 인터심볼 간섭내에 포함된 샘플 전력을 이용한다. 통상적으로 사용되는 결정귀환등화기(DFE) 와 선형등화기에 비해 상당한 SNR 이점들이 실현된다.

Description

디지털 통신 수신기를 위한 향상된 검파{IMPROVED DETECTION FOR DIGITAL COMMUNICATION RECEIVERS}

본 발명은 인터심볼 간섭을 받는 디지탈 통신 시스템의 신호 대 잡음비를 개선하는 것에 관한 것이다.

인트라넷(intranet) 기반 동작에 의해 구동되는 데스크탑 컴퓨팅 능력이 극적으로 증가되고 또한 사용자간의 시간에 민감한 전달(time-sensitive delivery)에 대한 요구가 증가함에 따라 고속 이더넷(Ethernet) LAN 의 개발에 자극이 되었다. 기존의 카테고리(Category) 5 구리선을 사용하는 100BASE-TX 이더넷과, 카테고리 5 구리선상으로 데이터의 기가비트(Gigabit)/초 전송용으로 새롭게 개발되고 있는 1000BASE-TX 이더넷은 고속심볼처리에 새로운 기술을 필요로 한다. 게다가, 고속 데이터 처리는 기존의 스위칭 보드를 사용할 것을 요구하며, 기존의 스위칭 보드는 현재 포트 당 1000 Mb/s 의 속도로 데이터를 처리하도록 요구된다. 초당 기가비트의 전송은 4 개의 트위스트된 쌍 및 각 심볼이 2 비트를 나타내는 각 쌍에서 125 메가심볼/초의 전송속도를 이용하여 달성될 수 있다.

물리적으로, 데이터는 전압 세트를 사용하여 전송되며, 여기서 각 전압은 일 비트 이상의 데이터를 나타낸다. 세트내의 각 전압은 "심볼"로 지칭되고 전압 세트 전체는 "심볼 알파벳"으로 지칭된다.

고속으로 데이터를 전송하는 일 시스템은 NRZ (Non Return to Zero) 시그널링이다. NRZ 에서 심볼 알파벳 {A} 는 {-1, +1} 이다. 논리 "1"은 양전압으로서 전송되고, 논리 "0"은 음전압으로서 전송된다. 125 M 심볼/초 에서, 각 심볼(양전압 또는 음전압)의 펄스 폭은 8 ns 이다.

고속심볼전송용의 대안적인 변조 방법은 MLT3 으로, 이는 3 레벨 시스템을 필요로 한다. (American National Standard Information system, Fibre Distributed Data interface (FDDI) - Token Ring Twisted Pair Physical Layer Medium Dependent (TP-PMD) 편, ANSI X3.263:199X 참조) MTL3 에 대한 심볼 알파벳은 {A}={ -1, 0, +1 }이다. MTL3 전송에서, 논리 1 은 -1 또는 +1 로 전송되고, 논리 0 은 0 으로 전송된다. 2 개의 연속되는 논리 "1"의 전송은 시스템이 전이(transition)에서 0 을 통과할 것을 요구하지 않는다. 논리 시퀀스 ("1", "0", "1") 의 전송은 이 시퀀스 이전에 전송된 심볼에 의존하는 심볼 (+1, 0, -1) 또는 (-1, 0, +1) 의 전송을 초래한다. 만일 이 시퀀스의 바로 직전에 전송된 심볼이 +1 이었다면, 심볼 (+1, 0, -1) 이 전송된다. 만일 이 시퀀스 전에 전송된 심볼이 -1 이었다면, 심볼 (-1, 0, +1) 이 전송된다. 이 시퀀스 바로 전에 전송된 심볼이 0 이었다면, 전송된 시퀀스의 제 1 심볼은, 이전의 논리 "1" 이 -1 로 전송되었으면 +1 로 되고 이전의 논리 "1" 이 +1 로 전송되었으면 -1 로 된다.

MLT3 표준에서 검파 시스템은, 그러나, 보다 통상적인 2 레벨 시스템에서의 2 레벨 대신에 3 레벨 사이를 구별할 필요가 있다. 특정한 비트 에러율을 달성하기 위해 요구되는 신호 대 잡음비는 2 레벨 시스템에서 보다 MLT3 시그널링에서 더 높다. MLT3 시스템의 이점은, 그러나, MLT3 시스템으로부터 방출된 복사(radiation) 에너지 스펙트럼이 보다 낮은 주파수에서 집중되고, 그러므로 트위스트된 쌍 케이블상의 전송에 대한 FCC 복사 방출 표준을 보다 용이하게 만족한다는 것이다. 다른 통신 시스템들은, 각각의 개별적인 심볼을 사용하여 다수 비트의 데이터를 전송하기 위해, 물리적 층내에 2 이상의 전압 레벨을 갖는 심볼 알파벳을 사용할 수도 있다.

통상적인 디지털통신 전송시스템의 블록도가 도 1a 에 도시되어 있다. 도 1a 에서, 전송되는 데이터는 심볼 시퀀스 {a_k} 로 표시된다. 시퀀스 {a_k} 에서 송신되는 심볼은 심볼 알파벳 {A} 의 일원이다. 2 레벨 NRZ 시그널링의 경우, 심볼 알파벳 {A} 는 {-1, +1} 로 주어진다. 인덱스 k는 그 심볼에 대한 시간 인덱스를 나타낸다, 즉 샘플시간 k에서, 전송 중인 심볼은 a_k로 주어진다. 채널 응답은 채널 함수 f(z) 로 표시된다. 신호 x_k는 노이즈 샘플 n_k와 더해져서 전송선상의 랜덤 노이즈를 나타낸다. 채널 왜곡 및 랜덤 노이즈 양쪽을 겪은 신호가 검파기에 입력된다.

여기에 서술된 기술은 통과대역 전송시스템으로 용이하게 확장될 수 있음에도 불구하고, 단순성을 위해 기저대역 전송시스템이 가정된다(E.A.LEE 와 D.G. MESSERCHMITT 의 DIGITAL COMMUNICATIONS (1988) 참조) 또한 이 채널 모델은 송신 및 수신 필터링 효과를 포함한다고 가정된다. 게다가, 이 송신 채널은, 두 개의 중첩 신호가 단순히 선형 중첩으로서 더해진다는 점에서 선형이라고 가정된다. 따라서, 채널 함수 다항식은 수학식 1로 정의될 수 있다.

여기서, f₀,...,f_j,...,f_N은 a_k번째 심볼에 존재하는 (k-j) 번째 심볼의 분산된 구성요소를 나타내는 다항식 계수이고, N 은, j > N 인 경우에 f_j가 무시될 수 있는 컷오프 정수이다. 다항식 f(Z)는 전송채널의 주파수 응답의 Z-변환을 나타낸다. (Z^-1은 일 주기 지연을 나타낸다)(A.V.OPPENHEIM & R.W.SCHAFER 의 DISCRETE-TIME SIGNAL PROCESSING (1989) 참조).

샘플시간 k에서 채널의 노이즈없는 출력은 수학식 2로 주어진다.

여기서, 일반성의 손실없이, f₀는 1로 가정될 수 있다. 따라서, 시간 k에서의 채널출력신호는, 시간 k에서 전송된 데이터 뿐만 아니라 전송된 데이터의 과거 값에도 의존한다. 이러한 효과는 "인터심볼 간섭"(intersymbol interference; ISI) 으로 알려져 있다(LEE 와 MESSERCHMITT 참조).

인터심볼 간섭은 통신 채널의 분산성질의 결과이다. IEEE LAN 표준은 시스템이 100 미터 이상의 케이블을 통해 데이터를 송신 및 수신할 수 있음을 요구한다. 도 1c 는 분산 효과를 갖는 전송 비트 스트림(stream)을 나타낸다. 도 1d 는 주파수에 따른 분산된 펄스의 전력 스펙트럼을 나타낸다. 100 미터 케이블에서, 나이퀴스트 주파수 62.5 MHz 에서의 신호 강도는 케이블의 수신단에서 거의 20dB 로 감소된다. 이러한 분산이 주어질 경우, 단일 심볼이 전선 전체에 걸쳐 있는 심볼들에 영향을 줄 수도 있다.

신호의 노이즈 요소는 시퀀스 {n_k} 로 표시된다. 따라서, 채널의 노이즈 출력은 수학식 3으로 주어진다.

여기서, 노이즈 샘플 {n_k}은 σ²에 일치하는 분산을 갖는 독립적이고 동등하게 분포된 가우스 랜덤 변수(LEE 와 MESSERCHMITT 참조)인 것으로 가정한다.

대부분의 최첨단 통신시스템은 수학식 2로 나타낸 ISI를 제거하는데 2 종류의 검파기를 사용한다. 이들 2 개의 검파기, 선형 등화(Linear Equalization)와 결정귀환등화(Decision Feedback Equlization)가 도 1b 에 도시되어 있다.

m+1 개의 곱셈기(multiplier)를 갖는 선형 등화기가 도 2 에 도시되어 있다. 도 2 에서, 심볼 y_k은 지연부(D₁내지 D_m)를 갖는 지연 어레이(10)로 입력되는데, 이 지연부는 각 단계에서 일 시간 주기만큼 심볼을 지연시킨다. 곱셈기 M₀내지 M_m을 갖는 곱셈기 세트(20)는, 지연부 D₁내지 D_m의 어레이내의 m+1 개의 심볼 각각에 대응계수 C₀내지 C_m을 곱한다. 가산기(adder; 30)는 곱셈기 M₀-M_m의 출력을 모두 더해 수학식 4의 신호를 얻는다.

선형 등화기로부터의 신호 a_k'는 출력심볼를 결정하는 결정기(desider)(40) 로 입력된다. 출력심볼은 입력신호 a_k'에 가장 근사한 심볼 알파벳 {A}으로부터의 심볼이다.

곱셈기 계수 C₀내지 C_m는 수학식 5로 주어지는 전달(transfer)함수 T를 정의한다.

등화기의 기능을 최적화하기 위해, 계수 C₀내지 C_m은 적응칩(adaptive chip)내의 지능(intelligent) 알고리즘에 의해 선택될 수도 있다. 제로 포싱 선형등화기(zero-forcing linear equalizer: ZFLE)는 채널의 주파수 응답의 역으로 주어지는 전달함수 T를 갖는다. 최소 평균제곱 에러 기반의 선형등화기(minimum mean squared error based linear equalizer : MMSE-LE)는 전송된 데이터와 검파된 데이터 사이의 평균제곱 에러를 최적화하고, 그러므로 등화기의 출력단자에서의 취소되지 않은 ISI 와 노이즈 분산(variance) 간의 절충을 찾아낸다.

선형등화기의 주된 단점은, 채널에 의해 ISI 를 제거하는 동안, 노이즈가 커지게 한다는 것이다. 이것은 특히, 전송된 신호 대역폭에 걸쳐 채널의 주파수 응답이 상당한 감쇠를 갖는, 트위스트된 구리 쌍 채널과 같은 채널에서 사실이다. 그러므로, (10/100/1000 BASE-TX 이더넷과 디지털 가입자 루프와 같은 응용에 통상 사용되는) 트위스트된 쌍 채널에서는, 노이즈 {n_k}가 선형 등화검파기에 의해 강화되어 노이즈 면역성을 감소시킬 수 있다.

도 3 은 정방향 이송(feed-forward)필터내에 N_ff곱셈기 및 귀환 필터내에 N_fb곱셈기를 갖는 결정귀환등화기(Decision Feedback Equalizer: DFE)를 도시한다. 입력신호 y_k가 정방향 이송필터(100)에 입력된다. 이것의 결과 신호가 가산기(300)에서 귀환필터(200)로부터의 결과 신호와 더해진다. 더해진 신호는 등화기의 출력심볼을 결정하는 회로(400)에 입력된다.

정방향 이송필터(100)에서, 입력 신호 y_k는 지연부 D₁ ^ff내지를 갖는 정방향 이송 지연 어레이로 입력된다. 각 지연부가 신호를 일 주기만큼 지연시켜서, 지연 어레이(101)는 N_ff-1개의 과거 입력신호들을 저장하게 된다. 각각의 저장된 신호는 곱셈기 M₀ ^ff내지에 의해 대응계수 C₀ 내지와 곱해진다. 곱셈기 M₀ ^ff내지각각의 결과는 가산기(103)내에서 함께 더해지고, 라인(301)상의 가산기(300)에 입력되는 신호는 수학식 6으로 주어진다.

귀환필터(200)는 지연부 D₀ ^fb내지를 갖는 귀환 지연 어레이(201)에 출력심볼을 입력시킨다. 귀환 지연 어레이(201)는 N_fb-1개의 과거에 결정된 심볼들, 즉내지를 저장한다. 귀환 지연 어레이(201)의 출력심볼은 곱셈기(202), M₀ ^fb내지에 각각 입력된다. 곱셈기(202)로부터의 결과 신호들이 가산기(203)에서 더해지고 라인(302)상의 가산기(300)의 입력 신호는 수학식 7로 주어진다.

가산기(300)는 라인(301)상의 입력신호를 라인(302)상의 입력신호의 네가티브값과 더해서, 결정기(400)에 의해 수신되는 a_k'-a_k''를 얻는다. 결정기(400)는 출력심볼을 결정한다. 결정기(400)까지 도달된 출력심볼은, 결정기(400)의 입력 단자에서의 신호 a_k'-a_k''에 가장 가깝게 근사하는 심볼 알파벳 {A} 내의 심볼이다.

DFE 는, 과거 전송된 데이터가 정확하게 검파된다면, 이들 과거 데이터 심볼들의 ISI 효과가 검파에 앞서 현재 수신된 신호로부터 취소될 수 있는 원리로 동작한다. 제로 포싱 DFE 에 대해, 정방향 이송 유한 임펄스 반응 필터 (feed-forward finite impulse response filter : FF-FIR) 전달함수는 1로 설정되고 (즉, C₀= 1 이고 C₁내지 C_m은 0), 귀환 FIR (FB-FIR) 전달함수는 [f(z)-1] 로 주어지며, 여기서 f(z) 는 채널 함수이다.

과거 검파된 데이터 샘플들은 노이즈를 함유하지 않기 때문에, DFE는 노이즈 강화되지 않는다. 그러나, DFE는 오차 전파된다. 만일 과거 검파된 심볼들 중 하나가 부정확하다면, 그 오차의 영향이 미래의 보다 많은 심볼 결정에 전파된다.

게다가 DFE 는, 채널의 분산된 전력내에 포함되고 ISI 계수로 표현되는 샘플 전력이 현재 심볼의 검파에 앞서 버려져 낭비된다는 단점을 갖는다. 보다 상세하게, 시스템은, DFE 가 이용하지 않는 이전에 수신된 신호내의 현재 전송된 데이터 심볼에 관한 정보를 갖는다.

또한, 이 등화기는 귀환 등화기이기 때문에, 그것의 동작이 파이프라인으로 전송될 수 있는 선형 등화기와는 달리, 귀환 필터링 동작의 파이프라인으로의 전송이 불가능하다. DFE 를 선형 등화기와 비교할 때의 또 다른 단점은 선형 등화기는 검파기로의 과거 입력 신호에만 의존하는 반면, DFE는 과거 출력 심볼에 의존한다는 것이다.

본 발명에 따르면, 새로운 검파기 및 새로운 검파 방법이 제공된다. 시퀀스 검파기는 송신되는 데이터의 전체 시퀀스를 추정하고 ISI 심볼에서의 샘플 전력의 대부분 또는 전부를 사용한다. 이것이 검파기의 성능을 상당히 향상시킨다. 여기에 제공된 검파기는 NRZ 또는 MLT3 표준 뿐만 아니라 심볼을 전송하기 위해 개발될 수 있는 다른 표준들에도 동등하게 적용된다.

많은 시스템은 ISI 를 시스템에서 제거하기 위해 아날로그 신호처리 기술을 사용한다. 본 발명에 따르면, 디지털 신호처리기(DSP)가 사용된다. 따라서 노이즈 요소의 대부분이 아날로그/디지털 변환기에서의 에러로부터 발생한다. 그러한 경우, 노이즈 요소 n_k는 전송선의 수신기 단부에서 입력신호 x_k에 더해진다. 디지털 처리는, 디지털 칩이 아날로그 칩보다 낮은 전력을 필요로 하고, 보다 큰 안정성을 갖는다는 이점을 가진다.

알고리즘, 즉 비터비(Viterbi)알고리즘(B.SKLAR 의 DIGITAL COMMUNICATIONS, FUNDAMENTALS AND APPLICATIONS (1988) 참조)은, 현재 검파중인 신호에 나타나는 이전 심볼들로부터의 ISI 양을 추적하기 위해 시퀀스 검파기에 사용된다. 현재 관찰되는 신호를 발생시키는 가장 그럴듯한 심볼의 세트를 산출하는 최소화 과정이 사용된다.

다른 실시예에서는, 채널이 선형으로 등화되어 길이가 L≤N 인 단축된 임펄스 응답, g(Z),을 얻는다. 감소된 시퀀스 검파기는, 전체적으로 등화된 채널이 g(Z)로 주어진다고 가정하여 시퀀스 검파를 수행한다. 또 다른 실시예에서는, 선형 등화 및 DFE 필터링이 구현을 단순화하기 위해 검파기 시스템에 더해진다.

도 1a 는 통상적인 디지털 통신 시스템을 나타내는 도;

도 1b 는 ISI 를 제거하기 위한 2 개의 통상 검파 시스템을 나타내는 도;

도 1c 는 일 펄스의 전송 채널에 걸친 분산을 나타내는 도;

도 1d 는 주파수 함수로서 펄스 전력을 나타내는 도;

도 2 는 FIR 필터로 실행된 선형 등화기를 나타내는 도;

도 3 은 결정귀환등화기를 나타내는 도;

도 4 는 ISI 채널 예에 대한 시퀀스 검파기의 블록도;

도 5 는 도 4의 ISI 채널 예에 대한 트렐리스 다이어그램;

도 6 은 선형등화기를 사용하는 감소된 시퀀스 검파기를 나타내는 도;

도 7 은 선형등화 및 결정귀환시퀀스등화를 사용한 감소된 시퀀스 검파기를 나타내는 도;

도 8 은 ISI 채널 1 + g₁z^-1+ g₂z^-2에 대한 검파기의 블록도;

도 9 는 3 레벨 시그널링을 갖는 응용으로 사용되기에 적절한 N=1 인 트렐리스 다이어그램;

도 10 은 N=1 이고 3 레벨 시그널링을 사용하는 시퀀스 등화기의 블록도;

도 11 은 N=1 이고 5 레벨 시그널링에 대한 트렐리스 다이어그램; 및

도 12 은 N=1 이고 5 레벨 시그널링을 사용하는 시퀀스 등화기의 블록도를 나타낸다.

※ 도면의 주요부분에 대한 부호의 설명

a_k: 송신되는 데이터 f(z) : 채널의 응답 함수

n_k: 잡음 표본 x_k: 잡음이 없는 채널의 출력 신호

y_k: 잡음이 존재하는 채널의 출력 신호, 검파기의 입력 신호

10 : 지연 어레이 20 : 곱셈기 세트

30 : 가산기 40 : 결정기(desider)

100 : 정방향 이송필터

101 : 지연 어레이 102 : 곱셈기

103 : 가산기 200 : 귀환 필터

201 : 귀환 지연 어레이 202 : 곱셈기

203 : 가산기 300 : 가산기

S_k: 검파기의 상태 M_k: 브랜치 메트릭(metrics)

p_k: 상태 메트릭 d_k, D_k: 가산 비교 선택 결과

본 발명에 따르면, 비록 시스템이 보다 큰 알파벳 및 보다 많은 ISI 간섭 (A>2 이고 N>1) 에 대해 일반화될 수 있지만, 도 4 는 {A}={-1,+1} 이고 N=1 인 경우의 시퀀스 검파기의 블록도를 나타낸다. 이 검파기는 브랜치 메트릭 발생기(Branch Metric Generator), 가산 비교 선택(Add-Compare-Select : ACS) 유닛, 트레이스백 회로(Traceback Circuitry), 라스트 인 퍼스트 아웃(Last-In-First-Out : LIFO) 버퍼, 및 시작 상태 결정기(starting state determiner)를 포함한다.

도 4 에서 나타낸 시퀀스 등화기에서 ISI 는 이전에 전송된 단지 하나의 심볼에 의해 생긴다. 따라서, y_k는 수학식 8과 같다.

시퀀스 검파기는 수신된 신호 {y_k}의 시퀀스로부터 전송된 데이터 시퀀스 {a_k}를 추정한다.

검파기의 상태 S_k는 과거 데이터 심볼 추정으로서 정의된다. 일반적으로, A 개의 심볼을 갖는 심볼 알파벳을 갖고, N 개의 이전 심볼로부터의 인터심볼 간섭된 시스템은 A^N가지의 가능한 상태를 갖는다. 각 상태는 N 개의 이전 심볼들을 통한 가능한 전이경로에 대응된다. 예를 들어, 2 개의 심볼, {A} = {-1, 1} 를 갖고, N=2 인 시스템은 시스템의 4 가지의 가능한 시퀀스 상태: 시간 k-2 에서의 심볼 +1 및 시간 k-1에서의 심볼 +1; 시간 k-2 에서의 심볼 +1 및 시간 k-1에서의 심볼 -1; 시간 k-2 에서의 심볼 -1 및 시간 k-1에서의 심볼 +1; 시간 k-2 에서의 심볼 -1 및 시간 k-1에서의 심볼 -1 를 갖는다. 도 4 에 나타난 예의 시퀀스 검파기는 알파벳 {A} 내의 2 개의 심볼에 대응하는 2 상태, +1, -1 을 갖는다.

도 4 에서 나타난 예에 대해 시간 (k-1)부터 시간 k 까지의 상태 전이를 도시하는 트렐리스 다이어그램이 도 5에 나타나 있다. 트렐리스 다이어그램은 시간 k-1 에서의 일 상태로부터 시간 k 에서의 다른 상태로의 전이에서 채널에 대해 신호 출력이 어떻게 될 것인지를 예측하게 하는 도식적인 메커니즘을 제공한다. 도 5의 트렐리스 다이어그램으로부터, 시간 k-1 에서의 상태 +1로부터 시간 k 에서의 상태 +1로의 전이에 의해 1+f₁의 예측된 신호(노이즈없는)가 출력될 것이다. 시간 k-1 에서의 상태 -1로부터 시간 k 에서의 상태 -1로의 전이에 의해 -1-f₁의 예측된 신호가 출력될 것이다. 시간 k-1 에서의 상태 -1로부터 시간 k 에서의 상태 +1로의 전이에 의해 1-f₁의 예측된 신호가 출력되고, 시간 k-1 에서의 상태 +1로부터 시간 k 에서의 상태 -1로의 전이에 의해 -1+f₁의 예측된 신호가 출력된다.

도 4 에서 도시된 검파기에서, 브랜치 메트릭 유닛은 도 5 의 트렐리스 다이어그램에서의 4 개의 브랜치 라벨에 대응하는 4 개의 거리 메트릭을 생성한다. 바람직한 실시예에서, 거리 메트릭은 유클리드 거리에 의해 수학식 9로 주어진다.

,

, 및

각각의 가능한 상태 전이를 가정하면 입력 심볼과 예측된 입력 신호간의 차이를 나타내는 다른 메트릭들이 거리 메트릭으로 사용될 수 있다. 일반적으로, 시간 k-1 에서의 어떤 상태 S'으로부터 시간 k 에서의 상태 S 로의 전이에 대한 브랜치 메트릭은, 모든 전이가 허락된다면 A 개의 심볼과 N 개의 간섭 심볼을 갖는 시스템에 대해서 A^2N개가 존재할 것이다.

도 4 의 가산 비교 선택 (ACS;add-compare-select) 회로는, 각 시간 단계 k 에서, 본 예에서는 p_k(+1)과 p_k(-1) 로 표시되는, 시스템의 각각의 가능한 상태에 대한 상태 메트릭을 갱신한다. 도 4 에서 나타낸 바와 같은 2 심볼 시스템에 대해, 상태 메트릭들은 수학식 10으로 주어진다.

및

일반적으로, 상태 매트릭은, 축적된 거리 메트릭을 최소화하는 전이경로를 따른 과거 상태들의 축적된 거리 메트릭을 나타낸다. 따라서, 시간주기 k에서의 상태 S 에 대한 전이 메트릭, p_k(S),는 시간주기 k에서 상태 S에서 끝나는 전이경로를 따른 이전의 상태들에 대한 축적된 거리 메트릭으로, 여기서 상태 S는 시스템의 가능한 상태들 중 하나이다. 시간 k-1에서, 시스템의 상태는, 시스템의 가능한 상태들의 군내의 어떠한 상태 S'일 수 있다. 따라서, p_k(S)는 p_k-1(S') 플러스 S'으로부터 S로의 전이에 대한 거리 메트릭 중 최소치이다. 이 방법이 최소의 검파 에러를 초래한다는 수학적인 증명이 부록에 있다.

도 4의 예에서, 비교 결과, d_k(+1) 와 d_k(-1),는 2 가지 상태 각각에 대해 트레이스백 회로에 저장된다. 비교 결과는 시간주기 k에서의 상태 S에 대해 상태 메트릭 p_k(S) 를 초래하는 시간주기 k-1에서의 상태를 나타낸다. 2 심볼에서, N=1 인 도 4 의 예에서, 만일 수학식 11이 성립하면,

"+1" 데이터값이 시간 k 동안 트레이스백 회로에서 상태 +1 에 대해 할당된 메모리내에, d_k(+1) 로 저장된다 그렇지 않을 경우, "-1" 데이터값이 시간 k 동안 트레이스백 회로에서 상태 +1 에 대해 할당된 메모리에 저장된다. 유사한 결과들이 트레이스백 회로에서 상태 -1 에 대해 할당된 메모리에 저장된다. 보다 일반적인 경우에, d_k(S) 는 시간 k-1 에서 상태 S' 를 가리키는데, 이는 시간 k 에서 가장 낮은 상태 메트릭이 상태 S 에 도달하게 한다.

디코딩할 시간이 되면, 트레이스백 회로는 최상의 가능한 현재 상태(최소 상태 메트릭을 갖는 상태)로부터 거슬러 올라가, 트레이스백 메모리로부터 데이터를 패치(fetch)한다. 만일 트레이스백 깊이가 2*TB 라면, TB 의 트레이스백이 TB/2 샘플 시간마다 수행되고, 트레이스백 회로는 TB/2 개의 데이터 심볼(TB 는 짝수이다)을 출력할 것이 예상된다. 보다 큰 트레이스백 깊이는, 칩에서 보다 많은 메모리를 포함하는 것을 대가로 심볼의 최종 시퀀스를 결정하는데 있어서, 보다 적은 에러를 초래한다. 통상적인 트레이스백 깊이는 8 또는 16 이다.

트레이스백 절차 중에, 시작 상태 결정기는 보다 작은 상태 메트릭이 무엇인지에 근거해 시작 상태를 가려낸다. 트레이스백 회로는 저장된 비교결과를 통해 시퀀스를 뒤따른다. 가장 초기의 상태를 초래하는 가장 초기의 심볼, A=2 와 N=1 의 예에서의 가장 초기의 TB/2 심볼,이 라스트-인-퍼스트-아웃 버퍼에 기록된다. 바람직한 실시예에서, 새로운 비교 결과는 출력된 결과가 이전에 차지했던 메모리 장소에 저장된다.

트레이스백 회로는 시작 상태 결정기에 저장된 상태 메트릭에 근거하여 심볼들의 최적의 시퀀스를 결정한다. 시작 상태 결정기는 또한 시작 시퀀스를 설정함으로써 트레이스백 절차를 초기화한다.

LIFO 회로는, 트레이스백이 현재 시간으로부터 이전의 시간으로 수행되기 때문에, 트레이스백 메모리에서 나오는 데이터를 시간 역행(time-reverse)한다.

선형 등화를 사용한 시퀀스 검파

채널 ISI 길이 N이 큰 경우, 또는 전송된 심볼 알파벳 크기 A가 크다면, 상술된 전체 시퀀스 추정 방법은 높은 심볼 속도에서 비실용적이다. 완전한 시퀀스 추정은 검파기에서 A^N상태의 실행을 요구한다. 따라서, 도 6 에서 나타낸 본 발명의 바람직한 실시예는, 시퀀스 검파기에 의해 보여지는 ISI 심볼의 수를 줄이기 위해 선형 등화기를 사용한다.

본 예에서는, 채널 입력 알파벳 크기가 2, 즉 A={-1, +1} 이고, 감소된 ISI 길이(시퀀스 검파기에 의해 보여지는 바와 같이)는 L=1 이라고 가정한다. 이전과 같이, 이 방법은 보다 큰 알파벳에 적용가능하고, 감소된 길이내에 하나 이상의 간섭 심볼을 수용할 수 있다.

A=2 이고 L=1 인 선형 등화기의 출력은 수학식 12로 주어진다.

여기에서, g₁은 등화된 ISI 계수이고, h_k는 선형 등화기의 출력의 노이즈 구성요소이다. 선형등화기 전달함수(Z 변환 표기에서, A.V.OPPENHEIM & R.W.SCHAFER, 의 DISCRETE-TIME SIGNAL PROCESSING, (1989) 참조)는 수학식 13으로 주어진다.

계수 g₁은 등화기의 출력에서 노이즈 분산을 최소화하도록 선택된다.

바람직한 실시예에서, 감소된 시퀀스 등화는 적응적으로 수행된다. 적응적으로 실행에 사용되는 일 아키텍처는, (1+ g₁z^-1) 필터에 의해 적응적으로 따라지는 전달함수 C(Z) = 1/f(Z) 를 실행하는 선형 등화기이다. 양쪽 등화기를 적응적으로 실행함으로써, 어떠한 케이블 길이에 대해서도 최적의 성능을 얻을 수 있다. 선형등화기 C(Z)는, 최소평균제곱(LMS) 알고리즘(E.A.LEE 와 D.G. MESSERCHMITT의 DIGITAL COMMUNICATIONS (1988) 참조) 과 도 2 에 도시된 바와 같은 유한 임펄스 응답 필터를 사용하여 적응적으로 실행될 수 있다.

계수 g₁은 선형등화기 C(Z)의 주파수 응답을 관찰함으로써 시퀀스 검파기에서 적응적으로 선택된다. 선형등화기로부터, 채널 주파수 응답이 추론되고, 계수 g₁이 룩업(look-up) 테이블로부터 선택된다. 특정 실행에서는, g₁의 2 개의 가능한 값 (0 과 1/2) 이 사용된다. C(Z)를 실행하는 선형등화기의 가장 큰 2 개의 계수들을 관찰함으로써 2 개의 가능한 계수 중 하나가 g₁에 대해 선택된다.

선형등화를 시퀀스 검파와 결합하는 것의 이점들에는 (a) 특히 큰 N 값에 대해, 시퀀스 검파기에서 복잡성의 감소, 및 (b) 선형 등화에서 노이즈 강화의 감소가 포함된다.

도 6 에서 설명된 바람직한 실시예에서, 시퀀스 추정기에서의 상태수는 2^N에서 2 로 감소한다. 감소된 상태 시퀀스 추정기는, 이전의 실시예에서 상술된 비터비 알고리즘을 사용해 실행될 수 있는데, 선형 등화기를 매치시키기 위해 f₁이 g₁으로 대체되고 수학식 (5) 의 메트릭 계산에서 y_k가 r_k로 대체된다.

선형등화와 결정귀환을 사용하는 시퀀스 검파

도 7 은 선형등화와 결정귀환을 사용하는 감소된 상태 시퀀스 추정의 실시예를 나타낸다. 이 실시예에서 선형등화기는, 채널을 길이 M<N 의 소정의 ISI 다항식 G(z)로 등화시킨다. 도 7 에서, M 은 2 로 가정되고, G(z)는 수학식 14로 주어진다.

그리고 선형등화기 전달함수는 수학식 15로 주어진다.

일반적으로, 검파방법은 M<N 인 어떠한 M 과 N 의 조합에 대해서도 사용될 수 있다. 이 방법은 어떠한 크기의 알파벳으로도 실행될 수 있지만, 도 8 에 나타낸 예는 A=2 일 경우이다. 바람직한 실시예에서, 계수 g₁과 g₂는 다시, 적응적으로 선택된다.

상술된 비터비 알고리즘을 사용하여 시퀀스 추정을 수행하기 위해서는, 시퀀스 검파기는 4 가지의 상태(데이터 심볼들이 이진값일 경우)로 실행되어야 한다. 대신에, 도 8 에서 도시된 바와 같은 단지 2 개의 상태를 사용하는 감소된 상태 시퀀스 추정이 사용된다. 트렐리스 다이어그램에서의 브랜치 메트릭 계산은, 2 샘플시간 전에 전송된 심볼에 의한 인터심볼 간섭을 설명한다. 도 8 에 도시된블록도에서, 브랜치 메트릭들은 수학식 16으로 주어진다.

,

, 및

.

이러한 방법으로, 시간 (k-2) 에서 전송된 심볼로 인한 ISI 는, 시간 (k-1) 에서 전송된 심볼로 인한 ISI 를 설명하는 시퀀스 검파기의 브랜치 메트릭이 계산되기 전에 수신된 샘플 r_k로부터 제거된다. 이러한 계산 후, 이전에 상술된 계산이 수행되어 (k-1) 번째로 전송된 심볼로 인한 ISI를 제거한다.

100BASE-TX 고속 이더넷에의 응용

100BASE-TX 고속 이더넷에의 응용에 적합한(Institute of Electrical and Electronics Engineers, New York, IEEE Standard 802.3u-1995 CSMA/CD Access Method, Type 100Base-T (1995) ; American National Standard Information Systems, Fibre Distributed Data interface (FDDI) - Token Ring Twisted Pair Physical Layer Medium Dependent (TP-PMD) 편 , ANSI X3.263:199X 참조) 본 발명의 실시예는 3 레벨 시그널링을 포함한다. (즉, 이진 데이터는 MLT3 변조 방식을 사용하여 물리적으로 전송된다.) 3 레벨 전송으로의 이진 시퀀스의 매핑은 다음과 같은 표로 주어진다.

이진 0 0 1 1 0 1 0 1 0 1 1

3 레벨 0 0 1 1 0 -1 0 1 0 -1 -1

위의 매핑에서, 전송시퀀스 {-1,+1}는 (시간 k-1 에서의 심볼 -1 대 시간 k 에서의 심볼 +1) 시퀀스 {+1, 0, +1} 및 {-1, 0, -1} 과 마찬가지로 무효하다는 것은 명백하다.

허가된 시퀀스에서 상술된 제한들을 포함하는 {-1, 0 ,+1} 의 심볼 알파벳과 N=1 에 대한 트렐리스 다이어그램이 도 9 에 나타나 있다. 도 9 에서, 채널 함수는 1 + g₁z^-1로 주어진다.

f(z) = 1+ f₁z^-1로 ISI채널을 등화하는 시퀀스 검파기의 블록도가 도 10 에 나타나 있다. 도 10 에서, 입력심볼 y_k는 브랜치 메트릭 발생기에 의해 수신된다. 브랜치 메트릭 발생기는 도 9 의 트렐리스 다이어그램에서 나타낸 허가된 7 개의 전이에 대응하는 7 개의 브랜치 메트릭을 생성한다. 브랜치 메트릭들은 상태 메트릭 P_k과 예측 결과 D_k를 계산하는 가산-비교-선택(ACS) 회로에 입력된다. 상태 메트릭 P_k는 시작점 결정기에 입력되고, 예측 결과 D_k는 트레이스백 회로에 입력된다.

본 예에서, 7 개의 브랜치 메트릭은 수학식 17로 주어진다.

,

, 및

.

만일 도 6 에서 나타난 것과 같이 시퀀스 검파기가 선형등화기와 결합된다면, 도 10 에서 시퀀스 검파기로의 입력심볼 y_k은 수학식 (12) 에서와 같이 선형등화기의 출력, r_k= y_k+ g₁y_k-1(잡음은 무시) 으로 대체되고, 시퀀스 검파기는 g₁= f₁으로 설정함으로써 선형등화기에 매치된다.

ACS에서 계산된 3 개의 상태 메트릭은 수학식 18 과 같다.

; 및

ACS의 결과는 수학식 19로 주어진다.

이면 +1

이면 0

D_k(0) = { p_k(0) = p_k-1(+1) + M_k(2) 이면 +1

{ p_k(0) = p_k-1(0) + M_k(3) 이면 0

{ p_k(0) = p_k-1(-1) + M_k(4) 이면 -1

D_k(-1) = { p_k(-1) = p_k-1(-1) + M_k(6) 이면 -1

{ p_k(-1) = p_k-1(0) + M_k(5) 이면 0

이러한 상태들과 상태 메트릭들은 트레이스백 회로의 메모리에 저장된다.

상술된 바와 같이, 트레이스백 회로는 최상의 가능한 현재 상태(가장 작은 상태 메트릭을 갖는 상태)에서부터 거슬러 올라가, 트레이스백 메모리로부터 데이터를 페치한다. 최하위 상태 메트릭을 갖는 심볼은, 가장 초기에 수신된 입력 심볼이 가장 나중에 결정되는 심볼이기 때문에, 마지막 입력 첫번째를 출력하는 LIFO 로 출력된다.

상술된 바와 같은 100BASE-TX 고속 이더넷에의 응용에 적합한 시퀀스 검파기는, 도 6 을 참조하여 상술된 바와 같은 선형 등화기와 또는 도 7 을 참조하여 상술된 바와 같은 선형등화기와 결정귀환의 조합과 조합될 수도 있다.

1000Base-T 긴(Long Haul) 구리에의 응용

카테고리 5 구리 케이블상의 기가비트 이더넷에 대해 IEEE 802.3ab 표준 위원회가 선택한 변조 형식은 심볼 알파벳 A={+2, +1, 0, -1, -2} 에 의해 주어지는 5 레벨 NRZ 시그널링을 사용한다. (IEEE 802.3ab, Gigabit long haul copper physical layer standards committee, 1997 참조)

N=1 과 채널 함수 f(z) = 1+ f₁z^-1를 가정하는 이 응용에 대한 트렐리스 다이어그램이 도 11 에 나타나 있다. 시퀀스 검파기의 블록도는 도 12 에 나타나 있다. 도 12 에서, 입력신호 y_k는 브랜치 메트릭 발생기에 의해 수신된다. 브랜치 메트릭 발생기는 ACS 회로에 들어가는 입력인 25 개의 브랜치 메트릭 M_k을 계산한다. ACS 회로는 시작점 결정기 및 트레이스백 회로로의 입력에 대한 5 개의 상태 메트릭 P_k및 5 개의 비교결정 D_k을 각각 계산한다. 트레이스백 회로는 시작점 결정기로부터의 입력을 갖고, 출력으로 최상의 심볼 시퀀스를 LIFO 로 출력한다.

N=1 과 f(z) = 1+ f₁z^-1에 대한 브랜치 메트릭은, 본 예와 같이, 수학식 20으로 주어진다.

M_k(1) = [y_k-2-f₁]², M_k(14) = [y_k+2f₁]²

M_k(2) = [y_k-2]², M_k(15) = [y_k+1-2f₁]²

M_k(3) = [y_k-2+f₁]²M_k(16) = [y_k+1-f₁]²

M_k(4) = [y_k-2+2f₁]²M_k(17) = [y_k+1]²

M_k(5) = [y_k-1-2f₁]²M_k(18) = [y_k+1+f₁]²

M_k(6) = [y_k-1-f₁]²M_k(19) = [y_k+1+2f₁]²

M_k(7) = [y_k-1]²M_k(20) = [y_k+2-2f₁]²

M_k(8) = [y_k-1+f₁]²M_k(21) = [y_k+2-f₁]²

M_k(9) = [y_k-1+2f₁]²M_k(22) = [y_k+2]²

M_k(10) = [y_k-2f₁]²M_k(23) = [y_k+2+f₁]²

M_k(11) = [y_k-f₁]²M_k(24) = [y_k+2+2f₁]²

M_k(12) = [y_k]²

ACS에서 갱신된 바와 같은 상태 메트릭은 수학식 21 이다.

i= {2,1,0,-1,-2} 에 대해

p_k(i) = min_{j={-2,-1,0,1,2}}{p_k-1(j)+M_k(2+j+5i)};

5 개의 상태 각각에 대한 ACS 결과는 수학식 22로 주어진다.

i= {2,1,0,-1,-2}; j= {2,1,0,-1,-2} 에 대해

p_k(+1) = p_k-1(j) + M_k(2+j+5i) 이면 D_k(i) = j;

상술된 5 개의 상태 시퀀스 등화기는 도 6 을 참조하여 설명된 바와 같이 선형등화기로 사용될 수 있다. 그러한 응용에서, 입력신호 y_k는 앞의 수학식 12 에서와 같이 선형등화기의 출력신호, r_k= y_k+ g₁*a_k-1(잡음은 무시) 로 대체된다. 시퀀스 등화기의 채널 함수는 이어서 선형등화에 매치되도록 f₁=g₁으로 주어진다. 게다가, 도 8 을 참조해 상술된 바와 같이 결정귀환 등화도 또한 사용될 수 있다.

앞의 예들은 단지 실례가 되는 것이고, 절대로 본 발명의 범위를 제한하는 것으로써 해석되면 안된다. 그 자체로, 본 발명의 범위는 다음의 청구범위에 의해서만 제한된다.

발명에 따르면, 시퀀스 검파기는 전송되는 데이터의 전체 시퀀스를 추정하고 ISI 심볼에서의 샘플전력의 대부분 또는 전부를 사용함으로써, 검파기의 성능을 상당히 향상시키고, 보다 통상적으로 사용되는 결정귀환 등화기(DFE) 와 선형등화기에 비해 상당한 SNR 이점을 실현할 수 있는 효과가 있다.

부록

앞의 수학식 8에 의해 상술된 ISI 채널에 대해, 길이 N 을 갖는 송신된 데이터 시퀀스 {b_k} 의 시퀀스 추정은 다음 식에 의해 얻어진다.

다음을 정의하면,

따라서

=

위의 반복(recursion)은 갱신된 식, 즉 수학식 10의 기반이다.

Claims

A 개의 심볼을 갖는 심볼 알파벳과 채널함수 f(z)를 갖는 통신채널용 시퀀스 검파기에 있어서,

k번째 시간 단계에서 수신된 입력 심볼과 채널함수 f(z)에 응답하여 브랜치 메트릭의 어레이를 계산하는 브랜치 메트릭 발생기;

상기 브랜치 메트릭 발생기에 결합되어 브랜치 메트릭의 어레이를 수신하는 가산-비교-선택 회로로서, (k-1)번째 시간 단계에 대한 상태 메트릭 세트 및 상기 브랜치 메트릭의 어레이에 응답하여 k번째 단계에 대한 상태 메트릭 세트 및 k번째 시간 단계에 대한 비교 결과 세트를 계산하는 가산-비교-선택 회로;

상기 가산-비교-선택 회로에 결합되어 상기 상태 메트릭 세트를 수신하고, 상기 상태 메트릭 세트에 응답하여 시작 트레이스백 상태를 계산하는 시작 상태 결정기;

상기 가산-비교-선택 회로에 결합되어 상기 k번째 단계에 대한 비교 결과 세트를 수신하고, 상기 시작 상태 결정기에 결합되어 상기 시작 트레이스백 상태를 수신하는 트레이스백 회로로서, M이 트레이스백 깊이일 때 (k-M)번째 시간 단계내지 k번째 시간 단계 동안의 비교 결과들을 저장하고, L이 M 보다 작을 때, (k-M)번째 시간 단계내지 (k-M+L)번째의 시간 단계 동안, 매 L 번째 시간 단계마다 최상의 심볼 시퀀스를 예측하는 상기 트레이스백 회로; 및

상기 트레이스백 회로에 결합되어 상기 (k-M)번째 시간 단계내지 상기 (k-M+L)번째 시간 단계 동안 상기 최상의 심볼 시퀀스를 수신하고, 적절한 시간 시퀀스로 상기 최상의 심볼 시퀀스를 출력하는 라스트-인-퍼스트-아웃 버퍼를 구비하는 것을 특징으로 하는 시퀀스 검파기.
제 1 항에 있어서, A=2 이고 상기 심볼 알파벳이 제 1 심볼 및 제 2 심볼을 포함하는 것을 특징으로 하는 시퀀스 검파기.
제 1 항에 있어서, A=3 이고 상기 심볼 알파벳이 제 1 심볼, 제 2 심볼 및 제 3 심볼을 포함하는 것을 특징으로 하는 시퀀스 검파기.
제 1 항에 있어서, A=5 이고 상기 심볼 알파벳이 제 1 심볼, 제 2 심볼, 제 3 심볼, 제 4 심볼 및 제 5 심볼을 포함하는 것을 특징으로 하는 시퀀스 검파기.
제 1 항에 있어서,

상기 채널 함수는 f(z) = 1 + f₁z^-1이고;

예측된 입력심볼의 어레이가 1+f₁인 제 2-제 2 예측, 1-f₁인 제 1-제 2 예측, -1+f₁인 제 2-제 1 예측, 및 -1-f₁인 제 1-제 1 예측을 포함하고;

상기 브랜치 메트릭의 어레이는 상기 입력심볼과 상기 예측된 입력심볼의 어레이 중 대응하는 하나와의 차의 제곱을 구비하고, 상기 브랜치 메트릭의 어레이는 제 2-제 2 브랜치 메트릭, 제 1-제 2 브랜치 메트릭, 제 2-제 1 브랜치 메트릭, 및 제 1-제 1 브랜치 메트릭을 가지며;

2 심볼 각각에 대한 상태 메트릭은 제 1 상태 메트릭과 제 2 상태 메트릭을 갖고,

상기 제 1 심볼 상태 메트릭은 (k-1)번째 시간 단계에 대한 제 2 심볼 상태 메트릭 플러스 상기 제 2-제 1 브랜치 메트릭 및 (k-1)번째 시간 단계 에 대한 제 1 심볼 상태 메트릭 플러스 상기 제 1-제 1 브랜치 메트릭 중에 서 보다 작은 값이고; 또한

상기 제 2 심볼 상태 메트릭은 (k-1)번째 시간 단계에 대한 제 2 심볼 상태 메트릭 플러스 상기 제 2-제 2 브랜치 메트릭 및 (k-1)번째 시간 단계 에 대한 제 1 심볼 상태 메트릭 플러스 상기 제 1-제 2 브랜치 메트릭 중에 서 보다 작은 값이고; 또한

상기 제 1 심볼 상태 메트릭이 상기 (k-1)번째 시간 단계에 대한 상기 제 1 심볼 상태 메트릭 플러스 상기 제 1-제 1 브랜치 메트릭이면 상기 제 1 심볼에 대한 비교 결과는 제 1 심볼이고;

상기 제 1 심볼 상태 메트릭이 상기 (k-1)번째 시간 단계에 대한 상기 제 2 심볼 상태 메트릭 플러스 상기 제 2-제 1 브랜치 메트릭이면, 상기 제 1 심볼에 대한 비교 결과는 제 2 심볼이고;

상기 제 2 심볼 상태 메트릭이 상기 (k-1)번째 시간 단계에 대한 상기 제 2 심볼 상태 메트릭 플러스 상기 제 2-제 2 브랜치 메트릭이면, 상기 제 2 심볼에 대한 비교 결과는 제 2 심볼이고; 또한

상기 제 2 심볼 상태 메트릭이 상기 (k-1)번째 시간 단계에 대한 상기 제 1 심볼 상태 메트릭 플러스 상기 제 1-제 2 브랜치 메트릭이면, 상기 제 2 심볼에 대한 비교 결과는 제 1 심볼임을 특징으로 하는 시퀀스 검파기.