TWI681635B - 無參考訊號源時脈資料回復系統及其頻率偵測器 - Google Patents

無參考訊號源時脈資料回復系統及其頻率偵測器 Download PDF

Info

Publication number
TWI681635B
TWI681635B TW107141379A TW107141379A TWI681635B TW I681635 B TWI681635 B TW I681635B TW 107141379 A TW107141379 A TW 107141379A TW 107141379 A TW107141379 A TW 107141379A TW I681635 B TWI681635 B TW I681635B
Authority
TW
Taiwan
Prior art keywords
data
clock
signal
edge
transition
Prior art date
Application number
TW107141379A
Other languages
English (en)
Other versions
TW202021280A (zh
Inventor
陳巍仁
Original Assignee
國立交通大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立交通大學 filed Critical 國立交通大學
Priority to TW107141379A priority Critical patent/TWI681635B/zh
Priority to US16/403,361 priority patent/US10819348B2/en
Application granted granted Critical
Publication of TWI681635B publication Critical patent/TWI681635B/zh
Publication of TW202021280A publication Critical patent/TW202021280A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Landscapes

  • Manipulation Of Pulses (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本發明提供一種無參考訊號源時脈資料回復系統及其頻率偵測器，其中時脈資料回復系統輸出之輸出時脈先運作於最低頻率，再依據頻率偵測器之控制單調遞增，進而逼近目標值。其中，頻率偵測器包括擷取電路及判斷電路。擷取電路接收資料訊號及時脈訊號，識別資料訊號以及時脈訊號後分別產生表示複數個資料轉態邊緣及複數個時脈轉態邊緣之資料轉態訊號及時脈轉態訊號。判斷電路與擷取電路連接，接收資料轉態訊號及時脈轉態訊號，分別判斷資料訊號之資料訊號週期及時脈訊號之時脈訊號週期，當資料訊號週期小於時脈訊號週期之二分之一時，判斷電路產生升頻訊號使時脈資料回復系統根據升頻訊號提高時脈訊號之頻率。

Description

無參考訊號源時脈資料回復系統及其頻率偵測器
本發明涉及無參考訊號源時脈資料回復系統及其頻率偵測器，特別是一種不受鎖頻誤差與資料切換機率影響，根據資料訊號(Din)輸出單調遞增的一時脈訊號(CK)的無參考訊號源時脈資料回復系統及其頻率偵測器。
高速連結技術已普遍應用在消費性電子產品及網路產品終端，如USB3.1、PCIe5.0、MIPI3.0等資料傳輸介面，過去10年間，各資料傳輸介面的運作頻率亦以10倍數增加。在相關的消費性電子產品及網路產品收發系統之接收端，資料與時脈資料回復電路為收發系統之核心，其識別傳輸資料之相位及頻率資訊，並對接收訊號進行取樣，以消除傳輸資料於傳輸過程中受雜訊及失真干擾。
在接收不同傳輸資料時，由於傳輸資料之功率頻譜密度在資料頻率(data rate)上並無能量，因此時脈資料回復系統必須結合訊號之邊緣偵測，同時採用相位偵測器進行取樣時脈校正，然而，由於係藉由相位偵測器進行取樣 時脈校正，因此其需藉由鎖頻迴路協助改善時脈資料回復系統會受相位偵測器之鎖頻範圍限制的問題。
典型之鎖頻迴路可分為有參考訊號源及無參考訊號源兩種方式。第1圖為習知的結合鎖相迴路頻率偵測器之有源時脈資料回復系統的架構示意圖。如圖所示，在習知的結合鎖相迴路頻率偵測器之有源時脈資料回復系統的架構中，藉由迴路二(Loop II)預先追蹤頻率，待頻率鎖定後再切換至迴路一(Loop I)進行相位鎖定，當有參考訊號源架構之鎖頻迴路在頻率追蹤迴路與相位追蹤迴路切換時，由於頻率追蹤迴路與相位追蹤迴路的最佳化阻尼常數不同，導致迴路濾波器可能需要重置。此一迴路重置動作將造成振盪器輸入端之電壓突波，影響頻率之鎖定。
此外，雖藉由上述迴路改善頻率鎖定範圍之問題，然而在該架構中，其一缺點為需額外設置一訊號通道藉以傳遞時脈，或使用外接之石英振盪器提供參考訊號至相位頻率偵測器(PFD)，然而，受限於封裝尺寸，有參考訊號源的電路架構漸漸無法滿足現有的電路設計需求。
因此，在現有高速傳輸介面系統中，如100Gbps、乙太網路(100GbE)之發射端(TOSA)及接收端(ROSA)模組中，皆須搭配無參考訊號源式無源式(referenceless)電路架構進行資料與時脈資料回復電路(CDR)設計，第2圖係為習知的一種無源式(referenceless)資料與時脈資料回復電路(CDR)的架構示意圖。
所搭配之頻率偵測器可概分為三類：
第一類以Pöttbacker頻率偵測器架構為主，如專利文獻一：US20150270947、專利文獻二：US20090074123、第3(a)及第3(b)圖所揭示的包含 相位相關器以及Pöttbacker頻率偵測器的資料與時脈資料回復電路(CDR)架構示意圖中，在該架構中需要正交取樣相位，頻率鎖定範圍<25%，且在接收訊號環境具有符元間干擾(ISI,Inter-Symbol-Interface)條件下無法達到頻率偵測。
第二類為利用串級除頻器對輸入資料進行頻率統計(stochastic frequency divider)(Rajesh Inti,et al,“A 0.5-to-2.5 Gb/s Reference-Less Half-Rate Digital CDR With Unlimited Frequency Acquisition Range and Improved Input Duty-Cycle Error Tolerance”，JSSC,pp.3150-3162,Dec,2011)，然而與專利文獻二相同，其鎖定之頻率誤差受到資料格式(data pattern)與切換機(transition density)之影響，且在接收訊號環境具有符元間干擾(ISI,Inter-Symbol-Interface)條件之下，統計式累加器無法正常工作。
第三類為隨機取樣相位偵測器(Guanghua Shu,et al,“A 4-to-10.5Gb/s 2.2mW/Gb/s Continuous-Rate Digital CDR with Automatic Frequency Acquisition in 65nm CMOS”,ISSCC,pp.150-151,Feb,2014)，在隨機取樣相位偵測器中，利用輸入資料對時脈進行隨機式取樣，藉由統計連續之領先落後次數是否達到臨界數量，以判斷頻率是否需要進行增加調整。然而，隨機取樣相位偵測器中之問題在於鎖定之臨界值易受到資料格式(data pattern)與切換機率(transition density)之影響，且在接收訊號環境具有符元間干擾(ISI,Inter-Symbol-Interface)條件下連續資訊容易產生領先落後之誤差。
基於上述目的，本發明提供一種頻率偵測器，其適用於時脈資料回復系統，以使時脈資料回復系統輸出之時脈訊號(CK)之頻率單調遞增，其 中，頻率偵測器包含擷取電路以及判斷電路。擷取電路接收資料訊號及時脈訊號，並識別資料訊號之複數個資料轉態邊緣以及時脈訊號之複數個時脈轉態邊緣而分別產生表示複數個資料轉態邊緣及複數個時脈轉態邊緣之資料轉態訊號及時脈轉態訊號。判斷電路連接擷取電路，以接收資料轉態訊號及該時脈轉態訊號，判斷電路根據資料轉態訊號及時脈轉態訊號，分別判斷資料訊號之資料訊號週期及時脈訊號之時脈訊號週期而當資料訊號週期小於時脈訊號週期之二分之一時，判斷電路產生升頻訊號使時脈資料回復系統根據升頻訊號提高時脈訊號之頻率。
較佳地，判斷電路根據資料轉態訊號及時脈轉態訊號，以各複數個資料轉態邊緣中兩兩相鄰者為資料轉態區間，而以各複數個時脈轉態邊緣中兩兩相鄰者為時脈轉態區間，而當任意之時脈轉態區間可在時間軸上包圍資料轉態區間時，則判斷電路產生升頻訊號。
較佳地，複數個資料轉態邊緣分別為資料上升緣或資料下降緣，而複數個時脈轉態邊緣分別為時脈上升緣或時脈下降緣，而當任一時脈上升緣或時脈下降緣領先資料上升緣或資料下降緣，且隨後相鄰於時脈上升緣或時脈下降緣之時脈下降緣或時脈上升緣亦落後於相鄰於資料上升緣或資料下降緣之資料下降緣或資料上升緣時，則判斷電路產生升頻訊號。
較佳地，擷取電路包含第一D型正反器，第一D型正反器包含第一資料輸入端、第一時脈輸入端、第一暫存資料輸出端以及第一重置閘，第一資料輸入端與最高電壓輸出端連接，第一時脈輸入端接收資料訊號。第一負緣觸發D型正反器包含：第一負緣觸發D型正反器資料輸入端、第一負緣觸發D型正反器時脈輸入端、第一負緣觸發D型正反器資料輸出端，以及第一負緣觸發D 型正反器重置閘，第一負緣觸發D型正反器資料輸入端與第一暫存資料輸出端連接，第一負緣觸發D型正反器時脈輸入端接收資料訊號。第二D型正反器包含：第二資料輸入端、第二時脈輸入端、第二暫存資料輸出端以及第二重置閘，第二資料輸入端接與最高電壓輸出端連接，第二時脈輸入端接收時脈訊號，第二重置閘與第一重置閘連接。第二負緣觸發D型正反器包含：第二負緣觸發D型正反器資料輸入端、第二負緣觸發D型正反器時脈輸入端、第二負緣觸發D型正反器資料輸出端以及第二負緣觸發D型正反器重置閘，第二負緣觸發D型正反器資料輸入端與第二暫存資料輸出端連接，第二負緣觸發D型正反器時脈輸入端接收時脈訊號，第二負緣觸發D型正反器重置閘與第一負緣觸發D型正反器重置閘連接。第一及閘具有第一及閘第一輸入端、第一及閘第二輸入端及第一及閘輸出端，第一及閘第一輸入端與第一負緣觸發D型正反器資料輸出端連接，第一及閘第二輸入端與第二負緣觸發D型正反器資料輸出端連接，第一及閘輸出端與第一重置閘、第二重置閘、第一負緣觸發D型正反器重置閘及第二負緣觸發D型正反器重置閘連接。
較佳地，判斷電路包含第三D型正反器，包含第三資料輸入端、第三時脈輸入端、第三暫存資料輸出端以及第三重置閘，第三資料輸入端連接於第二暫存資料輸出端與第二負緣觸發D型正反器資料輸入端之間，第三時脈輸入端連接於第一暫存資料輸出端與第一負緣觸發D型正反器資料輸入端之間。第四D型正反器包含：第四資料輸入端、第四時脈輸入端、第四暫存資料輸出端以及第四重置閘，第四資料輸入端連接於第一負緣觸發D型正反器資料輸出端與第一及閘第一輸入端之間，第四時脈輸入端連接於第二負緣觸發D型正反器資料輸出端與第一及閘第二輸入端之間，第四重置閘與第三重置閘連接。第二及 閘包含：第二及閘第一輸入端、第二及閘第二輸入端及第二及閘輸出端，第二及閘第二輸入端連接於第三暫存資料輸出端，第二及閘第一輸入端連接於第四暫存資料輸出端，而第二及閘輸出端輸出升頻訊號。
基於上述目的，本發明再提供一種無參考訊號源時脈資料回復系統，其包含壓控振盪器、擷取電路以及判斷電路。壓控振盪器產生時脈訊號。擷取電路接收資料訊號及時脈訊號，並識別資料訊號之複數個資料轉態邊緣以及時脈訊號之複數個時脈轉態邊緣，而分別產生表示複數個資料轉態邊緣及複數個時脈轉態邊緣之資料轉態訊號及時脈轉態訊號。判斷電路連接於擷取電路及壓控振盪器，以接收資料轉態訊號及時脈轉態訊號，判斷電路根據資料轉態訊號及時脈轉態訊號，分別判斷資料訊號之資料訊號週期及時脈訊號之時脈訊號週期，當資料訊號週期小於時脈訊號週期之二分之一時，判斷電路產生升頻訊號並提供至壓控振盪器，使壓控振盪器產生之該時脈訊號(CK)之頻率根據升頻訊號(UP)單調遞增。
較佳地，判斷電路根據資料轉態訊號及時脈轉態訊號，以各資料轉態邊緣中兩兩相鄰者為資料轉態區間，而以各時脈轉態邊緣中兩兩相鄰者為時脈轉態區間，當任意之時脈轉態區間可在時間軸上包圍資料轉態區間時，則判斷電路產生升頻訊號。
較佳地，複數個資料轉態邊緣分別為資料上升緣或資料下降緣，而複數個時脈轉態邊緣分別為時脈上升緣或時脈下降緣，當任一時脈上升緣或時脈下降緣領先資料上升緣或資料下降緣，且隨後相鄰於時脈上升緣或時脈下降緣之時脈下降緣或時脈上升緣亦落後於相鄰於資料上升緣或資料下降緣之資料下降緣或資料上升緣時，則判斷電路產生升頻訊號。
較佳地，當滿足下列條件其中之一或其組合時，該判斷電路產生該升頻訊號(UP)，第一條件關係：時脈(CK)上升緣領先資料(Din)上升緣，且與時脈(CK)上升緣相鄰之時脈(CK)下降緣落後與資料(Din)上升緣相鄰之資料(Din)下降緣；第二條件關係：時脈(CK)下降緣領先資料(Din)上升緣，且與時脈(CK)下降緣相鄰之時脈(CK)上升緣落後與資料(Din)上升緣相鄰之資料(Din)下降緣；第三條件關係：時脈(CK)上升緣領先資料(Din)下降緣，且與時脈(CK)上升緣相鄰之時脈(CK)下降緣落後與資料(Din)下降緣相鄰之資料(Din)上升緣；以及第四條件關係：時脈(CK)下降緣領先資料(Din)下降緣，且與時脈(CK)下降緣相鄰之時脈(CK)上升緣落後與資料(Din)下降緣相鄰之資料(Din)上升緣。
基於上述目的，本發明再提供一種無參考訊號源時脈資料回復系統，其包含多相位振盪器、脈波訊號產生器以及脈波訊號判斷電路。多相位振盪器在一周期時間內產生複數個相位訊號。脈波訊號產生器根據複數個相位訊號產生複數個脈波訊號。脈波訊號判斷電路與脈波訊號產生器通訊連接，並接收資料訊號，當脈波產生器產生的脈波寬度包覆資料訊號的脈波寬度時，則脈波訊號判斷電路產生升頻訊號並提供至多相位振盪器，使多相位振盪器產生之複數個相位訊號之頻率根據升頻訊號單調遞增。
較佳地，脈波訊號產生器包含由複數個及閘構成的擷取電路。
上述實施例的優點之一，是本發明之無參考訊號源時脈資料回復系統及其頻率偵測器的鎖頻誤差不受傳輸資料格式(data pattern & run length)影響。
上述實施例的另一優點，是本發明之無參考訊號源時脈資料回復系統及其頻率偵測器的鎖頻誤差不受資料切換機率(transition density)影響。
上述實施例的另一優點，是本發明之無參考訊號源時脈資料回復系統及其頻率偵測器的鎖頻範圍於壓控振盪器(VCO)調頻範圍之內不受限。
上述實施例的另一優點，即使在接收訊號環境具有符元間干擾(ISI,Inter-Symbol-Interface)條件下，本發明之無參考訊號源時脈資料回復系統及其頻率偵測器仍可進行頻率鎖定。
上述實施例的另一優點，由於無須取樣時脈訊號的IQ相位，本發明之無參考訊號源時脈資料回復系統及其頻率偵測器可進行鮑率(Baud Rate)操作。
1‧‧‧頻率偵測器
R‧‧‧時脈資料回復系統
E1‧‧‧擷取電路
E2‧‧‧判斷電路
10‧‧‧第一D型正反器
D1‧‧‧第一資料輸入端
T1‧‧‧第一時脈輸入端
Q1‧‧‧第一暫存資料輸出端
R1‧‧‧第一重置閘
110‧‧‧第一負緣觸發D型正反器
DV1‧‧‧第一負緣觸發D型正反器資料輸入端
TV1‧‧‧第一負緣觸發D型正反器時脈輸入端
QV1‧‧‧第一負緣觸發D型正反器資料輸出端
RV1‧‧‧第一負緣觸發D型正反器重置閘
20‧‧‧第二D型正反器
D2‧‧‧第二資料輸入端
T2‧‧‧第二時脈輸入端
Q2‧‧‧第二暫存資料輸出端
R2‧‧‧第二重置閘
210‧‧‧第二負緣觸發D型正反器
DV2‧‧‧第二負緣觸發D型正反器資料輸入端
TV2‧‧‧第二負緣觸發D型正反器時脈輸入端
QV2‧‧‧第二負緣觸發D型正反器資料輸出端
RV2‧‧‧第二負緣觸發D型正反器重置閘
30‧‧‧第三D型正反器
D3‧‧‧第三資料輸入端
T3‧‧‧第三時脈輸入端
Q3‧‧‧第三暫存資料輸出端
R3‧‧‧第三重置閘
40‧‧‧第四D型正反器
D4‧‧‧第四資料輸入端
T4‧‧‧第四時脈輸入端
Q4‧‧‧第四暫存資料輸出端
R4‧‧‧第四重置閘
A1‧‧‧第一及閘
A11‧‧‧第一及閘第一輸入端
A12‧‧‧第一及閘第二輸入端
A13‧‧‧第一及閘輸出端
A2‧‧‧第二及閘
A23‧‧‧第二及閘第一輸入端
A24‧‧‧第二及閘第二輸入端
A25‧‧‧第二及閘輸出端
Din‧‧‧資料訊號
DE‧‧‧資料轉態邊緣
Dup‧‧‧資料上升緣
Ddn‧‧‧資料下降緣
WD‧‧‧資料轉態區間
DET‧‧‧資料轉態訊號
Din,rise‧‧‧資料上升訊號
Din,fall‧‧‧資料下降訊號
CKrise‧‧‧時脈上升訊號
CKfall‧‧‧時脈下降訊號
CK‧‧‧時脈訊號
CKE‧‧‧時脈轉態邊緣
CKUP‧‧‧時脈上升緣
CKDN‧‧‧時脈下降緣
Wck‧‧‧時脈轉態區間
CKET‧‧‧時脈轉態訊號
TDin‧‧‧資料訊號週期
TCK‧‧‧時脈訊號週期
UP‧‧‧升頻訊號
VCO‧‧‧壓控振盪器
CP‧‧‧電荷泵
VDD‧‧‧最高電壓輸出端
MVCO‧‧‧多相位振盪器
PG‧‧‧脈波訊號產生器
ME2‧‧‧脈波訊號判斷電路
Figure 107141379-A0305-02-0022-26
1,
Figure 107141379-A0305-02-0022-27
2,..,
Figure 107141379-A0305-02-0022-28
n ‧‧‧相位訊號
△
Figure 107141379-A0305-02-0022-24
‧‧‧相位間隔時間差
P1、P2…Pn‧‧‧脈波訊號
TDin‧‧‧輸入資料脈波寬度
第1圖係為習知的結合鎖相迴路頻率偵測器之有源時脈資料回復電路的架構示意圖。
第2圖係為習知的一種無源式(referenceless)資料與時脈回復電路(CDR)的架構示意圖。
第3(a)圖係為習知的包含相位相關器架構的資料與時脈資料回復電路(CDR)的架構示意圖。
第3(b)圖係為習知的Pöttbacker頻率偵測器的架構示意圖。
第4圖係為本發明一實施例之時脈資料回復系統之方塊示意圖。
第5圖係為本發明一實施例之頻率偵測器之方塊示意圖。
第6圖係為本發明一實施例之時脈資料回復系統之頻率偵測器原理示意圖。
第7圖係為本發明一實施例之頻率偵測器之電路圖及訊號時序圖。
第8圖係為本發明一實施例之頻率偵測器之電路圖及訊號時序圖。
第9圖係為本發明一實施例之頻率偵測器之鎖定情形的時間與頻率關係圖。
第10圖係為本發明一實施例之無參考訊號源時脈資料回復系統之方塊示意圖。
第11圖係為本發明一實施例之無參考訊號源時脈資料回復系統之原理示意圖。
在下文中，將藉由圖式說明本發明之各種實施例來詳細描述本發明。然而，本發明概念可能以許多不同形式來體現，且不應解釋為限於本文中所闡述之實施例。此外，在圖式中相同參考數字可用以表示類似的元件。
請參照第4圖，其係為本發明一實施例之時脈資料回復系統之方塊示意圖。如圖所示，本發明之時脈資料回復系統R包含擷取電路E1、判斷電路E2以及壓控振盪器VCO，其中，壓控振盪器VCO之輸出時脈訊號CK先在其最低頻率工作，接著藉由頻率偵測器1及其內部的擷取電路E1以及判斷電路 E2控制壓控振盪器VCO逐步提高其輸出電壓，使壓控振盪器VCO輸出之時脈訊號CK單調遞增，進而逼近目標值，除此之外，在本發明的部分實施例中，判斷電路E2與壓控振盪器VCO之間連接有電荷泵CP，判斷電路E2經由電荷泵CP控制壓控振盪器VCO的輸出電壓提升。
請進一步參照第5圖，其係為本發明一實施例之時脈資料回復系統之方塊示意圖。如圖所示，擷取電路E1接收資料訊號Din及時脈訊號CK，並識別資料訊號Din之複數個資料轉態邊緣DE以及時脈訊號CK之複數個時脈轉態邊緣CKE，分別產生表示複數個資料轉態邊緣DE以及複數個時脈轉態邊緣CKE的資料轉態訊號DET以及時脈轉態訊號CKET。
判斷電路E2連接擷取電路E1，係接收資料轉態訊號DET及時脈轉態訊號CKET，判斷電路E2根據資料轉態訊號DET及時脈轉態訊號CKET，分別判斷資料訊號Din之資料訊號週期TDin及時脈訊號CK之時脈訊號週期TCK。藉由資料轉態訊號DET及時脈轉態訊號CKET之相對位置關係，藉此產生頻率偵測器之升頻訊號UP，其中，資料轉態訊號DET包含：資料上升訊號Din,rise、資料下降訊號Din,fall；時脈轉態訊號CKET包含：時脈上升訊號CKrise、時脈下降訊號CKfall。
以半速(half rate)頻率偵測器為例，其中1/2時脈訊號週期TCK/2在頻率鎖定狀態下將近似於TDin時間長度。因此，在時脈訊號CK頻率落後資料訊號目標頻率之前提下，TCK/2>TDin。亦即，半周之時脈訊號TCK/2將可能完全包覆資料之最短脈波，也就是最小資料訊號週期TDin。換言之，若時脈訊號頻率已超越目標值，則TCK/2<TDin，且半周之時脈訊號TCK/2將沒有機會完全包覆資料之最短脈波，即最小資料訊號週期TDin。而頻率偵測器之升頻訊號UP亦將終止 (disabled)，不至於對資料與時脈資料回復電路中相位偵測器鎖相迴路產生影響。同時，在輸入資料為連續”1”或“0”時，半周之時脈訊號TCK/2將可能無法包覆資料，因此將不輸出升頻訊號UP，且由於本頻率偵測器不會輸出降頻(減速)訊號DN，因此可以在連續”1”或“0”訊號輸入時，完全迴避錯誤之頻率修正問題。
其中，頻率偵測器可以迴圈的型態重複進行頻率偵測。例如，以事件觸發(event trigger)的方式實現時，每次頻率偵測器之升頻訊號UP產生後，則產生重置(RESET)訊號以對擷取電路E1及判斷電路E2進行重置，直至下一次符合感測邏輯的資料緣及時脈緣之相對位置關係出現，再一次產生頻率偵測器之升頻訊號UP，其中產生升頻訊號UP的一個循環為一個判斷迴圈(cycle)。又例如，以時間觸發(time trigger)的方式實現時，可每隔一段時間產生重置(RESET)訊號，在每段時間區間中，判斷電路E2可根據資料緣及時脈緣之相對位置關係判斷是否產生升頻訊號UP。也就是說，在每一個判斷迴圈(cycle)中，當資料訊號週期TDin小於時脈訊號週期TCK之二分之一時，判斷電路E2產生升頻訊號UP，使時脈資料回復系統R根據升頻訊號UP提高時脈訊號CK之頻率。之後頻率偵測器再重置(RESET)，重新進入下一個判斷迴圈。
在本發明的部分實施例中，判斷電路E2係根據資料轉態訊號DET及時脈轉態訊號CKET，以各複數個資料轉態邊緣DE中兩兩相鄰者為資料轉態區間WD，而各複數個時脈轉態邊緣CKE中兩兩相鄰者為時脈轉態區間Wck，當任意之時脈轉態區間Wck可在時間軸上包圍資料轉態區間WD時，則判斷電路E2產生升頻訊號UP。
其中，資料轉態邊緣DE包含：資料上升緣Dup、資料下降緣Ddn；時脈轉態邊緣CKE包含：時脈上升緣CKUP、時脈下降緣CKDN。當任一時脈上 升緣CKUP或時脈下降緣CKDN領先資料上升緣Dup或資料下降緣Ddn，且隨後相鄰的時脈下降緣CKDN或時脈上升緣CKUP亦落後於相鄰的資料下降緣Ddn或資料上升緣Dup時，則判斷電路E2產生升頻訊號UP。
請進一步參照第6圖，其係為本發明一實施例之時脈資料回復系統之偵測器頻率偵測原理示意圖。如圖所示，其揭露資料訊號週期TDin小於時脈訊號週期TCK之二分之一的四種條件關係，包含：第一條件關係Case1：時脈上升緣CKUP領先資料上升緣Dup，且與時脈上升緣CKUP相鄰之時脈下降緣CKDN落後與資料上升緣Dup相鄰之資料下降緣Ddn。
第二條件關係Case2：時脈下降緣CKDN領先資料上升緣Dup，且與時脈下降緣CKDN相鄰之時脈上升緣CKUP落後與資料上升緣Dup相鄰之資料下降緣Ddn。
第三條件關係Case3：時脈上升緣CKUP領先該資料下降緣Ddn，且與時脈上升緣CKUP相鄰之時脈下降緣CKDN落後與資料下降緣Ddn相鄰之資料上升緣Dup。
第四條件關係Case4：時脈下降緣CKDN領先資料下降緣Ddn，且與時脈下降緣CKDN相鄰之時脈上升緣CKUP落後與資料下降緣Ddn相鄰之資料上升緣Dup。
請進一步參照第7圖，其係為本發明一實施例之頻率偵測器之電路圖及訊號時序圖。如圖所示，擷取電路E1包含：第一D型正反器10、第一負緣觸發D型正反器110、第二D型正反器20、第二負緣觸發D型正反器210。其中，第一D型正反器10包含第一資料輸入端D1、第一時脈輸入端T1、第一暫存資 料輸出端Q1以及第一重置閘R1。在第7圖所揭示之頻率偵測器等效電路架構中，第一資料輸入端D1與最高電壓輸出端VDD連接，第一時脈輸入端T1接收資料訊號Din。其中，第一負緣觸發D型正反器110包含第一負緣觸發D型正反器資料輸入端DV1、第一負緣觸發D型正反器時脈輸入端TV1、第一負緣觸發D型正反器資料輸出端QV1，以及第一負緣觸發D型正反器重置閘RV1。在第7圖所揭示之頻率偵測器等效電路架構中，第一負緣觸發D型正反器資料輸入端DV1與第一暫存資料輸出端Q1連接，第一負緣觸發D型正反器時脈輸入端TV1接收資料訊號Din。其中，第二D型正反器20包含第二資料輸入端D2、第二時脈輸入端T2、第二暫存資料輸出端Q2以及第二重置閘R2。在第7圖所揭示之頻率偵測器等效電路架構中，第二資料輸入端D2與最高電壓輸出端VDD連接，第二時脈輸入端T2接收時脈訊號CK，第二重置閘R2與第一重置閘R1連接。其中，第二負緣觸發D型正反器210包含第二負緣觸發D型正反器資料輸入端DV2、第二負緣觸發D型正反器時脈輸入端TV2、第二負緣觸發D型正反器資料輸出端QV2以及第二負緣觸發D型正反器重置閘RV2。在第7圖所揭示之頻率偵測器等效電路架構中，第二負緣觸發D型正反器資料輸入端DV2與第二暫存資料輸出端Q2連接，第二負緣觸發D型正反器時脈輸入端TV2接收時脈訊號CK，第二負緣觸發D型正反器重置閘RV2與第一負緣觸發D型正反器重置閘RV1連接。其中，第一及閘A1具有第一及閘第一輸入端A11、第一及閘第二輸入端A12及第一及閘輸出端A13。在第7圖所揭示之頻率偵測器等效電路架構中，第一及閘第一輸入端A11與第一負緣觸發D型正反器資料輸出端QV1連接，第一及閘第二輸入端A12與第二負緣觸發D型正反器資料輸出端QV2連接，第一及閘輸出端A13與第一重置閘R1、第二重置閘R2、第一負緣觸發D型正反器重置閘RV1及第二負緣觸發D型正反器重置閘RV2連接。
更詳細的說，如第7圖所揭示的本發明一實施例之頻率偵測器之訊號時序圖所示，在資料訊號Din與時脈訊號CK符合第一條件關係：時脈上升緣CKUP領先資料上升緣Dup，且與時脈上升緣CKUP相鄰之時脈下降緣CKDN落後與資料上升緣Dup相鄰之資料下降緣Ddn的情況下，進一步揭示第一暫存資料輸出端Q1、第一負緣觸發D型正反器資料輸出端QV1、第二暫存資料輸出端Q2以及第二負緣觸發D型正反器資料輸出端QV2的訊號時序圖。
請進一步參照第8圖，其係為本發明一實施例之頻率偵測器之電路圖及訊號時序圖。其中，在第8圖所揭示之頻率偵測器等效電路架構中進一步揭示與第7圖所揭示之擷取電路E1架構連接的判斷電路E2以及連接方式，其中，判斷電路E2包含第三D型正反器30、第四D型正反器40以及第二及閘A2。
更詳細的說，第三D型正反器30包含第三資料輸入端D3、第三時脈輸入端T3、第三暫存資料輸出端Q3以及第三重置閘R3，在第8圖所揭示之頻率偵測器等效電路架構中，第三資料輸入端D3連接於第二暫存資料輸出端Q2與第二負緣觸發D型正反器資料輸入端DV2之間，第三時脈輸入端T3連接於第一暫存資料輸出端Q1與第一負緣觸發D型正反器資料輸入端DV1之間。再者，第四D型正反器40包含第四資料輸入端D4、第四時脈輸入端T4、第四暫存資料輸出端Q4以及第四重置閘R4，在第8圖所揭示之頻率偵測器等效電路架構中，第四資料輸入端D4連接於第一負緣觸發D型正反器資料輸出端QV1與第一及閘第一輸入端A11之間，第四時脈輸入端T4連接於第二負緣觸發D型正反器資料輸出端QV2與第一及閘第二輸入端A12之間，第四重置閘R4與第三重置閘R3連接。其中，第二及閘A2具有第二及閘第一輸入端A23、第二及閘第二輸入端A24及第二及閘輸出端A25，在第8圖所揭示之頻率偵測器等效電路架構中，第二及閘第一輸入端A23 連接於第四暫存資料輸出端Q4，第二及閘第二輸入端A24連接於第三暫存資料輸出端Q3，而第二及閘輸出端A25係輸出升頻訊號UP。
如第8圖所揭示的本發明一實施例之頻率偵測器之訊號時序圖所揭示，在資料訊號Din與時脈訊號CK符合第一條件關係下，除了第一暫存資料輸出端Q1、第一負緣觸發D型正反器資料輸出端QV1、第二暫存資料輸出端Q2以及第二負緣觸發D型正反器資料輸出端QV2的訊號時序圖之外，還揭示了第二及閘第二輸入端A24與第三暫存資料輸出端Q3之間的第一序接點S1、第二及閘第一輸入端A23與第四暫存資料輸出端Q4之間的第二序接點S2以及升頻訊號UP的訊號時序圖。如圖所示，當升頻訊號UP輸出後，各接點的訊號隨頻率偵測器重置(RESET)訊號的輸出而重置。
復請參照第4圖，在第4圖所揭露的時脈資料回復系統架構中，其至少還包含與判斷電路E2連接，壓控振盪器VCO接收升頻訊號UP調整時脈訊號CK之頻率回授至擷取電路E1。除此之外，在本發明的部分實施例中，判斷電路E2與壓控振盪器VCO之間還設置有電荷泵CP，由電荷泵CP接收升頻訊號UP產生電壓訊號使壓控振盪器VCO根據電壓訊號調整時脈訊號CK之頻率。
請進一步參照第9圖，其係為本發明一實施例之頻率偵測器之鎖定情形的時間與頻率關係圖。其分別揭露在ISI通道下分別鎖定25Gbps、16Gbps及10Gbps之隨機輸入資料頻率追鎖情形。如圖所示，在200ns之內，其鎖定之頻率誤差分別為4%，1.5%，及0%，此頻率誤差範圍遠小於現存之相位偵測器頻率鎖定範圍。
除此之外，本專利之相同觀念亦可用於全速率或多相位降速操作之頻率偵測器。
請進一步參照第10圖，其係為本發明一實施例之無參考訊號源時脈資料回復系統之方塊示意圖。如圖所示，其包含多相位振盪器(multiphase VCO)MVCO、脈波訊號產生器(Pulse Generator)PG以及脈波訊號判斷電路ME2。其中多相位振盪器MVCO係在一周期時間TMVCO內產生包含n個相位訊號
Figure 107141379-A0305-02-0018-1
1,
Figure 107141379-A0305-02-0018-2
2,..,
Figure 107141379-A0305-02-0018-3
n ，脈波訊號產生器PG根據n個相位
Figure 107141379-A0305-02-0018-4
1,
Figure 107141379-A0305-02-0018-9
2,..,
Figure 107141379-A0305-02-0018-6
n 產生n個脈波訊號P1,P2,...,Pn，脈波訊號判斷電路ME2根據n個脈波訊號P1,P2,...,Pn以及資料訊號Din產生升頻訊號UP，以調整多相位振盪器產生複數個相位訊號，其頻率根據升頻訊號(UP)單調遞增。
請進一步參照第11圖，其係為本發明一實施例之無參考訊號源時脈資料回復系統之原理示意圖。如圖所示，多相位振盪器MVCO產生n個相位訊號
Figure 107141379-A0305-02-0018-16
1,
Figure 107141379-A0305-02-0018-11
2,..,
Figure 107141379-A0305-02-0018-12
n ，且各個相位訊號
Figure 107141379-A0305-02-0018-13
1,
Figure 107141379-A0305-02-0018-14
2,..,
Figure 107141379-A0305-02-0018-15
n 均分一個週期時間TMVCO，各個相位的相位間隔時間差為△
Figure 107141379-A0305-02-0018-17
，在第11圖所繪示的實施例中，脈波訊號產生器PG產生複數個脈波訊號P1,P2,...,Pn，且脈波訊號與相位訊號間的關係如下式所示：P i =
Figure 107141379-A0305-02-0018-20
i ‧
Figure 107141379-A0305-02-0018-29
。其中，在本發明部分實施例中，脈波訊號產生器PG可包含透過多個及閘構成的擷取電路。
當脈波訊號P1,P2,...,Pn中的其中之一包覆隨機輸入資料Din的輸入資料脈波寬度TDin，亦即T Din <△
Figure 107141379-A0305-02-0018-21
，則判斷電路E2產生控制多相位振盪器VCO偵測頻率上升的升頻訊號UP，以控制無參考訊號源時脈資料回復系統中，多相位振盪器產生之複數個相位訊號之頻率根據升頻訊號(UP)單調遞增。
當脈波訊號P1,P2,...,Pn皆無法包覆輸入資料脈波寬度TDin時，亦即△
Figure 107141379-A0305-02-0018-22
Figure 107141379-A0305-02-0018-23
T Din ，則停止輸出控制多相位振盪器VCO偵測頻率上升的升頻訊號UP，藉此完成時脈資料回復系統的頻率鎖定。
上述實施例的優點之一，是本發明之無參考訊號源時脈資料回復電路及其頻率偵測器的鎖頻誤差不受傳輸資料格式(data pattern & run length)影響。另外本發明之無參考訊號源時脈資料回復電路及其頻率偵測器的鎖頻誤差不受資料切換機率(transition density)影響。再者，本發明之無參考訊號源時脈資料回復電路及其頻率偵測器的鎖頻範圍於壓控振盪器(VCO)調頻範圍之內不受限。又，即使在接收訊號環境具有符元間干擾(ISI,Inter-Symbol-Interface)條件下，本發明之無參考訊號源時脈資料回復電路及其頻率偵測器仍可進行頻率鎖定。且，由於無須取樣時脈訊號的IQ相位，本發明之無參考訊號源時脈資料回復電路及其頻率偵測器可進行鮑率(Baud Rate)操作。
E1‧‧‧擷取電路
E2‧‧‧判斷電路
Din‧‧‧資料訊號
CK‧‧‧時脈訊號
Din,rise‧‧‧資料上升訊號
Din,fall‧‧‧資料下降訊號
CKrise‧‧‧時脈上升訊號
CKfall‧‧‧時脈下降訊號
UP‧‧‧升頻訊號

Claims (12)

  1. 一種頻率偵測器，適用於一時脈資料回復系統，以使該時脈資料回復系統輸出之一時脈訊號(CK)之頻率單調遞增，該頻率偵測器包含：一擷取電路，係接收一資料訊號(Din)及該時脈訊號(CK)，並識別該資料訊號之複數個資料轉態邊緣以及該時脈訊號之複數個時脈轉態邊緣，而分別產生表示該複數個資料轉態邊緣及該複數個時脈轉態邊緣之一資料轉態訊號及一時脈轉態訊號；以及一判斷電路，係連接於該擷取電路，以接收該資料轉態訊號及該時脈轉態訊號，該判斷電路根據該資料轉態訊號及該時脈轉態訊號，分別判斷該資料訊號之一資料訊號週期(TDin)及該時脈訊號之一時脈訊號週期(TCK)，而當該資料訊號週期小於該時脈訊號週期之二分之一時，該判斷電路產生一升頻訊號(UP)，使該時脈資料回復系統根據該升頻訊號提高該時脈訊號之頻率。
  2. 如申請專利範圍第1項之頻率偵測器，其中該判斷電路根據該資料轉態訊號及該時脈轉態訊號，以各該複數個資料轉態邊緣中兩兩相鄰者為一資料轉態區間，而以各該複數個時脈轉態邊緣中兩兩相鄰者為一時脈轉態區間，而當任意之該時脈轉態區間可在時間軸上包圍該資料轉態區間時，則該判斷電路產生該升頻訊號(UP)。
  3. 如申請專利範圍第2項之頻率偵測器，其中該複數個資料轉態邊緣分別為一資料(Din)上升緣或一資料(Din)下降緣，而該複 數個時脈轉態邊緣分別為一時脈(CK)上升緣或一時脈(CK)下降緣，而當任一該時脈上升緣或該時脈下降緣領先該資料上升緣或該資料下降緣，且隨後相鄰於該時脈上升緣或該時脈下降緣之該時脈下降緣或該時脈上升緣亦落後於相鄰於該資料上升緣或該資料下降緣之該資料下降緣或資料上升緣時，則該判斷電路產生該升頻訊號(UP)。
  4. 如申請專利範圍第3項之頻率偵測器，當滿足下列條件其中之一或其組合時，該判斷電路產生該升頻訊號(UP)：一第一條件關係：該時脈(CK)上升緣領先該資料(Din)上升緣，且與該時脈(CK)上升緣相鄰之該時脈(CK)下降緣落後與該資料(Din)上升緣相鄰之該資料(Din)下降緣；一第二條件關係：該時脈(CK)下降緣領先該資料(Din)上升緣，且與該時脈(CK)下降緣相鄰之該時脈(CK)上升緣落後與該資料(Din)上升緣相鄰之該資料(Din)下降緣；一第三條件關係：該時脈(CK)上升緣領先該資料(Din)下降緣，且與該時脈(CK)上升緣相鄰之該時脈(CK)下降緣落後與該資料(Din)下降緣相鄰之該資料(Din)上升緣；以及一第四條件關係：該時脈(CK)下降緣領先該資料(Din)下降緣，且與該時脈(CK)下降緣相鄰之該時脈(CK)上升緣落後與該資料(Din)下降緣相鄰之該資料(Din)上升緣。
  5. 如申請專利範圍第1項之頻率偵測器，其中該擷取電路包含：一第一D型正反器，包含一第一資料輸入端、一第一時脈輸入端、一第一暫存資料輸出端以及一第一重置閘，該第一資料輸入端與最高電壓輸出端連接，該第一時脈輸入端接收該資料 訊號；一第一負緣觸發D型正反器，包含一第一負緣觸發D型正反器資料輸入端、一第一負緣觸發D型正反器時脈輸入端、一第一負緣觸發D型正反器資料輸出端，以及一第一負緣觸發D型正反器重置閘，該第一負緣觸發D型正反器資料輸入端與該第一暫存資料輸出端連接，該第一負緣觸發D型正反器時脈輸入端接收該資料訊號(Din)；一第二D型正反器，包含一第二資料輸入端、一第二時脈輸入端、一第二暫存資料輸出端以及一第二重置閘，該第二資料輸入端接與最高電壓輸出端連接，該第二時脈輸入端接收該時脈訊號(CK)，該第二重置閘與該第一重置閘連接；一第二負緣觸發D型正反器，包含一第二負緣觸發D型正反器資料輸入端、一第二負緣觸發D型正反器時脈輸入端、一第二負緣觸發D型正反器資料輸出端以及一第二負緣觸發D型正反器重置閘，該第二負緣觸發D型正反器資料輸入端與該第二暫存資料輸出端連接，該第二負緣觸發D型正反器時脈輸入端接收該時脈訊號(CK)，該第二負緣觸發D型正反器重置閘與該第一負緣觸發D型正反器重置閘連接；以及一第一及(AND)閘，具有一第一及閘第一輸入端、一第一及閘第二輸入端及一第一及閘輸出端，該第一及閘第一輸入端與該第一負緣觸發D型正反器資料輸出端連接，該第一及閘第二輸入端與該第二負緣觸發D型正反器資料輸出端連接，該第一及閘輸出端與該第一重置閘、該第二重置閘、該第一負緣觸發D型正反器重置閘及該第二負緣觸發D型正反器重 置閘連接。
  6. 如申請專利範圍第5項之頻率偵測器，其中該判斷電路包含：一第三D型正反器，包含一第三資料輸入端、一第三時脈輸入端、一第三暫存資料輸出端以及一第三重置閘，該第三資料輸入端連接於該第二暫存資料輸出端與該第二負緣觸發D型正反器資料輸入端之間，該第三時脈輸入端連接於該第一暫存資料輸出端與該第一負緣觸發D型正反器資料輸入端之間；一第四D型正反器，包含一第四資料輸入端、一第四時脈輸入端、一第四暫存資料輸出端以及一第四重置閘，該第四資料輸入端連接於該第一負緣觸發D型正反器資料輸出端與該第一及閘第一輸入端之間，該第四時脈輸入端連接於該第二負緣觸發D型正反器資料輸出端與該第一及閘第二輸入端之間，該第四重置閘與該第三重置閘連接；以及一第二及(AND)閘，具有一第二及閘第一輸入端、一第二及閘第二輸入端及一第二及閘輸出端，該第二及閘第二輸入端連接於該第三暫存資料輸出端，該第二及閘第一輸入端連接於該第四暫存資料輸出端，而該第二及閘輸出端係輸出該升頻訊號(UP)。
  7. 一種無參考訊號源時脈資料回復系統，其包含：一壓控振盪器，係產生一時脈訊號(CK)；一擷取電路，係接收一資料訊號(Din)及該時脈訊號(CK)，並識別該資料訊號之複數個資料轉態邊緣以及該時脈訊號之複數個時脈轉態邊緣，而分別產生表示該複數個資料轉態邊緣及 該複數個時脈轉態邊緣之一資料轉態訊號及一時脈轉態訊號；以及一判斷電路，係連接於該擷取電路及該壓控振盪器，以接收該資料轉態訊號及該時脈轉態訊號，該判斷電路根據該資料轉態訊號及該時脈轉態訊號，分別判斷該資料訊號之一資料訊號週期(TDin)及該時脈訊號之一時脈訊號週期(TCK)，而當該資料訊號週期小於該時脈訊號週期之二分之一時，該判斷電路產生一升頻訊號(UP)並提供至該壓控振盪器，使該壓控振盪器產生之該時脈訊號(CK)之頻率根據該升頻訊號(UP)單調遞增。
  8. 如申請專利範圍第7項之無參考訊號源時脈資料回復系統，其中該判斷電路根據該資料轉態訊號及該時脈轉態訊號，以各該複數個資料轉態邊緣中兩兩相鄰者為一資料轉態區間，而以各該複數個時脈轉態邊緣中兩兩相鄰者為一時脈轉態區間，而當任意之該時脈轉態區間可在時間軸上包圍該資料轉態區間時，則該判斷電路產生該升頻訊號(UP)。
  9. 如申請專利範圍第8項之無參考訊號源時脈資料回復系統，其中該複數個資料轉態邊緣分別為一資料(Din)上升緣或一資料(Din)下降緣，而該複數個時脈轉態邊緣分別為一時脈(CK)上升緣或一時脈(CK)下降緣，而當任一該時脈上升緣或該時脈下降緣領先該資料上升緣或該資料下降緣，且隨後相鄰於該時脈上升緣或該時脈下降緣之該時脈下降緣或該時脈上升緣亦落後於相鄰於該資料上升緣或該資料下降緣之該資料下降緣或資料上升緣時，則該判斷電路產生該升頻訊號(UP)。
  10. 如申請專利範圍第9項之無參考訊號源時脈資料回復系統，當滿足下列條件其中之一或其組合時，該判斷電路產生該升頻訊號(UP)：一第一條件關係：該時脈(CK)上升緣領先該資料(Din)上升緣，且與該時脈(CK)上升緣相鄰之該時脈(CK)下降緣落後與該資料(Din)上升緣相鄰之該資料(Din)下降緣；一第二條件關係：該時脈(CK)下降緣領先該資料(Din)上升緣，且與該時脈(CK)下降緣相鄰之該時脈(CK)上升緣落後與該資料(Din)上升緣相鄰之該資料(Din)下降緣；一第三條件關係：該時脈(CK)上升緣領先該資料(Din)下降緣，且與該時脈(CK)上升緣相鄰之該時脈(CK)下降緣落後與該資料(Din)下降緣相鄰之該資料(Din)上升緣；以及一第四條件關係：該時脈(CK)下降緣領先該資料(Din)下降緣，且與該時脈(CK)下降緣相鄰之該時脈(CK)上升緣落後與該資料(Din)下降緣相鄰之該資料(Din)上升緣。
  11. 一種無參考訊號源時脈資料回復系統，其包含：一多相位振盪器，係在一周期時間內產生複數個相位訊號；一脈波訊號產生器，係根據該複數個相位訊號產生複數個脈波訊號，其中該複數個脈波訊號具有一脈波寬度，且該脈波寬度係對應該複數個相位訊號間之相位間隔時間差；一脈波訊號判斷電路，係與該脈波訊號產生器通訊連接，並接收一資料訊號，當脈波訊號產生器產生之該複數個脈波訊號之該脈波寬度足以包覆該資料訊號的一資料訊號脈波時，則該脈波訊號判斷電路產生一升頻訊號(UP)並提供至該多相位振盪器，使該多相 位振盪器產生之該複數個相位訊號之頻率根據該升頻訊號(UP)單調遞增。
  12. 如申請專利範圍第11項所述之無參考訊號源時脈資料回復系統，其中該脈波訊號產生器係包含由複數個及閘構成的擷取電路。
TW107141379A 2018-11-21 2018-11-21 無參考訊號源時脈資料回復系統及其頻率偵測器 TWI681635B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107141379A TWI681635B (zh) 2018-11-21 2018-11-21 無參考訊號源時脈資料回復系統及其頻率偵測器
US16/403,361 US10819348B2 (en) 2018-11-21 2019-05-03 System of referenceless clock and data recovery and frequency detector thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107141379A TWI681635B (zh) 2018-11-21 2018-11-21 無參考訊號源時脈資料回復系統及其頻率偵測器

Publications (2)

Publication Number Publication Date
TWI681635B true TWI681635B (zh) 2020-01-01
TW202021280A TW202021280A (zh) 2020-06-01

Family

ID=69942723

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107141379A TWI681635B (zh) 2018-11-21 2018-11-21 無參考訊號源時脈資料回復系統及其頻率偵測器

Country Status (2)

Country Link
US (1) US10819348B2 (zh)
TW (1) TWI681635B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749732B (zh) * 2020-08-26 2021-12-11 佳必琪國際股份有限公司 光模組及其訊號處理方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11303283B2 (en) 2020-01-13 2022-04-12 Artilux, Inc. Clock and data recovery circuitry with asymmetrical charge pump
TWI768690B (zh) * 2021-01-29 2022-06-21 瑞昱半導體股份有限公司 無參考時脈之時脈資料回復裝置及其方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4853943A (en) * 1987-02-26 1989-08-01 Plessey Overseas Limited Manchester code clock and data recovery system
US20040019837A1 (en) * 2002-07-23 2004-01-29 International Business Machines Corporation Fast detection of incorrect sampling in an oversampling clock and data recovery system
US7668277B2 (en) * 2005-08-11 2010-02-23 Samsung Electronics Co., Ltd. Apparatus and method for clock data recovery with low lock frequency
CN102064825A (zh) * 2010-12-15 2011-05-18 硅谷数模半导体（北京）有限公司 时钟与数据恢复电路以及具有该电路的集成芯片
US8570078B2 (en) * 2011-09-22 2013-10-29 Kabushiki Kaisha Toshiba CDR circuit
TW201711388A (zh) * 2015-09-01 2017-03-16 高通公司 多相位時脈資料回復電路校正
WO2018067785A1 (en) * 2016-10-07 2018-04-12 Analog Devices, Inc. Method and system for synchronizing and interleaving separate sampler groups

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7323946B2 (en) * 2005-10-20 2008-01-29 Honeywell International Inc. Lock detect circuit for a phase locked loop
US7423492B2 (en) * 2005-10-20 2008-09-09 Honeywell International Inc. Circuit to reset a phase locked loop after a loss of lock
KR100714579B1 (ko) * 2005-11-25 2007-05-07 삼성전기주식회사 잡음 특성이 향상된 위상 주파수 검출기
US7592847B2 (en) * 2007-03-22 2009-09-22 Mediatek Inc. Phase frequency detector and phase-locked loop
US7692501B2 (en) 2007-09-14 2010-04-06 Intel Corporation Phase/frequency detector and charge pump architecture for referenceless clock and data recovery (CDR) applications
JP5365323B2 (ja) * 2009-04-20 2013-12-11 ソニー株式会社 クロックデータリカバリ回路および逓倍クロック生成回路
US8610476B1 (en) * 2012-09-14 2013-12-17 Altera Corporation Apparatus and methods for lock detection for semi-digital and fully-digital clock data recovery
JP6032082B2 (ja) * 2013-03-25 2016-11-24 富士通株式会社 受信回路及び半導体集積回路
US9325490B2 (en) 2014-03-20 2016-04-26 Stmicroelectronics International N.V. Referenceless clock and data recovery circuit
CA2974821A1 (en) * 2015-01-24 2016-07-28 Circuit Seed, Llc Passive phased injection locked circuit
JP6512011B2 (ja) * 2015-07-22 2019-05-15 富士通株式会社 受信回路
JP6724619B2 (ja) * 2016-07-15 2020-07-15 富士通株式会社 信号再生回路、電子装置及び信号再生方法
US10411922B2 (en) * 2016-09-16 2019-09-10 Kandou Labs, S.A. Data-driven phase detector element for phase locked loops
US10340902B1 (en) * 2018-04-30 2019-07-02 Analog Devices Global Unlimited Company Multiplying delay locked loops with compensation for realignment error

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4853943A (en) * 1987-02-26 1989-08-01 Plessey Overseas Limited Manchester code clock and data recovery system
US20040019837A1 (en) * 2002-07-23 2004-01-29 International Business Machines Corporation Fast detection of incorrect sampling in an oversampling clock and data recovery system
US7668277B2 (en) * 2005-08-11 2010-02-23 Samsung Electronics Co., Ltd. Apparatus and method for clock data recovery with low lock frequency
CN102064825A (zh) * 2010-12-15 2011-05-18 硅谷数模半导体（北京）有限公司 时钟与数据恢复电路以及具有该电路的集成芯片
US8570078B2 (en) * 2011-09-22 2013-10-29 Kabushiki Kaisha Toshiba CDR circuit
TW201711388A (zh) * 2015-09-01 2017-03-16 高通公司 多相位時脈資料回復電路校正
WO2018067785A1 (en) * 2016-10-07 2018-04-12 Analog Devices, Inc. Method and system for synchronizing and interleaving separate sampler groups

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749732B (zh) * 2020-08-26 2021-12-11 佳必琪國際股份有限公司 光模組及其訊號處理方法

Also Published As

Publication number Publication date
TW202021280A (zh) 2020-06-01
US10819348B2 (en) 2020-10-27
US20200162080A1 (en) 2020-05-21

Similar Documents

Publication Publication Date Title
TWI681635B (zh) 無參考訊號源時脈資料回復系統及其頻率偵測器
US7203260B2 (en) Tracked 3X oversampling receiver
US9300461B2 (en) Reception circuit
US20060062341A1 (en) Fast-lock clock-data recovery system
US9325490B2 (en) Referenceless clock and data recovery circuit
Park et al. A 6.7–11.2 Gb/s, 2.25 pJ/bit, single-loop referenceless CDR with multi-phase, oversampling PFD in 65-nm CMOS
US20060227916A1 (en) Data recovery method, data recovery circuit, data transmitting/receiving apparatus and information processing apparatus
US9941890B2 (en) Phase-locked loops with electrical overstress protection circuitry
CN101764608B (zh) 逐位逼近延迟锁相环电路及调整输入时钟信号的方法
US11031939B1 (en) Phase detector command propagation between lanes in MCM USR serdes
US7795926B2 (en) Phase detector for half-rate bang-bang CDR circuit
US9419783B1 (en) Phase detecting apparatus and phase adjusting method
US5640523A (en) Method and apparatus for a pulsed tri-state phase detector for reduced jitter clock recovery
Chen et al. A 10-Gb/s low jitter single-loop clock and data recovery circuit with rotational phase frequency detector
Moon et al. A 0.6-2.5-GBaud CMOS tracked 3/spl times/oversampling transceiver with dead-zone phase detection for robust clock/data recovery
WO2002095947A1 (fr) Circuit integre sur semi-conducteur
US20180013437A1 (en) Time-to-digital converter in phase-locked loop
US6035409A (en) 1000 mb phase picker clock recovery architecture using interleaved phase detectors
Yang et al. A 200-Mbps/spl sim/2-Gbps continuous-rate clock-and-data-recovery circuit
US9344097B2 (en) Fast acquisition frequency detector
Lin et al. Full-rate bang-bang phase/frequency detectors for unilateral continuous-rate CDRs
US7382163B2 (en) Phase frequency detector used in digital PLL system
US7023944B2 (en) Method and circuit for glitch-free changing of clocks having different phases
US10999049B1 (en) Phase and frequency control for clock-data recovery
US20040012422A1 (en) Systems to control signal phase