JP6189081B2

JP6189081B2 - 電子内視鏡用プロセッサ、電子内視鏡システムおよび画像処理装置

Info

Publication number: JP6189081B2
Application number: JP2013093110A
Authority: JP
Inventors: 雅弘小松
Original assignee: Hoya Corp
Current assignee: Hoya Corp
Priority date: 2013-04-25
Filing date: 2013-04-25
Publication date: 2017-08-30
Anticipated expiration: 2033-04-25
Also published as: JP2014213001A

Description

本発明は、電子内視鏡で撮像された画像を処理するための電子内視鏡用プロセッサ、該電子内視鏡用プロセッサおよび電子内視鏡からなる電子内視鏡システム、ならびに画像処理装置に関する。

従来、患者の体腔内に細径で長尺の挿入部を挿入することにより、対象部位の観察および撮像を行うことができる電子内視鏡システムが広く用いられている。電子スコープの挿入部先端には撮像素子（ＣＣＤイメージセンサやＣＭＯＳイメージセンサなど）および照明光を体腔内に照射するためのライトガイドが設けられている。対象部位によって反射された光は、撮像素子によって光電変換されて画像信号として出力され、電子スコープと接続されるビデオプロセッサによって映像信号処理が施され、モニタに表示される。

また、電子スコープおよびプロセッサ間のインタフェースとして、ＬＶＤＳ（Low Voltage Differential Signaling）伝送を用いることが知られている。ＬＶＤＳ伝送を用いた電子内視鏡システムの一例が特許文献１に記載される。ＬＶＤＳ伝送では、電子スコープとプロセッサの間を２本の配線からなる差動伝送路で結び、電子スコープはこの伝送路を使って、振幅が比較的小さいＬＶＤＳ信号（クロックおよびデータ）をプロセッサに送る。プロセッサ側では、ＰＬＬ（Phase Locked Loop）を用いて、電子スコープから受信したＬＶＤＳ信号に同期する内部クロックを使用して、ＬＶＤＳ信号に対してパラレル変換などの処理を行い、画像信号を取得する。

特開２０１２−１１１４４号公報

特許文献１に記載される電子内視鏡システムでは、クロックとデータとが別々の差動伝送路でプロセッサに送られる構成となっている。ここで、ケーブル数の削減および内視鏡の細径化のために、クロックにデータを多重化して一つの差動伝送路で送ることが望ましい。このようにクロックにデータが多重化される場合、プロセッサ側のＰＬＬでは、多重化された信号に含まれるクロックのみを抽出して、適切な位相比較を行うことが求められる。また、一般的に、ＬＶＤＳ伝送を用いてインタフェースを実現する場合には、専用のＩＣ（Integrated Circuit）やＦＰＧＡ（Field Programmable Gate Array）を用いる構成となっている。しかしながら、専用ＩＣを用いる場合には、専用ＩＣが製造中止となった場合に設計変更を行う必要がある。また、ＬＶＤＳ信号は、電子スコープのケーブル長、高周波処置具の影響、温度、湿度、ＦＰＧＡ基板上の部品の誤差、および電子スコープ側のＩＣの性能などに起因して、ジッタが生じる場合がある。また、ＦＰＧＡを用いた場合には、引き込みの周波数帯域の制限されるため、ＬＶＤＳ信号に含まれるジッタ量によっては、ＰＬＬのロックが外れてしまうことがあった。

本発明は上記の事情に鑑みてなされたものであり、本発明の目的は、クロックにデータが多重化されたＬＶＤＳ信号と適切に位相比較を行うとともに、ＬＶＤＳ信号におけるジッタの影響を吸収するようＰＬＬを制御することが可能な電子内視鏡用プロセッサおよび電子内視鏡システムを提供することである。

本発明の実施形態によれば、電子内視鏡からＬＶＤＳ信号を受信するインタフェースを備える電子内視鏡用プロセッサであって、該インタフェースは、ＬＶＤＳ信号と位相比較を行って、該ＬＶＤＳ信号にロックするＰＬＬと、ＰＬＬを制御するＰＬＬ制御部と、ＬＶＤＳ信号をパラレル信号に変換するパラレル変換部とを含む電子内視鏡用プロセッサが提供される。また、本発明におけるＰＬＬは、ＬＶＤＳ信号に基づいてウインドウ信号を生成し、ＰＬＬ制御部は、ＬＶＤＳ信号がクロックに撮像データが多重化されたものである場合、該ウインドウ信号を用いて、ＬＶＤＳ信号との位相比較を行うようＰＬＬを制御することを特徴とする。

この構成によれば、電子内視鏡からクロックにデータが多重化されたＬＶＤＳ信号を受信した場合も、ＰＬＬがウインドウ信号に基づいて、適切に基準クロックとの位相比較を行うことができ、基準クロックに同期した内部クロックを生成することが可能となる。

また、本発明のＰＬＬ制御部は、ＬＶＤＳ信号がクロックに撮像データが多重化されたものである場合、ウインドウ信号のウインドウ位置におけるＬＶＤＳ信号の立ち上がりのみに基づいて位相比較を行うようＰＬＬを制御しても良い。また、ここで言うウインドウ位置とは、ウインドウ信号がＨｉｇｈの領域である。さらに、ウインドウ信号は、ＬＶＤＳ信号におけるクロックと異なるデューティー比を有するよう生成される。

また、本発明のＰＬＬ制御部は、ＰＬＬのロックが外れた場合、ウインドウ信号のウインドウ位置を調整しても良く、ＰＬＬのロックが外れた回数に応じて、ウインドウ信号のウインドウ位置を調整しても良い。また、本発明のＰＬＬ制御部は、ＰＬＬのロックが外れた場合、ＰＬＬのダイナミック位相シフトを用いて、ウインドウ信号のウインドウ位置をシフトさせても良い。

この構成によれば、ＬＶＤＳ信号にジッタが生じたことにより、ＰＬＬのロックが外れてしまった場合も、自動的に該ジッタを吸収するようウインドウ位置が調整され、適切に再ロックすることが可能となる。これにより、安定してＬＶＤＳ信号を受信することができる。

また、本発明のＰＬＬ制御部は、ＬＶＤＳ信号がクロックのみからなる場合、該クロックとの位相比較を行うようＰＬＬを制御しても良い。また、本発明のインタフェースは、ＦＰＧＡで構成されても良い。

さらに、本発明により、ＬＶＤＳ信号を生成して送信するインタフェースを備える電子内視鏡と、上記いずれかの電子内視鏡用プロセッサと、からなる電子内視鏡システムが提供される。

また、本発明により、ＬＶＤＳ信号を受信するインタフェースを備える画像処理装置であって、インタフェースは、ＬＶＤＳ信号と位相比較を行って、該ＬＶＤＳ信号にロックするＰＬＬと、ＰＬＬを制御するＰＬＬ制御部と、ＬＶＤＳ信号をパラレル信号に変換するパラレル変換部と、を有する、画像処理装置が提供される。また、ＰＬＬは、ＬＶＤＳ信号に基づいてウインドウ信号を生成し、ＰＬＬ制御部は、ＬＶＤＳ信号がクロックに撮像データが多重化されたものである場合、ウインドウ信号を用いて、ＬＶＤＳ信号との位相比較を行うようＰＬＬを制御することを特徴とする。

以上のように、本発明によれば、クロックにデータが多重化されたＬＶＤＳ信号に対して、適切にクロックとの位相比較を行って同期することができる。また、ＬＶＤＳ信号にジッタが生じた場合も、該ジッタの影響を考慮して位相比較を行うことにより、安定してＬＶＤＳ信号を受信することが可能となる。

本発明の実施形態に係る電子内視鏡システムの概略構成を示すブロック図である。本発明の実施形態に係るプロセッサ側インタフェースの概略構成を示すブロック図である。本発明の実施形態に係るプロセッサ側インタフェースにおける各信号のタイミングチャートである。本発明の実施形態におけるウインドウ位置調整処理の流れを示すフローチャートである。

以下、本発明の実施の形態について図面を用いて詳細に説明する。

図１は、本発明の実施形態に係る電子内視鏡システム１の概略構成を示すブロック図である。図１に示すように、本実施形態の電子内視鏡システム１は、電子スコープ１００、電子内視鏡用プロセッサ２００およびモニタ３００を備えている。

電子内視鏡用プロセッサ２００は、システムコントローラ２０２やタイミングコントローラ２０６を備えている。システムコントローラ２０２は、メモリ２０４に記憶された各種プログラムを実行し、電子内視鏡システム１の全体を統合的に制御する。また、システムコントローラ２０２は、操作パネル２０８に入力されるユーザ（術者又は補助者）からの指示に応じて、電子内視鏡システム１の各種設定を変更する。タイミングコントローラ２０６は、各部の動作のタイミングを調整するクロックパルスを電子内視鏡システム１内の各種回路に出力する。

また、電子内視鏡用プロセッサ２００は、電子スコープ１００のＬＣＢ（Light Carrying Bundle）１０２に白色光束である照明光を供給する光源装置２３０を備えている。光源装置２３０は、ランプ２３２、ランプ電源２３４、集光レンズ２３６及び調光装置２４０を備えている。ランプ２３２は、ランプ電源２３４から駆動電力の供給を受けて照明光を放射する高輝度ランプであり、例えば、キセノンランプ、メタルハライドランプ、水銀ランプ又はハロゲンランプが使用される。ランプ２３２が放射した照明光は、集光レンズ２３６により集光された後、調光装置２４０を介してＬＣＢ１０２に導入される。

調光装置２４０は、システムコントローラ２０２の制御に基づいてＬＣＢ１０２に導入する照明光の光量を調整する装置であり、絞り２４２、モータ２４３及びドライバ２４４を備えている。ドライバ２４４は、モータ２４３を駆動するための駆動電流を生成して、モータ２４３に供給する。絞り２４２は、モータ２４３によって駆動され、照明光が通過する開口を変化させて、開口を通過する照明光の光量を調整する。

入射端からＬＣＢ１０２に導入された照明光は、ＬＣＢ１０２内を伝播し、電子スコープ１００の先端に配置されたＬＣＢ１０２の出射端から出射して、配光レンズ１０４を介して被写体に照射される。被写体からの反射光は、対物レンズ１０６を介してＣＣＤ（Charge-Coupled Device）１０８の受光面上で光学像を結ぶ。

ＣＣＤ１０８は、各種フィルタが受光面に配置された単板式カラーＣＣＤイメージセンサであり、受光面上で結像した光学像に応じた３原色Ｒ，Ｇ，Ｂ各色の撮像信号を生成する。生成された撮像信号は、スコープコントローラ１２０においてデジタル画像信号に変換され、スコープ側Ｉ／Ｆ（インタフェース）１５０に入力される。スコープ側Ｉ／Ｆ１５０は、デジタル画像信号をシリアル信号に変換するとともに、クロック発振器にて発生したクロックに多重化し、ＬＶＤＳ信号として電子内視鏡用プロセッサ２００に送る。また、スコープコントローラ１２０は、メモリ１１４（ＲＯＭまたは不揮発性メモリ）にアクセスして電子スコープ１００の固有情報を読み出す。メモリ１１４に記録される電子スコープ１００の固有情報には、例えばＣＣＤ１０８の画素数、感度、および動作可能なフレームレートなどが含まれる。スコープコントローラ１２０は、メモリ１１４から読み出した固有情報をシステムコントローラ２０２に出力する。

システムコントローラ２０２は、電子スコープ１００の固有情報に基づいて各種演算を行い、制御信号を生成する。システムコントローラ２０２は、生成した制御信号を用いて、電子内視鏡用プロセッサ２００に接続された電子スコープ１００に適した処理がなされるように、電子内視鏡用プロセッサ２００内の各種回路の動作やタイミングを制御する。

プロセッサ側Ｉ／Ｆ（インタフェース）２５０は、スコープ側Ｉ／Ｆ１５０から受信したＬＶＤＳ信号をパラレルの画像信号に変換し、画像処理ユニット２２０に送る。画像処理ユニット２２０は、システムコントローラ２０２による制御の下、プロセッサ側Ｉ／Ｆ２５０から送られてくる画像信号に基づいて、モニタ表示するためのビデオ信号を生成し、モニタ３００に出力する。術者は、モニタ３００に表示された内視鏡画像を確認しながら例えば消化管内の観察や治療を行う。

次に、本実施形態のプロセッサ側Ｉ/Ｆ２５０におけるＬＶＤＳ信号の受信処理ついて図２および図３を参照して詳述する。図２は、プロセッサ側Ｉ/Ｆ２５０の概略構成を示すブロック図である。プロセッサ側Ｉ/Ｆ２５０は、電子スコープ１００からのＬＶＤＳ信号を受信するインタフェースであり、ＦＰＧＡ（Field Programmable Gate Array）によって構成される。図２に示されるように、プロセッサ側Ｉ/Ｆ２５０は、ＰＬＬ（Phase Locked Loop）２５１、ＰＬＬ制御部２５２、およびシリアル／パラレル変換部２５３からなる。ＰＬＬ２５１は、ＰＬＬ制御部２５２の制御に従い、ＬＶＤＳ信号のクロックと位相比較を行って内部クロックの位相と周波数をＬＶＤＳ信号のクロックと同期する。シリアル／パラレル変換部２５３は、ＰＬＬ制御部２５２の制御に従い、ＰＬＬ２５１で生成される内部クロックに基づいて、ＬＶＤＳ信号をパラレル信号に変換するための処理部である。

図３は、プロセッサ側Ｉ/Ｆ２５０における各信号を示すタイミングチャートである。図３（ａ）は、ＰＬＬ２５１がＬＶＤＳ信号にロックする前、すなわちロック待ち状態における各信号を示す。また、図３（ｂ）は、ＰＬＬ２５１がＬＶＤＳ信号にロックされた後の各信号を示す。まず、患者の体腔内の観察を開始するために、電子スコープ１００が電子内視鏡用プロセッサ２００に接続されると、スコープ側Ｉ／Ｆ１５０からＬＶＤＳ信号が送信される。ここで送信されるＬＶＤＳ信号は、図３（ａ）に示されるようにデューティー比は、５０：５０の基準クロックであり、画像信号のデータは含まれていない。ＰＬＬ２５１は、ＬＶＤＳ信号の基準クロックの立ち上がり（図３（ａ）において楕円で示す部分）を基準に位相比較を行い、基準クロックを逓倍した内部クロックを同期させる。そして、ＰＬＬが基準クロックにロックすると、ＳＹＮＣ信号が立ち下げられる。

図３（ｂ）に示されるように、ＳＹＮＣ信号の立ち下がりに応じて、スコープ側Ｉ／Ｆ１５０より、基準クロックに画像信号のデータが多重化されたＬＶＤＳ信号が送られる。本実施形態では、スタートビット（Ｓ）およびエンドビット（Ｅ）を含む２０ビットのデータがクロックに多重化される。多重化されたデータは、ＰＬＬ２５１の内部クロックに基づいて読み出され、シリアル／パラレル変換部２５３によってパラレル信号へ変換される。

ここで、図３（ｂ）に示されるように、データが基準クロックに多重化されたＬＶＤＳ信号を受信する場合に、ＰＬＬ２５１がＬＶＤＳ信号に含まれるデータの各立ち上がりエッジを基準に位相比較を行うと、基準クロックと同期できなくなってしまう。そのため、本実施形態では、多重化されたＬＶＤＳ信号を受信する場合には、ＬＶＤＳ信号におけるスタートビットの立ち上がりのみ（図３（ｂ）において楕円で示す部分）を見て位相比較を行うようＰＬＬ２５１が制御される。

具体的には、基準クロックに対して、スタートビットの立ち上がりのみを有効にするようなウインドウ信号を用いて位相比較を行うようＰＬＬ２５１が制御される。ウインドウ信号には、ＰＬＬ２５１の出力の一つ（例えばＰＦＤＥＮＡ信号）が用いられ、基準クロックのデューティー比を９０：１０（データ２ビット分を含むように）に変更して生成される。本実施形態では、ＰＬＬ２５１が最初にロックされた状態において、ウインドウ信号の立ち下がりと、基準クロックの立ち上がりが一致するように、ウインドウ信号の位相が設定される。そして、ウインドウ信号はＰＬＬ２５１にフィードバックされ、ＰＬＬ２５１において、ウインドウ信号が“Ｈ（High）”の場合におけるＬＶＤＳ信号の立ち上がりのみを見て、位相比較を行う。これにより、クロックとデータが多重化された場合も、適切に基準クロックとの位相比較を行うことが可能となる。

また、ＬＶＤＳ信号には様々な要因により、ジッタが生じる場合がある。ジッタが生じた場合、ウインドウ信号の“Ｈ”の領域（以下、「ウインドウ位置」という）が、ＬＶＤＳ信号のスタートビットの立ち上がり位置からずれてしまい、ＰＬＬ２５１のロックが外れてしまう可能性がある。そのため、本実施形態では、ウインドウ信号のウインドウ位置を制御することにより、ＬＶＤＳ信号に生じるジッタの影響を吸収する構成となっている。

このようなウインドウ位置調整処理について、図４のフローチャートを参照して説明する。図４は、ＰＬＬ制御部２５２の制御に従いＰＬＬ２５１によって実行される。まず、電子スコープ１００が電子内視鏡用プロセッサ２００に接続されると、プロセッサ側Ｉ／Ｆ２５０においてＦＰＧＡの各種設定などの初期動作を行う（Ｓ１）。また、初期動作において、後述するウインドウ位置のシフト数ＳＮを「０」に設定する。初期動作が完了すると、ＰＬＬ２５１にて、スコープ側Ｉ／Ｆ１５０から送信されるＬＶＤＳ信号を受信する（Ｓ２）。ここで受信するＬＶＤＳ信号は、図３（ａ）に示されるように、データを含まない基準クロックである。ＰＬＬ２５１は、受信した基準クロックと位相比較を行って、ロックする（Ｓ３）。

ＰＬＬ２５１がロックすると、シフト数ＳＮに基づいてウインドウ信号の位相をシフトする（Ｓ４）。具体的には、ＰＬＬ２５１のダイナミック位相シフト機能を用いて、ウインドウ信号の位相をシフトする。ダイナミック位相シフトでは、まず、位相を変更したいカウンタを指定する。本実施形態の場合、ウインドウ信号（ＰＦＤＥＮＡ信号）のカウンタを指定する。続いて、位相シフトの方向を指定する。本実施形態の場合、初期状態ではウインドウ信号の立ち下がりと、基準クロックの立ち上がりが一致しているため、ＵＰ方向に位相をシフトさせることで良い。これらが設定されると、ウインドウ信号の周期の１／８を１単位として、ウインドウ信号の位相がシフトされる。このようなダイナミック位相シフトによる位相シフトを、シフト数ＳＮだけ繰り返すことにより、ウインドウ信号のウインドウ位置を移動させることができる。尚、Ｓ４の処理を最初に行う場合には、シフト数ＳＮは０のため、ウインドウ信号の位相シフトは行われない。

続いて、ＰＬＬ２５１のロックが解除されたか否かを判断する（Ｓ５）。ここで、ＰＬＬ２５１のロックが解除されていない場合は（Ｓ５：ＮＯ）、Ｓ７に進み、所定時間が経過したか否かを判断する（Ｓ７）。そして、所定時間が経過していない場合は（Ｓ７：ＮＯ）、再び基準クロックを受信し（Ｓ８）、Ｓ５の処理に戻ってＰＬＬ２５１のロックが解除されていないかを判断する。そして、Ｓ５において、ＰＬＬ２５１のロックが解除された場合（Ｓ５：ＹＥＳ）、シフト数ＳＮに１を追加する（Ｓ６）。その後、Ｓ２に戻り、再び基準クロックを受信して、ＰＬＬ２５１がロックするまで待つ（Ｓ３）。

そして、ＰＬＬ２５１がロックすると、シフト数ＳＮに基づいて、ウインドウ信号の位相（ウインドウ位置）をシフトする（Ｓ４）。この場合、シフト数ＳＮは１となっているため、ダイナミック位相シフトによって、ウインドウ信号のウインドウ位置が、１/８だけシフトされる。このように、ＰＬＬ２５１がロックした後も、所定の時間の間、基準ロックを受信して、ロックが解除されることがないかを確認することで、ロック状態が安定するまで待つことができる。さらに、ジッタを考慮して、ウインドウ信号のウインドウ位置を調整することができる。尚、別の実施形態では、Ｓ７およびＳ８の処理を省略することも可能である。

一方、Ｓ７において所定時間が経過した場合は（Ｓ７：ＹＥＳ）、ロック状態が安定したと判断し、スコープ側Ｉ／Ｆ１５０にＰＬＬ２５１がロックしたことを通知するＳＹＮＣ信号を送信する（Ｓ９）。これにより、スコープ側Ｉ／Ｆ１５０から、図３（ｂ）に示される画像信号のデータが多重化されたＬＶＤＳ信号が送信される。そして、ＰＬＬ２５１にて受信した画像信号は、ＰＬＬ制御部２５２の制御に従い、シリアル／パラレル変換部２２３にて、パラレル信号に変換され、画像処理ユニット２２０に送られる（Ｓ１０）。

続いて、ＰＬＬ２５１のロックが解除されたか否かを判断する（Ｓ１１）。そして、ＰＬＬ２５１のロックが解除されていない場合（Ｓ１１：ＮＯ）、すなわち、ＰＬＬ２５１がロック状態である場合は、Ｓ１２に進み、観察を終了するか否かを判断する（Ｓ１２）。そして、観察を終了しない場合には（Ｓ１２:ＮＯ）、Ｓ１０の処理に戻り、引き続き画像信号データの受信および処理を行い、観察が終了する（Ｓ１２：ＹＥＳ）まで、各ステップを繰り返す。

一方、ＰＬＬ２５１のロックが解除された場合は（Ｓ１１：ＹＥＳ）、スコープ側Ｉ／Ｆ１５０に、ロックが解除されたことを通知する（Ｓ１３）。これにより、スコープ側Ｉ／Ｆ１５０からは再び基準クロックのみからなるＬＶＤＳ信号が送信される。そして、Ｓ６の処理に戻って、ウインドウ位置のシフト数ＳＮに１を追加する（Ｓ６）。その後、再度、基準クロックの受信（Ｓ２）、ＰＬＬ２５１のロック（Ｓ３）を行い、ウインドウ信号の位相をシフト数ＳＮに従ってシフトする（Ｓ４）。そして、ロック状態が安定するまで待った上で（Ｓ７：ＹＥＳ）、データの受信を再開する。このように、観察が終了するまで、ＰＬＬ２５１のロック状態を監視し、ロックの解除に応じてウインドウ信号のウインドウ位置を調整する。

本実施形態を上記のように構成することで、観察中にＬＶＤＳ信号にジッタが生じてＰＬＬ２５１のロックが外れた場合も、自動的にウインドウ信号のウインドウ位置を調整して、再ロックさせることが可能となり、安定してＬＶＤＳ信号を受信することができる。

以上が本発明の実施形態の説明であるが、本発明は、上記の構成に限定されるものではなく、本発明の技術的思想の範囲において様々な変形が可能である。例えば、上記実施形態における電子内視鏡用プロセッサ２００は、電子スコープ１００によって取得された画像を処理する画像処理装置と、自然光の届かない体腔内を、電子スコープ１００を介して照射するための光源を備える光源装置２３０とを一体に備えた装置であるが、光源装置２３０を別体として構成してもよい。

また、ウインドウ信号の位相をシフトする場合におけるシフト方向やシフト量は、上記実施形態の例に限定されるものではなく、適宜設定可能である。具体的には、ウインドウ信号の立ち上がりと、基準クロックの立ち上がりが一致するようにウインドウ位置を設定した場合には、シフト方向をＤＯＷＮ方向とすることも可能である。さらに、変形例として、図４のフローチャートにおけるステップＳ３とＳ４を入れ替えても良い。具体的には、上記実施形態では、ＰＬＬ２５１のロックが解除された場合、シフト数ＳＮに１を追加した後、ＰＬＬ２５１がロックするまで待ってから、ウインドウ信号の位相（ウインドウ位置）をシフト数ＳＮに基づいてシフトする構成としたが、ロックが解除された場合に、ウインドウ信号の位相をシフトした後で、ＰＬＬ２５１を再ロックさせる構成としても良い。

１電子内視鏡システム
１００電子スコープ
１０８ＣＣＤ
１１４メモリ
１２０スコープコントローラ
１５０スコープ側Ｉ／Ｆ
２００電子内視鏡用プロセッサ
２０２システムコントローラ
２０６タイミングコントローラ
２２０画像処理ユニット
２５０プロセッサ側Ｉ／Ｆ
２５１ＰＬＬ
２５２ＰＬＬ制御部
２５３シリアル／パラレル変換部
３００モニタ

Claims

電子内視鏡からＬＶＤＳ信号を受信するインタフェースを備える電子内視鏡用プロセッサであって、
前記インタフェースは、
前記ＬＶＤＳ信号と位相比較を行って、該ＬＶＤＳ信号にロックするＰＬＬと、
前記ＰＬＬを制御するＰＬＬ制御部と、
前記ＬＶＤＳ信号をパラレル信号に変換するパラレル変換部と、を有し、
前記ＰＬＬは、前記ＬＶＤＳ信号のクロックに基づいてウインドウ信号を生成し、
前記ＰＬＬ制御部は、前記ＬＶＤＳ信号のクロックに、該クロックの１周期あたり複数ビットの撮像データが多重化されている場合、前記ウインドウ信号を用いて、該複数ビットのうち所定の１ビットとの位相比較を行うよう前記ＰＬＬを制御することを特徴とする、電子内視鏡用プロセッサ。
前記ＰＬＬ制御部は、前記ＬＶＤＳ信号がクロックに撮像データが多重化されたものである場合、前記ウインドウ信号のウインドウ位置における前記ＬＶＤＳ信号の立ち上がりのみに基づいて位相比較を行うよう前記ＰＬＬを制御し、
前記ウインドウ位置は、前記ウインドウ信号がＨｉｇｈの領域である、請求項１に記載の電子内視鏡用プロセッサ。
前記ウインドウ信号は、前記ＬＶＤＳ信号における前記クロックと異なるデューティー比を有する、請求項１または２に記載の電子内視鏡用プロセッサ。
前記ＰＬＬ制御部は、前記ＰＬＬのロックが外れた場合、前記ウインドウ信号の前記ウインドウ位置を調整する、請求項２に記載の電子内視鏡用プロセッサ。
前記ＰＬＬ制御部は、前記ＰＬＬのロックが外れた回数に応じて、前記ウインドウ信号の前記ウインドウ位置を調整する、請求項４に記載の電子内視鏡用プロセッサ。
前記ＰＬＬ制御部は、前記ＰＬＬのロックが外れた場合、前記ＰＬＬのダイナミック位相シフトを用いて、前記ウインドウ信号の前記ウインドウ位置をシフトさせることを特徴とする、請求項２に記載の電子内視鏡用プロセッサ。
前記ＰＬＬ制御部は、前記ＬＶＤＳ信号が前記クロックのみからなる場合、該クロックとの位相比較を行うよう前記ＰＬＬを制御する、請求項１から６のいずれか一項に記載の電子内視鏡用プロセッサ。
前記インタフェースは、ＦＰＧＡで構成されることを特徴とする、請求項１から７のいずれか一項に記載の電子内視鏡用プロセッサ。
前記ＬＶＤＳ信号を生成して送信するインタフェースを備える電子内視鏡と、
請求項１から８のいずれか一項に記載の電子内視鏡用プロセッサと、からなる電子内視鏡システム。
ＬＶＤＳ信号を受信するインタフェースを備える画像処理装置であって、
前記インタフェースは、
前記ＬＶＤＳ信号と位相比較を行って、該ＬＶＤＳ信号にロックするＰＬＬと、
前記ＰＬＬを制御するＰＬＬ制御部と、
前記ＬＶＤＳ信号をパラレル信号に変換するパラレル変換部と、を有し、
前記ＰＬＬは、前記ＬＶＤＳ信号のクロックに基づいてウインドウ信号を生成し、
前記ＰＬＬ制御部は、前記ＬＶＤＳ信号のクロックに、該クロックの１周期あたり複数ビットの撮像データが多重化されている場合、前記ウインドウ信号を用いて、該複数ビットのうち所定の１ビットとの位相比較を行うよう前記ＰＬＬを制御することを特徴とする、画像処理装置。