CN104022778B - 一种模拟锁相环电路及其信号处理方法 - Google Patents

Abstract

一种模拟锁相环电路及信号处理方法；模拟锁相环电路包括：环路滤波器，用于根据输入的信号生成模拟量的控制电压，输出给压控振荡器；压控振荡器用于根据所述控制电压调整输出时钟频率，将所述输出时钟作为反馈时钟输入给逻辑芯片；逻辑芯片用于将参考时钟和反馈时钟进行相位比较，将相位差作为第一误差信号输出；时钟保持控制电路用于采集环路滤波器输出的控制电压并处理为状态数据保存，根据状态数据生成第二误差信号；逻辑芯片还用于当参考源正常时，将第一误差信号发送给环路滤波器；当参考源丢失或劣化时，将第二误差信号发送给环路滤波器。本发明当参考时钟丢失或劣化时能够使模拟锁相环实现时钟保持功能，增强锁相环输出的稳定性。

Description

一种模拟锁相环电路及其信号处理方法

技术领域

本发明涉及电子领域，尤其涉及一种模拟锁相环电路及其信号处理方法。

背景技术

模拟锁相环在通信电子电路中应用十分广泛，尤其在时钟同步的通信网络中是非常重要的电路模块之一，用来实现输出时钟信号和参考时钟信号的相位同步。在正常应用中，锁相环是一个闭环系统，输出的频率很稳定，相位和参考时钟同步，处于锁定状态。然而，由于实际应用中参考时钟质量劣化或丢失，会导致锁相环失锁，进而导致通信网络的时钟不能同步，影响通信系统正常工作。

发明内容

本发明要解决的技术问题是当参考时钟丢失或劣化时，如何使模拟锁相环实现时钟保持功能，增强锁相环输出的稳定性。

为了解决上述问题，本发明提供了一种模拟锁相环电路，包括：环路滤波器、压控振荡器；

所述环路滤波器用于根据输入的信号生成模拟量的控制电压，输出给所述压控振荡器；

所述压控振荡器用于根据所述环路滤波器输出的控制电压调整输出时钟频率；

还包括：逻辑芯片、时钟保持控制电路；

所述压控振荡器将所述输出时钟作为反馈时钟输入给所述逻辑芯片；

所述逻辑芯片用于将参考时钟和所述反馈时钟进行相位比较，将相位差作为第一误差信号输出；

所述时钟保持控制电路用于采集所述环路滤波器输出的控制电压并处理为状态数据保存，根据所述状态数据生成第二误差信号；

所述逻辑芯片还用于当参考源正常时，将所述第一误差信号发送给所述环路滤波器；当参考源丢失或劣化时，将所述第二误差信号发送给所述环路滤波器。

可选地，所述逻辑芯片包括：

参考时钟分频器、反馈时钟分频器、鉴相器、逻辑开关；

所述参考时钟分频器，用于通过设定的第一分频系数提供给所述鉴相器第一频点的参考时钟；

所述反馈时钟分频器，用于通过设定的第二分频系数提供给所述鉴相器所述第一频点的反馈时钟；

所述鉴相器，用于将参考时钟和所述反馈时钟进行相位比较，将相位差作为第一误差信号输出；

所述逻辑开关，用于当参考源正常时，将所述第一误差信号发送给所述环路滤波器；当参考源丢失或劣化时，将所述第二误差信号发送给所述环路滤波器。

可选地，所述参考时钟分频器包括：

多个分频寄存器，分别保存不同的分频系数，用于输出根据所保存的分频系数分频后的参考时钟信号；

多路选择器，与各所述分频寄存器的输出端相连；

时钟选择寄存器，用于根据反馈时钟的频率控制多路选择器输出相应分频寄存器输出的参考时钟信号。

可选地，所述时钟保持控制电路包括：

存储器；

16位模数转换器，用于以预定的频率采集所述环路滤波器输出的模拟量的控制电压，得到采样数据；

处理器，用于采用数字滤波的方式过滤掉所述采样数据中的异常数据，得到当前时刻的有效数据并保存；对预定范围内的所述有效数据进行均值计算，将计算结果作为所述状态数据保存到所述存储器中，根据当前时刻的状态数据生成第二误差信号；还用于当参考源丢失或劣化时，将所述逻辑芯片切换为输出第二误差信号。

可选地，所述处理器根据当前时刻的状态数据生成第二误差信号是指：

所述处理器将所述采样数据与从存储器中读出的状态数据进行比较，当转换后的数据高于读出的状态数据时，降低所述第二误差信号；反之提高所述第二误差信号。

本发明还提供了一种模拟锁相环电路的信号处理方法，包括：

逻辑芯片将参考时钟和所述反馈时钟进行相位比较，将相位差作为第一误差信号输出；

时钟保持控制电路采集环路滤波器输出的控制电压并处理为状态数据保存，根据所述状态数据生成第二误差信号；

所述逻辑芯片当参考源正常时，将所述第一误差信号发送给所述环路滤波器；当参考源丢失或劣化时，将所述第二误差信号发送给所述环路滤波器；

所述环路滤波器根据输入的信号生成模拟量的控制电压，输出给压控振荡器；

所述压控振荡器据所述环路滤波器输出的控制电压调整输出时钟频率；将所述输出时钟作为反馈时钟输入给所述逻辑芯片。

可选地，所述的方法还包括：

通过设定的第一分频系数提供第一频点的参考时钟；

通过设定的第二分频系数提供所述第一频点的反馈时钟。

可选地，所述时钟保持控制电路采集环路滤波器输出的控制电压并处理为状态数据保存的步骤包括：

以预定的频率采集所述环路滤波器输出的模拟量的控制电压，得到采样数据；

采用数字滤波的方式过滤掉所述采样数据中的异常数据，得到当前时刻的有效数据并保存；

对预定范围内的所述有效数据进行均值计算，将计算结果作为所述状态数据保存到所述存储器中。

可选地，根据状态数据生成第二误差信号的步骤包括：

当参考源丢失或劣化时，将所述采样数据与从存储器中读出的状态数据进行比较，当转换后的数据高于读出的状态数据时，降低所述第二误差信号；反之提高所述第二误差信号。

本发明的至少一个实施例在锁相环失锁的情况下能够在一定时间范围内使锁相环继续输出与原始参考时钟相位和质量相近的时钟，增强锁相环输出的稳定性；本发明的优化实施例对参考时钟增加分频模块，增加模拟锁相环在多频点参考时钟的情况下的适应性。

附图说明

图1为实施例一的模拟锁相环电路的示意图；

图2为实施例一的一种实施方式中逻辑芯片的示意图；

图3为实施例一的一种实施方式中参考时钟分频器的示意图；

图4为实施例一的一种实施方式中时钟保持控制电路的示意图。

具体实施方式

下面将结合附图及实施例对本发明的技术方案进行更详细的说明。

需要说明的是，如果不冲突，本发明实施例以及实施例中的各个特征可以相互结合，均在本发明的保护范围之内。另外，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

实施例一、一种模拟锁相环电路，可以但不限于应用于通信领域，如图1所示，包括：逻辑芯片、环路滤波器、压控振荡器和时钟保持控制电路；

所述逻辑芯片用于将参考时钟和反馈时钟进行相位比较，根据相位差生成第一误差信号；

所述环路滤波器用于根据所述逻辑芯片发送的信号生成模拟量的控制电压，输出给所述压控振荡器；

所述压控振荡器用于根据所述环路滤波器输出的控制电压调整输出时钟的频率，将所述输出时钟作为所述反馈时钟输入给所述逻辑芯片；这样就可以控制反馈时钟和参考时钟保持固定的相位，使得锁相环输出的时钟和参考时钟相位同步；

所述时钟保持控制电路用于采集所述环路滤波器输出的控制电压并处理为状态数据保存，根据所述状态数据生成第二误差信号；

所述逻辑芯片还用于当参考源正常时，将所述第一误差信号发送给所述环路滤波器；当参考源丢失或劣化时，将所述第二误差信号发送给所述环路滤波器。

本实施例在现有模拟锁相环电路的基础上，增加时钟保持控制电路，在外界的参考源丢失或劣化导致锁相环失锁情况下，将输入环路滤波器的信号由逻辑芯片切换到时钟保持控制电路，由于在切换的时刻所述时钟保持控制电路还是根据参考源正常时的控制电压生成的第二误差信号，因此可以控制压控振荡器继续输出和原始时钟相近的时钟信号；即：时钟保持控制模块在参考源正常(锁相环处于锁定状态)时采样时钟输出的状态，在参考源丢失或劣化(锁相环处于失锁状态)时保持原有的时钟输出状态。本实施例能实现电压闭环控制输出，实现锁相环电路的时钟保持功能，提高锁相环以及整个系统的可靠性。

本实施例中，参考源正常/丢失/劣化可以根据现有技术进行确定。

本实施例中，所述逻辑芯片可以但不限于为CPLD或FPGA，也可以是其它具有处理能力的器件。本实施例中由逻辑芯片实现鉴相器的功能，两个时钟经过相位比较后，输出两个脉冲信号。两个脉冲信号占空比反应了参考时钟和反馈时钟的相位差异，当参考源正常时，这两个脉冲信号会作为输入环路滤波器的信号。

本实施例的一种实施方式中，如图2所示，所述逻辑芯片20具体可以包括：鉴相器203；

参考时钟分频器201，用于通过设定的第一分频系数提供给所述鉴相器203第一频点的参考时钟；

反馈时钟分频器202，用于通过设定的第二分频系数提供给所述鉴相器203所述第一频点的反馈时钟；

鉴相器203，用于将所述第一频点的参考时钟和反馈时钟进行相位比较，根据相位差生成第一误差信号；

逻辑开关204，用于当参考源正常时，将所述第一误差信号发送给所述环路滤波器；当参考源丢失或劣化时，将所述第二误差信号发送给所述环路滤波器；

由于锁相环的鉴相器要求输入的两个时钟必须是同频，因此本实施方式中在时钟输入端设计了2个分频器，分别用于参考时钟和反馈时钟进行分频，经过两个分频器后，参考时钟和反馈时钟被分频产生两个频率完全相同的时钟，作为鉴相器的输入。

分频器由逻辑芯片实现，通过设置分频系数，实现时钟的任意整数分频，使得参考时钟M分频和反馈时钟N分频后的频率一致，第一分频系数M、第二分频系数N可以根据实际情况进行调整。

本实施方式可以增加模拟锁相环在多频点参考时钟的情况下的适应性，实现了复杂系统中多频点时钟频点归一化的目的。

本实施例的一种备选方案中，如图3所示，所述参考时钟分频器具体可以包括：

多个分频寄存器(比如图3中的分频寄存器1～n)，分别保存不同的分频系数，用于输出根据所保存的分频系数分频后的参考时钟信号；

多路选择器，与各所述分频寄存器的输出端相连；

时钟选择寄存器，用于根据反馈时钟的频率控制多路选择器输出相应分频寄存器输出的参考时钟信号。

在复杂系统中，参考时钟频点也较多，但模拟锁相环的鉴相器只能对同频时钟进行相位差异比较，因此在鉴相器之前必须将参考时钟和反馈时钟处理成相同频率的时钟。参考时钟分频模块对于每一个参考时钟(比如图3中的参考时钟1～n)都有一个分频系数的寄存器，对于不同频率的时钟，通过配置相应时钟通道的分频寄存器，使所有时钟都输出统一个频率的时钟，这些分频后的时钟都连接到多路选择器。通过配置模块中的时钟选择寄存器来控制多路选择器输出被选择通道的归一化频率的时钟；该配置可以通过逻辑芯片进行，也可以通过逻辑芯片之外的其它电路中的处理器完成。

本实施例的一种实施方式中，如图4所示，所述时钟保持控制电路40具体可以包括：

存储器401；

16位模数转换器ADC403，用于以预定的频率采集所述环路滤波器输出的模拟量的控制电压，得到采样数据；

处理器402，用于采用数字滤波的方式过滤掉所述采样数据中的异常数据，得到当前时刻的有效数据并保存；对预定范围内的所述有效数据进行均值计算，将计算结果作为状态数据保存到所述存储器中；根据当前时刻的状态数据生成第二误差信号输出给逻辑芯片；还用于当参考源丢失或劣化时，将所述逻辑芯片切换为输出第二误差信号。

本实施方式中，锁相环处于锁定状态时，所述时钟保持控制电路一直记录着环路滤波器输出的模拟的控制电压的状态，即锁相环输出时钟的状态。当锁相环发生失锁的时候，所述逻辑芯片将输入环路滤波器的信号由鉴相器切换到时钟保持控制电路，由时钟保持控制电路替代鉴相器输出控制信号；同时，将环路滤波器输出的模拟的控制电压通过ADC采样后作为反馈输入，这样又形成一个保持状态下的闭环系统。

本实施方式中，所述时钟保持控制电路可以根据预先配置的方案生成所述第二误差信号。通常可以配置多种输出方式。所述预定范围内的有效数据可以是全部有效数据，也可以是某个时间段中所保存的有效数据。

在本实施方式的一种备选方案中，所述第二误差信号为最后一次的计算结果(即：最后一次保存的状态数据)。

在本实施方式的一种备选方案中，根据预先配置的时间T(0至t秒，t为正整数)，采用时间倒序的方式，将与当前时刻相距T的时刻所保存的状态数据作为所述第二误差信号输出。

本实施方式中，所述逻辑开关由所述时钟保持控制电路中的处理器控制，用来选择输入到环路滤波器的信号。当锁相环稳定工作时，逻辑开关连接鉴相器输出的第一误差信号，此时鉴相器将参考时钟和输出时钟的相位进行比较，将两个时钟的相位差作为第一误差信号控制环路滤波器输出模拟的控制电压。当鉴相器的正向输入端有脉冲输入，反向输入端为低电平时，环路滤波器的输出的控制电压会升高；当鉴相器的正向输入端为低电平，反向输入端为脉冲输入，环路滤波器输出的控制电压会降低。这样就做到通过调节环路滤波器的正反向输入端信号，使输出时钟跟随参考时钟的相位(时钟同步)。

本实施方式中，所述16位ADC以一定的采样频率S对环路滤波器输出的模拟的控制电压进行AD转换，将采样结果保存到存储器中。一般VCXO的在0-3.3V的控制范围内拉偏范围是±200ppm，使用16位ADC芯片的分辨率为400ppm/56636＝0.0061ppm，这样的精度完全满足G.8262中对于时钟保持的要求。

本实施方式中，所述处理器将采样结果通过数字滤波方法把错误的数据分离，对于长期保存的历史有效数据进行均值计算，对于和均值之差超过预定门限的异常数据进行过滤，保存过滤后得到的有效数据，并保存计算出的均值。处理器处理后的数据记录了参考时钟的状态，这些数据被保存到所述存储器中。所述存储器可以但不限于为Flash存储器。

当时钟失锁发生时，逻辑开关断开与鉴相器的连接，切换到与时钟保持控制电路的处理器连接，由处理器对环路滤波器输出第二误差信号，并通过ADC采集环路滤波器的输出，形成新的闭环。

本实施方式中，所述处理器根据当前时刻的状态数据生成第二误差信号输出给逻辑芯片具体可以是指：将所述ADC采样后的数据与从存储器中读出的状态数据进行比较，当转换后的数据高于读出的状态数据时，降低所述第二误差信号；反之提高所述第二误差信号。可以但不限于通过调整PWM占空比的方式来降低/提高所述第二误差信号。

处理器以和采样频率S相同的频率在存储器中读出保存的数据(即之前采样、过滤后得到的状态数据)，输出两路16位PWM信号到环路滤波器，控制环路滤波器输出一个模拟的控制电压给压控振荡器。此时ADC仍然以采样频率S对环路滤波器输出的模拟的控制电压进行AD转换，AD转换的结果作为闭环回路的反馈信号，与在存储器中读出的最近一次保存的状态数据进行比较，差值作为PWM信号的控制量，处理器调整PWM的占空比。使用16位PWM作为第二误差信号，分辨率也达到3.3V/65536，满足控制精度要求，控制分辨率达到0.0061ppm。当检测环路滤波器输出的模拟的控制电压AD转换结果高于此时读出的保存结果时，调整PWM的占空比，降低环路滤波器输出的模拟的控制电压，反之升高环路滤波器输出的控制电压。这样就保证环路滤波器输出的控制电压的AD转换结果跟随存储器中读出的数据，从而实现了锁相环的时钟保持功能。

实施例二、一种模拟锁相环电路的信号处理方法，包括：

逻辑芯片将参考时钟和所述反馈时钟进行相位比较，将相位差作为第一误差信号输出；

时钟保持控制电路采集环路滤波器输出的控制电压并处理为状态数据保存，根据所述状态数据生成第二误差信号；

所述逻辑芯片当参考源正常时，将所述第一误差信号发送给所述环路滤波器；当参考源丢失或劣化时，将所述第二误差信号发送给所述环路滤波器；

所述环路滤波器根据输入的信号生成模拟量的控制电压，输出给压控振荡器；

所述压控振荡器据所述环路滤波器输出的控制电压调整输出时钟频率；将所述输出时钟作为反馈时钟输入给所述逻辑芯片。

本实施例的一种实施方式中，所述方法还可以包括：

通过设定的第一分频系数提供第一频点的参考时钟；

通过设定的第二分频系数提供所述第一频点的反馈时钟。

本实施例的一种实施方式中，所述时钟保持控制电路采集环路滤波器输出的控制电压并处理为状态数据保存的步骤具体可以包括：

以预定的频率采集所述环路滤波器输出的模拟量的控制电压，得到采样数据；

采用数字滤波的方式过滤掉所述采样数据中的异常数据，得到当前时刻的有效数据并保存；

对预定范围内的所述有效数据进行均值计算，将计算结果作为所述状态数据保存到所述存储器中。

本实施方式的一种备选方案中，所述根据状态数据生成第二误差信号的步骤具体可以包括：

所述处理器将所述采样数据与从存储器中读出的状态数据进行比较，当转换后的数据高于读出的状态数据时，降低所述第二误差信号；反之提高所述第二误差信号。

当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明的权利要求的保护范围。

Claims (9)

1.一种模拟锁相环电路，包括：环路滤波器、压控振荡器；

所述环路滤波器用于根据输入的信号生成模拟量的控制电压，输出给所述压控振荡器；

所述压控振荡器用于根据所述环路滤波器输出的控制电压调整输出时钟频率；

其特征在于，还包括：逻辑芯片、时钟保持控制电路；

所述压控振荡器将所述输出时钟作为反馈时钟输入给所述逻辑芯片；

所述逻辑芯片用于将参考时钟和所述反馈时钟进行相位比较，将相位差作为第一误差信号输出；

所述时钟保持控制电路用于采集所述环路滤波器输出的控制电压并处理为状态数据保存，根据所述状态数据生成第二误差信号；

所述逻辑芯片还用于当参考源正常时，将所述第一误差信号发送给所述环路滤波器；当参考源丢失或劣化时，将所述第二误差信号发送给所述环路滤波器。

2.如权利要求1所述的电路，其特征在于，所述逻辑芯片包括：

参考时钟分频器、反馈时钟分频器、鉴相器、逻辑开关；

所述参考时钟分频器，用于通过设定的第一分频系数提供给所述鉴相器第一频点的参考时钟；

所述反馈时钟分频器，用于通过设定的第二分频系数提供给所述鉴相器所述第一频点的反馈时钟；

所述鉴相器，用于将参考时钟和所述反馈时钟进行相位比较，将相位差作为第一误差信号输出；

所述逻辑开关，用于当参考源正常时，将所述第一误差信号发送给所述环路滤波器；当参考源丢失或劣化时，将所述第二误差信号发送给所述环路滤波器。

3.如权利要求2所述的电路，其特征在于，所述参考时钟分频器包括：

多个分频寄存器，分别保存不同的分频系数，用于输出根据所保存的分频系数分频后的参考时钟信号；

多路选择器，与各所述分频寄存器的输出端相连；

时钟选择寄存器，用于根据反馈时钟的频率控制多路选择器输出相应分频寄存器输出的参考时钟信号。

4.如权利要求1～3中任一项所述的电路，其特征在于，所述时钟保持控制电路包括：

存储器；

16位模数转换器，用于以预定的频率采集所述环路滤波器输出的模拟量的控制电压，得到采样数据；

处理器，用于采用数字滤波的方式过滤掉所述采样数据中的异常数据，得到当前时刻的有效数据并保存；对预定范围内的所述有效数据进行均值计算，将计算结果作为所述状态数据保存到所述存储器中，根据当前时刻的状态数据生成第二误差信号；还用于当参考源丢失或劣化时，将所述逻辑芯片切换为输出第二误差信号。

5.如权利要求4所述的电路，其特征在于，所述处理器根据当前时刻的状态数据生成第二误差信号是指：

所述处理器将所述采样数据与从存储器中读出的状态数据进行比较，当转换后的数据高于读出的状态数据时，降低所述第二误差信号；反之提高所述第二误差信号。

6.一种模拟锁相环电路的信号处理方法，包括：

逻辑芯片将参考时钟和反馈时钟进行相位比较，将相位差作为第一误差信号输出；

时钟保持控制电路采集环路滤波器输出的控制电压并处理为状态数据保存，根据所述状态数据生成第二误差信号；

所述逻辑芯片当参考源正常时，将所述第一误差信号发送给所述环路滤波器；当参考源丢失或劣化时，将所述第二误差信号发送给所述环路滤波器；

所述环路滤波器根据输入的信号生成模拟量的控制电压，输出给压控振荡器；

所述压控振荡器据所述环路滤波器输出的控制电压调整输出时钟频率；将所述输出时钟作为反馈时钟输入给所述逻辑芯片。

7.如权利要求6所述的方法，其特征在于，还包括：

通过设定的第一分频系数提供第一频点的参考时钟；

通过设定的第二分频系数提供所述第一频点的反馈时钟。

8.如权利要求6或7所述的方法，其特征在于，所述时钟保持控制电路采集环路滤波器输出的控制电压并处理为状态数据保存的步骤包括：

以预定的频率采集所述环路滤波器输出的模拟量的控制电压，得到采样数据；

采用数字滤波的方式过滤掉所述采样数据中的异常数据，得到当前时刻的有效数据并保存；

对预定范围内的所述有效数据进行均值计算，将计算结果作为所述状态数据保存到存储器中。

9.如权利要求8所述的方法，其特征在于，根据状态数据生成第二误差信号的步骤包括：

当参考源丢失或劣化时，将所述采样数据与从存储器中读出的状态数据进行比较，当转换后的数据高于读出的状态数据时，降低所述第二误差信号；反之提高所述第二误差信号。