CN103259538A - 具有防骇功能的芯片及其控制方法 - Google Patents
具有防骇功能的芯片及其控制方法 Download PDFInfo
- Publication number
- CN103259538A CN103259538A CN2012100342546A CN201210034254A CN103259538A CN 103259538 A CN103259538 A CN 103259538A CN 2012100342546 A CN2012100342546 A CN 2012100342546A CN 201210034254 A CN201210034254 A CN 201210034254A CN 103259538 A CN103259538 A CN 103259538A
- Authority
- CN
- China
- Prior art keywords
- chip
- control signal
- numerical value
- decision circuitry
- clock pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一种具有防骇功能的芯片及其控制方法。上述芯片包括晶体振荡器、相位检测器、处理电路、振荡电路以及反馈路径。晶体振荡器振荡产生参考时脉。相位检测器比较参考时脉的相位与反馈信号的相位,并基于比较结果产生校正信号。处理电路包括滤波器及判断电路。滤波器用以将校正信号转换成控制信号。判断电路用以判断控制信号的数值是否落于预设范围内。振荡电路依据控制信号振荡产生系统时脉。反馈路径依据系统时脉而提供反馈信号至相位检测器。其中当判断电路判断出控制信号的数值落于预设范围外时,判断电路使芯片停止操作。
Description
技术领域
本发明是关于一种芯片及其控制方法,且特别是关于一种具有防骇(Anti-Hacker)功能的芯片及其控制方法。
背景技术
骇客(Hacker)对芯片进行攻击时,通常会使芯片的执行速度变慢,以提供骇客更好的攻击条件。芯片的执行速度与芯片的系统时脉的频率相关。一般而言,系统时脉的频率越高,芯片的执行速度越快;系统时脉的频率越低,芯片的执行速度越慢。因此,骇客可通过调低系统时脉的频率,来使芯片的执行速度变慢。当芯片的执行速度变慢后,骇客可更容易地量测芯片的信号的波形,并更容易地执行简单能量分析(SimplePower Analysis,SPA)攻击以及差分能量分析(Differential Power Analysis,DPA)攻击。此外,当芯片的执行速度变慢后,芯片可能会出现无法预期的错误,而导致所执行的软件出错而被攻击,进而导致关键数据泄漏。
发明内容
本发明提供一种芯片,其具有防骇功能。
本发明提供一种芯片的控制方法,其可增加芯片的安全性。
本发明提出一种芯片,其包括晶体振荡器(crystal oscillator)、相位检测器、处理电路、振荡电路以及反馈路径。晶体振荡器用以振荡产生参考时脉。相位检测器耦接至晶体振荡器,用以比较参考时脉的相位与反馈信号的相位,并基于比较结果产生校正信号。处理电路耦接相位检测器,并包括滤波器以及判断电路。滤波器用以将校正信号转换成控制信号。判断电路用以判断控制信号的数值是否落于预设范围内。振荡电路耦接至滤波器,用以依据控制信号振荡产生系统时脉。反馈路径耦接于振荡电路及相位检测器之间,用于依据系统时脉而提供反馈信号至相位检测器。其中当判断电路判断出控制信号的数值落于预设范围外时,判断电路使芯片停止操作。
本发明提出一种控制芯片的方法,包括:通过芯片的晶体振荡器,振荡产生参考时脉;通过芯片的相位检测器,比较参考时脉的相位与反馈信号的相位,并基于比较结果产生校正信号;通过芯片的处理电路的滤波器,将校正信号转换成控制信号,并通过处理电路的判断电路判断控制信号的数值是否落于预设范围内;通过芯片的振荡电路,依据控制信号振荡产生系统时脉;通过芯片的反馈路径,依据系统时脉而提供反馈信号至相位检测器;以及当判断电路判断出控制信号的数值落于预设范围外时,通过判断电路使芯片停止操作。
在本发明的一实施例中,上述的控制信号的数值为控制信号的电压值。
在本发明的一实施例中,上述的控制信号通过模拟数字转换器转换成控制字元,而上述控制信号的数值即是控制字元的数值。
在本发明的一实施例中,当判断电路判断出控制信号的数值落于预设范围外时,判断电路使晶体振荡器停止振荡。
在本发明的一实施例中,当判断电路判断出控制信号的数值落于预设范围外时,判断电路重置上述的芯片的一中央处理器。
在本发明的一实施例中,上述的反馈路径包括除频器,用以对系统时脉除频,以产生反馈信号。
在本发明的一实施例中,上述的滤波器是一个数字滤波器(digital filter),而振荡电路是一个数控振荡器(Number Controlled Oscillator,NCO)。
在本发明的一实施例中,上述的滤波器是一个模拟滤波器(analog filter),而振荡电路是一个电压控制振荡器(Voltage Controlled Oscillator,VCO)。电压控制振荡器依据控制信号的电压值振荡产生系统时脉。
在本发明的一实施例中,上述的滤波器是一个模拟滤波器,而处理电路更包括模拟数字转换器(Analog to Digital Converter,ADC),用以将控制信号转换成控制字元(control word)。振荡电路是一个数控振荡器,用以依据控制字元振荡产生系统时脉。
在本发明的一实施例中,上述的芯片更包括封装体。其中晶体振荡器、相位检测器、处理电路、振荡电路及反馈路径皆封装于封装体内。
在本发明的一实施例中,上述的芯片更包括储存单元,用以储存设定值。其中判断电路依据储存单元所储存的设定值,决定上述的预设范围。
基于上述,本发明上述实施例的芯片的晶体振荡器振荡产生参考时脉。判断电路判断控制信号的数值是否落于预设范围内。当判断电路判断出控制信号的数值落于预设范围外时,判断电路使芯片停止操作。如此,可防止骇客变动参考时脉的频率,进而增加芯片的安全性。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
附图说明
图1~图3分别为本发明一实施例的芯片的功能方块图。
图4A及图4B分别为本发明一实施例的芯片的功能方块图。
图5A及图5B分别为本发明一实施例的反馈路径的功能方块图。
【主要元件符号说明】
100:芯片
110:晶体振荡器
120:相位检测器
130:处理电路
132:滤波器
134:判断电路
136:电压比较器
138:模拟数字转换器
140:振荡电路
150:反馈路径
152:除频器
160:封装体
170:接脚
CW:控制字元
SA:校正信号
SB:反馈信号
SC:控制信号
SREF:参考时脉
SRESET:重置信号
SS:系统时脉
具体实施方式
请参照图1,图1为本发明一实施例的芯片100的功能方块图。芯片100具有晶体振荡器(crystal oscillator)110、相位检测器120(phase detector)、处理电路130、振荡电路140以及反馈路径150。其中,相位检测器120、处理电路130、振荡电路140以及反馈路径150构成一个相位锁定回路(Phase Locked Loop,PLL)。晶体振荡器110用以振荡产生参考时脉SREF。相位检测器120耦接至晶体振荡器110,用以比较参考时脉SREF的相位与反馈信号SB的相位。此外,相位检测器120并基于比较参考时脉SREF的相位与反馈信号SB的相位的结果产生校正信号SA。处理电路130耦接相位检测器120,并包括滤波器132及判断电路134。滤波器132用以将校正信号SA转换成控制信号SC。其中,参考时脉SREF的频率会与控制信号SC的数值正相关,而上述控制信号SC的数值可为一控制字元(control word)或是控制信号SC的电压值。当参考时脉SREF的频率越高时,控制信号SC的数值越大;而当参考时脉SREF的频率越低时,控制信号SC的数值越小。
判断电路134用以判断控制信号SC的数值是否落于一个预设范围内,以作为判断晶体振荡器110是否正常振荡的依据。振荡电路140耦接至滤波器132,用以依据控制信号SC振荡产生系统时脉SS。其中,当控制信号SC的数值越大时,振荡电路140所产生的系统时脉SS的频率越高;而当控制信号SC的数值越小时,振荡电路140所产生的系统时脉SS的频率越低。此外,因芯片100会依据系统时脉SS进行操作,且系统时脉SS的频率与参考时脉SREF正相关,故当系统时脉SS、参考时脉SREF的频率越高时,芯片100的执行速度越快;而当系统时脉SS、参考时脉SREF的频率越低时,芯片100的执行速度越慢。
反馈路径150耦接于振荡电路140及相位检测器120之间,用于依据系统时脉SS而提供反馈信号SB至相位检测器120。其中当判断电路134判断出控制信号SC的数值落于上述的预设范围外时,表示晶体振荡器110所产生参考时脉SREF的频率并不正常。举例来说,当骇客调降参考时脉SREF的频率达一定程度时,控制信号SC的数值即会落于上述的预设范围外。为防止骇客窃取芯片100的相关资讯,当判断电路134判断出控制信号SC的数值落于上述的预设范围外时,判断电路134使芯片100停止操作。如此一来,可防止骇客通过改变晶体振荡器110所产生的参考时脉SREF的频率,而使芯片100的执行速度变慢。因此,可增加芯片的安全性。
值得注意地,上述判断电路134使芯片100停止操作的方式包括但不限于使晶体振荡器110停止振荡或重置芯片100的中央处理器(CPU)。
在本发明一实施例中,滤波器132是一个数字滤波器(digital filter),而振荡电路140是一个数控振荡器(Number Controlled Oscillator,NCO)。滤波器132所输出的控制信号SC为一个控制字元(control word),而控制信号SC的数值即是上述数字滤波器所输出的控制字元的数值。而振荡电路140依据此控制字元振荡产生系统时脉SS。此外,上述的预设范围即为控制字元的数值的范围,其可包括一上限值及一下限值。倘若控制字元的数值落于上述的上限值及下限值内,则判断电路134判断芯片100处于正常的状态,而芯片100会持续地运作。反之,倘若控制字元的数值落于上述的上限值及下限值之外,即控制字元的数值大于上述的上限值或是小于上述的下限值,则判断电路134判断芯片100处于非正常的状态,而产生重置信号SRESET,以使芯片100停止操作。
请参照图2,图2为本发明一实施例的芯片200的功能方块图。芯片200与芯片100大致上相同,而两者之间的差别在于滤波器132是一个模拟滤波器(analog filter),而振荡电路140是一个电压控制振荡器(Voltage Controlled Oscillator,VCO),且判断电路134包括电压比较器136。芯片200的晶体振荡器110、相位检测器120及反馈路径150的功能相同于芯片100的晶体振荡器110、相位检测器120及反馈路径150的功能,故不再赘述。在本实施例中,控制信号SC的数值即是控制信号SC的电压值。此外,上述的预设范围即为控制信号SC的电压值的范围,其可包括一上限值及一下限值。电压比较器136会将控制信号SC的电压值与上述的上限值及下限值比较。判断电路134会依据电压比较器136的比较结果,判断控制信号SC的电压值落于上述的上限值及下限值内,并作为是否产生重置信号SRESET的依据。倘若控制信号SC的电压值落于上述的上限值及下限值内,则判断电路134判断芯片100处于正常的状态,而芯片100会持续地运作。反之,倘若控制信号SC的电压值落于上述的上限值及下限值之外,即控制信号SC的电压值大于上述的上限值或是小于上述的下限值,则判断电路134判断芯片100处于非正常的状态,而产生重置信号SRESET,以使芯片100停止操作。
请参照图3,图3为本发明一实施例的芯片300的功能方块图。芯片300与芯片100大致上相同,而两者之间的差别在于处理电路330的滤波器132是一个模拟滤波器,而处理电路330更包括模拟数字转换器(Analog to Digital Converter,ADC)138。芯片300的晶体振荡器110、相位检测器120、振荡电路140及反馈路径150的功能相同于芯片100的晶体振荡器110、相位检测器120、振荡电路140及反馈路径150的功能,故不再赘述。滤波器132所输出的控制信号SC是模拟信号,而模拟数字转换器138会将控制信号SC转换成控制字元CW。上述控制信号SC的数值即是控制字元CW的数值。在本实施例中振荡电路140是一个数控振荡器,振荡电路140依据控制字元CW振荡产生系统时脉SREF。此外,上述的预设范围即为控制字元CW的数值的范围,其可包括一上限值及一下限值。判断电路134会将控制字元CW的数值与上述的上限值及下限值比较。倘若控制字元CW的数值落于上述的上限值及下限值内,则判断电路134判断芯片100处于正常的状态,而芯片100会持续地运作。反之,倘若控制字元CW的数值落于上述的上限值及下限值之外,即控制字元CW的数值大于上述的上限值或是小于上述的下限值,则判断电路134判断芯片100处于非正常的状态,而产生重置信号SRESET,以使芯片100停止操作。
另外,在本实施例一实施例中,上述的重置信号SRESET会被传送至振荡电路140,以使芯片100停止操作并重置芯片100。
在本发明的一实施例中,上述的芯片100、200或300更包括储存单元(未绘示),用以储存设定值。其中判断电路134依据上述储存单元所储存的设定值,决定上述的预设范围。
在本发明的一实施例中,上述的芯片更包括封装体,而芯片的晶体振荡器、相位检测器、处理电路、振荡电路及反馈路径皆封装于上述的封装体内。请参考图4A及图4B,图4A及图4B分别为本发明一实施例的芯片400的功能方块图。芯片400可以是上述的芯片100、200或300。芯片400更包括封装体160,而芯片400的晶体振荡器、相位检测器、处理电路、振荡电路及反馈路径皆封装于封装体160内。芯片400另包括多个接脚170,用以传递(输出或输入)信号。芯片400的接脚170除了可设置在封装体160的两侧边或四侧边之外,亦可设置在封装体160的底部或其他地方。
在本发明的一实施例中,上述的反馈路径150为导线,而系统时脉SS即为反馈信号SB,如图5A所示。在本发明的一实施例中,上述的反馈路径150包括除频器152,用以对系统时脉SS除频,以产生反馈信号SB,如图5B所示。除频器152所产生的反馈信号SB,其频率会小于系统时脉SS的频率。
综上所述,上述实施例的芯片的晶体振荡器振荡产生参考时脉。处理电路的判断电路判断控制信号的数值是否落于预设范围内。当判断电路134判断出控制信号的数值落于预设范围外时,判断电路134使芯片停止操作。如此,可防止骇客变动参考时脉的频率,进而增加芯片的安全性。
虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当以的权利要求所界定的为准。
Claims (17)
1.一种控制芯片的方法,包括:
通过该芯片的一晶体振荡器,振荡产生一参考时脉;
通过该芯片的一相位检测器,比较该参考时脉的相位与一反馈信号的相位,并基于比较结果产生一校正信号;
通过该芯片的一处理电路的一滤波器,将该校正信号转换成一控制信号,并通过该处理电路的一判断电路判断该控制信号的一数值是否落于一预设范围内;
通过该芯片的一振荡电路,依据该控制信号振荡产生一系统时脉;
通过该芯片的一反馈路径,依据该系统时脉而提供该反馈信号至该相位检测器;以及
当该判断电路判断出该控制信号的该数值落于该预设范围外时,通过该判断电路使该芯片停止操作。
2.根据权利要求1所述的方法,其特征在于,该控制信号的该数值为该控制信号的电压值。
3.根据权利要求1所述的方法,其特征在于,该控制信号通过一模拟数字转换器转换成一控制字元,而该控制信号的该数值即是该控制字元的数值。
4.根据权利要求1所述的方法,其特征在于,当该判断电路判断出该控制信号的该数值落于该预设范围外时,该判断电路使该晶体振荡器停止振荡。
5.根据权利要求1所述的方法,其特征在于,当该判断电路判断出该控制信号的该数值落于该预设范围外时,该判断电路重置该芯片的一中央处理器。
6.根据权利要求1所述的方法,其特征在于,更包括:
通过该反馈路径的一除频器,对该系统时脉除频,以产生该反馈信号。
7.一种芯片,包括:
一晶体振荡器,用以振荡产生一参考时脉;
一相位检测器,耦接至该晶体振荡器,用以比较该参考时脉的相位与一反馈信号的相位,并基于比较结果产生一校正信号;
一处理电路,耦接该相位检测器,该处理电路包括:
一滤波器,用以将该校正信号转换成一控制信号;以及
一判断电路,用以判断该控制信号的一数值是否落于一预设范围内;
一振荡电路,耦接至该滤波器,用以依据该控制信号振荡产生一系统时脉;以及
一反馈路径,耦接于该振荡电路及该相位检测器之间,用于依据该系统时脉而提供该反馈信号至该相位检测器;
其中当该判断电路判断出该控制信号的该数值落于该预设范围外时,该判断电路使该芯片停止操作。
8.根据权利要求7所述的芯片,其特征在于,当该判断电路判断出该控制信号的该数值落于该预设范围外时,该判断电路使该晶体振荡器停止振荡。
9.根据权利要求7所述的芯片,其特征在于,当该判断电路判断出该控制信号的该数值落于该预设范围外时,该判断电路重置该芯片的一中央处理器。
10.根据权利要求7所述的芯片,其特征在于,该反馈路径包括一除频器,用以对该系统时脉除频,以产生该反馈信号。
11.根据权利要求7所述的芯片,其特征在于,该滤波器是一个数字滤波器,而该振荡电路是一个数控振荡器。
12.根据权利要求7所述的芯片,其特征在于,该滤波器是一个模拟滤波器,而该振荡电路是一个电压控制振荡器,该电压控制振荡器依据该控制信号的电压值振荡产生该系统时脉。
13.根据权利要求7所述的芯片,其特征在于,该滤波器是一个模拟滤波器,而该处理电路更包括一模拟数字转换器,用以将该控制信号转换成一控制字元,且该振荡电路是一个数控振荡器,用以依据该控制字元振荡产生该系统时脉。
14.根据权利要求13所述的芯片,其特征在于,该控制信号的数值为该控制字元的数值。
15.如权利要求7所述的芯片,其特征在于,该控制信号的该数值为该控制信号的电压值。
16.如权利要求7所述的芯片,其特征在于,更包括一封装体,其中该晶体振荡器、该相位检测器、该处理电路、该振荡电路及该反馈路径皆封装于该封装体内。
17.如权利要求7所述的芯片,其特征在于,更包括一储存单元,用以储存一设定值,其中该判断电路依据该储存单元所储存的该设定值,决定该预设范围。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210034254.6A CN103259538B (zh) | 2012-02-15 | 2012-02-15 | 具有防骇功能的芯片及其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210034254.6A CN103259538B (zh) | 2012-02-15 | 2012-02-15 | 具有防骇功能的芯片及其控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103259538A true CN103259538A (zh) | 2013-08-21 |
CN103259538B CN103259538B (zh) | 2016-04-06 |
Family
ID=48963276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210034254.6A Active CN103259538B (zh) | 2012-02-15 | 2012-02-15 | 具有防骇功能的芯片及其控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103259538B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104022778A (zh) * | 2014-06-24 | 2014-09-03 | 瑞斯康达科技发展股份有限公司 | 一种模拟锁相环电路及其信号处理方法 |
CN105472382A (zh) * | 2014-09-29 | 2016-04-06 | 三星电子株式会社 | 用于检测振荡器的差错的差错检测器和方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1685614A (zh) * | 2002-09-26 | 2005-10-19 | 皇家飞利浦电子股份有限公司 | 压控振荡器预设定电路 |
CN1859006A (zh) * | 2005-10-21 | 2006-11-08 | 华为技术有限公司 | 一种模拟锁相环实现保持功能的系统和方法 |
US20090024784A1 (en) * | 2007-07-20 | 2009-01-22 | Wang Liang-Yun | Method for writing data into storage on chip and system thereof |
CN101452019A (zh) * | 2007-12-03 | 2009-06-10 | 扬智科技股份有限公司 | 时钟频率比较装置及方法 |
CN101640533A (zh) * | 2009-08-14 | 2010-02-03 | 东南大学 | 一种全数字锁相环的快速锁定方法 |
-
2012
- 2012-02-15 CN CN201210034254.6A patent/CN103259538B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1685614A (zh) * | 2002-09-26 | 2005-10-19 | 皇家飞利浦电子股份有限公司 | 压控振荡器预设定电路 |
CN1859006A (zh) * | 2005-10-21 | 2006-11-08 | 华为技术有限公司 | 一种模拟锁相环实现保持功能的系统和方法 |
US20090024784A1 (en) * | 2007-07-20 | 2009-01-22 | Wang Liang-Yun | Method for writing data into storage on chip and system thereof |
CN101452019A (zh) * | 2007-12-03 | 2009-06-10 | 扬智科技股份有限公司 | 时钟频率比较装置及方法 |
CN101640533A (zh) * | 2009-08-14 | 2010-02-03 | 东南大学 | 一种全数字锁相环的快速锁定方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104022778A (zh) * | 2014-06-24 | 2014-09-03 | 瑞斯康达科技发展股份有限公司 | 一种模拟锁相环电路及其信号处理方法 |
CN104022778B (zh) * | 2014-06-24 | 2017-06-27 | 瑞斯康达科技发展股份有限公司 | 一种模拟锁相环电路及其信号处理方法 |
CN105472382A (zh) * | 2014-09-29 | 2016-04-06 | 三星电子株式会社 | 用于检测振荡器的差错的差错检测器和方法 |
CN105472382B (zh) * | 2014-09-29 | 2019-11-12 | 三星电子株式会社 | 用于检测振荡器的差错的差错检测器和方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103259538B (zh) | 2016-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10110060B2 (en) | Semiconductor device | |
US20170032125A1 (en) | Glitch detector, electronic device having the same, and alarm signal generation method thereof | |
US8525597B2 (en) | Clock frequency overshoot detection circuit | |
US8319533B2 (en) | System for detecting a reset condition in an electronic circuit | |
US20110175653A1 (en) | Clock device | |
JP2017194789A (ja) | クロック発生装置、電子回路、集積回路、及び電気機器 | |
EP3292501B1 (en) | Attack detection through signal delay monitoring | |
JP2019517161A (ja) | ハイブリッドrc/水晶発振器 | |
US8354866B2 (en) | PLL start-up circuit | |
US7567100B2 (en) | Input clock detection circuit for powering down a PLL-based system | |
US6956416B2 (en) | Powerup control of PLL | |
CN103259538A (zh) | 具有防骇功能的芯片及其控制方法 | |
US8237513B2 (en) | Phase locked loop with startup oscillator and primary oscillator | |
US20130293288A1 (en) | Chip control method and device | |
US10326434B2 (en) | Voltage comparator arrangement, electronic component, chip card, embedded secure element | |
CN116647234A (zh) | 一种锁相环电路、芯片以及模组设备 | |
US11990914B2 (en) | Phase lock loop reference loss detection | |
JP2007166003A (ja) | Pll回路 | |
US9274170B2 (en) | Semiconductor device | |
CN113834979B (zh) | 一种处理电路及处理方法 | |
CN101442308B (zh) | 一种fpga内部延时锁相环失锁保护装置 | |
JP2005301388A (ja) | 半導体集積回路 | |
WO2023055388A1 (en) | External crystal oscillator cycle duration and variation tracking | |
JP2004334794A (ja) | Pll内蔵マイクロコンピュータ | |
JPH06252750A (ja) | リセット制御信号生成回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |