JP2770659B2 - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JP2770659B2 JP2770659B2 JP4168120A JP16812092A JP2770659B2 JP 2770659 B2 JP2770659 B2 JP 2770659B2 JP 4168120 A JP4168120 A JP 4168120A JP 16812092 A JP16812092 A JP 16812092A JP 2770659 B2 JP2770659 B2 JP 2770659B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- output
- power supply
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 claims description 23
- 239000003990 capacitor Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＰＬＬ回路に関し、特に
選択呼出受機に使用するＰＬＬ回路のチャージポンプ回
路の電源に関する。
選択呼出受機に使用するＰＬＬ回路のチャージポンプ回
路の電源に関する。
【０００２】
【従来の技術】従来、この種のＰＬＬ回路は、小型化の
ために低電圧で消費電流の多い回路構成となっている
が、チャージポンプ回路に対しては発振周波数のＣ／Ｎ
を良くするのに他の回路より高い電圧（例えば３Ｖ程
度）が必要なため、電源部にＤＣ／ＤＣコンバータを使
用している。
ために低電圧で消費電流の多い回路構成となっている
が、チャージポンプ回路に対しては発振周波数のＣ／Ｎ
を良くするのに他の回路より高い電圧（例えば３Ｖ程
度）が必要なため、電源部にＤＣ／ＤＣコンバータを使
用している。
【０００３】
【発明が解決しようとする課題】この従来のＰＬＬ回路
は、消費電流の多い回路を低電圧化してもチャージポン
プ回路の電源に高電圧を必要とするために、ＤＣ／ＤＣ
コンバータを使用した回路構成となっているので、ＰＬ
Ｌ回路全体で回路規模が大きくなり、選択呼出受信機の
小型化に大きな妨げになっているという問題がある。
は、消費電流の多い回路を低電圧化してもチャージポン
プ回路の電源に高電圧を必要とするために、ＤＣ／ＤＣ
コンバータを使用した回路構成となっているので、ＰＬ
Ｌ回路全体で回路規模が大きくなり、選択呼出受信機の
小型化に大きな妨げになっているという問題がある。
【０００４】
【課題を解決するための手段】本発明のＰＬＬ回路は、
ＰＬＬ部と、電源部とから成り、前記ＰＬＬ部は電圧制
御発振回路の発振周波数を分周して可変分周周波数を出
力する可変分周回路と、基準発振回路から基準周波数信
号を受信して第１の基準分周周波数と第２の基準周波数
とを出力する基準分周回路と、前記可変分周周波数と前
記第１の基準周波数とを比較する位相比較回路と、この
位相比較回路の出力を入力とするチャージポンプ回路と
を有し、前記電源部は前記ＰＬＬ部内の各回路へ電圧を
供給する電池と、この電池から前記チャージポンプ回路
への昇圧電圧を発生するための昇圧コイル，ダイオード
及びコンデンサと、前記昇圧コイルを制御するトランジ
スタと、前記可変分周周波数が前記第１の基準分周周波
数に対して進み位相の場合に前記位相比較回路が出力す
る制御信号の出力期間のみ前記第２の基準分周周波数に
より前記トランジスタを制御する電源制御回路とを有
し、又、前記可変分周周波数が前記第１の基準分周周波
数に対して進み位相の場合、次の第１の基準分周周波数
の立ち上がりまで一定時間前記位相比較回路が前記制御
信号を出力する。
ＰＬＬ部と、電源部とから成り、前記ＰＬＬ部は電圧制
御発振回路の発振周波数を分周して可変分周周波数を出
力する可変分周回路と、基準発振回路から基準周波数信
号を受信して第１の基準分周周波数と第２の基準周波数
とを出力する基準分周回路と、前記可変分周周波数と前
記第１の基準周波数とを比較する位相比較回路と、この
位相比較回路の出力を入力とするチャージポンプ回路と
を有し、前記電源部は前記ＰＬＬ部内の各回路へ電圧を
供給する電池と、この電池から前記チャージポンプ回路
への昇圧電圧を発生するための昇圧コイル，ダイオード
及びコンデンサと、前記昇圧コイルを制御するトランジ
スタと、前記可変分周周波数が前記第１の基準分周周波
数に対して進み位相の場合に前記位相比較回路が出力す
る制御信号の出力期間のみ前記第２の基準分周周波数に
より前記トランジスタを制御する電源制御回路とを有
し、又、前記可変分周周波数が前記第１の基準分周周波
数に対して進み位相の場合、次の第１の基準分周周波数
の立ち上がりまで一定時間前記位相比較回路が前記制御
信号を出力する。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例を示すブロック
図、図２は本実施例におけるチャージポンプ回路への入
力の波形を示す図である。
図、図２は本実施例におけるチャージポンプ回路への入
力の波形を示す図である。
【０００７】図１において、本実施例のＰＬＬ回路１０
はＰＬＬ部１１と、電源部１２とから成り、ＰＬＬ部１
１は電圧制御発振回路１０７の発振周波数をプリスケー
ラ１０３を介して分周し、可変分周周波数を出力する可
変分周回路１０４と、基準発振回路１０８から基準周波
数信号を受信して第１の基準分周周波数とを出力する基
準分周回路１０１と、可変分周周波数と第１の基準分周
周波数とを比較する位相比較回路（以下ＰＤ）１０５
と、ＰＤ１０５の出力を入力としループフィルタ１０９
へ出力するチャージポンプ回路１０６とを有して構成
し、電源部１２にはＰＬＬ部１１内の各回路へ電圧を供
給する電池１１０と、電池１１０からチャージホンプ回
路１０６への昇圧した電圧を発する昇圧コイルＬ1 ，ダ
イオードＤ1および電荷蓄積用コンデンサＣ1 と、昇圧
コイルＬ1 をスイッチングトランジスタＴＲ1 を介して
制御する電源制御回路１０２とを有して構成している。
はＰＬＬ部１１と、電源部１２とから成り、ＰＬＬ部１
１は電圧制御発振回路１０７の発振周波数をプリスケー
ラ１０３を介して分周し、可変分周周波数を出力する可
変分周回路１０４と、基準発振回路１０８から基準周波
数信号を受信して第１の基準分周周波数とを出力する基
準分周回路１０１と、可変分周周波数と第１の基準分周
周波数とを比較する位相比較回路（以下ＰＤ）１０５
と、ＰＤ１０５の出力を入力としループフィルタ１０９
へ出力するチャージポンプ回路１０６とを有して構成
し、電源部１２にはＰＬＬ部１１内の各回路へ電圧を供
給する電池１１０と、電池１１０からチャージホンプ回
路１０６への昇圧した電圧を発する昇圧コイルＬ1 ，ダ
イオードＤ1および電荷蓄積用コンデンサＣ1 と、昇圧
コイルＬ1 をスイッチングトランジスタＴＲ1 を介して
制御する電源制御回路１０２とを有して構成している。
【０００８】尚、チャージポンプ回路１０６はＰＤ１０
５からの二つの制御信号によってそれぞれゲートが制御
されるＮチャネルトランジスタＴＲ2 ，Ｐチャネルトラ
ンジスタＴＲ3 を有して構成されている。
５からの二つの制御信号によってそれぞれゲートが制御
されるＮチャネルトランジスタＴＲ2 ，Ｐチャネルトラ
ンジスタＴＲ3 を有して構成されている。
【０００９】次に、本実施例の動作について説明する。
【００１０】電圧制御発振回路１０７の発振周波数を分
周する可変分周回路１０４の出力信号と、基準発振回路
１０８の発進周波数を分周する基準分周回路１０１の出
力信号との位相差を位相比較回路１０５で比較し、その
誤差信号をチャージポンプ回路１０６を介してループフ
ィルタ１０９に通すことにより誤差電圧を得る。
周する可変分周回路１０４の出力信号と、基準発振回路
１０８の発進周波数を分周する基準分周回路１０１の出
力信号との位相差を位相比較回路１０５で比較し、その
誤差信号をチャージポンプ回路１０６を介してループフ
ィルタ１０９に通すことにより誤差電圧を得る。
【００１１】電圧制御発振回路１０７は前記誤差電圧を
制御電圧とすることにより発振周波数を制御し、ＰＬＬ
回路１０には常時誤差信号が一定となるように帰還がか
かっている。
制御電圧とすることにより発振周波数を制御し、ＰＬＬ
回路１０には常時誤差信号が一定となるように帰還がか
かっている。
【００１２】また、図１には記載されていないが可変分
周回路１０４、基準分周回路１０１はそれぞれ制御回路
から与えられる周波数指定信号によってその分周比を変
更することが可能であるために、周波数指定信号に対応
した電圧制御発振回路１０７の発振周波数が得られるこ
とは自明である。
周回路１０４、基準分周回路１０１はそれぞれ制御回路
から与えられる周波数指定信号によってその分周比を変
更することが可能であるために、周波数指定信号に対応
した電圧制御発振回路１０７の発振周波数が得られるこ
とは自明である。
【００１３】次に本実施例における電源の動作について
図１，図２を用いて説明する。周波数Ｆrdでスイッチさ
れるスイッチングトランジスタＴＲ1 は昇圧コイルＬ1
をスイッチし、昇圧コイルＬ1 に発生する逆起電力をダ
イオードＤ1 で補足しコンデンサＣ1 に蓄える動作を行
う。
図１，図２を用いて説明する。周波数Ｆrdでスイッチさ
れるスイッチングトランジスタＴＲ1 は昇圧コイルＬ1
をスイッチし、昇圧コイルＬ1 に発生する逆起電力をダ
イオードＤ1 で補足しコンデンサＣ1 に蓄える動作を行
う。
【００１４】簡単のために低電圧化するための帰還回路
の図示は省略してある。
の図示は省略してある。
【００１５】チャージポンプ回路１０６にはＰチャンネ
ルトランジスタＴＲ3 が″ＯＮ″するときのみ電源電流
が流れる。そのためにＰＬＬ部１１が周波数を引き込む
場合電圧制御発振回路１０７の発振周波数が設定周波数
より低いときに電源部１２に負荷がかかることになる。
このことを利用し図２に示す制御を電源制御回路１０２
は行う。
ルトランジスタＴＲ3 が″ＯＮ″するときのみ電源電流
が流れる。そのためにＰＬＬ部１１が周波数を引き込む
場合電圧制御発振回路１０７の発振周波数が設定周波数
より低いときに電源部１２に負荷がかかることになる。
このことを利用し図２に示す制御を電源制御回路１０２
は行う。
【００１６】基準分周周波数ｆr に対して比較分周周波
数ｆv が遅れ位相の場合位相比較回路１０５のアップ出
力Ｖu は″ＯＮ″となりダウン出力Ｖd は″ＯＦＦ″と
なる。進み位相の場合位相比較回路１０５のアップ出力
Ｖu は″ＯＦＦ″となりダウン出力Ｖd は″ＯＮ″とな
る。
数ｆv が遅れ位相の場合位相比較回路１０５のアップ出
力Ｖu は″ＯＮ″となりダウン出力Ｖd は″ＯＦＦ″と
なる。進み位相の場合位相比較回路１０５のアップ出力
Ｖu は″ＯＦＦ″となりダウン出力Ｖd は″ＯＮ″とな
る。
【００１７】電源制御回路１０２はアップ出力Ｖｕが″
ＯＮ″になると、ｆr の立ち上がりまでＦrdは一定時間
ゲートを開き電源部１２を動作させる。この時間はチャ
ージボンプ回路１０６が″ＯＦＦ″であるから電源部１
２に負荷電流は流れず、電荷がコンデンサＣ1 に蓄積さ
れる。次に、アップ出力Ｖu が″ＯＮ″となるのでチャ
ージポンプ回路１０６の電源が確保される。
ＯＮ″になると、ｆr の立ち上がりまでＦrdは一定時間
ゲートを開き電源部１２を動作させる。この時間はチャ
ージボンプ回路１０６が″ＯＦＦ″であるから電源部１
２に負荷電流は流れず、電荷がコンデンサＣ1 に蓄積さ
れる。次に、アップ出力Ｖu が″ＯＮ″となるのでチャ
ージポンプ回路１０６の電源が確保される。
【００１８】遅れ位相の場合はチャージポンプ回路１０
６のＮチャンネルトランジスタＴＲ2 がＯＮするために
電源部１２に負荷はかかわらずＦrdは動作しない。
６のＮチャンネルトランジスタＴＲ2 がＯＮするために
電源部１２に負荷はかかわらずＦrdは動作しない。
【００１９】
【発明の効果】以上説明したように本発明は、ＰＬＬ部
と、電源部とから成り、ＰＬＬ部は電圧制御発振回路の
発振周波数を分周し、可変分周周波数を出力する可変分
周回路と、基準発振回路から基準周波信号を受信して第
１の基準分周周波数と第２の基準周波数とを出力する基
準分周回路と、可変分周周波数と第１の基準周波数とを
比較する位相比較回路と、この位相比較回路の出力を入
力とするチャージポンプ回路とを有し、電源部はＰＬＬ
部内の各回路へ電圧を供給する電池と、この電池からチ
ャージポンプ回路への昇圧電圧を発生するための昇圧コ
イル、ダイオード及びコンデンサと、昇圧コイルを制御
するトランジスタと、可変分周周波数が第１の基準分周
周波数に対して進み位相の場合に位相比較回路が出力す
る制御信号の出力期間のみ第２の基準分周周波数により
トランジスタを制御する電源制御回路とを有し、又、可
変分周周波数が第１の基準分周周波数に対して進み位相
の場合、次の第１の基準分周周波数の立ち上がりまで一
定時間位相比較回路が制御信号を出力することにより、
従来に比しより小型化することができる効果がある。
と、電源部とから成り、ＰＬＬ部は電圧制御発振回路の
発振周波数を分周し、可変分周周波数を出力する可変分
周回路と、基準発振回路から基準周波信号を受信して第
１の基準分周周波数と第２の基準周波数とを出力する基
準分周回路と、可変分周周波数と第１の基準周波数とを
比較する位相比較回路と、この位相比較回路の出力を入
力とするチャージポンプ回路とを有し、電源部はＰＬＬ
部内の各回路へ電圧を供給する電池と、この電池からチ
ャージポンプ回路への昇圧電圧を発生するための昇圧コ
イル、ダイオード及びコンデンサと、昇圧コイルを制御
するトランジスタと、可変分周周波数が第１の基準分周
周波数に対して進み位相の場合に位相比較回路が出力す
る制御信号の出力期間のみ第２の基準分周周波数により
トランジスタを制御する電源制御回路とを有し、又、可
変分周周波数が第１の基準分周周波数に対して進み位相
の場合、次の第１の基準分周周波数の立ち上がりまで一
定時間位相比較回路が制御信号を出力することにより、
従来に比しより小型化することができる効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】本実施例におけるチャージポンプ回路への入力
信号の波形を示す図である。
信号の波形を示す図である。
１０ ＰＬＬ回路 １１ ＰＬＬ部 １２ 電源部 １０１ 基準分周回路 １０２ 電源制御回路 １０３ プリスケーラ １０４ 可変分周回路 １０５ 位相比較回路（ＰＤ） １０６ チャージポンプ回路 １０７ 電圧制御発振回路 １０８ 基準発振回路 １０９ ループフィルタ １１０ 電池
Claims (2)
- 【請求項１】 ＰＬＬ部と、電源部とから成り、前記Ｐ
ＬＬ部は電圧制御発振回路の発振周波数を分周して可変
分周周波数を出力する可変分周回路と、基準発振回路か
ら基準周波数信号を受信して第１の基準分周周波数と第
２の基準周波数とを出力する基準分周回路と、前記可変
分周周波数と前記第１の基準周波数とを比較する位相比
較回路と、この位相比較回路の出力を入力とするチャー
ジポンプ回路とを有し、前記電源部は前記ＰＬＬ部内の
各回路へ電圧を供給する電池と、この電池から前記チャ
ージポンプ回路への昇圧電圧を発生するための昇圧コイ
ル，ダイオード及びコンデンサと、前記昇圧コイルを制
御するトランジスタと、前記可変分周周波数が前記第１
の基準分周周波数に対して進み位相の場合に前記位相比
較回路が出力する制御信号の出力期間のみ前記第２の基
準分周周波数により前記トランジスタを制御する電源制
御回路とを有することを特徴とするＰＬＬ回路。 - 【請求項２】 前記可変分周周波数が前記第１の基準分
周周波数に対して進み位相の場合、次の第１の基準分周
周波数の立ち上がりまで一定時間前記位相比較回路が前
記制御信号を出力することを特徴とする請求項１記載の
ＰＬＬ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4168120A JP2770659B2 (ja) | 1992-06-26 | 1992-06-26 | Ｐｌｌ回路 |
| US08/082,245 US5359300A (en) | 1992-06-26 | 1993-06-24 | Phase locked loop (PLL) having a power supply circuit |
| CN93106297A CN1034382C (zh) | 1992-06-26 | 1993-06-26 | 锁相环电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4168120A JP2770659B2 (ja) | 1992-06-26 | 1992-06-26 | Ｐｌｌ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0613895A JPH0613895A (ja) | 1994-01-21 |
| JP2770659B2 true JP2770659B2 (ja) | 1998-07-02 |
Family
ID=15862225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4168120A Expired - Lifetime JP2770659B2 (ja) | 1992-06-26 | 1992-06-26 | Ｐｌｌ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5359300A (ja) |
| JP (1) | JP2770659B2 (ja) |
| CN (1) | CN1034382C (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5623523A (en) * | 1994-11-07 | 1997-04-22 | Motorola, Inc. | Method and apparatus for increasing voltage in a charge pump used in a phase locked loop |
| US5838180A (en) * | 1996-09-12 | 1998-11-17 | Lucent Technologies Inc. | Low-voltage frequency synthesizer |
| CN1093703C (zh) * | 1997-06-26 | 2002-10-30 | 华为技术有限公司 | 控制时钟信号切换时相位瞬变的设备和方法 |
| US6157821A (en) * | 1997-10-23 | 2000-12-05 | Ericsson Inc. | Voltage step up for a low voltage frequency synthesizer architecture |
| JP3048136B2 (ja) * | 1997-12-18 | 2000-06-05 | 日本電気株式会社 | 無線選択呼出受信機 |
| WO2001031769A1 (en) | 1999-10-28 | 2001-05-03 | Koninklijke Philips Electronics N.V. | Device for providing a supply voltage |
| US6704908B1 (en) | 1999-11-17 | 2004-03-09 | Amadala Limited | Method and apparatus for automatically generating a phase lock loop (PLL) |
| EP1269631B1 (de) * | 2000-04-03 | 2007-02-21 | Siemens Aktiengesellschaft | Verfahren zum betrieb eines oszillators sowie elektrische schaltungsanordnung dafür und phasenregelschleife |
| US6977558B2 (en) * | 2003-08-28 | 2005-12-20 | International Busines Machines Corporation | Self-adaptive voltage regulator for a phase-locked loop |
| CN1332287C (zh) * | 2003-12-17 | 2007-08-15 | 威盛电子股份有限公司 | 电源管理的频率电压装置及频率电压控制的方法 |
| JP4244234B2 (ja) * | 2006-08-09 | 2009-03-25 | 富士通テン株式会社 | スイッチングレギュレータ |
| DE102006060870A1 (de) * | 2006-12-22 | 2008-07-24 | Atmel Duisburg Gmbh | Integrierbare Schaltungsanordnung und integrierte Schaltung |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6110329A (ja) * | 1984-06-25 | 1986-01-17 | Nec Corp | 無線機のバッテリセ−ビング装置 |
-
1992
- 1992-06-26 JP JP4168120A patent/JP2770659B2/ja not_active Expired - Lifetime
-
1993
- 1993-06-24 US US08/082,245 patent/US5359300A/en not_active Expired - Fee Related
- 1993-06-26 CN CN93106297A patent/CN1034382C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0613895A (ja) | 1994-01-21 |
| CN1082267A (zh) | 1994-02-16 |
| US5359300A (en) | 1994-10-25 |
| CN1034382C (zh) | 1997-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5694308A (en) | Method and apparatus for regulated low voltage charge pump | |
| US6972546B2 (en) | Power system | |
| US7378827B2 (en) | Analog internal soft-start and clamp circuit for switching regulator | |
| US7432689B2 (en) | Buck-boost control logic for PWM regulator | |
| JP2770659B2 (ja) | Ｐｌｌ回路 | |
| US5773966A (en) | Dual-mode, high-efficiency dc-dc converter useful for portable battery-operated equipment | |
| US7026800B2 (en) | Feed-forward method for improving a transient response for a DC—DC power conversion and DC—DC voltage converter utilizing the same | |
| US7696731B2 (en) | Method and circuit for reducing switching ringing in switching regulator | |
| US6515880B1 (en) | Soft-start control for DC/DC switching regulators | |
| US20050057468A1 (en) | Power supply apparatus | |
| US7138790B2 (en) | Control device for controlling a charging switch in a switching regulator and method for controlling a charging switch | |
| KR20050056898A (ko) | 전원 장치 및 이를 이용한 휴대 기기 | |
| JPH07177731A (ja) | 不連続モードで動作するｄｃ−ｄｃコンバータ | |
| JPH07110132B2 (ja) | 電圧変換装置 | |
| JP2003299347A (ja) | Ｐｗｍスイッチングレギュレータ制御回路、ｐｗｍスイッチングレギュレータ及び電子機器 | |
| US6972973B2 (en) | Voltage booster having noise reducing structure | |
| US8797010B2 (en) | Startup for DC/DC converters | |
| US5612861A (en) | Method and apparatus for low voltage CMOS start circuit | |
| KR920005495A (ko) | Pll 회로 및 pll 회로를 사용한 반도체 집적회로 | |
| KR920013933A (ko) | Pll 합성회로 | |
| JP3699011B2 (ja) | スイッチングレギュレータ | |
| JP2919321B2 (ja) | Ｐｌｌシンセサイザ | |
| JPS5815427A (ja) | 電池用電源回路 | |
| JP2001339939A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH06165484A (ja) | 電圧変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980317 |