JPH114577A - 同期整流回路 - Google Patents
同期整流回路Info
- Publication number
- JPH114577A JPH114577A JP15625797A JP15625797A JPH114577A JP H114577 A JPH114577 A JP H114577A JP 15625797 A JP15625797 A JP 15625797A JP 15625797 A JP15625797 A JP 15625797A JP H114577 A JPH114577 A JP H114577A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- turned
- active element
- fet
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】本発明は同期整流回路に関し、フライホイール
側の第２の能動素子がチョークコイル電圧でオンにな
り、その後オフにできなくなる事態を回避し、各能動素
子に過大な電流が流れないようにする。 【解決手段】トランス１の２次巻線Ｎ２に接続された整
流側の第１の能動素子Ｑ１及びフライホイール側の第２
の能動素子Ｑ２と、第１、第２の能動素子により駆動さ
れるチョークコイルＬ及び出力用コンデンサＣを備え、
第１の能動素子をトランス１の巻線電圧で駆動し、第２
の能動素子をチョークコイルの電圧で駆動する回路にお
いて、トランス１の巻線電圧により第１の能動素子と同
期してオン／オフ駆動される第１のスイッチＱ３を第２
の能動素子に接続し、第１の能動素子及び第１のスイッ
チがオンに駆動された場合、オンになった第１のスイッ
チで第２の能動素子を強制的にオフにするように構成し
た。
側の第２の能動素子がチョークコイル電圧でオンにな
り、その後オフにできなくなる事態を回避し、各能動素
子に過大な電流が流れないようにする。 【解決手段】トランス１の２次巻線Ｎ２に接続された整
流側の第１の能動素子Ｑ１及びフライホイール側の第２
の能動素子Ｑ２と、第１、第２の能動素子により駆動さ
れるチョークコイルＬ及び出力用コンデンサＣを備え、
第１の能動素子をトランス１の巻線電圧で駆動し、第２
の能動素子をチョークコイルの電圧で駆動する回路にお
いて、トランス１の巻線電圧により第１の能動素子と同
期してオン／オフ駆動される第１のスイッチＱ３を第２
の能動素子に接続し、第１の能動素子及び第１のスイッ
チがオンに駆動された場合、オンになった第１のスイッ
チで第２の能動素子を強制的にオフにするように構成し
た。
Description
【０００１】
【発明の属する技術分野】本発明はコンピュータ、各種
電子機器、各種電気機器等の電源回路として利用される
同期整流回路に関する。特に、本発明はトランスと、前
記トランスの１次巻線を駆動するスイッチング素子と、
前記トランスの２次巻線に接続された整流側の第１の能
動素子及びフライホイール側の第２の能動素子と、前記
第１、第２の能動素子により駆動されるチョークコイル
及び出力用コンデンサを備え、前記第２の能動素子をチ
ョークコイルの電圧で駆動する同期整流回路に関するも
のである。
電子機器、各種電気機器等の電源回路として利用される
同期整流回路に関する。特に、本発明はトランスと、前
記トランスの１次巻線を駆動するスイッチング素子と、
前記トランスの２次巻線に接続された整流側の第１の能
動素子及びフライホイール側の第２の能動素子と、前記
第１、第２の能動素子により駆動されるチョークコイル
及び出力用コンデンサを備え、前記第２の能動素子をチ
ョークコイルの電圧で駆動する同期整流回路に関するも
のである。
【０００２】
【従来の技術】以下、図面に基づいて従来例を説明す
る。 §１：従来例１の説明・・・図１３参照 図１３は従来例１の回路図である。以下、図１３に基づ
いて従来例１を説明する。従来、トランスの出力で同期
整流側の電界効果トランジスタ（以下「ＦＥＴ」と記
す）を駆動する同期整流型スイッチングレギュレータの
回路例として、例えば、図１３に示したような回路（Ｄ
Ｃ−ＤＣコンバータ）が知られていた（特開昭６０−１
５６２６９号公報参照）。
る。 §１：従来例１の説明・・・図１３参照 図１３は従来例１の回路図である。以下、図１３に基づ
いて従来例１を説明する。従来、トランスの出力で同期
整流側の電界効果トランジスタ（以下「ＦＥＴ」と記
す）を駆動する同期整流型スイッチングレギュレータの
回路例として、例えば、図１３に示したような回路（Ｄ
Ｃ−ＤＣコンバータ）が知られていた（特開昭６０−１
５６２６９号公報参照）。
【０００３】従来例１はパルス幅制御型のＤＣ−ＤＣコ
ンバータを構成しており、軽負荷時の出力電圧上昇を抑
圧する回路例である。図１３において、Ｔはトランスで
あり、Ｎ1 はトランスＴの１次巻線、Ｎ2 、Ｎ4 、Ｎ5
は２次巻線、Ｔｒ0 はスイッチング用のトランジスタ、
Ｐは入力パルス、Ｖ1 は入力直流電圧、ＶO は出力電
圧、ＩO は出力電流、Ｑ1 、Ｑ2 はＦＥＴ、Ｔｒ1 、Ｔ
ｒ2 はトランジスタ、Ｒ 1 〜Ｒ4 は抵抗、Ｌはチョーク
コイル、ＶL はチョークコイルＬに発生する電圧、ＩL
はチョークコイルＬに流れる電流、Ｃはコンデンサ、Ｃ
ＭＰ2 はコンパレータ、Ｅ2 は基準電圧を示す。
ンバータを構成しており、軽負荷時の出力電圧上昇を抑
圧する回路例である。図１３において、Ｔはトランスで
あり、Ｎ1 はトランスＴの１次巻線、Ｎ2 、Ｎ4 、Ｎ5
は２次巻線、Ｔｒ0 はスイッチング用のトランジスタ、
Ｐは入力パルス、Ｖ1 は入力直流電圧、ＶO は出力電
圧、ＩO は出力電流、Ｑ1 、Ｑ2 はＦＥＴ、Ｔｒ1 、Ｔ
ｒ2 はトランジスタ、Ｒ 1 〜Ｒ4 は抵抗、Ｌはチョーク
コイル、ＶL はチョークコイルＬに発生する電圧、ＩL
はチョークコイルＬに流れる電流、Ｃはコンデンサ、Ｃ
ＭＰ2 はコンパレータ、Ｅ2 は基準電圧を示す。
【０００４】このＤＣ−ＤＣコンバータは、ＦＥＴ
Ｑ1 、Ｑ2 を用いた例であり、そのオン／オフ期間をト
ランスＴの巻線Ｎ4 、Ｎ5 に発生する電圧で交互に切り
換えて整流作用を持たせると共に、コンパレータＣＭＰ
2 で出力電圧ＶO の高、低を検出してＦＥＴＱ1 、Ｑ2
の導通度を制御する。この場合、ＦＥＴＱ1 は整流用の
ＦＥＴであり、ＦＥＴＱ2 はフライホイール用のＦＥＴ
である。
Ｑ1 、Ｑ2 を用いた例であり、そのオン／オフ期間をト
ランスＴの巻線Ｎ4 、Ｎ5 に発生する電圧で交互に切り
換えて整流作用を持たせると共に、コンパレータＣＭＰ
2 で出力電圧ＶO の高、低を検出してＦＥＴＱ1 、Ｑ2
の導通度を制御する。この場合、ＦＥＴＱ1 は整流用の
ＦＥＴであり、ＦＥＴＱ2 はフライホイール用のＦＥＴ
である。
【０００５】トランジスタＴｒ1 、Ｔｒ2 は前記ＦＥＴ
Ｑ1 、Ｑ2 の導通度制御用のトランジスタであり、ＦＥ
ＴＱ1 、Ｑ2 のゲート、ソース間に接続されている。な
お、抵抗Ｒ1 、Ｒ2 はトランジスタＴｒ1 、Ｔｒ2 のベ
ース抵抗である。トランジスタＴｒ1 、Ｔｒ2 はそのコ
レクタ、エミッタ間をＦＥＴＱ1 、Ｑ2 のゲート、ソー
ス間に並列接続したものであるから、トランジスタＴｒ
1 、Ｔｒ2 の導通度が増せば、ＦＥＴＱ1 、Ｑ2 のゲー
ト、ソース間に印加される電位が低下し、ＦＥＴＱ1 、
Ｑ2 の導通度が低下する。
Ｑ1 、Ｑ2 の導通度制御用のトランジスタであり、ＦＥ
ＴＱ1 、Ｑ2 のゲート、ソース間に接続されている。な
お、抵抗Ｒ1 、Ｒ2 はトランジスタＴｒ1 、Ｔｒ2 のベ
ース抵抗である。トランジスタＴｒ1 、Ｔｒ2 はそのコ
レクタ、エミッタ間をＦＥＴＱ1 、Ｑ2 のゲート、ソー
ス間に並列接続したものであるから、トランジスタＴｒ
1 、Ｔｒ2 の導通度が増せば、ＦＥＴＱ1 、Ｑ2 のゲー
ト、ソース間に印加される電位が低下し、ＦＥＴＱ1 、
Ｑ2 の導通度が低下する。
【０００６】トランジスタＴｒ1 、Ｔｒ2 の導通度が低
下すれば、逆の関係になり、トランジスタＴｒ1 、Ｔｒ
2 がオフであればＦＥＴＱ1 、Ｑ2 は完全なスイッチン
グ動作をする。コンパレータＣＭＰ2 は出力電圧ＶO が
一定値Ｅ2 より高ければトランジスタＴｒ1 、Ｔｒ2 を
共にオフにしてＦＥＴＱ1 、Ｑ2 を巻線Ｎ4 、Ｎ5 に発
生する電圧に従い交互にオン／オフ動作させる。
下すれば、逆の関係になり、トランジスタＴｒ1 、Ｔｒ
2 がオフであればＦＥＴＱ1 、Ｑ2 は完全なスイッチン
グ動作をする。コンパレータＣＭＰ2 は出力電圧ＶO が
一定値Ｅ2 より高ければトランジスタＴｒ1 、Ｔｒ2 を
共にオフにしてＦＥＴＱ1 、Ｑ2 を巻線Ｎ4 、Ｎ5 に発
生する電圧に従い交互にオン／オフ動作させる。
【０００７】これに対し出力電圧ＶO が一定値Ｅ2 より
低いと、コンパレータＣＭＰ2 はその差に応じた電圧を
トランジスタＴｒ1 、Ｔｒ2 のベース、エミッタ間に印
加してこれらのトランジスタをアナログ動作させる。こ
の結果、ＦＥＴＱ1 、Ｑ2 のゲート、ソース間に印加さ
れる電圧は低下するのでＦＥＴＱ1 、Ｑ2 はアナログ動
作する。但し、これらＦＥＴＱ1 、Ｑ2 のオフは完全に
行われるので、整流作用には支障がない。
低いと、コンパレータＣＭＰ2 はその差に応じた電圧を
トランジスタＴｒ1 、Ｔｒ2 のベース、エミッタ間に印
加してこれらのトランジスタをアナログ動作させる。こ
の結果、ＦＥＴＱ1 、Ｑ2 のゲート、ソース間に印加さ
れる電圧は低下するのでＦＥＴＱ1 、Ｑ2 はアナログ動
作する。但し、これらＦＥＴＱ1 、Ｑ2 のオフは完全に
行われるので、整流作用には支障がない。
【０００８】§２：従来例２の説明・・・図１４参照 図１４は従来例２の回路図である。以下、図１４に基づ
いて従来例２を説明する。なお、以下の説明ではＭＯＳ
型電界効果トランジスタを「ＭＯＳ−ＦＥＴ」と記す。
いて従来例２を説明する。なお、以下の説明ではＭＯＳ
型電界効果トランジスタを「ＭＯＳ−ＦＥＴ」と記す。
【０００９】従来、トランスの出力で整流側ＭＯＳ−Ｆ
ＥＴとフライホイール側ＭＯＳ−ＦＥＴを駆動する同期
整流型スイッチングレギュレータにおいて、前記トラン
スの２次側に設けたチョークコイルの電圧を利用して前
記フライホイール側ＭＯＳ−ＦＥＴを駆動する回路が考
えられていた（実用化されていない）。この回路はチョ
ークコイルの電圧を利用して前記フライホイール側ＭＯ
Ｓ−ＦＥＴを駆動するため、前記従来例１に比べて回路
構成が簡単になる、という特徴を有する回路である。以
下、図１４に基づき、この回路を従来例２として説明す
る。
ＥＴとフライホイール側ＭＯＳ−ＦＥＴを駆動する同期
整流型スイッチングレギュレータにおいて、前記トラン
スの２次側に設けたチョークコイルの電圧を利用して前
記フライホイール側ＭＯＳ−ＦＥＴを駆動する回路が考
えられていた（実用化されていない）。この回路はチョ
ークコイルの電圧を利用して前記フライホイール側ＭＯ
Ｓ−ＦＥＴを駆動するため、前記従来例１に比べて回路
構成が簡単になる、という特徴を有する回路である。以
下、図１４に基づき、この回路を従来例２として説明す
る。
【００１０】この回路は１次巻線Ｎ１、２次巻線Ｎ２、
３次巻線Ｎ３を有するトランス１と、トランス１の１次
巻線Ｎ１を駆動するスイッチングトランジスタ２と、ト
ランス１の２次巻線Ｎ２に接続された整流側のＭＯＳ−
ＦＥＴＱ１及びフライホイール側のＭＯＳ−ＦＥＴＱ２
と、前記ＭＯＳ−ＦＥＴＱ１、Ｑ２により駆動されるチ
ョークコイルＬ及び出力用コンデンサＣを備え、前記Ｍ
ＯＳ−ＦＥＴＱ１をトランス１の３次巻線Ｎ３の電圧で
駆動し、前記ＭＯＳ−ＦＥＴＱ２をチョークコイルＬの
電圧で駆動する。
３次巻線Ｎ３を有するトランス１と、トランス１の１次
巻線Ｎ１を駆動するスイッチングトランジスタ２と、ト
ランス１の２次巻線Ｎ２に接続された整流側のＭＯＳ−
ＦＥＴＱ１及びフライホイール側のＭＯＳ−ＦＥＴＱ２
と、前記ＭＯＳ−ＦＥＴＱ１、Ｑ２により駆動されるチ
ョークコイルＬ及び出力用コンデンサＣを備え、前記Ｍ
ＯＳ−ＦＥＴＱ１をトランス１の３次巻線Ｎ３の電圧で
駆動し、前記ＭＯＳ−ＦＥＴＱ２をチョークコイルＬの
電圧で駆動する。
【００１１】前記トランス１の１次巻線Ｎ１には、スイ
ッチングトランジスタ２が接続されると共に、前記スイ
ッチングトランジスタ２にはＰＷＭ制御部４を有する制
御回路３が接続されており、該制御回路３のＰＷＭ制御
部４によりＰＷＭ（パルス幅変調）駆動されるようにな
っている。そして、トランス１の２次巻線Ｎ２には、整
流側ＭＯＳ−ＦＥＴＱ１とフライホイール側ＭＯＳ−Ｆ
ＥＴＱ２を接続すると共に、チョークコイルＬ、出力用
コンデンサＣ等を接続する。また、出力用コンデンサＣ
の端子から出力を取り出すように出力端子Ｔ１、Ｔ２が
設けてある。
ッチングトランジスタ２が接続されると共に、前記スイ
ッチングトランジスタ２にはＰＷＭ制御部４を有する制
御回路３が接続されており、該制御回路３のＰＷＭ制御
部４によりＰＷＭ（パルス幅変調）駆動されるようにな
っている。そして、トランス１の２次巻線Ｎ２には、整
流側ＭＯＳ−ＦＥＴＱ１とフライホイール側ＭＯＳ−Ｆ
ＥＴＱ２を接続すると共に、チョークコイルＬ、出力用
コンデンサＣ等を接続する。また、出力用コンデンサＣ
の端子から出力を取り出すように出力端子Ｔ１、Ｔ２が
設けてある。
【００１２】前記ＭＯＳ−ＦＥＴＱ１のゲートＧには抵
抗Ｒ１（ゲート抵抗）を介してトランス１の３次巻線Ｎ
３が接続されており、この３次巻線Ｎ３に誘起した電圧
Ｖ３により駆動されるようになっている。また、前記チ
ョークコイルＬには同じコアに巻いたコイル５が設けて
あり、チョークコイルＬからの誘起電圧を取り出してＭ
ＯＳ−ＦＥＴＱ２のゲートＧへ印加するように構成され
ている。この場合、コイル５の一端は抵抗Ｒ２（ゲート
抵抗）を介してＭＯＳ−ＦＥＴＱ２のゲートＧに接続
し、前記コイル５の他端はＭＯＳ−ＦＥＴＱ２のソース
Ｓに接続されている。
抗Ｒ１（ゲート抵抗）を介してトランス１の３次巻線Ｎ
３が接続されており、この３次巻線Ｎ３に誘起した電圧
Ｖ３により駆動されるようになっている。また、前記チ
ョークコイルＬには同じコアに巻いたコイル５が設けて
あり、チョークコイルＬからの誘起電圧を取り出してＭ
ＯＳ−ＦＥＴＱ２のゲートＧへ印加するように構成され
ている。この場合、コイル５の一端は抵抗Ｒ２（ゲート
抵抗）を介してＭＯＳ−ＦＥＴＱ２のゲートＧに接続
し、前記コイル５の他端はＭＯＳ−ＦＥＴＱ２のソース
Ｓに接続されている。
【００１３】ＭＯＳ−ＦＥＴＱ１はＮチャンネルのＭＯ
Ｓ−ＦＥＴであり、その内部には寄生ダイオードＤ１
（内蔵ダイオード）が図示極性で接続されると共に、前
記ＭＯＳ−ＦＥＴＱ２もＮチャンネルのＭＯＳ−ＦＥＴ
であり、その内部には寄生ダイオードＤ２（内蔵ダイオ
ード）が図示極性で接続されている。この場合、トラン
ス１の１次巻線Ｎ１の電圧をＶ１、２次巻線Ｎ２の電圧
をＶ２、３次巻線Ｎ３の電圧をＶ３とする。また、前記
電圧Ｖ１、Ｖ２、Ｖ３は図示矢印方向を＋側とし、端子
Ｔ２の電圧を０（Ｖ）、端子Ｔ１の電圧をＶO （Ｖ）と
する。前記回路の動作は次の通りである。
Ｓ−ＦＥＴであり、その内部には寄生ダイオードＤ１
（内蔵ダイオード）が図示極性で接続されると共に、前
記ＭＯＳ−ＦＥＴＱ２もＮチャンネルのＭＯＳ−ＦＥＴ
であり、その内部には寄生ダイオードＤ２（内蔵ダイオ
ード）が図示極性で接続されている。この場合、トラン
ス１の１次巻線Ｎ１の電圧をＶ１、２次巻線Ｎ２の電圧
をＶ２、３次巻線Ｎ３の電圧をＶ３とする。また、前記
電圧Ｖ１、Ｖ２、Ｖ３は図示矢印方向を＋側とし、端子
Ｔ２の電圧を０（Ｖ）、端子Ｔ１の電圧をＶO （Ｖ）と
する。前記回路の動作は次の通りである。
【００１４】スイッチングトランジスタ２は制御回路３
により駆動されるが、この場合、スイッチングトランジ
スタ２のベースにはＰＷＭ制御部４からのＰＷＭ（パル
ス幅変調）駆動パルスＰが入力する。このため、スイッ
チングトランジスタ２は前記ＰＷＭ駆動パルスＰにより
オン／オフ動作を繰り返す。
により駆動されるが、この場合、スイッチングトランジ
スタ２のベースにはＰＷＭ制御部４からのＰＷＭ（パル
ス幅変調）駆動パルスＰが入力する。このため、スイッ
チングトランジスタ２は前記ＰＷＭ駆動パルスＰにより
オン／オフ動作を繰り返す。
【００１５】前記のようにしてスイッチングトランジス
タ２がオン／オフ駆動されるが、スイッチングトランジ
スタ２がオンになった時、入力電圧Ｖｉによりトランス
１の１次巻線Ｎ１には励磁電流が流れ、該１次巻線Ｎ１
に電圧Ｖ１（ａ側が＋、ｂ側が−）が発生する。これと
同時にトランス１の２次巻線Ｎ２、及び３次巻線Ｎ３に
はそれぞれ電圧Ｖ２（ｅ側が＋、ｆ側が−）、Ｖ３（ｇ
側が＋、ｈ側が−）が発生する。その後、スイッチング
トランジスタ２がオフになるとトランス１の１次巻線Ｎ
１、２次巻線Ｎ２、３次巻線Ｎ３にはそれぞれ前記と逆
極性の電圧が発生する。
タ２がオン／オフ駆動されるが、スイッチングトランジ
スタ２がオンになった時、入力電圧Ｖｉによりトランス
１の１次巻線Ｎ１には励磁電流が流れ、該１次巻線Ｎ１
に電圧Ｖ１（ａ側が＋、ｂ側が−）が発生する。これと
同時にトランス１の２次巻線Ｎ２、及び３次巻線Ｎ３に
はそれぞれ電圧Ｖ２（ｅ側が＋、ｆ側が−）、Ｖ３（ｇ
側が＋、ｈ側が−）が発生する。その後、スイッチング
トランジスタ２がオフになるとトランス１の１次巻線Ｎ
１、２次巻線Ｎ２、３次巻線Ｎ３にはそれぞれ前記と逆
極性の電圧が発生する。
【００１６】スイッチングトランジスタ２がオンにな
り、トランス１の各巻線に図示極性の電圧が発生した場
合、３次巻線Ｎ３の電圧Ｖ３（ｇ側が＋、ｈ側が−）に
よりＭＯＳ−ＦＥＴＱ１がオンになる。この時、チョー
クコイルＬには図示極性のチョークコイル電圧ＶＬ１
（ｋ側が＋、ｊ側が−）が発生しており、この時コイル
５に誘起した電圧がＭＯＳ−ＦＥＴＱ２のゲートＧに印
加する（ゲートＧ側が−の電圧）ので、該ＭＯＳ−ＦＥ
ＴＱ２はオフである。
り、トランス１の各巻線に図示極性の電圧が発生した場
合、３次巻線Ｎ３の電圧Ｖ３（ｇ側が＋、ｈ側が−）に
よりＭＯＳ−ＦＥＴＱ１がオンになる。この時、チョー
クコイルＬには図示極性のチョークコイル電圧ＶＬ１
（ｋ側が＋、ｊ側が−）が発生しており、この時コイル
５に誘起した電圧がＭＯＳ−ＦＥＴＱ２のゲートＧに印
加する（ゲートＧ側が−の電圧）ので、該ＭＯＳ−ＦＥ
ＴＱ２はオフである。
【００１７】前記のように、ＭＯＳ−ＦＥＴＱ１がオン
で、ＭＯＳ−ＦＥＴＱ２がオフの時は、Ｎ２→Ｌ→Ｃ→
Ｑ１のソースＳ→Ｑ１のドレインＤ→Ｎ２の経路で電流
が流れ、出力用コンデンサＣを充電する。その後、２次
巻線Ｎ２の電圧が逆極性の−Ｖ２（ｆ側が＋、ｅ側が
−）になると、３次巻線Ｎ３の電圧も逆極性の−Ｖ３
（ｈ側が＋、ｇ側が−）となりＭＯＳ−ＦＥＴＱ１がオ
フになる。
で、ＭＯＳ−ＦＥＴＱ２がオフの時は、Ｎ２→Ｌ→Ｃ→
Ｑ１のソースＳ→Ｑ１のドレインＤ→Ｎ２の経路で電流
が流れ、出力用コンデンサＣを充電する。その後、２次
巻線Ｎ２の電圧が逆極性の−Ｖ２（ｆ側が＋、ｅ側が
−）になると、３次巻線Ｎ３の電圧も逆極性の−Ｖ３
（ｈ側が＋、ｇ側が−）となりＭＯＳ−ＦＥＴＱ１がオ
フになる。
【００１８】この時、チョークコイルＬには図示極性と
逆の逆起電圧−ＶＬ１（ｊ側が＋、ｋ側が−）が発生す
ると共にこの逆起電圧がコイル５にも発生し、ＭＯＳ−
ＦＥＴＱ２のゲートＧに印加する（ゲートＧ側が＋の電
圧が印加する）。このため、ＭＯＳ−ＦＥＴＱ２はオン
になり、チョークコイルＬに蓄積した電磁エネルギーに
より、Ｌ→Ｃ→ＭＯＳ−ＦＥＴＱ２→Ｌの経路でフライ
ホイール電流が流れる。
逆の逆起電圧−ＶＬ１（ｊ側が＋、ｋ側が−）が発生す
ると共にこの逆起電圧がコイル５にも発生し、ＭＯＳ−
ＦＥＴＱ２のゲートＧに印加する（ゲートＧ側が＋の電
圧が印加する）。このため、ＭＯＳ−ＦＥＴＱ２はオン
になり、チョークコイルＬに蓄積した電磁エネルギーに
より、Ｌ→Ｃ→ＭＯＳ−ＦＥＴＱ２→Ｌの経路でフライ
ホイール電流が流れる。
【００１９】この状態で、再び２次巻線Ｎ２、３次巻線
Ｎ３に図示極性の電圧Ｖ２、Ｖ３が発生した場合、ＭＯ
Ｓ−ＦＥＴＱ２は双方向性の素子であるから、オンにな
っているＭＯＳ−ＦＥＴＱ２を介して２次巻線Ｎ２から
電流が流れる。すなわち、前記電流Ｖ２によりＮ２→Ｑ
２→Ｄ１→Ｎ２の経路で電流が流れる。また、電流Ｖ３
によりＭＯＳ−ＦＥＴＱ１がオンになれば、Ｎ２→Ｑ２
→Ｑ１→Ｎ２の経路で電流が流れる。このため、チョー
クコイルＬの電圧は負帰還がかからず、ＭＯＳ−ＦＥＴ
Ｑ２はオンのままであり、前記フライホイール電流も流
れ続ける。
Ｎ３に図示極性の電圧Ｖ２、Ｖ３が発生した場合、ＭＯ
Ｓ−ＦＥＴＱ２は双方向性の素子であるから、オンにな
っているＭＯＳ−ＦＥＴＱ２を介して２次巻線Ｎ２から
電流が流れる。すなわち、前記電流Ｖ２によりＮ２→Ｑ
２→Ｄ１→Ｎ２の経路で電流が流れる。また、電流Ｖ３
によりＭＯＳ−ＦＥＴＱ１がオンになれば、Ｎ２→Ｑ２
→Ｑ１→Ｎ２の経路で電流が流れる。このため、チョー
クコイルＬの電圧は負帰還がかからず、ＭＯＳ−ＦＥＴ
Ｑ２はオンのままであり、前記フライホイール電流も流
れ続ける。
【００２０】前記のように、一旦ＭＯＳ−ＦＥＴＱ２が
オンになると、チョークコイルＬの電磁エネルギーが残
っている間はＭＯＳ−ＦＥＴＱ２のゲートＧにチョーク
コイルＬからの負帰還電圧が印加せず、該ＭＯＳ−ＦＥ
ＴＱ２はオフにならない。すなわち、フライホイール側
ＭＯＳ−ＦＥＴＱ２は双方向性スイッチのため、スイッ
チングトランジスタ２がターンオンして、２次巻線Ｎ２
に図示極性の電圧Ｖ２が発生しても、Ｎ２→オン状態の
Ｑ２→Ｑ１→Ｎ２の経路で電流が流れてしまう。
オンになると、チョークコイルＬの電磁エネルギーが残
っている間はＭＯＳ−ＦＥＴＱ２のゲートＧにチョーク
コイルＬからの負帰還電圧が印加せず、該ＭＯＳ−ＦＥ
ＴＱ２はオフにならない。すなわち、フライホイール側
ＭＯＳ−ＦＥＴＱ２は双方向性スイッチのため、スイッ
チングトランジスタ２がターンオンして、２次巻線Ｎ２
に図示極性の電圧Ｖ２が発生しても、Ｎ２→オン状態の
Ｑ２→Ｑ１→Ｎ２の経路で電流が流れてしまう。
【００２１】このため、チョークコイルＬには逆起電圧
−ＶＬ１（ｊ側が＋、ｋ側が−）が発生し続け、ＭＯＳ
−ＦＥＴＱ２がオンのままとなる。従って、この回路で
は整流側ＭＯＳ−ＦＥＴＱ１とフライホイール側ＭＯＳ
−ＦＥＴＱ２が交互にオン／オフ動作できず、実質的に
同期整流回路として動作することは不可能である。
−ＶＬ１（ｊ側が＋、ｋ側が−）が発生し続け、ＭＯＳ
−ＦＥＴＱ２がオンのままとなる。従って、この回路で
は整流側ＭＯＳ−ＦＥＴＱ１とフライホイール側ＭＯＳ
−ＦＥＴＱ２が交互にオン／オフ動作できず、実質的に
同期整流回路として動作することは不可能である。
【００２２】前記のようにしてフライホイール側ＭＯＳ
−ＦＥＴＱ２が一旦オンになった場合、ＭＯＳ−ＦＥＴ
Ｑ２は双方向性の素子であるから、ドレインＤからソー
スＳ方向へも電流が流れる。従って、その後スイッチン
グトランジスタ２がターンオンし、トランス１の２次巻
線Ｎ２に電圧Ｖ２が発生すると、Ｎ２→Ｑ２→Ｄ１→Ｎ
２の経路で大電流が流れる。
−ＦＥＴＱ２が一旦オンになった場合、ＭＯＳ−ＦＥＴ
Ｑ２は双方向性の素子であるから、ドレインＤからソー
スＳ方向へも電流が流れる。従って、その後スイッチン
グトランジスタ２がターンオンし、トランス１の２次巻
線Ｎ２に電圧Ｖ２が発生すると、Ｎ２→Ｑ２→Ｄ１→Ｎ
２の経路で大電流が流れる。
【００２３】この場合、前記電流が流れたことで異常な
過熱状態となり、ＭＯＳ−ＦＥＴＱ１が素子破損するこ
ともある。また、ＭＯＳ−ＦＥＴＱ１とＱ２が完全にオ
ンになった時は、ＭＯＳ−ＦＥＴＱ１とＱ２に前記大電
流が流れ、前記電流が流れたことで異常な過熱状態とな
り、ＭＯＳ−ＦＥＴＱ１とＱ２が素子破損することもあ
る。
過熱状態となり、ＭＯＳ−ＦＥＴＱ１が素子破損するこ
ともある。また、ＭＯＳ−ＦＥＴＱ１とＱ２が完全にオ
ンになった時は、ＭＯＳ−ＦＥＴＱ１とＱ２に前記大電
流が流れ、前記電流が流れたことで異常な過熱状態とな
り、ＭＯＳ−ＦＥＴＱ１とＱ２が素子破損することもあ
る。
【００２４】
【発明が解決しようとする課題】前記のような従来のも
のにおいては、次のような課題があった。 (1) ：前記従来例１の回路は、軽負荷時にチョークコイ
ルＬに流れる断続電流（逆流電流）を防止し、出力電圧
上昇を抑圧するものである。しかし、トランスＴの巻線
電圧は０Ｖとなる休止期間が発生し、フライホイール側
のスイッチオン信号は断続し、この休止期間において、
フライホイール側ＦＥＴＱ２の寄生ダイオードがオンと
なる。この場合、前記電流が流れたことで損失が増大し
て発熱し、遂には素子破壊を引き起こすこともある。
のにおいては、次のような課題があった。 (1) ：前記従来例１の回路は、軽負荷時にチョークコイ
ルＬに流れる断続電流（逆流電流）を防止し、出力電圧
上昇を抑圧するものである。しかし、トランスＴの巻線
電圧は０Ｖとなる休止期間が発生し、フライホイール側
のスイッチオン信号は断続し、この休止期間において、
フライホイール側ＦＥＴＱ２の寄生ダイオードがオンと
なる。この場合、前記電流が流れたことで損失が増大し
て発熱し、遂には素子破壊を引き起こすこともある。
【００２５】(2) ：前記従来例１の回路は、トランス巻
線に発生する電圧で整流側ＦＥＴとフライホイール側Ｆ
ＥＴを駆動し、出力電圧を検出して同期整流スイッチの
駆動制御を行っている。このため、整流側スイッチとフ
ライホイール側スイッチを駆動するためにコンパレータ
やトランジスタ等の部品が必要であり、部品点数が多く
回路構成が複雑である。
線に発生する電圧で整流側ＦＥＴとフライホイール側Ｆ
ＥＴを駆動し、出力電圧を検出して同期整流スイッチの
駆動制御を行っている。このため、整流側スイッチとフ
ライホイール側スイッチを駆動するためにコンパレータ
やトランジスタ等の部品が必要であり、部品点数が多く
回路構成が複雑である。
【００２６】(3) ：前記従来例２では、整流側ＭＯＳ−
ＦＥＴＱ１をトランスの巻線電圧で駆動し、フライホイ
ール側ＭＯＳ−ＦＥＴＱ２をチョークコイル電圧で駆動
するため、従来例１のように、整流側ＦＥＴやフライホ
イール側ＦＥＴを駆動するための余分な部品が不要とな
るため、回路構成が簡単になる。
ＦＥＴＱ１をトランスの巻線電圧で駆動し、フライホイ
ール側ＭＯＳ−ＦＥＴＱ２をチョークコイル電圧で駆動
するため、従来例１のように、整流側ＦＥＴやフライホ
イール側ＦＥＴを駆動するための余分な部品が不要とな
るため、回路構成が簡単になる。
【００２７】しかし、フライホイール側ＭＯＳ−ＦＥＴ
Ｑ２が一旦オンになると、該フライホイール側ＭＯＳ−
ＦＥＴＱ２にはチョークコイルＬからの負帰還電圧がか
からず、該フライホイール側ＭＯＳ−ＦＥＴＱ２はオン
のままとなり実質的に動作できない。
Ｑ２が一旦オンになると、該フライホイール側ＭＯＳ−
ＦＥＴＱ２にはチョークコイルＬからの負帰還電圧がか
からず、該フライホイール側ＭＯＳ−ＦＥＴＱ２はオン
のままとなり実質的に動作できない。
【００２８】すなわち、フライホイール側ＭＯＳ−ＦＥ
ＴＱ２が一旦オンになると、その後、チョークコイルＬ
の電磁エネルギーが残っている間はＭＯＳ−ＦＥＴＱ２
のゲートＧに負帰還電圧が印加せず、該ＭＯＳ−ＦＥＴ
Ｑ２はオフにならない。従って、この回路では整流側Ｍ
ＯＳ−ＦＥＴＱ１とフライホイール側ＭＯＳ−ＦＥＴＱ
２が交互にオン／オフ動作できず、実質的に同期整流回
路として動作することは不可能である。
ＴＱ２が一旦オンになると、その後、チョークコイルＬ
の電磁エネルギーが残っている間はＭＯＳ−ＦＥＴＱ２
のゲートＧに負帰還電圧が印加せず、該ＭＯＳ−ＦＥＴ
Ｑ２はオフにならない。従って、この回路では整流側Ｍ
ＯＳ−ＦＥＴＱ１とフライホイール側ＭＯＳ−ＦＥＴＱ
２が交互にオン／オフ動作できず、実質的に同期整流回
路として動作することは不可能である。
【００２９】(4) ：前記従来例２は、トランスの１次巻
線を駆動するスイッチング素子がターンオンした場合、
フライホイール側ＭＯＳ−ＦＥＴＱ２と整流側ＭＯＳ−
ＦＥＴＱ１、或いは整流側ＭＯＳ−ＦＥＴＱ１の寄生ダ
イオードＤ１が同時にオンとなることがある。このよう
な場合、前記スイッチング素子、整流側ＭＯＳ−ＦＥＴ
Ｑ１、フライホイール側ＭＯＳ−ＦＥＴＱ２に過大な電
流が流れ、電流オーバーで前記素子が熱により素子破壊
を起こすことがある。
線を駆動するスイッチング素子がターンオンした場合、
フライホイール側ＭＯＳ−ＦＥＴＱ２と整流側ＭＯＳ−
ＦＥＴＱ１、或いは整流側ＭＯＳ−ＦＥＴＱ１の寄生ダ
イオードＤ１が同時にオンとなることがある。このよう
な場合、前記スイッチング素子、整流側ＭＯＳ−ＦＥＴ
Ｑ１、フライホイール側ＭＯＳ−ＦＥＴＱ２に過大な電
流が流れ、電流オーバーで前記素子が熱により素子破壊
を起こすことがある。
【００３０】すなわち、従来例２の回路では、フライホ
イール側ＭＯＳ−ＦＥＴＱ２が一旦オンになった場合、
ＭＯＳ−ＦＥＴＱ２は双方向性の素子であるから、ドレ
インＤからソースＳ方向へも電流が流れる。従って、そ
の後スイッチングトランジスタ２がターンオンし、トラ
ンス１の２次巻線Ｎ２に電圧Ｖ２が発生すると、Ｎ２→
Ｑ２→Ｑ１→Ｎ２の経路で大電流が流れ、ＭＯＳ−ＦＥ
ＴＱ１が過熱し、素子破損となることもある。
イール側ＭＯＳ−ＦＥＴＱ２が一旦オンになった場合、
ＭＯＳ−ＦＥＴＱ２は双方向性の素子であるから、ドレ
インＤからソースＳ方向へも電流が流れる。従って、そ
の後スイッチングトランジスタ２がターンオンし、トラ
ンス１の２次巻線Ｎ２に電圧Ｖ２が発生すると、Ｎ２→
Ｑ２→Ｑ１→Ｎ２の経路で大電流が流れ、ＭＯＳ−ＦＥ
ＴＱ１が過熱し、素子破損となることもある。
【００３１】また、ＭＯＳ−ＦＥＴＱ１が完全にオンに
なっていない時は、ＭＯＳ−ＦＥＴＱ１の寄生ダイオー
ドＤ１に前記大電流が流れる。この場合、前記寄生ダイ
オードＤ１は抵抗値が大きいので、前記電流が流れたこ
とで異常な過熱状態となり、ＭＯＳ−ＦＥＴＱ１が素子
破損することもある。
なっていない時は、ＭＯＳ−ＦＥＴＱ１の寄生ダイオー
ドＤ１に前記大電流が流れる。この場合、前記寄生ダイ
オードＤ１は抵抗値が大きいので、前記電流が流れたこ
とで異常な過熱状態となり、ＭＯＳ−ＦＥＴＱ１が素子
破損することもある。
【００３２】本発明は前記のような従来の課題を解決
し、回路構成を簡単にすると共に、整流側の第１の能動
素子とフライホイール側の第２の能動素子を交互に、か
つ確実にオン／オフ駆動できるようにすることを目的と
する。また、本発明は、前記各能動素子に過大な電流が
流れることを防止し、かつ、冗長運転で１台を停止した
時においても、他の正常運転している回路から第２の能
動素子に電流が回り込み、負荷電流が不足する、という
事態を回避することを目的とする。
し、回路構成を簡単にすると共に、整流側の第１の能動
素子とフライホイール側の第２の能動素子を交互に、か
つ確実にオン／オフ駆動できるようにすることを目的と
する。また、本発明は、前記各能動素子に過大な電流が
流れることを防止し、かつ、冗長運転で１台を停止した
時においても、他の正常運転している回路から第２の能
動素子に電流が回り込み、負荷電流が不足する、という
事態を回避することを目的とする。
【００３３】
【課題を解決するための手段】図１は本発明の原理説明
図である。図１において、１はトランス、２はスイッチ
ングトランジスタ、Ｎ１、Ｎ２、Ｎ３はトランス１の１
次巻線、２次巻線、３次巻線、Ｑ１は整流側のＭＯＳ−
ＦＥＴ、Ｑ２はフライホイール側のＭＯＳ−ＦＥＴ、Ｌ
はチョークコイル、５はチョークコイルＬの電圧を取り
出すためのコイル、ｄ１はダイオード、Ｄ１、Ｄ２、Ｄ
３は寄生ダイオード、Ｃは出力用コンデンサを示す。ま
た、Ｖi は入力電圧、Ｖo は出力電圧、ＩO は出力電
流、Ｖ１は１次巻線Ｎ１の電圧、Ｖ２は２次巻線Ｎ２の
電圧、Ｖ３は３次巻線Ｎ３の電圧を示す。本発明は前記
の目的を達成するため、次のように構成した。
図である。図１において、１はトランス、２はスイッチ
ングトランジスタ、Ｎ１、Ｎ２、Ｎ３はトランス１の１
次巻線、２次巻線、３次巻線、Ｑ１は整流側のＭＯＳ−
ＦＥＴ、Ｑ２はフライホイール側のＭＯＳ−ＦＥＴ、Ｌ
はチョークコイル、５はチョークコイルＬの電圧を取り
出すためのコイル、ｄ１はダイオード、Ｄ１、Ｄ２、Ｄ
３は寄生ダイオード、Ｃは出力用コンデンサを示す。ま
た、Ｖi は入力電圧、Ｖo は出力電圧、ＩO は出力電
流、Ｖ１は１次巻線Ｎ１の電圧、Ｖ２は２次巻線Ｎ２の
電圧、Ｖ３は３次巻線Ｎ３の電圧を示す。本発明は前記
の目的を達成するため、次のように構成した。
【００３４】(1) ：複数の巻線を有するトランス１と、
トランス１の１次巻線Ｎ１を駆動するスイッチング素子
（例えば、スイッチングトランジスタ２）と、トランス
１の２次巻線Ｎ２に接続された整流側の第１の能動素子
（例えば、ＭＯＳ−ＦＥＴＱ１）及びフライホイール側
の第２の能動素子（例えば、ＭＯＳ−ＦＥＴＱ２）と、
前記第１、第２の能動素子により駆動されるチョークコ
イルＬ及び出力用コンデンサＣを備え、前記第１の能動
素子をトランス１の巻線電圧（例えば、３次巻線Ｎ３の
電圧）で駆動し、前記第２の能動素子をチョークコイル
Ｌの電圧（コイル５に誘起された電圧）で駆動する同期
整流回路において、トランス１の巻線電圧（例えば、３
次巻線Ｎ３の電圧）により第１の能動素子と同期してオ
ン／オフ駆動される第１のスイッチ（例えば、ＭＯＳ−
ＦＥＴＱ３）を前記第２の能動素子に接続（ゲート、ソ
ース間に接続）し、前記第１の能動素子及び第１のスイ
ッチがオンに駆動された場合、オンになった第１のスイ
ッチで第２の能動素子を強制的にオフにし、前記第１の
能動素子及び第１のスイッチがオフに駆動された場合、
前記第２の能動素子をチョークコイルＬの電圧（コイル
５に誘起された電圧）でオンに駆動するように構成し
た。
トランス１の１次巻線Ｎ１を駆動するスイッチング素子
（例えば、スイッチングトランジスタ２）と、トランス
１の２次巻線Ｎ２に接続された整流側の第１の能動素子
（例えば、ＭＯＳ−ＦＥＴＱ１）及びフライホイール側
の第２の能動素子（例えば、ＭＯＳ−ＦＥＴＱ２）と、
前記第１、第２の能動素子により駆動されるチョークコ
イルＬ及び出力用コンデンサＣを備え、前記第１の能動
素子をトランス１の巻線電圧（例えば、３次巻線Ｎ３の
電圧）で駆動し、前記第２の能動素子をチョークコイル
Ｌの電圧（コイル５に誘起された電圧）で駆動する同期
整流回路において、トランス１の巻線電圧（例えば、３
次巻線Ｎ３の電圧）により第１の能動素子と同期してオ
ン／オフ駆動される第１のスイッチ（例えば、ＭＯＳ−
ＦＥＴＱ３）を前記第２の能動素子に接続（ゲート、ソ
ース間に接続）し、前記第１の能動素子及び第１のスイ
ッチがオンに駆動された場合、オンになった第１のスイ
ッチで第２の能動素子を強制的にオフにし、前記第１の
能動素子及び第１のスイッチがオフに駆動された場合、
前記第２の能動素子をチョークコイルＬの電圧（コイル
５に誘起された電圧）でオンに駆動するように構成し
た。
【００３５】(2) ：前記(1) の同期整流回路において、
リモート信号を検出するリモート信号検出手段を設ける
と共に、前記リモート信号検出手段の検出信号によりオ
ン／オフ駆動される第２のスイッチ（例えば、トランジ
スタ）を前記第２の能動素子に接続し、前記リモート信
号検出手段が動作停止を指示する旨のリモート信号を検
出した場合、前記第２のスイッチをオンに駆動し、オン
になった第２のスイッチで前記第２の能動素子を強制的
にオフにするように構成した。
リモート信号を検出するリモート信号検出手段を設ける
と共に、前記リモート信号検出手段の検出信号によりオ
ン／オフ駆動される第２のスイッチ（例えば、トランジ
スタ）を前記第２の能動素子に接続し、前記リモート信
号検出手段が動作停止を指示する旨のリモート信号を検
出した場合、前記第２のスイッチをオンに駆動し、オン
になった第２のスイッチで前記第２の能動素子を強制的
にオフにするように構成した。
【００３６】(3) ：前記(1) の同期整流回路において、
トランス１の巻線電圧（例えば、２次巻線の電圧）を検
出する巻線電圧検出手段を設けると共に、前記巻線電圧
検出手段の検出電圧でオン／オフ駆動される第３のスイ
ッチ（例えば、トランジスタ）を前記第１のスイッチ及
び第２の能動素子に接続し、前記巻線電圧検出手段が巻
線電圧の消失状態を検出した場合、前記第３のスイッチ
をオフにして前記チョークコイルＬの電圧が第１のスイ
ッチに印加するように回路を切り換え、前記チョークコ
イルＬの電圧で第１のスイッチをオンに駆動し、オンに
なった第１のスイッチで前記第２の能動素子を強制的に
オフにするように構成した。
トランス１の巻線電圧（例えば、２次巻線の電圧）を検
出する巻線電圧検出手段を設けると共に、前記巻線電圧
検出手段の検出電圧でオン／オフ駆動される第３のスイ
ッチ（例えば、トランジスタ）を前記第１のスイッチ及
び第２の能動素子に接続し、前記巻線電圧検出手段が巻
線電圧の消失状態を検出した場合、前記第３のスイッチ
をオフにして前記チョークコイルＬの電圧が第１のスイ
ッチに印加するように回路を切り換え、前記チョークコ
イルＬの電圧で第１のスイッチをオンに駆動し、オンに
なった第１のスイッチで前記第２の能動素子を強制的に
オフにするように構成した。
【００３７】(4) ：前記(1) の同期整流回路において、
前記同期整流回路が過電流垂下特性を持つ場合、該回路
に、出力電圧を検出する出力電圧検出手段と、前記出力
電圧検出手段の検出信号により電源のパワーオン／オフ
制御を行う電源制御手段を設け、前記出力電圧検出手段
により出力電圧が基準電圧より低下したことを検出した
場合、前記電源制御手段により電源をパワーオフして前
記スイッチング素子の動作を停止させるように構成し
た。
前記同期整流回路が過電流垂下特性を持つ場合、該回路
に、出力電圧を検出する出力電圧検出手段と、前記出力
電圧検出手段の検出信号により電源のパワーオン／オフ
制御を行う電源制御手段を設け、前記出力電圧検出手段
により出力電圧が基準電圧より低下したことを検出した
場合、前記電源制御手段により電源をパワーオフして前
記スイッチング素子の動作を停止させるように構成し
た。
【００３８】(5) ：前記(1) の同期整流回路において、
前記第２の能動素子に流れるフライホイール電流を検出
する電流検出手段を設けると共に、前記電流検出手段の
検出信号でオン／オフ駆動される第４のスイッチ（例え
ば、トランジスタ）を前記第２の能動素子に接続し、前
記電流検出手段が基準値を超える電流を検出した場合、
前記第４のスイッチをオンに駆動して前記第２の能動素
子を強制的にオフにするように構成した。
前記第２の能動素子に流れるフライホイール電流を検出
する電流検出手段を設けると共に、前記電流検出手段の
検出信号でオン／オフ駆動される第４のスイッチ（例え
ば、トランジスタ）を前記第２の能動素子に接続し、前
記電流検出手段が基準値を超える電流を検出した場合、
前記第４のスイッチをオンに駆動して前記第２の能動素
子を強制的にオフにするように構成した。
【００３９】(6) ：前記(1) の同期整流回路において、
トランス１の入力電圧を検出する入力電圧検出手段を設
けると共に、前記入力電圧検出手段の検出信号でオン／
オフ駆動される第５のスイッチを前記第２の能動素子に
接続し、前記入力電圧検出手段によりトランスの入力電
圧が基準値より低下したことを検出した場合、前記第５
のスイッチをオンに駆動して前記第２の能動素子を強制
的にオフにするように構成した。
トランス１の入力電圧を検出する入力電圧検出手段を設
けると共に、前記入力電圧検出手段の検出信号でオン／
オフ駆動される第５のスイッチを前記第２の能動素子に
接続し、前記入力電圧検出手段によりトランスの入力電
圧が基準値より低下したことを検出した場合、前記第５
のスイッチをオンに駆動して前記第２の能動素子を強制
的にオフにするように構成した。
【００４０】(7) ：複数の巻線を有するトランス１と、
前記トランス１の１次巻線Ｎ１を駆動するスイッチング
素子（例えば、スイッチングトランジスタ２）と、前記
トランス１の２次巻線Ｎ２に接続された整流側の第１の
能動素子（例えば、ＭＯＳ−ＦＥＴＱ１）及びフライホ
イール側の第２の能動素子（例えば、ＭＯＳ−ＦＥＴＱ
２）と、前記第１、第２の能動素子により駆動されるチ
ョークコイルＬ及び出力用コンデンサＣを備え、前記第
１の能動素子を前記トランス１の巻線電圧で駆動し、前
記第２の能動素子を前記チョークコイルＬの電圧で駆動
する同期整流回路において、前記第２の能動素子に流れ
る電流により電圧を発生させる電圧発生手段を前記第２
の能動素子に接続すると共に、前記電圧発生手段に発生
した電圧でオン／オフ駆動される第６のスイッチを前記
第２の能動素子に接続し、前記電圧発生手段に基準値を
超える電圧が発生した場合、その発生電圧で前記第６の
スイッチをオンに駆動して前記第２の能動素子を強制的
にオフにするように構成した。
前記トランス１の１次巻線Ｎ１を駆動するスイッチング
素子（例えば、スイッチングトランジスタ２）と、前記
トランス１の２次巻線Ｎ２に接続された整流側の第１の
能動素子（例えば、ＭＯＳ−ＦＥＴＱ１）及びフライホ
イール側の第２の能動素子（例えば、ＭＯＳ−ＦＥＴＱ
２）と、前記第１、第２の能動素子により駆動されるチ
ョークコイルＬ及び出力用コンデンサＣを備え、前記第
１の能動素子を前記トランス１の巻線電圧で駆動し、前
記第２の能動素子を前記チョークコイルＬの電圧で駆動
する同期整流回路において、前記第２の能動素子に流れ
る電流により電圧を発生させる電圧発生手段を前記第２
の能動素子に接続すると共に、前記電圧発生手段に発生
した電圧でオン／オフ駆動される第６のスイッチを前記
第２の能動素子に接続し、前記電圧発生手段に基準値を
超える電圧が発生した場合、その発生電圧で前記第６の
スイッチをオンに駆動して前記第２の能動素子を強制的
にオフにするように構成した。
【００４１】(8) ：前記(7) の同期整流回路において、
前記電圧発生手段を可飽和リアクトルで構成した。 (9) ：前記(7) の同期整流回路において、前記電圧発生
手段をコイルで構成した。
前記電圧発生手段を可飽和リアクトルで構成した。 (9) ：前記(7) の同期整流回路において、前記電圧発生
手段をコイルで構成した。
【００４２】(10)：前記(7) の同期整流回路において、
前記電圧発生手段を抵抗で構成した。 （作用）前記構成に基づく本発明の作用を、図１に基づ
いて説明する。
前記電圧発生手段を抵抗で構成した。 （作用）前記構成に基づく本発明の作用を、図１に基づ
いて説明する。
【００４３】(a) ：前記(1) の作用 駆動信号（例えば、ＰＷＭ駆動パルス）によりスイッチ
ングトランジスタ２がオン／オフ動作を繰り返すと、ト
ランス１の各巻線に図示極性の電圧Ｖ１、Ｖ２、Ｖ３、
及びその逆極性の電圧が発生し、第１の能動素子（整流
側のＭＯＳ−ＦＥＴＱ１）と、第２の能動素子（フライ
ホイール側のＭＯＳ−ＦＥＴＱ２）が交互にオン／オフ
動作を繰り返し、出力用コンデンサＣを充電して直流電
圧を発生させる。
ングトランジスタ２がオン／オフ動作を繰り返すと、ト
ランス１の各巻線に図示極性の電圧Ｖ１、Ｖ２、Ｖ３、
及びその逆極性の電圧が発生し、第１の能動素子（整流
側のＭＯＳ−ＦＥＴＱ１）と、第２の能動素子（フライ
ホイール側のＭＯＳ−ＦＥＴＱ２）が交互にオン／オフ
動作を繰り返し、出力用コンデンサＣを充電して直流電
圧を発生させる。
【００４４】例えば、トランス１の２次巻線Ｎ２、３次
巻線Ｎ３にそれぞれ図示極性の電圧Ｖ２、Ｖ３が発生す
ると、前記電圧Ｖ３で第１の能動素子（ＭＯＳ−ＦＥＴ
Ｑ１）、及び第１のスイッチ（ＭＯＳ−ＦＥＴＱ３）が
オンになり、オンになった第１のスイッチで第２の能動
素子（ＭＯＳ−ＦＥＴＱ２）を強制的にオフにする（Ｍ
ＯＳ−ＦＥＴＱ２のゲートＧ−ソースＳ間を短絡するこ
とで強制的にオフにする）。このため、Ｎ２→ＬＣ→Ｑ
１→Ｎ２の経路で電流が流れ出力用コンデンサＣを充電
する。この時、チョークコイルＬには図示極性の電圧Ｖ
Ｌ１が発生する。
巻線Ｎ３にそれぞれ図示極性の電圧Ｖ２、Ｖ３が発生す
ると、前記電圧Ｖ３で第１の能動素子（ＭＯＳ−ＦＥＴ
Ｑ１）、及び第１のスイッチ（ＭＯＳ−ＦＥＴＱ３）が
オンになり、オンになった第１のスイッチで第２の能動
素子（ＭＯＳ−ＦＥＴＱ２）を強制的にオフにする（Ｍ
ＯＳ−ＦＥＴＱ２のゲートＧ−ソースＳ間を短絡するこ
とで強制的にオフにする）。このため、Ｎ２→ＬＣ→Ｑ
１→Ｎ２の経路で電流が流れ出力用コンデンサＣを充電
する。この時、チョークコイルＬには図示極性の電圧Ｖ
Ｌ１が発生する。
【００４５】次に、前記巻線Ｎ２、Ｎ３に図示極性と逆
の電圧−Ｖ２、−Ｖ３が発生すると、第１の能動素子
（ＭＯＳ−ＦＥＴＱ１）がオフ、第１のスイッチ（ＭＯ
Ｓ−ＦＥＴＱ３）がオフとなる。このためチョークコイ
ルＬの逆起電圧−ＶＬ１によりコイル５に発生した電圧
がダイオードｄ１を介して第２の能動素子（ＭＯＳ−Ｆ
ＥＴＱ２）に印加し、第２の能動素子（ＭＯＳ−ＦＥＴ
Ｑ２）をオンにする。このため、Ｌ→Ｃ→Ｑ２の経路で
フライホイール電流が流れる。
の電圧−Ｖ２、−Ｖ３が発生すると、第１の能動素子
（ＭＯＳ−ＦＥＴＱ１）がオフ、第１のスイッチ（ＭＯ
Ｓ−ＦＥＴＱ３）がオフとなる。このためチョークコイ
ルＬの逆起電圧−ＶＬ１によりコイル５に発生した電圧
がダイオードｄ１を介して第２の能動素子（ＭＯＳ−Ｆ
ＥＴＱ２）に印加し、第２の能動素子（ＭＯＳ−ＦＥＴ
Ｑ２）をオンにする。このため、Ｌ→Ｃ→Ｑ２の経路で
フライホイール電流が流れる。
【００４６】前記のようにしてスイッチングトランジス
タ２が駆動信号によりオン／オフ動作を繰り返している
間中、第１の能動素子（整流側ＭＯＳ−ＦＥＴＱ１）
と、第２の能動素子（ＭＯＳ−ＦＥＴＱ２）が交互にオ
ン／オフ動作を繰り返し、出力用コンデンサＣに直流電
圧を発生させる。そして、出力用コンデンサＣに発生し
た直流電圧は、出力端子Ｔ１、Ｔ２に接続した負荷に供
給する。
タ２が駆動信号によりオン／オフ動作を繰り返している
間中、第１の能動素子（整流側ＭＯＳ−ＦＥＴＱ１）
と、第２の能動素子（ＭＯＳ−ＦＥＴＱ２）が交互にオ
ン／オフ動作を繰り返し、出力用コンデンサＣに直流電
圧を発生させる。そして、出力用コンデンサＣに発生し
た直流電圧は、出力端子Ｔ１、Ｔ２に接続した負荷に供
給する。
【００４７】前記のようにチョークコイルＬの電圧でフ
ライホイール側の第２の能動素子を駆動する回路におい
て、整流側の第１の能動素子がオンになった場合、フラ
イホイール側の第２の能動素子を第１のスイッチで強制
的にをオフにすることができる。従って、簡単な回路構
成（従来例１の回路に比べて）で、整流側の第１の能動
素子とフライホイール側の第２の能動素子を交互に、か
つ確実にオン／オフ駆動可能な同期整流回路が実現でき
る。
ライホイール側の第２の能動素子を駆動する回路におい
て、整流側の第１の能動素子がオンになった場合、フラ
イホイール側の第２の能動素子を第１のスイッチで強制
的にをオフにすることができる。従って、簡単な回路構
成（従来例１の回路に比べて）で、整流側の第１の能動
素子とフライホイール側の第２の能動素子を交互に、か
つ確実にオン／オフ駆動可能な同期整流回路が実現でき
る。
【００４８】また、前記のように第１の能動素子及び第
１のスイッチがオンに駆動された場合、オンになった第
１のスイッチで第２の能動素子を強制的にオフすると共
に、第１の能動素子及び第１のスイッチがオフの場合、
第２の能動素子をチョークコイルＬの逆起電圧でオンに
駆動することができるので、整流側の第１の能動素子と
フライホイール側の第２の能動素子を交互に、かつ確実
にオン／オフ駆動し、出力用コンデンサＣの出力電圧を
安定化させることができる。
１のスイッチがオンに駆動された場合、オンになった第
１のスイッチで第２の能動素子を強制的にオフすると共
に、第１の能動素子及び第１のスイッチがオフの場合、
第２の能動素子をチョークコイルＬの逆起電圧でオンに
駆動することができるので、整流側の第１の能動素子と
フライホイール側の第２の能動素子を交互に、かつ確実
にオン／オフ駆動し、出力用コンデンサＣの出力電圧を
安定化させることができる。
【００４９】そのため、前記従来例２のように、フライ
ホイール側の第２の能動素子が一旦オンになり、チョー
クコイルに逆起電圧が発生している間中、第２の能動素
子がオンになったままとなって、前記第１、第２の能動
素子に過大な電流が流れ続け、遂には電流オーバーで素
子破損する、というような事態は回避できる。
ホイール側の第２の能動素子が一旦オンになり、チョー
クコイルに逆起電圧が発生している間中、第２の能動素
子がオンになったままとなって、前記第１、第２の能動
素子に過大な電流が流れ続け、遂には電流オーバーで素
子破損する、というような事態は回避できる。
【００５０】(b) ：前記(2) の作用 前記のようにして第１の能動素子と第２の能動素子が交
互にオン／オフ動作している時、リモート信号検出手段
が動作停止を指示する旨のリモート信号を検出すると、
前記第２のスイッチをオンに駆動し、オンになった第２
のスイッチで前記第２の能動素子を強制的にオフにす
る。
互にオン／オフ動作している時、リモート信号検出手段
が動作停止を指示する旨のリモート信号を検出すると、
前記第２のスイッチをオンに駆動し、オンになった第２
のスイッチで前記第２の能動素子を強制的にオフにす
る。
【００５１】このようにすれば、信号切断（駆動信号の
切断）時、或いは停電時に、トランス１の１次巻線Ｎ１
を駆動するスイッチング素子の動作が停止した場合、リ
モート信号（例えば、パーソナルコンピュータ等からの
信号）によりフライホイール側の第２の能動素子を確実
にオフにすることができる。
切断）時、或いは停電時に、トランス１の１次巻線Ｎ１
を駆動するスイッチング素子の動作が停止した場合、リ
モート信号（例えば、パーソナルコンピュータ等からの
信号）によりフライホイール側の第２の能動素子を確実
にオフにすることができる。
【００５２】ところで、停電時や駆動信号の停止時には
トランスの巻線電圧が消失する。このような場合、第１
のスイッチがオンできず、第２の能動素子がオンのまま
となり、チョークコイルＬの電磁エネルギーによりフラ
イホイール電流が流れ続ける事態となる。このため、第
２の能動素子にはフライホイール電流が長時間流れ続け
て過熱し、ついには素子破損（電流オーバー破損）を引
き起こすこともある。また、前記回路を複数台並列接続
して冗長運転していた場合には、１台の回路のスイッチ
ング素子が動作を停止すると第２の能動素子がオンのま
まとなり、他の回路の出力から電流が回り込み、負荷電
流不足となることがある。
トランスの巻線電圧が消失する。このような場合、第１
のスイッチがオンできず、第２の能動素子がオンのまま
となり、チョークコイルＬの電磁エネルギーによりフラ
イホイール電流が流れ続ける事態となる。このため、第
２の能動素子にはフライホイール電流が長時間流れ続け
て過熱し、ついには素子破損（電流オーバー破損）を引
き起こすこともある。また、前記回路を複数台並列接続
して冗長運転していた場合には、１台の回路のスイッチ
ング素子が動作を停止すると第２の能動素子がオンのま
まとなり、他の回路の出力から電流が回り込み、負荷電
流不足となることがある。
【００５３】しかし、本発明では信号切断時、或いは停
電時に、トランス１の１次巻線Ｎ１を駆動するスイッチ
ング素子の動作が停止した場合、リモート信号によりフ
ライホイール側の第２の能動素子を確実にオフにするこ
とができる。その結果、前記のような事態は回避するこ
とができる。
電時に、トランス１の１次巻線Ｎ１を駆動するスイッチ
ング素子の動作が停止した場合、リモート信号によりフ
ライホイール側の第２の能動素子を確実にオフにするこ
とができる。その結果、前記のような事態は回避するこ
とができる。
【００５４】すなわち、信号切断時、或いは停電時等に
おいて、整流側の第２の能動素子が一旦オンになり、チ
ョークコイルＬに逆起電圧が発生している間中、第２の
能動素子がオンのままとなって、第２の能動素子に過大
なフライホイール電流が流れ続け、遂には電流オーバー
で素子破損する、というような事態は回避できる。ま
た、前記回路の冗長運転で１台を停止した時において、
他の正常運転している回路から第２の能動素子に電流が
回り込み、負荷電流が不足する、という事態も回避でき
る。
おいて、整流側の第２の能動素子が一旦オンになり、チ
ョークコイルＬに逆起電圧が発生している間中、第２の
能動素子がオンのままとなって、第２の能動素子に過大
なフライホイール電流が流れ続け、遂には電流オーバー
で素子破損する、というような事態は回避できる。ま
た、前記回路の冗長運転で１台を停止した時において、
他の正常運転している回路から第２の能動素子に電流が
回り込み、負荷電流が不足する、という事態も回避でき
る。
【００５５】(c) ：前記(3) の作用 前記のようにして第１の能動素子と第２の能動素子が交
互にオン／オフ動作している時、巻線電圧検出手段が巻
線電圧の消失状態を検出すると、前記第３のスイッチを
オフにして前記チョークコイルＬの電圧が第１のスイッ
チに印加するように回路を切り換え、チョークコイルＬ
の逆起電圧で第１のスイッチをオンに駆動し、オンにな
った第１のスイッチで第２の能動素子（ＭＯＳ−ＦＥＴ
Ｑ２）を強制的にオフにする（ＭＯＳ−ＦＥＴＱ２のゲ
ートＧ−ソースＳ間を短絡してオフにする）。
互にオン／オフ動作している時、巻線電圧検出手段が巻
線電圧の消失状態を検出すると、前記第３のスイッチを
オフにして前記チョークコイルＬの電圧が第１のスイッ
チに印加するように回路を切り換え、チョークコイルＬ
の逆起電圧で第１のスイッチをオンに駆動し、オンにな
った第１のスイッチで第２の能動素子（ＭＯＳ−ＦＥＴ
Ｑ２）を強制的にオフにする（ＭＯＳ−ＦＥＴＱ２のゲ
ートＧ−ソースＳ間を短絡してオフにする）。
【００５６】このようにすれば、信号切断（駆動信号Ｐ
の切断）時、或いは停電時にトランス１の１次巻線Ｎ１
を駆動するスイッチング素子の動作が停止し、トランス
１の巻線電圧が消失した場合、第２の能動素子（ＭＯＳ
−ＦＥＴＱ２）を強制的にオフにできる。
の切断）時、或いは停電時にトランス１の１次巻線Ｎ１
を駆動するスイッチング素子の動作が停止し、トランス
１の巻線電圧が消失した場合、第２の能動素子（ＭＯＳ
−ＦＥＴＱ２）を強制的にオフにできる。
【００５７】このようにすれば、信号切断時、停電時等
において、整流側の第２の能動素子が一旦オンになり、
チョークコイルＬに逆起電圧が発生している間中、第２
の能動素子がオンとなったままとなって、前記第２の能
動素子に過大なフライホイール電流が流れ続け、遂には
電流オーバーで素子破損する、というような事態は回避
できる。また、冗長運転で１台を停止した時において、
他の正常運転している回路から第２の能動素子に電流が
回り込み、負荷電流が不足する、という事態も回避する
ことができる。
において、整流側の第２の能動素子が一旦オンになり、
チョークコイルＬに逆起電圧が発生している間中、第２
の能動素子がオンとなったままとなって、前記第２の能
動素子に過大なフライホイール電流が流れ続け、遂には
電流オーバーで素子破損する、というような事態は回避
できる。また、冗長運転で１台を停止した時において、
他の正常運転している回路から第２の能動素子に電流が
回り込み、負荷電流が不足する、という事態も回避する
ことができる。
【００５８】(d) ：前記(4) の作用 同期整流回路が過電流垂下特性を持つように制御されて
いる場合、出力電圧検出手段により出力電圧ＶO が基準
電圧より低下したことを検出すると、前記電源制御手段
が電源をパワーオフしてスイッチング素子（例えば、ス
イッチングトランジスタ２）の動作を停止させる。
いる場合、出力電圧検出手段により出力電圧ＶO が基準
電圧より低下したことを検出すると、前記電源制御手段
が電源をパワーオフしてスイッチング素子（例えば、ス
イッチングトランジスタ２）の動作を停止させる。
【００５９】ところで、過電流垂下特性を持つ回路で
は、出力電流ＩO が小さい時は定電圧制御を行い、出力
電流ＩO が過電流時には定電流制御を行うため、前記過
電流時には出力電圧ＶO が大幅に低下する。このため、
フライホイール側の第２の能動素子（ＭＯＳ−ＦＥＴＱ
２）は、スイッチのオン可能電圧（スレシュホールド電
圧）以下になりオフとなる。
は、出力電流ＩO が小さい時は定電圧制御を行い、出力
電流ＩO が過電流時には定電流制御を行うため、前記過
電流時には出力電圧ＶO が大幅に低下する。このため、
フライホイール側の第２の能動素子（ＭＯＳ−ＦＥＴＱ
２）は、スイッチのオン可能電圧（スレシュホールド電
圧）以下になりオフとなる。
【００６０】この時、チョークコイルＬの電磁エネルギ
ーがあれば、第２の能動素子（ＭＯＳ−ＦＥＴＱ２）の
寄生ダイオードＤ２がオンし、Ｌ→Ｃ→Ｄ２→Ｌの経路
でフライホイール電流が流れる。この状態が継続すると
フライホイール側の第２の能動素子（ＭＯＳ−ＦＥＴＱ
２）が過熱し、その熱で破損することがある。
ーがあれば、第２の能動素子（ＭＯＳ−ＦＥＴＱ２）の
寄生ダイオードＤ２がオンし、Ｌ→Ｃ→Ｄ２→Ｌの経路
でフライホイール電流が流れる。この状態が継続すると
フライホイール側の第２の能動素子（ＭＯＳ−ＦＥＴＱ
２）が過熱し、その熱で破損することがある。
【００６１】しかし、前記のように、出力電圧ＶO が基
準電圧より低下すると、電源をパワーオフして前記スイ
ッチング素子（例えば、スイッチングトランジスタ２）
の動作を停止させる。このためフライホイール電流が流
れ続けることはなく、前記のような事態に発展すること
は回避できる。
準電圧より低下すると、電源をパワーオフして前記スイ
ッチング素子（例えば、スイッチングトランジスタ２）
の動作を停止させる。このためフライホイール電流が流
れ続けることはなく、前記のような事態に発展すること
は回避できる。
【００６２】(e) ：前記(5) の作用 前記のようにして第１の能動素子と第２の能動素子が交
互にオン／オフ動作している時、電流検出手段が基準値
を超える電流を検出すると、第４のスイッチ（例えば、
トランジスタ）をオンに駆動し、前記オンになった第４
のスイッチにより第２の能動素子（例えば、ＭＯＳ−Ｆ
ＥＴＱ２）を強制的にオフにする（ＭＯＳ−ＦＥＴＱ２
のゲートＧ−ソースＳ間を短絡してオフにする）。
互にオン／オフ動作している時、電流検出手段が基準値
を超える電流を検出すると、第４のスイッチ（例えば、
トランジスタ）をオンに駆動し、前記オンになった第４
のスイッチにより第２の能動素子（例えば、ＭＯＳ−Ｆ
ＥＴＱ２）を強制的にオフにする（ＭＯＳ−ＦＥＴＱ２
のゲートＧ−ソースＳ間を短絡してオフにする）。
【００６３】このようにすれば、信号切断時、停電時等
において、整流側の第２の能動素子が一旦オンになり、
チョークコイルＬに逆起電圧が発生している間中、第２
の能動素子がオンとなったままとなって、前記第２の能
動素子に過大なフライホイール電流が流れ続け、遂には
電流オーバーで素子破損する、というような事態は回避
できる。また、冗長運転で１台を停止した時において、
他の正常運転している回路から第２の能動素子に電流が
回り込み、負荷電流が不足する、という事態も回避でき
る。
において、整流側の第２の能動素子が一旦オンになり、
チョークコイルＬに逆起電圧が発生している間中、第２
の能動素子がオンとなったままとなって、前記第２の能
動素子に過大なフライホイール電流が流れ続け、遂には
電流オーバーで素子破損する、というような事態は回避
できる。また、冗長運転で１台を停止した時において、
他の正常運転している回路から第２の能動素子に電流が
回り込み、負荷電流が不足する、という事態も回避でき
る。
【００６４】(f) ：前記(6) の作用 前記のようにして第１の能動素子と第２の能動素子が交
互にオン／オフ動作している時、入力電圧検出手段によ
りトランス１の入力電圧Ｖi が基準値より低下したこと
を検出すると、前記入力電圧検出手段の検出信号により
第５のスイッチ（例えば、トランジスタ）をオンに駆動
し、前記オンになった第５のスイッチにより第２の能動
素子を強制的にオフにする（ＭＯＳ−ＦＥＴＱ２のゲー
トＧ−ソースＳ間を短絡してオフにする）。
互にオン／オフ動作している時、入力電圧検出手段によ
りトランス１の入力電圧Ｖi が基準値より低下したこと
を検出すると、前記入力電圧検出手段の検出信号により
第５のスイッチ（例えば、トランジスタ）をオンに駆動
し、前記オンになった第５のスイッチにより第２の能動
素子を強制的にオフにする（ＭＯＳ−ＦＥＴＱ２のゲー
トＧ−ソースＳ間を短絡してオフにする）。
【００６５】このようにすれば、非常時等において入力
電圧の供給を停止した場合、或いは停電時等において入
力電圧が基準値より低下した場合、整流側の第２の能動
素子が一旦オンになり、チョークコイルに逆起電圧が発
生している間中、第２の能動素子がオンとなったままと
なって、前記第２の能動素子に過大な電流が流れ続け、
遂には電流オーバーで素子破損する、というような事態
は回避できる。また、冗長運転で１台を停止した時にお
いて、他の正常運転している回路から第２の能動素子に
電流が回り込み、負荷電流が不足する、という事態も回
避できる。
電圧の供給を停止した場合、或いは停電時等において入
力電圧が基準値より低下した場合、整流側の第２の能動
素子が一旦オンになり、チョークコイルに逆起電圧が発
生している間中、第２の能動素子がオンとなったままと
なって、前記第２の能動素子に過大な電流が流れ続け、
遂には電流オーバーで素子破損する、というような事態
は回避できる。また、冗長運転で１台を停止した時にお
いて、他の正常運転している回路から第２の能動素子に
電流が回り込み、負荷電流が不足する、という事態も回
避できる。
【００６６】(g) ：前記(7) 〜(10)の作用 第２の能動素子がチョークコイルＬの逆起電圧でオンに
なった後、再びトランス１の２次巻線Ｎ２に電圧Ｖ２が
発生した場合、第２の能動素子（例えば、ＭＯＳ−ＦＥ
Ｔ）が双方向性の素子であると、オンになっている第２
の能動素子を介して２次巻線Ｎ２から電流が流れる。こ
の時の電流で前記電圧発生手段に基準値を超える電圧が
発生する。そして前記発生した電圧で第６のスイッチを
オンに駆動して第２の能動素子を強制的にオフにする。
なった後、再びトランス１の２次巻線Ｎ２に電圧Ｖ２が
発生した場合、第２の能動素子（例えば、ＭＯＳ−ＦＥ
Ｔ）が双方向性の素子であると、オンになっている第２
の能動素子を介して２次巻線Ｎ２から電流が流れる。こ
の時の電流で前記電圧発生手段に基準値を超える電圧が
発生する。そして前記発生した電圧で第６のスイッチを
オンに駆動して第２の能動素子を強制的にオフにする。
【００６７】従って、第１の能動素子がオンになり第２
の能動素子がオフになり、以降、第１の能動素子と第２
の能動素子が交互にオン／オフを繰り返す。このように
して、簡単な回路構成（従来例１の回路に比べて）で、
整流側の第１の能動素子とフライホイール側の第２の能
動素子を交互に、かつ確実にオン／オフ駆動して出力を
安定化する同期整流回路が実現できる。
の能動素子がオフになり、以降、第１の能動素子と第２
の能動素子が交互にオン／オフを繰り返す。このように
して、簡単な回路構成（従来例１の回路に比べて）で、
整流側の第１の能動素子とフライホイール側の第２の能
動素子を交互に、かつ確実にオン／オフ駆動して出力を
安定化する同期整流回路が実現できる。
【００６８】また、前記のようにして第１の能動素子と
第２の能動素子が交互にオン／オフ動作している時、信
号停止、停電等が発生し、１次巻線Ｎ１を駆動するスイ
ッチング素子の動作が停止した場合、第２の能動素子に
基準値を超える過渡的な大電流（例えば、冗長運転時に
他の正常な回路からの回り込む電流）が流れると、電圧
発生手段に基準値を超える電圧が発生する。そして前記
発生した電圧で第６のスイッチをオンに駆動して第２の
能動素子を強制的にオフにする。
第２の能動素子が交互にオン／オフ動作している時、信
号停止、停電等が発生し、１次巻線Ｎ１を駆動するスイ
ッチング素子の動作が停止した場合、第２の能動素子に
基準値を超える過渡的な大電流（例えば、冗長運転時に
他の正常な回路からの回り込む電流）が流れると、電圧
発生手段に基準値を超える電圧が発生する。そして前記
発生した電圧で第６のスイッチをオンに駆動して第２の
能動素子を強制的にオフにする。
【００６９】このようにすれば、停電等が発生したよう
な場合、整流側の第２の能動素子が一旦オンになり、チ
ョークコイルに逆起電圧が発生している間中、第２の能
動素子がオンとなったままとなって、前記第２の能動素
子に過大な電流が流れ続け、遂には電流オーバーで素子
破損する、というような事態は回避できる。また、冗長
運転で１台を停止した時において、他の正常運転してい
る回路から第２の能動素子に電流が回り込み、負荷電流
が不足する、という事態も回避できる。
な場合、整流側の第２の能動素子が一旦オンになり、チ
ョークコイルに逆起電圧が発生している間中、第２の能
動素子がオンとなったままとなって、前記第２の能動素
子に過大な電流が流れ続け、遂には電流オーバーで素子
破損する、というような事態は回避できる。また、冗長
運転で１台を停止した時において、他の正常運転してい
る回路から第２の能動素子に電流が回り込み、負荷電流
が不足する、という事態も回避できる。
【００７０】
【発明の実施の形態】以下、発明の実施の形態を図面に
基づいて詳細に説明する。 §１：例１の回路構成の説明・・・図２参照 図２は例１の回路図である。以下、図２に基づいて例１
の回路構成を説明する。例１の回路はトランスの出力で
整流側の能動素子とフライホイール側の能動素子を駆動
する同期整流型スイッチングレギュレータの回路例であ
り、前記従来例と同様にＤＣ−ＤＣコンバータとして構
成した例である。この回路では、整流側の第１の能動素
子とフライホイール側の第２の能動素子をＮチャンネル
のＭＯＳ型電界効果トランジスタ（以下「ＭＯＳ−ＦＥ
Ｔ」と記す）で構成し、前記２つのＭＯＳ−ＦＥＴを交
互に、かつ確実にオン／オフ駆動できるようにした。
基づいて詳細に説明する。 §１：例１の回路構成の説明・・・図２参照 図２は例１の回路図である。以下、図２に基づいて例１
の回路構成を説明する。例１の回路はトランスの出力で
整流側の能動素子とフライホイール側の能動素子を駆動
する同期整流型スイッチングレギュレータの回路例であ
り、前記従来例と同様にＤＣ−ＤＣコンバータとして構
成した例である。この回路では、整流側の第１の能動素
子とフライホイール側の第２の能動素子をＮチャンネル
のＭＯＳ型電界効果トランジスタ（以下「ＭＯＳ−ＦＥ
Ｔ」と記す）で構成し、前記２つのＭＯＳ−ＦＥＴを交
互に、かつ確実にオン／オフ駆動できるようにした。
【００７１】この回路には１次巻線Ｎ１、２次巻線Ｎ
２、及び３次巻線Ｎ３を備えたトランス１が設けてあ
り、該トランス１の出力で３つのＮチャンネル型ＭＯＳ
−ＦＥＴＱ１、Ｑ２、Ｑ３を駆動するように構成してあ
る。この場合、ＭＯＳ−ＦＥＴＱ１が整流側のＭＯＳ−
ＦＥＴ、ＭＯＳ−ＦＥＴＱ２がフライホイール側のＭＯ
Ｓ−ＦＥＴ、ＭＯＳ−ＦＥＴＱ３が第１のスイッチ（サ
ブスイッチ）としてのＭＯＳ−ＦＥＴである。
２、及び３次巻線Ｎ３を備えたトランス１が設けてあ
り、該トランス１の出力で３つのＮチャンネル型ＭＯＳ
−ＦＥＴＱ１、Ｑ２、Ｑ３を駆動するように構成してあ
る。この場合、ＭＯＳ−ＦＥＴＱ１が整流側のＭＯＳ−
ＦＥＴ、ＭＯＳ−ＦＥＴＱ２がフライホイール側のＭＯ
Ｓ−ＦＥＴ、ＭＯＳ−ＦＥＴＱ３が第１のスイッチ（サ
ブスイッチ）としてのＭＯＳ−ＦＥＴである。
【００７２】トランス１の１次巻線Ｎ１には、バイポー
ラ型のスイッチングトランジスタ２が直列接続してあ
り、該スイッチングトランジスタ２によりトランス１の
１次巻線Ｎ１を駆動する。この場合、スイッチングトラ
ンジスタ２のベースは、抵抗Ｒ３（ベース抵抗）を介し
て制御回路３が接続されており、該制御回路３内のＰＷ
Ｍ制御部４によりＰＷＭ（パルス幅変調）制御されるよ
うに構成されている。
ラ型のスイッチングトランジスタ２が直列接続してあ
り、該スイッチングトランジスタ２によりトランス１の
１次巻線Ｎ１を駆動する。この場合、スイッチングトラ
ンジスタ２のベースは、抵抗Ｒ３（ベース抵抗）を介し
て制御回路３が接続されており、該制御回路３内のＰＷ
Ｍ制御部４によりＰＷＭ（パルス幅変調）制御されるよ
うに構成されている。
【００７３】前記制御回路３は出力端子Ｔ１に接続さ
れ、該出力端子Ｔ１の出力電圧ＶO を入力してスイッチ
ングトランジスタ２をＰＷＭ制御し、前記出力電圧ＶO
が一定値となるようにする。なお、Ｖｉはトランス１の
入力電圧であり、ＰはＰＷＭ制御部４から出力されるＰ
ＷＭ駆動パルスである。また、出力端子Ｔ２側は０Ｖ
（ＧＮＤ電位）である。
れ、該出力端子Ｔ１の出力電圧ＶO を入力してスイッチ
ングトランジスタ２をＰＷＭ制御し、前記出力電圧ＶO
が一定値となるようにする。なお、Ｖｉはトランス１の
入力電圧であり、ＰはＰＷＭ制御部４から出力されるＰ
ＷＭ駆動パルスである。また、出力端子Ｔ２側は０Ｖ
（ＧＮＤ電位）である。
【００７４】トランス１の２次巻線Ｎ２には、整流側の
ＭＯＳ−ＦＥＴＱ１とフライホイール側のＭＯＳ−ＦＥ
ＴＱ２が接続されると共に、チョークコイルＬ、出力用
コンデンサＣが接続されている。そして、出力用コンデ
ンサＣの端子が出力端子Ｔ１、Ｔ２に接続されている。
ＭＯＳ−ＦＥＴＱ１とフライホイール側のＭＯＳ−ＦＥ
ＴＱ２が接続されると共に、チョークコイルＬ、出力用
コンデンサＣが接続されている。そして、出力用コンデ
ンサＣの端子が出力端子Ｔ１、Ｔ２に接続されている。
【００７５】前記チョークコイルＬはコアに巻いたコイ
ルであり、該チョークコイルからの誘起電圧をＭＯＳ−
ＦＥＴＱ２のゲートＧへ印加するために、前記コアに対
しチョークコイルと一緒に誘起電圧取り出し用のコイル
５が巻いてある。すなわち、フライホイール側ＭＯＳ−
ＦＥＴＱ２をチョークコイルＬの電圧で駆動するために
前記コイル５が巻いてある。なお、コイル５の巻数を調
節することで誘起電圧の大きさを変化させることができ
る。
ルであり、該チョークコイルからの誘起電圧をＭＯＳ−
ＦＥＴＱ２のゲートＧへ印加するために、前記コアに対
しチョークコイルと一緒に誘起電圧取り出し用のコイル
５が巻いてある。すなわち、フライホイール側ＭＯＳ−
ＦＥＴＱ２をチョークコイルＬの電圧で駆動するために
前記コイル５が巻いてある。なお、コイル５の巻数を調
節することで誘起電圧の大きさを変化させることができ
る。
【００７６】そして、フライホイール側のＭＯＳ−ＦＥ
ＴＱ２のゲートＧ−ソースＳ間には、抵抗Ｒ２（ゲート
抵抗）、逆流防止用のダイオードｄ１、コイル５からな
る第１の直列回路と、抵抗Ｒ４、ＭＯＳ−ＦＥＴＱ３か
らなる第２の直列回路が並列接続されている。前記第１
の直列回路はＭＯＳ−ＦＥＴＱ２のゲートＧに対し、チ
ョークコイルＬで発生した電圧を印加するための回路で
あり、前記第２の直列回路はＭＯＳ−ＦＥＴＱ２のゲー
トＧ−ソースＳ間を短絡して、該ＭＯＳ−ＦＥＴＱ２を
強制的にオフにするための回路である。
ＴＱ２のゲートＧ−ソースＳ間には、抵抗Ｒ２（ゲート
抵抗）、逆流防止用のダイオードｄ１、コイル５からな
る第１の直列回路と、抵抗Ｒ４、ＭＯＳ−ＦＥＴＱ３か
らなる第２の直列回路が並列接続されている。前記第１
の直列回路はＭＯＳ−ＦＥＴＱ２のゲートＧに対し、チ
ョークコイルＬで発生した電圧を印加するための回路で
あり、前記第２の直列回路はＭＯＳ−ＦＥＴＱ２のゲー
トＧ−ソースＳ間を短絡して、該ＭＯＳ−ＦＥＴＱ２を
強制的にオフにするための回路である。
【００７７】トランス１の３次巻線Ｎ３は抵抗Ｒ１（ゲ
ート抵抗）を介してＭＯＳ−ＦＥＴＱ１のゲートＧに接
続すると共に、抵抗Ｒ５を介してＭＯＳ−ＦＥＴＱ３の
ゲートＧに接続する。この接続によりトランス１の３次
巻線Ｎ３に発生した電圧でＭＯＳ−ＦＥＴＱ１とＭＯＳ
−ＦＥＴＱ３をオン／オフ駆動するようになっている。
ート抵抗）を介してＭＯＳ−ＦＥＴＱ１のゲートＧに接
続すると共に、抵抗Ｒ５を介してＭＯＳ−ＦＥＴＱ３の
ゲートＧに接続する。この接続によりトランス１の３次
巻線Ｎ３に発生した電圧でＭＯＳ−ＦＥＴＱ１とＭＯＳ
−ＦＥＴＱ３をオン／オフ駆動するようになっている。
【００７８】前記のようにＭＯＳ−ＦＥＴＱ１、Ｑ２、
Ｑ３はＮチャンネルのＭＯＳ−ＦＥＴであり、その内部
には寄生ダイオードＤ１、Ｄ２、Ｄ３（内蔵ダイオー
ド）が図示極性で接続されている。また、前記ＭＯＳ−
ＦＥＴＱ１のゲートＧ−ソースＳ間には、ゲートＧ−ソ
ースＳ間容量が存在する。なお、前記抵抗Ｒ１、Ｒ２、
Ｒ４、Ｒ５はそれぞれＭＯＳ−ＦＥＴＱ１、Ｑ２、Ｑ３
のゲート抵抗を構成している。
Ｑ３はＮチャンネルのＭＯＳ−ＦＥＴであり、その内部
には寄生ダイオードＤ１、Ｄ２、Ｄ３（内蔵ダイオー
ド）が図示極性で接続されている。また、前記ＭＯＳ−
ＦＥＴＱ１のゲートＧ−ソースＳ間には、ゲートＧ−ソ
ースＳ間容量が存在する。なお、前記抵抗Ｒ１、Ｒ２、
Ｒ４、Ｒ５はそれぞれＭＯＳ−ＦＥＴＱ１、Ｑ２、Ｑ３
のゲート抵抗を構成している。
【００７９】前記のように接続することで、整流側のＭ
ＯＳ−ＦＥＴＱ１はトランス１の３次巻線Ｎ３に発生す
る電圧で駆動され、フライホイール側のＭＯＳ−ＦＥＴ
Ｑ２はチョークコイルＬに発生するチョークコイル電圧
（コイル５に誘起した電圧）で駆動され、短絡用の第１
のスイッチであるＭＯＳ−ＦＥＴＱ３はトランス１の３
次巻線Ｎ３に発生する電圧（誘起電圧）で駆動されるよ
うに構成する。
ＯＳ−ＦＥＴＱ１はトランス１の３次巻線Ｎ３に発生す
る電圧で駆動され、フライホイール側のＭＯＳ−ＦＥＴ
Ｑ２はチョークコイルＬに発生するチョークコイル電圧
（コイル５に誘起した電圧）で駆動され、短絡用の第１
のスイッチであるＭＯＳ−ＦＥＴＱ３はトランス１の３
次巻線Ｎ３に発生する電圧（誘起電圧）で駆動されるよ
うに構成する。
【００８０】§２：例１の回路の動作説明・・・図３、
図４参照 図３は例１の回路動作説明図、図４は例１の回路のタイ
ミングチャートである。以下、図３、図４に基づいて例
１の回路の動作を説明する。図３において、トランス１
の１次巻線Ｎ１に発生する電圧をＶ１、２次巻線Ｎ２に
発生する電圧をＶ２、３次巻線Ｎ３に発生する電圧をＶ
３とし、各電圧Ｖ１、Ｖ２、Ｖ３の極性を図示の方向と
する。また、チョークコイルＬに発生する電圧及びコイ
ル５に発生する電圧の極性も図示の通りとする。
図４参照 図３は例１の回路動作説明図、図４は例１の回路のタイ
ミングチャートである。以下、図３、図４に基づいて例
１の回路の動作を説明する。図３において、トランス１
の１次巻線Ｎ１に発生する電圧をＶ１、２次巻線Ｎ２に
発生する電圧をＶ２、３次巻線Ｎ３に発生する電圧をＶ
３とし、各電圧Ｖ１、Ｖ２、Ｖ３の極性を図示の方向と
する。また、チョークコイルＬに発生する電圧及びコイ
ル５に発生する電圧の極性も図示の通りとする。
【００８１】また、図４において、はスイッチングト
ランジスタ２のベースに入力するＰＷＭ駆動パルスＰ、
はトランス１の２次巻線Ｎ２に発生する電圧Ｖ２、及
び３次巻線Ｎ３に発生する電圧Ｖ３、はチョークコイ
ルＬに発生する電圧ＶＬ１、はＭＯＳ−ＦＥＴＱ１の
動作状態（オン／オフ状態）、はＭＯＳ−ＦＥＴＱ２
の動作状態、はＭＯＳ−ＦＥＴＱ３の動作状態を示
す。なお、横軸に示したｔ１、ｔ２、ｔ３・・・は各タ
イミング（時刻）を示す。更に、Ｈはハイレベル、Ｌは
ローレベルを示す。
ランジスタ２のベースに入力するＰＷＭ駆動パルスＰ、
はトランス１の２次巻線Ｎ２に発生する電圧Ｖ２、及
び３次巻線Ｎ３に発生する電圧Ｖ３、はチョークコイ
ルＬに発生する電圧ＶＬ１、はＭＯＳ−ＦＥＴＱ１の
動作状態（オン／オフ状態）、はＭＯＳ−ＦＥＴＱ２
の動作状態、はＭＯＳ−ＦＥＴＱ３の動作状態を示
す。なお、横軸に示したｔ１、ｔ２、ｔ３・・・は各タ
イミング（時刻）を示す。更に、Ｈはハイレベル、Ｌは
ローレベルを示す。
【００８２】前記制御回路３が動作を開始すると、ＰＷ
Ｍ制御部４はＰＷＭ駆動パルスＰを出力し、スイッチン
グトランジスタ２のベースに印加する（図４の参
照）。そのため、スイッチングトランジスタ２は前記Ｐ
ＷＭ駆動パルスＰによりオン／オフ動作を繰り返す。前
記のようにしてスイッチングトランジスタ２がオン／オ
フ動作を行うと、該スイッチングトランジスタ２がオン
になった時、入力電圧Ｖｉによりトランス１の１次巻線
Ｎ１には励磁電流が流れ、該１次巻線Ｎ１に図示矢印方
向の電圧Ｖ１（ａ点側が＋、ｂ点側が−）が発生する。
Ｍ制御部４はＰＷＭ駆動パルスＰを出力し、スイッチン
グトランジスタ２のベースに印加する（図４の参
照）。そのため、スイッチングトランジスタ２は前記Ｐ
ＷＭ駆動パルスＰによりオン／オフ動作を繰り返す。前
記のようにしてスイッチングトランジスタ２がオン／オ
フ動作を行うと、該スイッチングトランジスタ２がオン
になった時、入力電圧Ｖｉによりトランス１の１次巻線
Ｎ１には励磁電流が流れ、該１次巻線Ｎ１に図示矢印方
向の電圧Ｖ１（ａ点側が＋、ｂ点側が−）が発生する。
【００８３】これと同時に、トランス１の２次巻線Ｎ
２、及び３次巻線Ｎ３にはそれぞれ図示矢印方向の電圧
Ｖ２、Ｖ３が発生する。すなわち、１次巻線Ｎ１にはａ
点側が＋でｂ点側が−の電圧Ｖ１が発生し、２次巻線Ｎ
２にはｅ点側が＋でｆ点側が−の電圧Ｖ２が発生し、３
次巻線Ｎ３にはｇ点側が＋でｈ点側が−の電圧Ｖ３が発
生する。
２、及び３次巻線Ｎ３にはそれぞれ図示矢印方向の電圧
Ｖ２、Ｖ３が発生する。すなわち、１次巻線Ｎ１にはａ
点側が＋でｂ点側が−の電圧Ｖ１が発生し、２次巻線Ｎ
２にはｅ点側が＋でｆ点側が−の電圧Ｖ２が発生し、３
次巻線Ｎ３にはｇ点側が＋でｈ点側が−の電圧Ｖ３が発
生する。
【００８４】一方、スイッチングトランジスタ２がオフ
になると、トランス１の各巻線には前記と逆極性の電圧
が発生する。すなわち、１次巻線Ｎ１にはａ点側が−で
ｂ点側が＋の電圧（これを「−Ｖ１」と記す）が発生
し、２次巻線Ｎ２にはｅ点側が−でｆ点側が＋の電圧
（これを「−Ｖ２」と記す）が発生し、３次巻線Ｎ３に
はｇ点側が−でｈ点側が＋の電圧（これを「−Ｖ３」と
記す）が発生する（図４の参照）。
になると、トランス１の各巻線には前記と逆極性の電圧
が発生する。すなわち、１次巻線Ｎ１にはａ点側が−で
ｂ点側が＋の電圧（これを「−Ｖ１」と記す）が発生
し、２次巻線Ｎ２にはｅ点側が−でｆ点側が＋の電圧
（これを「−Ｖ２」と記す）が発生し、３次巻線Ｎ３に
はｇ点側が−でｈ点側が＋の電圧（これを「−Ｖ３」と
記す）が発生する（図４の参照）。
【００８５】例えば、タイミングｔ１〜ｔ２、ｔ４〜ｔ
５、ｔ７〜ｔ８で入力パルスＰがハイレベルＨになり、
ｔ２〜ｔ４、ｔ５〜ｔ７、ｔ８〜で入力パルスＰがロー
レベルＬになったとすると、タイミングｔ１〜ｔ２、ｔ
４〜ｔ５、ｔ７〜ｔ８でスイッチングトランジスタ２が
オンになり、ｔ２〜ｔ４、ｔ５〜ｔ７、ｔ８〜でスイッ
チングトランジスタ２がオフになる。
５、ｔ７〜ｔ８で入力パルスＰがハイレベルＨになり、
ｔ２〜ｔ４、ｔ５〜ｔ７、ｔ８〜で入力パルスＰがロー
レベルＬになったとすると、タイミングｔ１〜ｔ２、ｔ
４〜ｔ５、ｔ７〜ｔ８でスイッチングトランジスタ２が
オンになり、ｔ２〜ｔ４、ｔ５〜ｔ７、ｔ８〜でスイッ
チングトランジスタ２がオフになる。
【００８６】その結果、タイミングｔ１〜ｔ２、ｔ４〜
ｔ５、ｔ７〜ｔ８で２次巻線Ｎ２に電圧Ｖ２が発生し、
３次巻線Ｎ３に電圧Ｖ３（図示極性の電圧）が発生す
る。また、タイミングｔ２〜ｔ３、ｔ５〜ｔ６、ｔ８〜
で２次巻線Ｎ２に−Ｖ２が発生し、３次巻線Ｎ３に電圧
−Ｖ３が発生する。この場合、トランス１の特性上、タ
イミングｔ１〜ｔ２、ｔ４〜ｔ５、ｔ７〜ｔ８での各電
圧Ｖ２、Ｖ３の面積Ｓ１と、タイミングｔ２〜ｔ３、ｔ
５〜ｔ６、ｔ８〜での各電圧−Ｖ２、−Ｖ３の面積Ｓ２
と等しくなる（Ｓ１＝Ｓ２）ため、前記のような電圧が
発生する。
ｔ５、ｔ７〜ｔ８で２次巻線Ｎ２に電圧Ｖ２が発生し、
３次巻線Ｎ３に電圧Ｖ３（図示極性の電圧）が発生す
る。また、タイミングｔ２〜ｔ３、ｔ５〜ｔ６、ｔ８〜
で２次巻線Ｎ２に−Ｖ２が発生し、３次巻線Ｎ３に電圧
−Ｖ３が発生する。この場合、トランス１の特性上、タ
イミングｔ１〜ｔ２、ｔ４〜ｔ５、ｔ７〜ｔ８での各電
圧Ｖ２、Ｖ３の面積Ｓ１と、タイミングｔ２〜ｔ３、ｔ
５〜ｔ６、ｔ８〜での各電圧−Ｖ２、−Ｖ３の面積Ｓ２
と等しくなる（Ｓ１＝Ｓ２）ため、前記のような電圧が
発生する。
【００８７】また、タイミングｔ１〜ｔ２、ｔ４〜ｔ
５、ｔ７〜ｔ８で電圧Ｖ２、Ｖ３が発生すると、ＭＯＳ
−ＦＥＴＱ１、Ｑ３がオン、ＭＯＳ−ＦＥＴＱ２がオフ
となり、チョークコイルＬに電流が流れて電圧ＶＬ１
（ｋ点側が＋、ｊ点側が−）が発生するが、タイミング
ｔ２〜ｔ４、ｔ５〜ｔ７、ｔ８〜ではＭＯＳ−ＦＥＴＱ
１がオフになるため、トランス１からの電圧は供給され
ないため、チョークコイルＬに電圧−ＶＬ１（ｋ点側が
−、ｊ点側が＋）、すなわち、逆起電圧が発生する（図
４の参照）。
５、ｔ７〜ｔ８で電圧Ｖ２、Ｖ３が発生すると、ＭＯＳ
−ＦＥＴＱ１、Ｑ３がオン、ＭＯＳ−ＦＥＴＱ２がオフ
となり、チョークコイルＬに電流が流れて電圧ＶＬ１
（ｋ点側が＋、ｊ点側が−）が発生するが、タイミング
ｔ２〜ｔ４、ｔ５〜ｔ７、ｔ８〜ではＭＯＳ−ＦＥＴＱ
１がオフになるため、トランス１からの電圧は供給され
ないため、チョークコイルＬに電圧−ＶＬ１（ｋ点側が
−、ｊ点側が＋）、すなわち、逆起電圧が発生する（図
４の参照）。
【００８８】例えば、タイミングｔ１で３次巻線Ｎ３に
電圧Ｖ３（ｇ点側が＋、ｈ点側が−）が発生すると、Ｍ
ＯＳ−ＦＥＴＱ１、Ｑ３の各ゲートＧにはハイレベルの
電圧Ｖ３が印加し、該ＭＯＳ−ＦＥＴＱ１、Ｑ３がオン
になる。この時、ＭＯＳ−ＦＥＴＱ３がオンになること
で、ＭＯＳ−ＦＥＴＱ２のゲートＧ−ソースＳ間は短絡
され、ＭＯＳ−ＦＥＴＱ２はオフとなる（図４の、
、参照）。
電圧Ｖ３（ｇ点側が＋、ｈ点側が−）が発生すると、Ｍ
ＯＳ−ＦＥＴＱ１、Ｑ３の各ゲートＧにはハイレベルの
電圧Ｖ３が印加し、該ＭＯＳ−ＦＥＴＱ１、Ｑ３がオン
になる。この時、ＭＯＳ−ＦＥＴＱ３がオンになること
で、ＭＯＳ−ＦＥＴＱ２のゲートＧ−ソースＳ間は短絡
され、ＭＯＳ−ＦＥＴＱ２はオフとなる（図４の、
、参照）。
【００８９】このため、トランス１の２次巻線Ｎ２に発
生した電圧Ｖ２により、Ｎ２→Ｌ→Ｃ→ＭＯＳ−ＦＥＴ
Ｑ１→Ｎ２の経路で電流が流れ、出力用コンデンサＣを
充電する。この時流れる電流によりチョークコイルＬに
は図示極性の電圧ＶＬ１が発生し、コイル５には図示極
性の電圧（ｍ点側が＋、ｎ点側が−のチョークコイル電
圧）が誘起する。しかし、前記チョークコイル電圧はＭ
ＯＳ−ＦＥＴＱ２のゲートＧ側が−極性なので、ＭＯＳ
−ＦＥＴＱ２はオフのままである。
生した電圧Ｖ２により、Ｎ２→Ｌ→Ｃ→ＭＯＳ−ＦＥＴ
Ｑ１→Ｎ２の経路で電流が流れ、出力用コンデンサＣを
充電する。この時流れる電流によりチョークコイルＬに
は図示極性の電圧ＶＬ１が発生し、コイル５には図示極
性の電圧（ｍ点側が＋、ｎ点側が−のチョークコイル電
圧）が誘起する。しかし、前記チョークコイル電圧はＭ
ＯＳ−ＦＥＴＱ２のゲートＧ側が−極性なので、ＭＯＳ
−ＦＥＴＱ２はオフのままである。
【００９０】その後タイミングｔ２において、２次巻線
Ｎ２に発生する電圧、及び３次巻線Ｎ３に発生する電圧
が逆極性の電圧−Ｖ２、−Ｖ３に変化すると、ＭＯＳ−
ＦＥＴＱ１、及びＱ３のゲートＧにはローレベルの電圧
が印加し、ＭＯＳ−ＦＥＴＱ１、及びＱ３はオフにな
る。
Ｎ２に発生する電圧、及び３次巻線Ｎ３に発生する電圧
が逆極性の電圧−Ｖ２、−Ｖ３に変化すると、ＭＯＳ−
ＦＥＴＱ１、及びＱ３のゲートＧにはローレベルの電圧
が印加し、ＭＯＳ−ＦＥＴＱ１、及びＱ３はオフにな
る。
【００９１】そのため、チョークコイルＬには前記電圧
Ｖ２が供給されなくなり、逆起電圧−ＶＬ１が発生す
る。その結果、コイル５には前記と逆極性の電圧（ｎ点
側が＋、ｍ点側が−）が発生し、ダイオードｄ１、抵抗
Ｒ２を介してＭＯＳ−ＦＥＴＱ２のゲートＧにハイレベ
ルの電圧を印加するので、ＭＯＳ−ＦＥＴＱ２がオンに
なる。
Ｖ２が供給されなくなり、逆起電圧−ＶＬ１が発生す
る。その結果、コイル５には前記と逆極性の電圧（ｎ点
側が＋、ｍ点側が−）が発生し、ダイオードｄ１、抵抗
Ｒ２を介してＭＯＳ−ＦＥＴＱ２のゲートＧにハイレベ
ルの電圧を印加するので、ＭＯＳ−ＦＥＴＱ２がオンに
なる。
【００９２】この場合、ＭＯＳ−ＦＥＴＱ３がオフにな
ることで、コイル５に発生した電圧により、コイル５→
ダイオードｄ１→抵抗Ｒ２→ＭＯＳ−ＦＥＴＱ２のゲー
トＧ−ソースＳ間容量→コイル５の経路で電流が流れ、
ＭＯＳ−ＦＥＴＱ２のゲートＧ−ソースＳ間容量が充電
されてゲートＧの電位が所定値まで上昇すると、該ＭＯ
Ｓ−ＦＥＴＱ２はオンになる。
ることで、コイル５に発生した電圧により、コイル５→
ダイオードｄ１→抵抗Ｒ２→ＭＯＳ−ＦＥＴＱ２のゲー
トＧ−ソースＳ間容量→コイル５の経路で電流が流れ、
ＭＯＳ−ＦＥＴＱ２のゲートＧ−ソースＳ間容量が充電
されてゲートＧの電位が所定値まで上昇すると、該ＭＯ
Ｓ−ＦＥＴＱ２はオンになる。
【００９３】前記のようにしてタイミングｔ２でＭＯＳ
−ＦＥＴＱ１、Ｑ３がオフになり、ＭＯＳ−ＦＥＴＱ２
がオンになると、チョークコイルＬに蓄積された電磁エ
ネルギーにより、Ｌ→Ｃ→Ｑ２→Ｌの経路でフライホイ
ール電流が流れ、出力用コンデンサＣを充電する。
−ＦＥＴＱ１、Ｑ３がオフになり、ＭＯＳ−ＦＥＴＱ２
がオンになると、チョークコイルＬに蓄積された電磁エ
ネルギーにより、Ｌ→Ｃ→Ｑ２→Ｌの経路でフライホイ
ール電流が流れ、出力用コンデンサＣを充電する。
【００９４】その後、タイミングｔ４において、再び、
トランス１の２次巻線Ｎ２、及び３次巻線Ｎ３にＶ２、
Ｖ３が発生すると、前記電流Ｖ３によりＭＯＳ−ＦＥＴ
Ｑ１、及びＱ３がオンになる。このため、ＭＯＳ−ＦＥ
ＴＱ２のゲートＧにはオン状態のＭＯＳ−ＦＥＴＱ３に
よりゲートＧ−ソースＳ間が短絡され、該ＭＯＳ−ＦＥ
ＴＱ２は強制的にオフにされる。
トランス１の２次巻線Ｎ２、及び３次巻線Ｎ３にＶ２、
Ｖ３が発生すると、前記電流Ｖ３によりＭＯＳ−ＦＥＴ
Ｑ１、及びＱ３がオンになる。このため、ＭＯＳ−ＦＥ
ＴＱ２のゲートＧにはオン状態のＭＯＳ−ＦＥＴＱ３に
よりゲートＧ−ソースＳ間が短絡され、該ＭＯＳ−ＦＥ
ＴＱ２は強制的にオフにされる。
【００９５】従って、前記フライホイール電流は強制的
に遮断されると同時に、トランス１の２次巻線Ｎ２に発
生した電圧Ｖ２により、Ｎ２→Ｌ→Ｃ→Ｑ１→Ｎ２の経
路で電流が流れ出力用コンデンサＣを充電する。この時
流れる電流によりチョークコイルＬには図示極性の電圧
ＶＬ１が発生し、コイル５には図示極性の電圧（ｍ点側
が＋、ｎ点側が−のチョークコイル電圧）が誘起する。
しかし、前記チョークコイル電圧はＭＯＳ−ＦＥＴＱ２
のゲートＧ側が−極性なので、ＭＯＳ−ＦＥＴＱ２はオ
フのままである。
に遮断されると同時に、トランス１の２次巻線Ｎ２に発
生した電圧Ｖ２により、Ｎ２→Ｌ→Ｃ→Ｑ１→Ｎ２の経
路で電流が流れ出力用コンデンサＣを充電する。この時
流れる電流によりチョークコイルＬには図示極性の電圧
ＶＬ１が発生し、コイル５には図示極性の電圧（ｍ点側
が＋、ｎ点側が−のチョークコイル電圧）が誘起する。
しかし、前記チョークコイル電圧はＭＯＳ−ＦＥＴＱ２
のゲートＧ側が−極性なので、ＭＯＳ−ＦＥＴＱ２はオ
フのままである。
【００９６】以降、トランス１の２次巻線Ｎ２、及び３
次巻線Ｎ３に発生する電圧の変化に応じてＭＯＳ−ＦＥ
ＴＱ１、Ｑ３と、Ｑ２が交互にオン／オフ駆動され、出
力用コンデンサＣに一定の直流出力電圧が得られる。こ
の場合、制御回路３では出力用コンデンサＣ電圧が常に
一定値となるように、スイッチングトランジスタ２のＰ
ＷＭ制御を行う。
次巻線Ｎ３に発生する電圧の変化に応じてＭＯＳ−ＦＥ
ＴＱ１、Ｑ３と、Ｑ２が交互にオン／オフ駆動され、出
力用コンデンサＣに一定の直流出力電圧が得られる。こ
の場合、制御回路３では出力用コンデンサＣ電圧が常に
一定値となるように、スイッチングトランジスタ２のＰ
ＷＭ制御を行う。
【００９７】前記のようにチョークコイルＬの電圧でフ
ライホイール側のＭＯＳ−ＦＥＴＱ２を駆動する回路に
おいて、整流側のＭＯＳ−ＦＥＴＱ１がオンになった場
合、フライホイール側のＭＯＳ−ＦＥＴＱ２をＭＯＳ−
ＦＥＴＱ３（第１のスイッチ）で強制的にオフにするこ
とができる。従って、簡単な回路構成（従来例１の回路
に比べて）で、整流側のＭＯＳ−ＦＥＴＱ１とフライホ
イール側のＭＯＳ−ＦＥＴＱ２を交互に、かつ確実にオ
ン／オフ駆動可能な同期整流回路が実現できる。
ライホイール側のＭＯＳ−ＦＥＴＱ２を駆動する回路に
おいて、整流側のＭＯＳ−ＦＥＴＱ１がオンになった場
合、フライホイール側のＭＯＳ−ＦＥＴＱ２をＭＯＳ−
ＦＥＴＱ３（第１のスイッチ）で強制的にオフにするこ
とができる。従って、簡単な回路構成（従来例１の回路
に比べて）で、整流側のＭＯＳ−ＦＥＴＱ１とフライホ
イール側のＭＯＳ−ＦＥＴＱ２を交互に、かつ確実にオ
ン／オフ駆動可能な同期整流回路が実現できる。
【００９８】また、前記のようにＭＯＳ−ＦＥＴＱ１及
びＭＯＳ−ＦＥＴＱ３がオンに駆動された場合、オンに
なったＭＯＳ−ＦＥＴＱ３でＭＯＳ−ＦＥＴＱ２を強制
的にオフすると共に、ＭＯＳ−ＦＥＴＱ１及びＭＯＳ−
ＦＥＴＱ３がオフの場合、ＭＯＳ−ＦＥＴＱ２をチョー
クコイルＬの逆起電圧でオンに駆動することができるの
で、整流側のＭＯＳ−ＦＥＴＱ１とフライホイール側の
ＭＯＳ−ＦＥＴＱ２を交互に、かつ確実にオン／オフ駆
動し、出力用コンデンサＣの出力電圧を安定化させるこ
とができる。
びＭＯＳ−ＦＥＴＱ３がオンに駆動された場合、オンに
なったＭＯＳ−ＦＥＴＱ３でＭＯＳ−ＦＥＴＱ２を強制
的にオフすると共に、ＭＯＳ−ＦＥＴＱ１及びＭＯＳ−
ＦＥＴＱ３がオフの場合、ＭＯＳ−ＦＥＴＱ２をチョー
クコイルＬの逆起電圧でオンに駆動することができるの
で、整流側のＭＯＳ−ＦＥＴＱ１とフライホイール側の
ＭＯＳ−ＦＥＴＱ２を交互に、かつ確実にオン／オフ駆
動し、出力用コンデンサＣの出力電圧を安定化させるこ
とができる。
【００９９】そのため、前記従来例２のように、フライ
ホイール側のＭＯＳ−ＦＥＴＱ２が一旦オンになり、チ
ョークコイルＬに逆起電圧が発生している間中、ＭＯＳ
−ＦＥＴＱ２がオンになったままとなって、これらの素
子に過大な電流が流れ続け、遂には電流オーバーで素子
破損する、というような事態は回避できる。
ホイール側のＭＯＳ−ＦＥＴＱ２が一旦オンになり、チ
ョークコイルＬに逆起電圧が発生している間中、ＭＯＳ
−ＦＥＴＱ２がオンになったままとなって、これらの素
子に過大な電流が流れ続け、遂には電流オーバーで素子
破損する、というような事態は回避できる。
【０１００】§３：例１の回路の運転時の説明と冗長運
転した場合の説明・・・図５参照 図５は例１の回路を冗長運転した場合の説明図である。
電源回路を構成する場合、一般的に冗長性を持たせた回
路構成とする場合がある。このような場合、複数のＤＣ
−ＤＣコンバータ（例１の回路）を並列に接続し、１つ
のＤＣ−ＤＣコンバータが故障しても他の正常なＤＣ−
ＤＣコンバータから負荷へ電力供給できるようにする。
転した場合の説明・・・図５参照 図５は例１の回路を冗長運転した場合の説明図である。
電源回路を構成する場合、一般的に冗長性を持たせた回
路構成とする場合がある。このような場合、複数のＤＣ
−ＤＣコンバータ（例１の回路）を並列に接続し、１つ
のＤＣ−ＤＣコンバータが故障しても他の正常なＤＣ−
ＤＣコンバータから負荷へ電力供給できるようにする。
【０１０１】例えば、図５に示したように、回路１、回
路２（例１のＤＣ−ＤＣコンバータ）を並列接続して冗
長性を持たせたとする。この回路では、共通の出力端子
Ｔ１、Ｔ２を負荷９に接続し、例えば、回路１が故障し
た場合でも正常動作している回路２から負荷９へ電力供
給ができるようにしている。ところが、前記回路の動作
中に非常事態等が発生し、回路の運転（或いは動作）を
即時停止させたい場合、電源供給を停止させたり、ＰＷ
Ｍ制御部４の動作を停止させたりする。また、回路の動
作中に停電が発生したような場合には、ＰＷＭ制御部４
の動作は停止する。
路２（例１のＤＣ−ＤＣコンバータ）を並列接続して冗
長性を持たせたとする。この回路では、共通の出力端子
Ｔ１、Ｔ２を負荷９に接続し、例えば、回路１が故障し
た場合でも正常動作している回路２から負荷９へ電力供
給ができるようにしている。ところが、前記回路の動作
中に非常事態等が発生し、回路の運転（或いは動作）を
即時停止させたい場合、電源供給を停止させたり、ＰＷ
Ｍ制御部４の動作を停止させたりする。また、回路の動
作中に停電が発生したような場合には、ＰＷＭ制御部４
の動作は停止する。
【０１０２】このような場合、スイッチングトランジス
タ２のオン／オフ動作が停止するので、トランス１の巻
線電圧が消失しＭＯＳ−ＦＥＴＱ３がオンにできなくな
る。そのため、ＭＯＳ−ＦＥＴＱ２がオンのままとな
り、チョークコイルＬの電磁エネルギーによりフライホ
イール電流が流れ続ける事態となる。その結果、ＭＯＳ
−ＦＥＴＱ２にはフライホイール電流が長時間流れ続け
て過熱し、ついには素子破損（過熱による破損）を引き
起こすこともある。
タ２のオン／オフ動作が停止するので、トランス１の巻
線電圧が消失しＭＯＳ−ＦＥＴＱ３がオンにできなくな
る。そのため、ＭＯＳ−ＦＥＴＱ２がオンのままとな
り、チョークコイルＬの電磁エネルギーによりフライホ
イール電流が流れ続ける事態となる。その結果、ＭＯＳ
−ＦＥＴＱ２にはフライホイール電流が長時間流れ続け
て過熱し、ついには素子破損（過熱による破損）を引き
起こすこともある。
【０１０３】また、例１の回路を複数台並列接続して冗
長運転していた場合には、１台の回路のスイッチングト
ランジスタ２が動作を停止すると、他の正常動作をして
いる回路の出力から、前記のようにオンのままとなった
ＭＯＳ−ＦＥＴＱ２に電流が回り込み、該オン状態のＭ
ＯＳ−ＦＥＴＱ２に過電流が流れたり、負荷電流不足と
なることがある。
長運転していた場合には、１台の回路のスイッチングト
ランジスタ２が動作を停止すると、他の正常動作をして
いる回路の出力から、前記のようにオンのままとなった
ＭＯＳ−ＦＥＴＱ２に電流が回り込み、該オン状態のＭ
ＯＳ−ＦＥＴＱ２に過電流が流れたり、負荷電流不足と
なることがある。
【０１０４】例えば、回路１のスイッチングトランジス
タ２が信号停止、或いは停電等により動作を停止する
と、回路１のＭＯＳ−ＦＥＴＱ２がチョークコイルＬの
逆起電圧でオンのままになることがある。このような場
合、回路２が正常動作をしていれば、回路２の出力→回
路１のｊ点→回路１のチョークコイルＬ→回路１のｋ点
→回路１のＱ２→回路１のｒ点→回路１のｓ点の経路で
電流が流れる（通常のフライホイール電流と逆向きの電
流）。また、回路１の出力用コンデンサＣの容量が大き
い場合も前記と同じ経路で電流が流れることがある。
タ２が信号停止、或いは停電等により動作を停止する
と、回路１のＭＯＳ−ＦＥＴＱ２がチョークコイルＬの
逆起電圧でオンのままになることがある。このような場
合、回路２が正常動作をしていれば、回路２の出力→回
路１のｊ点→回路１のチョークコイルＬ→回路１のｋ点
→回路１のＱ２→回路１のｒ点→回路１のｓ点の経路で
電流が流れる（通常のフライホイール電流と逆向きの電
流）。また、回路１の出力用コンデンサＣの容量が大き
い場合も前記と同じ経路で電流が流れることがある。
【０１０５】すなわち、例１の回路では、電源が正常で
スイッチングトランジスタ２が正常にオン／オフ動作を
繰り返している間は、整流側のＭＯＳ−ＦＥＴＱ１とフ
ライホイール側のＭＯＳ−ＦＥＴＱ２を交互にオン／オ
フ駆動することができる。しかし、信号切断時や停電時
に前記スイッチングトランジスタ２が動作を停止した場
合には、ＭＯＳ−ＦＥＴＱ３がオンできず、フライホイ
ール側のＭＯＳ−ＦＥＴＱ２がオンのままとなり、該Ｍ
ＯＳ−ＦＥＴＱ２の電流オーバー、素子破損等が発生す
ることがある。
スイッチングトランジスタ２が正常にオン／オフ動作を
繰り返している間は、整流側のＭＯＳ−ＦＥＴＱ１とフ
ライホイール側のＭＯＳ−ＦＥＴＱ２を交互にオン／オ
フ駆動することができる。しかし、信号切断時や停電時
に前記スイッチングトランジスタ２が動作を停止した場
合には、ＭＯＳ−ＦＥＴＱ３がオンできず、フライホイ
ール側のＭＯＳ−ＦＥＴＱ２がオンのままとなり、該Ｍ
ＯＳ−ＦＥＴＱ２の電流オーバー、素子破損等が発生す
ることがある。
【０１０６】また、冗長運転で１台を停止した時におい
て、他の正常運転している回路から、前記のようにオン
のままとなったフライホイール側のＭＯＳ−ＦＥＴＱ２
に電流が回り込み、負荷電流が不足する。以下、前記の
ような問題点を改善した例について説明する。
て、他の正常運転している回路から、前記のようにオン
のままとなったフライホイール側のＭＯＳ−ＦＥＴＱ２
に電流が回り込み、負荷電流が不足する。以下、前記の
ような問題点を改善した例について説明する。
【０１０７】§４：例２の回路の説明・・・図６参照 図６は例２の回路図である。以下、図６に基づいて例２
の回路を説明する。前記のように例１の回路では、ＰＷ
Ｍ駆動信号の信号切断時や停電時にフライホイール側の
ＭＯＳ−ＦＥＴＱ２がオフできず、フライホイール側の
ＭＯＳ−ＦＥＴＱ２の電流オーバー、素子破損等が発生
することがある。また、冗長運転で１台（１つの回路）
を停止した場合、他の正常運転している回路から電流が
回り込み、負荷電流が不足する。例２の回路は前記のよ
うな点を改善した回路であり、以下、詳細に説明する。
の回路を説明する。前記のように例１の回路では、ＰＷ
Ｍ駆動信号の信号切断時や停電時にフライホイール側の
ＭＯＳ−ＦＥＴＱ２がオフできず、フライホイール側の
ＭＯＳ−ＦＥＴＱ２の電流オーバー、素子破損等が発生
することがある。また、冗長運転で１台（１つの回路）
を停止した場合、他の正常運転している回路から電流が
回り込み、負荷電流が不足する。例２の回路は前記のよ
うな点を改善した回路であり、以下、詳細に説明する。
【０１０８】例２の回路は、前記例１の回路にリモート
信号を検出するリモート信号検出手段（コンパレータ
６）を設けると共に、前記リモート信号検出手段（コン
パレータ６）の検出信号によりオン／オフ駆動されるバ
イポーラ型のトランジスタ７をフライホイール側ＭＯＳ
−ＦＥＴＱ２のゲートＧ−ソースＳ間に接続し、前記リ
モート信号検出手段が動作停止を指示する旨のリモート
信号を検出した場合、前記トランジスタ７をオンに駆動
し、オンになったトランジスタ７でフライホイール側Ｍ
ＯＳ−ＦＥＴＱ２のゲートＧ−ソースＳ間を短絡して強
制的にオフにするように構成した。
信号を検出するリモート信号検出手段（コンパレータ
６）を設けると共に、前記リモート信号検出手段（コン
パレータ６）の検出信号によりオン／オフ駆動されるバ
イポーラ型のトランジスタ７をフライホイール側ＭＯＳ
−ＦＥＴＱ２のゲートＧ−ソースＳ間に接続し、前記リ
モート信号検出手段が動作停止を指示する旨のリモート
信号を検出した場合、前記トランジスタ７をオンに駆動
し、オンになったトランジスタ７でフライホイール側Ｍ
ＯＳ−ＦＥＴＱ２のゲートＧ−ソースＳ間を短絡して強
制的にオフにするように構成した。
【０１０９】この場合、フライホイール側ＭＯＳ−ＦＥ
ＴＱ２のゲートＧ−ソースＳ間に、抵抗Ｒ２（ゲート抵
抗）、抵抗Ｒ７、トランジスタ７、ダイオードｄ２の直
列回路を接続すると共に、前記トランジスタ７のベース
には抵抗Ｒ６を介してコンパレータ６を接続する。な
お、他の構成は前記例１の回路と同じである。
ＴＱ２のゲートＧ−ソースＳ間に、抵抗Ｒ２（ゲート抵
抗）、抵抗Ｒ７、トランジスタ７、ダイオードｄ２の直
列回路を接続すると共に、前記トランジスタ７のベース
には抵抗Ｒ６を介してコンパレータ６を接続する。な
お、他の構成は前記例１の回路と同じである。
【０１１０】前記コンパレータ６には、基準電圧Ｖref
とパワーオフ信号（ＰＯＦＦ信号）が入力するが、前記
パワーオフ信号は、例えば、別に設置した任意のパーソ
ナルコンピュータ、或いは他の任意の機器から供給され
るリモート信号（遠隔制御信号）である。なお、Ｖccは
電源電圧である。このパワーオフ信号は、ハイレベルＨ
の信号と、ローレベルＬの信号があり、通常の場合はハ
イレベル信号となっている。
とパワーオフ信号（ＰＯＦＦ信号）が入力するが、前記
パワーオフ信号は、例えば、別に設置した任意のパーソ
ナルコンピュータ、或いは他の任意の機器から供給され
るリモート信号（遠隔制御信号）である。なお、Ｖccは
電源電圧である。このパワーオフ信号は、ハイレベルＨ
の信号と、ローレベルＬの信号があり、通常の場合はハ
イレベル信号となっている。
【０１１１】この場合、ハイレベルＨのパワーオフ信号
＞基準電圧Ｖref の関係があり、ローレベルＬのパワー
オフ信号＜基準電圧Ｖref の関係がある。従って、コン
パレータ６にハイレベルのパワーオフ信号Ｈが入力して
いれば、コンパレータ６の出力はローレベルＬとなり、
トランジスタ７はオフである。また、コンパレータ６に
ローレベルＬのパワーオフ信号が入力していれば、コン
パレータ６の出力はハイレベルＨとなり、トランジスタ
７はオンになる。このようにしてリモート信号であるパ
ワーオフ信号によりトランジスタ７（第２のスイッチ）
をオン／オフ駆動することができる。
＞基準電圧Ｖref の関係があり、ローレベルＬのパワー
オフ信号＜基準電圧Ｖref の関係がある。従って、コン
パレータ６にハイレベルのパワーオフ信号Ｈが入力して
いれば、コンパレータ６の出力はローレベルＬとなり、
トランジスタ７はオフである。また、コンパレータ６に
ローレベルＬのパワーオフ信号が入力していれば、コン
パレータ６の出力はハイレベルＨとなり、トランジスタ
７はオンになる。このようにしてリモート信号であるパ
ワーオフ信号によりトランジスタ７（第２のスイッチ）
をオン／オフ駆動することができる。
【０１１２】前記リモート信号によりトランジスタ７が
オフに駆動された場合は、前記例１の回路と同じ動作を
するが、前記リモート信号によりトランジスタ７がオン
に駆動された場合は、ＭＯＳ−ＦＥＴＱ２のゲートＧ−
ソースＳ間を短絡し、ＭＯＳ−ＦＥＴＱ２を強制的にオ
フにする。従って、回路の動作中に動作を停止させたい
場合には、パーソナルコンピュータ等の操作により前記
パワーオフ信号をハイレベルＨにすれば、トランジスタ
７がオンになり、ＭＯＳ−ＦＥＴＱ２を強制的にオフに
駆動する。
オフに駆動された場合は、前記例１の回路と同じ動作を
するが、前記リモート信号によりトランジスタ７がオン
に駆動された場合は、ＭＯＳ−ＦＥＴＱ２のゲートＧ−
ソースＳ間を短絡し、ＭＯＳ−ＦＥＴＱ２を強制的にオ
フにする。従って、回路の動作中に動作を停止させたい
場合には、パーソナルコンピュータ等の操作により前記
パワーオフ信号をハイレベルＨにすれば、トランジスタ
７がオンになり、ＭＯＳ−ＦＥＴＱ２を強制的にオフに
駆動する。
【０１１３】このようにすれば、信号切断時、或いは停
電時等において、整流側のＭＯＳ−ＦＥＴＱ１が一旦オ
ンになり、チョークコイルＬに逆起電圧が発生している
間中、ＭＯＳ−ＦＥＴＱ２がオンとなったままとなるこ
とはない。従って、ＭＯＳ−ＦＥＴＱ２に過大なフライ
ホイール電流が流れ続け、遂には電流オーバーで素子破
損する、というような事態は回避できる。また、冗長運
転で１台を停止した時において、他の正常運転している
回路からＭＯＳ−ＦＥＴＱ２に電流が回り込み、負荷電
流が不足する、という事態も回避できる。
電時等において、整流側のＭＯＳ−ＦＥＴＱ１が一旦オ
ンになり、チョークコイルＬに逆起電圧が発生している
間中、ＭＯＳ−ＦＥＴＱ２がオンとなったままとなるこ
とはない。従って、ＭＯＳ−ＦＥＴＱ２に過大なフライ
ホイール電流が流れ続け、遂には電流オーバーで素子破
損する、というような事態は回避できる。また、冗長運
転で１台を停止した時において、他の正常運転している
回路からＭＯＳ−ＦＥＴＱ２に電流が回り込み、負荷電
流が不足する、という事態も回避できる。
【０１１４】§５：例３の回路の説明・・・図７参照 図７は例３の回路図である。以下、図７に基づいて例３
の回路を説明する。前記のように例１の回路では、ＰＷ
Ｍ駆動信号の信号切断時や停電時にフライホイール側の
ＭＯＳ−ＦＥＴＱ２がオフできず、フライホイール側の
ＭＯＳ−ＦＥＴＱ２の電流オーバー、素子破損等が発生
することがある。また、冗長運転で１台（１つの回路）
を停止した場合、他の正常運転している回路から電流が
回り込み、負荷電流が不足する。例３の回路は前記のよ
うな点を改善した回路であり、以下、詳細に説明する。
の回路を説明する。前記のように例１の回路では、ＰＷ
Ｍ駆動信号の信号切断時や停電時にフライホイール側の
ＭＯＳ−ＦＥＴＱ２がオフできず、フライホイール側の
ＭＯＳ−ＦＥＴＱ２の電流オーバー、素子破損等が発生
することがある。また、冗長運転で１台（１つの回路）
を停止した場合、他の正常運転している回路から電流が
回り込み、負荷電流が不足する。例３の回路は前記のよ
うな点を改善した回路であり、以下、詳細に説明する。
【０１１５】例３の回路は、例１の回路にトランス１の
巻線電圧を検出するための巻線電圧検出手段と、前記巻
線電圧検出手段により駆動され、ＭＯＳ−ＦＥＴＱ３を
制御するためのスイッチ回路を追加したものである。こ
の場合、トランス１に４次巻線Ｎ４を設け、この４次巻
線Ｎ４に発生する電圧でＭＯＳ−ＦＥＴＱ２を駆動する
と共に、３次巻線Ｎ３に発生する電圧で整流側ＭＯＳ−
ＦＥＴＱ１を駆動するように構成する。
巻線電圧を検出するための巻線電圧検出手段と、前記巻
線電圧検出手段により駆動され、ＭＯＳ−ＦＥＴＱ３を
制御するためのスイッチ回路を追加したものである。こ
の場合、トランス１に４次巻線Ｎ４を設け、この４次巻
線Ｎ４に発生する電圧でＭＯＳ−ＦＥＴＱ２を駆動する
と共に、３次巻線Ｎ３に発生する電圧で整流側ＭＯＳ−
ＦＥＴＱ１を駆動するように構成する。
【０１１６】前記巻線電圧検出手段は、抵抗Ｒ９とダイ
オードｄ３と、コンデンサＣ２の直列回路からなり、こ
の直列回路を２次巻線Ｎ２と並列接続する。前記スイッ
チ回路は抵抗Ｒ７と、バイポーラ型のトランジスタ７
（第３のスイッチ）と、ダイオードｄ２の直列回路から
なり、この直列回路をダイオードｄ１のカソード側とＭ
ＯＳ−ＦＥＴＱ３のソースＳ間に接続する。
オードｄ３と、コンデンサＣ２の直列回路からなり、こ
の直列回路を２次巻線Ｎ２と並列接続する。前記スイッ
チ回路は抵抗Ｒ７と、バイポーラ型のトランジスタ７
（第３のスイッチ）と、ダイオードｄ２の直列回路から
なり、この直列回路をダイオードｄ１のカソード側とＭ
ＯＳ−ＦＥＴＱ３のソースＳ間に接続する。
【０１１７】そして、トランジスタ７のコレクタとＭＯ
Ｓ−ＦＥＴＱ３のゲートＧ間を、抵抗Ｒ５（ゲート抵
抗）、及びダイオードｄ４を介して接続すると共に、４
次巻線Ｎ４の一端を、抵抗Ｒ１０、及び抵抗Ｒ３を介し
てＭＯＳ−ＦＥＴＱ３のゲートＧに接続する。また、ト
ランジスタ７のベースを前記ダイオードｄ３とコンデン
サＣ２の接続点に接続する。なお、他の構成は例１の回
路と同じである。
Ｓ−ＦＥＴＱ３のゲートＧ間を、抵抗Ｒ５（ゲート抵
抗）、及びダイオードｄ４を介して接続すると共に、４
次巻線Ｎ４の一端を、抵抗Ｒ１０、及び抵抗Ｒ３を介し
てＭＯＳ−ＦＥＴＱ３のゲートＧに接続する。また、ト
ランジスタ７のベースを前記ダイオードｄ３とコンデン
サＣ２の接続点に接続する。なお、他の構成は例１の回
路と同じである。
【０１１８】例３の回路の動作は次の通りである。ＰＷ
Ｍ制御部４によるＰＷＭ制御でスイッチングトランジス
タ２がオン／オフ動作を繰り返している間は、トランス
１の２次巻線Ｎ２に電圧が発生している。この電圧によ
り抵抗Ｒ９、ダイオードｄ３を介してコンデンサＣ２が
図示極性で充電される。このため、コンデンサＣ２に発
生した電圧により、コンデンサＣ２→抵抗Ｒ６→トラン
ジスタ７のベース→エミッタ→ダイオードｄ２→コンデ
ンサＣ２の経路で電流が流れ、トランジスタ７はオンに
なる。
Ｍ制御部４によるＰＷＭ制御でスイッチングトランジス
タ２がオン／オフ動作を繰り返している間は、トランス
１の２次巻線Ｎ２に電圧が発生している。この電圧によ
り抵抗Ｒ９、ダイオードｄ３を介してコンデンサＣ２が
図示極性で充電される。このため、コンデンサＣ２に発
生した電圧により、コンデンサＣ２→抵抗Ｒ６→トラン
ジスタ７のベース→エミッタ→ダイオードｄ２→コンデ
ンサＣ２の経路で電流が流れ、トランジスタ７はオンに
なる。
【０１１９】この状態において、トランス１の各巻線に
図示極性の電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４、及びその逆極
性の電圧が発生すると、前記例１の回路と同様に整流側
のＭＯＳ−ＦＥＴＱ１と、フライホイール側のＭＯＳ−
ＦＥＴＱ２が交互にオン／オフ動作を繰り返し、出力用
コンデンサＣに直流電圧を発生させている。
図示極性の電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４、及びその逆極
性の電圧が発生すると、前記例１の回路と同様に整流側
のＭＯＳ−ＦＥＴＱ１と、フライホイール側のＭＯＳ−
ＦＥＴＱ２が交互にオン／オフ動作を繰り返し、出力用
コンデンサＣに直流電圧を発生させている。
【０１２０】例えば、トランス１の２次巻線Ｎ２、３次
巻線Ｎ３、４次巻線Ｎ４にそれぞれ図示極性の電圧Ｖ
２、Ｖ３、Ｖ４が発生した時、前記電圧Ｖ３でＭＯＳ−
ＦＥＴＱ１がオンになり、前記電圧Ｖ４でＭＯＳ−ＦＥ
ＴＱ３がオンになり、ＭＯＳ−ＦＥＴＱ２がオフにな
る。このため、Ｎ２→Ｑ１→Ｌ→Ｃ→Ｎ２の経路で電流
が流れコンデンサＣを充電する。
巻線Ｎ３、４次巻線Ｎ４にそれぞれ図示極性の電圧Ｖ
２、Ｖ３、Ｖ４が発生した時、前記電圧Ｖ３でＭＯＳ−
ＦＥＴＱ１がオンになり、前記電圧Ｖ４でＭＯＳ−ＦＥ
ＴＱ３がオンになり、ＭＯＳ−ＦＥＴＱ２がオフにな
る。このため、Ｎ２→Ｑ１→Ｌ→Ｃ→Ｎ２の経路で電流
が流れコンデンサＣを充電する。
【０１２１】次に、前記巻線Ｎ２、Ｎ３、Ｎ４に図示極
性と逆の電圧が発生すると、ＭＯＳ−ＦＥＴＱ１がオ
フ、ＭＯＳ−ＦＥＴＱ３がオフとなる。このためＭＯＳ
−ＦＥＴＱ２はチョークコイルＬの逆起電力によりオン
になり、Ｌ→Ｃ→Ｑ２の経路でフライホイール電流が流
れる（例１の回路の動作と同じ）。
性と逆の電圧が発生すると、ＭＯＳ−ＦＥＴＱ１がオ
フ、ＭＯＳ−ＦＥＴＱ３がオフとなる。このためＭＯＳ
−ＦＥＴＱ２はチョークコイルＬの逆起電力によりオン
になり、Ｌ→Ｃ→Ｑ２の経路でフライホイール電流が流
れる（例１の回路の動作と同じ）。
【０１２２】前記のようにしてスイッチングトランジス
タ２がＰＷＭ制御によりオン／オフ動作を繰り返してい
る間中、整流側のＭＯＳ−ＦＥＴＱ１と、フライホイー
ル側のＭＯＳ−ＦＥＴＱ２が交互にオン／オフ動作を繰
り返し、出力用コンデンサＣに直流電圧を発生させてい
る。そして、出力用コンデンサＣに発生した直流電圧
は、出力端子Ｔ１、Ｔ２に接続した負荷に供給される。
タ２がＰＷＭ制御によりオン／オフ動作を繰り返してい
る間中、整流側のＭＯＳ−ＦＥＴＱ１と、フライホイー
ル側のＭＯＳ−ＦＥＴＱ２が交互にオン／オフ動作を繰
り返し、出力用コンデンサＣに直流電圧を発生させてい
る。そして、出力用コンデンサＣに発生した直流電圧
は、出力端子Ｔ１、Ｔ２に接続した負荷に供給される。
【０１２３】このような正常運転をしている時、信号切
断時や停電が発生し、スイッチングトランジスタ２が動
作を停止したとする。このような状態ではトランス１の
各巻線Ｎ２、Ｎ３、Ｎ４に電圧が誘起しなくなる。この
時、コンデンサＣ２の電荷は、Ｃ２→Ｒ６→トランジス
タ７のベース→エミッタ→Ｃ２の経路で放電し、やがて
トランジスタ７はオフになる。
断時や停電が発生し、スイッチングトランジスタ２が動
作を停止したとする。このような状態ではトランス１の
各巻線Ｎ２、Ｎ３、Ｎ４に電圧が誘起しなくなる。この
時、コンデンサＣ２の電荷は、Ｃ２→Ｒ６→トランジス
タ７のベース→エミッタ→Ｃ２の経路で放電し、やがて
トランジスタ７はオフになる。
【０１２４】この時、チョークコイルＬに発生した逆起
電圧によりコイル５に発生した電圧で、コイル５→ｄ１
→Ｒ７→ｄ４→Ｒ５→Ｑ３のゲートＧ−ソースＳ間容量
→コイル５の経路で電流が流れ、ＭＯＳ−ＦＥＴＱ３の
ゲートＧの電圧が所定値まで上昇した時点でＭＯＳ−Ｆ
ＥＴＱ３はオンになる。このようにしてＭＯＳ−ＦＥＴ
Ｑ３がオンになると、ＭＯＳ−ＦＥＴＱ２のゲート電圧
−ソースＳ間を短絡し、該ＭＯＳ−ＦＥＴＱ２をオフに
する。
電圧によりコイル５に発生した電圧で、コイル５→ｄ１
→Ｒ７→ｄ４→Ｒ５→Ｑ３のゲートＧ−ソースＳ間容量
→コイル５の経路で電流が流れ、ＭＯＳ−ＦＥＴＱ３の
ゲートＧの電圧が所定値まで上昇した時点でＭＯＳ−Ｆ
ＥＴＱ３はオンになる。このようにしてＭＯＳ−ＦＥＴ
Ｑ３がオンになると、ＭＯＳ−ＦＥＴＱ２のゲート電圧
−ソースＳ間を短絡し、該ＭＯＳ−ＦＥＴＱ２をオフに
する。
【０１２５】このようにして、トランス１の巻線電圧が
なくなると、ＭＯＳ−ＦＥＴＱ３をオンにして、フライ
ホイール側のＭＯＳ−ＦＥＴＱ２をオフにし、フライホ
イール電流が流れるのを停止させることができる。
なくなると、ＭＯＳ−ＦＥＴＱ３をオンにして、フライ
ホイール側のＭＯＳ−ＦＥＴＱ２をオフにし、フライホ
イール電流が流れるのを停止させることができる。
【０１２６】前記のようにすれば、信号切断時や停電時
にフライホイール側のＭＯＳ−ＦＥＴＱ２が確実にオフ
となり、該フライホイール側のＭＯＳ−ＦＥＴＱ２の電
流オーバー、素子破損等が防止できる。また、冗長運転
で１台を停止した時において、他の正常運転している回
路からフライホイール側ＭＯＳ−ＦＥＴＱ２に電流が回
り込み、負荷電流が不足する事態も回避できる。
にフライホイール側のＭＯＳ−ＦＥＴＱ２が確実にオフ
となり、該フライホイール側のＭＯＳ−ＦＥＴＱ２の電
流オーバー、素子破損等が防止できる。また、冗長運転
で１台を停止した時において、他の正常運転している回
路からフライホイール側ＭＯＳ−ＦＥＴＱ２に電流が回
り込み、負荷電流が不足する事態も回避できる。
【０１２７】§６：例４の回路の説明・・・図８参照 図８は例４の回路図である。以下、図８に基づいて例４
の回路を説明する。例４は、過電流垂下特性を持つ回路
（ＤＣ−ＤＣコンバータ）に対応できる例である。過電
流垂下特性は、横軸を出力電流ＩO 、縦軸を出力電圧Ｖ
O とした場合、出力電流ＩO の過電流時に特性が垂下す
るものである。この特性を持つ回路では、出力電流ＩO
が小さい時は定電圧制御を行い、過電流時には定電流制
御を行うため、過電流時には出力電圧ＶO が大幅に低下
する。
の回路を説明する。例４は、過電流垂下特性を持つ回路
（ＤＣ−ＤＣコンバータ）に対応できる例である。過電
流垂下特性は、横軸を出力電流ＩO 、縦軸を出力電圧Ｖ
O とした場合、出力電流ＩO の過電流時に特性が垂下す
るものである。この特性を持つ回路では、出力電流ＩO
が小さい時は定電圧制御を行い、過電流時には定電流制
御を行うため、過電流時には出力電圧ＶO が大幅に低下
する。
【０１２８】このため、フライホイール側のＭＯＳ−Ｆ
ＥＴＱ２は、スイッチのオン可能電圧（スレシュホール
ド電圧）以下になり、ＭＯＳ−ＦＥＴＱ２はオフとな
る。この時、チョークコイルＬの電磁エネルギーがあれ
ば、ＭＯＳ−ＦＥＴＱ２の寄生ダイオードＤ２がオン
し、Ｌ→Ｃ→Ｄ２→Ｌの経路でフライホイール電流が流
れる。この状態が継続するとフライホイール側ＭＯＳ−
ＦＥＴＱ２が熱で破損することがある。
ＥＴＱ２は、スイッチのオン可能電圧（スレシュホール
ド電圧）以下になり、ＭＯＳ−ＦＥＴＱ２はオフとな
る。この時、チョークコイルＬの電磁エネルギーがあれ
ば、ＭＯＳ−ＦＥＴＱ２の寄生ダイオードＤ２がオン
し、Ｌ→Ｃ→Ｄ２→Ｌの経路でフライホイール電流が流
れる。この状態が継続するとフライホイール側ＭＯＳ−
ＦＥＴＱ２が熱で破損することがある。
【０１２９】例４の回路はこのような事態を回避するた
めの回路であり、前記例１の回路に、出力電圧及び出力
電流検出手段を設け、出力電圧が基準電圧より低い時、
電源をパワーオフさせるものである。例４の回路は、前
記例１の回路に設けられた制御回路３の代わりとして、
トランス１０、コンデンサＣ３、トランジスタ１５〜１
８、ＰＷＭ制御回路１２、コンパレータ１３、抵抗Ｒ１
３〜Ｒ１８からなる回路を設け、この回路でスイッチン
グトランジスタ２を駆動制御するように構成する。
めの回路であり、前記例１の回路に、出力電圧及び出力
電流検出手段を設け、出力電圧が基準電圧より低い時、
電源をパワーオフさせるものである。例４の回路は、前
記例１の回路に設けられた制御回路３の代わりとして、
トランス１０、コンデンサＣ３、トランジスタ１５〜１
８、ＰＷＭ制御回路１２、コンパレータ１３、抵抗Ｒ１
３〜Ｒ１８からなる回路を設け、この回路でスイッチン
グトランジスタ２を駆動制御するように構成する。
【０１３０】前記コンパレータ１３は、出力電圧ＶO を
抵抗Ｒ１３、Ｒ１４で分圧し、前記分圧した電圧を基準
電圧Ｖref と比較し、比較結果の信号をトランジスタ１
５のベースに出力するものである。そしてコンパレータ
１３は、出力電圧ＶO が基準電圧Ｖref より高い時ロー
レベルＬの信号を出力し、出力電圧ＶO が基準電圧Ｖ
ref より低くなるとハイレベルＨの信号を出力する。
抵抗Ｒ１３、Ｒ１４で分圧し、前記分圧した電圧を基準
電圧Ｖref と比較し、比較結果の信号をトランジスタ１
５のベースに出力するものである。そしてコンパレータ
１３は、出力電圧ＶO が基準電圧Ｖref より高い時ロー
レベルＬの信号を出力し、出力電圧ＶO が基準電圧Ｖ
ref より低くなるとハイレベルＨの信号を出力する。
【０１３１】ＰＷＭ制御回路１２は、出力電圧ＶO を入
力すると共に、出力端子Ｔ２側に設けた抵抗Ｒ１１を介
して出力電流ＩO を入力（出力電流ＩO に比例した電圧
を入力）し、予め設定された過電流垂下特性を持つよう
に、スイッチングトランジスタ２のＰＷＭ制御を行うも
のである。なお、このＰＷＭ制御回路１２からはトラン
ジスタ１５〜１８を介してトランス１０に電源電圧ＶCC
が供給されると共に、トランジスタ１６に対してＰＷＭ
駆動パルスを出力する。
力すると共に、出力端子Ｔ２側に設けた抵抗Ｒ１１を介
して出力電流ＩO を入力（出力電流ＩO に比例した電圧
を入力）し、予め設定された過電流垂下特性を持つよう
に、スイッチングトランジスタ２のＰＷＭ制御を行うも
のである。なお、このＰＷＭ制御回路１２からはトラン
ジスタ１５〜１８を介してトランス１０に電源電圧ＶCC
が供給されると共に、トランジスタ１６に対してＰＷＭ
駆動パルスを出力する。
【０１３２】前記例４の回路は次のように動作する。通
常運用時には、出力電圧ＶO は一定に制御されており、
コンパレータ１３の出力はローレベルＬとなっている。
従って、トランジスタ１５はオフとなっている。このた
め、トランジスタ１６はＰＷＭ制御回路１２から出力さ
れるＰＷＭ駆動パルスによりオン／オフ駆動され、それ
に伴いトランジスタ１７、１８がオン／オフ動作を繰り
返す。
常運用時には、出力電圧ＶO は一定に制御されており、
コンパレータ１３の出力はローレベルＬとなっている。
従って、トランジスタ１５はオフとなっている。このた
め、トランジスタ１６はＰＷＭ制御回路１２から出力さ
れるＰＷＭ駆動パルスによりオン／オフ駆動され、それ
に伴いトランジスタ１７、１８がオン／オフ動作を繰り
返す。
【０１３３】そして、トランジスタ１７、１８のオン／
オフ動作により抵抗Ｒ１８、コンデンサＣ３を介してト
ランス１０の１次巻線に励磁電流が流れ、その２次巻線
に電圧を誘起する。その結果、トランス１０の２次巻線
に誘起した電圧により、スイッチングトランジスタ２が
オン／オフ制御される。このようにしてスイッチングト
ランジスタ２がオン／オフ駆動されると、トランス１の
２次巻線Ｎ２、３次巻線Ｎ３に電圧が発生し、前記例１
の回路と同じように整流側ＭＯＳ−ＦＥＴＱ１とフライ
ホイール側ＭＯＳ−ＦＥＴＱ２が交互にオン／オフを繰
り返してコンデンサＣに直流電圧を発生させる。
オフ動作により抵抗Ｒ１８、コンデンサＣ３を介してト
ランス１０の１次巻線に励磁電流が流れ、その２次巻線
に電圧を誘起する。その結果、トランス１０の２次巻線
に誘起した電圧により、スイッチングトランジスタ２が
オン／オフ制御される。このようにしてスイッチングト
ランジスタ２がオン／オフ駆動されると、トランス１の
２次巻線Ｎ２、３次巻線Ｎ３に電圧が発生し、前記例１
の回路と同じように整流側ＭＯＳ−ＦＥＴＱ１とフライ
ホイール側ＭＯＳ−ＦＥＴＱ２が交互にオン／オフを繰
り返してコンデンサＣに直流電圧を発生させる。
【０１３４】この場合、ＰＷＭ制御回路１２により前記
過電流垂下特性となるようにＰＷＭ制御が行われる。従
って、出力電流ＩO が大きくなり過電流が流れると、Ｐ
ＷＭ制御回路１２は定電流制御に切り換える。そのた
め、出力電圧ＶO が急激に低下し、コンパレータ１３の
出力がローレベルＬからハイレベルＨに変化し、トラン
ジスタ１５をオンにする。
過電流垂下特性となるようにＰＷＭ制御が行われる。従
って、出力電流ＩO が大きくなり過電流が流れると、Ｐ
ＷＭ制御回路１２は定電流制御に切り換える。そのた
め、出力電圧ＶO が急激に低下し、コンパレータ１３の
出力がローレベルＬからハイレベルＨに変化し、トラン
ジスタ１５をオンにする。
【０１３５】このようにしてトランジスタ１５がオンに
なると、トランジスタ１６もオンとなり、トランジスタ
１８のベース電位を低下させ（０Ｖに落とす）、該トラ
ンジスタ１８をオフにし、更にトランジスタ１７もオフ
にする。これによりトランス１０にはＰＷＭ制御回路１
２からの電源電圧ＶCCが供給されなくなり（パワーオ
フ）、スイッチングトランジスタ２へのＰＷＭ駆動パル
スの供給も停止する。すなわち、この回路の電源をパワ
ーオフ状態にする。
なると、トランジスタ１６もオンとなり、トランジスタ
１８のベース電位を低下させ（０Ｖに落とす）、該トラ
ンジスタ１８をオフにし、更にトランジスタ１７もオフ
にする。これによりトランス１０にはＰＷＭ制御回路１
２からの電源電圧ＶCCが供給されなくなり（パワーオ
フ）、スイッチングトランジスタ２へのＰＷＭ駆動パル
スの供給も停止する。すなわち、この回路の電源をパワ
ーオフ状態にする。
【０１３６】このようにしてパワーオフとなった場合、
フライホイール側のＭＯＳ−ＦＥＴＱ２は前記の出力電
圧の低下によりオン状態を維持できなくなってオフ状態
となっており、寄生ダイオードＤ２に流れる電流もパワ
ーオフとなることで短時間で消失する。このためフライ
ホイール電流が流れ続けることはなく、フライホイール
側のＭＯＳ−ＦＥＴＱ２が過熱し、その熱で破損するこ
とも防止できる。
フライホイール側のＭＯＳ−ＦＥＴＱ２は前記の出力電
圧の低下によりオン状態を維持できなくなってオフ状態
となっており、寄生ダイオードＤ２に流れる電流もパワ
ーオフとなることで短時間で消失する。このためフライ
ホイール電流が流れ続けることはなく、フライホイール
側のＭＯＳ−ＦＥＴＱ２が過熱し、その熱で破損するこ
とも防止できる。
【０１３７】§７：例５の回路の説明・・・図９参照 図９は例５の回路図である。以下、図９に基づいて例５
の回路を説明する。前記例１の回路では、信号切断時や
停電時にフライホイール側のＭＯＳ−ＦＥＴＱ２がオフ
できず、該ＭＯＳ−ＦＥＴＱ２の電流オーバー、素子破
損等が発生することがある。また、冗長運転で１台を停
止した時において、他の正常運転している回路からフラ
イホイール側のＭＯＳ−ＦＥＴＱ２に電流が回り込み、
負荷電流が不足する。例５の回路は前記のような点を改
善した回路であり、以下、詳細に説明する。
の回路を説明する。前記例１の回路では、信号切断時や
停電時にフライホイール側のＭＯＳ−ＦＥＴＱ２がオフ
できず、該ＭＯＳ−ＦＥＴＱ２の電流オーバー、素子破
損等が発生することがある。また、冗長運転で１台を停
止した時において、他の正常運転している回路からフラ
イホイール側のＭＯＳ−ＦＥＴＱ２に電流が回り込み、
負荷電流が不足する。例５の回路は前記のような点を改
善した回路であり、以下、詳細に説明する。
【０１３８】例５の回路は、例１の回路に、フライホイ
ール側のＭＯＳ−ＦＥＴＱ２に流れる電流が或る値以上
となったことを検出するための電流検出手段と、前記電
流検出手段の検出した電流の値が基準値以上の時にフラ
イホイール側のＭＯＳ−ＦＥＴＱ２をオフにするスイッ
チ回路を追加したものである。
ール側のＭＯＳ−ＦＥＴＱ２に流れる電流が或る値以上
となったことを検出するための電流検出手段と、前記電
流検出手段の検出した電流の値が基準値以上の時にフラ
イホイール側のＭＯＳ−ＦＥＴＱ２をオフにするスイッ
チ回路を追加したものである。
【０１３９】前記電流検出手段は、フライホイール側の
ＭＯＳ−ＦＥＴＱ２に対して直列に接続したカレントト
ランス（ＣＴ）２０と、抵抗Ｒ２０、Ｒ２１と、ダイオ
ードｄ５と、コンパレータ６で構成する。また、前記ス
イッチ回路はトランジスタ７（第４のスイッチ）と、抵
抗Ｒ６（ベース抵抗）、Ｒ７（コレクタ抵抗）と、ダイ
オードｄ２で構成する。なお、他の構成は例１の回路と
同じである。
ＭＯＳ−ＦＥＴＱ２に対して直列に接続したカレントト
ランス（ＣＴ）２０と、抵抗Ｒ２０、Ｒ２１と、ダイオ
ードｄ５と、コンパレータ６で構成する。また、前記ス
イッチ回路はトランジスタ７（第４のスイッチ）と、抵
抗Ｒ６（ベース抵抗）、Ｒ７（コレクタ抵抗）と、ダイ
オードｄ２で構成する。なお、他の構成は例１の回路と
同じである。
【０１４０】前記カレントトランス２０はフライホイー
ル側のＭＯＳ−ＦＥＴＱ２に流れるフライホイール電流
を検出し、その検出電流を抵抗Ｒ２０、Ｒ２１、ダイオ
ードｄ５の回路で整流して電圧（前記検出電流に比例し
た値）に変換し、コンパレータ６へ出力する。コンパレ
ータ６ではカレントトランス２０から出力された電圧を
基準電圧Ｖref と比較し、比較結果の信号をトランジス
タ７へ出力し、該トランジスタ７を駆動制御する。
ル側のＭＯＳ−ＦＥＴＱ２に流れるフライホイール電流
を検出し、その検出電流を抵抗Ｒ２０、Ｒ２１、ダイオ
ードｄ５の回路で整流して電圧（前記検出電流に比例し
た値）に変換し、コンパレータ６へ出力する。コンパレ
ータ６ではカレントトランス２０から出力された電圧を
基準電圧Ｖref と比較し、比較結果の信号をトランジス
タ７へ出力し、該トランジスタ７を駆動制御する。
【０１４１】フライホイール側のＭＯＳ−ＦＥＴＱ２に
流れる電流が或る値以下であればカレントトランス２０
からコンパレータ６へ出力される電圧（前記検出電流に
比例した値）が基準電圧Ｖref より低いため、コンパレ
ータ６からトランジスタ７へローレベルＬの信号が出力
され該トランジスタ７はオフとなる。
流れる電流が或る値以下であればカレントトランス２０
からコンパレータ６へ出力される電圧（前記検出電流に
比例した値）が基準電圧Ｖref より低いため、コンパレ
ータ６からトランジスタ７へローレベルＬの信号が出力
され該トランジスタ７はオフとなる。
【０１４２】しかし、フライホイール側のＭＯＳ−ＦＥ
ＴＱ２に流れる電流が或る値より高くなれば、カレント
トランス２０からコンパレータ６へ出力される電圧（前
記検出電流に比例した値）が基準電圧Ｖref より高くな
るため、コンパレータ６からトランジスタ７へハイレベ
ルＨの信号が出力され該トランジスタ７はオンとなる。
このため、オンとなったトランジスタ７によりフライホ
イール側のＭＯＳ−ＦＥＴＱ２のゲートＧ−ソースＳ間
を短絡して、フライホイール側ＭＯＳ−ＦＥＴＱ２を強
制的にオフにする。
ＴＱ２に流れる電流が或る値より高くなれば、カレント
トランス２０からコンパレータ６へ出力される電圧（前
記検出電流に比例した値）が基準電圧Ｖref より高くな
るため、コンパレータ６からトランジスタ７へハイレベ
ルＨの信号が出力され該トランジスタ７はオンとなる。
このため、オンとなったトランジスタ７によりフライホ
イール側のＭＯＳ−ＦＥＴＱ２のゲートＧ−ソースＳ間
を短絡して、フライホイール側ＭＯＳ−ＦＥＴＱ２を強
制的にオフにする。
【０１４３】例５の回路の動作は次の通りである。ＰＷ
Ｍ制御部４によるＰＷＭ制御でスイッチングトランジス
タ２がオン／オフ動作を繰り返している間は、トランス
１の各巻線に図示極性の電圧Ｖ１、Ｖ２、Ｖ３及びその
逆極性の電圧が発生する。そして、前記例１の回路と同
様に整流側のＭＯＳ−ＦＥＴＱ１と、フライホイール側
のＭＯＳ−ＦＥＴＱ２が交互にオン／オフ動作を繰り返
し、出力用コンデンサＣに直流電圧を発生させる。
Ｍ制御部４によるＰＷＭ制御でスイッチングトランジス
タ２がオン／オフ動作を繰り返している間は、トランス
１の各巻線に図示極性の電圧Ｖ１、Ｖ２、Ｖ３及びその
逆極性の電圧が発生する。そして、前記例１の回路と同
様に整流側のＭＯＳ−ＦＥＴＱ１と、フライホイール側
のＭＯＳ−ＦＥＴＱ２が交互にオン／オフ動作を繰り返
し、出力用コンデンサＣに直流電圧を発生させる。
【０１４４】例えば、トランス１の２次巻線Ｎ２、３次
巻線Ｎ３にそれぞれ図示極性の電圧Ｖ２、Ｖ３が発生し
た時、前記電圧Ｖ３でＭＯＳ−ＦＥＴＱ１、Ｑ３がオン
になり、フライホイール側のＭＯＳ−ＦＥＴＱ２がオフ
になる。なお、この時トランジスタ７はオフである。こ
のため、Ｎ２→Ｑ１→Ｌ→Ｃ→Ｎ２の経路で電流が流れ
コンデンサＣを充電する。
巻線Ｎ３にそれぞれ図示極性の電圧Ｖ２、Ｖ３が発生し
た時、前記電圧Ｖ３でＭＯＳ−ＦＥＴＱ１、Ｑ３がオン
になり、フライホイール側のＭＯＳ−ＦＥＴＱ２がオフ
になる。なお、この時トランジスタ７はオフである。こ
のため、Ｎ２→Ｑ１→Ｌ→Ｃ→Ｎ２の経路で電流が流れ
コンデンサＣを充電する。
【０１４５】次に、前記巻線Ｎ２、Ｎ３に図示極性と逆
の電圧が発生すると、ＭＯＳ−ＦＥＴＱ１がオフ、ＭＯ
Ｓ−ＦＥＴＱ３がオフとなる。このためＭＯＳ−ＦＥＴ
Ｑ２はチョークコイルＬの逆起電圧によりオンになり、
Ｌ→Ｃ→Ｑ２の経路でフライホイール電流が流れる（例
１の回路の動作と同じ）。
の電圧が発生すると、ＭＯＳ−ＦＥＴＱ１がオフ、ＭＯ
Ｓ−ＦＥＴＱ３がオフとなる。このためＭＯＳ−ＦＥＴ
Ｑ２はチョークコイルＬの逆起電圧によりオンになり、
Ｌ→Ｃ→Ｑ２の経路でフライホイール電流が流れる（例
１の回路の動作と同じ）。
【０１４６】前記のようにしてスイッチングトランジス
タ２がＰＷＭ制御によりオン／オフ動作を繰り返してい
る間中、整流側ＭＯＳ−ＦＥＴＱ１、Ｑ３と、フライホ
イール側のＭＯＳ−ＦＥＴＱ２が交互にオン／オフ動作
を繰り返し、出力用コンデンサＣに直流電圧を発生させ
ている。そして、出力用コンデンサＣに発生した直流電
圧は、出力端子Ｔ１、Ｔ２に接続した負荷に供給され
る。
タ２がＰＷＭ制御によりオン／オフ動作を繰り返してい
る間中、整流側ＭＯＳ−ＦＥＴＱ１、Ｑ３と、フライホ
イール側のＭＯＳ−ＦＥＴＱ２が交互にオン／オフ動作
を繰り返し、出力用コンデンサＣに直流電圧を発生させ
ている。そして、出力用コンデンサＣに発生した直流電
圧は、出力端子Ｔ１、Ｔ２に接続した負荷に供給され
る。
【０１４７】このような正常運転をしている時、フライ
ホイール側のＭＯＳ−ＦＥＴＱ２に或る値を超える大き
な電流が流れると、この電流をコンパレータ６が検出
し、その出力をハイレベルＨにしてトランジスタ７をオ
ンにする。このため、オンになったトランジスタ７によ
りフライホイール側のＭＯＳ−ＦＥＴＱ２のゲートＧ−
ソースＳ間を短絡し、該ＭＯＳ−ＦＥＴＱ２を強制的に
オフにする。
ホイール側のＭＯＳ−ＦＥＴＱ２に或る値を超える大き
な電流が流れると、この電流をコンパレータ６が検出
し、その出力をハイレベルＨにしてトランジスタ７をオ
ンにする。このため、オンになったトランジスタ７によ
りフライホイール側のＭＯＳ−ＦＥＴＱ２のゲートＧ−
ソースＳ間を短絡し、該ＭＯＳ−ＦＥＴＱ２を強制的に
オフにする。
【０１４８】このようにすれば、信号切断時や停電時に
フライホイール側のＭＯＳ−ＦＥＴＱ２が確実にオフと
なり、該ＭＯＳ−ＦＥＴＱ２の電流オーバー、素子破損
等が防止できる。また、冗長運転で１台を停止した時に
おいて、他の正常運転している回路からフライホイール
側のＭＯＳ−ＦＥＴＱ２に電流が回り込み、負荷電流が
不足する事態も回避することができる。
フライホイール側のＭＯＳ−ＦＥＴＱ２が確実にオフと
なり、該ＭＯＳ−ＦＥＴＱ２の電流オーバー、素子破損
等が防止できる。また、冗長運転で１台を停止した時に
おいて、他の正常運転している回路からフライホイール
側のＭＯＳ−ＦＥＴＱ２に電流が回り込み、負荷電流が
不足する事態も回避することができる。
【０１４９】§８：例６の回路の説明・・・図１０参照 図１０は例６の回路図である。以下、図１０に基づいて
例６の回路を説明する。前記例１の回路では、停電時等
において、フライホイール側のＭＯＳ−ＦＥＴＱ２がオ
フできず、該ＭＯＳ−ＦＥＴＱ２の電流オーバー、素子
破損等が発生することがある。また、冗長運転で１台を
停止した時において、他の正常運転している回路からフ
ライホイール側のＭＯＳ−ＦＥＴＱ２を介して電流が回
り込み、負荷電流が不足する。例６の回路は前記のよう
な点を改善した回路であり、以下、詳細に説明する。
例６の回路を説明する。前記例１の回路では、停電時等
において、フライホイール側のＭＯＳ−ＦＥＴＱ２がオ
フできず、該ＭＯＳ−ＦＥＴＱ２の電流オーバー、素子
破損等が発生することがある。また、冗長運転で１台を
停止した時において、他の正常運転している回路からフ
ライホイール側のＭＯＳ−ＦＥＴＱ２を介して電流が回
り込み、負荷電流が不足する。例６の回路は前記のよう
な点を改善した回路であり、以下、詳細に説明する。
【０１５０】例６の回路は、例１の回路に、入力電圧が
或る値以下となったことを検出するための入力電圧検出
手段と、前記入力電圧検出手段が検出した信号によりフ
ライホイール側のＭＯＳ−ＦＥＴＱ２をオフにするスイ
ッチ回路を追加したものである。
或る値以下となったことを検出するための入力電圧検出
手段と、前記入力電圧検出手段が検出した信号によりフ
ライホイール側のＭＯＳ−ＦＥＴＱ２をオフにするスイ
ッチ回路を追加したものである。
【０１５１】前記入力電圧検出手段は、入力電圧Ｖ
i （トランス１の入力電圧）を基準値Ｖ ref と比較する
コンパレータ２３と、抵抗Ｒ２３、Ｒ２４、Ｒ２５で構
成する。また、前記スイッチ回路は、フォトダイオード
２４及びフォトトランジスタ２８からなるフォトカプラ
２２と、抵抗Ｒ２６で構成する。なお、他の構成は例１
の回路と同じである。
i （トランス１の入力電圧）を基準値Ｖ ref と比較する
コンパレータ２３と、抵抗Ｒ２３、Ｒ２４、Ｒ２５で構
成する。また、前記スイッチ回路は、フォトダイオード
２４及びフォトトランジスタ２８からなるフォトカプラ
２２と、抵抗Ｒ２６で構成する。なお、他の構成は例１
の回路と同じである。
【０１５２】前記コンパレータ２３は、トランス１の入
力電圧Ｖi を基準値Ｖref と比較し、前記入力電圧Ｖi
が前記基準値Ｖref 以上の時（Ｖi ≧Ｖref ）はコンパ
レータ２３の出力はローレベルＬとなりフォトカプラ２
２を構成するフォトトランジスタ２８（第５のスイッ
チ）はオフとなる。また、入力電圧Ｖi が基準値Ｖref
より低下した時（Ｖi ＜Ｖref ）はコンパレータ２３の
出力がハイレベルＬとなりフォトカプラ２２を構成する
フォトトランジスタ２８はオンとなる。
力電圧Ｖi を基準値Ｖref と比較し、前記入力電圧Ｖi
が前記基準値Ｖref 以上の時（Ｖi ≧Ｖref ）はコンパ
レータ２３の出力はローレベルＬとなりフォトカプラ２
２を構成するフォトトランジスタ２８（第５のスイッ
チ）はオフとなる。また、入力電圧Ｖi が基準値Ｖref
より低下した時（Ｖi ＜Ｖref ）はコンパレータ２３の
出力がハイレベルＬとなりフォトカプラ２２を構成する
フォトトランジスタ２８はオンとなる。
【０１５３】すなわち、前記スイッチ回路では入力電圧
Ｖi が基準値Ｖref 以上で正常な時はフォトトランジス
タ２８がオフとなり、入力電圧Ｖi が基準値Ｖref より
低下するとフォトトランジスタ２８がオンになり、フラ
イホイール側のＭＯＳ−ＦＥＴＱ２のゲートＧ−ソース
Ｓ間を短絡し該フライホイール側ＭＯＳ−ＦＥＴＱ２を
強制的にオフにする。
Ｖi が基準値Ｖref 以上で正常な時はフォトトランジス
タ２８がオフとなり、入力電圧Ｖi が基準値Ｖref より
低下するとフォトトランジスタ２８がオンになり、フラ
イホイール側のＭＯＳ−ＦＥＴＱ２のゲートＧ−ソース
Ｓ間を短絡し該フライホイール側ＭＯＳ−ＦＥＴＱ２を
強制的にオフにする。
【０１５４】例６の回路の動作は次の通りである。ＰＷ
Ｍ制御部４によるＰＷＭ制御でスイッチングトランジス
タ２がオン／オフ動作を繰り返している間は、トランス
１の各巻線に図示極性の電圧Ｖ１、Ｖ２、Ｖ３及びその
逆極性の電圧が発生する。そして、前記例１の回路と同
様に整流側のＭＯＳ−ＦＥＴＱ１と、フライホイール側
のＭＯＳ−ＦＥＴＱ２が交互にオン／オフ動作を繰り返
し、出力用コンデンサＣに直流電圧を発生させる。
Ｍ制御部４によるＰＷＭ制御でスイッチングトランジス
タ２がオン／オフ動作を繰り返している間は、トランス
１の各巻線に図示極性の電圧Ｖ１、Ｖ２、Ｖ３及びその
逆極性の電圧が発生する。そして、前記例１の回路と同
様に整流側のＭＯＳ−ＦＥＴＱ１と、フライホイール側
のＭＯＳ−ＦＥＴＱ２が交互にオン／オフ動作を繰り返
し、出力用コンデンサＣに直流電圧を発生させる。
【０１５５】例えば、トランス１の２次巻線Ｎ２、３次
巻線Ｎ３にそれぞれ図示極性の電圧Ｖ２、Ｖ３が発生し
た時、前記電圧Ｖ３でＭＯＳ−ＦＥＴＱ１、Ｑ３がオン
になり、フライホイール側のＭＯＳ−ＦＥＴＱ２がオフ
になる。なお、この時フォトトランジスタ２８はオフで
ある。このため、Ｎ２→Ｑ１→Ｌ→Ｃ→Ｎ２の経路で電
流が流れ出力用コンデンサＣを充電する。
巻線Ｎ３にそれぞれ図示極性の電圧Ｖ２、Ｖ３が発生し
た時、前記電圧Ｖ３でＭＯＳ−ＦＥＴＱ１、Ｑ３がオン
になり、フライホイール側のＭＯＳ−ＦＥＴＱ２がオフ
になる。なお、この時フォトトランジスタ２８はオフで
ある。このため、Ｎ２→Ｑ１→Ｌ→Ｃ→Ｎ２の経路で電
流が流れ出力用コンデンサＣを充電する。
【０１５６】次に、前記巻線Ｎ２、Ｎ３に図示極性と逆
の電圧が発生すると、ＭＯＳ−ＦＥＴＱ１がオフ、ＭＯ
Ｓ−ＦＥＴＱ３がオフとなる。このためＭＯＳ−ＦＥＴ
Ｑ２はチョークコイルＬの逆起電圧によりオンになり、
Ｌ→Ｃ→Ｑ２の経路でフライホイール電流が流れる（例
１の回路の動作と同じ）。
の電圧が発生すると、ＭＯＳ−ＦＥＴＱ１がオフ、ＭＯ
Ｓ−ＦＥＴＱ３がオフとなる。このためＭＯＳ−ＦＥＴ
Ｑ２はチョークコイルＬの逆起電圧によりオンになり、
Ｌ→Ｃ→Ｑ２の経路でフライホイール電流が流れる（例
１の回路の動作と同じ）。
【０１５７】前記のようにしてスイッチングトランジス
タ２がＰＷＭ制御によりオン／オフ動作を繰り返してい
る間中、ＭＯＳ−ＦＥＴＱ１、Ｑ３と、ＭＯＳ−ＦＥＴ
Ｑ２が交互にオン／オフ動作を繰り返し、出力用コンデ
ンサＣに直流電圧を発生させている。そして、出力用コ
ンデンサＣに発生した直流電圧は、出力端子Ｔ１、Ｔ２
に接続した負荷に供給されている。
タ２がＰＷＭ制御によりオン／オフ動作を繰り返してい
る間中、ＭＯＳ−ＦＥＴＱ１、Ｑ３と、ＭＯＳ−ＦＥＴ
Ｑ２が交互にオン／オフ動作を繰り返し、出力用コンデ
ンサＣに直流電圧を発生させている。そして、出力用コ
ンデンサＣに発生した直流電圧は、出力端子Ｔ１、Ｔ２
に接続した負荷に供給されている。
【０１５８】このような正常運転をしている時、入力電
圧が或る値より低下すると、コンパレータ２３の出力が
ハイレベルＨとなりフォトダイオード２４に電流が流れ
てフォトトランジスタ２８がオンとなる。このため、オ
ンになったフォトトランジスタ２８により、フライホイ
ール側のＭＯＳ−ＦＥＴＱ２のゲートＧ−ソースＳ間を
短絡し、該フライホイール側ＭＯＳ−ＦＥＴＱ２を強制
的にオフにする。
圧が或る値より低下すると、コンパレータ２３の出力が
ハイレベルＨとなりフォトダイオード２４に電流が流れ
てフォトトランジスタ２８がオンとなる。このため、オ
ンになったフォトトランジスタ２８により、フライホイ
ール側のＭＯＳ−ＦＥＴＱ２のゲートＧ−ソースＳ間を
短絡し、該フライホイール側ＭＯＳ−ＦＥＴＱ２を強制
的にオフにする。
【０１５９】このようにすれば、停電時等にフライホイ
ール側のＭＯＳ−ＦＥＴＱ２が確実にオフとなり、該Ｍ
ＯＳ−ＦＥＴＱ２の電流オーバー、素子破損等が防止で
きる。また、冗長運転で１台を停止した時において、他
の正常運転している回路からフライホイール側のＭＯＳ
−ＦＥＴＱ２に電流が回り込み、負荷電流が不足する事
態も回避できる。
ール側のＭＯＳ−ＦＥＴＱ２が確実にオフとなり、該Ｍ
ＯＳ−ＦＥＴＱ２の電流オーバー、素子破損等が防止で
きる。また、冗長運転で１台を停止した時において、他
の正常運転している回路からフライホイール側のＭＯＳ
−ＦＥＴＱ２に電流が回り込み、負荷電流が不足する事
態も回避できる。
【０１６０】§９：例７の回路の説明・・・図１１参照 図１１は例７の回路図である。以下、図１１に基づいて
例７の回路を説明する。前記例１の回路では、信号切断
時、停電時等にフライホイール側のＭＯＳ−ＦＥＴＱ２
がオフできず、該ＭＯＳ−ＦＥＴＱ２の電流オーバー、
素子破損等が発生することがある。また、冗長運転で１
台を運転停止した時において、他の正常運転している回
路からオン状態になっているフライホイール側のＭＯＳ
−ＦＥＴＱ２に電流が回り込み、負荷電流が不足するこ
とがある。例７の回路は前記のような点を改善した回路
であり、以下、詳細に説明する。
例７の回路を説明する。前記例１の回路では、信号切断
時、停電時等にフライホイール側のＭＯＳ−ＦＥＴＱ２
がオフできず、該ＭＯＳ−ＦＥＴＱ２の電流オーバー、
素子破損等が発生することがある。また、冗長運転で１
台を運転停止した時において、他の正常運転している回
路からオン状態になっているフライホイール側のＭＯＳ
−ＦＥＴＱ２に電流が回り込み、負荷電流が不足するこ
とがある。例７の回路は前記のような点を改善した回路
であり、以下、詳細に説明する。
【０１６１】例７の回路は、フライホイール側のＭＯＳ
−ＦＥＴＱ２に流れる電流で電圧を発生させる電圧発生
手段と、前記電圧発生手段により駆動され、フライホイ
ール側ＭＯＳ−ＦＥＴＱ２のゲートＧ−ソースＳ間を短
絡するためのＭＯＳ−ＦＥＴＱ３（第６のスイッチ）を
設けた構成を特徴としている。この回路では、フライホ
イール側のＭＯＳ−ＦＥＴＱ２にフライホイール電流が
流れる過渡時に、前記ＭＯＳ−ＦＥＴＱ２に流れる電流
が基準値を超えたら、ＭＯＳ−ＦＥＴＱ３をオンにし
て、ＭＯＳ−ＦＥＴＱ２のゲートＧ−ソースＳ間を短絡
し、該ＭＯＳ−ＦＥＴＱ２を強制的にオフにするもので
ある。
−ＦＥＴＱ２に流れる電流で電圧を発生させる電圧発生
手段と、前記電圧発生手段により駆動され、フライホイ
ール側ＭＯＳ−ＦＥＴＱ２のゲートＧ−ソースＳ間を短
絡するためのＭＯＳ−ＦＥＴＱ３（第６のスイッチ）を
設けた構成を特徴としている。この回路では、フライホ
イール側のＭＯＳ−ＦＥＴＱ２にフライホイール電流が
流れる過渡時に、前記ＭＯＳ−ＦＥＴＱ２に流れる電流
が基準値を超えたら、ＭＯＳ−ＦＥＴＱ３をオンにし
て、ＭＯＳ−ＦＥＴＱ２のゲートＧ−ソースＳ間を短絡
し、該ＭＯＳ−ＦＥＴＱ２を強制的にオフにするもので
ある。
【０１６２】この場合、前記電圧発生手段として、可飽
和リアクトル、又はコイル（コア入りコイル、または空
芯コイル）を用いるが、この例では可飽和リアクトル２
５を用いるものとして説明する。なお、他の構成は例１
の回路と同じである。
和リアクトル、又はコイル（コア入りコイル、または空
芯コイル）を用いるが、この例では可飽和リアクトル２
５を用いるものとして説明する。なお、他の構成は例１
の回路と同じである。
【０１６３】例７の回路の動作は次の通りである。トラ
ンス１の２次巻線Ｎ２、３次巻線Ｎ３にそれぞれ図示極
性の電圧Ｖ２（ｅ点側が＋、ｆ点側が−）、Ｖ３（ｇ点
側が＋、ｈ点側が−）が発生すると、ＭＯＳ−ＦＥＴＱ
１のゲートＧにはハイレベルの電圧Ｖ３が印加し、該Ｍ
ＯＳ−ＦＥＴＱ１がオンになる。この時、ＭＯＳ−ＦＥ
ＴＱ２はオフである。
ンス１の２次巻線Ｎ２、３次巻線Ｎ３にそれぞれ図示極
性の電圧Ｖ２（ｅ点側が＋、ｆ点側が−）、Ｖ３（ｇ点
側が＋、ｈ点側が−）が発生すると、ＭＯＳ−ＦＥＴＱ
１のゲートＧにはハイレベルの電圧Ｖ３が印加し、該Ｍ
ＯＳ−ＦＥＴＱ１がオンになる。この時、ＭＯＳ−ＦＥ
ＴＱ２はオフである。
【０１６４】このため、トランス１の２次巻線Ｎ２に発
生した電圧Ｖ２により、Ｎ２→Ｌ→Ｃ→Ｑ１→Ｎ２の経
路で電流が流れ、出力用コンデンサＣを充電する。この
時流れる電流によりチョークコイルＬには図示極性の電
圧ＶＬ１（ｋ点側が＋、ｊ点側が−）が発生し、コイル
５には図示極性の電圧（ｍ点側が＋、ｎ点側が−のチョ
ークコイル電圧）が誘起する。しかし、前記チョークコ
イル電圧はＭＯＳ−ＦＥＴＱ２のゲートＧ側が−極性な
ので、ＭＯＳ−ＦＥＴＱ２はオフのままである。
生した電圧Ｖ２により、Ｎ２→Ｌ→Ｃ→Ｑ１→Ｎ２の経
路で電流が流れ、出力用コンデンサＣを充電する。この
時流れる電流によりチョークコイルＬには図示極性の電
圧ＶＬ１（ｋ点側が＋、ｊ点側が−）が発生し、コイル
５には図示極性の電圧（ｍ点側が＋、ｎ点側が−のチョ
ークコイル電圧）が誘起する。しかし、前記チョークコ
イル電圧はＭＯＳ−ＦＥＴＱ２のゲートＧ側が−極性な
ので、ＭＯＳ−ＦＥＴＱ２はオフのままである。
【０１６５】その後、２次巻線Ｎ２に発生する電圧、及
び３次巻線Ｎ３に発生する電圧が逆極性の電圧−Ｖ２、
−Ｖ３に変化すると、ＭＯＳ−ＦＥＴＱ１のゲートＧに
はローレベルの電圧が印加し、ＭＯＳ−ＦＥＴＱ１はオ
フになる。そのため、チョークコイルＬには前記電圧Ｖ
２が供給されなくなり、逆起電圧−ＶＬ１（ｊ点側が
＋、ｋ点側が−）が発生する。その結果、コイル５には
前記と逆極性の電圧（ｎ点側が＋、ｍ点側が−）が発生
し、ダイオードｄ１、抵抗Ｒ２を介してＭＯＳ−ＦＥＴ
Ｑ２のゲートＧにハイレベルの電圧を印加するので、Ｍ
ＯＳ−ＦＥＴＱ２がオンになる。
び３次巻線Ｎ３に発生する電圧が逆極性の電圧−Ｖ２、
−Ｖ３に変化すると、ＭＯＳ−ＦＥＴＱ１のゲートＧに
はローレベルの電圧が印加し、ＭＯＳ−ＦＥＴＱ１はオ
フになる。そのため、チョークコイルＬには前記電圧Ｖ
２が供給されなくなり、逆起電圧−ＶＬ１（ｊ点側が
＋、ｋ点側が−）が発生する。その結果、コイル５には
前記と逆極性の電圧（ｎ点側が＋、ｍ点側が−）が発生
し、ダイオードｄ１、抵抗Ｒ２を介してＭＯＳ−ＦＥＴ
Ｑ２のゲートＧにハイレベルの電圧を印加するので、Ｍ
ＯＳ−ＦＥＴＱ２がオンになる。
【０１６６】前記のようにしてＭＯＳ−ＦＥＴＱ１がオ
フになり、ＭＯＳ−ＦＥＴＱ２がオンになると、チョー
クコイルＬに蓄積された電磁エネルギーにより、Ｌ→Ｃ
→Ｑ２→Ｌの経路でフライホイール電流が流れ、出力用
コンデンサＣを充電する。
フになり、ＭＯＳ−ＦＥＴＱ２がオンになると、チョー
クコイルＬに蓄積された電磁エネルギーにより、Ｌ→Ｃ
→Ｑ２→Ｌの経路でフライホイール電流が流れ、出力用
コンデンサＣを充電する。
【０１６７】その後、再び、トランス１の２次巻線Ｎ
２、及び３次巻線Ｎ３にＶ２、Ｖ３が発生すると、ＭＯ
Ｓ−ＦＥＴＱ２は双方向性の素子であるから、オンにな
っているＭＯＳ−ＦＥＴＱ２を介して２次巻線Ｎ２から
電流が流れる。
２、及び３次巻線Ｎ３にＶ２、Ｖ３が発生すると、ＭＯ
Ｓ−ＦＥＴＱ２は双方向性の素子であるから、オンにな
っているＭＯＳ−ＦＥＴＱ２を介して２次巻線Ｎ２から
電流が流れる。
【０１６８】すなわち、前記電流Ｖ２により最初はＮ２
→Ｑ２（オン状態）→Ｄ１→Ｎ２の経路で電流が流れ
る。その後、電圧Ｖ３によりＭＯＳ−ＦＥＴＱ１が完全
にオンになれば（Ｑ１のオンは少し遅れる）、Ｎ２→Ｑ
２→Ｑ１→Ｎ２の経路で電流が流れる。この時２次巻線
Ｎ２側から流れる電流により可飽和リアクトル２５に基
準値を超える電圧が発生する。そして前記発生した電圧
でＭＯＳ−ＦＥＴＱ３をオンに駆動してＭＯＳ−ＦＥＴ
Ｑ２のゲートＧ−ソースＳ間を短絡し、ＭＯＳ−ＦＥＴ
Ｑ２を強制的にオフにする。
→Ｑ２（オン状態）→Ｄ１→Ｎ２の経路で電流が流れ
る。その後、電圧Ｖ３によりＭＯＳ−ＦＥＴＱ１が完全
にオンになれば（Ｑ１のオンは少し遅れる）、Ｎ２→Ｑ
２→Ｑ１→Ｎ２の経路で電流が流れる。この時２次巻線
Ｎ２側から流れる電流により可飽和リアクトル２５に基
準値を超える電圧が発生する。そして前記発生した電圧
でＭＯＳ−ＦＥＴＱ３をオンに駆動してＭＯＳ−ＦＥＴ
Ｑ２のゲートＧ−ソースＳ間を短絡し、ＭＯＳ−ＦＥＴ
Ｑ２を強制的にオフにする。
【０１６９】従って、ＭＯＳ−ＦＥＴＱ１がオンになり
ＭＯＳ−ＦＥＴＱ２がオフになり、以降、ＭＯＳ−ＦＥ
ＴＱ１とＭＯＳ−ＦＥＴＱ２が交互にオン／オフを繰り
返す。そして、前記例１の回路と同様に整流側ＭＯＳ−
ＦＥＴＱ１と、フライホイール側ＭＯＳ−ＦＥＴＱ２が
交互にオン／オフ動作を繰り返すことで、出力用コンデ
ンサＣに直流電圧を発生させ、出力を安定化させる。こ
のようにして、簡単な回路構成（従来例１の回路に比べ
て）で、整流側のＭＯＳ−ＦＥＴＱ１とフライホイール
側のＭＯＳ−ＦＥＴＱ２を交互に、かつ確実にオン／オ
フ駆動可能な同期整流回路が実現できる。
ＭＯＳ−ＦＥＴＱ２がオフになり、以降、ＭＯＳ−ＦＥ
ＴＱ１とＭＯＳ−ＦＥＴＱ２が交互にオン／オフを繰り
返す。そして、前記例１の回路と同様に整流側ＭＯＳ−
ＦＥＴＱ１と、フライホイール側ＭＯＳ−ＦＥＴＱ２が
交互にオン／オフ動作を繰り返すことで、出力用コンデ
ンサＣに直流電圧を発生させ、出力を安定化させる。こ
のようにして、簡単な回路構成（従来例１の回路に比べ
て）で、整流側のＭＯＳ−ＦＥＴＱ１とフライホイール
側のＭＯＳ−ＦＥＴＱ２を交互に、かつ確実にオン／オ
フ駆動可能な同期整流回路が実現できる。
【０１７０】また、前記のようにして正常運転をしてい
る時、信号停止、停電等が発生すると、トランス１の各
巻線に発生していた電圧は消失し、チョークコイルＬに
蓄えられていた電磁エネルギーによりオン状態のＭＯＳ
−ＦＥＴＱ２を介してフライホイール電流が流れる。こ
の過渡状態において、例えば、冗長運転している他の回
路が正常であれば、他の回路から前記オンになっている
ＭＯＳ−ＦＥＴＱ２に電流が回り込む。
る時、信号停止、停電等が発生すると、トランス１の各
巻線に発生していた電圧は消失し、チョークコイルＬに
蓄えられていた電磁エネルギーによりオン状態のＭＯＳ
−ＦＥＴＱ２を介してフライホイール電流が流れる。こ
の過渡状態において、例えば、冗長運転している他の回
路が正常であれば、他の回路から前記オンになっている
ＭＯＳ−ＦＥＴＱ２に電流が回り込む。
【０１７１】この場合、図５に示した回路において、信
号停止、停電等が発生した回路が前記回路１であり、他
の正常な回路が回路２であったとすると、回路２の出力
端子→回路１のチョークコイルＬ→回路１のＭＯＳ−Ｆ
ＥＴＱ２→回路１の可飽和リアクトル２５の経路で大き
な過渡電流（通常のフライホイール電流と逆向きの電
流）が流れることがある。また、１台で運転している場
合に出力用コンデンサＣが大きければ、前記と同じよう
に、チョークコイルＬ→ＭＯＳ−ＦＥＴＱ２→可飽和リ
アクトル２５の経路で大きな過渡電流（通常のフライホ
イール電流と逆向きの電流）が流れることがある。
号停止、停電等が発生した回路が前記回路１であり、他
の正常な回路が回路２であったとすると、回路２の出力
端子→回路１のチョークコイルＬ→回路１のＭＯＳ−Ｆ
ＥＴＱ２→回路１の可飽和リアクトル２５の経路で大き
な過渡電流（通常のフライホイール電流と逆向きの電
流）が流れることがある。また、１台で運転している場
合に出力用コンデンサＣが大きければ、前記と同じよう
に、チョークコイルＬ→ＭＯＳ−ＦＥＴＱ２→可飽和リ
アクトル２５の経路で大きな過渡電流（通常のフライホ
イール電流と逆向きの電流）が流れることがある。
【０１７２】このように可飽和コイル２５に大きな過渡
電流が流れると、前記可飽和リアクトル２５に基準値を
超える電圧（ＭＯＳ−ＦＥＴＱ３のゲートＧ側が＋）が
発生し、この電圧でＭＯＳ−ＦＥＴＱ３をオンにする。
このため、オン状態のＭＯＳ−ＦＥＴＱ３によりＭＯＳ
−ＦＥＴＱ２のゲートＧ−ソースＳ間を短絡し、該ＭＯ
Ｓ−ＦＥＴＱ３２を強制的にオフにする。
電流が流れると、前記可飽和リアクトル２５に基準値を
超える電圧（ＭＯＳ−ＦＥＴＱ３のゲートＧ側が＋）が
発生し、この電圧でＭＯＳ−ＦＥＴＱ３をオンにする。
このため、オン状態のＭＯＳ−ＦＥＴＱ３によりＭＯＳ
−ＦＥＴＱ２のゲートＧ−ソースＳ間を短絡し、該ＭＯ
Ｓ−ＦＥＴＱ３２を強制的にオフにする。
【０１７３】このようにすれば、信号切断時、停電時等
において、フライホイール側のＭＯＳ−ＦＥＴＱ２がオ
フできず、該ＭＯＳ−ＦＥＴＱ２の電流オーバー、素子
破損等が発生する、という事態を回避できる。また、冗
長運転で１台を停止した時において、他の正常運転して
いる回路からオンのままとなっているフライホイール側
のＭＯＳ−ＦＥＴＱ２に電流が回り込み、負荷電流が不
足する、という事態を回避することができる。なお、前
記可飽和リアクトル２５の代わりにコイルを使用しても
同様に動作する。
において、フライホイール側のＭＯＳ−ＦＥＴＱ２がオ
フできず、該ＭＯＳ−ＦＥＴＱ２の電流オーバー、素子
破損等が発生する、という事態を回避できる。また、冗
長運転で１台を停止した時において、他の正常運転して
いる回路からオンのままとなっているフライホイール側
のＭＯＳ−ＦＥＴＱ２に電流が回り込み、負荷電流が不
足する、という事態を回避することができる。なお、前
記可飽和リアクトル２５の代わりにコイルを使用しても
同様に動作する。
【０１７４】§１０：例８の回路の説明・・・図１２参
照 図１２は例８の回路図である。以下、図１２に基づいて
例８の回路を説明する。前記例１の回路では、信号切断
時、停電時等において、フライホイール側のＭＯＳ−Ｆ
ＥＴＱ２がオフできず、該ＭＯＳ−ＦＥＴＱ２の電流オ
ーバー、素子破損等が発生することがある。また、冗長
運転で１台を運転停止した時において、他の正常運転し
ている回路からオン状態になっているフライホイール側
のＭＯＳ−ＦＥＴＱ２に電流が回り込み、負荷電流が不
足することがある。例８の回路は前記のような点を改善
した回路であり、以下、詳細に説明する。
照 図１２は例８の回路図である。以下、図１２に基づいて
例８の回路を説明する。前記例１の回路では、信号切断
時、停電時等において、フライホイール側のＭＯＳ−Ｆ
ＥＴＱ２がオフできず、該ＭＯＳ−ＦＥＴＱ２の電流オ
ーバー、素子破損等が発生することがある。また、冗長
運転で１台を運転停止した時において、他の正常運転し
ている回路からオン状態になっているフライホイール側
のＭＯＳ−ＦＥＴＱ２に電流が回り込み、負荷電流が不
足することがある。例８の回路は前記のような点を改善
した回路であり、以下、詳細に説明する。
【０１７５】例８の回路は、フライホイール側のＭＯＳ
−ＦＥＴＱ２に流れる電流で電圧を発生させる電圧発生
手段と、前記電圧発生手段により駆動され、フライホイ
ール側ＭＯＳ−ＦＥＴＱ２のゲートＧ−ソースＳ間を短
絡するためのＭＯＳ−ＦＥＴＱ３（第６のスイッチ）を
設けた構成を特徴としている。この回路では、フライホ
イール側のＭＯＳ−ＦＥＴＱ２にフライホイール電流が
流れる過渡時に、前記ＭＯＳ−ＦＥＴＱ２に流れる電流
が基準値以上となったら、ＭＯＳ−ＦＥＴＱ３をオンに
して、ＭＯＳ−ＦＥＴＱ２のゲートＧ−ソースＳ間を短
絡し、該ＭＯＳ−ＦＥＴＱ２を強制的にオフにするもの
である。この場合、前記電圧発生手段として、抵抗２６
を用いる。なお、他の構成は例１の回路と同じである。
−ＦＥＴＱ２に流れる電流で電圧を発生させる電圧発生
手段と、前記電圧発生手段により駆動され、フライホイ
ール側ＭＯＳ−ＦＥＴＱ２のゲートＧ−ソースＳ間を短
絡するためのＭＯＳ−ＦＥＴＱ３（第６のスイッチ）を
設けた構成を特徴としている。この回路では、フライホ
イール側のＭＯＳ−ＦＥＴＱ２にフライホイール電流が
流れる過渡時に、前記ＭＯＳ−ＦＥＴＱ２に流れる電流
が基準値以上となったら、ＭＯＳ−ＦＥＴＱ３をオンに
して、ＭＯＳ−ＦＥＴＱ２のゲートＧ−ソースＳ間を短
絡し、該ＭＯＳ−ＦＥＴＱ２を強制的にオフにするもの
である。この場合、前記電圧発生手段として、抵抗２６
を用いる。なお、他の構成は例１の回路と同じである。
【０１７６】例８の回路の動作は次の通りである。トラ
ンス１の２次巻線Ｎ２、３次巻線Ｎ３にそれぞれ図示極
性の電圧Ｖ２（ｅ点側が＋、ｆ点側が−）、Ｖ３（ｇ点
側が＋、ｈ点側が−）が発生すると、ＭＯＳ−ＦＥＴＱ
１のゲートＧにはハイレベルの電圧Ｖ３が印加し、該Ｍ
ＯＳ−ＦＥＴＱ１がオンになる。この時、ＭＯＳ−ＦＥ
ＴＱ２はオフである。
ンス１の２次巻線Ｎ２、３次巻線Ｎ３にそれぞれ図示極
性の電圧Ｖ２（ｅ点側が＋、ｆ点側が−）、Ｖ３（ｇ点
側が＋、ｈ点側が−）が発生すると、ＭＯＳ−ＦＥＴＱ
１のゲートＧにはハイレベルの電圧Ｖ３が印加し、該Ｍ
ＯＳ−ＦＥＴＱ１がオンになる。この時、ＭＯＳ−ＦＥ
ＴＱ２はオフである。
【０１７７】このため、トランス１の２次巻線Ｎ２に発
生した電圧Ｖ２により、Ｎ２→Ｌ→Ｃ→Ｑ１→Ｎ２の経
路で電流が流れ、出力用コンデンサＣを充電する。この
時流れる電流によりチョークコイルＬには図示極性の電
圧ＶＬ１（ｋ点側が＋、ｊ点側が−）が発生し、コイル
５には図示極性の電圧（ｍ点側が＋、ｎ点側が−のチョ
ークコイル電圧）が誘起する。しかし、前記チョークコ
イル電圧はＭＯＳ−ＦＥＴＱ２のゲートＧ側が−極性な
ので、ＭＯＳ−ＦＥＴＱ２はオフのままである。
生した電圧Ｖ２により、Ｎ２→Ｌ→Ｃ→Ｑ１→Ｎ２の経
路で電流が流れ、出力用コンデンサＣを充電する。この
時流れる電流によりチョークコイルＬには図示極性の電
圧ＶＬ１（ｋ点側が＋、ｊ点側が−）が発生し、コイル
５には図示極性の電圧（ｍ点側が＋、ｎ点側が−のチョ
ークコイル電圧）が誘起する。しかし、前記チョークコ
イル電圧はＭＯＳ−ＦＥＴＱ２のゲートＧ側が−極性な
ので、ＭＯＳ−ＦＥＴＱ２はオフのままである。
【０１７８】その後、２次巻線Ｎ２に発生する電圧、及
び３次巻線Ｎ３に発生する電圧が逆極性の電圧−Ｖ２、
−Ｖ３に変化すると、ＭＯＳ−ＦＥＴＱ１のゲートＧに
はローレベルの電圧が印加し、ＭＯＳ−ＦＥＴＱ１はオ
フになる。そのため、チョークコイルＬには前記電圧Ｖ
２が供給されなくなり、逆起電圧−ＶＬ１が発生する。
その結果、コイル５には前記と逆極性の電圧（ｎ点側が
＋、ｍ点側が−）が発生し、ダイオードｄ１、抵抗Ｒ２
を介してＭＯＳ−ＦＥＴＱ２のゲートＧにハイレベルの
電圧を印加するので、ＭＯＳ−ＦＥＴＱ２がオンにな
る。
び３次巻線Ｎ３に発生する電圧が逆極性の電圧−Ｖ２、
−Ｖ３に変化すると、ＭＯＳ−ＦＥＴＱ１のゲートＧに
はローレベルの電圧が印加し、ＭＯＳ−ＦＥＴＱ１はオ
フになる。そのため、チョークコイルＬには前記電圧Ｖ
２が供給されなくなり、逆起電圧−ＶＬ１が発生する。
その結果、コイル５には前記と逆極性の電圧（ｎ点側が
＋、ｍ点側が−）が発生し、ダイオードｄ１、抵抗Ｒ２
を介してＭＯＳ−ＦＥＴＱ２のゲートＧにハイレベルの
電圧を印加するので、ＭＯＳ−ＦＥＴＱ２がオンにな
る。
【０１７９】前記のようにしてＭＯＳ−ＦＥＴＱ１がオ
フになり、ＭＯＳ−ＦＥＴＱ２がオンになると、チョー
クコイルＬに蓄積された電磁エネルギーにより、Ｌ→Ｃ
→Ｑ２→Ｌの経路でフライホイール電流が流れ、出力用
コンデンサＣを充電する。
フになり、ＭＯＳ−ＦＥＴＱ２がオンになると、チョー
クコイルＬに蓄積された電磁エネルギーにより、Ｌ→Ｃ
→Ｑ２→Ｌの経路でフライホイール電流が流れ、出力用
コンデンサＣを充電する。
【０１８０】その後、再び、トランス１の２次巻線Ｎ
２、及び３次巻線Ｎ３にＶ２、Ｖ３が発生すると、ＭＯ
Ｓ−ＦＥＴＱ２は双方向性の素子であるから、オンにな
っているＭＯＳ−ＦＥＴＱ２を介して２次巻線Ｎ２から
電流が流れる。
２、及び３次巻線Ｎ３にＶ２、Ｖ３が発生すると、ＭＯ
Ｓ−ＦＥＴＱ２は双方向性の素子であるから、オンにな
っているＭＯＳ−ＦＥＴＱ２を介して２次巻線Ｎ２から
電流が流れる。
【０１８１】すなわち、最初は電圧Ｖ２によりＮ２→Ｑ
２→Ｄ１→Ｎ２の経路で電流が流れる。その後、電圧Ｖ
３によりＭＯＳ−ＦＥＴＱ１が完全にオンになれば、Ｎ
２→Ｑ２→Ｑ１→Ｎ２の経路で電流が流れる。この時２
次巻線Ｎ２側から流れる電流により抵抗２６に基準値を
超える電圧が発生する。そして前記発生した電圧でＭＯ
Ｓ−ＦＥＴＱ３をオンに駆動してＭＯＳ−ＦＥＴＱ２の
ゲートＧ−ソースＳ間を短絡することで、ＭＯＳ−ＦＥ
ＴＱ２を強制的にオフにする。
２→Ｄ１→Ｎ２の経路で電流が流れる。その後、電圧Ｖ
３によりＭＯＳ−ＦＥＴＱ１が完全にオンになれば、Ｎ
２→Ｑ２→Ｑ１→Ｎ２の経路で電流が流れる。この時２
次巻線Ｎ２側から流れる電流により抵抗２６に基準値を
超える電圧が発生する。そして前記発生した電圧でＭＯ
Ｓ−ＦＥＴＱ３をオンに駆動してＭＯＳ−ＦＥＴＱ２の
ゲートＧ−ソースＳ間を短絡することで、ＭＯＳ−ＦＥ
ＴＱ２を強制的にオフにする。
【０１８２】従って、ＭＯＳ−ＦＥＴＱ１がオンになり
ＭＯＳ−ＦＥＴＱ２がオフになり、以降、ＭＯＳ−ＦＥ
ＴＱ１とＭＯＳ−ＦＥＴＱ２が交互にオン／オフを繰り
返す。そして、前記例１の回路と同様に整流側ＭＯＳ−
ＦＥＴＱ１と、フライホイール側ＭＯＳ−ＦＥＴＱ２が
交互にオン／オフ動作を繰り返すことで、出力用コンデ
ンサＣに直流電圧を発生させ、出力を安定化させる。こ
のようにして、簡単な回路構成（従来例１の回路に比べ
て）で、整流側のＭＯＳ−ＦＥＴＱ１とフライホイール
側のＭＯＳ−ＦＥＴＱ２を交互に、かつ確実にオン／オ
フ駆動可能な同期整流回路が実現できる。
ＭＯＳ−ＦＥＴＱ２がオフになり、以降、ＭＯＳ−ＦＥ
ＴＱ１とＭＯＳ−ＦＥＴＱ２が交互にオン／オフを繰り
返す。そして、前記例１の回路と同様に整流側ＭＯＳ−
ＦＥＴＱ１と、フライホイール側ＭＯＳ−ＦＥＴＱ２が
交互にオン／オフ動作を繰り返すことで、出力用コンデ
ンサＣに直流電圧を発生させ、出力を安定化させる。こ
のようにして、簡単な回路構成（従来例１の回路に比べ
て）で、整流側のＭＯＳ−ＦＥＴＱ１とフライホイール
側のＭＯＳ−ＦＥＴＱ２を交互に、かつ確実にオン／オ
フ駆動可能な同期整流回路が実現できる。
【０１８３】また、前記のようにして正常運転をしてい
る時、信号停止、停電等が発生すると、トランス１の各
巻線に発生していた電圧は消失し、チョークコイルＬに
蓄えられていた電磁エネルギーによりオン状態のＭＯＳ
−ＦＥＴＱ２を介してフライホイール電流が流れる。こ
の過渡状態において、例えば、冗長運転している他の回
路が正常であれば、他の回路から前記オンになっている
ＭＯＳ−ＦＥＴＱ２に電流が回り込む。
る時、信号停止、停電等が発生すると、トランス１の各
巻線に発生していた電圧は消失し、チョークコイルＬに
蓄えられていた電磁エネルギーによりオン状態のＭＯＳ
−ＦＥＴＱ２を介してフライホイール電流が流れる。こ
の過渡状態において、例えば、冗長運転している他の回
路が正常であれば、他の回路から前記オンになっている
ＭＯＳ−ＦＥＴＱ２に電流が回り込む。
【０１８４】この場合、図５に示した回路において、信
号停止、停電等が発生した回路が前記回路１であり、他
の正常な回路が回路２であったとすると、回路２の出力
端子→回路１のチョークコイルＬ→回路１のＭＯＳ−Ｆ
ＥＴＱ２→回路１の抵抗２６の経路で大きな過渡電流
（通常のフライホイール電流と逆向きの電流）が流れる
ことがある。また、１台で運転している場合に出力用コ
ンデンサＣが大きければ、前記と同じように、チョーク
コイルＬ→ＭＯＳ−ＦＥＴＱ２→抵抗２６の経路で大き
な過渡電流（通常のフライホイール電流と逆向きの電
流）が流れることがある。
号停止、停電等が発生した回路が前記回路１であり、他
の正常な回路が回路２であったとすると、回路２の出力
端子→回路１のチョークコイルＬ→回路１のＭＯＳ−Ｆ
ＥＴＱ２→回路１の抵抗２６の経路で大きな過渡電流
（通常のフライホイール電流と逆向きの電流）が流れる
ことがある。また、１台で運転している場合に出力用コ
ンデンサＣが大きければ、前記と同じように、チョーク
コイルＬ→ＭＯＳ−ＦＥＴＱ２→抵抗２６の経路で大き
な過渡電流（通常のフライホイール電流と逆向きの電
流）が流れることがある。
【０１８５】このように抵抗２６に大きな過渡電流が流
れると、前記抵抗２６に基準値を超える電圧（ＭＯＳ−
ＦＥＴＱ３のゲートＧ側が＋）が発生し、この電圧でＭ
ＯＳ−ＦＥＴＱ３をオンにする。このため、オン状態の
ＭＯＳ−ＦＥＴＱ３によりＭＯＳ−ＦＥＴＱ２のゲート
Ｇ−ソースＳ間を短絡し、該ＭＯＳ−ＦＥＴＱ２を強制
的にオフにする。
れると、前記抵抗２６に基準値を超える電圧（ＭＯＳ−
ＦＥＴＱ３のゲートＧ側が＋）が発生し、この電圧でＭ
ＯＳ−ＦＥＴＱ３をオンにする。このため、オン状態の
ＭＯＳ−ＦＥＴＱ３によりＭＯＳ−ＦＥＴＱ２のゲート
Ｇ−ソースＳ間を短絡し、該ＭＯＳ−ＦＥＴＱ２を強制
的にオフにする。
【０１８６】このようにすれば、信号切断時、停電時等
において、フライホイール側のＭＯＳ−ＦＥＴＱ２がオ
フできず、該ＭＯＳ−ＦＥＴＱ２の電流オーバー、素子
破損等が発生する、という事態を回避できる。また、冗
長運転で１台を停止した時において、他の正常運転して
いる回路からオンのままとなっているフライホイール側
のＭＯＳ−ＦＥＴＱ２に電流が回り込み、負荷電流が不
足する、という事態を回避することができる。なお、前
記可飽和リアクトル２５の代わりにコイルを使用しても
同様に動作する。
において、フライホイール側のＭＯＳ−ＦＥＴＱ２がオ
フできず、該ＭＯＳ−ＦＥＴＱ２の電流オーバー、素子
破損等が発生する、という事態を回避できる。また、冗
長運転で１台を停止した時において、他の正常運転して
いる回路からオンのままとなっているフライホイール側
のＭＯＳ−ＦＥＴＱ２に電流が回り込み、負荷電流が不
足する、という事態を回避することができる。なお、前
記可飽和リアクトル２５の代わりにコイルを使用しても
同様に動作する。
【０１８７】§１１：その他の説明 (1) ：前記ＭＯＳ−ＦＥＴＱ１、Ｑ２、Ｑ３は他の同様
な能動素子でも実施可能である。
な能動素子でも実施可能である。
【０１８８】(2) ：冗長運転を行う場合、前記回路を任
意の数だけ並列接続することが可能である。
意の数だけ並列接続することが可能である。
【０１８９】
【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 (1) ：整流側の第１の能動素子とフライホイール側の第
２の能動素子を交互に、かつ確実にオン／オフ駆動でき
る。従って、出力の安定した同期整流回路が実現でき
る。
のような効果がある。 (1) ：整流側の第１の能動素子とフライホイール側の第
２の能動素子を交互に、かつ確実にオン／オフ駆動でき
る。従って、出力の安定した同期整流回路が実現でき
る。
【０１９０】(2) ：駆動信号の切断時や停電時にフライ
ホイール側の第２の能動素子が確実にオフにできるか
ら、フライホイール側の第２の能動素子に電流が流れ続
けることがなくなる。その結果、第１、第２の能動素子
の電流オーバーによる異常過熱や前記異常過熱による素
子破損等が防止できる。
ホイール側の第２の能動素子が確実にオフにできるか
ら、フライホイール側の第２の能動素子に電流が流れ続
けることがなくなる。その結果、第１、第２の能動素子
の電流オーバーによる異常過熱や前記異常過熱による素
子破損等が防止できる。
【０１９１】(3) ：複数の回路を並列接続した冗長運転
で１台を停止した時に、他の正常運転している回路から
オン状態となっているフライホイール側の能動素子に電
流が回り込み、負荷電流が不足する、という事態も回避
できる。
で１台を停止した時に、他の正常運転している回路から
オン状態となっているフライホイール側の能動素子に電
流が回り込み、負荷電流が不足する、という事態も回避
できる。
【０１９２】前記効果の外、各請求項に対応して次のよ
うな効果がある。 (4) ：請求項１では、トランスの巻線電圧により第１の
能動素子と同期してオン／オフ駆動される第１のスイッ
チを第２の能動素子に接続し、第１の能動素子及び第１
のスイッチがオンに駆動された場合、オンになった第１
のスイッチで第２の能動素子を強制的にオフにし、第１
の能動素子及び第１のスイッチがオフに駆動された場
合、第２の能動素子を前記チョークコイルの電圧でオン
に駆動するようにしている。
うな効果がある。 (4) ：請求項１では、トランスの巻線電圧により第１の
能動素子と同期してオン／オフ駆動される第１のスイッ
チを第２の能動素子に接続し、第１の能動素子及び第１
のスイッチがオンに駆動された場合、オンになった第１
のスイッチで第２の能動素子を強制的にオフにし、第１
の能動素子及び第１のスイッチがオフに駆動された場
合、第２の能動素子を前記チョークコイルの電圧でオン
に駆動するようにしている。
【０１９３】従って、簡単な回路構成（従来例１の回路
に比べて）で、整流側の第１の能動素子とフライホイー
ル側の第２の能動素子を交互に、かつ確実にオン／オフ
駆動可能な同期整流回路が実現できる。
に比べて）で、整流側の第１の能動素子とフライホイー
ル側の第２の能動素子を交互に、かつ確実にオン／オフ
駆動可能な同期整流回路が実現できる。
【０１９４】また、前記のように第１の能動素子及び第
１のスイッチがオンに駆動された場合、オンになった第
１のスイッチで第２の能動素子を強制的にオフにすると
共に、第１の能動素子及び第１のスイッチがオフの場
合、第２の能動素子をチョークコイルの逆起電圧でオン
に駆動することができるので、整流側の第１の能動素子
とフライホイール側の第２の能動素子を交互に、かつ確
実にオン／オフ駆動し、出力用コンデンサの出力電圧を
安定化させることができる。
１のスイッチがオンに駆動された場合、オンになった第
１のスイッチで第２の能動素子を強制的にオフにすると
共に、第１の能動素子及び第１のスイッチがオフの場
合、第２の能動素子をチョークコイルの逆起電圧でオン
に駆動することができるので、整流側の第１の能動素子
とフライホイール側の第２の能動素子を交互に、かつ確
実にオン／オフ駆動し、出力用コンデンサの出力電圧を
安定化させることができる。
【０１９５】そのため、前記従来例２のように、フライ
ホイール側の第２の能動素子が一旦オンになり、チョー
クコイルに逆起電圧が発生している間中、第２の能動素
子がオンになったままとなって、前記第１、第２の能動
素子に過大な電流が流れ続け、遂には電流オーバーで素
子破損する、というような事態は回避できる。
ホイール側の第２の能動素子が一旦オンになり、チョー
クコイルに逆起電圧が発生している間中、第２の能動素
子がオンになったままとなって、前記第１、第２の能動
素子に過大な電流が流れ続け、遂には電流オーバーで素
子破損する、というような事態は回避できる。
【０１９６】(5) ：請求項２では、第１の能動素子と第
２の能動素子が交互にオン／オフ動作している時、リモ
ート信号検出手段が動作停止を指示する旨のリモート信
号を検出すると、第２のスイッチをオンに駆動し、オン
になった第２のスイッチで第２の能動素子を強制的にオ
フにする。このようにすれば、信号切断（駆動信号の切
断）時、或いは停電時に、トランス１の１次巻線を駆動
するスイッチング素子の動作が停止した場合、リモート
信号によりフライホイール側の第２の能動素子を確実に
オフにすることができる。
２の能動素子が交互にオン／オフ動作している時、リモ
ート信号検出手段が動作停止を指示する旨のリモート信
号を検出すると、第２のスイッチをオンに駆動し、オン
になった第２のスイッチで第２の能動素子を強制的にオ
フにする。このようにすれば、信号切断（駆動信号の切
断）時、或いは停電時に、トランス１の１次巻線を駆動
するスイッチング素子の動作が停止した場合、リモート
信号によりフライホイール側の第２の能動素子を確実に
オフにすることができる。
【０１９７】ところで、停電時や駆動信号の停止時には
トランスの巻線電圧が消失する。このような場合、第１
のスイッチがオンできず、第２の能動素子がオンのまま
となり、チョークコイルの電磁エネルギーによりフライ
ホイール電流が流れ続ける事態となる。このため、第２
の能動素子にはフライホイール電流が長時間流れ続けて
過熱し、ついには素子破損（電流オーバー破損）を引き
起こすこともある。
トランスの巻線電圧が消失する。このような場合、第１
のスイッチがオンできず、第２の能動素子がオンのまま
となり、チョークコイルの電磁エネルギーによりフライ
ホイール電流が流れ続ける事態となる。このため、第２
の能動素子にはフライホイール電流が長時間流れ続けて
過熱し、ついには素子破損（電流オーバー破損）を引き
起こすこともある。
【０１９８】また、前記回路を複数台並列接続して冗長
運転していた場合には、１台の回路のトランス巻線を駆
動するスイッチング素子が動作を停止すると第２の能動
素子がオンのままとなり、他の回路の出力から電流が回
り込み、負荷電流不足となることがある。しかし、本発
明では信号切断時、或いは停電時に、トランス１の１次
巻線を駆動するスイッチング素子の動作が停止した場
合、リモート信号によりフライホイール側の第２の能動
素子を確実にオフにすることができる。その結果、前記
のような事態は回避することができる。
運転していた場合には、１台の回路のトランス巻線を駆
動するスイッチング素子が動作を停止すると第２の能動
素子がオンのままとなり、他の回路の出力から電流が回
り込み、負荷電流不足となることがある。しかし、本発
明では信号切断時、或いは停電時に、トランス１の１次
巻線を駆動するスイッチング素子の動作が停止した場
合、リモート信号によりフライホイール側の第２の能動
素子を確実にオフにすることができる。その結果、前記
のような事態は回避することができる。
【０１９９】すなわち、信号切断時、或いは停電時等に
おいて、整流側の第２の能動素子が一旦オンになり、チ
ョークコイルに逆起電圧が発生している間中、第２の能
動素子がオンのままとなって、第２の能動素子に過大な
フライホイール電流が流れ続け、遂には電流オーバーで
素子破損する、というような事態は回避できる。また、
前記回路の冗長運転で１台を停止した時において、他の
正常運転している回路から第２の能動素子に電流が回り
込み、負荷電流が不足する、という事態も回避できる。
おいて、整流側の第２の能動素子が一旦オンになり、チ
ョークコイルに逆起電圧が発生している間中、第２の能
動素子がオンのままとなって、第２の能動素子に過大な
フライホイール電流が流れ続け、遂には電流オーバーで
素子破損する、というような事態は回避できる。また、
前記回路の冗長運転で１台を停止した時において、他の
正常運転している回路から第２の能動素子に電流が回り
込み、負荷電流が不足する、という事態も回避できる。
【０２００】(6) 請求項３では、第１の能動素子と第２
の能動素子が交互にオン／オフ動作している時、巻線電
圧検出手段が巻線電圧の消失状態を検出すると、第３の
スイッチをオフにしてチョークコイルの電圧が第１のス
イッチに印加するように回路を切り換え、チョークコイ
ルの電圧で第１のスイッチをオンに駆動し、オンになっ
た第１のスイッチで第２の能動素子を強制的にオフにす
る。
の能動素子が交互にオン／オフ動作している時、巻線電
圧検出手段が巻線電圧の消失状態を検出すると、第３の
スイッチをオフにしてチョークコイルの電圧が第１のス
イッチに印加するように回路を切り換え、チョークコイ
ルの電圧で第１のスイッチをオンに駆動し、オンになっ
た第１のスイッチで第２の能動素子を強制的にオフにす
る。
【０２０１】このようにすれば、信号切断（駆動信号の
切断）時、非常停止時、或いは停電時に、トランス１の
１次巻線を駆動するスイッチング素子の動作が停止し、
トランス１の巻線電圧が消失した場合、第２の能動素子
を強制的にオフにできる。
切断）時、非常停止時、或いは停電時に、トランス１の
１次巻線を駆動するスイッチング素子の動作が停止し、
トランス１の巻線電圧が消失した場合、第２の能動素子
を強制的にオフにできる。
【０２０２】従って、信号切断時、非常停止時、停電時
等において、整流側の第２の能動素子が一旦オンにな
り、チョークコイルに逆起電圧が発生している間中、第
２の能動素子がオンとなったままとなって、前記第２の
能動素子に過大なフライホイール電流が流れ続け、遂に
は電流オーバーで素子破損する、というような事態は発
生しない。また、冗長運転で１台を停止した時におい
て、他の正常運転している回路から第２の能動素子に電
流が回り込み、負荷電流が不足する、という事態も回避
することができる。
等において、整流側の第２の能動素子が一旦オンにな
り、チョークコイルに逆起電圧が発生している間中、第
２の能動素子がオンとなったままとなって、前記第２の
能動素子に過大なフライホイール電流が流れ続け、遂に
は電流オーバーで素子破損する、というような事態は発
生しない。また、冗長運転で１台を停止した時におい
て、他の正常運転している回路から第２の能動素子に電
流が回り込み、負荷電流が不足する、という事態も回避
することができる。
【０２０３】(7) ：請求項４では、同期整流回路が過電
流垂下特性を持つように制御されている場合、出力電圧
検出手段により出力電圧が基準電圧より低下したことを
検出すると、前記電源制御手段が電源をパワーオフして
スイッチング素子の動作を停止させる。
流垂下特性を持つように制御されている場合、出力電圧
検出手段により出力電圧が基準電圧より低下したことを
検出すると、前記電源制御手段が電源をパワーオフして
スイッチング素子の動作を停止させる。
【０２０４】ところで、過電流垂下特性を持つ回路で
は、出力電流が小さい時は定電圧制御を行い、出力電流
が過電流時には定電流制御を行うため、前記過電流時に
は出力電圧が大幅に低下する。このため、フライホイー
ル側の第２の能動素子は、スイッチのオン可能電圧以下
になりオフとなる。
は、出力電流が小さい時は定電圧制御を行い、出力電流
が過電流時には定電流制御を行うため、前記過電流時に
は出力電圧が大幅に低下する。このため、フライホイー
ル側の第２の能動素子は、スイッチのオン可能電圧以下
になりオフとなる。
【０２０５】このようにしてパワーオフとなった場合、
フライホイール側の能動素子は前記の出力電圧の低下に
よりオン状態を維持できなくなってオフ状態となる。こ
の場合、前記第２の能動素子がＭＯＳ−ＦＥＴであれ
ば、その寄生ダイオードに流れる電流もパワーオフとな
るため、フライホイール電流が流れ続けることがない。
そのため、電流オーバーで発熱し、素子破損等が発生す
ることも防止できる。
フライホイール側の能動素子は前記の出力電圧の低下に
よりオン状態を維持できなくなってオフ状態となる。こ
の場合、前記第２の能動素子がＭＯＳ−ＦＥＴであれ
ば、その寄生ダイオードに流れる電流もパワーオフとな
るため、フライホイール電流が流れ続けることがない。
そのため、電流オーバーで発熱し、素子破損等が発生す
ることも防止できる。
【０２０６】(8) ：請求項５では、第１の能動素子と第
２の能動素子が交互にオン／オフ動作している時、電流
検出手段が基準値を超える電流を検出すると、第４のス
イッチをオンに駆動し、前記オンになった第４のスイッ
チにより第２の能動素子を強制的にオフにする。
２の能動素子が交互にオン／オフ動作している時、電流
検出手段が基準値を超える電流を検出すると、第４のス
イッチをオンに駆動し、前記オンになった第４のスイッ
チにより第２の能動素子を強制的にオフにする。
【０２０７】このようにすれば、信号切断時、非常停止
時、停電時等において、整流側の第２の能動素子が一旦
オンになり、チョークコイルに逆起電圧が発生している
間中、第２の能動素子がオンとなったままとなって、前
記第２の能動素子に過大な電流が流れ続け、遂には電流
オーバーで素子破損する、というような事態は発生しな
い。また、冗長運転で１台を停止した時において、他の
正常運転している回路から第２の能動素子に電流が回り
込み、負荷電流が不足する、という事態も回避すること
ができる。
時、停電時等において、整流側の第２の能動素子が一旦
オンになり、チョークコイルに逆起電圧が発生している
間中、第２の能動素子がオンとなったままとなって、前
記第２の能動素子に過大な電流が流れ続け、遂には電流
オーバーで素子破損する、というような事態は発生しな
い。また、冗長運転で１台を停止した時において、他の
正常運転している回路から第２の能動素子に電流が回り
込み、負荷電流が不足する、という事態も回避すること
ができる。
【０２０８】(9) ：請求項６では、第１の能動素子と第
２の能動素子が交互にオン／オフ動作している時、入力
電圧検出手段によりトランスの入力電圧が基準値より低
下したことを検出すると、入力電圧検出手段の検出信号
で第５のスイッチをオンに駆動し、オンになった第５の
スイッチで第２の能動素子を強制的にオフにする。
２の能動素子が交互にオン／オフ動作している時、入力
電圧検出手段によりトランスの入力電圧が基準値より低
下したことを検出すると、入力電圧検出手段の検出信号
で第５のスイッチをオンに駆動し、オンになった第５の
スイッチで第２の能動素子を強制的にオフにする。
【０２０９】このようにすれば、非常時に入力電圧の供
給を停止した場合、或いは停電時等において入力電圧が
基準値より低下した場合、整流側の第２の能動素子が一
旦オンになり、チョークコイルに逆起電圧が発生してい
る間中、第２の能動素子がオンとなったままとなって、
前記第２の能動素子に過大な電流が流れ続け、遂には電
流オーバーで素子破損する、というような事態は発生し
ない。
給を停止した場合、或いは停電時等において入力電圧が
基準値より低下した場合、整流側の第２の能動素子が一
旦オンになり、チョークコイルに逆起電圧が発生してい
る間中、第２の能動素子がオンとなったままとなって、
前記第２の能動素子に過大な電流が流れ続け、遂には電
流オーバーで素子破損する、というような事態は発生し
ない。
【０２１０】また、冗長運転で１台を停止した時におい
て、他の正常運転している回路から第２の能動素子に電
流が回り込み、負荷電流が不足する、という事態も回避
することができる。
て、他の正常運転している回路から第２の能動素子に電
流が回り込み、負荷電流が不足する、という事態も回避
することができる。
【０２１１】(10)：請求項７では、第１の能動素子と第
２の能動素子が交互にオン／オフ動作している時、信号
停止、停電等が発生し、トランスの１次巻線を駆動する
スイッチング素子の動作が停止した場合、第２の能動素
子に基準値を超える過渡的な大電流（例えば、冗長運転
時に他の正常な回路からの回り込む電流）が流れると、
電圧発生手段に基準値を超える大きな電圧が発生する。
そして前記発生した電圧で第６のスイッチをオンに駆動
して第２の能動素子を強制的にオフにする。
２の能動素子が交互にオン／オフ動作している時、信号
停止、停電等が発生し、トランスの１次巻線を駆動する
スイッチング素子の動作が停止した場合、第２の能動素
子に基準値を超える過渡的な大電流（例えば、冗長運転
時に他の正常な回路からの回り込む電流）が流れると、
電圧発生手段に基準値を超える大きな電圧が発生する。
そして前記発生した電圧で第６のスイッチをオンに駆動
して第２の能動素子を強制的にオフにする。
【０２１２】このようにすれば、停電が発生したような
場合、整流側の第２の能動素子が一旦オンになり、チョ
ークコイルに逆起電圧が発生している間中、第２の能動
素子がオンとなったままとなって、前記第２の能動素子
に過大な電流が流れ続け、遂には電流オーバーで素子破
損する、というような事態は発生しない。また、冗長運
転で１台を停止した時において、他の正常運転している
回路から第２の能動素子に電流が回り込み、負荷電流が
不足する、という事態も回避することができる。
場合、整流側の第２の能動素子が一旦オンになり、チョ
ークコイルに逆起電圧が発生している間中、第２の能動
素子がオンとなったままとなって、前記第２の能動素子
に過大な電流が流れ続け、遂には電流オーバーで素子破
損する、というような事態は発生しない。また、冗長運
転で１台を停止した時において、他の正常運転している
回路から第２の能動素子に電流が回り込み、負荷電流が
不足する、という事態も回避することができる。
【０２１３】(11)：請求項８では、第１の能動素子と第
２の能動素子が交互にオン／オフ動作している時、信号
停止、停電等が発生し、トランスの１次巻線を駆動する
スイッチング素子の動作が停止した場合、第２の能動素
子に基準値を超える過渡的な大電流（例えば、冗長運転
時に他の正常な回路からの回り込む電流）が流れると、
電圧発生手段を構成する可飽和リアクトルに基準値を超
える大きな電圧が発生する。そして前記発生した電圧で
第６のスイッチをオンに駆動して第２の能動素子を強制
的にオフにする。
２の能動素子が交互にオン／オフ動作している時、信号
停止、停電等が発生し、トランスの１次巻線を駆動する
スイッチング素子の動作が停止した場合、第２の能動素
子に基準値を超える過渡的な大電流（例えば、冗長運転
時に他の正常な回路からの回り込む電流）が流れると、
電圧発生手段を構成する可飽和リアクトルに基準値を超
える大きな電圧が発生する。そして前記発生した電圧で
第６のスイッチをオンに駆動して第２の能動素子を強制
的にオフにする。
【０２１４】このようにすれば、停電が発生したような
場合、前記従来例のように、整流側の第２の能動素子が
一旦オンになり、チョークコイルに逆起電圧が発生して
いる間中、第２の能動素子がオンとなったままとなっ
て、前記第２の能動素子に過大なフライホイール電流が
流れ続け、遂には電流オーバーで素子破損する、という
ような事態は発生しない。また、冗長運転で１台を停止
した時において、他の正常運転している回路から第２の
能動素子に電流が回り込み、負荷電流が不足する、とい
う事態も回避することができる。
場合、前記従来例のように、整流側の第２の能動素子が
一旦オンになり、チョークコイルに逆起電圧が発生して
いる間中、第２の能動素子がオンとなったままとなっ
て、前記第２の能動素子に過大なフライホイール電流が
流れ続け、遂には電流オーバーで素子破損する、という
ような事態は発生しない。また、冗長運転で１台を停止
した時において、他の正常運転している回路から第２の
能動素子に電流が回り込み、負荷電流が不足する、とい
う事態も回避することができる。
【０２１５】(12)：請求項９では、第１の能動素子と第
２の能動素子が交互にオン／オフ動作している時、信号
停止、停電等が発生し、トランスの１次巻線を駆動する
スイッチング素子の動作が停止した場合、第２の能動素
子に基準値を超える過渡的な大電流（例えば、冗長運転
時に他の正常な回路からの回り込む電流）が流れると、
電圧発生手段を構成するコイルに基準値を超える大きな
電圧が発生する。そして前記発生した電圧で第６のスイ
ッチをオンに駆動して第２の能動素子を強制的にオフに
する。
２の能動素子が交互にオン／オフ動作している時、信号
停止、停電等が発生し、トランスの１次巻線を駆動する
スイッチング素子の動作が停止した場合、第２の能動素
子に基準値を超える過渡的な大電流（例えば、冗長運転
時に他の正常な回路からの回り込む電流）が流れると、
電圧発生手段を構成するコイルに基準値を超える大きな
電圧が発生する。そして前記発生した電圧で第６のスイ
ッチをオンに駆動して第２の能動素子を強制的にオフに
する。
【０２１６】このようにすれば、停電が発生したような
場合、前記従来例のように、整流側の第２の能動素子が
一旦オンになり、チョークコイルに逆起電圧が発生して
いる間中、第２の能動素子がオンとなったままとなっ
て、前記第２の能動素子に過大なフライホイール電流が
流れ続け、遂には電流オーバーで素子破損する、という
ような事態は発生しない。また、冗長運転で１台を停止
した時において、他の正常運転している回路から第２の
能動素子に電流が回り込み、負荷電流が不足する、とい
う事態も回避することができる。
場合、前記従来例のように、整流側の第２の能動素子が
一旦オンになり、チョークコイルに逆起電圧が発生して
いる間中、第２の能動素子がオンとなったままとなっ
て、前記第２の能動素子に過大なフライホイール電流が
流れ続け、遂には電流オーバーで素子破損する、という
ような事態は発生しない。また、冗長運転で１台を停止
した時において、他の正常運転している回路から第２の
能動素子に電流が回り込み、負荷電流が不足する、とい
う事態も回避することができる。
【０２１７】(13)：請求項１０では、第１の能動素子と
第２の能動素子が交互にオン／オフ動作している時、信
号停止、停電等が発生し、トランスの１次巻線を駆動す
るスイッチング素子の動作が停止した場合、第２の能動
素子に基準値を超える過渡的な大電流（例えば、冗長運
転時に他の正常な回路から回り込む電流）が流れると、
電圧発生手段を構成する抵抗に基準値を超える大きな電
圧が発生する。そして前記発生した電圧で第６のスイッ
チをオンに駆動して第２の能動素子を強制的にオフにす
る。
第２の能動素子が交互にオン／オフ動作している時、信
号停止、停電等が発生し、トランスの１次巻線を駆動す
るスイッチング素子の動作が停止した場合、第２の能動
素子に基準値を超える過渡的な大電流（例えば、冗長運
転時に他の正常な回路から回り込む電流）が流れると、
電圧発生手段を構成する抵抗に基準値を超える大きな電
圧が発生する。そして前記発生した電圧で第６のスイッ
チをオンに駆動して第２の能動素子を強制的にオフにす
る。
【０２１８】このようにすれば、停電が発生したような
場合、前記従来例のように、整流側の第２の能動素子が
一旦オンになり、チョークコイルに逆起電圧が発生して
いる間中、第２の能動素子がオンとなったままとなっ
て、前記第２の能動素子に過大なフライホイール電流が
流れ続け、遂には電流オーバーで素子破損する、という
ような事態は発生しない。また、冗長運転で１台を停止
した時において、他の正常運転している回路から第２の
能動素子に電流が回り込み、負荷電流が不足する、とい
う事態も回避することができる。
場合、前記従来例のように、整流側の第２の能動素子が
一旦オンになり、チョークコイルに逆起電圧が発生して
いる間中、第２の能動素子がオンとなったままとなっ
て、前記第２の能動素子に過大なフライホイール電流が
流れ続け、遂には電流オーバーで素子破損する、という
ような事態は発生しない。また、冗長運転で１台を停止
した時において、他の正常運転している回路から第２の
能動素子に電流が回り込み、負荷電流が不足する、とい
う事態も回避することができる。
【図１】本発明の原理説明図である。
【図２】実施の形態における例１の回路図である。
【図３】実施の形態における例１の回路動作説明図であ
る。
る。
【図４】実施の形態における例１の回路のタイミングチ
ャートである。
ャートである。
【図５】実施の形態における例１の回路を冗長運転した
場合の説明図である。
場合の説明図である。
【図６】実施の形態における例２の回路図である。
【図７】実施の形態における例３の回路図である。
【図８】実施の形態における例４の回路図である。
【図９】実施の形態における例５の回路図である。
【図１０】実施の形態における例６の回路図である。
【図１１】実施の形態における例７の回路図である。
【図１２】実施の形態における例８の回路図である。
【図１３】従来例１の回路図である。
【図１４】従来例２の回路図である。
１ トランス ２ スイッチングトランジスタ ３ 制御回路 ４ ＰＷＭ制御部 ５ コイル ６、２３ コンパレータ ７、１５、１６、１７、１８ トランジスタ ９ 負荷 １０ トランス １２ ＰＷＭ制御回路 ２０ カレントトランス ２２ フォトカプラ ２５ 可飽和コイル ２６ 抵抗 ２８ フォトトランジスタ
Claims (10)
- 【請求項１】複数の巻線を有するトランスと、前記トラ
ンスの１次巻線を駆動するスイッチング素子と、前記ト
ランスの２次巻線に接続された整流側の第１の能動素子
及びフライホイール側の第２の能動素子と、前記第１、
第２の能動素子により駆動されるチョークコイル及び出
力用コンデンサを備え、前記第１の能動素子を前記トラ
ンスの巻線電圧で駆動し、前記第２の能動素子を前記チ
ョークコイルの電圧で駆動する同期整流回路において、 前記トランスの巻線電圧により第１の能動素子と同期し
てオン／オフ駆動される第１のスイッチを前記第２の能
動素子に接続し、前記第１の能動素子及び第１のスイッ
チがオンに駆動された場合、オンになった第１のスイッ
チで前記第２の能動素子を強制的にオフにし、前記第１
の能動素子及び第１のスイッチがオフに駆動された場
合、前記第２の能動素子を前記チョークコイルの電圧で
オンに駆動することを特徴とした同期整流回路。 - 【請求項２】リモート信号を検出するリモート信号検出
手段を設けると共に、前記リモート信号検出手段の検出
信号によりオン／オフ駆動される第２のスイッチを前記
第２の能動素子に接続し、 前記リモート信号検出手段が動作停止を指示する旨のリ
モート信号を検出した場合、前記第２のスイッチをオン
に駆動し、オンになった第２のスイッチで前記第２の能
動素子を強制的にオフにすることを特徴とした請求項１
記載の同期整流回路。 - 【請求項３】前記トランスの巻線電圧を検出する巻線電
圧検出手段を設けると共に、前記巻線電圧検出手段の検
出電圧でオン／オフ駆動される第３のスイッチを前記第
１のスイッチ及び第２の能動素子に接続し、 前記巻線電圧検出手段が巻線電圧の消失状態を検出した
場合、前記第３のスイッチをオフにして前記チョークコ
イルの電圧が第１のスイッチに印加するように回路を切
り換え、前記チョークコイルの電圧で第１のスイッチを
オンに駆動し、オンになった第１のスイッチで前記第２
の能動素子を強制的にオフにすることを特徴とした請求
項１記載の同期整流回路。 - 【請求項４】前記同期整流回路が過電流垂下特性を持つ
場合、該回路に、出力電圧を検出する出力電圧検出手段
と、前記出力電圧検出手段の検出信号により電源のパワ
ーオン／オフ制御を行う電源制御手段を設け、 前記出力電圧検出手段により出力電圧が基準電圧より低
下したことを検出した場合、前記電源制御手段により電
源をパワーオフして前記スイッチング素子の動作を停止
させることを特徴とした請求項１記載の同期整流回路。 - 【請求項５】前記第２の能動素子に流れるフライホイー
ル電流を検出する電流検出手段を設けると共に、前記電
流検出手段の検出信号でオン／オフ駆動される第４のス
イッチを前記第２の能動素子に接続し、 前記電流検出手段が基準値を超える電流を検出した場
合、前記第４のスイッチをオンに駆動して前記第２の能
動素子を強制的にオフにすることを特徴とした請求項１
記載の同期整流回路。 - 【請求項６】前記トランスの入力電圧を検出する入力電
圧検出手段を設けると共に、前記入力電圧検出手段の検
出信号でオン／オフ駆動される第５のスイッチを前記第
２の能動素子に接続し、 前記入力電圧検出手段によりトランスの入力電圧が基準
値より低下したことを検出した場合、前記第５のスイッ
チをオンに駆動して前記第２の能動素子を強制的にオフ
にすることを特徴とした請求項１記載の同期整流回路。 - 【請求項７】複数の巻線を有するトランスと、前記トラ
ンスの１次巻線を駆動するスイッチング素子と、前記ト
ランスの２次巻線に接続された整流側の第１の能動素子
及びフライホイール側の第２の能動素子と、前記第１、
第２の能動素子により駆動されるチョークコイル及び出
力用コンデンサを備え、前記第１の能動素子を前記トラ
ンスの巻線電圧で駆動し、前記第２の能動素子を前記チ
ョークコイルの電圧で駆動する同期整流回路において、 前記第２の能動素子に流れる電流により電圧を発生させ
る電圧発生手段を前記第２の能動素子に接続すると共
に、前記電圧発生手段に発生した電圧でオン／オフ駆動
される第６のスイッチを前記第２の能動素子に接続し、 前記電圧発生手段に基準値を超える電圧が発生した場
合、その発生電圧で前記第６のスイッチをオンに駆動し
て前記第２の能動素子を強制的にオフにすることを特徴
とした同期整流回路。 - 【請求項８】前記電圧発生手段が可飽和リアクトルであ
ることを特徴とした請求項７記載の同期整流回路。 - 【請求項９】前記電圧発生手段がコイルであることを特
徴とした請求項７記載の同期整流回路。 - 【請求項１０】前記電圧発生手段が抵抗であることを特
徴とした請求項７記載の同期整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15625797A JPH114577A (ja) | 1997-06-13 | 1997-06-13 | 同期整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15625797A JPH114577A (ja) | 1997-06-13 | 1997-06-13 | 同期整流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH114577A true JPH114577A (ja) | 1999-01-06 |
Family
ID=15623851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15625797A Withdrawn JPH114577A (ja) | 1997-06-13 | 1997-06-13 | 同期整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH114577A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1195883A3 (en) * | 2000-10-06 | 2004-09-29 | Salcomp OY | Control circuit for rectification |
| US8023290B2 (en) | 1997-01-24 | 2011-09-20 | Synqor, Inc. | High efficiency power converter |
| US10199950B1 (en) | 2013-07-02 | 2019-02-05 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
| CN112311235A (zh) * | 2019-07-25 | 2021-02-02 | 夏普株式会社 | 整流电路以及电源装置 |
| US11438974B2 (en) | 2017-03-30 | 2022-09-06 | BSH Hausgeräte GmbH | Induction cooktop device |
-
1997
- 1997-06-13 JP JP15625797A patent/JPH114577A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8023290B2 (en) | 1997-01-24 | 2011-09-20 | Synqor, Inc. | High efficiency power converter |
| US9143042B2 (en) | 1997-01-24 | 2015-09-22 | Synqor, Inc. | High efficiency power converter |
| EP1195883A3 (en) * | 2000-10-06 | 2004-09-29 | Salcomp OY | Control circuit for rectification |
| US10199950B1 (en) | 2013-07-02 | 2019-02-05 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
| US10594223B1 (en) | 2013-07-02 | 2020-03-17 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
| US11075583B1 (en) | 2013-07-02 | 2021-07-27 | Vicor Corporation | Power distribution architecture with series-connected bus converter |
| US11705820B2 (en) | 2013-07-02 | 2023-07-18 | Vicor Corporation | Power distribution architecture with series-connected bus converter |
| US11438974B2 (en) | 2017-03-30 | 2022-09-06 | BSH Hausgeräte GmbH | Induction cooktop device |
| CN112311235A (zh) * | 2019-07-25 | 2021-02-02 | 夏普株式会社 | 整流电路以及电源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6711039B2 (en) | Method and apparatus for controlling synchronous rectifiers of a power converter | |
| JP5387628B2 (ja) | 電流型絶縁コンバータ | |
| KR20010080701A (ko) | 공진 모드 전원 장치 | |
| JP5910395B2 (ja) | ドライブ回路 | |
| JP3358588B2 (ja) | スイッチング電源回路 | |
| US6356467B1 (en) | DC/DC boost converter with bypass circuitry | |
| JP2019198134A (ja) | スイッチング電源装置 | |
| US4595873A (en) | Circuit arrangement for feeding electrical users with a DC voltage | |
| US20170222573A1 (en) | Resonant Decoupled Auxiliary Supply for a Switched-Mode Power Supply Controller | |
| JPH11168883A (ja) | Ｄｃ／ｄｃコンバータ | |
| JPH114577A (ja) | 同期整流回路 | |
| CN112187056A (zh) | 电力供给系统和直流-直流转换机 | |
| JP2006080024A (ja) | 放電灯点灯装置 | |
| JP3613731B2 (ja) | 無負荷時省電力電源装置 | |
| JP2737069B2 (ja) | スイッチング電源 | |
| JP4321277B2 (ja) | 電源装置 | |
| JP2001037219A (ja) | 電源装置及びその制御方法 | |
| JP4916532B2 (ja) | スイッチング電源装置 | |
| JP3198215B2 (ja) | スイッチング電源装置およびその電力供給方法 | |
| EP0824781B1 (en) | Power-supply circuit | |
| JP4697412B2 (ja) | スイッチング電源装置 | |
| JP4465713B2 (ja) | スイッチング電源装置及び同期整流回路 | |
| JP4557110B2 (ja) | スイッチング電源装置 | |
| JPH0412665A (ja) | スイッチング電源装置 | |
| JP2000102248A (ja) | 多出力スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040907 |