JP5796599B2 - 半導体モジュールおよびスイッチング素子の駆動装置 - Google Patents

半導体モジュールおよびスイッチング素子の駆動装置 Download PDF

Info

Publication number
JP5796599B2
JP5796599B2 JP2013108924A JP2013108924A JP5796599B2 JP 5796599 B2 JP5796599 B2 JP 5796599B2 JP 2013108924 A JP2013108924 A JP 2013108924A JP 2013108924 A JP2013108924 A JP 2013108924A JP 5796599 B2 JP5796599 B2 JP 5796599B2
Authority
JP
Japan
Prior art keywords
semiconductor module
switching element
metal plate
coil
main current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013108924A
Other languages
English (en)
Other versions
JP2014230138A (ja
Inventor
英樹 川原
英樹 川原
孝則 今澤
孝則 今澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013108924A priority Critical patent/JP5796599B2/ja
Priority to US14/267,513 priority patent/US9373570B2/en
Publication of JP2014230138A publication Critical patent/JP2014230138A/ja
Application granted granted Critical
Publication of JP5796599B2 publication Critical patent/JP5796599B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Description

本発明は、半導体装置に用いられるものであり半導体チップにコイルが組み込まれた半導体モジュールと、この半導体モジュールを使用したスイッチング素子の駆動装置に関する。
例えば、半導体装置としてのスイッチング素子の駆動装置は、スイッチング素子の制御端子に印加する電圧を制御することでスイッチング素子をオンオフする。この場合、スイッチング素子のオンオフ時間を決定する主要因は寄生容量に応じた充放電時間である。
寄生容量の充電時間は、駆動回路からスイッチング素子の制御端子に流れ込む電流値の大小に応じて決定される。したがって、充電時間を短縮するためには、制御端子に流れ込む電流値を増加すると良い。この種の技術は、例えばスイッチング素子の制御端子の印加電圧を強制的に電源電圧に近づける。
すなわち、従来の駆動回路は、スイッチング素子の制御端子から寄生容量に流れる電流値を増すことによってスイッチング動作の高速化を図っている。しかし、この場合には駆動回路の電流供給能力を増加しなければならない。この問題の解決を図るため、特許文献１では、スイッチング素子の主電流が流れる電流経路の周囲にインダクタを設け、このインダクタに発生する誘導起電圧をスイッチング素子の制御端子の印加電圧に重畳している。このように動作させることで、駆動回路の電流供給能力を増加させることなく、スイッチング素子を高速動作できることが提案されている。
特開２００８−２３５９９７号公報
特許文献１記載の技術を実用化するには、主電流経路に対しインダクタをどのように配置するかが課題となる。特許文献１記載の技術では、リング状のフェライトコアとこのリング状コアに巻回されたコイルを用いているが、コアがリング状に成形されており、リードの周囲を離間して囲うように配設しているため固定が困難となる。
本発明の目的は、コイルの固定を容易にできるようにした半導体モジュール、および、この半導体モジュールを使用したスイッチング素子の駆動装置を提供することにある。
請求項１記載の発明によれば、主電流配線には半導体素子の主電流が通電されるが、この主電流配線は対向配置されると共にその通電方向が鈍角又は互いに逆方向に設定されている。すると、例えば主電流が第１方向に通電されると、第１磁界が第１方向の周囲に右回転方向に生じる。逆に、主電流が第１方向に鈍角又は逆方向となる第２方向に通電されると、第２磁界が第２方向の周囲に右回転方向に生じる。すると、第１磁界および第２磁界は、対向配置された主電流配線間の領域では強め合うと共に主電流配線間以外の領域では弱め合うことになる。
コイル部は対向配置された主電流配線間に配置されており、この主電流配線に通電されることに応じて生じる磁束を鎖交するように配設される。このため、コイル部には第１磁界および第２磁界により強められた磁界に応じた誘導起電圧を生じる。この誘導起電圧を用いて様々な回路を構成できる。コイル部は主電流配線間に挟持されるため当該コイル部を容易に固定できる。しかも誘導起電圧がスイッチング素子の制御端子の印加電圧に重畳されるため高速スイッチングを実現できる。
請求項８記載の発明によれば、前記の誘導起電圧がスイッチング素子のゲートの印加電圧に重畳されるため高速スイッチングを実現できる。
第１実施形態に係る半導体モジュールを模式的に示す平面図 図１のＡ−Ａ線に沿う断面構造を模式的に示す縦断面図 図１のＢ−Ｂ線に沿う断面構造を模式的に示す縦断面図 （Ａ）（Ｂ）は通電電流による発生磁界を原理的に示す説明図 スイッチング素子の駆動装置に適用した場合の回路構成例（コイルの接続形態を表す等価回路） 印加される誘導電圧を電気的に示す等価回路 スイッチング素子のターンオン動作を概略的に説明するタイミングチャート 第２実施形態について半導体モジュールの構造を模式的に示す縦断面図（図２相当図） 第３実施形態について半導体モジュールの構造を模式的に示す縦断面図（図２相当図：その１） 半導体モジュールの構造を模式的に示す縦断面図（図２相当図：その２） 第４実施形態についてクランプダイオードを付加した形態を表す回路構成図 他のコイル部の例を模式的に示す斜視図
以下、半導体モジュール、スイッチング素子の駆動装置の幾つかの実施形態について図面を参照しながら説明する。各実施形態において、実質的に同一又は類似部分には同一符号を付して必要に応じて説明を省略する。
（第１実施形態）
図１は半導体モジュールを上面側から見た平面図を模式的に示し、図２は図１のＡ−Ａ断面を模式的に示し、図３は図１のＢ−Ｂ断面を模式的に示す。また図５はスイッチング素子の駆動装置に適用した場合の回路構成例を示す。
この半導体モジュール１は、スイッチング素子（例えばパワーＭＯＳＦＥＴ）２の駆動装置に用いられる。本実施形態では、半導体素子としてパワーＭＯＳＦＥＴ２を適用して説明するが、これに代えて、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などであっても良い。
図１〜図３に示すように、半導体モジュール１は、半導体チップ２と、ドレイン電極３と、制御端子接続用のソース電極４ａと、通電及び放熱用のソース電極４ｂ、ゲート電極５と、金属ブロック６と、第１バスバーとなるドレイン金属板（主電流配線相当）７と、第２バスバーとなるソース金属板（主電流配線相当）８と、巻線コイルユニット（コイル部）９と、ゲート制御端子となるリードフレーム１０ａ、ソース制御端子となるリードフレーム１０ｂとを主として備え、これらの全体が樹脂１１によりモールドされている。なお、図３には樹脂１１の図示を省略している。
図２に示すように、半導体モジュール１はドレイン金属板７を最下部に備える。本実施形態では、ドレイン金属板７はその上面が平面状に成型されており、このドレイン金属板７は図２の左右方向を長手方向としている。ドレイン金属板７の上面上の一部には半導体チップ２が搭載されており、ドレイン金属板７の上面上の他部分には巻線コイルユニット９が搭載されている。
半導体チップ２は矩形箱状をなしており、下面がＭＯＳＦＥＴのドレイン、上面がＭＯＳＦＥＴのソースとして設けられる。この半導体チップ２はドレイン電極３を下面に備え当該ドレイン電極３がドレイン金属板７の上面に半田材１２により接合されている。
図３に示すように、半導体チップ２は、この上面が金属ブロック６より奥行方向に突出して構成されている。図１に示すように、この半導体チップ２の突出上面に位置して、ソース電極４ａ、ゲート電極５が設けられている。
図２に示すように、半導体チップ２の上面上にはソース電極４ｂが設けられ、このソース電極４ｂの上面上に高さ調整用の金属ブロック６が半田材１２により接合されている。この金属ブロック６の上面上には半田材１２によりソース金属板８が接合されている。本実施形態では、このソース金属板８はその下面が平面状に成型されており、ソース金属板８は図２の左右方向を長手方向として構成されている。ドレイン金属板７とソース金属板８はその通電方向が例えば互いに平行に設定されている。
ドレイン金属板７の下面は露出面となっており、ソース金属板８の上面が露出面とされている。金属ブロック６、ドレイン金属板７、およびソース金属板８はそれぞれ伝熱性を備えるため、ドレイン金属板７の下面およびソース金属板８の上面から半導体チップ２の発熱を放熱できる。なお、図示していないが、ドレイン金属板７の下面、ソース金属板８の上面に絶縁板などを介して水冷器を設けることによって冷却性能を高めることもできる。
図２にはＭＯＳＦＥＴ２がオンしたときの電流Ｉの通電方向を示している。この図２に示すように、ＭＯＳＦＥＴ２がオンしたときにはドレイン電極３からソース電極４ｂに電流が流れる。このため、ドレイン金属板７の電流Ｉdは図２の右方向（第１正方向）に流れることになり、ソース金属板８の電流Ｉsは図２の左方向（第１負方向）に流れる。図１に示すように、ドレイン金属板７およびソース金属板８の端部にはそれぞれネジ止め用の孔７ｚ、８ｚが設けられ、これらの孔７ｚ、８ｚに他の電気的ブロック（後述参照）が固定されることにより、ＭＯＳＦＥＴ２のドレインソース間に大電流を通電可能にしている。
図２に示すように、巻線コイルユニット９は、例えばフェライトコアなどの芯材１３にコイル１４が巻回されて構成される。コイル１４は例えば図１に示す後から前に向けて左回転方向に巻回され、ターン数は例えば１０〜３０ターン程度となっている。コイル１４はその芯線が絶縁被覆されており、ドレイン金属板７およびソース金属板８との間の絶縁性が保たれている。
巻線コイルユニット９はドレイン金属板７およびソース金属板８により上下方向に挟持されている。芯材１３は図１に示す前後方向（第２方向）が長手方向となるように配設され、芯材１３の端部が図１の前後方向に開放するよう配設されている。
この巻線コイルユニット９に鎖交する磁束は、図１に示す前後方向（図２の掲載面の垂直方向）から主に入射することになる。巻線コイルユニット９のコイル１４は、その一端１４ａがゲート電極となるリードフレーム１０ａに対しワイヤ１５によりボンディングされており、その他端１４ｂがゲート電極５に対しワイヤ１６によりボンディングされている。また、制御用のソース電極４ａはリードフレーム１０ｂに対しワイヤ１７によりボンディングされている。これらのリードフレーム１０ａおよび１０ｂは樹脂１１の外部に突出して配置される。
図４（Ａ）および図４（Ｂ）は前述構成のドレイン金属板７およびソース金属板８の通電電流による発生磁界を原理的に示す説明図である。図１及び図２に示すドレイン金属板７とソース金属板８は対向配置されているが、この関係は図４（Ａ）に示すように概略的に表すことができる。
図４（Ａ）に示すように、金属平板２０と金属平板２１は互いに対向配置されており、互いに逆方向に電流Ｉが流れていると仮定する。金属平板２０の周囲に生じる磁界Ｈ１は、図４（Ｂ）に示すように金属平板２０の通電方向に対し右回りとなる。他方、金属平板２１の周囲に生じる磁界Ｈ２は、図４（Ｂ）に示すように金属平板２１の通電方向に対し右回りとなる。
すると、金属平板２０と金属平板２１の対向領域では磁界Ｈ１、Ｈ２が強め合い、当該対向領域以外の領域では磁界Ｈ１、Ｈ２が弱め合うことになる。この原理を図１および図２の構成に照らし合わせると、ＭＯＳＦＥＴ２がオンしそのドレインソース間に電流が流れ始めると、巻線コイルユニット９の配設領域にはドレイン金属板７およびソース金属板８から強め合う磁界が印加されることになる。これにより巻線コイルユニット９の芯材１３に強い磁界を発生させることができる。これにより高い誘導起電圧をコイル１４に生じさせることができる。
巻線コイルユニット９の芯材１３の端部の開放方向とドレイン金属板７及びソース金属板８の通電方向との関係は、平面的（前後左右方向）に交差する方向となっていれば良いが、直交交差する方向に設定されていることが望ましい。これは芯材１３の印加磁界が最大となるためである。
また図１に示すように、ソース金属板８はその前後方向幅がドレイン金属板７の前後方向幅より狭く成型されているが、コイル１４の巻回端部間の前後方向の長さＸ１は、ドレイン金属板７の前後方向幅以下で且つソース金属板８の前後方向幅以下に設定されていることが望ましい。そして、コイル１４の巻回部はソース金属板８の前後方向の幅内に設置されていることが望ましい。するとソース金属板８の発生磁界が効率良くコイル１４に誘導起電圧を発生させることができＳ／Ｎを高めることができる。
発明者は、このような原理を利用し半導体モジュール１を使用した駆動装置３０を構成した。様々な回路構成例に適用できるが一例を示すと図５に示す回路構成が挙げられる。半導体モジュール１は電気的には図５に示す等価回路で表すことができる。この図５に示すように、巻線コイルユニット９のインダクタＬ１およびＬ２は、ＭＯＳＦＥＴ２のドレイン端子、ソース端子に相互結合作用を及ぼすことになる。
図５に示す回路構成例は、誘導性負荷３１の駆動装置３０を示している。この駆動装置３０は、直流電源Ｖpnの両端に誘導性負荷３１およびＭＯＳＦＥＴ２のドレインソース間を接続すると共に、誘導性負荷３１に還流ダイオード３２を並列接続した構成となっている。この場合、機構実装上では、直流電源Ｖpnの両端子間に、誘導性負荷３１、ドレイン金属板７、ソース金属板８を直列接続すると共に、誘導性負荷３１の両端に還流ダイオード３２を逆方向接続して構成する。
また、駆動装置３０は、駆動部３３がゲート抵抗Ｒｇを介して半導体モジュール１のリードフレーム１０ａ、１０ｂに接続される構成となっている。この駆動部３３は、巻線コイルユニット９のコイル１４を通じてパルス信号をＭＯＳＦＥＴ２のゲートソース間に出力する。
図６は駆動部３３がＭＯＳＦＥＴ２のゲートソース間にパルス信号を印加したときの等価回路を示し図７は応答特性を示す。図７中の破線は巻線コイルユニット９を用いない場合の特性を示し、図７中の実線は巻線コイルユニット９を用いた場合の特性を示す。
図６に示すように、駆動部３３は、駆動回路３３ａと直流電源Ｅ２の両端に直列接続された２つのスイッチＳＷ１、ＳＷ２を備える。駆動回路３３ａは各スイッチＳＷ１、ＳＷ２のゲートに駆動信号を印加する。この駆動部３３は、スイッチＳＷ１、ＳＷ２の共通接続ノードからゲート抵抗Ｒｇを通じてＭＯＳＦＥＴ２のゲートに接続されている。
図６に示すように、駆動部３３は、駆動回路３３ａと直流電源Ｅ２の両端に直列接続された２つのスイッチＳＷ１、ＳＷ２を備える。駆動回路３３ａは各スイッチＳＷ１、ＳＷ２のゲートに駆動信号を印加する。この駆動部３３は、スイッチＳＷ１、ＳＷ２の共通接続ノードからゲート抵抗Ｒｇを通じてＭＯＳＦＥＴ２のゲート（制御端子相当）に接続されている。
駆動回路３３ａがスイッチＳＷ１をオンすると共にスイッチＳＷ２をオフすると、図７に示すように、駆動回路３３ａが直流電源Ｅ２からステップ電圧ＶdrをＭＯＳＦＥＴ２のゲートに印加する。すると、ＭＯＳＦＥＴ２のゲート入力容量には電荷が充電され、ＭＯＳＦＥＴ２のゲートソース間電圧が徐々に増加する（図７のｔ1〜ｔ2参照）。
この間、ＭＯＳＦＥＴ２のドレイン電流Ｉdはほとんど流れない。その後、ＭＯＳＦＥＴ２のゲートソース間電圧Ｖgsが閾値電圧Ｖthを上回ると、ゲート駆動電圧が急激に増加しゲート入力容量へ充電が促進される。すると、ドレイン電流Ｉdが急激に増加し始める。このため、ソース電流Ｉs（≒ドレイン電流Ｉd）に依存した誘導起電圧Ｋｐ×ｄＩs／ｄｔがパルス信号電圧３６として正方向に重畳される（図７のｔ2〜ｔ3参照）。これによりドレイン電流Ｉd、ソース電流Ｉsの上昇度を増すことができ、ＭＯＳＦＥＴ２を高速スイッチングできる。ドレイン電流Ｉdはその上昇度が増加するものの、ドレイン電流Ｉdが上昇しきってしまうと電流変化を生じないため誘導起電圧は発生しない。これにより、ドレインソース間電圧Ｖdsの電圧下降度は巻線コイルユニット９の有無では変化しない（ドレインソース間電圧Ｖds参照）。
＜まとめ＞
本実施形態では、ドレイン金属板７とソース金属板８とが対向配置され、これらの金属板７，８の電流の通電方向が互いに逆方向になっている。すると、ドレイン金属板７とソース金属板８との間に生じる磁界は強めあうことになり、巻線コイルユニット９の芯材１３に強い磁界を生じさせることができる。
巻線コイルユニット９は、この強い磁界に応じてコイル１４に誘導起電圧を大きく生じることになる。例えば、この半導体モジュール１を用いて誘導性負荷３１の駆動装置３０を構成すると、ＭＯＳＦＥＴ２のドレイン電流Ｉdの上昇度を増加でき高速スイッチングできる。
従来技術（特許文献１記載の技術）では、リード線の周囲にコアを設置しているため配置スペースを多く必要とするが、本実施形態によれば、巻線コイルユニット９をドレイン金属板７およびソース金属板８（主電流配線）間に挟持しているため、巻線コイルユニット９の配置スペースを確保でき小型化、省スペース化できる。巻線コイルユニット９はドレイン金属板７およびソース金属板８間に挟持されるため、巻線コイルユニット９を容易に固定できる。しかも巻線コイルユニット９はこれらのドレイン金属板７およびソース金属板８に挟持されることによって小型化できるため寄生インダクタンスを低減できる。
コイル１４の巻回端部間の長さＸ１がドレイン金属板７、ソース金属板８の配線幅以下の長さに設定されている。このため、ドレイン金属板７およびソース金属板８（主電流経路）に生じる磁界を効率的に巻線コイルユニット９の芯材１３に印加でき、小型の巻線コイルユニット９を採用した場合でも高い誘導起電圧を生じさせることができる。
また、半導体チップ２がドレイン金属板７およびソース金属板８間に挟持されているため、半導体チップ２の配設領域を省スペース化できる。また、ドレイン金属板７およびソース金属板８は、巻線コイルユニット９を挟持する面とは異なる面を露出面としている。これにより、半導体チップ２を効率良く冷却できる。
（第２実施形態）
図８は第２実施形態を示すもので、前述実施形態と異なるところは、巻線コイルユニット９とドレイン金属板７との間に絶縁板（絶縁体相当）４１を設けたところにある。前述実施形態では、コイル１４がその芯線に絶縁被覆されている形態を示した。ドレイン金属板７には数百Ｖ（例えば６００Ｖ）程度の電圧が印加される。他方ソース金属板８には前述の電圧ほどの電圧は印加されない。
このため、ドレイン金属板７とコイル１４との絶縁性を保持するため、図８に示すように、巻線コイルユニット９とドレイン金属板７との間に接合部４１ａを介して絶縁板４１を設けると良い。これにより絶縁性能をより高くできる。他方、ソース金属板８とコイル１４との間には絶縁板４１を設けても設けなくても良い。
（第３実施形態）
図９、図１０は第３実施形態を示すもので、前述実施形態と異なるところは、ドレイン金属板およびソース金属板がコイルユニットの配置スペースに窪部を対向して備え、コイルユニットがこの窪部に挟持されているところである。
図９に示すように、ドレイン金属板７の上面の一部には窪部７ａが設けられている。この窪部７ａは、巻線コイルユニット９の配置スペースに設けられるもので、その窪部７ａは左右断面方向に巻線コイルユニット９の下端辺の寸法よりわずかに大きな寸法で設けられている。また、ソース金属板８の下面の一部にもまた窪部８ａが設けられている。
この窪部８ａもまたその左右断面方向が巻線コイルユニット９の上端辺の寸法よりわずかに大きな寸法で設けられている。これらの窪部８ａと窪部７ａは上下に対向して設けられており、巻線コイルユニット９は、その上端辺および下端辺がこれらの窪部７ａ、８ａに嵌合されており、これにより巻線コイルユニット９は窪部７ａ、８ａに挟持されている。
この構造を採用すると、巻線コイルユニット９をドレイン金属板７およびソース金属板８間に組み付けるときに、巻線コイルユニット９を窪部７ａ、８ａに嵌合するだけで図９中の左右方向に移動規制でき位置決めできる。また、前述実施形態の構造に比較してドレイン金属板７、ソース金属板８からの相互誘導作用を大きくでき寄生インダクタンスをさらに低減できる。スイッチング素子の駆動装置３０に用いたときにはサージ電圧を抑制できる。
本実施形態によれば、巻線コイルユニット９を窪部７ａ、８ａに嵌合することで組み付けできる。また図１０に示すように、巻線コイルユニット９の上下寸法を短くしても所望の特性を満たすことができれば、高さ調整用の金属ブロック６を省いて構成しても良い。
（第４実施形態）
図１１は第４実施形態を示すもので、前述実施形態と異なるところは、クランプ用のダイオード３４、３５をＭＯＳＦＥＴ２のゲートソース間に付加したところにある。
巻線コイルユニット９の巻線コイル１４に過電圧を生じることが想定されるときには、巻線コイル１４に生じた誘導起電圧をツェナーダイオード３４、３５によってクランプするように回路構成すると良い。本実施形態では、図１１に示すようにツェナーダイオード３４、３５がＭＯＳＦＥＴ２のゲートソース間に互いに逆方向に接続されている。すると、巻線コイル１４に誘導起電圧が生じたときにもツェナー電圧ＶｚによりクランプできＭＯＳＦＥＴ２を過電圧から保護できる。
（他の実施形態）
本発明は、前述実施形態に限定されるものではなく例えば以下に示す変形又は拡張が可能である。
前述実施形態では、コイル１４が芯材１３に巻回された形態でドレイン金属板７およびソース金属板８に挟持された態様を適用したが、これに代えて、芯材１３を用いない空芯コイルを用いても良い。また例えば図１２に示す基板コイル５２を用いても良い。図１２に示す基板コイル５２はコイルパターン（コイル相当）５０をプリント配線基板５１の両面に形成した形態で構成されている。
例えば図２に示す巻線コイルユニット９に代えて、図１２の基板コイル５２を配設するときには、プリント配線基板５１の側面を図１の前後左右方向に向けて配置する。これにより、省スペース化を図ることができる。この基板コイル５２を用いたときにも前述の第２〜第４実施形態の構成を適用でき、このとき同様の作用効果が得られる。
ドレイン金属板７およびソース金属板８は例えば上下方向に互いに平行に設置された形態を示したが、厳密に平行に設置されている必要はなく、例えばドレイン金属板７およびソース金属板８が左右両端で上下間隔が異なるように設置されていても良い。
半導体素子としてはパワーＭＯＳＦＥＴに限らず、ゲート、コレクタ、エミッタを備えるＩＧＢＴ（Insulated Gate Bipolar Transistor）等を用いても良い。
ソース金属板８、ドレイン金属板７の通電方向は平面的に互いに逆方向（１８０度）になる形態を示したが、厳密に逆方向でなくても良く、これらの通電方向は平面的に例えば９０度を超える鈍角に設定されていても良い。誘導性負荷３１を駆動するための駆動装置３０に適用したが、特にこれに限られるものではなく、インバータ、ＤＣＤＣコンバータ、各種の駆動装置、にも適用できる。コイルの巻数、コイルの幅は適宜変更しても良い。
図面中、２はＭＯＳＦＥＴ（半導体素子）、７はドレイン金属板（主電流配線）、７ａは窪部、８はソース金属板（主電流配線）、８ａは窪部、９は巻線コイルユニット（コイル部）、４２は基板コイル（コイル部）、を示す。

Claims (9)

  1. 制御端子を備えるスイッチング素子を設けた半導体素子（２）と、
    前記半導体素子（２）の主電流を通電し当該主電流を通電する通電経路が対向配置され、それぞれの通電方向が鈍角又は互いに逆方向に配設される主電流配線（７、８）と、
    前記対向配置される主電流配線（７、８）に挟持され前記主電流配線に通電されることに応じて生じる磁束を鎖交することにより誘導起電圧を発生し当該誘導起電圧を前記スイッチング素子の制御端子の印加電圧に重畳するコイル（１４、５０）を有するコイル部（９、５２）と、を備えることを特徴とする半導体モジュール。
  2. 請求項１記載の半導体モジュールにおいて、
    前記主電流配線（７、８）は、前記コイル部（９、５２）の配置スペースに窪部（７ａ、８ａ）を対向して備え、
    前記コイル部（９、５２）は、前記対向配置される主電流配線（７，８）の窪部（７ａ、８ａ）に挟持されることを特徴とする半導体モジュール。
  3. 請求項１または２記載の半導体モジュールにおいて、
    前記コイル部（９、５２）と前記主電流配線（７、８）との間に絶縁体（４１）が挟持されていることを特徴とする半導体モジュール。
  4. 請求項１〜３の何れか一項に記載の半導体モジュールにおいて、
    前記コイル部（９、５２）は、前記コイル（１４、５０）の巻回端部間の長さが主電流配線（７、８）の配線幅以下の長さに設定され当該主電流配線（７、８）の配線幅内に設置されていることを特徴とする半導体モジュール。
  5. 請求項１〜４の何れか一項に記載の半導体モジュールにおいて、
    前記半導体素子（２）は、前記対向配置される主電流配線（７、８）間に配置されていることを特徴とする半導体モジュール。
  6. 請求項１〜５の何れか一項に記載の半導体モジュールにおいて、
    前記主電流配線（７、８）は、前記コイル部（９、５２）を挟持する面とは異なる面をモジュールの露出面とすることで前記半導体素子（２）を冷却させることを特徴とする半導体モジュール。
  7. 請求項１〜６の何れか一項に記載の半導体モジュールにおいて、
    前記コイル部（９）は、芯材（１３）が前記コイル（１４）内に挿入された巻線コイルユニット（９）により構成されていることを特徴とする半導体モジュール。
  8. 請求項１〜７の何れか一項に記載の半導体モジュールの半導体素子（２）が制御端子としてのゲート、さらに、ドレイン又はコレクタ、ソース又はエミッタを備えるスイッチング素子（２）により構成され、
    前記スイッチング素子（２）のゲートからドレイン又はコレクタ、ソース又はエミッタに相互誘導結合するように電気的に接続され、当該誘導起電圧が前記スイッチング素子のゲートの印加電圧に重畳することを特徴とするスイッチング素子の駆動装置。
  9. 請求項８記載のスイッチング素子の駆動装置において、
    前記誘導起電圧をクランプするツェナーダイオード（３４、３５）を備えることを特徴とするスイッチング素子の駆動装置。
JP2013108924A 2013-05-23 2013-05-23 半導体モジュールおよびスイッチング素子の駆動装置 Expired - Fee Related JP5796599B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013108924A JP5796599B2 (ja) 2013-05-23 2013-05-23 半導体モジュールおよびスイッチング素子の駆動装置
US14/267,513 US9373570B2 (en) 2013-05-23 2014-05-01 Semiconductor module and driving device for switching element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013108924A JP5796599B2 (ja) 2013-05-23 2013-05-23 半導体モジュールおよびスイッチング素子の駆動装置

Publications (2)

Publication Number Publication Date
JP2014230138A JP2014230138A (ja) 2014-12-08
JP5796599B2 true JP5796599B2 (ja) 2015-10-21

Family

ID=51934846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013108924A Expired - Fee Related JP5796599B2 (ja) 2013-05-23 2013-05-23 半導体モジュールおよびスイッチング素子の駆動装置

Country Status (2)

Country Link
US (1) US9373570B2 (ja)
JP (1) JP5796599B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6183078B2 (ja) * 2013-09-06 2017-08-23 株式会社オートネットワーク技術研究所 負荷駆動回路
JP6326038B2 (ja) * 2015-12-24 2018-05-16 太陽誘電株式会社 電気回路装置
US10097030B2 (en) 2016-04-29 2018-10-09 Taiwan Semiconductor Manufacturing Co., Ltd Packaged semiconductor devices with wireless charging means
WO2017199616A1 (ja) * 2016-05-17 2017-11-23 株式会社村田製作所 スイッチ部品、高周波モジュール及び通信装置
US11942471B2 (en) * 2020-11-13 2024-03-26 Renesas Electronics Corporation Semiconductor chip, semiconductor device and manufacturing method of semiconductor device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3474307A (en) * 1965-03-29 1969-10-21 Hitachi Ltd Semiconductor device for chopper circuits having lead wires of copper metal and alloys thereof
US4454485A (en) * 1981-08-05 1984-06-12 The United States Of America As Represented By The Secretary Of The Army Low distortion FET oscillator with feedback loop for amplitude stabilization
JP2811941B2 (ja) * 1990-09-05 1998-10-15 富士電機株式会社 スイッチングトランジスタの制御回路
JP3260036B2 (ja) * 1994-06-06 2002-02-25 株式会社東芝 電圧駆動形電力用スイッチ素子のゲート駆動回路
JP3409620B2 (ja) 1997-01-31 2003-05-26 日産自動車株式会社 スイッチング素子用駆動回路およびインバータ装置
JP2000134075A (ja) * 1998-08-18 2000-05-12 Pop Denshi Kk スイッチ装置
US6703707B1 (en) 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US6693350B2 (en) 1999-11-24 2004-02-17 Denso Corporation Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
JP3598933B2 (ja) * 2000-02-28 2004-12-08 株式会社日立製作所 電力変換装置
US20020175719A1 (en) * 2001-04-25 2002-11-28 Isaac Cohen Transistor drive circuits and methods using selective discharge of terminal capacitance
JP3710439B2 (ja) * 2002-07-26 2005-10-26 三菱電機株式会社 パワーモジュールのゲート駆動回路
JP4321330B2 (ja) * 2003-07-02 2009-08-26 株式会社デンソー ゲート駆動回路
JP2006025071A (ja) 2004-07-07 2006-01-26 Mitsubishi Electric Corp 駆動回路
JP4581885B2 (ja) 2005-07-22 2010-11-17 株式会社デンソー 半導体装置
JP2008235997A (ja) * 2007-03-16 2008-10-02 Mitsubishi Electric Corp スイッチング回路
JP5369987B2 (ja) * 2009-08-11 2013-12-18 富士電機株式会社 ゲート駆動回路
JP5555206B2 (ja) * 2011-07-11 2014-07-23 株式会社 日立パワーデバイス 半導体パワーモジュール
JP5316628B2 (ja) 2011-11-24 2013-10-16 株式会社デンソー スイッチング素子の駆動回路
JP6066867B2 (ja) * 2013-08-27 2017-01-25 三菱電機株式会社 駆動回路および半導体装置

Also Published As

Publication number Publication date
JP2014230138A (ja) 2014-12-08
US9373570B2 (en) 2016-06-21
US20140346635A1 (en) 2014-11-27

Similar Documents

Publication Publication Date Title
JP7060024B2 (ja) 電子回路装置
JP6065771B2 (ja) 半導体装置
JP7230048B2 (ja) 電子電源スイッチ駆動モジュール
US10797036B2 (en) Semiconductor device
JP5796599B2 (ja) 半導体モジュールおよびスイッチング素子の駆動装置
WO2016199360A1 (ja) 半導体装置
KR102034717B1 (ko) 파워모듈용 기판, 파워모듈용 터미널 및 이들을 포함하는 파워모듈
US10141254B1 (en) Direct bonded copper power module with elevated common source inductance
US10134718B2 (en) Power semiconductor module
JP2016119430A (ja) 半導体パワーモジュールおよびそれを用いた電力変換装置
JP6288769B2 (ja) 半導体パワーモジュール、電力変換装置、およびこれを用いた移動体
WO2018056213A1 (ja) 電力用半導体モジュール及び電力用半導体装置
US10340811B2 (en) Inverter switching devices with gate coils to enhance common source inductance
US9196561B2 (en) Semiconductor device to be attached to heat radiation member
CN107492531B (zh) 半导体装置
JP2020022216A (ja) 電力変換装置
KR20140077104A (ko) 전원 장치
KR102117719B1 (ko) 전력 반도체 회로
US10454385B2 (en) Power conversion device
US10361147B1 (en) Inverter power module lead frame with enhanced common source inductance
CN114144965A (zh) 电路装置
JPWO2018185805A1 (ja) スイッチング素子駆動ユニット
JP2008306872A (ja) 半導体装置
WO2019150870A1 (ja) 半導体モジュール
JP6838297B2 (ja) 電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150721

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150803

R151 Written notification of patent or utility model registration

Ref document number: 5796599

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees