JPH03286619A - 絶縁ゲート形半導体装置のゲート駆動回路および該回路を用いたフラッシュ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はパワーＭＯ５ＦＥＴ、ＩＧＢＴ　（絶縁ゲー
ト形バイポーラトランジスタ）、ＭＯＳＧＴＯなどの絶
縁ゲート形半導体装置をオン／オフ駆動するためのゲー
ト駆動回路の改良ならびに、その改良されたゲート駆動
回路を用いた写真撮影用等のフラッシュの制御装置に関
するものである。

〔従来の技術〕

従来、この種のゲート駆動回路として、第９図に示すよ
うなものが使用されてきた。以下、第９図の例に基づい
て従来のゲート駆動回路の構成を説明する。第９図にお
いて、１００は制御入力Ｖ１を受けるゲート駆動回路で
、ゲート駆動電源ＶＧＧとグランドとの間に直列接続さ
れた２つのスイッチングトランジスタ１０１，１０２と
、これら２つのスイッチングトランジスタ１０１，１０
２の接続中点と出力端子との間に接続されたゲート抵抗
１１０と、前記２つのスイッチングトランジスタ１０１
，１０２を制御入力ｖ１によって制御する論理回路１０
３，１０４とを有している。ゲート駆動回路１００の出
力は、絶縁ゲート形半導体装置の一種であるパワーＭＯ
８ＦＥＴ３のゲト・ソース間に接続されている。またパ
ワーＭＯ５ＦＥＴ３は負荷４と電源５とで主回路を構成
している。

第９図のゲート駆動回路１００の動作波形を第１０図に
示す。以下この波形図を参照しつつ従来のゲート駆動回
路の動作を説明する。制御入力Ｖ１に応答して論理回路
１０３，１０４は、それぞれスイッチングトランジスタ
１０１，１０２を相補的にオン／オフする。制御入力Ｖ
ｔが低レベルのときスイッチングトランジスタ１０１が
オフし、スイッチングトランジスタ１０２がオンするの
で、２つのスイッチングトランジスタ１０１，１０２の
中点電圧ｖ２は低レベル（Ｖ２Ｌ）となり、パワーＭＯ
５ＦＥＴ３のゲート電圧Ｖ。をほとんどグランドレベル
に等しい低レベル（■ｏＬ）に拘束する。制御入力ｖ１
を高レベルにすると、スイッチングトランジスタ１０１
はオンし、スイッチングトランジスタ１０２がオフする
ので、２つのスイッチングトランジスタ１０１，１０２
の中点電圧Ｖ　はほとんどＶ　に等しい高レベル（Ｖ２
Ｈ）に２　　　　　　　　　　　　　ＧＧ なる。この高レベルによりゲート抵抗１１０を介シテバ
’７−Ｍ０５ＦＥＴ３のゲートにゲート電流１ｏが供給
される。

パワーＭＯ５ＦＥＴ３は周知のとおり、ゲートが容量特
性をもっており、ゲート・ソース間容量Ｃおよびゲート
・ドレイン間容量ＣＯＤを充電すＳ ることによってゲート電圧Ｖｃが上昇する。パワーＭＯ
ＳＦＥＴ３のＣＧＤはゲートとドレインの電圧によって
大幅に変化するとともに、ミラー効果もあってかなり複
雑な充電・放電動作をするが、ここでは解析を容易にす
るため、Ｃ６ｓと同程度のかなり大きな容量があるもの
とし、ＧＧ８と並列になって一定値Ｃのゲート入力容量
をもっていｓｓ るものとして扱う。このように簡略化することによって
、パワーＭＯ３ＦＥＴ３のゲート電圧上昇は、ゲート抵
抗１１０の抵抗値ＲとパワーＭＯ３ＦＥＴ３のＣ０との
積からなる時定数（τ＝ＲＳＳ ・Ｃ，）をもつ指数関数波形で近似することがＳＳ できる。

パワーＭＯ３ＦＥＴ３は、ゲート電圧ＶｃがＶＧＳ（Ｏ
ＦＦ）以上でドレイン電流ＬＤが流れ始め、Ｖｏ３（。

Ｎ）では電流値Ｉ、のドレイン電流（負荷電流）ＩＤを
流すことができるものとすると、ドレイン電流ｉ　はゲ
ート電圧Ｖ　がＶＧｓ（ＯＦＦ）からＶＧｓＤ　　　　
　　　　　　　　　　　Ｇ （ＯＮ）に上昇する間に０からＩＤまで変化することが
できる。従って、この時間を上昇時間ｔ　と定義すると
、 ・・・（１） となる。たとえばＲ−１０Ω、Ｃ−＝１０ｎＦ。

ＳＳ ゞ　＝　１０Ｖ＝　ＶＧＳ（ＯＦＦ）　＝　２Ｖ＝　Ｖ
ＧＳ（ＯＮ）””ＧＧ ■とすると、 ｔ　　ｒ−１００Ｘ　　Ｉｎ　　（−）　　＝１−３９
ｎｓ・（２） となる。この充電特性は、第１１図（ａ）　、　（ｂ）
の非共振の例に示したものである。時間の経過にともな
いゲート電圧Ｖ　はゲート駆動電源電圧Ｖ。Ｇにはぼ等
しいＶ。１１まて上昇する。その後、制御入力Ｖｔを低
レベルにスイッチすると、パワーＭＯ３ＦＥＴ３のゲー
ト入力容量Ｃ０に充電されていｌＳＳ た電荷がゲート抵抗１１０とスイッチングトランジスタ
１０２とを通して放電し、ゲート電圧ｖ６が低下する。

この際の下降特性も時定数τ−Ｒ・Ｃをもつ指数関数で
あり、（１）式と同じ下降ｓｓ 時間ｔｒをもつことになる。

第１２図は第９図のゲート駆動回路を用いた従来のフラ
ッシュ制御装置を示す回路図である。図において、１は
高圧電源（実際は多くの場合電池からＤＣ−ＤＣコンバ
ータによって昇圧することが多い）、２は高圧電源１に
よって充電された主コンデンサ、６は絶縁ゲート形半導
体装置の一種であるＩＧＢＴ、７は閃光放電管、１００
はＩＧＢＴ６をオン／オフ駆動するための第９図と同じ
構成のゲート駆動回路、２００はトリガ回路である。Ｉ
　ＧＢＴ６と閃光放電管７とは直列接続され、この直列
接続体は主コンデンサ２と並列に接続されている。トリ
ガ回路２００はトリガトランス８゜トリガコンデンサ９
．充電抵抗１０とから構成されている。トリガ回路２０
０へのトリガパルスエネルギの付与はＩＧＢＴ６のコレ
クタ電圧変化によって実現するよう構成されている。

次に第１３図の波形図を参照しつつ動作について説明す
る。制御入力Ｖ１を低レベルとし、ゲート駆動電源Ｖ。

０に約３０Ｖ程度の電圧を、また高圧電源１に約３００
ｖ程度の電圧を印加する。ＩＧＢＴ６のゲート電圧Ｖｃ
はスイッチングトランジスタ１０１がオフ、スイッチン
グトランジスタ１０２がオンしているので、グランド電
位近くに保持されるが、ＩＧＢＴ６のコレクタ電圧Ｅ圧
はトリが回路２００中の充電抵抗１０によってトリガコ
ンデンサつとともに約３００Ｖ程度まで充電される。

この状態で、制御入力ｖｌを高レベルにスイッチすると
、スイッチングトランジスタ１０１がオン、スイッチン
グトランジスタ１０２がオフし、Ｉ　ＧＢＴ６のゲート
電圧ｖ６は、ゲート駆動電源ｖＧＧからスイッチングト
ランジスタ１０１．ゲート抵抗１１０を通してそのゲー
ト入力容量Ｃ１５ｓが充電されることにより上昇する。

このゲート電圧ＶｃかＩＧＢＴ６か充分オンできる値に
まで上昇した時、ＩＧＢＴ６のコレクタ電圧が急速に低
下し、トリガコンデンサ９に充電された電荷かトリガト
ランス８の一次巻線を通してＩ　ＧＢＴ６のコレクタに
放電することにより、トリガトランス８の２次巻線に数
ＫＶの高電圧パルスを発生する。

このようにして閃光放電管７のゲートがトリガされ、閃
光放電管７か導連する。そして、主コンデンサ２に充電
された電荷か閃光放電管７とＩＧＢＴ６を通して放電し
、閃光放電か開始する。

この後、写真撮影等で必要とされる閃光量に達した時点
で、制御入力Ｖ１を再び低レベルにもとすと、スイッチ
ングトランジスタ１０１かオフし、スイッチングトラン
ジスタ１０２がオンすることにより、ＩＧＢＴ６のゲー
ト入力容ｊｌＣに充ｓｓ 電された電荷がゲート抵抗１１０とスイッチングトラン
ジスタ１０２とを通して放電する。ＩＧＢＴ６のゲート
電圧Ｖｃ力＜Ｉ　ＧＢＴ６がオン状態を維持てきる電圧
よりも低くなるとコレクタ電流ｉ。が減少し始め、以後
ゲート電圧Ｖ。の低下とともにＩＧＢＴ６のコレクタ電
流ｉ　が減少し、ついにＩＧＢＴ６はターンオフする。

これによって閃光放電管４の閃光発光は停止する。この
ようにして、写真撮影等で必要とされる所望の光量を、
この通電時間幅を制御することにより得ることがてきる
。ＩＧＢＴ６によるフラッシュ制御は実用的な閃光放電
管では１００〜２００Ａピークという大電流を扱う必要
かあり、経済的なデバイスで実現するためにはゲート電
圧を他の応用よりかなり高めにする必要かある。

〔発明が解決しようとする課題〕

第９図の従来のゲート制御回路１００ては、ゲート抵抗
１００によりパワーＭＯ５ＦＥＴ３のゲート入力容量Ｃ
０を充放電するので、その出力ＳＳ 電圧はグランドとｖＧＧの間を指数関数的に変化するた
けである。このため、パワーＭＯＳＦＥＴ３を高速駆動
するにはゲート抵抗１１０を小さくしなければならず、
それによってスイッチングトランジスタ１０１，１０２
に流れる電流のピーク値（■　　与１−Ｖ／Ｒ）か大き
くなり、そＧＰＩ　　　ＧＰ２　　　ＣＧ の結果スイッチングトランジスタ１０１．１０２として
大電流容量なものを使わねばならず、集積回路化が困難
であった。また、スイッチングトランジスタ１０１，１
０２のスイッチング損失も大きくなり、ドライバ損失が
大きくなりやすい問題があった。さらにゲート抵抗１１
０は、パワーＭＯ５ＦＥＴ３のゲート入力容量Ｃを充放
電すｉｓｓ る電流が通電されることによって次の　（３）式に示す
電力損失Ｐ、を発生する。

Ｐ−ｆ−Ｃ−Ｖ　　２ ｄ　　　　　ｉｓｓ　　　ＧＧ　　　　　　　・・・（
３）例えばｆ−ＩＭＨｚ、Ｃ＝１０ｎＦ、ＶＧＧ−５ｓ １０ｖでは、Ｐｄ−ＩＷとなり、ドライバ損失として無
視できない大きさであった。

一方、第１２図に示す従来のフラッシュ制御装置では、
ゲート駆動電源Ｖ。０としてＩＧＢＴ６を充分オン状態
に駆動できる高い電圧（現在主流のデバイスで約３０ｖ
）が必要である。一般にカメラのフラッシュ装置は、電
源として電池の３〜６Ｖ電源と、これをＤＣ−ＤＣコン
バータによす昇圧して得られる３００Ｖ程度の高圧電源
とを持つているが、ＩＧＢＴ６のゲートを駆動するのに
適した３０ｖ程度の電源は無いので、これを別間路で作
る必要がある。なお、最近のＡＦカメラでは、ＣＣＤ駆
動用に１２Ｖの電源を内蔵しているものが多く、その場
合にはゲート駆動電圧の低いＩＧＢＴを用いれば、１３
０Ａ程度の電流制御はこの１２Ｖの電源によりＩ　ＧＢ
Ｔを直接駆動して行うことは可能になる。

上記３０ｖ程度の別電源Ｖ。０は、通常、高圧電源発生
用ＤＣ−ＤＣコンバータの出力巻線から中間タップを取
り、これを整流平滑して作るか、あるいは、３００Ｖの
高圧電源から高耐圧トランジスタ等のスイッチ素子を用
いて３００Ｖを分圧して一時的電源を作る等の槽底が従
来より用いられてきた。

第１４図の電源回路は前者のもので、電池による３〜６
ｖ電源３０１と、トランジスタ３０２゜昇圧トランス３
０３より成るＤＣ−ＤＣコンバータ３００と、ダイオー
ド３０４．主コンデンサ２より成る高圧電源Ｖ。−の平
滑回路と、ダイオード３０５．コンデンサ３０６より成
るゲート駆動電源ｖＧＧ用の平滑回路とを備えている。

ＤＣ−ＤＣコンバータ３００が動作している時にはｖＧ
Ｇが同時に発生するが、高圧電源Ｖ。Ｍが規定出力電圧
になった時にＤＣ−ＤＣコンバータ３００を停止させる
方式のフラッシュ装置（電性消耗をへらすためこの方式
が現在主流になっている）では、ＤＣ−ＤＣコンバータ
３００の発振停止によりケト駆動電源Ｖ。６に対する充
電も停止し、ゲート駆動回路１００の消費電流や、コン
デンサ３０６のもれ電流によってコンデンサ３０６の出
力電圧が減衰する。フラッシュ制御のように特に大電流
を扱う応用ではＩＧＢＴのゲート電圧不足は致命的で、
素子破壊の原因となるので、この出力電圧の減衰は充分
小さくおさえる必要がある。このため、コンデンサ３０
６の容量を充分大きくする、あるいはゲート駆動回路１
００の消費電流を充分に小さくする等の注意が必要であ
る。たとえばゲート駆動回路１００の消費電流が１０μ
Ａの時、１分間、ゲート駆動電源ｖ６Ｇを３３Ｖ→２８
Ｖに保つためには、コンデンサ３０６の容量は１２０μ
Ｆ必要となる。この程度の容量を有しかつ５０ｖ程度の
耐圧のコンデンサはかなり大形で、価格も高く、低コス
トの要求か大きいフラッシュ制御装置には経済的な負担
か大き過ぎる。

また第１５図の電源回路は後者のもので、高圧電源Ｖ。

ＨｃＪ−り抵抗４０１を介してコンデンサ４００に充電
された電荷を、カメラからの発光スタート信号によりト
ランジスタ４０６，４０２をオンさせることにより、高
圧トランジスタ４０２．抵抗４０３を通して定電圧ダイ
オード４０４に放電させ、この電圧をコンデンサ４０５
に充電してゲート駆動電源Ｖ。Ｇとして用いるものであ
る。なお、この回路の場合、第１２図のトランジスタ１
０１と論理回路１０３は省略できる。この回路方式の場
合、３００Ｖ以上の高耐圧トランジスタが必要であり、
部品点数も多いので、低コスト化が強く望まれるフラッ
シュ制御装置には経済的な負担がやはり大き過ぎる。

ゲート駆動電圧の低いＩ　ＧＢＴを開発しこれを第１２
図のＩＧＢＴ６として使用する場合、ＩＧＢＴ６をオフ
状態に保持するためのゲート電圧■Ｇの下限値ｖＧＥ（
ＯＦＦ）　　（あるいはゲート・エミッタ間しきい値電
圧ＶＧＥ（ｔｈ））が通常のＩ　ＧＢＴを用いた場合よ
りも１／３程度に低くなる。従って、ターンオフ駆動を
する場合ゲート電圧Ｖ。をこのしきい値電圧よりも低く
する必要があるわけであるが、第１２図の回路ではゲー
ト電圧Ｖ。が指数関数的な低下を示すため、ゲート電圧
■。が低くなるに従ってゲートのオフ駆動が遅くなって
しまう問題がある。あまりにゲートのオフ駆動が遅くな
ると、ＩＧＢＴ６のターンオフも遅くなり、閃光量が期
待値よりも大きくなって、写真撮影では特に近接撮影時
に露出オーバになる可能性がある。

この発明は従来のゲート駆動回路およびフラッシュ制御
装置の上記問題点を解決するためになされたもので、電
力損失が少なくかつ絶縁ゲート形半導体装置の高速スイ
ッチングが可能なゲート駆動回路を提供すること、およ
び、小型で低コストなフラッシュ制御装置を提供するこ
とを目的とする。

〔課題を解決するための手段〕

この発明に係る絶縁ゲート形半導体装置のゲート駆動回
路は、第１．第２の電源端子と、この第１、第２の電源
端子間に直列接続された第１．第２の逆阻止形スイッチ
と、この第１．第２の逆阻止形スイッチの接続点と絶縁
ゲート形半導体装置のゲートとの間に接続されたインダ
クタンス素子と、第１．第２の逆阻止形スイッチのオン
／オフを制御することによって絶縁ゲート形半導体装置
をオン／オフ駆動するための制御回路とを備え、インダ
クタンス素子は、絶縁ゲート形半導体装置のゲート入力
容量とでＬＣ共振を起こすに充分なインダクタンスを有
して構成されている。

また、この発明に係るフラッシュ制御装置は、第１．第
２の高圧電源端子と、上記構成のゲート駆動回路により
オン／オフ駆動される絶縁ゲート形半導体装置と、第１
．第２の高圧電源端子間に絶縁ゲート形半導体装置とと
もに直列接続された閃光放電管と、絶縁ゲート形半導体
装置と閃光放電管の直列接続体に並列に接続された閃光
エネルギ蓄積コンデンサと、閃光放電管をトリガして閃
光放電を開始させるトリガ回路とを備えて構成されてい
る。

〔作用〕

この発明に係る絶縁ゲート形半導体装置のゲート駆動回
路においては、抵抗の代りにインダクタンス素子がゲー
ト充放電電流の制限要素として働き、このインダクタン
ス素子はゲート入力容量とでＬＣ共振を誘起し、また第
１．第２のスイッチに逆阻止特性を持たせることによっ
て、第１　第２のスイッチの電流ピーク値を低くおさえ
ながら、絶縁ゲート形半導体装置の高速スイッチングを
可能としている。

また、この発明に係るフラッシュ制御装置においては、
上記ｔ＊　５３Ｅのゲート駆動回路を用いているので、
大形、高耐圧な部品を使用する必要のない小形で低コス
トなフラッシュ制御装置が実現できる。

〔実施例〕

第１図は本発明による絶縁ゲート形半導体装置のゲート
駆動回路の一実施例を示す回路図であり、第２図は第１
図の回路の動作波形を示す波形図である。第１図のゲー
ト駆動回路１００ては、従来のゲート抵抗１１０に代え
、インダクタンス素子１０８が用いられている。また、
スイッチングトランジスタ１０１１０２にそれぞれ直列
にダイオード１０５１０６か接続されている。スイッチ
ングトランジスタ１０１とダイオード１０５により第１
の逆阻止形スイッチ、スイッチングトランジスタ１０２
とダイオード１０６により第２の逆阻止形スイッチかそ
れぞれ構成されている。その他の構成は第９図の従来の
ゲート駆動回路と同じである。

第１図の回路の動作を第２図の波形図を参照しつつ以下
に説明する。ます、パワーＭ　ＯＳ　Ｆ　Ｅ　Ｔ３のゲ
ート電圧ｖ６がゼロである初期状態で、制御入力Ｖｉが
高レベルに変化すると、スイッチングトランジスタ１０
１がオンし、スイッチングトランジスタ１０２がオフ状
態となるので、ゲート駆動電源ＶＧＧからスイッチング
トランジスタ１０１．ダイオード１０５．インダクタン
ス素子１０８を通し、ＭＯ３ＦＥＴ３の入力容ｊｌｃ、
　　か充ＳＳ 電される。このときインダクタンス素子１０８のインダ
クタンスＬか、ゲート駆動回路１００の内部直列抵抗と
パワーＭＯ５ＦＥＴ３の等価入力抵抗との和である等価
直列抵抗Ｒ８に対し、ならば振動波形となり、Ｌを充分
大きくすれば正弦半波状のゲート電流ｌ。を流すことが
できる。

例えばＣ、＝　１０　ｎ　Ｆ　、　Ｒｓ　−５Ωならば
Ｌ＞＞５Ｓ ８３ｎＨであればよい。この共振現象によってＭＯ５Ｆ
ＥＴ３のゲート電圧Ｖ。はゲート駆動電源ＶＧＧよりも
高い値まで充電することができる。特に　（４）式の左
辺が大きい（Ｑが高い）はどＶＧＩ（１（最初のサイク
ルのゲート電圧Ｖ。の充電値）は大きくなり、（ｖＧＧ
−ＶＦ）×２に近い値にまて大きくなる。ここてＶｐは
ダイオード１０５の順方向電圧降下である。

この状態で、制御入力Ｖｔを低レベルにスイッチすると
、スイッチングトランジスタ１０１はオフし、スイッチ
ングトランジスタ１０２はオンする。これによって、Ｍ
Ｏ５ＦＥＴ３のゲート入力容量Ｃ１に充電されていた電
荷はインダクタンＳＳ ス素子１０８．ダイオード１０６．スイッチンクトラン
ジスタ１０２を通して放電する。このときも前記のよう
にゲート電流ｉ。は正弦波状とすることができる。この
サイクルでは電圧■２の変化が（Ｖ＝Ｖ）となるため、
初回の共振時２ＨＩ　　　Ｆ （ＶＧＧ−ｖＦ）より電圧振幅か大きくなり、その結果
、パワーＭＯ５ＦＥＴ３のゲート電圧Ｖｃは負電圧（Ｖ
　　　）まで充電される。同様にこのすＬＩ イクルのゲート電流ピーク値Ｉ　　は、その絶対Ｐ２ 値が初回サイクルのゲート電流ピーク値Ｉ　　よＰ１ りも大きくなる。

さらに、制御入力Ｖ１を低レベルにすると、スイッチン
グトランジスタ１０１，１０２かそれぞれ反転し、ＭＯ
３ＦＥＴ３のゲート電圧Ｖｃは＜　Ｖｃ　ｃ　　ｖ　ｐ
　　Ｖ　２　Ｌ　）を電源とする共振によって再度、正
極性に充電されるので、初回サイクルの充電電圧Ｖ　　
より更に高いＶ　　に達する。

Ｇ１１１　　　　　　　　Ｇ）１２ 以降、このようなスイッチングの繰返しにより、サイク
ルごとにパワーＭＯ３ＦＥＴ３のゲート電圧Ｖｃか大き
くなっていくわけであるが、パワーＭＯ３ＦＥＴ３のゲ
ート・ソース間に適当な並列抵抗を設ける等すれば、ゲ
ート電圧Ｖ６を適当な電圧に抑えることかできる。

また、第３図に示すように、パワーＭＯ３ＦＥＴ３のゲ
ートにアノード、ゲート駆動電源ｖＧＧにカソードか接
続されたダイオード１０７を追加して、ゲート駆動回路
］００の出力電圧であるゲート電圧ｖ６をゲート駆動電
源Ｖ。０に回生じてもよい。この場合の動作波形の例を
第４図に示す。これによって、ゲート電圧Ｖ。の過充電
を防ぐとともに、ゲート駆動電源ｖＧＧからの平均供給
電流を第１図の約１／２に減らすことができる。

本発明によるゲート駆動回路は概略、以上のような動作
をするものであるが、ここで、駆動される絶縁ゲート形
半導体装置のスイッチンク速度について検討してみる。

第９図の従来のゲート駆動回路の場合と同様に、パワー
Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ　３のスイッチングに関する上昇
時間ｔ　、下降時間ｔ。

Ｇ　　　　　　と■ を１そのゲート電圧Ｖ　かＶＧＳ（ＯＦＦ）　　　ＧＳ
（ＯＮ）との間をそれぞれ上昇、下降するのに必要な時
間と定義する。また、従来の指数関数（非共振）波形て
ゲート入力容量Ｃ１を充電する場ｅ７と、本ＳＳ 発明による正弦半波（共振）波形てゲート入力容量Ｃ１
を充電する場合とてゲート電流ｉ６のピＳＳ −り値が同一になるように規格化すると、ゲート電流１
ｃの波形は第１１図（ａ）に示すようになる。

すなわち、ピーク値か同してあれば、正弦半波電流のパ
ルス幅は指数関数電流の時定数τのπ／２倍でなければ
ならない。このような電流によって充電されるゲート電
圧Ｖ。の上昇曲線は、非共振駆動時（従来）と共振駆動
時（本発明）とてピーク値が同じになるように規格化す
れば、第１１図（ｂ）に示すようになる。ここで、ＶＧ
（ＯＦＦ）が充電完了電圧の２０％、■　　　が同じく
８０％てあＧ（ＯＮ） るとすると、パワーＭＯ５ＦＥＴ３の上昇時間ｔ、は、 共振駆動時　・・・　ｔｒｌ−０，６４４τ非共振駆動
時　・・・　ｔ　ｒ２””　　１．３８８τとなる。す
なわち、ｔ　、ｉ／　ｔ　ｒ２−０．４６５であり、本
発明の正弦半波充電の場合の方が従来の指数関数充電の
場合よりもほぼ２倍、高速スイッチングができることが
わかる。

第１１図の波形は理想的な正弦波充電による場合につい
て計算したものであるが、次に、より実際的に、ゲート
駆動回路１００の内部直列抵抗とパワーＭＯ５ＦＥＴ３
の等価入力抵抗との和である等価直列抵抗Ｒ８が存在す
る場合について計算した波形の例を第１６図に示す。第
１６図では、第３図の回生ダイオード１０７付の共振側
動形回路を用い、各部の定数として、Ｖ６６−１０Ｖ、
Ｌ−〇、５μＨ、Ｃ、＝　１０　ｎ　Ｆ　、　Ｒｓ　＝
　５ΩのＳＳ 場合についてシミュレーションを行った場合の、２サイ
クル目以降のターンオンおよびターンオフスイッチング
時の波形を示した。なお黒丸でプロットしたのが共振駆
動の波形である。この結果より、共振駆動によるゲート
電流ｉ。のピーク値が１．０３Ａとなったので、これに
対応する従来例として、第９図の非共振駆動形回路で、
Ｖ６６−１０　Ｖ　、　　Ｃ＝　１０　ｎ　Ｆ　、　Ｒ
ｓ　−１０Ωとして同ｓｓ 様にシミュレーションした結果を比較のため第１６図に
併記した。なお白丸でプロットしたのか非共振駆動の波
形である。この結果に対し、ｖＧＳ（。

ＰＰ）　””　”　ＶＧＳ（ＯＮ）＝　８ＶのＭＯＳＦ
ＥＴ（７）伝達特性を適用すると、ＭＯＳＦＥＴの上昇
時間ｔ７、下降時間ｔ、は 共振駆動時　・・・　ｔ　　＝６５ｎｓｔｒ　＝７０ｎ
　ｓ 非共振駆動記　・・・　ｔ　　＝１４０ｎｓｔ　ｒ−１
４０ｎ　ｓ となり、より現実的に等価直列抵抗Ｒ８を考慮した条件
でも、同一ゲート電流条件下で、本発明による共振駆動
の方が従来の非共振駆動よりも約２倍、高速スイッチン
グが可能であることかわかる。

なお、インダクタンス素子１０８として必要なインダク
タンスは通常、数百ナノヘンリー程度と小さいため、空
心コイルやフェライトピース等で対応することか可能で
あり、実装面積も小さくてすむ。

以上のように、本発明による絶縁ゲート形半導体装置の
ゲート駆動回路では、電流制限要素としてインダクタン
ス素子を使用し、駆動用スイ・ノチを逆阻止形とするこ
とによって、オン／オフスイッチング時に絶縁ゲート形
半導体装置のゲート容量と、インダクタンス素子のイン
ダクタンスとて共振させるように構成したので、以下の
ような種々の実用上の効果か得られる。

■　同一電流定格の駆動用スイッチを使用した場合、従
来のものより約２倍、絶縁ゲート形半導体装置のスイッ
チング速度か向上できる。

■　特にＶ６８（。ＦＦ）の低い絶縁ゲート形半導体装
置を高速でターンオフさせるのに、ゲート逆バイアスが
自動的に発生するので、最適である。

■　電流制限を抵抗でなくインダクタンス素子て行うの
で、この部分での電力消費か低減できる。

■　駆動用スイッチに流れる電流の上昇率かインダクタ
ンス素子のインダクタンスによって抑制されるので、駆
動用スイッチのターンオン立上り速度に起因するスイッ
チンク損失を低減することができ、上記■の効果とｔ目
まって集積回路による高周波対応が容易となる。

なお、以上は本発明を第１図、第３図の実施例に基づき
説明したか、以下に示すようｌヨ種々の変形が可能であ
る。

■　第３図における回生ダイオード１０７は、第１７図
に示すようにパワーＭ　ＯＳ　Ｆ　Ｅ　Ｔ　３のゲート
・ソース間に並列に接続しても、ゲート電圧の過充電を
防くことかできる。たたしこの場合はゲート逆バイアス
効果は充分には得られない。

■　スイッチングトランジスタ１０１とダイオード１０
５の組およびスイッチングトランジスタ１０２とダイオ
ード１０６の組より成る各逆阻止形スイッチの逆阻止耐
圧は、共振回路のＱが低いか、回生ダイオード１０７を
使用したときには、２〜３Ｖ程度でよい場合がある。こ
のような場合には、逆阻止形スイッチ内のスイッチング
トランジスタとして第１図や第３図のようにバイポーラ
トランジスタを用いるときには、そのバイポーラトラン
ジスタのベース・エミッタ間接合の降伏電圧より所要逆
阻止耐圧が充分低ければ、逆阻止用ダイオード１０５．
１０６を特に設けなくてもよい場合がある。

第５図はこの発明によるフラッシュ制御装置の一実施例
を示す回路図であり、第６図はその動作波形を示す波形
図である。第５図のフラッシュ制御装置において、絶縁
ゲート形半導体装置の一種であるＩ　ＧＢＴ６をオン／
オフ駆動するためのゲート駆動回路１００は、Ｉ　ＧＢ
Ｔ６のゲート・エミッタ間にゲート電圧放電抵抗１０９
が接続される点を除き、第１図に示されたゲート駆動回
路１００と同じ構成を有している。その他の構成は第１
２図の従来のフラッシュ制御装置と同じである。

次に、第６図の波形図を参照しつつ、第５図のフラッシ
ュ制御装置の動作について説明する。インダクタンス素
子１０８のインダクタンスＬを、ゲート駆動回路１００
の内部直列抵抗と、ＩＧＢＴ６の等価入力抵抗との和で
ある等価直列抵抗Ｒ８およびＩＧＢＴ６のゲート入力容
ＪＩＣ，に対ＳＳ し、 Ｌ＞＞−Ｃ，Ｒ２・・・（５） １Ｓｓ８ とすれば、前述したようにスイッチングトランジスタ１
０１又は１０２がオン／オフスイッチした際にＩ　ＧＢ
Ｔ６のゲート電流ｉ。は振動的となり、トランジスタ１
０１．ダイオード１０５の組およびトランジスタ１０２
．ダイオード１０６の組より成る各スイッチの逆阻止特
性により正弦半波波形となる。これによって、たとえば
インダクタンスＬが充分に大きいとき、ＩＧＢＴ６をオ
ン駆動する際のゲート電圧Ｖ６をＬＣ共振によって前述
したようにゲート駆動電源Ｖ。０の約２倍までステップ
アップすることができる（ｖ２Ｈ４２・ＶＧＧ）。

その結果、ゲート駆動電源ＶＧＧの所要電圧値は、ＩＧ
ＢＴ６のオン駆動に要求される”ＧＥ（ＯＮ）の約１／
２てすむようになる。

前述のとおり１３０Ａ程度のピーク電流ならゲート電圧
１０Ｖ程度て制御てきるＩＧＢＴが開発されており、こ
れをＩＧＢＴ６として用いれば第５図の回路で、６Ｖの
電池から直接にゲート駆動電源ＶＧＧをとってフラッシ
ュ制御することか可能になる。

また、前述したように、Ｉ　ＧＢＴ６をオフ駆°動する
際にもＬＣ共振動作し、Ｉ　ＧＢＴ６のゲートを負バイ
アスする＜　ｖ　　＊　−Ｖ　２Ｈ）。これにより、Ｌ ゲート駆動電圧を下げたＶ。Ｅ（ｔｈ）の低いＩＧＢＴ
ても、ゲート電圧ｖＧがそのしきい値近辺を急速に変化
するので、高速にターンオフできる。

第５図の回路ては、Ｉ　ＧＢＴ６のゲート入力容量Ｃ１
に蓄えられた負の電荷は放電抵抗１０９ＳＳ により放電するように構成しており、これが放電完了し
た時点て、次のオン駆動を行えば、上記動作を繰返すこ
とができる。ただし、負の電荷が放電しきらないうちに
次のオン駆動を行うと、正のゲート駆動電圧は最大４・
ＶＧＧまで上昇する場合があるので、Ｉ　ＧＢＴ６のゲ
ート耐圧定格以下になるように注意する必要がある。特
に大きなゲート逆バイアスを印加する必要かなければ、
ＩＧＢＴ６のゲート・エミッタ間にダイオードを並列接
続（すなわちカソードをゲートに、アノードをエミッタ
に接続）することによって、安定した繰返し動作を実現
することかできる。

第７図はこの発明によるフラッシュ制御装置の他の実施
例を示す回路図であり、第８図はその動作波形を示す波
形図である。第７図のフラッシュ制御装置において、Ｉ
　ＧＢＴ３をオン／オフ駆動するゲート駆動回路１００
は第５図のものと同一であるが、閃光放電管４のトリガ
回路２００に対するトリがエネルギの付与手段として別
にサイリスクスイッチ１１を用い、このサイリスクスイ
ッチ１］にカメラ等からの発光開始信号を与える点が第
５図の構成と異なる。発光停止信号はゲート駆動回路１
００の制御入力ｖ１に負レベルを印加することによって
付与する。

第７図の回路の動作を第８図の波形図を参照しつつ以下
に説明する。カメラから発光開始信号ＴＲＩＧが出力さ
れる可能性のある時は待機状態として、Ｉ　ＧＢＴ６が
いっても所定の閃光放電管電流を流せるようそのゲート
電圧Ｖｃを高レベルに保っておく。すなわち、ゲート駆
動回路１００の制御入力ｖ１を低レベルと高レベルとの
間でスイッチングすると、前述の説明のようにスイッチ
ング時のＬＣ共振によって、スイッチングの回数が増え
るごとにＩ　ＧＢＴ６のゲートの高レベル電圧が上昇す
る。このゲート電圧がＩＧＢＴ６のゲート耐圧定格以下
でしかも充分な値となった時に、制御入力ｖ１を高レベ
ルにしたままの状態に保つと、Ｉ　ＧＢＴ６のゲート電
圧ｖ６は、そのゲート入力容量Ｃ０によりしばらくの間
、Ｉ　ＧＢＴ６ＳＳ の通電に必要なゲート電圧Ｖ。、（。Ｎ）以上の値に維
持される。この電圧を電圧制御回路１１１によりモニタ
し、必要なゲート電圧範囲に制御することができる。な
お電圧制御回路１１１は、例えば電圧比較器と発振回路
により簡単に構成できる。

ゲート電圧■６が所定電圧範囲内にある時にカメラから
の発光開始信号ＴＲＩＧをうけると、電圧制御回路１１
１経由で、トリガ用サイリスクスイッチ１１のゲートを
トリガすることにより、閃光放電管７による閃光放電を
開始することができる。通電時間ｔ　を経過して所望の
光量が得られた後、閃光放電管７による閃光放電を停止
させるには、単に制御入力Ｖｌを低レベルに下げればよ
い。閃光放電停止後の数ｍｓの間は、閃光放電管７内の
ガスがイオン化しており誤点灯しやすいので、Ｉ　ＧＢ
Ｔ６のゲート電圧Ｖ。には適当な長さのオフ期間ｔ　　
を設ける必要がある。

ＦＦ なお、発光開始信号ＴＲＩＧが、Ｉ　ＧＢＴ６のゲート
電圧Ｖｃがそのポンピング動作により低レベルになって
いる時に送られて来た場合には、ポンピング動作か終る
まで、トリガ用サイリスクスイッチ１１へのトリガパル
スの印加を待てばよい。

このための時間遅れは数十マイクロ秒以下にすることが
容易であり、したがって写真撮影には何等支障は無い。

第７図の回路方式では、ゲート駆動電源ＶＧＧに対しあ
る程度任意にゲート電圧Ｖ。を増幅できるのて、ゲート
駆動電源Ｖ。０を与える電池電圧は任意に選べるという
利点がある。

ここで、ゲート駆動スイッチングの速さについて、第１
２図の従来のフラッシュ制御回路と、第５図や第７図に
示すこの発明による共振ゲート駆動形のフラッシュ制御
装置との比較をしておく。

第１１図に関し上述したように、Ｉ　ＧＢＴ６のゲート
電圧ｖ６が全振幅の２０％と８０％の間を変化する時間
ｔ　　、ｔｒに着目すると、この発明による共振ゲート
駆動の方が従来装置よりも約２倍、高速に駆動すること
が可能である。逆に言えば、同一スイッチング速度でよ
ければ、電流制限用のインダクタンス素子１０８のイン
ダクタンスを大きくして、スイッチ電流のピーク値を半
減することが可能である。これによって、スイッチング
トランジスタ１０１，１０２およびダイオード１０５１
０６より成る駆動用スイッチの電流定格の低減が可能と
なり、経済性か改善できる。

なお、上記実施例では、この発明による共振駆動形のゲ
ート駆動回路を用いてストロボ用１０８丁をオン／オフ
駆動する場合につ０て説明しｔこ力く、Ｉ　ＧＢＴと同
様の絶縁ゲート構造を有する例えＬｆパワーＭＯ５ＦＥ
Ｔ等をオン／オフ駆動する場合にも同様の効果を奏する
。ゲート電圧■。をケ−ト駆動電源電圧Ｖ　より上昇さ
せるのか意味のなＧ い用途では、第３図に示すようにゲート電圧Ｖｃをダイ
オード１０７によりゲート駆動電源ｖ６６１こ回生する
ことかできる。これによって、特（こ高周波ＤＣ−ＤＣ
コンバータ等への応用でＩｉ、ゲート駆動回路１００の
消費電流の増大を防く二ど力くてきる。

以上のように、本発明によるフラ・ノシュ制御装置ては
、フラッシュ主回路に介挿された絶縁ゲート形半導体装
置を、インダクタンス素子を用Ｌ）で共振駆動するよう
に構成したので、以下のような種々の実用上の効果か得
られる。

■　ゲート駆動電圧をステ・ノプア・ツブてきるのて、
ゲート駆動用電源Ｖ。０を電池に求めることができ、回
路の小形化、低コスト化が可能になる。

■　オフ駆動時にゲート逆バイアス電圧が印加されるの
で、低しきい値の絶縁ゲート形半導体装置でも高速ター
ンオフが可能である。

■　スイッチ電流定格を減らせるので、ゲート駆動回路
のコストダウンが可能となる。

〔発明の効果〕

以上説明したように、この発明に係る絶縁ゲート形半導
体装置のゲート駆動回路によれば、ゲト充放電電流の制
限要素として抵抗の代りにインダクタンス素子を用い、
このインダクタンス素子のインダクタンスと絶縁ゲート
形半導体装置のゲート入力容量とてＬＣ共振を起こさせ
、かつゲート駆動電流をスイッチングする第１．第２の
スイッチに逆阻止特性を持たせるように構成したので、
第１．第２のスイッチの電流ピーク値を低くおさえなが
ら、絶縁ゲート形半導体装置の高速スイッチングが可能
となる。その結果、電力損失が少なく高速スイッチング
の可能なゲート駆動回路が得られるという効果がある。

また、この発明に係るフラッシュ制御装置によれば、上
記の優れた特性を有するゲート駆動回路を用いてフラッ
シュ主回路に介挿された絶縁ゲート形半導体装置をオン
／オフ駆動するようにしたので、大形、高耐圧な部品を
使用する必要のない小形で低コストなフラッシュ制御装
置が得られるという効果がある。

【図面の簡単な説明】

第１図はこの発明によるゲート駆動回路の一実施例を示
す回路図、第２図はその動作波形を示す波形図、第３図
はこの発明によるゲート駆動回路の他の実施例を示す回
路図、第４図はその動作波形を示す波形図、第５図はこ
の発明によるフラッシュ制御装置の一実施例を示す回路
図、第６図はその動作波形を示す波形図、第７図はこの
発明によるフラッシュ制御装置の他の実施例を示す回路
図、第８図はその動作波形を示す波形図、第９図は従来
のゲート駆動回路を示す回路図、第１０図はその動作波
形を示す波形図、第１１図は理想的なゲート電流、ゲー
ト電圧の共振駆動波形、非共振駆動波形を示す波形図、
第１２図は従来のフラッシュ制御装置を示す回路図、第
１３図はその動作波形を示す波形図、第１４図および第
１５図は従来のフラッシュ制御装置におけるゲート駆動
電源を示す回路図、第１６図は現実的な等価直列抵抗を
考慮したターンオン、ターンオフ時のゲート電流、ゲー
ト電圧の共振駆動波形、非共振駆動波形を示す波形図、
第１７図はこの発明によるゲート駆動回路のさらに他の
実施例を示す回路図である。 図において、２は主コンデンサ、３はパワーＭＯ３ＦＥ
Ｔ、６はＩＧＢＴ、７は閃光放電管、１００はゲート駆
動回路、１０１，１０２はスイッチングトランジスタ、
１０３，１０４は論理回路、１０５．１０６はダイオー
ド、１０８はインダクタンス素子、２００はトリガ回路
である。 なお、各図中同一符号は同一または相当部分を示す。 第２０ 第４ 図 第 図 第 ８ 図 第１０ 図 第１１ 図 Ｘ（己／ｃ） 第１３ 図 第１６ 図 第１４ 図 第１５ 」

Claims (2)

【特許請求の範囲】
1. （１）絶縁ゲート形半導体内をオン／オフ駆動するため
   のゲート駆動回路であって、 第１、第２の電源端子と、 前記第１、第２の電源端子間に直列接続された第１、第
   ２の逆阻止形スイッチと、 前記第１、第２の逆阻止形スイッチの接続点と前記絶縁
   ゲート形半導体装置のゲートとの間に接続されたインダ
   クタンス素子と、 前記第１、第２の逆阻止形スイッチのオン／オフを制御
   することによって前記絶縁ゲート形半導体装置をオン／
   オフ駆動するための制御回路とを備え、 前記インダクタンス素子は、前記絶縁ゲート形半導体装
   置のゲート入力容量とでＬＣ共振を起こすに充分なイン
   ダクタンスを有する、絶縁ゲート形半導体装置のゲート
   駆動回路。
2. （２）請求項１記載のゲート駆動回路を用いたフラッシ
   ュ制御装置であって、 第１、第２の高圧電源端子と、 請求項１記載のゲート駆動回路によりオン／オフ駆動さ
   れる絶縁ゲート形半導体装置と、 前記第１、第２の高圧電源端子間に前記絶縁ゲート形半
   導体装置とともに直列接続された閃光放電管と、 前記絶縁ゲート形半導体装置と前記閃光放電管の直列接
   続体に並列に接続された閃光エネルギ蓄積コンデンサと
   、 前記閃光放電管をトリガして閃光放電を開始させるトリ
   ガ回路とを備えるフラッシュ制御装置。