DE102009006618A1

DE102009006618A1 - Schaltungsanordnung zum Betreiben eines elektrischen Verbrauchers und Verfahren zum Schalten eines Halbleiterschalters, insbesondere eines MOSFETs

Info

Publication number: DE102009006618A1
Application number: DE200910006618
Authority: DE
Inventors: Karl-Jürgen PETERS; Matthias Dipl.-Ing. Reinhardt
Original assignee: Daimler AG
Current assignee: Mercedes Benz Group AG
Priority date: 2009-01-29
Filing date: 2009-01-29
Publication date: 2010-08-05

Abstract

Gemäß einem Aspekt der Erfindung wird bereitgestellt eine Schaltungsanordnung (1) zum Betreiben eines elektrischen Verbrauchers (R), mit einem Halbleiterschalter (3), insbesondere einem MOSFET, der eine parasitäre Eingangskapazität (C) aufweist und über welchen der elektrische Verbraucher (R) mit elektrischer Energie (U) versorgbar ist, und mit einer mit einem Steueranschluss (7) des Halbleiterschalters (3) gekoppelten Treiberschaltung (2), mittels welcher elektrische Ladung (U) dem Steueranschluss (7) des Halbleiterschalters (3) zuführbar ist, um den Halbleiterschalter (3) anzusteuern, wobei die Treiberschaltung (2) ein Induktanzelement (L) aufweist, welches einerseits mit einem Bezugspotential (6) gekoppelt und andererseits über einen ersten Schalter (S1) mit dem Steueranschluss (7) und somit mit der parasitären Eingangskapazität (C) koppelbar ist, wobei das Induktanzelement (L) dazu ausgelegt ist, wenn die parasitäre Eingangskapazität (C) mit elektrischer Ladung (U) aufgeladen und der erste Schalter (S1) geschlossen ist, einen Stromfluss (I) vom Steueranschluss (7) hin zum Induktanzelement (L) so lange zu erzwingen, bis die parasitäre Eingangskapazität (C) negativ gepolt aufgeladen ist, so dass die elektrische Ladung als negavite Ladung (-U) in der parasitären Eingangskapazität (C) speicherbar ist.

Description

Die Erfindung betrifft eine Schaltungsanordnung zum Betreiben eines elektrischen Verbrauchers, mit einem Halbleiterschalter, insbesondere einem MOSFET, der eine parasitäre Eingangskapazität aufweist und über welchen der elektrische Verbraucher mit elektrischer Energie versorgbar ist, und mit einer mit einem Steueranschluss des Halbleiterschalters gekoppelten Treiberschaltung, mittels welcher elektrische Ladung dem Steueranschluss des Halbleiterschalters zuführbar ist, um den Halbleiterschalter anzusteuern. Die Erfindung bezieht sich ferner auf ein Verfahren zum Schalten eines Halbleiterschalters, insbesondere eines MOSFETs.
Fahrzeugsteuergeräte enthalten immer mehr Funktionen, für die schnelles Schalten von teilweise großen Strömen mithilfe von Halbleiterschaltern benötigt wird. Die Anzahl derartiger Anforderungen sind schon jetzt weit verbreitet und werden voraussichtlich noch zunehmen. Dazu gehören beispielsweise DC-DC-Wandler, Sendeendstufen von Keylessgo-Systemen, Endstufen zur Regelung der Heizleistung von Sitzheizungen oder ähnliches, Endstufen zur Drehzahlregelung von Motoren, usw.
Wesentliche Anforderung an derartige Systeme ist ein hoher Wirkungsgrad. Ein hoher Wirkungsgrad im Fahrzeug hat Vorteile im geringeren Flottenverbrauch, je nach Anwendung ist auch ein geringerer Ruhestrombedarf möglich. Doch bei alledem ist wohl einer der wichtigsten Argumente für einen hohen Wirkungsgrad das Problem der Ableitung von Verlustwärme innerhalb von Endstufen. Ein höherer Wirkungsgrad bedeutet geringere Abwärme und damit einhergehend weniger Aufwand in der Kühlung. So könnte unter Umständen ein Lüfter entfallen, oder es ist möglich die Leistungshalbleiter ohne Kühlkörper direkt auf der Platine zu montieren.
Schaltungsanordnungen zur Optimierung von Schaltvorgängen sind bereits in vielfacher Ausgestaltung aus dem Stand der Technik bekannt. Eine solche Schaltung ist beispielsweise in den Druckschriften DE 10 2005 016 440 A1 und DE 41 10 633 A1 beschrieben. An den bekannten Schaltungsanordnungen ist jedoch als nachteilig der Umstand anzusehen, dass die Steigerung des Wirkungsgrades nur beschränkt möglich ist.
Es ist Aufgabe der Erfindung, eine Schaltungsanordnung sowie ein Verfahren zu schaffen, bei welcher und welchem Maßnahmen getroffen sind, die ein verlustarmes Schalten eines Halbleiterschalters, insbesondere eines MOSFETs, gewährleisten, so dass der Wirkungsgrad im Vergleich zum Stand der Technik erhöht werden kann.
Diese Aufgabe wird erfindungsgemäß durch eine Schaltungsanordnung mit den Merkmalen nach Patentanspruch 1, durch eine Schaltungsanordnung mit den Merkmalen nach Patentanspruch 5, durch einen Kraftwagen mit den Merkmalen nach Patentanspruch 10 sowie durch ein Verfahren, welches die Merkmale nach Patentanspruch 11 aufweist, gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Patentansprüchen angegeben.
Eine Schaltungsanordnung gemäß einem ersten Aspekt der Erfindung ist zum Betreiben eines elektrischen Verbrauchers ausgebildet. Die Schaltungsanordnung umfasst einen Halbleiterschalter, insbesondere einen MOSFET, der eine parasitäre Eingangskapazität aufweist und über welchen der elektrische Verbraucher mit elektrischer Energie versorgbar ist. Die Schaltungsanordnung umfasst ferner eine mit dem Steueranschluss des Halbleiterschalters gekoppelte Treiberschaltung, mittels welcher elektrische Ladung dem Steueranschluss des Halbleiterschalters zuführbar ist, um den Halbleiterschalter anzusteuern. Die Treiberschaltung weist ein Induktanzelement auf, welches einerseits mit einem Bezugspotenzial gekoppelt und andererseits über einen ersten Schalter mit dem Steueranschluss und somit mit der parasitären Eingangskapazität koppelbar ist. Ist die parasitäre Eingangskapazität mit elektrischer Ladung aufgeladen und der erste Schalter geschlossen, so erzwingt das Induktanzelement einen Stromfluss vom Steueranschluss des Halbleiterschalters hin zum Induktanzelement so lange, bis die parasitäre Eingangskapazität nicht nur entladen sondern sogar negativ gepolt aufgeladen ist. Damit ist die elektrische Ladung als negative Ladung in der parasitären Eingangskapazität speicherbar.
Eine Schaltungsanordnung nach einem zweiten Aspekt der Erfindung ist zum Betreiben eines elektrischen Verbrauchers ausgebildet. Sie umfasst einen Halbleiterschalter, insbesondere einen MOSFET, der eine parasitäre Eingangskapazität aufweist und über welchen der elektrische Verbraucher mit elektrischer Energie versorgbar ist. Die Schaltungsanordnung weist ferner eine mit einem Steueranschluss des Halbleiterschalters gekoppelte Treiberschaltung auf. Mittels der Treiberschaltung ist dem Steueranschluss des Halbleiterschalters elektrische Ladung zuführbar, um den Halbleiterschalter anzusteuern. Die Treiberschaltung weist ein Induktanzelement auf, welches einerseits mit einem Bezugspotenzial gekoppelt ist. Andererseits ist das Induktanzelement über einen ersten Schalter mit dem Steueranschluss und somit mit der parasitären Eingangskapazität sowie über einen zweiten Schalter mit einer separaten Ladungsspeichereinheit koppelbar. Wenn die parasitäre Eingangskapazität mit elektrischer Ladung aufgeladen und der erste Schalter geschlossen ist, erzwingt das Induktanzelement einen Stromfluss vom Steueranschluss hin zum Induktanzelement so lange, bis die parasitäre Eingangskapazität elektrisch entladen ist. Ist die parasitäre Eingangskapazität elektrisch entladen und der zweite Schalter geschlossen, wird die separate Ladungsspeichereinheit mit der elektrischen Ladung aufgeladen, d. h. die elektrische Ladung wird in der separaten Ladungsspeichereinheit gespeichert.
Insgesamt liegen der Erfindung mehrere Erkenntnisse zugrunde: Die Erfindung beruht zunächst auf der Erkenntnis, dass das Einbringen von Ladung, welche in den Steueranschluss des Halbleiterschalters gebracht werden muss, zu Verlusten in der Treiberschaltung führt. Die Erfindung beruht ferner auf der Erkenntnis, dass beim Öffnen des Halbleiterschalters die eingebrachte Ladung wieder entfernt werden muss, was zu einem weiteren Verlust führt. Der Erfindung liegt außerdem die Erkenntnis zugrunde, dass falls dem Steueranschluss einmal die elektrische Ladung zugeführt wurde, keine weitere Ladung notwendig ist, um den Halbleiterschalter im elektrisch leitenden Zustand zu halten. Die Erfindung beruht somit auf der Erkenntnis, dass nur für eine Veränderung des Schaltzustandes des Halbleiterschalters Ladung fließen muss.
Im Gegensatz zu einem ohmschen Widerstand ist ein idealer Kondensator kein verlustbehaftetes Bauelement. Die Erfindung beruht schließlich auf der Erkenntnis, dass es physikalisch betrachtet nicht erforderlich ist, dass zum Schalten eines Halbleiterschalters, wie insbesondere eines MOSFETs, Verluste entstehen. Gemäß der Erfindung wird somit die elektrische Ladung, die an dem Steueranschluss des Halbleiterschalters zum Verbringen des Halbleiterschalters in einen elektrisch leitenden Zustand bereitgestellt wird, entnommen und gespeichert. Nach dem Entnehmen der elektrischen Ladung dem Steueranschluss wird der Halbleiterschalter in einen elektrisch sperrenden Zustand verbracht. Die elektrische Ladung kann dabei entweder in der parasitären Eingangskapazität des Halbleiterschalters als negative Ladung oder in einer separaten Ladungsspeichereinheit gespeichert werden.
Durch die erfindungsgemäße Schaltungsanordnung gemäß dem ersten und dem zweiten Aspekt der Erfindung gelingt es, einen Halbleiterschalter, wie insbesondere einen MOSFET nahezu verlustlos zu schalten. Dies zeigt sich insbesondere beim Einsatz in Kraftfahrzeugen besonders vorteilhaft. Diese Enthalten nämlich immer mehr Fahrzeugsteuergeräte, welche nicht nur eines schnellen sondern auch eines verlustarmen Schaltens bedürfen.
Vorteilhafte Ausgestaltungen der Schaltungsanordnungen sind in den abhängigen Patentansprüchen angegeben. Die mit Bezug auf die erfindungsgemäßen Schaltungsanordnungen vorgestellten Vorteile gelten entsprechend für das erfindungsgemäße Verfahren.
Weitere Merkmale der Erfindung ergeben sich aus den Ansprüchen, den Figuren und der Figurenbeschreibung. Die vorstehend in der Beschreibung genannten Merkmale und Merkmalskombinationen sowie die nachfolgend in der Figurenbeschreibung genannten und/oder in den Figuren alleine gezeigten Merkmale und Merkmalskombinationen sind nicht nur in der jeweils gegebenen Kombination, sondern auch in anderen Kombinationen oder in Alleinstellung verwendbar, ohne den Rahmen der Erfindung zu verlassen.
Die Erfindung wird nun anhand einzelner bevorzugter Ausführungsbeispiele sowie anhand der beigefügten Zeichnungen näher erläutert. Dabei zeigen:
1 eine Schaltungsanordnung nach einer ersten Ausführungsform der Erfindung, mit einer Treiberschaltung sowie einem MOSFET;
2 Strom- und Spannungsverläufe während der MOSFET gemäß 1 von einem elektrisch leitenden in einen elektrisch sperrenden Zustand gebracht wird;
3 Strom- und Spannungsverläufe während der MOSFET gemäß 1 von dem elektrisch sperrenden Schaltzustand in den leitenden Schaltzustand gebracht wird;
4 Spannungsverläufe während der MOSFET gemäß 1 von dem sperrenden in den leitenden Schaltzustand und wieder von dem leitenden in den sperrenden Schaltzustand gebracht wird, wobei ein Verlustausgleich an einem Steueranschluss des MOSFETs vorgenommen wird;
5 eine Schaltungsanordnung nach einer zweiten Ausführungsform der Erfindung, mit einer Treiberschaltung sowie einem MOSFET.
In den Figuren werden gleiche und funktionsgleiche Elemente mit den gleichen Bezugszeichen versehen.
1 zeigt eine Schaltungsanordnung 1 nach einem ersten erfindungsgemäßen Beispiel. Die Schaltungsanordnung 1 weist eine Treiberschaltung 2 sowie einen MOSFET 3 auf. Der MOSFET 3 dient hier zum Betreiben eines elektrischen Verbrauchers R_Last. Dabei ist der Verbraucher R_Last einerseits mit einer Gleichspannungsquelle U_Bat und andererseits mit dem Drain-Anschluss 4 des MOSFETs gekoppelt. Der Source-Anschluss 5 des MOSFETs 3 ist mit einem Bezugspotenzial 6, d. h. mit Masse, gekoppelt. Eine Ausgangsspannung zwischen dem Drain-Anschluss 4 und dem Bezugspotenzial 6 ist in 1 mit U_Ausgang bezeichnet.
Der MOSFET 3 weist eine parasitäre Eingangskapazität C_Eingang, die in 1 mit einem Kondensator, welcher den Gate-Anschluss 7 mit dem Bezugspotenzial 6 koppelt, schematisch angedeutet ist.
Mit dem Gate-Anschluss 7 ist die Treiberschaltung 2 gekoppelt, und zwar über einen Anschluss 8. Die Treiberschaltung weist dabei einen ersten Schaltungszweig 9 sowie einen parallel zum ersten Schaltungszweig 9 geschalteten zweiten Schaltungszweig 10 auf. Der Anschluss 8 ist dabei über den ersten Schaltungszweig 9 sowie über den zweiten Schaltungszweig 10 mit einem Schaltungspol 11 gekoppelt. Dabei weist der erste Schaltungszweig 9 eine Diode D1 sowie einen Schalter S1 auf: Der Anschluss 8 ist über den ersten Schalter S1 sowie über die Diode D1 mit dem Schaltungspol 11 koppelbar. Der zweite Schaltungszweig 10 weist einen zweiten Schalter S2 sowie eine zweite Diode D2 auf: Der Anschluss 8 ist über den zweiten Schalter S2 und die zweite Diode D2 mit dem Schaltungspol 11 gekoppelt. Der Anschluss 8 ist des Weiteren über einen dritten Schalter S3 mit einer Gleichspannungsquelle U_Bat koppelbar.
Die Dioden D1 und D2 sind dabei so geschaltet bzw. ausgerichtet, dass es gilt: Über den ersten Schaltungszweig 9 ist nur ein Stromfluss vom Anschluss 8 hin zum Schaltungspol 11 möglich. Über den zweiten Schaltungszweig 10 ist dagegen nur ein Stromfluss vom Schaltungspol 11 hin zum Anschluss 8 möglich.
Der Schaltungspol 11 ist über ein Induktanzelement, hier über eine Spule L, mit dem Bezugspotenzial 6 gekoppelt.
Nachfolgend wird ein Öffnungsvorgang des MOSFETs 3 näher erläutert. D. h., der MOSFET 3 wird von einem leitenden in einen sperrenden Schaltzustand verbracht:
Ist der MOSFET 3 elektrisch leitend, so ist die parasitäre Eingangskapazität C_Eingang positiv aufgeladen. Nun wird der erste Schalter S1 geschlossen. Die Spule L liegt nun über die als ideal angenommene Diode D1 direkt parallel an der parasitären Eingangskapazität C_Eingang. Die Spule L erzwingt nun einen Stromfluss I von der parasitären Eingangskapazität C_Eingang über die erste Diode D1 hin zur Spule L. In dieser Zeit ist die Treiberschaltung 2 von einem Parallelschwingkreis nicht zu unterscheiden. Zunächst entlädt sich die parasitäre Kapazität C_Eingang vollständig über die Spule L, bis die parasitäre Eingangskapazität C_Eingang vollständig, d. h. auf Null Volt, entladen wird. Zu diesem Zeitpunkt ist die vormals in der parasitären Eingangskapazität C_Eingang gespeicherte Energie in der Spule L in Form eines Magnetfeldes vorhanden. Von nun an bricht das Magnetfeld in der Spule L zusammen, so dass der Stromfluss I ununterbrochen weiterhin durch die Spule L erzwungen wird. Die Spule L zwingt die elektrische Ladung gegen Masse 6, bis die parasitäre Eingangskapazität C_Eingang negativ aufgeladen wird. Nun besitzt die parasitäre Eingangskapazität C_Eingang eine negative Polung. Nachdem eine maximale negative Spannung an der parasitären Eingangskapazität C_Eingang erreicht worden ist, würde sich die parasitäre Eingangskapazität C_Eingang wieder über die Spule L entladen wollen. Diese Entladung wird durch die Diode D1 unterbunden, welche ja den Stromfluss I von der Spule L hin zum Anschluss 8 unterbricht. Somit bleibt die parasitäre Eingangskapazität C_Eingang negativ geladen.
Da die parasitäre Kapazität C_Eingang eine Eingangskapazität des MOSFETs 3 darstellt, ist der Betrag der negativen Ladespannung sogar noch höher als zu Beginn. Die Ursache ist im fehlenden Millereffekt zu suchen, welcher für eine negative Aufladung der Eingangskapazität C_Eingang nicht auftritt. Der MOSFET 3 bleibt unverändert im sperrenden Schaltzustand.
Eine verbesserte Speicherung der Ladung kann sich ergeben, wenn zwischen dem Gate-Anschluss 7 und dem Bezugspotenzial 6 ein separater zusätzlicher Kondensator geschaltet ist. Dann kann die negative Ladung auch in dem zusätzlichen Kondensator gespeichert werden.
In 2 sind Strom- und Spannungsverläufe abgebildet, welche während des oben beschriebenen Öffnungsvorganges des MOSFETs 3 auftreten. Zunächst ist in 2 ein Verlauf 12 des Stromes I gezeigt, welcher beim Entladen und negativen Aufladen der parasitären Eingangskapazität C_Eingang durch die Spule L fließt. Des Weiteren zeigt 2 einen Verlauf 13 einer Spannung U_Eingang, welche an der parasitären Eingangskapazität C_Eingang anliegt. Der Verlauf der Ausgangsspannung U_Ausgang ist in 2 mit dem Bezugszeichen 14 versehen. In ihrem unteren Teil zeigt 2 den jeweils gegenwärtigen Schaltzustand des ersten Schalters S1. Dabei ist der erste Schalter S1 zwischen einem ersten Zeitpunkt t₁ und einem zweiten Zeitpunkt t₂ offen. Der erste Schalter S1 ist nach dem zweiten Zeitpunkt t₂ geschlossen.
Wie in 2 anhand des Verlaufs 12 abgebildet ist, fängt der Strom I zum zweiten Zeitpunkt t₂ an zu fließen, d. h. wenn der erste Schalter S1 geschlossen wird. der Strom I erreicht zu einem dritten Zeitpunkt t₃ einen maximalen Wert I_max. Zu diesem Zeitpunkt ist die Ausgangsspannung U_Ausgang (siehe Verlauf 14) maximal, d. h. sie beträgt U_Bat. Zum Zeitpunkt t₃ ist die parasitäre Eingangskapazität C_Eingang entladen, d. h. die zwischen dem Gate-Anschluss 7 und dem Bezugspotenzial 6 anliegende Spannung beträgt Null (siehe Verlauf 13). Zum Zeitpunkt t₃ bricht das magnetische Feld in der Spule L zusammen, und die Stromstärke des Stromes I fällt ab. Der Strom I erreicht zu einem weiteren Zeitpunkt t₄ den Wert Null. Ab dem Zeitpunkt t₄ unterbindet die erste Diode D1 den weiteren Stromfluss. Zwischen dem Zeitpunkt t₃ und dem Zeitpunkt t₄ lädt sich die parasitäre Eingangskapazität C_Eingang negativ auf, siehe Verlauf 13. Da der MOSFET 3 nun im elektrisch sperrenden Schaltzustand geschaltet ist, ist die Ausgangsspannung U_Ausgang maximal, d. h. U_Ausgang ist gleich U_Bat.
Nachfolgend wird – mit erneutem Bezug auf 1 – der Schließvorgang des MOSFETs 3 näher erläutert. D. h. der MOSFET 3 wird von dem elektrisch sperrenden Schaltzustand in den elektrisch leitenden Zustand verbracht:
Der erste Schalter S1 verbleibt nun in dem offenen Schaltzustand. Der zweite Schalter S2 wird geschlossen. Nun kann sich der bis dahin negativ geladene Kondensator C_Eingang über die zweite Diode D2 und die Spule L entladen. D. h. der Strom I fließt nun von der Spule L über die zweite Diode D2 hin zu der parasitären Eingangskapazität C_Eingang. Am Ende dieses Prozesses liegt eine positiv geladene Eingangskapazität C_Eingang vor. Damit befindet sich der MOSFET 3 wieder im leitenden Zustand.
Hier verhindert die zweite Diode D2 ein Entladen der parasitären Eingangskapazität C_Eingang, nachdem sie vollständig positiv aufgeladen ist.
Die zugehörigen Spannungs- und Stromverläufe sind in 3 abgebildet. 3 ist dabei analog wie 2 zu betrachten.
Wie bereits erwähnt, ist der Anschluss 8 der Treiberschaltung 2 über den dritten Schalter S3 mit der Gleichspannungsquelle U_Bat koppelbar. In der Realität ist das oben beschriebene Schalten des MOSFETs 3 nicht verlustfrei durchzuführen. Jedoch können Verluste zwischen den Umschaltphasen ausgeglichen werden, in dem der Anschluss 8 und somit der Gate-Anschluss 7 wieder auf vollen Spannungswert U_Bat aufgeladen wird. Das Hinzufügen der elektrischen Ladung für die parasitäre Kapazität C_Eingang erfolgt damit vorzugsweise in einer Phase, in welcher der MOSFET 3 einen Schaltzustand vollständig eingenommen hat und diesen lediglich aufrechterhalten muss. Beispielsweise erfolgt das Schließen des elektrischen Schalters S3 in einer Phase, in welcher der MOSFET 3 elektrisch leitend ist.
Mit Bezug auf 4 wird nun das Wiederaufladen der parasitären Eingangskapazität C_Eingang unter Bezugnahme auf Strom- und Spannungsverläufe näher erläutert. In ihrem oberen Teil zeigt 4 einen Verlauf 15 des Stromes I durch die Spule L über die Zeit t. Ein weiterer Verlauf 16 ist der Spannung U_Eingang zugeordnet, welche an der parasitären Eingangskapazität C_Eingang des Gate-Anschlusses 7 anliegt. Ein Verlauf der Ausgangsspannung U_Ausgang ist mit dem Bezugszeichen 17 versehen. Schließlich zeigt 4 in ihrem unteren Teil die Schaltzustände aller Schalter S1, S2, S3, wie sie insgesamt während des Schaltens des MOSFETs 3 aus dem sperrenden in den leitenden Schaltzustand und wieder aus dem leitenden in den sperrenden Schaltzustand auftreten.
Zu einem Zeitpunkt t₅ sind alle elektrischen Schalter S1, S2, S3 offen. Bis zum Zeitpunkt t₅ befindet sich der MOSFET 3 im sperrenden Schaltzustand, es fließt kein Strom I, die parasitäre Eingangskapazität C_Eingang ist negativ gepolt mit –U_bat (siehe Verlauf 16) aufgeladen, die Ausgangsspannung U_Ausgang ist maximal und beträgt U_Bat (siehe Verlauf 17). Zum Zeitpunkt t₅ wird der zweite Schalter S2 geschlossen. Nun fließt der Strom I durch die Spule L: Der Strom I erreicht zu einem Zeitpunkt t₆ den Wert –I_max. Zum Zeitpunkt t₆ ist die parasitäre Eingangskapazität C_Eingang vollständig entladen, d. h. die Spannung zwischen dem Gate-Anschluss 7 und dem Bezugspotenzial 6 beträgt Null Volt. Der MOSFET 3 braucht nun ein Zeitintervall 18 zwischen dem Zeitpunkt t₆ und einem weiteren Zeitpunkt t₇, um aus dem sperrenden Schaltzustand in den leitenden Schaltzustand verbracht zu werden. Zum Zeitpunkt t₇ erreicht die Ausgangsspannung U_Ausgang den Wert U_Sat nahezu Null Volt. Nun ist der MOSFET 3 leitend, und die Diode D2 unterbindet den weiteren Stromfluss I. Nach dem Zeitpunkt t₇ kommt nun ein weiterer Zeitpunkt t₈, zu welchem der zweite Schalter S2 geöffnet wird. Zu diesem Zeitpunkt hat sich die parasitäre Eingangskapazität C_Eingang vollständig aufgeladen, jedoch die Ladung am Gate-Anschluss 7 ist aufgrund der Verluste kleiner als U_Bat. Somit muss gewährleistet werden, dass die Spannung am Gate-Anschluss 7 den ursprünglichen Wert U_Bat erreicht. Dazu wird zu einem Zeitpunkt t₉ der Schalter S3 geschlossen, die übrigen Schalter S1, S2 bleiben offen. Über den dritten Schalter S3 fließt nun Ladung von der Gleichspannungsquelle U_Bat hin zum Gate-Anschluss 7 des MOSFETs 3, und die parasitäre Eingangskapazität C_Eingang kann sich bis zum U_Bat aufladen. Dies geschieht etwa zu einem Zeitpunkt t₁₀. Zum Zeitpunkt t₁₁, also wenn sich die Eingangskapazität C_Eingang vollständig aufgeladen hat, wird der dritte Schalter S3 wieder geöffnet. Ab einem Zeitpunkt t₁₂ soll der MOSFET 3 wieder in den sperrenden Schaltzustand gebracht werden. Dazu wird zum Zeitpunkt t₁₂ der erste Schalter S1 geschlossen. Es fließt der Strom I durch die Spule L, bis er zu einem Zeitpunkt t₁₃ den Wert I_max erreicht und dann wieder zu einem Zeitpunkt t₁₄ abgebaut wird. Ab dem Zeitpunkt t₁₄ unterbindet die Diode D1 den weiteren Stromfluss I. Ab dem Zeitpunkt t₁₂ soll der MOSFET 3 in den sperrenden Schaltzustand gebracht werden, er braucht dazu jedoch ein Zeitintervall 19 bis zum Zeitpunkt t₁₃. Ab dem Zeitpunkt t₁₂ wird die Spannung U_Eingang am Gate-Anschluss 7 des MOSFETs abgebaut, sie erreicht den Wert –U_Bat etwa zum Zeitpunkt t₁₄. Nun ist die parasitäre Eingangskapazität C_Eingang negativ gepolt aufgeladen, so dass die für das Schalten erforderliche Ladung gespeichert ist. Wie bereits erwähnt, wird diese Ladung dadurch aufrechterhalten, dass die erste Diode D1 den weiteren Stromfluss in Richtung zum Gate-Anschluss 7 unterbindet. Kurz nach dem Zeitpunkt t₁₄ wird zu einem letzten Zeitpunkt t₁₅ der erste Schalter S1 geöffnet.
5 zeigt eine Schaltungsanordnung 1 gemäß einem weiteren erfindungsgemäßen Beispiel. Nachfolgend werden lediglich die Unterschiede zwischen den Schaltungsanordnungen 1 gemäß den 1 und 5 näher erläutert:
Der Schaltungspol 11 ist nun über einen zweiten Schalter S2 mit einem separaten Kondensator 20 gekoppelt. Der Kondensator 20 ist dabei einerseits mit dem zweiten Schalter S2 und andererseits mit dem Bezugspotenzial 6, d. h. mit Masse, gekoppelt. Der Kondensator 20 dient hier zum speichern der Ladung, welche beim Sperren des MOSFETs 3 dem Gate-Anschluss 7 entnommen wird. Nachfolgend wird der Öffnungssowie Schließvorgang des MOSFETs 3 näher erläutert:
Liegt am Gate-Anschluss 7 des MOSFETs 3 bzw. an der parasitären Eingangskapazität C_Eingang elektrische Spannung an, etwa U_Bat, so befindet sich der MOSFET 3 im elektrisch leitenden Schaltzustand. Um nun den MOSFET 3 zu schließen, wird der erste Schalter S1 geschlossen. Es fließt der Strom I, und die Spannung am Gate-Anschluss 7 sinkt auf Null Volt. Ist die parasitäre Eingangskapazität C_Eingang vollständig entladen (Null Volt), wird der erste Schalter S1 wieder geöffnet. Zeitgleich wird der zweite Schalter S2 geschlossen. Gleichzeitig bildet sich ein magnetisches Feld in der Spule L, welches dann zusammenbricht, wenn der Schalter S1 bereits offen und der Schalter S2 geschlossen ist. Der Strom I kann somit nun von der Spule L hin zum Kondensator 20 fließen – der Kondensator 20 wird mit der Ladung U_Bat aufgeladen. Der zweite Schalter S2 wird geöffnet, sobald der Stromfluss I durch die Spule L auf 0 A gesunken ist. Die Ladung befindet sich nun im Kondensator 20.
Soll der MOSFET 3 wieder in den leitenden Zustand gebracht werden, so wird zunächst der zweite Schalter S2 geschlossen. Der Schalter S2 bleibt so lange geschlossen, bis sich das Magnetfeld in der Spule L vollständig aufgebaut hat und die Spannung am Kondensator auf Null Volt gesunken ist. Dann wird der Schalter S2 geöffnet. Zeitgleich wird der erste Schalter S1 geschlossen, so dass der Strom I von der Spule L aufgrund des zusammenbrechenden Magnetfeldes hin zum Gate-Anschluss 7 fließen kann. Wird die parasitäre Eingangskapazität C_Eingang aufgeladen, so öffnet der MOSFET 3. Der erste Schalter S1 wird dann geöffnet.
Der Verlustausgleich bzw. die Wiederaufladung der parasitären Eingangskapazität C_Eingang erfolgt auf die oben bereits dargelegte Art und Weise. Während der MOSFET 3 leitend ist, wird die Eingangskapazität C_Eingang auf den ursprünglichen Wert U_Bat voll geladen.
Die Schaltungsanordnungen gemäß den 1 und 5 bieten im Vergleich zum Stand der Technik einen höheren Wirkungsgrad, geringeren Aufwand im Hinblick auf die Kühlung, geringen Platzbedarf, geringere Geräuschentwicklung (ein Kühllüfter entfällt oder kann kleiner gewählt werden) sowie geringere Kosten aufgrund des geringeren Aufwandes bezüglich der Wärmeabfuhr.

1: Schaltungsanordnung
2: Treiberschaltung
3: MOSFET
4: Drain-Anschluss
5: Source-Anschluss
6: Bezugspotenzial
7: Gate-Anschluss
8: Anschluss
9: Schaltungszweig
10: Schaltungszweig
11: Schaltungspol
12, 13, 14, 15, 16, 17: Verlauf
18, 19: Zeitintervall
20: Kondensator
Rast: Verbraucher
U_Bat: Gleichspannungsquelle
C_Eingang: Eingangskapazität
D1, D2: Diode
U_Eingang: Eingangspannung
U_Ausgang: Ausgangsspannung
t₁ bis t₁₅: Zeitpunkte
I: Strom
L: Spule

ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

- DE 102005016440 A1 [0004]
- DE 4110633 A1 [0004]

Claims

Schaltungsanordnung (1) zum Betreiben eines elektrischen Verbrauchers (Risst), mit einem Halbleiterschalter (3), insbesondere einem MOSFET, der eine parasitäre Eingangskapazität (C_Eingang) aufweist und über welchen der elektrische Verbraucher (R_Last) mit elektrischer Energie (U_Bat) versorgbar ist, und mit einer mit einem Steueranschluss (7) des Halbleiterschalters (3) gekoppelten Treiberschaltung (2), mittels welcher elektrische Ladung (U_Bat) dem Steueranschluss (7) des Halbleiterschalters (3) zuführbar ist, um den Halbleiterschalter (3) anzusteuern, dadurch gekennzeichnet, dass die Treiberschaltung (2) ein Induktanzelement (L) aufweist, welches einerseits mit einem Bezugspotential (6) gekoppelt und andererseits über einen ersten Schalter (S1) mit dem Steueranschluss (7) und somit mit der parasitären Eingangskapazität (C_Eingang) koppelbar ist, wobei das Induktanzelement (L) dazu ausgelegt ist, wenn die parasitäre Eingangskapazität (C_Eingang) mit elektrischer Ladung (U_Bat) aufgeladen und der erste Schalter (S1) geschlossen ist, einen Stromfluss (I) vom Steueranschluss (7) hin zum Induktanzelement (L) solange zu erzwingen, bis die parasitäre Eingangskapazität (C_Eingang) negativ gepolt aufgeladen ist, so dass die elektrische Ladung als negative Ladung (–U_Bat) in der parasitären Eingangskapazität (C_Eingang) speicherbar ist.
Schaltungsanordnung (1) nach Anspruch 1, dadurch gekennzeichnet, dass ein erstes Halbleiterelement (D1), insbesondere eine Diode oder ein Transistor, mit dem ersten Schalter (S1) in Reihe geschaltet ist, wobei das erste Halbleiterelement (D1) zum Unterbrechen des Stromflusses (I) in Richtung vom Induktanzelement (L) hin zum Steueranschluss (7) ausgebildet ist.
Schaltungsanordnung (1) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Induktanzelement (L) über einen zweiten Schalter (S2) mit dem Steueranschluss (7) des Halbleiterschalters (3) koppelbar ist, und ein zweites Halbleiterelement (D2), insbesondere eine Diode oder ein Transistor, mit dem zweiten Schalter (S2) in Reihe geschaltet ist, welches zum Unterbrechen des Stromflusses (I) in Richtung vom Steueranschluss (7) hin zum Induktanzelement (L) ausgebildet ist.
Schaltungsanordnung (1) nach Anspruch 3, gekennzeichnet durch eine Steuereinheit, mittels welcher der erste und der zweite Schalter (S1, S2) zwischen einem offenen und einem geschlossenen Schaltzustand separat voneinander schaltbar sind, und welche ausgebildet ist, den ersten Schalter (S1) in den geschlossenen Schaltzustand und den zweiten Schalter (S2) in den offenen Schaltzustand zu schalten, um den Halbleiterschalter (3) in einen elektrisch sperrenden Zustand zu verbringen, und den ersten Schalter (S1) in den offenen Schaltzustand und den zweiten Schalter (S2) in den geschlossenen Schaltzustand zu schalten, um den Halbleiterschalter (3) in einen elektrisch leitenden Zustand zu verbringen.
Schaltungsanordnung (1) zum Betreiben eines elektrischen Verbrauchers (Risst), mit einem Halbleiterschalter (3), insbesondere einem MOSFET, der eine parasitäre Eingangskapazität (C_Eingang) aufweist und über welchen der elektrische Verbraucher (R_Last) mit elektrischer Energie (U_Bat) versorgbar ist, und mit einer mit einem Steueranschluss (7) des Halbleiterschalters (3) gekoppelten Treiberschaltung (2), mittels welcher elektrische Ladung (U_Bat) dem Steueranschluss (7) des Halbleiterschalters (3) zuführbar ist, um den Halbleiterschalter (3) anzusteuern, dadurch gekennzeichnet, dass – die Treiberschaltung (2) ein Induktanzelement (L) aufweist, welches einerseits mit einem Bezugspotential (6) gekoppelt und andererseits über einen ersten Schalter (S1) mit dem Steueranschluss (7) und somit mit der parasitären Eingangskapazität (C_Eingang) und über einen zweiten Schalter (S2) mit einer separaten Ladungsspeichereinheit (20) koppelbar ist, – das Induktanzelement (L) dazu ausgelegt ist, wenn die parasitäre Eingangskapazität (C_Eingang) mit elektrischer Ladung (U_Bat) aufgeladen und der erste Schalter (S1) geschlossen ist, einen Stromfluss (I) vom Steueranschluss (7) hin zum Induktanzelement (L) solange zu erzwingen, bis die parasitäre Eingangskapazität (C_Eingang) elektrisch entladen ist, und – das Induktanzelement (L) dazu ausgelegt ist, wenn die parasitäre Eingangskapazität (C_Eingang) elektrisch entladen und der zweite Schalter (S2) geschlossen ist, die separate Ladungsspeichereinheit (20) mit der elektrischen Ladung (U_Bat) aufzuladen, um die elektrische Ladung (U_Bat) in der separaten Ladungsspeichereinheit (20) zu speichern.
Schaltungsanordnung (1) nach Anspruch 5, dadurch gekennzeichnet, dass die separate Ladungsspeichereinheit (20) einen Kondensator umfasst, der einerseits mit dem Bezugspotential (6) gekoppelt und andererseits über den zweiten Schalter (S2) mit dem Induktanzelement (L) koppelbar ist.
Schaltungsanordnung (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Induktanzelement (L) eine Spule ist.
Schaltungsanordnung (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Steueranschluss (7) über einen dritten Schalter (S3) mit einer Gleichspannungsquelle (U_Bat) koppelbar ist.
Schaltungsanordnung (1) nach Anspruch 8, dadurch gekennzeichnet, dass der dritte Schalter (S3) in einen geschlossenen Schaltzustand schaltbar ist, sobald die elektrische Ladung am Anschluss der Treiberschaltung (2) einen vorbestimmbaren Wert unterschreitet.
Kraftwagen, insbesondere Personenkraftwagen, mit einer Schaltungsanordnung (1) nach einem der vorhergehenden Ansprüche.
Verfahren zum Schalten eines Halbleiterschalters (3), insbesondere eines MOSFETs, mithilfe einer Treiberschaltung (2), mit den Schritten: – Verbringen des Halbleiterschalters (3) in einen elektrisch leitenden Zustand durch Bereitstellen von elektrischer Ladung (U_Bat) an einem Steueranschluss (7) des Halbleiterschalters (3), – Entnehmen der elektrischen Ladung (U_Bat) dem Steueranschluss (7), so dass der Halbleiterschalter (3) in einen elektrisch sperrenden Zustand verbracht wird, wobei beim Entnehmen der elektrischen Ladung (U_Bat) Strom (I) fließt, der durch ein Induktanzelement (1) erzwungen wird, – Speichern der elektrischen Ladung (U_Bat), und – Verbringen des Halbleiterschalters (3) wieder in den elektrisch leitenden Zustand durch Zuführen der gespeicherten elektrischen Ladung (U_Bat) dem Steueranschluss (7).
Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die elektrische Ladung (U_Bat) in einer parasitären Eingangskapazität (C_Eingang) des Halbleiterschalters (3), insbesondere in der parasitären Kapazität des Gate-Anschlusses des MOSFETs, gespeichert wird, wobei das Induktanzelement (L) solange den Strom (I) zum Fließen erzwingt, bis die parasitäre Eingangskapazität (C_Eingang) des Halbleiterschalters (3) negativ gepolt aufgeladen wird, so dass die elektrische Ladung als negative Ladung (–U_Bat) gespeichert wird.
Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die elektrische Ladung (U_Bat) in einem separaten Kondensator (20) gespeichert wird, wobei das Induktanzelement (L) solange den Strom (I) zum Fließen erzwing, bis eine parasitäre Eingangskapazität (C_Eingang) des Halbleiterschalters (3) entladen wird, wobei dann die elektrische Ladung (U_Bat) dem separaten Kondensator (20) zugeführt wird.